JP3271069B2 - Ｃｃｄ固体撮像装置の調整方法 - Google Patents
Ｃｃｄ固体撮像装置の調整方法Info
- Publication number
- JP3271069B2 JP3271069B2 JP12960491A JP12960491A JP3271069B2 JP 3271069 B2 JP3271069 B2 JP 3271069B2 JP 12960491 A JP12960491 A JP 12960491A JP 12960491 A JP12960491 A JP 12960491A JP 3271069 B2 JP3271069 B2 JP 3271069B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- state imaging
- floating diffusion
- imaging device
- ccd solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＣＣＤ固体撮像装置の
調整方法、特にＣＣＤで構成された電荷転送部からの信
号電荷を出力電圧に変換する所謂フローティング・ディ
フュージョン・アンプを有するＣＣＤ固体撮像装置の調
整方法に関する。
調整方法、特にＣＣＤで構成された電荷転送部からの信
号電荷を出力電圧に変換する所謂フローティング・ディ
フュージョン・アンプを有するＣＣＤ固体撮像装置の調
整方法に関する。
【０００２】
【従来の技術】従来のＣＣＤ固体撮像装置、特にその出
力部は、図６に示すように、ＣＣＤで構成された電荷転
送部２１の次段に、出力ゲートＯＧを隔ててフローティ
ング・ディフュージョンＦＤ、リセットゲートＲＧ及び
ドレイン領域Ｄからなる放電用素子２２と、更にこの放
電用素子２２の後段に出力素子Ｑ1 と負荷抵抗素子Ｑ2
からなる出力アンプ２３を具備して構成されている。
力部は、図６に示すように、ＣＣＤで構成された電荷転
送部２１の次段に、出力ゲートＯＧを隔ててフローティ
ング・ディフュージョンＦＤ、リセットゲートＲＧ及び
ドレイン領域Ｄからなる放電用素子２２と、更にこの放
電用素子２２の後段に出力素子Ｑ1 と負荷抵抗素子Ｑ2
からなる出力アンプ２３を具備して構成されている。
【０００３】そして、上記電荷転送部２１のうち、最終
段の転送電極ＴＧ下から転送される信号電荷を一旦フロ
ーティング・ディフュージョンＦＤに蓄積し、その蓄積
電荷に基づく電圧変化を後段の出力アンプ２３に供給す
ることにより、出力アンプ２３の出力端子φｏｕｔから
出力電圧（撮像信号）Ｓとして取り出す。
段の転送電極ＴＧ下から転送される信号電荷を一旦フロ
ーティング・ディフュージョンＦＤに蓄積し、その蓄積
電荷に基づく電圧変化を後段の出力アンプ２３に供給す
ることにより、出力アンプ２３の出力端子φｏｕｔから
出力電圧（撮像信号）Ｓとして取り出す。
【０００４】出力アンプ２３の出力端子φｏｕｔから撮
像信号Ｓを取り出した後は、リセットゲートＲＧにリセ
ットパルスＰｒを供給してフローティング・ディフュー
ジョンＦＤを初期電圧Ｖｄｄにリセットし、フローティ
ング・ディフュージョンＦＤに蓄積されていた電荷をド
レイン領域Ｄ側に掃き出す。
像信号Ｓを取り出した後は、リセットゲートＲＧにリセ
ットパルスＰｒを供給してフローティング・ディフュー
ジョンＦＤを初期電圧Ｖｄｄにリセットし、フローティ
ング・ディフュージョンＦＤに蓄積されていた電荷をド
レイン領域Ｄ側に掃き出す。
【０００５】
【発明が解決しようとする課題】ところで、ＣＣＤ固体
撮像装置においては、光学系の縮小化及び多画素化が進
められている。しかし、この光学系の縮小化及び多画素
化に伴って信号電荷量が減り、出力信号が低下するとい
う問題が生じてきている。この出力信号の低下は感度の
劣化につながる。そこで、感度の向上を図る方法とし
て、従来から出力部の等価容量を減らし、変換効率を向
上させることが知られている。現在、フローティング・
ディフュージョンＦＤのパターンを小さくすることによ
り、出力部の等価容量を減らすようにしている。例えば
２／３インチ２００万画素ＣＣＤ固体撮像装置において
は、変換効率として２５〜３０μＶ／ｅ- が必要であ
り、そのため出力部の等価容量としては４〜５ｆＦ程度
に小さくしなければならない。
撮像装置においては、光学系の縮小化及び多画素化が進
められている。しかし、この光学系の縮小化及び多画素
化に伴って信号電荷量が減り、出力信号が低下するとい
う問題が生じてきている。この出力信号の低下は感度の
劣化につながる。そこで、感度の向上を図る方法とし
て、従来から出力部の等価容量を減らし、変換効率を向
上させることが知られている。現在、フローティング・
ディフュージョンＦＤのパターンを小さくすることによ
り、出力部の等価容量を減らすようにしている。例えば
２／３インチ２００万画素ＣＣＤ固体撮像装置において
は、変換効率として２５〜３０μＶ／ｅ- が必要であ
り、そのため出力部の等価容量としては４〜５ｆＦ程度
に小さくしなければならない。
【０００６】ところが、フローティング・ディフュージ
ョンＦＤのパターンをばらつき線幅が±０．１μｍのフ
ォトリソグラフィで形成した場合、１０μｍのパターン
に対しては１％のばらつきで済むが、１μｍのパターン
では１０％ものばらつきが生じる。このように、製造上
のばらつきに起因して変換効率のばらつきも±１５〜２
０％となる。水平レジスタを２本使用するＣＣＤ固体撮
像装置においては、更に相対的なばらつきが大きな問題
となってくる。例えば製品スペックとして変換効率の下
限を２５μＶ／ｅ- に規定したとすると、変換効率の最
大値は３５μＶ／ｅ- にもなり、変換効率の大きい製品
は出力アンプのダイナミックレンジ不足のため不良にな
る。
ョンＦＤのパターンをばらつき線幅が±０．１μｍのフ
ォトリソグラフィで形成した場合、１０μｍのパターン
に対しては１％のばらつきで済むが、１μｍのパターン
では１０％ものばらつきが生じる。このように、製造上
のばらつきに起因して変換効率のばらつきも±１５〜２
０％となる。水平レジスタを２本使用するＣＣＤ固体撮
像装置においては、更に相対的なばらつきが大きな問題
となってくる。例えば製品スペックとして変換効率の下
限を２５μＶ／ｅ- に規定したとすると、変換効率の最
大値は３５μＶ／ｅ- にもなり、変換効率の大きい製品
は出力アンプのダイナミックレンジ不足のため不良にな
る。
【０００７】例えば、出力電圧Ｓに対応する製品（ＣＣ
Ｄ固体撮像装置）の確率分布をみると、図７で模式的に
示すように、出力アンプ２３のダイナミックレンジが１
〜１．５Ｖとすると、全般的に変換効率が小さい製品の
確率分布を示した図７Ａの例では、１Ｖ未満の出力電圧
を出力する製品が不良となる。また、上記のように製造
上のばらつきを考慮にいれないで単に変換効率を上げた
場合、図７Ｂに示すように、確かに全製品の出力電圧は
上がるが、出力アンプ２３のダイナミックレンジ１．５
Ｖ以上の出力電圧を出力する製品については、過大出力
によるひずみが生じ、やはり不良となる。
Ｄ固体撮像装置）の確率分布をみると、図７で模式的に
示すように、出力アンプ２３のダイナミックレンジが１
〜１．５Ｖとすると、全般的に変換効率が小さい製品の
確率分布を示した図７Ａの例では、１Ｖ未満の出力電圧
を出力する製品が不良となる。また、上記のように製造
上のばらつきを考慮にいれないで単に変換効率を上げた
場合、図７Ｂに示すように、確かに全製品の出力電圧は
上がるが、出力アンプ２３のダイナミックレンジ１．５
Ｖ以上の出力電圧を出力する製品については、過大出力
によるひずみが生じ、やはり不良となる。
【０００８】現在、フローティング・ディフュージョン
ＦＤの形成におけるマスク合わせ精度や線幅ばらつきの
改善による上記変換効率のばらつきに対する対策は限界
にきており、また、検査工程における選別（不良品を外
す）は、大幅な歩留りの低下をもたらすという不都合が
ある。
ＦＤの形成におけるマスク合わせ精度や線幅ばらつきの
改善による上記変換効率のばらつきに対する対策は限界
にきており、また、検査工程における選別（不良品を外
す）は、大幅な歩留りの低下をもたらすという不都合が
ある。
【０００９】本発明は、このような課題に鑑み成された
もので、その目的とするところは、フローティング・デ
ィフュージョンの製造上のばらつきに起因する変換効率
のばらつきを低減でき、製品の歩留りを大幅に向上させ
ることができるＣＣＤ固体撮像装置の調整方法を提供す
ることにある。
もので、その目的とするところは、フローティング・デ
ィフュージョンの製造上のばらつきに起因する変換効率
のばらつきを低減でき、製品の歩留りを大幅に向上させ
ることができるＣＣＤ固体撮像装置の調整方法を提供す
ることにある。
【００１０】
【課題を解決するための手段】本発明は、図１〜図５に
おいて、電荷転送部２から転送された信号電荷を同一基
板８上に形成されたフローティング・ディフュージョン
ＦＤと出力アンプ５からなるＦＤＡ（フローティング・
ディフュージョン・アンプ）３にて電圧変換し撮像信号
Ｓとして取り出すようにした出力部１を有し、上記フロ
ーティング・ディフュージョンＦＤと上記出力アンプ５
とを電気的に接続する配線７と上記基板８との間にシー
ルド用の配線層９を形成すると共に、上記ＦＤＡ３の出
力側と上記配線層９とを帰還量αが可変とされた帰還回
路１０を介して接続した構成のＣＣＤ固体撮像装置にお
いて、複数のＣＣＤ固体撮像装置の間で上記出力部１の
等価容量ＣT を一定とするように上記帰還回路１０の帰
還量αを調整するものである。
おいて、電荷転送部２から転送された信号電荷を同一基
板８上に形成されたフローティング・ディフュージョン
ＦＤと出力アンプ５からなるＦＤＡ（フローティング・
ディフュージョン・アンプ）３にて電圧変換し撮像信号
Ｓとして取り出すようにした出力部１を有し、上記フロ
ーティング・ディフュージョンＦＤと上記出力アンプ５
とを電気的に接続する配線７と上記基板８との間にシー
ルド用の配線層９を形成すると共に、上記ＦＤＡ３の出
力側と上記配線層９とを帰還量αが可変とされた帰還回
路１０を介して接続した構成のＣＣＤ固体撮像装置にお
いて、複数のＣＣＤ固体撮像装置の間で上記出力部１の
等価容量ＣT を一定とするように上記帰還回路１０の帰
還量αを調整するものである。
【００１１】
【作用】上述の本発明によれば、出力部１の等価容量Ｃ
T を一定とするように帰還回路１０の帰還量αを調整す
ることにより、フローティング・ディフュージョンＦＤ
の形成に伴う製造上のばらつきによってフローティング
・ディフュージョンＦＤの容量ＣFDがばらついても、出
力部１における電荷・電圧変換の効率のばらつきを低減
することができる。
T を一定とするように帰還回路１０の帰還量αを調整す
ることにより、フローティング・ディフュージョンＦＤ
の形成に伴う製造上のばらつきによってフローティング
・ディフュージョンＦＤの容量ＣFDがばらついても、出
力部１における電荷・電圧変換の効率のばらつきを低減
することができる。
【００１２】即ち、フローティング・ディフュージョン
ＦＤの容量ＣFDが製造上のばらつきによりばらついて
も、上記帰還量αを調節することにより、Ａｌ配線７と
基板８間の見かけ上の容量ＣL を変化させて出力部１全
体の等価容量ＣT を一定にすることができる。このこと
から、上記製造上のばらつきを打ち消すことができ、そ
の結果、変換効率のばらつきを低減することができる。
従って、出力部１からの出力電圧Ｓを出力アンプ５のダ
イナミックレンジ内におさめることが可能になり、ＣＣ
Ｄ固体撮像装置自体の歩留りを向上させることができ
る。
ＦＤの容量ＣFDが製造上のばらつきによりばらついて
も、上記帰還量αを調節することにより、Ａｌ配線７と
基板８間の見かけ上の容量ＣL を変化させて出力部１全
体の等価容量ＣT を一定にすることができる。このこと
から、上記製造上のばらつきを打ち消すことができ、そ
の結果、変換効率のばらつきを低減することができる。
従って、出力部１からの出力電圧Ｓを出力アンプ５のダ
イナミックレンジ内におさめることが可能になり、ＣＣ
Ｄ固体撮像装置自体の歩留りを向上させることができ
る。
【００１３】
【実施例】以下、図１〜図５を参照しながら本発明の実
施例を説明する。図１は、本実施例に係るＣＣＤ固体撮
像装置の特にその出力部１の構成を概略的に示す平面図
であり、図２はその等価回路図である。また、図３は図
１のＡ−Ａ線上の断面図、図４は図１のＢ−Ｂ線上の断
面図である。
施例を説明する。図１は、本実施例に係るＣＣＤ固体撮
像装置の特にその出力部１の構成を概略的に示す平面図
であり、図２はその等価回路図である。また、図３は図
１のＡ−Ａ線上の断面図、図４は図１のＢ−Ｂ線上の断
面図である。
【００１４】このＣＣＤ固体撮像装置の出力部１は、Ｃ
ＣＤで構成された電荷転送部（図示の例では水平レジス
タ）２からの信号電荷を出力電圧に変換する所謂ＦＤＡ
（フローティング・ディフュージョン・アンプ）３を有
する。即ち、電荷転送部２の次段に、出力ゲートＯＧを
隔ててフローティング・ディフュージョンＦＤ、リセッ
トゲートＲＧ及びドレイン領域Ｄからなる放電用素子４
を有し、更にこの放電用素子４の次段に少なくとも出力
素子Ｑ1 及び負荷抵抗素子Ｑ2 からなるソースフォロア
回路にて構成された出力アンプ５を具備して構成されて
いる。上記出力素子Ｑ1 及び負荷抵抗素子Ｑ2は、例え
ばＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）で構
成される。
ＣＤで構成された電荷転送部（図示の例では水平レジス
タ）２からの信号電荷を出力電圧に変換する所謂ＦＤＡ
（フローティング・ディフュージョン・アンプ）３を有
する。即ち、電荷転送部２の次段に、出力ゲートＯＧを
隔ててフローティング・ディフュージョンＦＤ、リセッ
トゲートＲＧ及びドレイン領域Ｄからなる放電用素子４
を有し、更にこの放電用素子４の次段に少なくとも出力
素子Ｑ1 及び負荷抵抗素子Ｑ2 からなるソースフォロア
回路にて構成された出力アンプ５を具備して構成されて
いる。上記出力素子Ｑ1 及び負荷抵抗素子Ｑ2は、例え
ばＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）で構
成される。
【００１５】電荷転送部２は、図３に示すように、例え
ば各転送電極ＴＧに互いに逆相である２相のクロックパ
ルスφ１及びφ２が印加されることによって、受光部も
しくは垂直レジスタからの信号電荷を順次出力部１側に
転送する。
ば各転送電極ＴＧに互いに逆相である２相のクロックパ
ルスφ１及びφ２が印加されることによって、受光部も
しくは垂直レジスタからの信号電荷を順次出力部１側に
転送する。
【００１６】そして、上記電荷転送部２のうち、最終段
の転送電極ＴＧから転送される信号電荷を一旦フローテ
ィング・ディフュージョンＦＤに蓄積し、その蓄積電荷
に基づく電圧変化を入力電圧Ｖｉｎとして後段の出力ア
ンプ５に供給することにより、図１に示すように、出力
アンプ５の出力端子φｏｕｔから出力電圧Ｓとして取り
出す。出力端子φｏｕｔから出力電圧Ｓを取り出した後
は、リセットゲートＲＧにリセットパルスＰｒを供給す
ることにより、フローティング・ディフュージョンＦＤ
を初期電圧Ｖｄｄにリセットし、フローティング・ディ
フュージョンＦＤに蓄積されていた信号電荷をドレイン
領域Ｄ側に掃き出す。
の転送電極ＴＧから転送される信号電荷を一旦フローテ
ィング・ディフュージョンＦＤに蓄積し、その蓄積電荷
に基づく電圧変化を入力電圧Ｖｉｎとして後段の出力ア
ンプ５に供給することにより、図１に示すように、出力
アンプ５の出力端子φｏｕｔから出力電圧Ｓとして取り
出す。出力端子φｏｕｔから出力電圧Ｓを取り出した後
は、リセットゲートＲＧにリセットパルスＰｒを供給す
ることにより、フローティング・ディフュージョンＦＤ
を初期電圧Ｖｄｄにリセットし、フローティング・ディ
フュージョンＦＤに蓄積されていた信号電荷をドレイン
領域Ｄ側に掃き出す。
【００１７】しかして、本例においては、図４に示すよ
うに、フローティング・ディフュージョンＦＤと出力ア
ンプ５内における出力素子Ｑ1 のゲート電極６とを電気
的に接続するＡｌ配線７と基板８間に例えば多結晶シリ
コン層からなるシールド用の配線層９を形成し、更に図
１に示すように、この配線層９から外部端子φｅを引き
出して、外付けの帰還回路１０に接続すると共に、この
帰還回路１０と出力アンプ５の出力端子φｏｕｔとを接
続する。即ち、上記シールド用の配線層９と上記出力端
子φｏｕｔとを外付けの帰還回路１０を介して接続す
る。この帰還回路１０は、既知の手段、例えば抵抗分割
等によりその帰還量αが可変とされている。
うに、フローティング・ディフュージョンＦＤと出力ア
ンプ５内における出力素子Ｑ1 のゲート電極６とを電気
的に接続するＡｌ配線７と基板８間に例えば多結晶シリ
コン層からなるシールド用の配線層９を形成し、更に図
１に示すように、この配線層９から外部端子φｅを引き
出して、外付けの帰還回路１０に接続すると共に、この
帰還回路１０と出力アンプ５の出力端子φｏｕｔとを接
続する。即ち、上記シールド用の配線層９と上記出力端
子φｏｕｔとを外付けの帰還回路１０を介して接続す
る。この帰還回路１０は、既知の手段、例えば抵抗分割
等によりその帰還量αが可変とされている。
【００１８】上記配線層は、電荷転送部２の転送電極Ｔ
Ｇや放電用素子４の各ゲート電極ＯＧ，ＲＧあるいは出
力アンプ５を構成する素子Ｑ1 及びＱ2 の各ゲート電極
と共に、同時に形成することができる。尚、図４におい
て、１１及び１２は、例えばＳｉＯ2 等からなる絶縁膜
である。
Ｇや放電用素子４の各ゲート電極ＯＧ，ＲＧあるいは出
力アンプ５を構成する素子Ｑ1 及びＱ2 の各ゲート電極
と共に、同時に形成することができる。尚、図４におい
て、１１及び１２は、例えばＳｉＯ2 等からなる絶縁膜
である。
【００１９】ここで、出力部１の等価容量ＣT をみる
と、この等価容量ＣT は、フローティング・ディフュー
ジョンＦＤと基板８間の容量ＣFD、Ａｌ配線７と基板８
間の容量ＣL 及び出力アンプ５の容量ＣA の和となる
（次式参照）。 ＣT ＝ＣFD＋ＣL ＋ＣA
と、この等価容量ＣT は、フローティング・ディフュー
ジョンＦＤと基板８間の容量ＣFD、Ａｌ配線７と基板８
間の容量ＣL 及び出力アンプ５の容量ＣA の和となる
（次式参照）。 ＣT ＝ＣFD＋ＣL ＋ＣA
【００２０】今、帰還回路１０の帰還量αを１とする
と、出力アンプ５の出力端子φｏｕｔにおける信号波形
と帰還回路１０に接続された配線層９の外部端子φｅに
おける信号波形は一致する。これは、配線層９と出力ア
ンプ５の出力端子φｅとが直接接続されたことと等価に
なる。このときのＡｌ配線７と基板８間の容量、即ち配
線容量ＣL は、配線層９によってシールドされ、結果的
にＡｌ配線７と配線層９間の容量になる。
と、出力アンプ５の出力端子φｏｕｔにおける信号波形
と帰還回路１０に接続された配線層９の外部端子φｅに
おける信号波形は一致する。これは、配線層９と出力ア
ンプ５の出力端子φｅとが直接接続されたことと等価に
なる。このときのＡｌ配線７と基板８間の容量、即ち配
線容量ＣL は、配線層９によってシールドされ、結果的
にＡｌ配線７と配線層９間の容量になる。
【００２１】また、図５に示すように、Ａｌ配線上の信
号波形（波形）と配線層上の信号波形（波形）は、
基準電圧が夫々ＶｄｄとＶｏと異なるだけで、その波形
そのものは同じである。そのため、出力アンプ５のゲイ
ンをｇとすると、Ａｌ配線７と配線層９間の容量は、見
かけ上、Ａｌ配線７と基板８間の容量ＣL の（１−ｇ）
倍となる。ここで、帰還量αを含めた場合、実際には、
容量ＣL の（１−αｇ）倍となる。
号波形（波形）と配線層上の信号波形（波形）は、
基準電圧が夫々ＶｄｄとＶｏと異なるだけで、その波形
そのものは同じである。そのため、出力アンプ５のゲイ
ンをｇとすると、Ａｌ配線７と配線層９間の容量は、見
かけ上、Ａｌ配線７と基板８間の容量ＣL の（１−ｇ）
倍となる。ここで、帰還量αを含めた場合、実際には、
容量ＣL の（１−αｇ）倍となる。
【００２２】従って、本例に係る出力部１の等価容量Ｃ
T は、次式で表される。 ＣT ＝ＣFD＋ＣL （１−αｇ）＋ＣA これにより、出力部１の変換効率ηは、以下の数１で表
される。
T は、次式で表される。 ＣT ＝ＣFD＋ＣL （１−αｇ）＋ＣA これにより、出力部１の変換効率ηは、以下の数１で表
される。
【数１】
【００２３】このことから、帰還回路の帰還量αを外部
から適宜調節することにより、出力部１の等価容量ＣT
を一定に保持することができると共に、出力部１の変換
効率ηを制御することができる。即ち、図２に示すよう
に、配線容量ＣL が、見かけ上、可変容量を構成し、こ
の可変容量の容量値を帰還回路１０の帰還量αを調節す
ることにより出力部１の等価容量ＣT を一定にすること
が可能となる。
から適宜調節することにより、出力部１の等価容量ＣT
を一定に保持することができると共に、出力部１の変換
効率ηを制御することができる。即ち、図２に示すよう
に、配線容量ＣL が、見かけ上、可変容量を構成し、こ
の可変容量の容量値を帰還回路１０の帰還量αを調節す
ることにより出力部１の等価容量ＣT を一定にすること
が可能となる。
【００２４】上述のように、本例によれば、フローティ
ング・ディフュージョンＦＤと出力アンプ５の出力端子
φｏｕｔとを電気的に接続するＡｌ配線７と基板８との
間にシールド用の配線層９を形成すると共に、出力アン
プ５の出力端子φｏｕｔと配線層９とを帰還量αが可変
とされた外付けの帰還回路１０を介して接続し、帰還回
路１０の帰還量αの調節により、出力部１の等価容量Ｃ
T を一定に保持させるようにしたので、フローティング
・ディフュージョンＦＤの形成に伴なう製造上のばらつ
きによってフローティング・ディフュージョンＦＤの容
量ＣFDがばらついても、出力部１全体の等価容量ＣT が
一定となるため、出力部１における電荷・電圧変換の効
率のばらつきを低減させることができる。
ング・ディフュージョンＦＤと出力アンプ５の出力端子
φｏｕｔとを電気的に接続するＡｌ配線７と基板８との
間にシールド用の配線層９を形成すると共に、出力アン
プ５の出力端子φｏｕｔと配線層９とを帰還量αが可変
とされた外付けの帰還回路１０を介して接続し、帰還回
路１０の帰還量αの調節により、出力部１の等価容量Ｃ
T を一定に保持させるようにしたので、フローティング
・ディフュージョンＦＤの形成に伴なう製造上のばらつ
きによってフローティング・ディフュージョンＦＤの容
量ＣFDがばらついても、出力部１全体の等価容量ＣT が
一定となるため、出力部１における電荷・電圧変換の効
率のばらつきを低減させることができる。
【００２５】即ち、フローティング・ディフュージョン
ＦＤの容量ＣFDが製造上のばらつきによりばらついて
も、上記帰還量αを調節することにより、Ａｌ配線７と
基板８間の見かけ上の容量ＣL を変化させて出力部１全
体の等価容量ＣT を一定にすることができる。このこと
から、上記製造上のばらつきを打ち消すことができ、そ
の結果、変換効率のばらつきを低減することができる。
従って、出力部１からの出力電圧Ｓを出力アンプ５のダ
イナミックレンジ内におさめることが可能になり、ＣＣ
Ｄ固体撮像装置自体の歩留りを向上させることができ
る。
ＦＤの容量ＣFDが製造上のばらつきによりばらついて
も、上記帰還量αを調節することにより、Ａｌ配線７と
基板８間の見かけ上の容量ＣL を変化させて出力部１全
体の等価容量ＣT を一定にすることができる。このこと
から、上記製造上のばらつきを打ち消すことができ、そ
の結果、変換効率のばらつきを低減することができる。
従って、出力部１からの出力電圧Ｓを出力アンプ５のダ
イナミックレンジ内におさめることが可能になり、ＣＣ
Ｄ固体撮像装置自体の歩留りを向上させることができ
る。
【００２６】また、出力部１の変換効率のばらつきが小
さくなることから、出力アンプ５の後段に接続される外
付け回路、例えば出力バッファやサンプリング・ホール
ド回路並びにＣＤＳ（相関２重サンプリング）回路等の
設計が容易になる。また、２本の水平レジスタが設けら
れるＣＣＤ固体撮像装置における各水平レジスタ間の相
対ゲインの補正も行うことができる。また、変換効率の
ばらつきを低減化できることから、出力アンプ５のダイ
ナミックレンジのマージンを小さく設定でき、その分、
出力アンプ５の微細化が可能となる。このことにより、
更に変換効率を向上させることができ、感度の向上を実
現させることができる。
さくなることから、出力アンプ５の後段に接続される外
付け回路、例えば出力バッファやサンプリング・ホール
ド回路並びにＣＤＳ（相関２重サンプリング）回路等の
設計が容易になる。また、２本の水平レジスタが設けら
れるＣＣＤ固体撮像装置における各水平レジスタ間の相
対ゲインの補正も行うことができる。また、変換効率の
ばらつきを低減化できることから、出力アンプ５のダイ
ナミックレンジのマージンを小さく設定でき、その分、
出力アンプ５の微細化が可能となる。このことにより、
更に変換効率を向上させることができ、感度の向上を実
現させることができる。
【００２７】上記実施例では、シールド用の配線層９と
出力アンプ５の出力端子φｏｕｔ間に帰還量αが可変と
された帰還回路１０を接続するようにしたが、その他、
上記配線層９と上記出力端子φｏｕｔとを直接接続し、
出力アンプ５に対して外付けのＡＧＣ（自動利得制御回
路）により出力電圧Ｓのゲインを変化させて、出力部１
の等価容量を一定に保持させるようにしてもよい。
出力アンプ５の出力端子φｏｕｔ間に帰還量αが可変と
された帰還回路１０を接続するようにしたが、その他、
上記配線層９と上記出力端子φｏｕｔとを直接接続し、
出力アンプ５に対して外付けのＡＧＣ（自動利得制御回
路）により出力電圧Ｓのゲインを変化させて、出力部１
の等価容量を一定に保持させるようにしてもよい。
【００２８】
【発明の効果】本発明によれば、フローティング・ディ
フュージョンの製造上のばらつきに起因する変換効率の
ばらつきを低減でき、ＣＣＤ固体撮像装置自体の歩留り
を大幅に向上させることができる。
フュージョンの製造上のばらつきに起因する変換効率の
ばらつきを低減でき、ＣＣＤ固体撮像装置自体の歩留り
を大幅に向上させることができる。
【図１】本実施例に係るＣＣＤ固体撮像装置の出力部の
構成を概略的に示す平面図。
構成を概略的に示す平面図。
【図２】本実施例に係るＣＣＤ固体撮像装置の出力部を
示す等価回路図。
示す等価回路図。
【図３】図１におけるＡ−Ａ線上の断面図。
【図４】図１におけるＢ−Ｂ線上の断面図。
【図５】本実施例に係るＡｌ配線上の信号波形とシール
ド用配線層上の信号波形を示す波形図。
ド用配線層上の信号波形を示す波形図。
【図６】従来例に係るＣＣＤ固体撮像装置の出力部を示
す構成図。
す構成図。
【図７】出力電圧に対応する製品（ＣＣＤ固体撮像装
置）の確率分布を示す特性図。
置）の確率分布を示す特性図。
１ 出力部 ２ 電荷転送部 ３ ＦＤＡ ４ 放電用素子 ５ 出力アンプ ７ Ａｌ配線 ８ 基板 ９ シールド用配線層 １０ 帰還回路 ＯＧ 出力ゲート ＦＤ フローティング・ディフュージョン ＲＧ リセットゲート Ｄ ドレイン領域 Ｑ1 出力素子 Ｑ2 負荷抵抗素子
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/148 H01L 21/339 H01L 29/762 H04N 5/335
Claims (1)
- 【請求項１】 電荷転送部から転送された信号電荷を同
一基板上に形成されたフローティング・ディフュージョ
ンと出力アンプからなるフローティング・ディフュージ
ョン・アンプにて電圧変換し撮像信号として取り出すよ
うにした出力部を有し、 上記フローティング・ディフュージョンと上記出力アン
プとを電気的に接続する配線と上記基板間にシールド用
の配線層が形成されると共に、上記フローティング・デ
ィフュージョン・アンプの出力側と上記配線層とが帰還
回路を介して接続され、上記帰還回路の帰還量が可変と
されてなるＣＣＤ固体撮像装置において、 複数のＣＣＤ固体撮像装置の間で上記出力部の等価容量
を一定とするように上記帰還回路の帰還量を調整するこ
とを特徴とするＣＣＤ固体撮像装置の調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12960491A JP3271069B2 (ja) | 1991-05-31 | 1991-05-31 | Ｃｃｄ固体撮像装置の調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12960491A JP3271069B2 (ja) | 1991-05-31 | 1991-05-31 | Ｃｃｄ固体撮像装置の調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04354160A JPH04354160A (ja) | 1992-12-08 |
| JP3271069B2 true JP3271069B2 (ja) | 2002-04-02 |
Family
ID=15013570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12960491A Expired - Fee Related JP3271069B2 (ja) | 1991-05-31 | 1991-05-31 | Ｃｃｄ固体撮像装置の調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3271069B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6101294A (en) * | 1997-06-02 | 2000-08-08 | Sarnoff Corporation | Extended dynamic imaging system and method |
-
1991
- 1991-05-31 JP JP12960491A patent/JP3271069B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04354160A (ja) | 1992-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4962412A (en) | Photoelectric conversion apparatus without isolation regions | |
| US7511275B2 (en) | Semiconductor device, and control method and device for driving unit component of semiconductor device | |
| US10313623B2 (en) | Imaging device with analog to digital coverters | |
| EP1626570A2 (en) | Operational amplifier for an active pixel sensor | |
| JP6689145B2 (ja) | 撮像装置 | |
| JP2009141401A (ja) | 固体撮像装置 | |
| JPH1127589A (ja) | タップ付きｃｃｄアレイ構造 | |
| JP2003009003A (ja) | 撮像装置および撮像システム | |
| US20040174754A1 (en) | Precise CMOS imager transfer function control for expanded dynamic range imaging using variable-height multiple reset pulses | |
| JP3271069B2 (ja) | Ｃｃｄ固体撮像装置の調整方法 | |
| JPH0697414A (ja) | 固体撮像装置 | |
| JP3964567B2 (ja) | 固体撮像装置 | |
| JPH0758308A (ja) | 固体撮像素子 | |
| JPH05284428A (ja) | 固体撮像装置 | |
| US20040223064A1 (en) | Image pickup element, image pickup device, and differential amplifying circuit | |
| JP3006164B2 (ja) | Ｃｃｄ固体撮像素子 | |
| CN113572989A (zh) | 图像传感器 | |
| JPH0831992B2 (ja) | 固体撮像装置 | |
| JPH05292406A (ja) | 電荷転送装置 | |
| JP2867679B2 (ja) | 固体撮像装置 | |
| JP3421096B2 (ja) | 固体撮像装置 | |
| JPH04365275A (ja) | Ｃｃｄ固体撮像装置 | |
| JPH10243301A (ja) | 電荷電圧変換回路 | |
| JPH05335547A (ja) | 固体撮像装置 | |
| JPS6034275B2 (ja) | 電荷転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |