JP2005222688A - シフトレジスター及びこれを備えた表示装置 - Google Patents
シフトレジスター及びこれを備えた表示装置 Download PDFInfo
- Publication number
- JP2005222688A JP2005222688A JP2005030712A JP2005030712A JP2005222688A JP 2005222688 A JP2005222688 A JP 2005222688A JP 2005030712 A JP2005030712 A JP 2005030712A JP 2005030712 A JP2005030712 A JP 2005030712A JP 2005222688 A JP2005222688 A JP 2005222688A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gate
- shift register
- clock signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【課題】 高い信頼性を有するシフトレジスター及びシフトレジスターを備えた表示装置を提供する。
【解決手段】 本発明は、シフトレジスター及びこれを備えた表示装置に関し、シフトレジスターは、複数のステージを含み、各ステージのゲート信号を順次に出力し、各ステージは、外部信号によって制御信号を出力する入力部、入力部に接続され、外部から供給される第1クロック信号及び制御信号によってゲート信号を出力する出力部、そして出力部に接続され、第1クロック信号及び制御信号によって伝達信号を生成する信号生成部を含み、外部信号は隣接したステージの伝達信号である。本発明によると、a-Si TFTの臨界電圧(Vth)のばらつきによる誤動作を防止することができ、相対的に広い温度環境で信頼性を高めることができる。
【選択図】 図4
【解決手段】 本発明は、シフトレジスター及びこれを備えた表示装置に関し、シフトレジスターは、複数のステージを含み、各ステージのゲート信号を順次に出力し、各ステージは、外部信号によって制御信号を出力する入力部、入力部に接続され、外部から供給される第1クロック信号及び制御信号によってゲート信号を出力する出力部、そして出力部に接続され、第1クロック信号及び制御信号によって伝達信号を生成する信号生成部を含み、外部信号は隣接したステージの伝達信号である。本発明によると、a-Si TFTの臨界電圧(Vth)のばらつきによる誤動作を防止することができ、相対的に広い温度環境で信頼性を高めることができる。
【選択図】 図4
Description
本発明はシフトレジスター及びこれを備えた表示装置に関し、より詳しくは、高い信頼性を有するシフトレジスターに関する。
最近、液晶表示装置は、TCP(tape carrier package)またはCOG(chip on glass)などの方法でゲート駆動ICを装着しているが、製造原価や機構設計的の側面から前記製品の構造には限界がある。
前記の限界を克服するために、ゲート駆動ICを装着しない構造(Gate IC Less構造)を採用しているが、これは、非晶質シリコン薄膜トランジスタ(以下、a-Si TFT)を利用してTFT駆動パルスを発生させるシフトレジスターでゲート駆動ICのような動作を行うものである。
図1は従来のシフトレジスターのブロック図である。
図1を参照すれば、N個のゲート信号(または走査信号)(GOUT1、GOUT2、・・・GOUTN)を出力するシフトレジスターは、N個のステージ(段)を含む。
第1ステージは、タイミング制御部(図示せず)からのスキャン開始信号(STV)及び第1クロック信号(CKV)を受信して、第1ゲート線の出力信号(GOUT1)を出力し、前記出力信号(GOUT1)は第2ステージの入力端子(IN)に入力される。
また、前記第2ステージは、前記第1ステージからの出力信号(GOUT1)及び第2クロック信号(CKVB)を受信して、第2ゲート線の出力信号(GOUT2)を出力し、前記出力信号(GOUT2)は第3ステージの入力端子(IN)に入力される。
前記と同じ方法で、第Nステージは、第(N−1)ステージからの出力信号(GOUT[N−1])及び第2クロック信号(CKVB)を受信して、N番目のゲート線の出力信号(GOUTN)を出力端子(OUT)を通じて出力する。
図2は図1のシフトレジスターの回路図である。
図2を参照すれば、前記のシフトレジスターの各ステージは、プルアップ部110、プルダウン部120、プルアップ駆動部130、及びプルダウン駆動部140を含み、スキャン開始信号(STV)または以前のステージの出力信号に応じてゲート信号(または走査信号)を出力する。例えば、第1ステージは、タイミング制御部(図示せず)から提供されるスキャン開始信号(STV)に応じてゲート信号を出力し、残りのステージは、以前のステージから提供されるゲート信号に応じてゲート信号を出力する。
図3は図1及び図2に示したシフトレジスターの信号波形図である。
図2及び図3を参照すると、シフトレジスターは、2水平周期(2H)を1周期として、第1クロック信号(CKV)及び前記第1クロック信号(CKV)と位相が反転する第2クロック信号(CKVB)とのうちのいずれか一つを受信して、ゲート線にゲート信号を順次に出力する。この時、前記第1及び第2クロック信号(CKV、CKVB)は、TFTを駆動するための電圧、例えば−8Vから24Vまでスイングする振幅を有する信号である。
図2に示したように、プルダウン駆動部140は、各ステージの出力信号、つまりゲート信号を出力した後で、ステージの残りの動作期間の間はノード(N1)をオフの状態に維持する役割を果たす。このように長期間の間オフの状態を維持することによるTFT特性の変化及び温度環境によるTFT誤動作により、表示装置の特性が劣化する問題点がある。
そこで、本発明の目的は、このような従来の問題点を解決することであって、高い信頼性を有するシフトレジスターを提供することにある。
また、本発明の他の目的は、高い信頼性を有する前記シフトレジスターを備えた表示装置を提供することにある。
このような技術的課題を解決するための本発明の一実施例によるシフトレジスターは、複数のステージを含み、各ステージのゲート信号を順次に出力するものであって、各ステージは、外部信号に応じて制御信号を出力する入力部、入力部に接続され、外部から供給される第1クロック信号及び制御信号によってゲート信号を出力する出力部、そして出力部に接続され、第1クロック信号及び制御信号によって伝達信号を生成する信号生成部を含み、外部信号は隣接したステージの伝達信号である。
本発明によるシフトレジスターを備えた表示装置は、複数のゲート線、複数のデータ線、複数の表示素子、及び複数のスイッチング素子を有する表示パネル、画像データ、複数のゲート制御信号、及び複数のデータ制御信号を出力するタイミング制御部、複数のゲート制御信号によって複数のゲート線にゲート信号を順次に出力するシフトレジスター、そして複数のデータ制御信号によって複数のデータ線にデータ信号を出力するデータ駆動回路を含み、シフトレジスターは、複数のゲート線に対応して当該ゲート線にゲート信号を出力し、ゲート信号とは別個の伝達信号を生成する複数のステージを含み、各ステージは、第1クロック信号、第2クロック信号、隣接したステージの伝達信号、及び次のステージのゲート信号に基づいてゲート信号を生成する。
本発明によると、シフトレジスターの各ステージの入力信号として二つのクロック信号を使用することによって、高い信頼性を有するシフトレジスターを実現することができる。
また、本発明によると、シフトレジスターの各ステージの入力信号として以前のステージのキャリー信号を使用することによって、高い信頼性を有するシフトレジスターを実現することができる。
また、本発明によると、高い信頼性を有するシフトレジスターを備えた表示装置を実現することができる。
添付した図面を参考にして、本発明の実施例について、本発明が属する技術分野における当業者が容易に実施することができるように具体的に説明する。
それでは、本発明の実施例によるシフトレジスター及びこれを備えた表示装置について、図面を参考にして詳細に説明する。
図4は本発明の一実施例による表示装置の概略図である。
図4を参照すれば、本実施例による表示装置は、表示パネル100、タイミング制御部200、階調生成部300、電源生成部400、シフトレジスター500、及びデータ駆動回路600を含む。
タイミング制御部200は、外部から供給されるデジタル画像データ及び制御信号を受信して、シフトレジスター500及びデータ駆動回路600を制御する複数の制御信号を発生させて、その制御信号によってデジタル画像データをデータ駆動回路600に供給する。タイミング制御部200からシフトレジスター500に供給される制御信号は、FPC(flexible printed cable)またはTCPを通じて表示パネル上の配線に沿って供給される。具体的に、制御信号は、データ駆動回路600が備えられたFPCまたはTCPの一端を通じて表示パネル上の配線に沿ってシフトレジスター500の第1端に伝送される。
また、データ駆動回路600は、タイミング制御部200から供給されるデジタル画像データを制御信号によってアナログ電圧に変換して、表示パネル上に形成された複数のデータ線に供給する。
また、シフトレジスター500は、表示パネル上に形成された複数のゲート線を制御するための駆動パルスを発生させる。図4に示したように、シフトレジスター500は、表示パネル100上に形成され、外部から互いに異なる位相を有する二つのクロック信号、つまり第1クロック信号及び第2クロック信号を受信して、表示特性を劣化させない良好な動作を実現することができる。
また、電源生成部400は、タイミング制御部200、階調生成部300、シフトレジスター500、及びデータ駆動回路600に必要な電源電圧を供給する。例えば、電源生成部400は、デジタル電源電圧(DVdd)、アナログ電源電圧(AVdd)、及びゲートオン/オフ電圧(Von、Voff)を発生させて、前記の構成要素に各々供給する。
表示パネル100は、複数のゲート線、複数のデータ線、複数の表示素子、及び表示素子を制御する複数のスイッチング素子から構成され、階調生成部300は、カラー表現のための基準電圧を示し、外部から供給されるアナログ電圧によって複数の基準電圧を構成する。一般に、製品の特性、つまり解像度や大きさなどによって互いに異なる個数の基準電圧を構成する。
図5は本発明の第1実施例によるシフトレジスター500のブロック図である。
図5を参照すると、シフトレジスター500は、N個のゲート信号(または走査信号)(GOUT1、GOUT2、・・・、GOUTN)を出力するN個のステージ(ASRC1、ASRC2、ASRC3、・・・、ASRCN)及びダミーゲート信号(GDUMMY)を出力する一つのダミーステージ(ASRCN+1)を含む。ここで、シフトレジスター500は、複数のゲート線(図示せず)及びデータ線(図示せず)によって定義される領域に形成されたスイッチング素子(図示せず)を有する表示パネル(図示せず)上に形成される。
シフトレジスター500の第1ステージ(ASRC1)は、第1及び第2クロック端(CK1、CK2)を通じて外部から提供される第1及び第2クロック信号(CKV、CKVB)、第1及び第3制御端(CT1、CT3)を通じて提供されるスキャン開始信号(STV)、そして第2制御端(CT2)を通じて提供される第2ステージ(ASRC2)のゲート信号(GOUT2)を各々受信して、第1ゲート線のゲート信号(GOUT1)を出力端子(OUT)を通じて出力して、前記第2ステージ(ASRC2)の第1制御端(CT1)に出力する。
前記第2ステージ(ASRC2)は、前記第1及び第2クロック端(CK1、CK2)を通じて外部から提供される第1及び第2クロック信号(CKV、CKVB)、第1制御端(CT1)を通じて提供される前記第1ステージ(ASRC1)のゲート信号(GOUT1)、第2制御端(CT2)を通じて提供される第3ステージ(ASRC3)のゲート信号(GOUT3)、そして第3制御端(CT3)を通じて提供されるスキャン開始信号(STV)を各々受信して、第2ゲート線のゲート信号(GOUT2)を出力端子(OUT)を通じて出力して、前記第3ステージ(ASRC3)の第1制御端(CT1)に出力する。
前記と同じ方法で、第Nステージ(ASRCN)は、第1及び第2クロック端(CK1、CK2)を通じて外部から提供される第1及び第2クロック信号(CKV、CKVB)、第1制御端(CT1)を通じて提供される以前のステージのゲート信号、第2制御端(CT2)を通じてダミーステージ(ASRCN+1)から提供されるダミーゲート信号(GDUMMY)、そして第3制御端(CT3)を通じて提供されるスキャン開始信号(STV)を各々受信して、N番目のゲート線のゲート信号(GOUTN)を出力端子(OUT)を通じて出力して、前記ダミーステージ(ASRCN+1)の第1制御端(CT1)に出力する。
第1及び第2クロック信号(CKV、CKVB)は、シフトレジスター500の各ステージごとに第1及び第2クロック端(CK1、CK2)に交互に印加される。つまり、第1ステージ(ASRC1)には、前記第1クロック端(CK1)を通じて第1クロック信号(CKV)が印加されて第2クロック端(CK2)を通じて前記第2クロック信号(CKVB)が印加され、第2ステージ(ASRC2)には、第1クロック端(CK1)を通じて第2クロック信号(CKVB)が印加されて第2クロック端(CK2)を通じて第1クロック信号(CKV)が印加される。
図6は本発明の第2実施例によるシフトレジスター500のブロック図である。
図6を参照すれば、シフトレジスター500は、N個のゲート信号(または走査信号)(GOUT1、GOUT2、・・・GOUTN)を出力するN個のステージ(ASRC1、ASRC2、ASRC3、・・・)及びダミーゲート信号(GDUMMY)を出力する一つのダミーステージ(図示せず)を含む。ここで、シフトレジスター500は、第1実施例と同様に、表示パネル100上に形成される。
シフトレジスター500の第1ステージ(ASRC1)は、第1クロック端(CK1)を通じて提供される第1クロック信号(CKV)、第2クロック端(CK2)を通じて提供される第2クロック信号(CKVB)、スキャン開始信号(STV)、及び第2ステージのゲート信号(GOUT2)を受信して、第1ゲート線のゲート信号(GOUT1)を出力端子(OUT)を通じて出力し、また、前記第1クロック信号(CKV)を受信して、第1ステージ(ASRC1)のキャリー信号端(CR)を通じてキャリー信号を出力する。
第2ステージは、第1クロック端(CK1)を通じて提供される第2クロック信号(CKVB)、第2クロック端(CK2)を通じて提供される第1クロック信号(CKV)、第1ステージのキャリー信号、第3ステージのゲート信号(GOUT3)を受信して、第2ゲート線のゲート信号(GOUT2)を出力端子(OUT)を通じて出力し、また、前記第2クロック信号(CKVB)を受信して、前記第2ステージ(ASRC2)のキャリー信号端(CR)を通じてキャリー信号を出力する。
前記と同じ方法で、シフトレジスター500の第Nステージは、第1クロック端(CK1)または前記第2クロック端(CK2)を通じて提供される第1及び第2クロック信号(CKV、CKVB)、第(N−1)ステージのキャリー信号、及びダミーステージのダミーゲート信号(GDUMMY)を受信して、N番目のゲート線のゲート信号(GOUTN)を出力端子(OUT)を通じて出力する。
各ステージには、第1及び第2クロック信号(CKV、CKVB)を第1クロック端(CK1)または前記第2クロック端(CK2)を通じて交互に印加する。また、各ステージは、最隣接ステージ、つまり直前または直後のステージの出力信号を受信すると記載しているが、他の隣接ステージ、例えば次に隣接または次の次に隣接するステージの出力信号を受信することもできる。例えば、第Nステージの場合、第(N+2)または第(N−2)またはそれらより離れたステージのゲート信号を受信することができる。
図7は図6に示したシフトレジスター500の各ステージの回路図である。
図7を参照すれば、本実施例によるシフトレジスター500の各ステージは、入力部510、プルアップ駆動部520、信号生成部530、出力部540、及びプルダウン駆動部550を含む。図面には、複数のステージのうちの第Nステージを示した。
入力部510は、ドレイン及びゲートが共通に接続され、以前のステージ、つまり第(N−1)ステージのキャリー信号(CR[N−1])を受信するNMOSトランジスタ(T1)を含み、キャリー信号(CR[N−1])によってソースを通じて第1制御信号(CNTR1)を出力する。
プルアップ駆動部520は、ドレインを通じて第1クロック信号(CKV)を受信してソースを通じて出力する一対のトランジスタ(T2、T3)を含む。トランジスタ(T2)のゲートはソースと接続されており、トランジスタ(T3)のゲートは第1及び第2キャパシタ(C1、C2)を通じて各々ドレイン及びソースと接続されている。
信号生成部530は、ドレインを通じて第1クロック信号(CKV)を受信し、ゲートが入力部510の出力(CNTR1)に接続され、ゲート及びソースが第3キャパシタ(C3)に連結されるNMOSトランジスタ(T4)を含み、第1制御信号(CNTR1)及び第1クロック信号(CKV)によってキャリー信号(CR[N])を出力する。
出力部540は、ゲートが入力部510の出力(CNTR1)と接続され、ドレインを通じて第1クロック信号(CKV)を受信し、ゲート及びソースが第4キャパシター(C4)に接続されるNMOSトランジスタ(T5)を含み、第1制御信号(CNTR1)及び第1クロック信号(CKV)によってゲート信号(OUT[N])を出力する。
プルダウン駆動部550は、第(N−1)ステージのキャリー信号(CR[N−1])と低電位レベル(Vss)との間に直列に連結されている三個のNMOSトランジスタ(T6、T7、T8)、入力部510の出力(CNTR1)と低電位レベル(Vss)との間で並列にされて接続されている一対のNMOSトランジスタ(T9、T10)、プルアップ駆動部520の二つのトランジスタ(T2、T3)の出力と低電位レベル(Vss)との間に各々接続されている一対のNMOSトランジスタ(T11、T12)、そして出力部540の出力と低電位レベル(Vss)との間で並列にされて接続されている一対のNMOSトランジスタ(T13、T14)を含む。
トランジスタ(T6、T8)のゲートには第2クロック信号(CKVB)が入力され、トランジスタ(T7)のゲートには第1クロック信号(CKV)が入力される。また、トランジスタ(T6)とトランジスタ(T7)との間のノードは入力部510の出力(CNTR1)に接続されており、トランジスタ(T7)とトランジスタ(T8)との間のノードは出力部540の出力(OUT[N])に接続されている。
トランジスタ(T9)のゲートにはダミーステージのゲート信号(OUT[DUM])が入力され、トランジスタ(T10)のゲートには第(N+1)ステージのゲート信号(OUT[N+1])が入力され、トランジスタ(T11、T12)のゲートは共通に出力部540の出力に接続されている。
トランジスタ(T13)のゲートは、プルアップ駆動部520のトランジスタ(T3)の出力に接続されており、トランジスタ(T14)のゲートには第(N+1)ステージのゲート信号(OUT[N+1])が入力される。
前記のように、シフトレジスター500の各ステージには第1及び第2クロック信号(CKV、CKVB)が全て入力され、第1及び第2クロック信号(CKV、CKVB)は、各ステージごとに二つのクロック端に交互に入力される。
図8は図6及び図7に示されたシフトレジスター500の出力波形図である。
図8を参照すると、シフトレジスター500の各ステージから出力されるゲート信号(GOUT1、GOUT2、GOUT3・・・)は、矩形波に近似した同一な傾きを有し、約25ボルトの同一レベルを有する。
図8に示された波形からわかるように、各ステージ内に信号生成部530を備えることによって、a-Si TFTの臨界電圧(Vth)が正常である時はもちろん、温度変化によって臨界電圧が変化しても、本発明によるシフトレジスターが正常に動作することが分かる。
前記シフトレジスターは、液晶表示装置、有機ELなどの様々な平板表示装置にも適用することができるのは当業者に自明である。
以上で説明したように、本発明によれば、シフトレジスターの各ステージに第1クロック信号(CKV)及び第2クロック信号(CKVB)を全て入力し、またキャリー信号を生成する別途の信号生成部を備えることによって、a-Si TFTの臨界電圧(Vth)に鈍感なシフトレジスター及びこれを備えた表示装置を提供することができる。つまり、a-Si TFTの臨界電圧(Vth)のばらつきによる誤動作を防止することができるので、相対的に広い温度環境で信頼性を高めることができる。
以上で、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態も、本発明の権利範囲に属する。
100 表示パネル
200 タイミング制御部
300 階調生成部
400 電源生成部
500 シフトレジスター
510 入力部
520 プルアップ駆動部
530 信号生成部
540 出力部
550 プルダウン駆動部
600 データ駆動回路
200 タイミング制御部
300 階調生成部
400 電源生成部
500 シフトレジスター
510 入力部
520 プルアップ駆動部
530 信号生成部
540 出力部
550 プルダウン駆動部
600 データ駆動回路
Claims (15)
- 複数のステージを含み、各ステージのゲート信号を順次に出力するシフトレジスターであって、
前記各ステージは、
外部信号によって制御信号を出力する入力部と、
前記入力部に接続され、外部から供給される第1クロック信号及び前記制御信号によってゲート信号を出力する出力部と、
前記出力部に接続され、前記第1クロック信号及び前記制御信号によって伝達信号を生成する信号生成部と
を含み、
前記外部信号は隣接したステージからの伝達信号である、
ことを特徴とするシフトレジスター。 - 前記第1クロック信号によって動作するプルアップ駆動部と、
前記入力部、前記プルアップ駆動部、及び前記出力部に接続され、前記第1クロック信号、第2クロック信号、前記外部信号、及び次のステージのゲート信号によって動作するプルダウン駆動部と
をさらに含むことを特徴とする請求項1に記載のシフトレジスター。 - 前記伝達信号はキャリー信号であることを特徴とする、請求項2に記載のシフトレジスター。
- 隣接したステージ間では前記第1クロック信号及び第2クロック信号は互いに反対であることを特徴とする、請求項2または3に記載のシフトレジスター。
- 前記第1クロック信号及び前記第2クロック信号は互いに位相が反転していることを特徴とする、請求項4に記載のシフトレジスター。
- 前記入力部は、共通に接続されて前記外部信号を受信するドレイン及びゲートを有する第1NMOSトランジスタを含むことを特徴とする、請求項2ないし5の何れかに記載のシフトレジスター。
- 前記出力部は、前記入力部の第1NMOSトランジスタのソースと電極と接続されるゲート、前記第1クロック信号を受信するドレイン、及び前記ゲート及び第1キャパシターに接続されるソースを有する第2NMOSトランジスタを含むことを特徴とする、請求項2ないし6の何れかに記載のシフトレジスター。
- 前記信号生成部は、前記第1クロック信号を受信するドレイン、前記出力部に接続されるゲート、及び前記ゲート及び第1キャパシターに接続されるソースを有する第3NMOSトランジスタを含むことを特徴とする、請求項2ないし7の何れかに記載のシフトレジスター。
- 前記プルアップ駆動部は、
共に接続されて前記第1クロック信号を受信するドレイン及びゲート、及び前記プルダウン駆動部に接続されるソースを有する第4NMOSトランジスタと、
前記第1クロック信号を受信するドレイン、前記プルダウン駆動部に接続されるゲート及びソースを有する第5NMOSトランジスタと
を含むことを特徴とする、請求項2ないし8の何れかに記載のシフトレジスター。 - 前記プルダウン駆動部は、
前記外部信号と低電位レベルとの間に順次に直列に接続されている第6、第7、第8NMOSトランジスタ、前記入力部の出力と前記低電位レベルとの間において並列にされて接続されている第9及び第10NMOSトランジスタ、前記第4トランジスタの出力と前記低電位レベルとの間に接続されている第11NMOSトランジスタ、前記第5トランジスタの出力と前記低電位レベルとの間に接続されている第12NMOSトランジスタ、および前記出力部の出力と前記低電位レベルとの間において並列にされて接続されている第13及び第14NMOSトランジスタを含み、
前記第6及び第8トランジスタは前記第2クロック信号を受信するゲートを有し、前記第7トランジスタは前記第1クロック信号を受信するゲートを有し、前記第6トランジスタと前記第7トランジスタとの間のノードは前記入力部の出力に接続されており、前記第7トランジスタと前記第8トランジスタとの間のノードは前記出力部の出力に接続されており、
前記第9トランジスタはダミーステージのゲート信号を受信するゲートを有し、前記第10トランジスタは次のステージのゲート信号を受信するゲートを有し、
前記第11及び第12トランジスタは共に前記出力部の出力に接続されるゲートを有し、
前記第13トランジスタは前記第5トランジスタの出力に接続されるゲートを有し、前記第14トランジスタは次のステージのゲート信号を受信するゲートを有する、
ことを特徴とする請求項2ないし9の何れかに記載のシフトレジスター。 - 外部から供給される画像データを表示する表示装置であって、
複数のゲート線、複数のデータ線、複数の表示素子、及び複数のスイッチング素子を有する表示パネルと、
画像データ、複数のゲート制御信号、及び複数のデータ制御信号を出力するタイミング制御部と、
前記複数のゲート制御信号によって前記複数のゲート線にゲート信号を順次に出力するシフトレジスターと、
前記複数のデータ制御信号によって前記複数のデータ線にデータ信号を出力するデータ駆動回路と
を含み、
前記シフトレジスターは、前記複数のゲート線に対応して当該ゲート線に前記ゲート信号を出力し且つ前記ゲート信号とは別個の伝達信号を生成する複数のステージを含み、 それぞれの前記ステージは、第1クロック信号、第2クロック信号、隣接したステージの伝達信号、及び次のステージのゲート信号に基づいて前記ゲート信号を生成する
ことを特徴とする表示装置。 - 前記シフトレジスターは前記パネル上に形成されることを特徴とする、請求項11に記載の表示装置。
- 前記複数のゲート制御信号は前記表示パネル上に形成された配線を通じて前記シフトレジスターに供給されることを特徴とする、請求項11または12に記載の表示装置。
- 前記第1クロック信号及び前記第2クロック信号は互いに位相が反転していることを特徴とする、請求項11ないし13の何れかに記載の表示装置。
- 前記伝達信号はキャリー信号であることを特徴とする、請求項11ないし14の何れかに記載の表示装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040007814A KR20050079718A (ko) | 2004-02-06 | 2004-02-06 | 시프트 레지스터와 이를 갖는 표시 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005222688A true JP2005222688A (ja) | 2005-08-18 |
Family
ID=34998175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005030712A Withdrawn JP2005222688A (ja) | 2004-02-06 | 2005-02-07 | シフトレジスター及びこれを備えた表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20080012816A1 (ja) |
JP (1) | JP2005222688A (ja) |
KR (1) | KR20050079718A (ja) |
CN (1) | CN1681047A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007094415A (ja) * | 2005-09-27 | 2007-04-12 | Samsung Electronics Co Ltd | シフトレジスタ及びこれを有する表示装置 |
JP2007188079A (ja) * | 2006-01-10 | 2007-07-26 | Samsung Electronics Co Ltd | ゲートドライバー、これを備えた薄膜トランジスター基板及び液晶表示装置 |
JP2008108374A (ja) * | 2006-10-26 | 2008-05-08 | Mitsubishi Electric Corp | シフトレジスタ回路およびそれを備える画像表示装置 |
JP2008134589A (ja) * | 2006-11-28 | 2008-06-12 | Samsung Electronics Co Ltd | 液晶表示装置 |
JP2010262296A (ja) * | 2009-04-30 | 2010-11-18 | Samsung Electronics Co Ltd | ゲート駆動回路及びその駆動方法 |
US8810498B2 (en) | 2010-04-29 | 2014-08-19 | Samsung Display Co., Ltd. | Gate driving circuit and display apparatus having the same |
JP2021039817A (ja) * | 2009-01-16 | 2021-03-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3872085B2 (ja) * | 2005-06-14 | 2007-01-24 | シャープ株式会社 | 表示装置の駆動回路、パルス生成方法および表示装置 |
KR101424794B1 (ko) | 2006-01-07 | 2014-08-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치와, 이 반도체장치를 구비한 표시장치 및전자기기 |
KR101154338B1 (ko) * | 2006-02-15 | 2012-06-13 | 삼성전자주식회사 | 쉬프트 레지스터와, 이를 갖는 스캔 구동 회로 및 표시장치 |
KR101275248B1 (ko) * | 2006-06-12 | 2013-06-14 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 갖는 표시장치 |
US8174478B2 (en) * | 2006-06-12 | 2012-05-08 | Samsung Electronics Co., Ltd. | Gate driving circuit and display apparatus having the same |
KR101277152B1 (ko) * | 2006-08-24 | 2013-06-21 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 갖는 표시장치 |
KR101393635B1 (ko) * | 2007-06-04 | 2014-05-09 | 삼성디스플레이 주식회사 | 표시 장치의 구동 장치 및 이를 포함하는 표시 장치 |
KR101415562B1 (ko) * | 2007-08-06 | 2014-07-07 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 가지는 표시장치 |
KR101374084B1 (ko) * | 2007-11-01 | 2014-03-13 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 구비한 표시 기판 |
KR101448910B1 (ko) * | 2008-01-25 | 2014-10-14 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 갖는 표시장치 |
TWI386904B (zh) * | 2008-05-12 | 2013-02-21 | Chimei Innolux Corp | 平面顯示器 |
KR101303736B1 (ko) | 2008-07-07 | 2013-09-04 | 엘지디스플레이 주식회사 | 액정표시장치용 게이트드라이버 |
KR101471553B1 (ko) * | 2008-08-14 | 2014-12-10 | 삼성디스플레이 주식회사 | 게이트 구동 회로 및 이를 갖는 표시 장치 |
TWI416530B (zh) * | 2009-03-25 | 2013-11-21 | Wintek Corp | 移位暫存器 |
EP2234100B1 (en) | 2009-03-26 | 2016-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
TWI642043B (zh) | 2009-09-10 | 2018-11-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置和顯示裝置 |
TWI421827B (zh) * | 2010-03-19 | 2014-01-01 | Au Optronics Corp | 移位暫存器 |
US8537094B2 (en) * | 2010-03-24 | 2013-09-17 | Au Optronics Corporation | Shift register with low power consumption and liquid crystal display having the same |
KR101641721B1 (ko) | 2010-06-24 | 2016-07-25 | 삼성디스플레이 주식회사 | 표시장치의 구동회로 |
KR101760102B1 (ko) * | 2010-07-19 | 2017-07-21 | 삼성디스플레이 주식회사 | 표시 장치, 표시 장치를 위한 주사 구동 장치 및 그 구동 방법 |
TWI437822B (zh) * | 2010-12-06 | 2014-05-11 | Au Optronics Corp | 移位暫存器電路 |
CN102354477A (zh) * | 2011-08-26 | 2012-02-15 | 南京中电熊猫液晶显示科技有限公司 | 具双向扫描功能的闸极电路 |
CN102708777B (zh) * | 2011-11-25 | 2015-03-25 | 京东方科技集团股份有限公司 | 移位寄存器单元和栅极驱动装置 |
KR101975533B1 (ko) * | 2012-06-29 | 2019-05-08 | 삼성디스플레이 주식회사 | 구동회로, 그를 구비하는 평판표시장치 및 구동회로의 리페어 방법 |
CN104252843B (zh) * | 2014-09-23 | 2016-08-24 | 京东方科技集团股份有限公司 | 脉冲信号合并电路、显示面板和显示装置 |
KR102268518B1 (ko) * | 2014-12-03 | 2021-06-25 | 엘지디스플레이 주식회사 | 게이트 쉬프트 레지스터와 이를 이용한 표시장치 |
CN104809978B (zh) * | 2015-05-21 | 2017-05-17 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 |
CN105047155B (zh) * | 2015-08-17 | 2017-07-07 | 深圳市华星光电技术有限公司 | 液晶显示装置及其goa扫描电路 |
CN205621414U (zh) * | 2016-04-26 | 2016-10-05 | 京东方科技集团股份有限公司 | 静电放电电路、阵列基板和显示装置 |
CN109427277B (zh) * | 2017-08-31 | 2020-11-03 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 |
US10706799B2 (en) * | 2017-12-06 | 2020-07-07 | Au Optronics Corporation | Display device without a driver IC |
KR102522535B1 (ko) * | 2017-12-11 | 2023-04-17 | 엘지디스플레이 주식회사 | 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치 |
CN112349251B (zh) * | 2019-08-08 | 2022-03-29 | 瀚宇彩晶股份有限公司 | 栅极驱动电路及显示面板的驱动方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100242244B1 (ko) * | 1997-08-09 | 2000-02-01 | 구본준 | 스캐닝 회로 |
KR100438525B1 (ko) * | 1999-02-09 | 2004-07-03 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터 회로 |
KR100430099B1 (ko) * | 1999-03-02 | 2004-05-03 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터 회로 |
KR100752602B1 (ko) * | 2001-02-13 | 2007-08-29 | 삼성전자주식회사 | 쉬프트 레지스터와, 이를 이용한 액정 표시 장치 |
JP4310939B2 (ja) * | 2001-06-29 | 2009-08-12 | カシオ計算機株式会社 | シフトレジスタ及び電子装置 |
AU2003214699A1 (en) * | 2002-04-08 | 2003-10-27 | Samsung Electronics Co., Ltd. | Liquid crystal display device |
GB2397710A (en) * | 2003-01-25 | 2004-07-28 | Sharp Kk | A shift register for an LCD driver, comprising reset-dominant RS flip-flops |
-
2004
- 2004-02-06 KR KR1020040007814A patent/KR20050079718A/ko not_active Application Discontinuation
-
2005
- 2005-02-06 CN CNA2005100641552A patent/CN1681047A/zh active Pending
- 2005-02-07 JP JP2005030712A patent/JP2005222688A/ja not_active Withdrawn
- 2005-02-07 US US11/052,584 patent/US20080012816A1/en not_active Abandoned
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007094415A (ja) * | 2005-09-27 | 2007-04-12 | Samsung Electronics Co Ltd | シフトレジスタ及びこれを有する表示装置 |
JP2007188079A (ja) * | 2006-01-10 | 2007-07-26 | Samsung Electronics Co Ltd | ゲートドライバー、これを備えた薄膜トランジスター基板及び液晶表示装置 |
JP2008108374A (ja) * | 2006-10-26 | 2008-05-08 | Mitsubishi Electric Corp | シフトレジスタ回路およびそれを備える画像表示装置 |
JP2008134589A (ja) * | 2006-11-28 | 2008-06-12 | Samsung Electronics Co Ltd | 液晶表示装置 |
JP2021039817A (ja) * | 2009-01-16 | 2021-03-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US11468857B2 (en) | 2009-01-16 | 2022-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the same |
US11735133B2 (en) | 2009-01-16 | 2023-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the same |
US12027133B2 (en) | 2009-01-16 | 2024-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the same |
JP2010262296A (ja) * | 2009-04-30 | 2010-11-18 | Samsung Electronics Co Ltd | ゲート駆動回路及びその駆動方法 |
US8754674B2 (en) | 2009-04-30 | 2014-06-17 | Samsung Display Co., Ltd. | Gate drive circuit and method of driving the same |
US8810498B2 (en) | 2010-04-29 | 2014-08-19 | Samsung Display Co., Ltd. | Gate driving circuit and display apparatus having the same |
Also Published As
Publication number | Publication date |
---|---|
US20080012816A1 (en) | 2008-01-17 |
KR20050079718A (ko) | 2005-08-11 |
CN1681047A (zh) | 2005-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005222688A (ja) | シフトレジスター及びこれを備えた表示装置 | |
JP4854929B2 (ja) | シフトレジスタ及びこれを有する表示装置 | |
US9666140B2 (en) | Display device and method for driving same | |
CN105845060B (zh) | 具有栅极驱动电路的显示装置 | |
US7817771B2 (en) | Shift register | |
KR101034780B1 (ko) | 시프트 레지스터와, 이를 갖는 표시 장치 및 시프트레지스터 구동방법 | |
EP2302617B1 (en) | Pull-down control circuit and shift register of using same | |
US9607565B2 (en) | Display device and method of initializing gate shift register of the same | |
US7969402B2 (en) | Gate driving circuit and display device having the same | |
US7880503B2 (en) | Method of driving gate lines, gate line drive circuit for performing the method and display device having the gate line drive circuit | |
WO2011074316A1 (ja) | 走査信号線駆動回路およびそれを備えた表示装置 | |
EP2498245A1 (en) | Liquid crystal display device and driving method therefor | |
EP2341507A1 (en) | Shift register circuit, display device and shift register circuit driving method | |
US20100156474A1 (en) | Gate drive circuit and display apparatus having the same | |
JP2008040499A (ja) | ゲートオン電圧発生回路及びゲートオフ電圧発生回路並びにそれらを有する液晶表示装置 | |
KR101022293B1 (ko) | 쉬프트 레지스터 및 이를 갖는 표시 장치 | |
KR20070080440A (ko) | 표시 기판 및 이를 구비한 표시 장치 | |
US20210375226A1 (en) | Display device | |
CN110875019B (zh) | 显示装置 | |
KR20140131448A (ko) | 스캔 구동부 및 이를 이용한 표시장치 | |
KR20060132116A (ko) | 쉬프트 레지스터 및 이를 포함하는 액정 표시 장치 | |
US20190044503A1 (en) | Voltage generator and display device having the same | |
US20050206640A1 (en) | Image display panel and level shifter | |
US20190073956A1 (en) | Display devices | |
US12100358B2 (en) | Scanning signal line drive circuit and display device provided with same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060105 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060106 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080124 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090811 |