JP2010262296A - ゲート駆動回路及びその駆動方法 - Google Patents

Abstract

【課題】駆動信頼性を向上させることのできるゲート駆動回路及びその駆動方法を提供する。
【解決手段】複数のステージが互いに従属的に接続して複数のゲート信号を出力するゲート駆動回路において、各ステージは、垂直開始信号又は前記各ステージの前段ステージのキャリー信号に応答してハイ電圧に転換される電圧を有する第１ノードと、前記第１ノードのハイ電圧に応答して第１クロック信号をゲート信号として出力端子に出力する出力部と、前記各ステージの次段ステージから出力されたゲート信号に応答して前記出力端子に第１ロー電圧を印加する第１ホールディング部と、前記各ステージの前記次段ステージの後段ステージのうちのいずれか一つのステージから出力されたゲート信号に応答して前記第１ノードに前記第１ロー電圧より低い第２ロー電圧を印加する第２ホールディング部とを有する。
【選択図】 図３

Description

本発明は、ゲート駆動回路及びその駆動方法に関し、より詳しくは、駆動信頼性を向上させることができるゲート駆動回路及びその駆動方法に関する。

近年、表示装置用パネルモジュールの製造原価を節減し、全体サイズを減らすためのパネルの表示領域に位置するスイッチング素子形成工程進行のとき、パネルの周辺領域にゲート駆動回路を同時に形成する、言わば、ＡＳＧ（Ａｍｏｒｐｈｏｕｓ Ｓｉｌｉｃｏｎ Ｇａｔｅ）技術が適用されている。

また、最近ではパネルの消費電力を減らすためにゲート駆動回路を構成するトランジスタのサイズを減らすために努力している。微小工程の発達によってトランジスタの微小化が可能になっている。このように、トランジスタのサイズを減らす場合、低い電圧でも駆動することができて消費電力を減らすことができる。

しかしながら、トランジスタのサイズが小さくなると、漏洩電流が発生して高温ノイズを誘発するといった問題が発生する。つまり、ゲート駆動回路を高温で駆動する場合にゲートオフ信号区間に非正常的なゲートオン信号が現れるノイズ不良が発生するという問題がある。

韓国特許第０８４７０９２号明細書 韓国特許出願公開第２００６−００７８５７０号明細書

そこで、本発明は上記表示装置用パネルのゲート駆動回路における問題点に鑑みてなされたものであって、本発明の目的は、駆動信頼性を向上させることのできるゲート駆動回路を提供することにある。
また、本発明の他の目的は、上記のゲート駆動回路の駆動方法を提供することにある。

上記目的を達成するためになされた本発明によるゲート駆動回路は、複数のステージが互いに従属的に接続して複数のゲート信号を出力するゲート駆動回路において、各ステージは、垂直開始信号又は前記各ステージの前段ステージのキャリー信号に応答してハイ電圧に転換される電圧を有する第１ノードと、前記第１ノードのハイ電圧に応答して第１クロック信号をゲート信号として出力端子に出力する出力部と、前記各ステージの次段ステージから出力されたゲート信号に応答して前記出力端子に第１ロー電圧を印加する第１ホールディング部と、前記各ステージの前記次段ステージの後段ステージのうちのいずれか一つのステージから出力されたゲート信号に応答して前記第１ノードに前記第１ロー電圧より低い第２ロー電圧を印加する第２ホールディング部とを有することを特徴とする。

前記各ステージは、前記出力端子にゲート信号が出力されるとき、前記第２ロー電圧が印加されるように構成される第２ノードをさらに含み、前記第１ノードは、前記第２ノードの電圧に基づいて前記第２ロー電圧が印加されるように構成されることが好ましい。
前記第１ノードは、前記出力端子にゲート信号が出力されるとき、ブートストラップ（ｂｏｏｔｓｔｒａｐ）され、ブートストラップされた直後に前記第１ロー電圧が印加され、前記次段ステージの後段ステージのうちのいずれか一つのステージから出力されたゲート信号に応答して前記第２ロー電圧が印加されることが好ましい。

また、上記目的を達成するためになされた本発明によるゲート駆動回路は、複数のステージが互いに従属的に接続して複数のゲート信号を出力するゲート駆動回路において、各ステージは、垂直開始信号又は前記各ステージの前段ステージのキャリー信号に応答してハイ電圧に転換される電圧を有する第１ノードと、前記第１ノードのハイ電圧に応答して第１クロック信号をゲート信号として出力端子に出力する出力部と、前記各ステージの次段ステージに出力されたキャリー信号に応答して前記出力端子に第１ロー電圧を印加する第１ホールディング部と、前記各ステージの前記次段ステージの後段ステージのうちのいずれか一つのステージから出力されたゲート信号に応答して前記第１ノードに前記第１ロー電圧より低い第２ロー電圧を印加する第２ホールディング部とを有することを特徴とする。

前記各ステージは、前記出力端子にゲート信号が出力されるとき、前記第２ロー電圧が印加されるように構成される第２ノードをさらに含み、前記第１ノードは、前記第２ノードの電圧に基づいて前記第２ロー電圧が印加されるように構成されることが好ましい。
前記第１ノードは、前記出力端子にゲート信号が出力されるとき、ブートストラップされ、ブートストラップされた直後に前記第１ロー電圧が印加され、前記次段ステージの後段ステージのうちのいずれか一つのステージから出力されたゲート信号に応答して前記第２ロー電圧が印加されることが好ましい。

また、上記目的を達成するためになされた本発明によるゲート駆動回路は、複数のステージが互いに従属的に接続して複数のゲート信号を出力するゲート駆動回路において、各ステージは、垂直開始信号又は前記各ステージの前段ステージのキャリー信号に応答してハイ電圧に転換される電圧を有する第１ノードと、前記第１ノードのハイ電圧に応答して第１クロック信号をゲート信号として出力端子に出力する出力部と、前記各ステージの次段ステージから出力されたゲート信号に応答して前記出力端子に第１ロー電圧を印加する第１ホールディング部と、前記各ステージの前記次段ステージの後段ステージのうちのいずれか一つのステージから出力されたゲート信号に応答して前記第１ノードにダイナミックロー電圧を印加する第２ホールディング部とを有し、前記ダイナミックロー電圧は、前記第１ロー電圧と前記第１ロー電圧より低い第２ロー電圧とを選択的に有することを特徴とする。

また、上記目的を達成するためになされた本発明によるゲート駆動回路は、複数のステージが互いに従属的に接続して複数のゲート信号を出力するゲート駆動回路において、各ステージは、垂直開始信号又は前記各ステージの前段ステージのキャリー信号に応答してハイ電圧に転換される電圧を有する第１ノードと、前記第１ノードのハイ電圧に応答して第１クロック信号をゲート信号として出力端子に出力する出力部と、前記各ステージの次段ステージから出力されたキャリー信号に応答して前記出力端子に第１ロー電圧を印加する第１ホールディング部と、前記各ステージの前記次段ステージの後段ステージのうちのいずれか一つのステージから出力されたキャリー信号に応答して前記第１ノードにダイナミックロー電圧を印加する第２ホールディング部とを有し、前記ダイナミックロー電圧は、前記第１ロー電圧と前記第１ロー電圧より低い第２ロー電圧とを選択的に有することを特徴とする。

前記各ステージは、前記出力端子にゲート信号が出力するとき、前記第２ロー電圧が印加されるように構成される第２ノードをさらに含み、前記第１ノードは、前記第２ノードの電圧に基づいて前記第２ロー電圧が印加されるように構成されることが好ましい。

上記目的を達成するためになされた本発明によるゲート駆動回路の駆動方法は、複数のステージが互いに従属的に接続して複数のゲート信号を出力するゲート駆動回路の駆動方法において、垂直開始信号又は前記各ステージの前段ステージのキャリー信号に応答して第１ノードの電圧をハイ電圧に転換する段階と、前記第１ノードのハイ電圧に応答して、出力端子を介して第１クロック信号をゲート信号として出力する段階と、前記各ステージの次段ステージから出力されるゲート信号に応答して前記出力端子に第１ロー電圧を印加する段階と、前記各ステージの前記次段ステージの後段ステージのうちのいずれか一つのステージから出力されたゲート信号に応答して前記第１ノードに前記第１ロー電圧より低い第２ロー電圧を印加する段階とを有することを特徴とする。

本発明に係るゲート駆動回路及びその駆動方法によれば、ゲート信号がロー電圧を維持する区間の間、出力部のゲートとソースとの間にネガティブ電圧が印加されるように設定することができるため、高温ノイズを改善することができるという効果がある。
また、第１ノードの電圧をロー電圧に放電させるための放電部及び出力端子の電圧をロー電圧でプルダウンさせる第１ホールディング部の制御信号で、次段ステージのキャリー信号を利用することによって、長時間駆動のとき、放電部及び第１ホールディング部が劣化することを防ぐことができるという効果がある。
従って、ゲート駆動回路の長時間駆動の信頼性を向上させることができるという効果がある。

本発明の第１の実施形態による表示装置を示す平面図である。 図１に示すゲート駆動回路のブロック図である。 図２に示すステージに対する例示的な回路図である。 図３に示すステージの入出力信号の信号タイミング図である。 図３に示す第１トランジスタの電流−電圧の特性を示すグラフである。 図３に示す第ｍステージの第１ノードＱ、第１クロック端子ＣＫ１及び出力端子ＯＵＴにおいての第ｍゲート信号Ｇｍの電圧変化を示す信号タイミング図である。 本発明の第２の実施形態によるステージに対する回路図である。 本発明の第３の実施形態によるゲート駆動回路のブロック図である。 図８に示すステージに対する回路図である。 本発明の第４の実施形態によるゲート駆動回路のブロック図である。 図１０の示すステージに対する回路図である。 本発明の第５の実施形態によるステージに対する回路図である。 本発明の第６の実施形態によるステージに対する回路図である。 本発明の第７の実施形態によるステージに対する回路図である。 図１０に示す第１ダミーステージに対する回路図である。 図１０に示す第２ダミーステージに対する回路図である。 本発明の第８の実施形態によるステージに対する回路図である。 本発明の第９の実施形態によるステージに対する回路図である。 本発明の第１０の実施形態によるゲート駆動回路のブロック図である。 図１９に示すステージに対する回路図である。 図２０に示す第１ノードと出力端子の電圧の信号タイミング図である。 本発明の第１１の実施形態によるステージに対する回路図である。 本発明の第１２の実施形態によるステージに対する回路図である。 本発明の第１３の実施形態によるゲート駆動回路のブロック図である。 図２４に示すステージに対する回路図である。 本発明の第１４の実施形態によるステージに対する回路図である 本発明の第１５の実施形態によるステージに対する回路図である。

次に、本発明に係るゲート駆動回路及びその駆動方法を実施するための形態の具体例を図面を参照しながら説明する。

本発明は多様な変更を加えることができ、様々な形態を有することができるため、特定実施形態を図面に例示し、本明細書にて詳しく説明する。しかし、これは本発明を特定の開示形態に対して限定しようとすることではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物、ないしは代替物を含むことと理解されるべきである。
各図面を説明しながら類似する構成要素に対して同様の参照符号を使用した。添付図面において、構造物のサイズは本発明の明確性に基づくために実際より拡大して示した。第１、第２などの用語は多様な構成要素を説明するにあたって使用することができるが、各構成要素は使用される用語によって限定されるものではない。
各用語は１つの構成要素を他の構成要素と区別する目的で使用されるものであって、例えば、明細書中において、第１構成要素を第２構成要素に書き換えることも可能であり、同様に第２構成要素を第１構成要素とすることができる。単数表現は文脈上、明白に異なる意味を有しない限り、複数の表現を含む。

本明細書において、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものが存在することを指定しようとすることであって、１つまたはそれ以上の別の特徴、数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものの存在または付加可能性を予め排除しないことと理解されるべきである。また、層、膜、領域、板などの部分が他の部分の「上に」あるとする場合、これは他の部分の「すぐ上に」ある場合のみでなく、その中間にさらに他の部分がある場合も含む。反対に、層、膜、領域、板などの部分が他の部分の「下に」あるとする場合、これは他の部分の「すぐ下に」ある場合のみでなく、その中間にさらに他の部分がある場合も含む。

〈第１の実施形態〉
図１は、本発明の第１の実施形態による表示装置を示す平面図である。
図１を参照すると、本発明の第１の実施形態による表示装置は、表示パネル１００、ゲート駆動回路２００、データ駆動回路３００、及び印刷回路基板４００を含む。
表示パネル１００は、表示領域ＤＡと表示領域ＤＡを囲む周辺領域ＰＡからなってもよい。

表示領域ＤＡには、互いに交差するゲートラインＧＬとデータラインＤＬ、及び複数個の画素部が形成される。各画素部ＰはゲートラインＧＬ及びデータラインＤＬに電気的に接続されたスイッチング素子（ＴＦＴ）と、スイッチング素子（ＴＦＴ）と電気的に接続された液晶キャパシタＣＬＣ及びストレージキャパシタＣＳＴを含む。
液晶キャパシタＣＬＣの共通電極には共通電圧Ｖｃｏｍが印加され、ストレージキャパシタＣＳＴの共通電極にはストレージ共通電圧Ｖｓｔが印加される。本実施形態においては、各画素部がストレージキャパシタを備えることと記載しているが、ストレージキャパシタは省略することもできる。

周辺領域ＰＡにはデータラインＤＬの一端部を含む第１周辺領域ＰＡ１とゲートラインＧＬの一端部を含む第２周辺領域ＰＡ２を含む。

データ駆動回路３００は、第１周辺領域ＰＡ１に配置される。データラインＤＬにデータ信号を出力するデータ駆動チップ３１５と、データ駆動チップ３１５が装着されるフレキシブル印刷回路基板３２５とを含む。フレキシブル印刷回路基板３２５は、一端が表示パネル１００の第１周辺領域ＰＡ１に接続され、他端が印刷回路基板４００に接続される。フレキシブル印刷回路基板３２５は、印刷回路基板４００と表示パネル１００を電気的に接続する。

また、本実施形態において、データ駆動チップ３１５がフレキシブル印刷回路基板３２５上に装着されることを例として説明したが、これに限定されるものではない。つまり、データ駆動チップ３１５は表示パネル１００の直接装着されるか、または表示パネル１００の第１周辺領域ＰＡ１に集積されることができるのは勿論のことである。

ゲート駆動回路２００は、表示パネル１００の第２周辺領域ＰＡ２に集積される。一方、表示パネル１００のチップオングラス（ｃｈｉｐ ｏｎ ｇｌａｓｓ；ＣＯＧ）タイプで具現されるとき、ゲート駆動回路２００は、表示パネル１００の第２周辺領域ＰＡ２に集積回路形態で搭載されることもできる。ゲート駆動回路２００は、複数のステージが互いに従属的に接続されたシフトレジスタからなってゲートラインＧＬにゲート信号を順次に出力する。

図２は、図１に示すゲート駆動回路のブロック図である。
図１及び図２を参照すると、ゲート駆動回路２００は、互いに従属的に接続された複数のステージ（ＳＲＣ１〜ＳＲＣｄ２）からなるシフトレジスタを含む。

複数のステージ（ＳＲＣ１〜ＳＲＣｄ２）は、ｎ個の駆動ステージ（ＳＲＣ１〜ＳＲＣｎ）と２つのダミーステージ（ＳＲＣｄ１、ＳＲＣｄ２）を含む。ｎ個の駆動ステージ（ＳＲＣ１〜ＳＲＣｎ）は、ｎ個のゲートライン（Ｇ１〜Ｇｎ）とそれぞれ接続されてゲートライン（Ｇ１〜Ｇｎ）にゲート信号を順次に出力する。また、ダミーステージ（ＳＲＣｄ１、ＳＲＣｄ２）は最後の駆動ステージＳＲＣｎの後端に順次に接続されている。但し、ダミーステージ（ＳＲＣｄ１、ＳＲＣｄ２）の位置及び個数は、当業者の設計意図によって変更することもできる。

各駆動ステージ（ＳＲＣ１〜ＳＲＣｎ）及び第１ダミーステージＳＲＣｄ１は、第１クロック端子ＣＫ１、第２クロック端子ＣＫ２、第１入力端子ＩＮ１、第２入力端子ＩＮ２、第３入力端子ＩＮ３、第１電圧端子ＶＴ１、第２電圧端子ＶＴ２、キャリー端子ＣＲ、及び出力端子ＯＵＴを含む。また、第２ダミーステージＳＲＣｄ２は、第１クロック端子ＣＫ１、第２クロック端子ＣＫ２、第１入力端子ＩＮ１、第２入力端子ＩＮ２、第１電圧端子ＶＴ１、第２電圧端子ＶＴ２、キャリー端子ＣＲ、及び出力端子ＯＵＴを含む。

第１クロック端子ＣＫ１及び第２クロック端子ＣＫ２は、互いに逆の位相を有する第１クロック信号ＣＫ及び第２クロック信号ＣＫＢを受信する。例えば、奇数番目ステージ（ＳＲＣ１、ＳＲＣ３、…）の第１クロック端子ＣＫ１は、第１クロック信号ＣＫを受信し、第２クロック端子ＣＫ２は、第２クロック信号ＣＫＢを受信する。偶数番目ステージ（ＳＲＣ２、ＳＲＣ４、…）の第１クロック端子ＣＫ１は、第２クロック信号ＣＫＢを受信し、第２クロック端子ＣＫ２は、第１クロック信号ＣＫを受信する。

第１入力端子ＩＮ１は、垂直開始信号ＳＴＶ又は前段ステージのキャリー信号を受信する。例えば、一番目駆動ステージである第１駆動ステージＳＲＣ１の第１入力端子ＩＮ１は、垂直開始信号ＳＴＶを受信し、第１駆動ステージＳＲＣ１を除いた残りのステージ（ＳＲＣ２〜ＳＲＣｄ２）の第１入力端子ＩＮ１は、前段ステージのキャリー信号を受信する。

第２入力端子ＩＮ２は、当該ステージの後段ステージのゲート信号又は垂直開始信号ＳＴＶを受信する。例えば、第１駆動ステージＳＲＣ１〜第ｎ駆動ステージＳＲＣｎ、及び第１ダミーステージＳＲＣｄ１の第２入力端子ＩＮ２は、次段ステージ（ＳＲＣ２〜ＳＲＣｄ２）のゲート信号を受信し、第２ダミーステージＳＲＣｄ２の第２入力端子ＩＮ２は垂直開始信号ＳＴＶを受信する。

第３入力端子ＩＮ３は、当該ステージの第２入力端子ＩＮ２にゲート信号を出力するステージより後段のステージのうちのいずれか一つのステージの出力端子ＯＵＴから出力されるゲート信号を受信する。例えば、ｋ番目駆動ステージの第２入力端子ＩＮ２が、ｋ＋１番目駆動ステージのゲート信号を受信する場合に、ｋ番目駆動ステージの第３入力端子ＩＮ３は、ｋ＋２番目ステージのゲート信号を受信する。また、第１ダミーステージＳＲＣｄ１の第３入力端子ＩＮ３は垂直開始信号ＳＴＶを受信する。

第１電圧端子ＶＴ１は、第１ロー電圧ＶＳＳ１を受信する。第１ロー電圧はシフトレジスタで、論理値「０」、つまり、ロー電圧に対応する電圧値である。本実施形態では第１ロー電圧ＶＳＳ１は、約−６Ｖである。

第２電圧端子ＶＴ２は、第１ロー電圧ＶＳＳ１より低い第２ロー電圧ＶＳＳ２を受信する。本実施形態では第２ロー電圧ＶＳＳ２は、約−１１Ｖである。

キャリー端子ＣＲは、当該ステージの後段に配置された次段ステージの第１入力端子ＩＮ１と電気的に接続されて、該第１入力端子ＩＮ１にキャリー信号を出力する。

出力端子ＯＵＴは、該当するゲートラインと電気的に接続されて該当ゲートラインにゲート信号を出力する。出力端子ＯＵＴは、前段ステージの第２入力端子ＩＮ２と電気的に接続されて、ゲート信号を前段ステージの第２入力端子ＩＮ２に提供する。

図３は、図２に示すステージに対する例示的な回路図であり、図４は、図３に示すステージの入出力信号の信号タイミング図である。
図４において、第１クロック信号ＣＫのデューティ比はほぼ５０％であることを示す。一方、第１クロック信号ＣＫは、３０％、３５％、４０％などのように多様なデューティ比を有することもできる。このとき、第２クロック信号ＣＫＢのデューティ比は、７０％、６５％、６０％などである。

図３及び図４を参照すると、第ｍステージＳＲＣｍは、入力部、出力部２１０、及びホールディング部を含む。
入力部は、第１入力信号の印加を受ける第１入力端子ＩＮ１、第２入力信号の印加を受ける第２入力端子ＩＮ２及び第３入力信号ＩＮ３を含む。ここで、第１入力信号ＩＮ１は、前段ステージである第（ｍ−１）ステージＳＲＣｍ−１のキャリー信号ＣＲｍ−１又は垂直開始信号ＳＴＶであり、第２入力信号は、次段ステージである第（ｍ＋１）ステージＳＲＣｍ＋１のゲート信号Ｇｍ＋１であり、第３入力信号は、当該ステージに第２入力信号を出力するステージの後段ステージのうちのいずれかの一つ、例えば、第ｍステージで第２入力信号として第（ｍ＋１）ステージの出力信号を受信する場合に、第（ｍ＋２）ステージＳＲＣｍ＋２のゲート信号Ｇｍ＋２である。

出力部２１０は、第１トランジスタＴ１を含む。
第１トランジスタＴ１は、ドレイン電極が第１クロック信号ＣＫ１に接続され、ゲート電極が第１ノードＱに接続され、ソース電極が出力端子ＯＵＴに接続される。
第１ノードＱは、キャリー信号によって「ハイ」レベルに昇圧される。第１ノードＱが「ハイ」レベルに昇圧された後、一端が第１トランジスタＴ１のゲート電極に接続され、他端が第１トランジスタＴ１のドレイン電極に接続された第１キャパシタＣ１が充電される。出力部２１０の第１トランジスタＴ１は、第１ノードＱの信号によってターンオンされた後、第１クロック端子ＣＫ１に印加される第１クロック信号ＣＫをゲート信号として出力する。

第ｍステージＳＲＣｍは、出力部２１０をターンオン又はターンオフにスイッチングする出力駆動部をさらに含む。例えば、出力駆動部は、第（ｍ−１）ステージＳＲＣｍ−１のキャリー信号ＣＲｍ−１又は垂直開始信号ＳＴＶに応答して出力部２１０をターンオンさせて、第（ｍ＋１）ステージＳＲＣｍ＋１のゲート信号Ｇｍ＋１に応答して出力部２１０をターンオフさせるように構成させることができる。出力駆動部は、バッファー部２２０、充電部２３０、及び放電部２４０を含む。

バッファー部２２０は、第４トランジスタＴ４を含む。第４トランジスタＴ４は、ゲート電極及びドレイン電極が第１入力端子ＩＮ１に共通で接続され、ソース電極が第１ノードＱに接続される。

充電部２３０は、第１電極が第１ノードＱに接続され、第２電極が出力端子ＯＵＴに接続された第１キャパシタＣ１を含む。充電部２３０は、第１入力端子ＩＮ１から第１ノードＱに印加される第１入力信号のハイ電圧によって充電されて、第１ノードＱをハイレベルで維持させる。第１キャパシタＣ１は第１トランジスタＴ１の寄生キャパシタンスで具現することもできる。

放電部２４０は、第９トランジスタＴ９を含む。第９トランジスタＴ９は、ゲート電極が第２入力端子ＩＮ２に接続され、ソース電極が第１電圧端子に接続され、ドレイン電極が第１ノードＱに接続される。

第（ｍ−１）ステージＳＲＣｍ−１のキャリー信号ＣＲｍ−１に応答して第４トランジスタＴ４がターンオンすると、キャリー信号ＣＲｍ−１が第１ノードＱに印加されて充電部２３０が充電される。その後、充電部２３０が第１トランジスタＴ１のしきい電圧以上に充電され、第１クロック端子ＣＫ１に第１クロック信号ＣＫのハイ電圧が受信されると、第１トランジスタＴ１がブートストラップ（Ｂｏｏｔｓｔｒａｐ）される。つまり、第１トランジスタＴ１のゲート電極と接続された第１ノードＱは第１電圧Ｖ１からブースティング電圧ＶＢＴでブースティングされる。出力部２１０は、第１ノードＱにブースティング電圧ＶＢＴが印加される期間の間、第１クロック信号ＣＫのハイ電圧を第ｍゲート信号Ｇｍとして出力する。

その後、第２入力信号のハイレベルに応答して第９トランジスタＴ９がターンオンされると、充電部２３０が第１電圧端子ＶＴ１に印加される第１ロー電圧ＶＳＳ１が第１ノードＱに印加され、充電部２３０が第１トランジスタＴ１のしきい電圧以下に放電されて第１トランジスタＴ１がターンオフされる。

ホールディング部は、第１ホールディング部２５１、第２ホールディング部２５２、第３ホールディング部２５３、第４ホールディング部２５４、及び第５ホールディング部２５５を含む。

第１ホールディング部２５１は、第２トランジスタＴ２を含む。第２トランジスタＴ２は、ゲート電極が第２入力端子ＩＮ２に接続し、ソース電極が第１電圧端子ＶＴ１に接続され、ドレイン電極が出力端子ＯＵＴに接続される。第１ホールディング部２５１は第２入力端子ＩＮ２に印加される第（ｍ＋１）ステージＳＲＣｍ＋１のゲート信号Ｇｍ＋１に応答して出力端子ＯＵＴの電圧を第１ロー電圧ＶＳＳ１にプルダウンさせる。

第２ホールディング部２５２は、第１０トランジスタＴ１０を含む。第１０トランジスタＴ１０は、ゲート電極が第２ノードＮに接続し、ソース電極が第２電圧端子ＶＴ２に接続され、ドレイン電極が第１ノードＱに接続される。第２ホールディング部２５２は、第２ノードＮの信号に応答して第１ノードＱの電圧を第２電圧端子ＶＴ２に印加される第２ロー電圧ＶＳＳ２に維持させる。

第３ホールディング部２５３は、第３トランジスタＴ３を含む。第３トランジスタＴ３は、ゲート電極が第２ノードＮに接続し、ソース電極が第１電圧端子ＶＴ１に接続され、ドレイン電極が出力端子ＯＵＴに接続される。第３ホールディング部２５３は、第２ノードＮに印加されたハイ電圧に応答して出力端子ＯＵＴの電圧を第１ロー電圧ＶＳＳ１で維持させる。

第４ホールディング部２５４は、第５トランジスタＴ５を含む。第５トランジスタＴ５は、ゲート電極が第２クロック端子ＣＫ２に接続し、ソース電極が第１電圧端子ＶＴ１に接続され、ドレイン電極が出力端子ＯＵＴに接続される。第４ホールディング部２５４は、第２クロック端子ＣＫ２に印加される第２クロック信号ＣＫＢに応答して出力端子ＯＵＴの電圧を第１ロー電圧ＶＳＳ１に維持させる。

第５ホールディング部２５５は、第６トランジスタＴ６を含む。第６トランジスタＴ６は、ゲート電極が第３入力端子ＩＮ３に接続し、ソース電極が第２電圧端子ＶＴ２に接続され、ドレイン電極が第１ノードＱに接続される。第５ホールディング部２５５は第３入力端子ＩＮ３に受信される第（ｍ＋２）ゲート信号Ｇｍ＋２に応答して第１ノードＱの電圧を第２ロー電圧ＶＳＳ２で維持させる。

第ｍステージＳＲＣｍは、スイッチング部２６０、及びキャリー部２７０をさらに含む。
スイッチング部２６０は、第７トランジスタＴ７、第８トランジスタＴ８、第１１トランジスタＴ１１、及び第１２トランジスタＴ１２、並びに第２キャパシタＣ２及び第３キャパシタＣ３を含む。

第７トランジスタＴ７は、ドレイン電極が第１クロック端子ＣＫ１に接続され、ゲート電極が第２キャパシタＣ２を介して第１クロック端子ＣＫ１に接続され、ソース電極が第２ノードＮに接続される。第７トランジスタＴ７のゲート電極とソース電極との間には第３キャパシタＣ３が接続される。

第８トランジスタＴ８は、ゲート電極が第１ノードＱに接続され、ドレイン電極が第２ノードＮに接続され、ソース電極が第２電圧端子ＶＴ２に接続される。
第１１トランジスタＴ１１は、ゲート電極とドレイン電極が第１クロック端子ＣＫ１に共通で接続され、ソース電極が第１２トランジスタＴ１２のドレイン電極と接続される。
第１２トランジスタＴ１２は、ゲート電極が第１ノードＱに接続され、ソース電極が第２電圧端子ＶＴ２に接続される。

１フレームで第１ノードＱにハイ電圧が印加される間、スイッチング部２６０の第１２トランジスタＴ１２及び第８トランジスタＴ８がターンオンされて第２ノードＮに第２ロー電圧ＶＳＳ２が印加される。
一方、１フレームで第１ノードＱにロー電圧が印加される間、スイッチング部２６０の第１２トランジスタＴ１２及び第８トランジスタＴ８がターンオフされ、これによって、第２ノードＮに第１クロック端子ＣＫ１が受信する第１クロック信号ＣＫと実質的に同一信号が印加される。第２ノードの電位がハイレベルに転換する場合、第３トランジスタＴ３がターンオンされ、これによって出力端子ＯＵＴに第１ロー電圧ＶＳＳ１が印加される。

キャリー部２７０は、第１３トランジスタＴ１３を含む。第１３トランジスタＴ１３は、ゲート電極が第１ノードＱに接続され、ソース電極がキャリー端子ＣＲに接続され、ドレイン電極が第１クロック端子ＣＫ１に接続される。キャリー部２７０は第１３トランジスタＴ１３のゲート電極とソース電極との間に接続される第４キャパシタＣ４をさらに含む。キャリー部２７０は第１ノードＱにハイ電圧が印加されると、第１クロック信号ＣＫをキャリー信号として出力する。

本実施形態においては、第ｍゲート信号Ｇｍの第２電圧端子ＶＴ２に第１ロー電圧ＶＳＳ１より低い第２ロー電圧ＶＳＳ２が印加されるように構成された場合を例として説明したが、これに限定されるのではない。つまり、第２電圧端子ＶＴ２に第１ロー電圧ＶＳＳ１又は第２ロー電圧ＶＳＳ２が選択的に印加されるように変更することもできる。
例えば、ゲート駆動回路が常温で駆動される場合、第２電圧端子ＶＴ２に第１ロー電圧ＶＳＳ１が印加されるようにし、ゲート駆動回路が高温で駆動される場合、第２電圧端子ＶＴ２に第２ロー電圧ＶＳＳ２が印加されるように構成することができる。この場合、常温ではゲート駆動回路を低電力で駆動することができる。

図５は、図３に示す第１トランジスタの電流−電圧の特性を示すグラフである。
図５は、第１トランジスタＴ１のチャネルの長さＬが約３．５μｍであり、ゲートとソースとの間のゲート／ソース電圧Ｖ_ＧＳに、０Ｖと−５Ｖを印加する場合、第１トランジスタＴ１のドレイン電流を測定した結果を示している。

第１トランジスタＴ１のゲート／ソース電圧Ｖ_ＧＳが約０Ｖである場合のＥ１のドレイン電流は、約１０^−６Ａで、ゲート／ソース電圧Ｖ_ＧＳが約−５Ｖである場合のＥ２のドレイン電流は、約１０^−９Ａであった、第１トランジスタＴ１のドレイン電流は、ゲートとソースとの間の電圧Ｖ_ＧＳが０Ｖと設定された場合より、０Ｖから−５Ｖに設定された場合がより小さいことを確認することができる。

図６は、図３に示す第ｍステージの第１ノードＱ、第１クロック端子ＣＫ１、及び出力端子においての第ｍゲート信号Ｇｍの電圧変化を示す信号タイミング図である。この場合、第１トランジスタＴ１のチャネルの長さＬは、約３．５μｍである。

ｍ番目区間Ｔｍで、第１ノードＱの信号である第ｍノード信号Ｑｍは、約４１Ｖでブートストラップ（Ｂｏｏｔｓｔｒａｐ）され、第１クロック信号ＣＫのハイ電圧が出力端子ＯＵＴの信号である第ｍゲート信号Ｇｍとして出力される。
（ｍ＋１）番目区間Ｔｍ＋１で、第ｍステージの第１ノードＱには第（ｍ＋１）ゲート信号Ｇｍ＋１によって、ターンオンされる第９トランジスタＴ９によって第１ロー電圧（ＶＳＳ１＝約−６Ｖ）が印加される。
（ｍ＋２）番目区間Ｔｍ＋２で、第ｍステージの第１ノードＱは、第（ｍ＋２）ゲート信号Ｇｍ＋２によってターンオンされる第６トランジスタＴ６によって第２ロー電圧（ＶＳＳ２＝約−１１Ｖ）が印加される。その後、第ｍステージの第１ノードＱは、第ｍステージの第２ノードＮに印加されたハイ電圧に応答してターンオンされる第１０トランジスタＴ１０によって第２ロー電圧ＶＳＳ２を続けて維持する。

上述のように、１フレームで第ｍゲート信号Ｇｍがロー電圧を維持させる間、第１トランジスタＴ１のゲート電極と接続された第１ノードＱは、第２ロー電圧ＶＳＳ２で維持され、ソース電極と接続された出力端子ＯＵＴは、第１ロー電圧ＶＳＳ１で維持される。従って、第１トランジスタＴ１のゲート／ソース電圧Ｖ_ＧＳは、−５Ｖになる。

図５及び図６より、図３に示す回路の場合、第１トランジスタＴ１のゲート端子に第２ロー電圧ＶＳＳ２が印加される場合に第１トランジスタＴ１のゲート端子に第１ロー電圧ＶＳＳ１が印加される場合より、ドレイン電流が著しく小さく流れるようになるため、消費電力減少に大きな効果があることが分かる。

また、既存の表示装置は、高温で駆動するときに第１ノードＱの電圧でリップル（Ｒｉｐｐｌｅ）が発生して、第１トランジスタＴ１が異常動作をする場合が頻繁に発生するという短所があった。既存の表示装置においては異常動作によって、高温駆動のときに、表示装置に画面異常が発生する場合が生じることがあった。しかし、本発明によれば、該ステージの次の次のステージのゲート信号が出力された後に第１ノードＱ１電圧を第１ロー電圧ＶＳＳ１より充分に低い第２ロー電圧ＶＳＳ２で維持して、リップルが発生しても、充分な駆動電圧マージンを確保することによって、上述の異常動作を防ぐことができる。

このように、本実施形態によると、第ｍゲート信号Ｇｍがロー電圧を維持する間、第１トランジスタＴ１のゲート／ソース電圧Ｖ_ＧＳをネガティブ電圧で設定することができるため、高温ノイズを改善することができる。

〈第２の実施形態〉
図７は、本発明の第２の実施形態によるステージに対する回路図である。
本実施形態によるステージは、スイッチング部２６２を除いては図３を参照して説明したステージに対する回路図と実質的に同一であるため、同一構成要素には同一参照符号を与え、繰り返される説明は省略する。

図７を参照すると、第ｍステージＳＲＣｍは、入力部、出力部２１０、出力駆動部、ホールディング部、スイッチング部２６２、及びキャリー部２７０を含む。出力駆動部はバッファー部２２０、充電部２３０、及び放電部２４０を含む。ホールディング部は、第１ホールディング部２５１、第２ホールディング部２５２、第３ホールディング部２５３、第４ホールディング部２５４、及び第５ホールディング部２５５を含む。

スイッチング部２６２は、第７トランジスタＴ７、第８トランジスタＴ８、第１１トランジスタＴ１１、及び第１２トランジスタ１２、並びに第２キャパシタＣ２及び第３キャパシタＣ３を含む。
第７トランジスタＴ７は、ドレイン電極が第１クロック端子ＣＫ１に接続し、ゲート電極が第２キャパシタＣ２を介して第１クロック端子ＣＫ１に接続され、ソース電極が第２ノードＮに接続される。第７トランジスタＴ７のゲート電極とソース電極との間には第３キャパシタＣ３が接続される。

第８トランジスタＴ８は、ゲート電極が出力端子ＯＵＴに接続され、ドレイン電極が第２ノードＮに接続され、ソース電極が第２電圧端子ＶＴ２に接続される。従って、第１の実施形態に比べて、第２ノードＮは、第ｍステージの前段ステージのキャリー信号が第ｍステージに印加されるとき、第２ロー電圧ＶＳＳ２がさらに印加されるように構成される。
また、第１２トランジスタＴ１２は、ゲート電極が出力端子ＯＵＴに接続され、ソース電極が第２電圧端子ＶＴ２に接続される。第１の実施形態と比べてみると、第２の実施形態の構成は、第８及び第１２トランジスタのゲート電極が出力端子ＯＵＴに接続されるという点に相違がある。

第１１トランジスタＴ１１は、ゲート電極とドレイン電極が第１クロック端子ＣＫ１に共通で接続され、ソース電極が第１２トランジスタＴ１２のドレイン電極と接続される。

１フレームで、第ｍゲート信号Ｇｍがハイ電圧を維持する間、スイッチング部２６２の第１２トランジスタＴ１２及び第８トランジスタＴ８がターンオンされ、これによって第２ノードＮの電位は第２ロー電圧ＶＳＳ２に放電される。
第３トランジスタＴ３は、ターンオフ状態であるため、第１電圧端子ＶＴ１と第ｍステージの出力端子ＯＵＴは、電気的に分離された状態になる。従って、第ｍゲート信号は、第１ロー電圧ＶＳＳ１に放電されず、出力端子ＯＵＴに完全に出力される。

一方、１フレームで第ｍゲート信号Ｇｍがロー電圧を維持する間、スイッチング部２６２の第１２トランジスタＴ１２及び第８トランジスタＴ８がターンオフされ、これによって第２ノードＮには第１クロック端子ＣＫ１に受信される第１クロック信号ＣＫと位相が実質的に同一の信号が印加される。第２ノードＮの電位がハイレベルに転換される時、第３トランジスタＴ３がターンオンされ、これによって出力端子ＯＵＴには第１ロー電圧ＶＳＳ１が印加される。

本実施形態によると、第ｍゲート信号Ｇｍがロー電圧を維持する間、第１トランジスタＴ１のゲート／ソース電圧Ｖ_ＧＳをネガティブ電圧に設定することができるため、高温ノイズを改善することができる。

〈第３の実施形態〉
図８は、本発明の第３の実施形態によるゲート駆動回路のブロック図である。
本実施形態によるゲート駆動回路は、第４入力端子ＩＮ４をさらに含むことを除いては図２を参照した説明したゲート駆動回路と実質的に同一であるため、繰り返される説明は省略する。

図２及び図８を参照すると、ゲート駆動回路２００ａは、互いに従属的にｎ個の駆動ステージ（ＳＲＣ１〜ＳＲＣｎ）と２つのダミーステージＳＲＣｄ１、ＳＲＣｄ２を含む。ｎ個の駆動ステージ（ＳＲＣｄ１〜ＳＲＣｎ）は、ｎ個のゲートライン（Ｇ１〜Ｇｎ）とそれぞれ接続されてゲートライン（Ｇ１〜Ｇｎ）にゲート信号を順次に出力する。

各ステージは、第１クロック端子ＣＫ１、第２クロック端子ＣＫ２、第１入力端子ＩＮ１、第２入力端子ＩＮ２、第３入力端子ＩＮ３、第４入力端子ＩＮ４、第１電圧端子ＶＴ１、第２電圧端子ＶＴ２、キャリー端子ＣＲ、及び出力端子ＯＵＴを含む。
第４入力端子ＩＮ４は、次段ステージのキャリー端子ＣＲと電気的に接続されてキャリー端子ＣＲから出力されるキャリー信号を受信する。

図９は、図８に示すステージに対する回路図である。
本実施形態によるステージは、放電部２４２を除いては図３を参照して説明したステージに対する回路図と実質的に同一であるため、同一構成要素には同一参照番号を与え、繰り返される説明は省略する。

図８及び図９を参照すると、第ｍステージＳＲＣｍは、入力部、出力部２１０、出力駆動部、ホールディング部、スイッチング部２６０、及びキャリー部２７０を含む。出力駆動部はバッファー部２２０、充電部２３０、及び放電部２４２を含む。ホールディング部は、第１ホールディング部２５１、第２ホールディング部２５２、第３ホールディング部２５３、第４ホールディング部２５４、及び第５ホールディング部２５５を含む。

放電部２４２は、第９トランジスタＴ９を含む。第９トランジスタＴ９は、ゲート電極が第４入力端子ＩＮ４に接続され、ソース電極が第１電圧端子ＶＴ１に接続され、ドレイン電極が第１ノードＱに接続される。放電部２４２は、第４入力端子ＩＮ４に印加される第（ｍ＋１）キャリー信号ＣＲｍ＋１のハイレベルに応答して第１ノードＱの電圧を第１ロー電圧ＶＳＳ１のレベルに放電させる。

本実施形態によると放電部２４２の制御信号として第（ｍ＋１）キャリー信号ＣＲｍ＋１の印加を受けることによって、漏洩電流が放電部２４２を介して第１ノードＱに流入されることを最少化することができる。

〈第４の実施形態〉
図１０は、本発明の第４の実施形態によるゲート駆動回路のブロック図である。
本実施形態によるゲート駆動回路は、第２入力端子ＩＮ２及び第３入力端子ＩＮ３に印加される信号、及び第２電圧端子ＶＴ２に印加される電圧が異なることを除いては、図２を参照して説明したゲート駆動回路と実質的に同一であるため、繰り返される説明は省略する。

図１０を参照すると、ゲート駆動回路は、互いに従属的にｎ個の駆動ステージ（ＳＲＣ１〜ＳＲＣｎ）と２つのダミーステージＳＲＣｄ１、ＳＲＣｄ２を含む。ｎ個の駆動ステージ（ＳＲＣ１〜ＳＲＣｎ）はｎ個のゲートライン（Ｇ１〜Ｇｎ）とそれぞれ接続されてゲートライン（Ｇ１〜Ｇｎ）にゲート信号を順次に出力する。また、２つのダミーステージ（ＳＲＣｄ１、ＳＲＣｄ２）は最終駆動ステージＳＲＣｎの後端に順次に接続される。

各駆動ステージ及び第１ダミーステージＳＲＣｄ１は、第１クロック端子ＣＫ１、第２クロック端子ＣＫ２、第１入力端子ＩＮ１、第２入力端子ＩＮ２、第３入力端子ＩＮ３、第１電圧端子ＶＴ１、第２電圧端子ＶＴ２、キャリー端子ＣＲ、及び出力端子ＯＵＴを含む。
また、第２ダミーステージＳＲＣｄ２は、第１クロック端子ＣＫ１、第２クロック端子ＣＫ２、第１入力端子ＩＮ１、第２入力端子ＩＮ２、第１電圧端子ＶＴ１、第２電圧端子ＶＴ２、キャリー端子ＣＲ、及び出力端子ＯＵＴを含む。

第２入力端子ＩＮ２は、次段ステージのキャリー信号又は垂直開始信号ＳＴＶを受信する。第１ステージＳＲＣ１〜第ｎステージＳＲＣｎ及び第１ダミーステージＳＲＣｄ１の第２入力端子ＩＮ２は、その次段ステージ（ＳＲＣ２〜ＳＲＣｄ２）のキャリー信号を受信し、第２ダミーステージＳＲＣｄ２の第２入力端子ＩＮ２は垂直開始信号ＳＴＶを受信する。

第３入力端子ＩＮ３は、当該ステージの第２入力端子ＩＮ２にキャリー信号を供給してくれるステージの後段のステージのキャリー信号、又は垂直開始信号ＳＴＶを受信する。例えば、ｋ番目ステージの第２入力端子ＩＮ２に、ｋ＋１番目ステージのキャリー信号の供給を受ける場合に、ｋ番目ステージの第３入力端子ＩＮ３は、ｋ＋２番目ステージのキャリー信号を受信する。この場合、第１ステージＳＲＣ１〜第ｎステージＳＲＣｎの第３入力端子ＩＮ３は、次の次のステージのキャリー信号を受信し、第１ダミーステージＳＲＣｄ１の第３入力端子ＩＮ３は垂直開始信号ＳＴＶを受信する。

第１電圧端子ＶＴ１は、第１ロー電圧ＶＳＳ１を受信する。本実施形態では、第１ロー電圧は、約−６Ｖである。

第２電圧端子ＶＴ２は、ダイナミック（Ｄｙｎａｍｉｃ）ロー電圧ＶＳＳＤを受信する。
ダイナミックロー電圧ＶＳＳＤは、第１レベルのロー電圧又は第２レベルのロー電圧を選択的に有することができる。例えば、ダイナミックロー電圧ＶＳＳＤは、常温では第１レベルのロー電圧を有し、高温では第２レベルのロー電圧を有する。ここで、第１レベルは、第１ロー電圧ＶＳＳ１のレベルと同一の電圧レベルで約−６Ｖであり、第２レベルは、第１レベルと低いレベルで約−１１Ｖであることができる。

図１１は、図１０の示すステージに対する回路図である。
図１０及び図１１を参照すると、第ｍステージＳＲＣｍは、入力部、出力部３１０、出力駆動部、ホールディング部、スイッチング部３６０、及びキャリー部３７０を含む。

出力駆動部はバッファー部３２０、充電部３３０、及び放電部３４０を含む。ホールディング部は、第１ホールディング部３５１、第２ホールディング部３５２、第３ホールディング部３５３、第４ホールディング部３５４及び第５ホールディング部３５５を含む。

出力部３１０は、第１トランジスタＴ１を含む。第１トランジスタＴ１は、ドレイン電極が第１クロック信号ＣＫ１に接続され、ゲート電極が第１ノードＱに接続されて、ソース電極が出力端子ＯＵＴに接続される。出力部３１０は、第１ノードＱにハイ電圧が印加されるとき、第１クロック端子ＣＫ１に印加される第１クロック信号ＣＫをゲート信号として出力する。

バッファー部３２０は、第４トランジスタＴ４を含む。第４トランジスタＴ４は、ゲート電極及びドレイン電極が第１入力端子ＩＮ１に共通で接続され、ソース電極が第１ノードＱに接続される。
充電部３３０は、１端が第１ノードＱに接続され、他端が出力端子ＯＵＴに接続された第１キャパシタＣ１を含む。充電部３３０は、第１入力端子ＩＮ１に印加される第１入力信号のハイ電圧によって充電され、第１ノードＱをハイ電圧で維持させる。

放電部３４０は、第９トランジスタＴ９を含む。第９トランジスタＴ９は、ゲート電極が第２入力端子ＩＮ２に接続され、ソース電極が第１電圧端子ＶＴ１に接続され、ドレイン電極が第１ノードＱに接続される。放電部３４０は、第２入力端子ＩＮ２に印加される第（ｍ＋１）キャリー信号ＣＲｍ＋１のハイ電圧に応答して第１ノードＱの電圧を第１ロー電圧ＶＳＳ１のレベルに放電させる。

第１ホールディング部３５１は、第２トランジスタＴ２を含む。第２トランジスタＴ２は、ゲート電極が第２入力端子ＩＮ２に接続し、ソース電極が第１電圧端子ＶＴ１に接続され、ドレイン電極が出力端子ＯＵＴに接続される。第１ホールディング部３５１は第２入力端子ＩＮ２に印加される第（ｍ＋１）キャリー信号ＣＲｍ＋１に応答して出力端子ＯＵＴに第１電圧端子ＶＴ１に印加される第１ロー電圧ＶＳＳ１を印加する。

第２ホールディング部３５２は、第１０トランジスタＴ１０を含む。第１０トランジスタＴ１０は、ゲート電極が第２ノードＮに接続し、ソース電極が第２電圧端子ＶＴ２に接続され、ドレイン電極が第１ノードＱに接続される。第２ホールディング部３５２は、第２ノードＮの信号に応答して第１ノードＱの電圧を第２電圧端子ＶＴ２に印加されるダイナミックロー電圧ＶＳＳＤで維持させる。

ダイナミックロー電圧ＶＳＳＤは、常温では第１レベルのロー電圧と、第２レベルのロー電圧を有する。ここで、第１レベルは、第１ロー電圧ＶＳＳ１のレベルと同一の電圧レベルで約−６Ｖであることができ、第２レベルは、第１レベルより低い電圧レベルで約−１１Ｖであることができる。

第３ホールディング部３５３は、第３トランジスタＴ３を含む。第３トランジスタＴ３は、ゲート電極が第２ノードＮに接続し、ソース電極が第１電圧端子ＶＴ１に接続され、ドレイン電極が出力端子ＯＵＴに接続される。第３ホールディング部３５３は、第２ノードＮに印加されたハイ電圧に応答して出力端子ＯＵＴの電圧を第１ロー電圧ＶＳＳ１で維持させる。

第４ホールディング部３５４は、第５トランジスタＴ５を含む。第５トランジスタＴ５は、ゲート電極が第２クロック端子ＣＫ２に接続し、ソース電極が第１電圧端子ＶＴ１に接続され、ドレイン電極が出力端子ＯＵＴに接続される。第４ホールディング部３５４は、第２クロック信号ＣＫＢに応答して出力端子ＯＵＴの電圧を第１ロー電圧ＶＳＳ１で維持させる。

第５ホールディング部３５５は、第６トランジスタＴ６を含む。第６トランジスタＴ６は、ゲート電極が第３入力端子ＩＮ３に接続し、ソース電極が第２電圧端子ＶＴ２に接続され、ドレイン電極が第１ノードＱに接続される。第５ホールディング部３５５は第３入力端子ＩＮ３に受信される第（ｍ＋２）キャリー信号ＣＲｍ＋２に応答して第１ノードＱにダイナミックロー電圧ＶＳＳＤを印加する。

スイッチング部２６０は、第７トランジスタＴ７、第８トランジスタＴ８、第１１トランジスタＴ１１、及び第１２トランジスタＴ１２、並びに第２キャパシタＣ２及び第３キャパシタＣ３を含む。

第７トランジスタＴ７は、ドレイン電極が第１クロック端子ＣＫ１に接続され、ゲート電極が前記第２キャパシタＣ２を介して第１クロック端子ＣＫ１に接続され、ソース電極が第２ノードＮに接続される。第７トランジスタＴ７のゲート電極とソース電極との間には第３キャパシタＣ３が接続される。

第８トランジスタＴ８は、ゲート電極が第１ノードＱに接続され、ドレイン電極が第２ノードＮに接続され、ソース電極が第２電圧端子ＶＴ２に接続される。
第１１トランジスタＴ１１は、ゲート電極とドレイン電極が第１クロック端子ＣＫ１に共通で接続され、ソース電極が第１２トランジスタＴ１２のドレイン電極と接続される。
第１２トランジスタＴ１２は、ゲート電極が第１ノードＱに接続され、ソース電極が第２電圧端子ＶＴ２に接続される。

１フレームで第１ノードＱにハイ電圧が印加される間、スイッチング部３６０の第１２トランジスタＴ１２及び第８トランジスタＴ８がターンオンされて第２ノードＮの電位は第２ロー電圧ＶＳＳ２に放電される。
一方、１フレームで第１ノードＱにロー電圧が印加される間、スイッチング部２６０の第１２トランジスタＴ１２及び第８トランジスタＴ８がターンオフされ、これによって、第２ノードＮに第１クロック端子ＣＫ１に受信される第１クロック信号ＣＫと位相が実質的に同一の信号が印加される。第２ノードＮの電位がハイレベルに転換する時、第３トランジスタＴ３がターンオンされ、これによって出力端子ＯＵＴが第１ロー電圧ＶＳＳ１に放電される。

キャリー部３７０は、第１３トランジスタＴ１３を含む。第１３トランジスタＴ１３は、ゲート電極が第１ノードＱに接続され、ソース電極がキャリー端子ＣＲに接続され、ドレイン電極が第１クロック端子ＣＫ１に接続される。キャリー部３７０は第１３トランジスタＴ１３のゲート電極とソース電極との間に接続される第４キャパシタＣ４をさらに含む。キャリー部３７０は第１ノードＱの電位がハイレベルに転換すると、第１クロック信号ＣＫのハイ電圧をキャリー信号として出力する。

本実施形態によれば、ゲート駆動回路が放電部３４０及び第５ホールディング部３５５の制御信号としてゲート信号ではなくキャリー信号の印加を受けることによって、漏洩電流が放電部３４０及び第５ホールディング部３５５を介して第１ノードＱに流入することを最小化することができる。また、ゲート駆動回路が長時間駆動するとき、放電部３４０及び第５ホールディング部３５５が劣化することを防ぐことができる。

また、ゲート駆動回路が高温で動作する場合には、第１ノードＱの電圧を第１電圧端子ＶＴ１に印加される第１ロー電圧ＶＳＳ１より低い第２レベルを有するダイナミックロー電圧ＶＳＳＤを印加することによって、第１トランジスタＴ１のゲート／ソース電圧Ｖ_ＧＳをネガティブ電圧で設定することができて、高温ノイズを改善することができる。

〈第５の実施形態〉
図１２は、本発明の第５の実施形態によるステージに対する回路図である。
本実施形態によるステージは、スイッチング部３６２を除いては図１１を参照して説明したステージに対する回路図と実質的に同一であるため、同一構成要素には同一参照符号を与え、繰り返される説明は省略する。

図１２を参照すると、第ｍステージＳＲＣｍは、入力部、出力部３１０、出力駆動部、ホールディング部、スイッチング部３６２、及びキャリー部３７０を含む。出力駆動部はバッファー部３２０、充電部３３０、及び放電部３４０を含む。ホールディング部は、第１ホールディング部３５１、第２ホールディング部３５２、第３ホールディング部３５３、第４ホールディング部３５４及び第５ホールディング部３５５を含む。

スイッチング部３６２は、第７トランジスタＴ７、第８トランジスタＴ８、第１１トランジスタＴ１１、及び第１２トランジスタ１２、並びに第２キャパシタＣ２及び第３キャパシタＣ３を含む。

第７トランジスタＴ７は、ドレイン電極が第１クロック端子ＣＫ１に接続し、ゲート電極が第２キャパシタＣ２を介して第１クロック端子ＣＫ１に接続され、ソース電極が第２ノード電極Ｎに接続される。第７トランジスタＴ７のゲート電極とソース電極との間には第３キャパシタＣ３が接続される。

第８トランジスタＴ８は、ゲート電極が出力端子ＯＵＴに接続され、ドレイン電極が第２ノードＮに接続され、ソース電極が第２電圧端子ＶＴ２に接続される。
第１１トランジスタＴ１１は、ゲート電極とドレイン電極が第１クロック端子ＣＫ１に共通で接続され、ソース電極が第１２トランジスタＴ１２のドレイン電極と接続される。
第１２トランジスタＴ１２は、ゲート電極が出力端子ＯＵＴに接続され、ソース電極が第２電圧端子ＶＴ２に接続される。

１フレームで、第ｍゲート信号Ｇｍがハイ電圧を維持する間、スイッチング部３６２の第１２トランジスタＴ１２及び第８トランジスタＴ８がターンオンされ、これによって第２ノードＮの電位は第２ロー電圧ＶＳＳ２に放電される。第３トランジスタＴ３は、ターンオフ状態であるため、第１電圧端子ＶＴ１と第ｍステージの出力端子ＯＵＴは、電気的に分離された状態になる。従って、第ｍゲート信号は、第１ロー電圧ＶＳＳ１で放電されず、出力端子ＯＵＴに完全に出力される。

一方、１フレームで第ｍゲート信号Ｇｍがロー電圧を維持する間、スイッチング部３６２の第１２トランジスタＴ１２及び第８トランジスタＴ８がターンオフされ、これによって第２ノードＮには第１クロック端子ＣＫ１に受信される第１クロック信号ＣＫと実質的に同一の信号が印加される。第２ノードＮの電位がハイレベルに転換される時、第３トランジスタＴ３がターンオンされ、これによって出力端子ＯＵＴの電位は第１ロー電圧ＶＳＳ１に放電される。

本実施形態によれば、ゲート駆動回路が高温で動作する場合、１フレームで第ｍゲート信号Ｇｍがロー電圧を維持する間、第１トランジスタＴ１のゲート／ソース電圧Ｖ_ＧＳをネガティブ電圧で設定することができるため、高温ノイズを改善することができる。

〈第６の実施形態〉
図１３は、本発明の第６の実施形態によるステージに対する回路図である。
本実施形態によるステージは、第５ホールディング部３５５が除去され、放電部３４２を構成するスイッチング素子の接続構造が変更されたことを除いては、図１１に示すステージの回路図と実質的に同一であるため、同一構成要素には同一参照符号を与え、繰り返される説明は省略する。

図１３を参照すると、第ｍステージＳＲＣｍは、入力部、出力部３１０、出力駆動部、ホールディング部、スイッチング部３６０、及びキャリー部３７０を含む。出力駆動部はバッファー部３２０、充電部３３０、及び放電部３４２を含む。ホールディング部は、第１ホールディング部３５１、第２ホールディング部３５２、第３ホールディング部３５３、及び第４ホールディング部３５４を含む。

放電部３４２は、第９トランジスタＴ９を含む。第９トランジスタＴ９は、ゲート電極が第２入力端子ＩＮ２に接続され、ソース電極が第２電圧端子ＶＴ２に接続され、ドレイン電極が第１ノードＱに接続される。
放電部３４２は、第２入力端子ＩＮ２に印加される第（ｍ＋１）キャリー信号ＣＲｍ＋１に応答して第１ノードＱの電圧を第２電圧端子ＶＴ２に印加されるダイナミックロー電圧ＶＳＳＤのレベルに放電させる。
ダイナミックロー電圧ＶＳＳＤは、常温で第１レベルの電圧を、高温で第１レベルより低い第２レベルのロー電圧を有する。ここで、第１レベルのロー電圧は、約−６Ｖであり、第２レベルのロー電圧は、約−１１Ｖである。

ゲート駆動回路が高温で動作する場合、１フレームで第ｍゲート信号Ｇｍがロー電圧を維持する間、第１トランジスタＴ１のゲート電極と接続された第１ノードＱは第２レベルのロー電圧で維持され、ソース電極と接続された出力端子ＯＵＴは第１電圧端子ＶＴ１から印加される第１ロー電圧ＶＳＳ１で維持される。

このように本実施形態によれば、ゲート駆動回路が高温で動作する場合、１フレームで第ｍゲート信号Ｇｍがロー電圧を維持する間、第１トランジスタＴ１のゲート／ソース電圧Ｖ_ＧＳをネガティブ電圧で設定することができるため、高温ノイズを改善することができる。

〈第７の実施形態〉
図１４は、本発明の第７の実施形態によるステージに対する回路図である。
本実施形態によるステージは、第６ホールディング部３５６が追加されたことを除いては、図１２を参照して説明したステージに対する回路図と実質的に同一であるため、同一構成要素には同一参照符号を与え、繰り返される説明は省略する。

図１４を参照すると、第ｍステージＳＲＣｍは、入力部、出力部３１０、出力駆動部、ホールディング部、スイッチング部３６２、及びキャリー部３７０を含む。出力駆動部はバッファー部３２０、充電部３３０、及び放電部３４０を含む。ホールディング部は、第１ホールディング部３５１、第２ホールディング部３５２、第３ホールディング部３５３、第４ホールディング部３５４、第５ホールディング部３５５、及び第６ホールディング部３５６を含む。

第６ホールディング部３５６は、第１４トランジスタＴ１４を含む。第１４トランジスタＴ１４はゲート電極が第２ノードＮに接続され、ソース電極が第２電圧端子ＶＴ２に接続され、ドレイン電極がキャリー端子ＣＲに接続される。第６ホールディング部３５６は、第ｍゲート信号Ｇｍがロー電圧である間、第２ノードＮの信号に応答してキャリー端子ＣＲに出力されるキャリー信号ＣＲｍを第２電圧端子ＶＴ２に印加されるダイナミックロー電圧ＶＳＳＤで維持させる。
ダイナミックロー電圧ＶＳＳＤは、常温で第１レベルのロー電圧を、高温では、第１レベルより低い第２レベルのロー電圧を有する。例えば、第１レベルは第１電圧端子ＶＴ１に印加される第１ロー電圧ＶＳ１のレベルと同一の電圧レベルで、約−６Ｖであり、第２レベルは、約−１１Ｖである。

第６ホールディング部３５６は、第ｍゲート信号Ｇｍがハイ電圧であると同時に第１クロック信号ＣＫがハイ電圧である区間を除き、キャリー信号ＣＲｍを安定的にダイナミックロー電圧ＶＳＳＤで維持させることができる。

本実施形態によれば、第６ホールディング部３５６を介して該当ゲート信号がハイ電圧で維持される区間を除いた残りの区間に次段ステージに印加されるキャリー信号をロー電圧で安定的に維持させることができるため、キャリー信号にリップルが発生することを著しく減らすことができる。

図１５は、図１０に示す第１ダミーステージに対する回路図である。
本実施形態による第１ダミーステージＳＲＣｄ１は、第５ホールディング部３５５ａを除いては、図１４を参照して説明したステージに対する回路図と実質的に同一であるため、同一構成要素には同一参照符号を与え、繰り返される部分は省略する。

図１０及び図１５を参照すると、第１ダミーステージＳＲＣｄ１は、入力部、出力部３１０、出力駆動部、ホールディング部、スイッチング部３６２、及びキャリー部３７０を含む。出力駆動部はバッファー部３２０、充電部３３０、及び放電部３４０を含む。ホールディング部は、第１ホールディング部３５１、第２ホールディング部３５２、第３ホールディング部３５３、第４ホールディング部３５４、第５ホールディング部３５５ａ、及び第６ホールディング部３５６を含む。

第５ホールディング部３５５ａは、第６トランジスタＴ６を含む。第６トランジスタＴ６はゲート電極が第３入力端子ＩＮ３に接続され、ソース電極が第２電圧端子ＶＴ２に接続され、ドレイン電極が第１ノードＱに接続される。第５ホールディング部３５５ａは、第３入力端子ＩＮ３に印加される垂直開始信号ＳＴＶに応答して第１ノードＱの電圧を第２電圧端子ＶＴ２に印加されるダイナミックロー電圧ＶＳＳＤで維持させる。

図１６は、図１０に示す第２ダミーステージに対する回路図である。
本実施形態による第２ダミーステージＳＲＣｄ２は、放電部３４２及びホールディング部を除いては、図１４を参照して説明したステージに対する回路図と実質的に同一であるため、同一構成要素には同一参照符号を与え、繰り返される部分は省略する。

図１０及び図１６を参照すると、第２ダミーステージＳＲＣｄ２は、入力部、出力部３１０、出力駆動部、ホールディング部、スイッチング部３６０、及びキャリー部３７０を含む。出力駆動部はバッファー部３２０、充電部３３０、及び放電部３４２を含む。ホールディング部は、第１ホールディング部３５１ａ、第２ホールディング部３５２、第３ホールディング部３５３、第４ホールディング部３５４、第６ホールディング部３５６、及び第７ホールディング部３５７を含む。

放電部３４２は、第９トランジスタＴ９を含む。第９トランジスタＴ９は、ゲート電極が第２入力端子ＩＮ２に接続され、ソース電極が第２電圧端子ＶＴ２に接続され、ドレイン電極が第１ノードＱに接続される。
放電部３４２は、第２入力端子ＩＮ２に印加される垂直開始信号ＳＴＶに応答して第１ノードＱの電圧を第２電圧端子ＶＴ２に印加されるダイナミックロー電圧ＶＳＳＤのレベルに放電させる。
ダイナミックロー電圧ＶＳＳＤは、常温で第１レベルの電圧を、高温で第１レベルより低い第２レベルのロー電圧を有する。ここで、第１レベルのロー電圧は、約−６Ｖであり、第２レベルのロー電圧は、約−１１Ｖである。

第１ホールディング部３５１ａは、第２トランジスタＴ２を含む。第２トランジスタＴ２はゲート電極が第２入力端子ＩＮ２に接続され、ソース電極が第１電圧端子ＶＴ１に接続され、ドレイン電極が出力端子ＯＵＴに接続される。第１ホールディング部３５１ａは、第２入力端子ＩＮ２に印加される垂直開始信号ＳＴＶに応答して出力端子ＯＵＴの電圧を第１電圧端子ＶＴ１に印加される第１ロー電圧ＶＳＳ１にプルダウンさせる。

第６ホールディング部３５６は、第１４トランジスタＴ１４を含む。第１４トランジスタＴ１４はゲート電極が第２ノードＮに接続され、ソース電極が第２電圧端子ＶＴ２に接続され、ドレイン電極がキャリー端子ＣＲに接続される。第６ホールディング部３５６は、第ｍゲート信号Ｇｍがロー電圧である間に第２ノードＮの信号に応答してキャリー端子ＣＲに出力されるキャリー信号ＣＲｍを第２電圧端子ＶＴ２に印加されるダイナミックロー電圧ＶＳＳＤで維持させる。

第７ホールディング部３５７は、第１５トランジスタＴ１５を含む。第１５トランジスタＴ１５はゲート電極が出力端子ＯＵＴに接続され、ソース電極が第２電圧端子ＶＴ２に接続され、ドレイン電極が第１ノードＱに接続される。第７ホールディング部３５７は、出力端子ＯＵＴの信号に応答して第１ノードＱの信号を第２電圧端子ＶＴ２に印加されるダイナミックロー電圧ＶＳＳＤで維持させる。

〈第８の実施形態〉
図１７は、本発明の第８の実施形態によるステージに対する回路図である。
本実施形態によるステージは、スイッチング部３６２ａを除いては図１４を参照して説明したステージに対する回路図と実質的に同一であるため、同一構成要素には同一参照符号を与え、繰り返される説明は省略する。

図１７を参照すると、第ｍステージＳＲＣｍは、入力部、出力部３１０、出力駆動部、ホールディング部、スイッチング部３６２ａ、及びキャリー部３７０を含む。出力駆動部はバッファー部３２０、充電部３３０、及び放電部３４０を含む。ホールディング部は、第１ホールディング部３５１、第２ホールディング部３５２、第３ホールディング部３５３、第４ホールディング部３５４、第５ホールディング部３５５、及び第６ホールディング部３５６を含む。

第６ホールディング部３５６は、第１４トランジスタＴ１４を含む。第１４トランジスタＴ１４はゲート電極が第２ノードＮに接続され、ソース電極が第２電圧端子ＶＴ２に接続され、ドレイン電極がキャリー端子ＣＲに接続される。
第６ホールディング部３５６は、第ｍゲート信号Ｇｍがロー電圧である間に第２ノードＮ１の信号に応答してキャリー端子ＣＲに出力されるキャリー信号ＣＲｍを第２電圧端子ＶＴ２に印加されるダイナミックロー電圧ＶＳＳＤで維持させる。
ダイナミックロー電圧ＶＳＳＤは、常温で第１レベルのロー電圧を、高温では第１レベルより低い第２レベルのロー電圧を有する。例えば、第１レベルは第１電圧端子ＶＴ１に印加される第１ロー電圧ＶＳ１のレベルと同一の電圧レベルで、約−６Ｖであり、第２レベルは約−１１Ｖである。

スイッチング部３６２ａは、第７トランジスタＴ７、第８トランジスタＴ８、第１１トランジスタＴ１１、及び第１２トランジスタ１２、並びに第２キャパシタＣ２及び第３キャパシタＣ３を含む。

第７トランジスタＴ７は、ドレイン電極が第１クロック端子ＣＫ１に接続し、ゲート電極が第２キャパシタＣ２を介して第１クロック端子ＣＫ１に接続され、ソース電極が第２ノードＮに接続される。第７トランジスタＴ７のゲート電極とソース電極との間には第３キャパシタＣ３が接続される。

第８トランジスタＴ８は、ゲート電極が第１入力端子ＩＮ１に接続され、ドレイン電極が第２ノードＮに接続され、ソース電極が第２電圧端子ＶＴ２に接続される。
第１１トランジスタＴ１１は、ゲート電極とドレイン電極が第１クロック端子ＣＫ１に共通で接続され、ソース電極が第１２トランジスタＴ１２のドレイン電極と接続される。
第１２トランジスタＴ１２は、ゲート電極がキャリー端子ＣＲに接続され、ソース電極が第２電圧端子ＶＴ２に接続される。

第１入力端子ＩＮ１に印加される第（ｍ−１）ステージＳＲＣｍ−１のキャリー信号ＣＲｍ−１に応答して第８トランジスタＴ８がターンオンされると、第２ノードＮの電位が第２電圧端子ＶＴ２に印加されるダイナミックロー電圧ＶＳＳＤに放電される。
一方、第ｍステージＳＲＣｍのキャリー信号ＣＲｍに応答して第１２トランジスタＴ１２がターンオンされると、第３ノードＮ１には、第１クロック端子ＣＫ１と第２電圧端子ＶＴ２との間に印加された電圧が第１１トランジスタＴ１１と第１２トランジスタＴ１２によって電圧分配されたロー電圧が印加される。

第８トランジスタＴ８のゲート／ソース電圧Ｖ_ＧＳはキャリー端子ＣＲの電圧と第２電圧端子ＶＴ２との電圧の差で定義することができる。第（ｍ−１）ゲート信号がハイ電圧で維持される間、第８トランジスタＴ８のゲート電極と接続された第１電圧端子ＩＮ１は第（ｍ−１）ステージＳＲＣｍ−１のキャリー信号ＣＲｍ−１のハイ電圧（約２２Ｖ）で維持され、ソース電極と接続された第２電圧端子ＶＴ２はダイナミックロー電圧（約−１１Ｖ）で維持される。これによって、第８トランジスタＴ８のゲート／ソース電圧Ｖ_ＧＳは、２２−（−１１）＝３３Ｖになる。

第ｍゲート信号が、ハイ電圧に維持される間、第１２トランジスタＴ１２のゲート電極と接続されたキャリー端子ＣＲは、第１クロック端子ＣＫ１に印加される第１クロック信号ＣＫのハイ電圧（約２２Ｖ）で維持され、ソース電極と接続された第２電圧端子ＶＴ２はダイナミックロー電圧（約−１１Ｖ）で維持される。これによって、第１２トランジスタＴ１２のゲート／ソース電圧Ｖ_ＧＳは、２２−（−１１）＝３３Ｖになる。

一方、本実施形態とは異なって、第８トランジスタＴ８及び第１２トランジスタＴ１２のゲート電極が第１ノードＱに接続された場合のゲート／ソース電圧は下記のようである。
つまり、第ｍゲート信号又は第（ｍ−１）ゲート信号がハイ電圧で維持される間、第８トランジスタＴ８及び第１２トランジスタＴ１２のゲート電極と接続された第１ノードＱは、ハイ電圧（約４１Ｖ）で維持され、第８トランジスタＴ８のソース電極と接続された第２電圧端子ＶＴ２は、ダイナミックロー電圧（約−１１Ｖ）で維持される。
従って、第８トランジスタＴ８及び第１２トランジスタＴ１２のゲート／ソース電圧Ｖ_ＧＳは、４１−（−１１）＝５２Ｖになる。このように、第８トランジスタＴ８及び第１２トランジスタＴ１２のゲート／ソース電圧が非常に高くなると、ゲート駆動回路のブレークダウンが発生するおそれがある。

本実施形態によれば、第８トランジスタＴ８の制御信号として第（ｍ−１）ステージＳＲＣｍ−１のキャリー信号ＣＲｍ−１を印加し、第１２トランジスタＴ１２の制御信号として第ｍステージ信号ＳＲＣｍのキャリー信号ＣＲｍを印加することによって、第８トランジスタＴ８及び第１２トランジスタＴ１２の制御信号として第１ノードＱの信号を印加する場合に比べて、第８トランジスタＴ８及び第１２トランジスタＴ１２のゲート／ソース電圧を約１９Ｖほど減少させることができる。従って、本実施形態によれば、ゲート駆動回路の長時間駆動の信頼性を向上させることができる。

〈第９の実施形態〉
図１８は、本発明の第９の実施形態によるステージに対する回路図である。
本実施形態によるステージは、スイッチング部３６２ｂを除いては図１４を参照して説明したステージに対する回路図と実質的に同一であるため、同一構成要素には同一参照符号を与え、繰り返される説明は省略する。

図１８を参照すると、第ｍステージＳＲＣｍは、入力部、出力部３１０、出力駆動部、ホールディング部、スイッチング部３６２ｂ、及びキャリー部３７０を含む。出力駆動部はバッファー部３２０、充電部３３０、及び放電部３４０を含む。ホールディング部は、第１ホールディング部３５１、第２ホールディング部３５２、第３ホールディング部３５３、第４ホールディング部３５４、第５ホールディング部３５５、及び第６ホールディング部３５６を含む。

第６ホールディング部３５６は、第１４トランジスタＴ１４を含む。第１４トランジスタＴ１４はゲート電極が第２ノードＮに接続され、ソース電極が第２電圧端子ＶＴ２に接続され、ドレイン電極がキャリー電極ＣＲに接続される。
第６ホールディング部３５６は、第ｍゲート信号Ｇｍがロー電圧である間に第２ノードＮの信号に応答してキャリー端子ＣＲに出力されるキャリー信号ＣＲｍを第２電圧端子ＶＴ２に印加されるダイナミックロー電圧ＶＳＳＤで維持させる。
ダイナミックロー電圧ＶＳＳＤは、常温で第１レベルのロー電圧を、高温では第１レベルより低い第２レベルのロー電圧を有する。例えば、第１レベルは第１電圧端子ＶＴ１に印加される第１ロー電圧ＶＳ１のレベルと同一の電圧レベルで、約−６Ｖであり、第２レベルは約−１１Ｖである。

スイッチング部３６２ｂは、第７トランジスタＴ７、第８トランジスタＴ８、第１１トランジスタＴ１１、及び第１２トランジスタ１２、並びに第２キャパシタＣ２及び第３キャパシタＣ３を含む。

第７トランジスタＴ７は、ドレイン電極が第１クロック端子ＣＫ１に接続し、ゲート電極が第２キャパシタＣ２を介して第１クロック端子ＣＫ１に接続され、ソース電極が第２ノードＮに接続される。第７トランジスタＴ７のゲート電極とソース電極との間には第３キャパシタＣ３が接続される。

第８トランジスタＴ８は、ゲート電極がキャリー端子ＣＲに接続され、ドレイン電極が第２ノードＮに接続され、ソース電極が第２電圧端子ＶＴ２に接続される。
第１１トランジスタＴ１１は、ゲート電極とドレイン電極が第１クロック端子ＣＫ１に共通で接続され、ソース電極が第１２トランジスタ１２のドレイン電極と接続される。
第１２トランジスタＴ１２は、ゲート電極が第１入力端子ＩＮ１に接続され、ソース電極が第２電圧端子ＶＴ２に接続される。

第１入力端子ＩＮ１に印加される第（ｍ−１）ステージＳＲＣｍ−１のキャリー信号ＣＲｍ−１に応答して第１２トランジスタＴ１２がターンオンされると、第３ノードＮ１には、第１クロック端子ＣＫ１と第２電源端子ＶＴ２との間に印加された電圧が第１１トランジスタＴ１１と第１２トランジスタＴ１２によって電圧分配されたロー電圧が印加される。
一方、ｍステージＳＲＣｍのキャリー信号ＣＲｍに応答して第８トランジスタＴ８がターンオンされると、第２ノードＮの電位は第２電圧端子ＶＴ２に印加されるダイナミックロー電圧ＶＳＳＤに放電される。

第８トランジスタＴ８のゲート／ソース電圧Ｖ_ＧＳはキャリー端子ＣＲの電圧と第２電圧端子ＶＴ２との電圧の差で定義される。第ｍゲート信号がハイ電圧で維持される間、第８トランジスタＴ８のゲート電極と接続されたキャリー端子ＣＲは第１クロック端子ＣＫ１に印加される第１クロック信号ＣＫのハイ電圧（約２２Ｖ）で維持され、ソース電極と接続された第２電圧端子ＶＴ２はダイナミックロー電圧（約−１１Ｖ）で維持される。これによって、第１２トランジスタＴ１２のゲート／ソース電圧Ｖ_ＧＳは、２２−（−１１）＝３３Ｖになる。

第（ｍ−１）ゲート信号が、ハイ電圧で維持される間、第１２トランジスタＴ１２のゲート電極と接続された第１入力端子ＩＮ１は第（ｍ−１）ステージＳＲＣｍ−１のキャリー信号ＣＲｍ−１のハイ電圧（約２２Ｖ）で維持され、ソース電極と接続された第２電圧端子ＶＴ２はダイナミックロー電圧（約−１１Ｖ）で維持される。これによって、第８トランジスタＴ８のゲート／ソース電圧Ｖ_ＧＳは、２２−（−１１）＝３３Ｖになる。

本実施形態によれば、第８トランジスタＴ８の制御信号として第ｍステージＳＲＣｍのキャリー信号ＣＲｍを印加し、第１２トランジスタＴ１２の制御信号として第（ｍ−１）ステージ信号ＳＲＣｍ−１のキャリー信号ＣＲｍ−１を印加することによって、第８トランジスタＴ８及び第１２トランジスタＴ１２の制御信号として第１ノードＱの信号を印加する場合に比べて、第８トランジスタＴ８及び第１２トランジスタＴ１２のゲート／ソース電圧を減少させることができる。従って、本実施形態によれば、ゲート駆動回路の長時間駆動の信頼性を向上させることができる。

〈第１０の実施形態〉
図１９は、本発明の第１０の実施形態によるゲート駆動回路のブロック図である。
図１９を参照すると、ゲート駆動回路は、互いに従属的に接続された複数のステージ（ＳＲＣ１〜ＳＲＣｄ２）からなるシフトレジスタを含む。

複数のステージ（ＳＲＣ１〜ＳＲＣｄ２）はｎ個の駆動ステージ（ＳＲＣ１〜ＳＲＣｎ）と２つのダミーステージ（ＳＲＣｄ１、ＳＲＣｄ２）を含む。第ｎ個の駆動ステージ（ＳＲＣ１〜ＳＲＣｎ）は、ｎ個のゲートライン（Ｇ１〜Ｇｎ）とそれぞれ接続されてゲートライン（Ｇ１〜Ｇｎ）にゲート信号を順次に接続する。

各ステージは、第１クロック端子ＣＫ１、第１入力端子ＩＮ１、第２入力端子ＩＮ２、第３入力端子ＩＮ３、第１電圧端子ＶＴ１、第２電圧端子ＶＴ２、キャリー端子ＣＲ、及び出力端子ＯＵＴを含む。

第１クロック端子ＣＫ１は、クロック信号を受信する。
第１入力端子ＩＮ１は、垂直開始信号ＳＴＶ又は前段ステージのキャリー信号を受信する。つまり、一番目ステージである第１ステージＳＲＣ１の第１入力端子ＩＮ１は垂直開始信号ＳＴＶを受信し、第１ステージＳＲＣ１を除いた残りのステージ（ＳＲＣ２〜ＳＲＣｄ２）の第１入力端子ＩＮ１は前段ステージのキャリー信号を受信する。

第２入力端子ＩＮ２は、次段ステージの出力信号又は垂直開始信号ＳＴＶを受信する。第１〜第ｎステージ（ＳＲＣ１〜ＳＲＣｎ）及び第１ダミーステージＳＲＣｄ１の第２入力端子ＩＮ２は次段ステージ（ＳＲＣ２〜ＳＲＣｄ２）のキャリー信号を受信し、第２ダミーステージＳＲＣｄ２の第２入力端子ＩＮ２は垂直開始信号ＳＴＶを受信する。

第３入力端子ＩＮ３は、当該ステージをｎ番目ステージとする場合、（ｎ＋２）番目ステージのキャリー端子ＣＲから出力されるキャリー信号を受信する。例えば、第１〜第ｎステージ（ＳＲＣ１〜ＳＲＣｎ）の第３入力端子ＩＮ３は、第３ステージ〜第２ダミーステージ（ＳＲＣ３〜ＳＲＣｄ２）のキャリー信号を受信し、第１ダミーステージＳＲＣｄ１の第３入力端子ＩＮ３は垂直開始信号ＳＴＶを受信する。

第１電圧端子ＶＴ１は、第１ロー電圧ＶＳＳ１を受信する。第１ロー電圧は、約−６Ｖである。
第２電圧端子ＶＴ２は、第１ロー電圧ＶＳＳ１より低い第２ロー電圧ＶＳＳ２を受信する。第２ロー電圧ＶＳＳ２は、約−１１Ｖである。

キャリー端子ＣＲは、次段ステージの第１入力端子ＩＮ１と電気的に接続されて次段ステージの第１入力端子ＩＮ１にキャリー信号を出力する。キャリー端子ＣＲは、前段ステージの第２入力端子ＩＮ２と電気的に接続されて、キャリー信号を前段ステージの第２入力端子ＩＮ２に提供する。
出力端子ＯＵＴは、該当するゲートラインと電気的に接続されてゲートラインにゲート信号を出力する。

図２０は、図１９に示すステージに対する回路図である。
図１９及び図２０を参照すると、第ｍステージＳＲＣｍは、入力部、出力部４１０、及びホールディング部を含む。

入力部は、第１入力信号の印加を受ける第１入力端子ＩＮ１、第２入力信号の印加を受ける第２入力端子ＩＮ２、及び第３入力信号ＩＮ３を含む。ここで、第１入力信号は、第（ｍ−１）ステージＳＲＣｍ−１のキャリー信号ＣＲｍ−１又は垂直開始信号ＳＴＶであり、第２入力信号は、第（ｍ＋１）ステージＳＲＣｍ＋１のキャリー信号ＣＲｍ＋１であり、第３入力信号は、第（ｍ＋２）ステージＳＲＣｍ＋２のキャリー信号ＣＲｍ＋２である。

出力部４１０は、第１トランジスタＴ１を含む。第１トランジスタＴ１は、ドレイン電極が第１クロック信号ＣＫ１に接続され、ゲート電極が第１ノードＱに接続され、ソース電極が出力端子ＯＵＴに接続される。出力部４１０は第１ノードＱの信号に応答して第１クロック端子ＣＫ１に印加されるクロック信号ＣＫのハイ電圧をゲート信号として出力する。

第ｍステージＳＲＣｍは、第（ｍ−１）ステージＳＲＣｍ−１のキャリー信号ＣＲｍ−１又は垂直開始信号ＳＴＶに応答して出力部２１０をターンオンさせ、第（ｍ＋１）ステージＳＲＣｍ＋１のキャリー信号ＣＲｍ＋１に応答して出力部２１０をターンオフさせる出力駆動部をさらに含む。出力駆動部は、バッファー部４２０、充電部４３０、及び放電部４４０を含む。

バッファー部４２０は、第３トランジスタＴ３を含む。第３トランジスタＴ３は、ゲート電極及びドレイン電極が第１入力端子ＩＮ１に共通で接続され、ソース電極が第１ノードＱに接続される。

充電部４３０は、１端が第１ノードＱに接続され、他端が出力端子ＯＵＴに接続された第１キャパシタＣ１を含む。充電部４３０は、第１入力端子ＩＮ１に印加される第１入力信号のハイ電圧を充電して、第１ノードＱをハイレベルで維持させる。

放電部４４０は、第４トランジスタＴ４を含む。第４トランジスタＴ４は、ゲート電極が第２入力端子ＩＮ２に接続され、ソース電極が第１電圧端子ＶＴ１に接続され、ドレイン電極が第１ノードＱに接続される。

ホールディング部は、第１ホールディング部４５２及び第２ホールディング部４５４を含む。
第１ホールディング部４５２は、第２トランジスタＴ２を含む。第２トランジスタＴ２は、ゲート電極が第２入力端子ＩＮ２に接続し、ソース電極が第１電圧端子ＶＴ１に接続され、ドレイン電極が出力端子ＯＵＴに接続される。

第１ホールディング部４５２は第２入力端子ＩＮ２に印加される第（ｍ＋１）ステージＳＣＲｍ＋１のキャリー信号ＣＲｍ＋１に応答して出力端子ＯＵＴの電圧を第１ロー電圧ＶＳＳ１にプルダウンさせる。

第２ホールディング部４５４は、第５トランジスタＴ５を含む。第５トランジスタＴ５は、ゲート電極が第３入力端子ＩＮ３に接続し、ソース電極が第２電圧端子ＶＴ２に接続され、ドレイン電極が第１ノードＱに接続される。第２ホールディング部４５４は、第３入力端子ＩＮ３に受信されるキャリー信号ＣＲｍ＋２に応答して第１ノードＱの電圧を第２ロー電圧ＶＳＳ２に維持させる。

第ｍステージＳＲＣｍは、キャリー部４６０をさらに含む。
キャリー部４６０は、第６トランジスタＴ６を含む。第６トランジスタＴ６は、ゲート電極が第１ノードＱに接続され、ソース電極がキャリー端子ＣＲに接続され、ドレイン電極が第１クロック端子ＣＫ１に接続される。キャリー部４６０は第６トランジスタＴ６のゲート電極とソース電極との間に接続される第２キャパシタＣ２をさらに含む。キャリー部４６０は第１ノードＱの電位がハイ電圧に転換されると、第１クロック信号ＣＫのハイ電圧をキャリー信号として出力する。

図２１は、図２０に示す第１ノードと出力端子の電圧の信号タイミング図である。
図２０及び図２１を参照すると、出力端子ＯＵＴの信号である第ｍゲート信号Ｇｍは、第１ノードＱにブースティング電圧（約４１Ｖ）が印加する区間、第１クロック端子ＣＫ１に印加されるクロック信号ＣＫのハイ電圧（約２２Ｖ）を維持し、残り区間の間では第１ロー電圧（約−６Ｖ）で維持することが分かる。第３入力信号である第（ｍ＋２）ステージのキャリー信号に応答して第５トランジスタＴ５がターンオンされると、第１ノードＱの信号である第ｍノード信号Ｑｍは第２ロー電圧（約−１１Ｖ）で維持されることが分かる。

上述のように、１フレームで第ｍゲート信号Ｇｍがロー電圧を維持する間、第１トランジスタＴ１のゲート電極と接続された第１ノードＱは、第２ロー電圧ＶＳＳ２に維持され、ソース電極と接続された出力端子ＯＵＴは、第１ロー電圧ＶＳＳ１に維持される。従って、第１トランジスタＴ１のゲートソース電圧Ｖ_ＧＳは、−５Ｖになる。

本実施形態によれば、第ｍゲート信号Ｇｍがロー電圧を維持する間、第１トランジスタＴ１のゲート／ソース電圧Ｖ_ＧＳをネガティブ電圧で説明することができるため、高温ノイズを改善することができる。

〈第１１の実施形態〉
図２２は、本発明の第１１の実施形態によるステージに対する回路図である。
本実施形態によるステージは、キャリー部４６２を除いては図２０を参照して説明したステージに対する回路図と実質的に同一であるため、同一構成要素には同一参照符号を与え、繰り返される説明は省略する。

図２０及び図２２を参照すると、第ｍステージＳＲＣｍは、入力部、出力部４１０、出力駆動部、ホールディング部、及びキャリー部４６２を含む。出力駆動部はバッファー部４２０、充電部４３０、及び放電部４４０を含む。ホールディング部は、第１ホールディング部４５２及び第２ホールディング部４５４を含む。

キャリー部４６２は、第６トランジスタＴ６を含む。第６トランジスタＴ６はダブルゲート構造を採用している。第６トランジスタＴ６はボトムゲートである第１ゲート電極が第１ノードＱに接続され、ソース電極がキャリー端子ＣＲに接続され、ドレイン電極が第１クロック端子ＣＫ１に接続され、トップゲートである第２ゲート電極がキャリー端子ＣＲに接続される。

キャリー部４６２は、第６トランジスタＴ６の第１ゲート電極とソース電極との間に接続される第２キャパシタＣ２をさらに含む。キャリー部４６２は、第１ノードＱの電位がハイレベルに転換すると、第１クロック信号ＣＫのハイ電圧をキャリー信号として出力する。この場合、キャリー信号の出力とともに第２ゲート電極を介して、キャリー部４６２の第６トランジスタＴ６がさらにターンオンされる。

上述のように、第６トランジスタＴ６にダブルゲート構造を採用する場合、第ｍゲート信号がハイ電圧で維持される区間を除いた残り区間の間、第１ノードＱの信号を第２ローレベルＶＳＳ２で安定的に維持させることができるため、リップルによるゲート信号のノイズを改善することができる。

〈第１２の実施形態〉
図２３は、本発明の第１２の実施形態によるステージに対する回路図である。
本実施形態によるステージは、キャリー部４６４を除いては図２０を参照して説明したステージに対する回路図と実質的に同一であるため、同一構成要素には同一参照符号を与え、繰り返される説明は省略する。

図２０及び図２３を参照すると、第ｍステージＳＲＣｍは、入力部、出力部４１０、出力駆動部、ホールディング部、及びキャリー部４６４を含む。出力駆動部はバッファー部４２０、充電部４３０、及び放電部４４０を含む。ホールディング部は、第１ホールディング部４５２及び第２ホールディング部４５４を含む。

キャリー部４６４は、第６トランジスタＴ６を含む。第６トランジスタＴ６はダブルゲート構造を採用している。第６トランジスタＴ６はボトムゲート電極である第１ゲート電極が第１ノードＱに接続され、ソース電極がキャリー端子ＣＲに接続され、ドレイン電極が第１クロック端子ＣＫ１に接続され、トップゲートである第２ゲート電極が出力端子ＯＵＴに接続される。

キャリー部４６４は、第６トランジスタＴ６の第１ゲート電極とソース電極との間に接続される第２キャパシタＣ２をさらに含む。キャリー部４６４は、第１ノードＱの電位がハイレベルに転換すると、第１クロック信号ＣＫのハイ電圧をキャリー信号として出力する。出力端子ＯＵＴにハイ電圧が印加される場合には第２ゲート電極を介してキャリー部４６４の第６トランジスタＴ６がさらにターンオンされる。

上述のように、第６トランジスタＴ６にダブルゲート構造を採用する場合、第ｍゲート信号がハイ電圧で維持される区間を除いた残り区間の間、第１ノードＱの信号を第２ローレベルＶＳＳ２で安定的に維持させることができるため、リップルによるゲート信号のノイズを改善することができる。

〈第１３の実施形態〉
図２４は、本発明の第１３の実施形態によるゲート駆動回路のブロック図である。
本実施形態によるゲート駆動回路は、第２クロック端子ＣＫ２が追加されたことを除いては図１９を参照して説明したゲート駆動回路と実質的に同一であるため、繰り返される説明は省略する。

図２４を参照すると、ゲート駆動回路は、互いに従属的に接続された複数のステージ（ＳＲＣ１〜ＳＲＣｄ２）からなるシフトレジスタを含む。複数のステージ（ＳＲＣ１〜ＳＲＣｄ２）はｎ個の駆動ステージ（ＳＲＣ１〜ＳＲＣｎ）と２つのダミーステージ（ＳＲＣｄ１，ＳＲＣｄ２）を含む。

各ステージは、第１クロック端子ＣＫ１、第２クロック端子ＣＫ２、第１入力端子ＩＮ１、第２入力端子ＩＮ２、第３入力端子ＩＮ３、第１電圧端子ＶＴ１、第２電圧端子ＶＴ２、キャリー端子ＣＲ、及び出力端子ＯＵＴを含む。

第１クロック端子ＣＫ１及び第２クロック端子ＣＫ２は互いに逆位相を有する第１クロック信号ＣＫ及び第２クロック信号ＣＫＢを受信する。例えば、奇数番目ステージ（ＳＲＣ１、ＳＲＣ３、…）の第１クロック端子ＣＫ１は、第１クロック信号ＣＫを受信し、第２クロック端子ＣＫ２は、第２クロック信号ＣＫＢを受信する。偶数番目ステージ（ＳＲＣ２、ＳＲＣ４、…）の第１クロック端子ＣＫ１は、第２クロック信号ＣＫＢを受信し、第２クロック端子ＣＫ２は、第１クロック信号ＣＫを受信する。

図２５は、図２４に示すステージに対する回路図である。
本実施形態によるステージは、第３ホールディング部４５６が追加されたことを除いては、図２０を参照して説明したステージに対する回路図と実質的に同一であるため、同一構成要素には同一参照符号を与え、繰り返される説明は省略する。

図２５を参照すると、第ｍステージＳＲＣｍは、入力部、出力部４１０、出力駆動部、ホールディング部、及びキャリー部４６０を含む。出力駆動部はバッファー部４２０、充電部４３０、及び放電部４４０を含む。ホールディング部は、第１ホールディング部４５２、第２ホールディング部４５４、及び第３ホールディング部４５６を含む。

第３ホールディング部４５６は、第７トランジスタＴ７を含む。第７トランジスタＴ７は、ゲート電極が第２クロック端子ＣＫ２に接続し、ソース電極が第１電圧端子ＶＴ１に接続され、ドレイン電極が出力端子ＯＵＴに接続される。第３ホールディング部４５６は第２クロック端子ＣＫ２に印加される第２クロック信号ＣＫＢに応答して出力端子ＯＵＴの電圧を第１電圧端子ＶＴ１に印加される第１ロー電圧ＶＳＳ１で維持させる。

本実施形態によれば、第３ホールディング部４５６を介して第ｍゲート信号がハイ電圧で維持される区間の除いては、第ｍゲート信号を安定的に第１ロー電圧ＶＳＳ１で維持させることができるため、高温ノイズを改善することができる。

〈第１４の実施形態〉
図２６は、本発明の第１４の実施形態によるステージに対する回路図である。
本実施形態によるステージは、キャリー部４６２を除いては図２５を参照して説明したステージに対する回路図と実質的に同一であるため、同一構成要素には同一参照符号を与え、繰り返される説明は省略する。

図２６を参照すると、第ｍステージＳＲＣｍは、入力部、出力部４１０、出力駆動部、ホールディング部、及びキャリー部４６２を含む。出力駆動部はバッファー部４２０、充電部４３０、及び放電部４４０を含む。ホールディング部は、第１ホールディング部４５２、第２ホールディング部４５４、及び第３ホールディング部４５６を含む。

キャリー部４６２は、第６トランジスタＴ６を含む。第６トランジスタＴ６はダブルゲート構造を採用している。第６トランジスタＴ６は、第１ゲート電極が第１ノードＱに接続され、ソース電極がキャリー端子ＣＲに接続され、ドレイン電極が第１クロック端子ＣＫ１に接続され、第２ゲート電極がキャリー端子ＣＲに接続される。
キャリー部４６２は、第６トランジスタＴ６の第１ゲート電極とソース電極との間に接続される第２キャパシタＣ２をさらに含む。キャリー部４６２は第１ノードＱの電位がハイレベルに転換すると、第１クロック信号ＣＫのハイ電圧をキャリー信号として出力する。

本実施形態によれば、第６トランジスタＴ６にダブルゲート構造を採用する場合、第ｍゲート信号がハイ電圧で維持される区間を除いた残り区間の間、第１ノードＱの信号を第２ローレベルＶＳＳ２で安定的に維持させることができるため、リップルによるゲート信号のノイズを改善することができる。また、第３ホールディング部４５６を介して第ｍゲート信号がハイ電圧で維持される区間を除き、第ｍゲート信号を安定的に第１ロー電圧ＶＳＳ１で維持させることができるため、高温ノイズを改善することができる。

〈第１５の実施形態〉
図２７は、本発明の第１５の実施形態によるステージに対する回路図である。
本実施形態によるステージは、キャリー部４６４を除いては図２５を参照して説明したステージに対する回路図と実質的に同一であるため、同一構成要素には同一参照符号を与え、繰り返される説明は省略する。

図２７を参照すると、第ｍステージＳＲＣｍは、入力部、出力部４１０、出力駆動部、ホールディング部、及びキャリー部４６４を含む。出力駆動部はバッファー部４２０、充電部４３０、及び放電部４４０を含む。ホールディング部は、第１ホールディング部４５２、第２ホールディング部４５４、及び第３ホールディング部４５６を含む。

キャリー部４６４は、第６トランジスタＴ６を含む。第６トランジスタＴ６はダブルゲート構造を採用している。第６トランジスタＴ６は、ボトムゲート電極である第１ゲート電極が第１ノードＱに接続され、ソース電極がキャリー端子ＣＲに接続され、ドレイン電極が第１クロック端子ＣＫ１に接続され、トップゲート電極である第２ゲート電極が出力端子ＯＵＴに接続される。

キャリー部４６４は、第６トランジスタＴ６の第１ゲート電極とソース電極との間に接続される第２キャパシタＣ２をさらに含む。キャリー部４６４は、第１ノードＱの電位がハイレベルに転換されると、第１クロック信号ＣＫのハイ電圧をキャリー信号として出力する。キャリー部４６４は、第１ノードＱの電位が第２ロー電圧ＶＳＳ２に放電されると第２ロー電圧ＶＳＳ２をキャリー信号として出力する。

上述のように、第６トランジスタＴ６にダブルゲート構造を採用する場合、第ｍゲート信号がハイ電圧で維持される区間を除いた残りの区間の間、第１ノードＱの信号を第２ローレベルＶＳＳ２で安定的に維持させることができるため、リップルによるゲート信号のノイズを改善することができる。

尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

本発明は、表示装置用パネルを有するすべての電子機器に好適に使用される。

１００ 表示パネル
２００ ゲート駆動回路
２１０、３１０、４１０ 出力部
２２０、３２０、４２０ バッファー部
２３０、３３０、４３０ 充電部
２４０、２４２、３４０、３４２、４４０ 放電部
２５１、３５１、４５２ 第１ホールディング部
２５２、３５２、４５４ 第２ホールディング部
２５３、３５３、４５６ 第３ホールディング部
２５４、３５４ 第４ホールディング部
２５５、３５５、３５５ａ 第５ホールディング部
２６０、２６２、３６０、３６２、３６２ａ、３６２ｂ スイッチング部
２７０、３７０、４６０、４６２、４６４ キャリー部
３００ データ駆動回路
３５６ 第６ホールディング部
３５７ 第７ホールディング部
４００ 印刷回路基板

Claims (10)

1. 複数のステージが互いに従属的に接続して複数のゲート信号を出力するゲート駆動回路において、
   各ステージは、垂直開始信号又は前記各ステージの前段ステージのキャリー信号に応答してハイ電圧に転換される電圧を有する第１ノードと、
   前記第１ノードのハイ電圧に応答して第１クロック信号をゲート信号として出力端子に出力する出力部と、
   前記各ステージの次段ステージから出力されたゲート信号に応答して前記出力端子に第１ロー電圧を印加する第１ホールディング部と、
   前記各ステージの前記次段ステージの後段ステージのうちのいずれか一つのステージから出力されたゲート信号に応答して前記第１ノードに前記第１ロー電圧より低い第２ロー電圧を印加する第２ホールディング部とを有することを特徴とするゲート駆動回路。
2. 前記各ステージは、前記出力端子にゲート信号が出力されるとき、前記第２ロー電圧が印加されるように構成される第２ノードをさらに含み、
   前記第１ノードは、前記第２ノードの電圧に基づいて前記第２ロー電圧が印加されるように構成されることを特徴とする請求項１に記載のゲート駆動回路。
3. 前記第１ノードは、前記出力端子にゲート信号が出力されるとき、ブートストラップ（ｂｏｏｔｓｔｒａｐ）され、ブートストラップされた直後に前記第１ロー電圧が印加され、前記次段ステージの後段ステージのうちのいずれか一つのステージから出力されたゲート信号に応答して前記第２ロー電圧が印加されることを特徴とする請求項１に記載のゲート駆動回路。
4. 複数のステージが互いに従属的に接続して複数のゲート信号を出力するゲート駆動回路において、
   各ステージは、垂直開始信号又は前記各ステージの前段ステージのキャリー信号に応答してハイ電圧に転換される電圧を有する第１ノードと、
   前記第１ノードのハイ電圧に応答して第１クロック信号をゲート信号として出力端子に出力する出力部と、
   前記各ステージの次段ステージに出力されたキャリー信号に応答して前記出力端子に第１ロー電圧を印加する第１ホールディング部と、
   前記各ステージの前記次段ステージの後段ステージのうちのいずれか一つのステージから出力されたゲート信号に応答して前記第１ノードに前記第１ロー電圧より低い第２ロー電圧を印加する第２ホールディング部とを有することを特徴とするゲート駆動回路。
5. 前記各ステージは、前記出力端子にゲート信号が出力されるとき、前記第２ロー電圧が印加されるように構成される第２ノードをさらに含み、
   前記第１ノードは、前記第２ノードの電圧に基づいて前記第２ロー電圧が印加されるように構成されることを特徴とする請求項４に記載のゲート駆動回路。
6. 前記第１ノードは、前記出力端子にゲート信号が出力されるとき、ブートストラップされ、ブートストラップされた直後に前記第１ロー電圧が印加され、前記次段ステージの後段ステージのうちのいずれか一つのステージから出力されたゲート信号に応答して前記第２ロー電圧が印加されることを特徴とする請求項４に記載のゲート駆動回路。
7. 複数のステージが互いに従属的に接続して複数のゲート信号を出力するゲート駆動回路において、
   各ステージは、垂直開始信号又は前記各ステージの前段ステージのキャリー信号に応答してハイ電圧に転換される電圧を有する第１ノードと、
   前記第１ノードのハイ電圧に応答して第１クロック信号をゲート信号として出力端子に出力する出力部と、
   前記各ステージの次段ステージから出力されたゲート信号に応答して前記出力端子に第１ロー電圧を印加する第１ホールディング部と、
   前記各ステージの前記次段ステージの後段ステージのうちのいずれか一つのステージから出力されたゲート信号に応答して前記第１ノードにダイナミックロー電圧を印加する第２ホールディング部とを有し、
   前記ダイナミックロー電圧は、前記第１ロー電圧と前記第１ロー電圧より低い第２ロー電圧とを選択的に有することを特徴とするゲート駆動回路。
8. 複数のステージが互いに従属的に接続して複数のゲート信号を出力するゲート駆動回路において、
   各ステージは、垂直開始信号又は前記各ステージの前段ステージのキャリー信号に応答してハイ電圧に転換される電圧を有する第１ノードと、
   前記第１ノードのハイ電圧に応答して第１クロック信号をゲート信号として出力端子に出力する出力部と、
   前記各ステージの次段ステージから出力されたキャリー信号に応答して前記出力端子に第１ロー電圧を印加する第１ホールディング部と、
   前記各ステージの前記次段ステージの後段ステージのうちのいずれか一つのステージから出力されたキャリー信号に応答して前記第１ノードにダイナミックロー電圧を印加する第２ホールディング部とを有し、
   前記ダイナミックロー電圧は、前記第１ロー電圧と前記第１ロー電圧より低い第２ロー電圧とを選択的に有することを特徴とするゲート駆動回路。
9. 前記各ステージは、前記出力端子にゲート信号が出力するとき、前記第２ロー電圧が印加されるように構成される第２ノードをさらに含み、
   前記第１ノードは、前記第２ノードの電圧に基づいて前記第２ロー電圧が印加されるように構成されることを特徴とする請求項８に記載のゲート駆動回路。
10. 複数のステージが互いに従属的に接続して複数のゲート信号を出力するゲート駆動回路の駆動方法において、
    垂直開始信号又は前記各ステージの前段ステージのキャリー信号に応答して第１ノードの電圧をハイ電圧に転換する段階と、
    前記第１ノードのハイ電圧に応答して、出力端子を介して第１クロック信号をゲート信号として出力する段階と、
    前記各ステージの次段ステージから出力されるゲート信号に応答して前記出力端子に第１ロー電圧を印加する段階と、
    前記各ステージの前記次段ステージの後段ステージのうちのいずれか一つのステージから出力されたゲート信号に応答して前記第１ノードに前記第１ロー電圧より低い第２ロー電圧を印加する段階とを有することを特徴とするゲート駆動回路の駆動方法。
    

Images