JP2020098660A - 出力回路 - Google Patents
出力回路 Download PDFInfo
- Publication number
- JP2020098660A JP2020098660A JP2020024130A JP2020024130A JP2020098660A JP 2020098660 A JP2020098660 A JP 2020098660A JP 2020024130 A JP2020024130 A JP 2020024130A JP 2020024130 A JP2020024130 A JP 2020024130A JP 2020098660 A JP2020098660 A JP 2020098660A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential
- signal
- clock signal
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Thin Film Transistor (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
Description
発明は、電子機器に関する。
る回路(単極性回路ともいう)の開発が進められている。
パルス出力回路を複数段有するシフトレジスタが開示されている。さらに、特許文献1で
は、ブートストラップを利用することにより、クロック信号の振幅に対し、出力するパル
ス信号の振幅の低下を抑制するシフトレジスタが開示されている。
ジスタが劣化し、該トランジスタの電気特性が変動してしまうといった問題があった。
ーレベルのときに、出力するパルス信号をハイレベルに設定するか否かを制御するトラン
ジスタ(例えば特許文献1の図1(B)のトランジスタ15)のゲートの電位が電位VS
Sに一定期間保持される。このとき、クロック信号に従って上記トランジスタのソース又
はドレインの電位が繰り返し変化するため、該トランジスタにストレスが与えられる。こ
れにより、上記トランジスタは劣化する。特に、特許文献1のシフトレジスタでは、上記
ストレスが与えられる時間が非常に長いため、該上記トランジスタが劣化しやすく、電気
特性の変動が進行してしまう。
のチャネル長を長くするなどの対策が挙げられる。しかしながら、出力するパルス信号を
ハイレベルに設定するか否かを制御するトランジスタのチャネル長を長くすると、例えば
寄生容量などにより、出力するパルス信号が遅延し、動作不良が起こる可能性が高くなる
などの別の問題が生じてしまう。
号をハイレベルに設定するか否かを制御するトランジスタに対するストレスを抑制するこ
とを課題の一つとする。
該パルス信号をハイレベルに設定するか否かを制御するトランジスタのソース及びドレイ
ンの一方の電位を、クロック信号のハイレベルの電位よりも低くする。これにより、上記
トランジスタに対するストレスの抑制を図る。
成する機能を有し、ソース及びドレインの一方の電位がクロック信号に従い変化する第1
のトランジスタと、ソース及びドレインの一方が第1のトランジスタのソース及びドレイ
ンの他方に電気的に接続され、ソース及びドレインの他方の電位がパルス信号の電位とな
り、ゲートの電位がセット信号及びリセット信号に従い変化する第2のトランジスタと、
ソース及びドレインの一方に第1の電位が与えられ、ソース及びドレインの他方が第2の
トランジスタのソース及びドレインの他方に電気的に接続され、ゲートの電位に応じてオ
ン状態又はオフ状態になることによりパルス信号をローレベルに設定するか否かを制御す
る第3のトランジスタと、ソース及びドレインの一方に第2の電位が与えられ、ソース及
びドレインの他方が第1のトランジスタのゲートに電気的に接続され、ゲートの電位がセ
ット信号及びリセット信号に従い変化する第4のトランジスタと、ソース及びドレインの
一方の電位がセット信号及びリセット信号に応じて変化し、ソース及びドレインの他方が
第1のトランジスタのゲートに電気的に接続され、ゲートの電位がセット信号に従い変化
する第5のトランジスタと、を有し、第1乃至第5のトランジスタは、同一の導電型であ
り、第2の電位は、クロック信号のローレベルの電位よりも高く、且つクロック信号のハ
イレベルの電位よりも低く、第2の電位とクロック信号のローレベルの電位との電位差は
、第1のトランジスタのしきい値電圧よりも大きいパルス出力回路である。
ランジスタのチャネル長を長くせずとも、該トランジスタに対するストレスを低減できる
。よって、上記トランジスタの劣化を抑制でき、電気特性の変動を抑制できる。
ることなく実施の形態の内容を変更することは、当業者であれば容易である。よって、例
えば本発明は、下記実施の形態の記載内容に限定されない。
の内容を互いに適宜置き換えることができる。
の数は、序数に限定されない。
れている状態をいう。従って、−5°以上5°以下の場合も含まれる。また、「垂直」と
は、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って、
85°以上95°以下の場合も含まれる。
。
本実施の形態では、パルス出力回路の例について説明する。
回路SRは、図1(A)に示すように、入力されるセット信号S、リセット信号R、及び
クロック信号CKに従い、パルス信号(出力信号OUT)を生成する機能を有する。なお
、パルス出力回路SRに複数種のクロック信号を入力してもよい。
タ11乃至トランジスタ15を有する。例えば、トランジスタ11乃至トランジスタ15
は、同一の導電型である。トランジスタ11乃至トランジスタ15のそれぞれは、セット
信号S、リセット信号R、及びクロック信号CKの一つ又は複数に従い導通が制御される
。なお、図1(A)に示すパルス出力回路SRにトランジスタ11乃至トランジスタ15
以外の素子を設けてもよい。
る。トランジスタ11は、パルス信号(出力信号OUT)のハイレベルの電位を制御する
機能を有する。例えば、トランジスタ11は、パルス信号(出力信号OUT)を、第1の
ハイレベルにするか否か、及び第2のハイレベルにするか否かを制御する機能を有する。
このとき、第2のハイレベルの電位は、第1のハイレベルの電位よりも小さい。
の電位に変化する場合」のみに限定されない。例えば、「信号に従いスイッチがオン状態
になることにより、電位が変化する場合」や、「容量結合により、信号の変化に合わせて
電位が変化する場合」なども「信号に従い電位が変化する」に含まれる。
例えば、電圧降下により信号の電位が変化した値も「信号に応じた電位」に含まれる。
ンの他方に電気的に接続され、他方の電位がパルス信号(出力信号OUT)の電位となる
。さらに、トランジスタ12のゲートの電位は、セット信号S及びリセット信号Rに従い
変化する。トランジスタ12は、パルス信号(出力信号OUT)をハイレベルに設定する
か否かを制御する機能を有する。
ランジスタ12のソース及びドレインの他方に電気的に接続される。さらに、トランジス
タ13のゲートの電位は、セット信号S及びリセット信号Rに従い変化する。なお、クロ
ック信号CKとは異なるクロック信号によりトランジスタ13のゲートの電位を制御して
もよい。トランジスタ13は、ゲートの電位に応じてオン状態又はオフ状態になることに
より、パルス信号(出力信号OUT)をローレベルに設定するか否かを制御する機能を有
する。
ンジスタ11のゲートに電気的に接続される。さらに、トランジスタ14のゲートの電位
は、セット信号S及びリセット信号Rに従い変化、又はクロック信号CKに従い変化する
。トランジスタ14は、トランジスタ11のゲートの電位を電位Vaに応じた値に設定す
るか否かを制御する機能を有する。
降下により上記電位の値から変化した場合も「電位に応じた値」に含まれる。
Rに従い変化し、他方は、トランジスタ11のゲートに電気的に接続される。さらに、ト
ランジスタ15のゲートの電位は、セット信号Sに従い変化する。トランジスタ15は、
トランジスタ11のゲートを浮遊状態にするか否かを制御する機能を有する。
りもバンドギャップが広い半導体を含むトランジスタを適用できる。バンドギャップの広
い半導体としては、例えば酸化物半導体を適用できる。ただし、これに限定されず、例え
ば14族(シリコンなどの)の元素を有する半導体を含むトランジスタをトランジスタ1
1乃至トランジスタ15に用いてもよい。このとき、14族の元素を有する半導体が単結
晶、多結晶、又は非晶質でもよい。
金属酸化物、又はIn−Ga−Zn系金属酸化物などを適用できる。また、上記In−G
a−Zn系金属酸化物に含まれるGaの一部若しくは全部の代わりに他の金属元素を含む
金属酸化物を用いてもよい。
単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化
物半導体膜、CAAC−OS(C Axis Aligned Crystalline
Oxide Semiconductor)膜などをいう。
化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の
酸化物半導体膜が典型である。
ともいう。)を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原
子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜より
も欠陥準位密度が低いという特徴がある。
晶部は、一辺が100nm未満の立方体内に収まる大きさである。従って、CAAC−O
S膜に含まれる結晶部は、一辺が10nm未満、5nm未満または3nm未満の立方体内
に収まる大きさの場合も含まれる。CAAC−OS膜は、微結晶酸化物半導体膜よりも欠
陥準位密度が低いという特徴がある。以下、CAAC−OS膜について詳細な説明を行う
。
ron Microscope)によって観察すると、結晶部同士の明確な境界、即ち結
晶粒界(グレインバウンダリーともいう。)を確認することができない。そのため、CA
AC−OS膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
)すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子
の各層は、CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸
を反映した形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。
M観察)すると、結晶部において、金属原子が三角形状または六角形状に配列しているこ
とを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られな
い。
いることがわかる。
置を用いて構造解析を行うと、例えばInGaZnO4の結晶を有するCAAC−OS膜
のout−of−plane法による解析では、回折角(2θ)が31°近傍にピークが
現れる場合がある。このピークは、InGaZnO4の結晶の(009)面に帰属される
ことから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に概
略垂直な方向を向いていることが確認できる。
ane法による解析では、2θが56°近傍にピークが現れる場合がある。このピークは
、InGaZnO4の結晶の(110)面に帰属される。InGaZnO4の単結晶酸化
物半導体膜であれば、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)と
して試料を回転させながら分析(φスキャン)を行うと、(110)面と等価な結晶面に
帰属されるピークが6本観察される。これに対し、CAAC−OS膜の場合は、2θを5
6°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、前述の断面TEM観察で確認された層状に配
列した金属原子の各層は、結晶のab面に平行な面である。
った際に形成される。上述したように、結晶のc軸は、CAAC−OS膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC−OS膜の形
状をエッチングなどによって変化させた場合、結晶のc軸がCAAC−OS膜の被形成面
または上面の法線ベクトルと平行にならないこともある。
の結晶部が、CAAC−OS膜の上面近傍からの結晶成長によって形成される場合、上面
近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、CAA
C−OS膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分
的に結晶化度の異なる領域が形成されることもある。
による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れ
る場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向性
を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍に
ピークを示し、2θが36°近傍にピークを示さないことが好ましい。
が小さい。よって、当該トランジスタは、信頼性が高い。
AC−OS膜のうち、二種以上を有する積層膜であってもよい。
ト信号Rに相当するリセット信号RIN、クロック信号CK1乃至クロック信号CK3、
及び初期化信号RESに従いパルス信号(出力信号OUT)を生成して出力する機能を有
する。なお、必ずしも初期化信号RESを用いなくてもよい。
トランジスタ61のゲートには、セット信号LINが入力される。
ランジスタ61のソース及びドレインの他方に電気的に接続される。
ンの他方に電気的に接続される。さらに、トランジスタ63のゲートには、セット信号L
INが入力される。トランジスタ63は、図1(B)に示すトランジスタ15に相当する
。
ンの他方に電気的に接続される。さらに、トランジスタ64のゲートには、電位VDDが
与えられる。
さらに、トランジスタ65のゲートは、トランジスタ63のソース及びドレインの他方に
電気的に接続される。トランジスタ65は、図1(B)に示すトランジスタ11に相当す
る。
ンの他方に電気的に接続され、他方の電位がパルス信号(出力信号OUT)の電位となる
。トランジスタ66は、図1(B)に示すトランジスタ12に相当する。
に容量C1が形成される。なお、必ずしも容量C1を形成しなくてもよい。
容量C2が形成される。なお、トランジスタ66のゲートと、ソース及びドレインの他方
との間の寄生容量を容量C2に用いてもよい。なお、必ずしも容量C2を形成しなくても
よい。
ランジスタ66のソース及びドレインの他方に電気的に接続される。トランジスタ67は
、図1(B)に示すトランジスタ13に相当する。
さらに、トランジスタ68のゲートは、トランジスタ63のソース及びドレインの他方に
電気的に接続される。
ンの他方に電気的に接続され、他方の電位がパルス信号(出力信号SROUT)の電位と
なる。さらに、トランジスタ69のゲートは、トランジスタ64のソース及びドレインの
他方に電気的に接続される。
に容量C3が形成される。なお、必ずしも容量C3を形成しなくてもよい。
容量C4が形成される。なお、トランジスタ69のゲートと、ソース及びドレインの他方
との間の寄生容量を容量C4に用いてもよい。なお、必ずしも容量C4を形成しなくても
よい。
ランジスタ69のソース及びドレインの他方に電気的に接続される。さらに、トランジス
タ70のゲートは、トランジスタ62のゲートに電気的に接続される。
ンジスタ65のゲート及びトランジスタ68のゲートに電気的に接続される。さらに、ト
ランジスタ71のゲートの電位は、セット信号LIN、リセット信号RIN、初期化信号
RES、クロック信号CK2、及びクロック信号CK3に従い変化する。トランジスタ7
1は、図1(B)に示すトランジスタ14に相当する。
ランジスタ67のゲート及びトランジスタ70のゲートに電気的に接続される。さらに、
トランジスタ72のゲートには、リセット信号RINが入力される。
ランジスタ67のゲート及びトランジスタ70のゲートに電気的に接続される。さらに、
トランジスタ72のゲートには、初期化信号RESが入力される。
ランジスタ67のゲート及びトランジスタ70のゲートに電気的に接続される。さらに、
トランジスタ74のゲートには、セット信号LINが入力される。
トランジスタ75のゲートには、クロック信号CK3が入力される。
ンの他方に電気的に接続され、他方は、トランジスタ67のゲート及びトランジスタ70
のゲートに電気的に接続される。さらに、トランジスタ76のゲートには、クロック信号
CK2が入力される。
ゲートに電気的に接続される。容量C5は、保持容量としての機能を有する。なお、必ず
しも容量C5を設けなくてもよい。
半導体を含むトランジスタを適用できる。
出力回路の駆動方法例について、図2(B)のタイミングチャートを参照して説明する。
ここでは、一例として、トランジスタ61乃至トランジスタ76のそれぞれがNチャネル
型であり、電位VDDが正の電位であり、電位VSSが負の電位であり、電位Vaの値が
(VDD+VSS)/2であるとして説明する。また、セット信号LIN、リセット信号
RIN、及びクロック信号CK1乃至クロック信号CK3のハイレベルの電位は、電位V
DDと同じであり、ローレベルの電位は、電位VSSと同じであるとする。また、トラン
ジスタ65のしきい値電圧とトランジスタ68のしきい値電圧は同じとする。また、トラ
ンジスタ66のしきい値電圧とトランジスタ69のしきい値電圧は同じとする。また、電
位Vaとクロック信号CK1のローレベルの電位の電位差は、トランジスタ65のしきい
値電圧よりも大きいとする。また、期間T1の前に、初期化信号RESのパルスを入力し
、トランジスタ73をオン状態にし、トランジスタ67、トランジスタ70、トランジス
タ71をオン状態にすることにより、パルス出力回路の初期化を行ってもよい。また、ト
ランジスタ66のゲートと他の素子との接続箇所をノードNAとし、トランジスタ67の
ゲートと他の素子との接続箇所をノードNBとし、トランジスタ65のゲートと他の素子
との接続箇所をノードNCとし、トランジスタ65のソース及びドレインの他方とトラン
ジスタ66のソース及びドレインの一方との接続箇所をノードNDとする。
つの電源電位のうち、低い方の電位である。前記2つの電源電位のうち、高い方の電位は
電位VDDである。
ット信号LINがハイレベルになり、トランジスタ72、トランジスタ74がオン状態に
なる。また、リセット信号RINがローレベルであるため、トランジスタ72がオフ状態
になる。また、クロック信号CK1乃至クロック信号CK3がローレベルであるため、ト
ランジスタ75及びトランジスタ76がオフ状態になる。
ランジスタ68がオン状態になり、ノードNDの電位がクロック信号CK1のローレベル
の電位に応じた値になる。さらに、トランジスタ63がオフ状態になる。さらに、ノード
NAの電位が電位VDDと同等の値まで上昇し、トランジスタ66、トランジスタ69が
オン状態になる。さらに、トランジスタ64がオフ状態になる。このときの出力信号OU
T、出力信号SROUTは、ローレベルである。以上により、図2(A)に示すパルス出
力回路は、セット状態になる。
タ61及びトランジスタ74はオン状態のままである。また、クロック信号CK1がハイ
レベルになる。また、リセット信号RIN、クロック信号CK2、クロック信号CK3が
ローレベルのままであるため、トランジスタ72、トランジスタ75、トランジスタ76
がオフ状態のままである。
はオフ状態のままである。さらに、トランジスタ65とトランジスタ66はオン状態のま
まであり、容量C1と、容量C2によって生じる容量結合により、ノードNAとノードN
Cの電位が電位VDDとトランジスタ65のしきい値電圧(Vth65)の和よりもさら
に高い値、すなわち、VDD+Vth65+Vx(Vxは任意の値)まで上昇する。これ
により、出力信号OUTの電位は、クロック信号CK1のハイレベルの電位と同等の値に
なる。また、トランジスタ68とトランジスタ69はオン状態のままであり、出力信号S
ROUTの電位は、クロック信号CK1のハイレベルの電位と同等の値になる。
ランジスタ72、及びトランジスタ74がオフ状態になる。また、クロック信号CK1が
ハイレベルのままである。また、クロック信号CK2がハイレベルになり、トランジスタ
76がオン状態になる。また、リセット信号RIN、クロック信号CK3はローレベルの
ままであるため、トランジスタ72及びトランジスタ75はオフ状態のままである。
は、オフ状態のままである。また、トランジスタ66、トランジスタ69のゲートとドレ
インの間の電圧がVDD+Vxに維持され、出力信号OUT、出力信号SROUTの電位
は、クロック信号CK1のハイレベルの電位と同等の値のままである。よって、出力信号
OUT、出力信号SROUTは、ハイレベルを維持する。
オン状態になる。また、クロック信号CK1がローレベルになる。また、クロック信号C
K2がハイレベルのままであるため、トランジスタ76はハイレベルのままである。また
、クロック信号CK3がハイレベルになり、トランジスタ75がオン状態になる。また、
セット信号LINがローレベルのままであるため、トランジスタ61、トランジスタ63
、トランジスタ74はオフ状態のままである。
ジスタ67、トランジスタ70、トランジスタ71がオン状態になる。また、ノードNC
の電位が電位Vaに応じた値になり、トランジスタ65、トランジスタ68はオン状態の
ままである。また、ノードNAの電位が、電位VSSに応じた値になることにより、トラ
ンジスタ66、トランジスタ69がオフ状態になる。よって、ノードNDの電位がクロッ
ク信号CK1のローレベルの電位に応じた値になる。よって、出力信号OUT、出力信号
SROUTの電位がクロック信号CK1のローレベルの電位に応じた値になり、出力信号
OUT、出力信号SROUTがローレベルになる。これにより、図2(A)に示すパルス
出力回路は、リセット状態になる。
スタ72はオン状態のままである。また、クロック信号CK2がローレベルになり、トラ
ンジスタ76がオフ状態になる。また、クロック信号CK3がハイレベルのままであるた
め、トランジスタ75はオン状態のままである。さらに、セット信号LIN、クロック信
号CK1がローレベルのままであるため、トランジスタ61、トランジスタ63、トラン
ジスタ74はオフ状態のままである。
トランジスタ67、トランジスタ70、トランジスタ71はオン状態のままである。また
、ノードNCの電位が電位Vaと同等の値のままであり、トランジスタ65、トランジス
タ68はオン状態のままである。また、ノードNAの電位が電位VSSと同等の値のまま
であるため、トランジスタ66、トランジスタ69はオフ状態のままである。よって、ノ
ードNDの電位がクロック信号CK1のローレベルの電位と同等の値になる。よって、出
力信号OUT、出力信号SROUTの電位は、クロック信号CK1のローレベルの電位と
同等の値になり、出力信号OUT、出力信号SROUTはローレベルになる。
オフ状態になる。また、クロック信号CK1がハイレベルになる。また、クロック信号C
K3がローレベルになり、トランジスタ75がオフ状態になる。さらに、セット信号LI
N、クロック信号CK2がローレベルのままであるため、トランジスタ61、トランジス
タ63、トランジスタ74はオフ状態のままである。
2、トランジスタ67、トランジスタ70、トランジスタ71はオン状態のままである。
また、ノードNCの電位が電位Vaと同等の値のままであるため、トランジスタ65、ト
ランジスタ68はオン状態のままである。また、ノードNAの電位が電位VSSと同等の
値のままであるため、トランジスタ66、トランジスタ69はオフ状態のままである。ま
た、トランジスタ65のゲートの電位は、電位VDDよりも低い電位Vaであるため、ノ
ードNDの電位がVa−Vth65になる。これは、クロック信号CK1のローレベルの
電位よりも高く、ハイレベルの電位よりも低い値である。また、出力信号OUT、出力信
号SROUTの電位は、クロック信号CK1のローレベルと同等の値になる。期間T4乃
至期間T6に示すように、出力信号OUT、出力信号SROUTがローレベルのとき、ノ
ードNDの電位は、電位VSSと、クロック信号CK1のローレベルの電位よりも高く、
ハイレベルの電位よりも低いVa−Vth65と、に交互に変化する。よって、トランジ
スタ66のドレインの電位が電位VDDと電位VSSとに交互に変化する場合と比較して
、トランジスタに対するストレスを抑制できる。
することもできる。
ジスタ62のゲートをトランジスタ72のソース及びドレインの他方に電気的に接続する
代わりに、トランジスタ62のゲートにリセット信号RINを入力する構成である。これ
により、パルス出力回路をリセット状態にする際に、ノードNAの電位を電位VSSと同
等の値に設定する速度を速くできる。
トランジスタ68、トランジスタ69、トランジスタ70、トランジスタ73、トランジ
スタ75、トランジスタ76を必ずしも設けなくてもよい。
ートを設け、バックゲートの電位を制御することによりトランジスタ62乃至トランジス
タ76のしきい値電圧を制御してもよい。例えば、Nチャネル型トランジスタのバックゲ
ートに負電位を与えると、Nチャネル型トランジスタのしきい値電圧を正方向にシフトさ
せることができる。図4に示すパルス出力回路において、トランジスタ61、トランジス
タ64、トランジスタ72、トランジスタ73、トランジスタ75、及びトランジスタ7
6のバックゲートのそれぞれには、電位BG1が与えられ、トランジスタ62、トランジ
スタ63、トランジスタ65乃至トランジスタ71、及びトランジスタ74のバックゲー
トのそれぞれには、電位BG2が与えられる。なお、電位BG1及び電位BG2として負
電位を用いる場合、電位BG2の値は、電位BG1よりも低いことが好ましい。電位BG
1が供給されるトランジスタのしきい値電圧が高すぎると、パルス出力回路の動作不良が
起こりやすいためである。
ートを設けてもよい。
5を参照して説明する。
_1乃至パルス出力回路31_N(Nは2以上の自然数)を有する。図5(A)では、一
例としてN=4以上の場合について示す。
ルス出力回路に相当する。パルス出力回路31_1乃至パルス出力回路31_Nは、図5
(B)に示すように、セット信号LIN、リセット信号RIN、初期化信号RES、クロ
ック信号CK1、クロック信号CK2、及びクロック信号CK3に従い、出力信号OUT
、出力信号SROUTとして複数のパルス信号を生成して出力する機能を有する。
れる。さらに、パルス出力回路31_K(Kは2以上N以下の自然数)には、セット信号
LINとしてパルス出力回路31_K−1から出力されるパルス信号(出力信号SROU
T)が入力される。
ルス出力回路31_M+2から出力されるパルス信号(出力信号SROUT)が入力され
る。
が入力され、クロック信号CK2としてクロック信号CLK2が入力され、クロック信号
CK3としてクロック信号CLK3が入力される。さらに、パルス出力回路31_1を基
準として、3つ置きのパルス出力回路毎にクロック信号CK1としてクロック信号CLK
1が入力され、クロック信号CK2としてクロック信号CLK2が入力され、クロック信
号CK3としてクロック信号CLK3が入力される。
が入力され、クロック信号CK2としてクロック信号CLK3が入力され、クロック信号
CK3としてクロック信号CLK4が入力される。さらに、パルス出力回路31_2を基
準として、3つ置きのパルス出力回路毎にクロック信号CK1としてクロック信号CLK
2が入力され、クロック信号CK2としてクロック信号CLK3が入力され、クロック信
号CK3としてクロック信号CLK4が入力される。
が入力され、クロック信号CK2としてクロック信号CLK4が入力され、クロック信号
CK3としてクロック信号CLK1が入力される。さらに、パルス出力回路31_3を基
準として、3つ置きのパルス出力回路毎にクロック信号CK1としてクロック信号CLK
3が入力され、クロック信号CK2としてクロック信号CLK4が入力され、クロック信
号CK3としてクロック信号CLK1が入力される。
れ、クロック信号CK2としてクロック信号CLK1が入力され、クロック信号CK3と
してクロック信号CLK2が入力される。さらに、パルス出力回路31_4を基準として
、3つ置きのパルス出力回路毎にクロック信号CK1としてクロック信号CLK4が入力
され、クロック信号CK2としてクロック信号CLK1が入力され、クロック信号CK3
としてクロック信号CLK2が入力される。なお、図5(A)では、一例として、パルス
出力回路31_N+2に入力されるにクロック信号CK1、クロック信号CK2、及びク
ロック信号CK3が、パルス出力回路31_4に入力されるクロック信号CK1、クロッ
ク信号CK2、及びクロック信号CK3と同じであるとする。
は、図2(A)に示すパルス出力回路の構成のうち、トランジスタ72が無い構成である
。パルス出力回路31_N+1から出力されるパルス信号(出力信号SROUT_N+1
)は、リセット信号RINとしてパルス出力回路31_N−1に入力される。また、パル
ス出力回路31_N+2から出力されるパルス信号(出力信号SROUT_N+2)は、
リセット信号RINとしてパルス出力回路31_Nに入力される。なお、パルス出力回路
31_N+1、パルス出力回路31_N+2を設けずに、別途生成したパルス信号をパル
ス出力回路31_N−1、パルス出力回路31_Nに入力してもよい。また、必ずしも出
力信号OUT_N+1及び出力信号OUT_N+2を出力しなくてもよい。
化信号RESとして、初期化信号INI_RESが入力される。
ングチャートを参照して説明する。ここでは、一例として、電位VDDが正の電位であり
、電位VSSが負の電位であり、電位Vaが(VDD+VSS)/2であるとして説明す
る。また、一例として、セット信号LIN、リセット信号RIN、及びクロック信号CL
K1乃至クロック信号CLK4のハイレベルの電位は、電位VDDと同じであり、ローレ
ベルの電位は、電位VSSと同じであるとする。また、一例として、クロック信号CLK
1乃至クロック信号CLK4のデューティ比が50%であるとする。また、一例として、
クロック信号CLK2がクロック信号CLK1よりも1/4周期分遅れているとし、クロ
ック信号CLK3がクロック信号CLK2よりも1/4周期分遅れているとし、クロック
信号CLK4がクロック信号CLK3よりも1/4周期分遅れているとする。また、一例
として、スタートパルス信号SPのパルスの幅がクロック信号CLK1乃至クロック信号
CLK4のパルスの幅と同じであるとする。また、各パルス出力回路がセット状態になる
前に、初期化信号INI_RESのパルスを入力し、パルス出力回路の初期化を行うとす
る。
トパルス信号SPがハイレベルになることにより、時刻T12にクロック信号CLK1が
ハイレベルになる。さらに、シフトレジスタ30は、クロック信号CLK1乃至クロック
信号CLK4に従い、出力信号SROUT_1乃至出力信号SROUT_Nのパルスを順
次出力し、出力信号OUT_1乃至出力信号OUT_Nのパルスを順次出力する。
A)に示すシフトレジスタ30は、図5(A)に示すシフトレジスタにおいて、初期化信
号INI_RES、クロック信号CLK1乃至クロック信号CLK4、スタートパルス信
号SPを入力するための配線に保護回路32が電気的に接続された構成である。
ら出力信号OUT_1乃至出力信号OUT_Nを出力するための配線に保護回路33が電
気的に接続された構成である。
B)に示す保護回路33を設けてもよい。
たときに、該配線と別の電源線とを導通状態にする回路である。保護回路32及び保護回
路33は、例えばダイオードなどを用いて構成される。
(ESDともいう)などにより発生する過電圧の電気耐性を高めることができる。
、トランジスタ11を設け、出力するパルス信号がローレベルの期間において、トランジ
スタ11により、トランジスタ12のソース及びドレインの一方の電位をクロック信号の
ハイレベルの電位よりも低くする。これにより、トランジスタ12に与えられるストレス
を抑制できるため、トランジスタの劣化を抑制できる。
本実施の形態では、実施の形態1に係るパルス出力回路を用いた表示装置の例について図
7乃至図10を参照して説明する。
複数の画素回路211を備え、駆動回路部202は、ゲートドライバ221、ソースドラ
イバ223などの駆動回路を備える。
スタ(例えば図5(A)に示すシフトレジスタ30)を備える。例えば、ゲートドライバ
221は、シフトレジスタから出力されるパルス信号により、走査線GL_1乃至GL_
Xの電位を制御する機能を有する。なお、ゲートドライバ221を複数設け、複数のゲー
トドライバ221により、走査線GL_1乃至GL_Xを分割して制御してもよい。
を元に画素回路211に書き込むデータ信号を生成する機能を有する。また、ソースドラ
イバ223は、データ線DL_1乃至DL_Yの電位を制御する機能を有する。
スドライバ223は、複数のアナログスイッチを順次オン状態にすることにより、画像信
号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いて
ソースドライバ223を構成してもよい。このとき、シフトレジスタとしては、実施の形
態1に示すパルス出力回路を複数段有するシフトレジスタ(例えば図5(A)に示すシフ
トレジスタ30)を用いることができる。
され、複数のデータ線DLの一つを介してデータ信号が入力される。複数の画素回路21
1のそれぞれは、ゲートドライバ221によりデータ信号のデータの書き込み及び保持が
制御される。例えば、m行n列目の画素回路211は、走査線GL_m(mはX以下の自
然数)を介してゲートドライバ221からパルス信号が入力され、走査線GL_mの電位
に応じてデータ線DL_n(nはY以下の自然数)を介してソースドライバ223からデ
ータ信号が入力される。
30と、トランジスタ231_1と、容量素子233_1と、を備える。
れる。液晶素子230は、書き込まれるデータにより配向状態が設定される。なお、複数
の画素回路211のそれぞれが有する液晶素子230の一対の電極の一方に共通の電位(
コモン電位)を与えてもよい。また、各行の画素回路211毎の液晶素子230の一対の
電極の一方に異なる電位を与えてもよい。
atic)モード、IPS(In Plane Switching)モード、STN(
Super Twisted Nematic)モード、VA(Vertical Al
ignment)モード、ASM(Axially Symmetric Aligne
d Micro−cell)モード、OCB(Optically Compensat
ed Birefringence)モード、FLC(Ferroelectric L
iquid Crystal)モード、AFLC(AntiFerroelectric
Liquid Crystal)モード、MVA(Multi−Domain Ver
tical Alignment)モード、PVA(Patterned Vertic
al Alignment)モード、FFS(Fringe Field Switch
ing)モード、又はTBA(Transverse Bend Alignment)
モードなどを用いてもよい。
よい。ブルー相を示す液晶は、応答速度が1msec以下と短く、光学的等方性であるた
め、配向処理が不要であり、視野角依存性が小さい。
一方は、データ線DL_nに電気的に接続され、他方は液晶素子230の一対の電極の他
方に電気的に接続される。また、トランジスタ231_1のゲートは、走査線GL_mに
電気的に接続される。トランジスタ231_1は、オン状態又はオフ状態になることによ
り、データ信号のデータの書き込みを制御する機能を有する。
、液晶素子230の一対の電極の他方に電気的に接続される。なお、電位供給線VLの電
位の値は、画素回路211の仕様に応じて適宜設定される。容量素子233_1は、書き
込まれたデータを保持する保持容量としての機能を有する。
行の画素回路211を順次選択し、トランジスタ231_1をオン状態にしてデータ信号
のデータを書き込む。
で保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
2と、トランジスタ234と、発光素子(ELともいう)235と、を備える。
続される。さらに、トランジスタ231_2のゲートは、ゲート信号線GL_mに電気的
に接続される。
タの書き込みを制御する機能を有する。
、トランジスタ231_2のソース及びドレインの他方に電気的に接続される。
る。さらに、トランジスタ234のゲートは、トランジスタ231_2のソース及びドレ
インの他方に電気的に接続される。
他方は、トランジスタ234のソース及びドレインの他方に電気的に接続される。
きる。
、電位VSSが与えられる。
行の画素回路211を順次選択し、トランジスタ231_2をオン状態にしてデータ信号
のデータを書き込む。
で保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ234
のソースとドレインの間に流れる電流量が制御され、発光素子235は、流れる電流量に
応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
法の例について、図8のタイミングチャートを参照して説明する。ここでは、一例として
、ゲートドライバ221に実施の形態1に示すシフトレジスタを用いる場合について説明
する。
スタートパルス信号SP、電源電圧PWR、及びクロック信号CLK1乃至クロック信号
CLK4をシフトレジスタに入力すると、シフトレジスタは、スタートパルス信号SPの
パルスに従い、出力信号SROUT_1乃至出力信号SROUT_Nのパルスを順次出力
し、出力信号OUT_1乃至出力信号OUT_Nのパルスを順次出力する。なお、電源電
圧PWRとしては、電位VDDと電位VSSからなる電源電圧、電位Vaと電位VSSか
らなる電源電圧が挙げられる。
図8の期間312に示すように、シフトレジスタに対する電源電圧PWR、クロック信号
CLK1乃至クロック信号CLK4、及びスタートパルス信号SPの出力を停止させる。
クロック信号CLK1乃至クロック信号CLK4の入力を順次停止させ、次に電源電圧P
WRの入力を停止させることが好ましい。これにより、シフトレジスタの誤動作を抑制で
きる。
4、及びスタートパルス信号SPの入力を停止させると、出力信号SROUT_1乃至出
力信号SROUT_Nのパルスの出力が停止し、出力信号OUT_1乃至出力信号OUT
_Nのパルスの出力が停止する。よって、表示装置が低消費電力モードになる。
に、シフトレジスタに対するスタートパルス信号SP、クロック信号CLK1乃至クロッ
ク信号CLK4、及び電源電圧PWRの入力を再開させる。
信号CLK1乃至クロック信号CLK4の入力を再開させ、次にスタートパルス信号SP
の入力を再開させる。さらにこのとき、クロック信号CLK1乃至クロック信号CLK4
が入力される配線の電位を電位VDDに設定した後にクロック信号CLK1乃至クロック
信号CLK4の入力を順次再開させることが好ましい。
号CLK4、及び電源電圧PWRの入力を再開させると、シフトレジスタは、スタートパ
ルス信号SPのパルスに従い、出力信号SROUT_1乃至出力信号SROUT_Nのパ
ルスを順次出力し、出力信号OUT_1乃至出力信号OUT_Nのパルスを順次出力する
。よって、表示装置は通常モードに復帰する。
シフトレジスタを備える駆動回路の動作を停止できる。よって、例えば画素回路のトラン
ジスタにオフ電流の低いトランジスタを用い、画像を表示する際に、一部又は全部の画素
回路でデータ信号の書き換えが不要である場合、駆動回路の動作を停止させ、書き換え間
隔を長くすることにより、消費電力を低減できる。
L)に保護回路225を接続してもよい。また、ソースドライバ223と画素回路211
の間(データ信号線DL)に保護回路225を接続してもよい。保護回路225は、自身
が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の電源線とを導通
状態にする回路である。保護回路225は、例えばダイオードなどを用いて構成される。
する表示装置の耐性を高めることができる。
の形態1に示すパルス出力回路を用いてゲートドライバ、ソースドライバなどの駆動回路
を構成する。上記駆動回路では、トランジスタに対するストレスが小さいため、表示装置
の信頼性を高めることができる。
。
ンジスタのゲートとしての機能を有する。
スタのゲートとしての機能を有する。
回路のトランジスタのゲート絶縁層、及び画素回路のトランジスタのゲート絶縁層として
の機能を有する。
aは、駆動回路のトランジスタのチャネルが形成される層(チャネル形成層ともいう)と
しての機能を有する。
bは、画素回路のトランジスタのチャネル形成層としての機能を有する。
路のトランジスタが有するソース及びドレインの一方としての機能を有する。
路のトランジスタが有するソース及びドレインの他方としての機能を有する。
路のトランジスタが有するソース及びドレインの一方としての機能を有する。
路のトランジスタが有するソース及びドレインの他方としての機能を有する。
導電層706dの上に設けられる。絶縁層707は、トランジスタを保護する絶縁層(保
護絶縁層ともいう)としての機能を有する。
能を有する。絶縁層708を設けることにより、絶縁層708よりも下層の導電層と絶縁
層708よりも上層の導電層とによる寄生容量の発生を抑制できる。
。導電層709aは、駆動回路のトランジスタのゲートとしての機能を有する。例えば、
導電層709aを駆動回路のトランジスタのバックゲートとして機能させてもよい。例え
ば、Nチャネル型トランジスタの場合、上記バックゲートに、負電位を与えることにより
、トランジスタのしきい値電圧を正方向にシフトさせることができる。また、上記バック
ゲートを接地させてもよい。
る。
縁層710のうち、駆動回路のトランジスタの上に形成される部分を除去することにより
、絶縁層708中の水素や水を外部に放出できるため、絶縁層707から絶縁層708が
剥がれてしまうことを抑制できる。絶縁層710は、保護絶縁層としての機能を有する。
また、絶縁層710は、画素回路の容量素子の誘電体層としての機能を有する。
層710を貫通して設けられた開口部により導電層706dに電気的に接続される。さら
に、導電層711は、絶縁層710を挟んで導電層709b1に重畳する。導電層711
は、画素回路の液晶素子が有する一対の電極の一方、及び容量素子が有する一対の電極の
他方としての機能を有する。
ルタとしての機能を有する。
は、平坦化層としての機能を有する。
素子が有する一対の電極の他方としての機能を有する。なお、導電層721の上に別途絶
縁層を設けてもよい。
る。なお、絶縁層707及び絶縁層710のうち、シール材751下に位置する部分を除
去してもよい。
、図10(A)に示す表示装置と比較した場合、導電層703cを別途有し、導電層70
9b1の代わりに導電層709b2を有し、導電層711の代わりに導電層712を有し
、液晶層750の代わりに液晶層760を有する点が異なる。図10(A)に示す表示装
置と同じ部分については、図10(A)に示す表示装置の説明を適宜援用する。
層704を挟んで導電層703cに重畳する。
液晶素子が有する一対の電極の一方としての機能を有する。さらに、導電層709b2は
、画素回路の容量素子が有する一対の電極の一方としての機能を有する。
層710を貫通して設けられた開口部により導電層706dに電気的に接続される。また
、導電層712は、櫛歯部を有し、櫛歯部の櫛のそれぞれが絶縁層710を挟んで導電層
709b2に重畳する。導電層712は、画素回路の液晶素子が有する一対の電極の他方
としての機能を有する。さらに、導電層712は、画素回路の容量素子が有する一対の電
極の他方としての機能を有する。
。
スタとしているが、これに限定されず、例えばチャネルストップ型のトランジスタとして
もよい。また、トップゲート型のトランジスタとしてもよい。
なお、各層を積層構造にしてもよい。
る。
化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化ア
ルミニウム、又は酸化ハフニウムなどの材料を含む層を適用できる。
マグネシウム、銀、タングステン、アルミニウム、銅、ネオジム、又はスカンジウムなど
の金属材料を含む層を適用できる。
化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化ア
ルミニウム、又は酸化ハフニウムなどの材料を含む層を適用できる。例えば、絶縁層70
4としては、窒化シリコン層及び酸化窒化シリコン層の積層を適用できる。このとき、上
記窒化シリコン層を、組成の異なる複数の窒化シリコン層の積層としてもよい。また、絶
縁層704として、酸化物層を用いてもよい。上記酸化物層としては、例えばIn:Ga
:Zn=1:3:2の原子比である酸化物の層などを用いることができる。
できる。
系金属酸化物、In−Zn系金属酸化物、又はIn−Ga−Zn系金属酸化物などを適用
できる。また、上記In−Ga−Zn系金属酸化物に含まれるGaの一部若しくは全部の
代わりに他の金属元素を含む金属酸化物を用いてもよい。なお、上記酸化物半導体が結晶
を有していてもよい。例えば、上記酸化物半導体が多結晶又は単結晶でもよい。また、上
記酸化物半導体が非晶質でもよい。
素を用いればよく、例えばチタン、ジルコニウム、ハフニウム、ゲルマニウム、及び錫の
いずれか一つ又は複数の元素を用いればよい。また、上記他の金属元素としては、ランタ
ン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テ
ルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、及び
ルテチウムのいずれか一つ又は複数の元素を用いればよい。これらの金属元素は、スタビ
ライザーとしての機能を有する。なお、これらの金属元素の添加量は、金属酸化物が半導
体として機能することが可能な量である。酸素原子との結合がガリウムよりも多くできる
金属元素を用い、さらには金属酸化物中に酸素を供給することにより、金属酸化物中の酸
素欠陥を少なくできる。
n:Ga:Zn=3:1:2の原子比である第2の酸化物半導体層、及びIn:Ga:Z
n=1:1:1の原子比である第3の酸化物半導体層の積層により、半導体層705a及
び半導体層705bを構成してもよい。上記積層により半導体層705a及び半導体層7
05bを構成することにより、例えばトランジスタの電界効果移動度を高めることができ
る。
電流が少ない。さらに、正孔の有効質量が10以上と重く、トンネル障壁の高さが2.8
eV以上と高い。これにより、トンネル電流が少ない。さらに、半導体層中のキャリアが
極めて少ない。よって、オフ電流を低くできる。例えば、オフ電流は、室温(25℃)で
チャネル幅1μmあたり1×10−19A(100zA)以下である。より好ましくは1
×10−22A(100yA)以下である。トランジスタのオフ電流は、低ければ低いほ
どよいが、トランジスタのオフ電流の下限値は、約1×10−30A/μmであると見積
もられる。なお、上記酸化物半導体層に限定されず、半導体層705a及び半導体層70
5bとして14族(シリコンなど)の元素を有する半導体層を用いてもよい。例えば、シ
リコンを含む半導体層としては、単結晶シリコン層、多結晶シリコン層、又は非晶質シリ
コン層などを用いることができる。
限り減らすことにより、上記酸化物半導体を含むトランジスタを作製できる。このとき、
チャネル形成領域において、ドナー不純物といわれる水素の量を、二次イオン質量分析法
(SIMSともいう)の測定値で1×1019/cm3以下、好ましくは1×1018/
cm3以下に低減することが好ましい。
体層のキャリア密度を1×1014/cm3未満、好ましくは1×1012/cm3未満
、さらに好ましくは1×1011/cm3未満にできる。このように、キャリア密度を少
なくすることにより、チャネル幅1μmあたりの電界効果トランジスタのオフ電流を1×
10−19A(100zA)以下、より好ましくは1×10−22A(100yA)以下
にまで抑制できる。電界効果トランジスタのオフ電流は、低ければ低いほどよいが、電界
効果トランジスタのオフ電流の下限値は、約1×10−30A/μmであると見積もられ
る。
このとき、多結晶である酸化物半導体スパッタリング用ターゲットを用いてスパッタリン
グを行う。上記スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用タ
ーゲットに含まれる結晶領域がa−b面から劈開し、a−b面に平行な面を有する平板状
又はペレット状のスパッタリング粒子として剥離することがある。このとき、結晶状態を
維持したまま、上記スパッタリング粒子が基板に到達することにより、スパッタリング用
ターゲットの結晶状態が基板に転写される。これにより、CAAC−OSが形成される。
化物半導体の結晶状態の崩壊を抑制できる。例えば、成膜室内に存在する不純物(水素、
水、二酸化炭素、及び窒素など)を低減することが好ましい。また、成膜ガス中の不純物
を低減することが好ましい。例えば、成膜ガスとして露点が−80℃以下、好ましくは−
100℃以下である成膜ガスを用いることが好ましい。
、平板状のスパッタリング粒子が基板に到達したときに、スパッタリング粒子のマイグレ
ーションが起こり、平らな面を向けてスパッタリング粒子を基板に付着させることができ
る。例えば、基板加熱温度を100℃以上740℃以下、好ましくは200℃以上500
℃以下として酸化物半導体膜を成膜することにより酸化物半導体層を形成する。
制させることが好ましい。例えば、成膜ガス中の酸素割合を、30体積%以上、好ましく
は100体積%にすることが好ましい。
タル、マグネシウム、銀、タングステン、アルミニウム、銅、ネオジム、スカンジウム、
又はルテニウムなどの金属材料を含む層を適用できる。
化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化ア
ルミニウム、又は酸化ハフニウムなどの材料を含む層を適用できる。
えば、アクリル樹脂などを用いて絶縁層708を構成してもよい。
の機能を有し、光を透過する金属酸化物の層などを適用できる。例えば、酸化インジウム
酸化亜鉛又はインジウム錫酸化物などを適用できる。
物の層などを適用できる。例えば、酸化インジウム酸化亜鉛又はインジウム錫酸化物など
を適用できる。
機能を有する。着色層722としては、染料又は顔料を含む層を用いることができる。
化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化ア
ルミニウム、又は酸化ハフニウムなどの材料を含む層を適用できる。また、絶縁層723
に適用可能な材料の層を用いてもよい。
液晶、GH液晶、高分子分散型液晶、又はディスコチック液晶などを含む層を用いること
ができる。
ー、非液晶性モノマー、及び重合開始剤を含む液晶組成物により構成される。ブルー相を
示す液晶は、応答時間が短く、光学的等方性であるため、配向処理が不要であり、視野角
依存性が小さい。よって、ブルー相を示す液晶を用いることにより、液晶表示装置の動作
を速くできる。
同一基板上に駆動回路を設ける。これにより、画素回路と駆動回路を接続するための配線
の数を少なくできる。
本実施の形態では、実施の形態2の表示装置を用いたパネルを備える電子機器の例につい
て、図11を参照して説明する。
12と、ボタン1013と、スピーカー1014と、を具備する。
いてもよい。
012においてタッチ検出を行うことができる。タッチパネルとしては、例えば光学式タ
ッチパネル、静電容量式タッチパネル、抵抗膜式タッチパネルなどを適用できる。
あれば、ボタン1013を押すことにより、電子機器のオン状態を制御できる。
る。
ることにより、例えば図7(A)に示す電子機器を電話機として機能させることができる
。
び遊技機の一つ又は複数としての機能を有する。
に設けられたパネル1022aと、筐体1021bに設けられたパネル1022bと、軸
部1023と、ボタン1024と、接続端子1025と、記録媒体挿入部1026と、ス
ピーカー1027と、を備える。
よい。
により、パネル1022a及び1022bにおいてタッチ検出を行うことができる。タッ
チパネルとしては、例えば光学式タッチパネル、静電容量式タッチパネル、抵抗膜式タッ
チパネルなどを適用できる。
1022bを対向させて折り畳むことができる。
4を設けてもよい。例えば、ボタン1024が電源ボタンであれば、ボタン1024を押
すことにより、電子機器のオン状態を制御できる。
025が設けられていてもよい。また、接続端子1025が筐体1021a及び筐体10
21bの一方又は両方に複数設けられていてもよい。接続端子1025は、図11(B)
に示す電子機器と他の機器を接続するための端子である。
入部1026が設けられていてもよい。また、記録媒体挿入部1026が筐体1021a
及び筐体1021bの一方又は両方に複数設けられていてもよい。例えば、記録媒体挿入
部にカード型記録媒体を挿入することにより、カード型記録媒体のデータを電子機器に読
み出し、又は電子機器内のデータをカード型記録媒体に書き込むことができる。
力する。なお、筐体1021aにスピーカー1027を設けてもよい。
筐体1021bにマイクが設けられることにより、例えば図11(B)に示す電子機器を
電話機として機能させることができる。
び遊技機の一つ又は複数としての機能を有する。
電子機器は、筐体1031と、筐体1031に設けられたパネル1032と、ボタン10
33と、スピーカー1034と、を具備する。
032においてタッチ検出を行うことができる。タッチパネルとしては、例えば光学式タ
ッチパネル、静電容量式タッチパネル、抵抗膜式タッチパネルなどを適用できる。
設けてもよい。
あれば、ボタン1033を押すことにより、電子機器のオン状態を制御できる。
する。
ための情報通信端末(マルチメディアステーションともいう)、又は遊技機としての機能
を有する。
体1041と、筐体1041に設けられたパネル1042と、筐体1041を支持する支
持台1043と、ボタン1044と、接続端子1045と、スピーカー1046と、を備
える。
042においてタッチ検出を行うことができる。タッチパネルとしては、例えば光学式タ
ッチパネル、静電容量式タッチパネル、抵抗膜式タッチパネルなどを適用できる。
あれば、ボタン1044を押すことにより、電子機器のオン状態を制御できる。
示す電子機器と他の機器を接続するための端子である。例えば、接続端子1045により
図11(D)に示す電子機器とパーソナルコンピュータを接続すると、パーソナルコンピ
ュータから入力されるデータ信号に応じた画像をパネル1042に表示させることができ
る。例えば、図11(D)に示す電子機器のパネル1042が接続する他の電子機器のパ
ネルより大きければ、当該他の電子機器の表示画像を拡大することができ、複数の人が同
時に視認しやすくなる。
する。
ビジョン装置の一つ又は複数としての機能を有する。
態2の表示装置を用いたパネルを設けることにより、信頼性の高い電子機器を提供できる
。
12 トランジスタ
13 トランジスタ
14 トランジスタ
15 トランジスタ
31 パルス出力回路
32 保護回路
33 保護回路
61 トランジスタ
62 トランジスタ
63 トランジスタ
64 トランジスタ
65 トランジスタ
66 トランジスタ
67 トランジスタ
68 トランジスタ
69 トランジスタ
70 トランジスタ
71 トランジスタ
72 トランジスタ
73 トランジスタ
74 トランジスタ
75 トランジスタ
76 トランジスタ
201 画素部
202 駆動回路部
211 画素回路
221 ゲートドライバ
223 ソースドライバ
225 保護回路
230 液晶素子
231_1 トランジスタ
231_2 トランジスタ
233_1 容量素子
233_2 容量素子
234 トランジスタ
235 発光素子
311 期間
312 期間
313 期間
700 基板
701 絶縁層
703a 導電層
703b 導電層
703c 導電層
704 絶縁層
705a 半導体層
705b 半導体層
706a 導電層
706b 導電層
706c 導電層
706d 導電層
707 絶縁層
708 絶縁層
709a 導電層
709b1 導電層
709b2 導電層
710 絶縁層
711 導電層
712 導電層
720 基板
721 導電層
722 着色層
723 絶縁層
750 液晶層
751 シール材
760 液晶層
1011 筐体
1012 パネル
1013 ボタン
1014 スピーカー
1021a 筐体
1021b 筐体
1022a パネル
1022b パネル
1023 軸部
1024 ボタン
1025 接続端子
1026 記録媒体挿入部
1027 スピーカー
1031 筐体
1032 パネル
1033 ボタン
1034 スピーカー
1035 甲板部
1041 筐体
1042 パネル
1043 支持台
1044 ボタン
1045 接続端子
1046 スピーカー
Claims (2)
- 同一の導電型の第1乃至第5のトランジスタを有し、
前記第1のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第2のトランジスタのソース又はドレインの他方は、前記第3のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第2のトランジスタのソース又はドレインの他方は、出力信号が出力される配線と電気的に接続され、
前記第4のトランジスタのソース又はドレインの一方は、前記第1のトランジスタのゲートと電気的に接続され、
前記第4のトランジスタのゲートは、前記第3のトランジスタのゲートと電気的に接続され、
前記第5のトランジスタのソース又はドレインの一方は、前記第1のトランジスタのゲートと電気的に接続され、
前記第5のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのゲートと電気的に接続される出力回路。 - 同一の導電型の第1乃至第5のトランジスタを有し、
前記第1のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第2のトランジスタのソース又はドレインの他方は、前記第3のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第2のトランジスタのソース又はドレインの他方は、出力信号が出力される配線と電気的に接続され、
前記第3のトランジスタのソース又はドレインの他方は、第1の配線と電気的に接続され、
前記第4のトランジスタのソース又はドレインの一方は、前記第1のトランジスタのゲートと電気的に接続され、
前記第4のトランジスタのソース又はドレインの他方は、第2の配線と電気的に接続され、
前記第4のトランジスタのゲートは、前記第3のトランジスタのゲートと電気的に接続され、
前記第5のトランジスタのソース又はドレインの一方は、前記第1のトランジスタのゲートと電気的に接続され、
前記第5のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのゲートと電気的に接続される出力回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021145279A JP7228649B2 (ja) | 2012-07-20 | 2021-09-07 | 出力回路 |
JP2023020072A JP7411837B2 (ja) | 2012-07-20 | 2023-02-13 | 出力回路 |
JP2023218003A JP2024026501A (ja) | 2012-07-20 | 2023-12-25 | 出力回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012161252 | 2012-07-20 | ||
JP2012161252 | 2012-07-20 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018236933A Division JP6663973B2 (ja) | 2012-07-20 | 2018-12-19 | シフトレジスタ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021145279A Division JP7228649B2 (ja) | 2012-07-20 | 2021-09-07 | 出力回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020098660A true JP2020098660A (ja) | 2020-06-25 |
Family
ID=50286465
Family Applications (7)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013147190A Active JP6239292B2 (ja) | 2012-07-20 | 2013-07-16 | 半導体装置 |
JP2017211555A Active JP6457047B2 (ja) | 2012-07-20 | 2017-11-01 | シフトレジスタ |
JP2018236933A Active JP6663973B2 (ja) | 2012-07-20 | 2018-12-19 | シフトレジスタ |
JP2020024130A Withdrawn JP2020098660A (ja) | 2012-07-20 | 2020-02-17 | 出力回路 |
JP2021145279A Active JP7228649B2 (ja) | 2012-07-20 | 2021-09-07 | 出力回路 |
JP2023020072A Active JP7411837B2 (ja) | 2012-07-20 | 2023-02-13 | 出力回路 |
JP2023218003A Pending JP2024026501A (ja) | 2012-07-20 | 2023-12-25 | 出力回路 |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013147190A Active JP6239292B2 (ja) | 2012-07-20 | 2013-07-16 | 半導体装置 |
JP2017211555A Active JP6457047B2 (ja) | 2012-07-20 | 2017-11-01 | シフトレジスタ |
JP2018236933A Active JP6663973B2 (ja) | 2012-07-20 | 2018-12-19 | シフトレジスタ |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021145279A Active JP7228649B2 (ja) | 2012-07-20 | 2021-09-07 | 出力回路 |
JP2023020072A Active JP7411837B2 (ja) | 2012-07-20 | 2023-02-13 | 出力回路 |
JP2023218003A Pending JP2024026501A (ja) | 2012-07-20 | 2023-12-25 | 出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (7) | JP6239292B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6239292B2 (ja) * | 2012-07-20 | 2017-11-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN112436021A (zh) * | 2015-02-04 | 2021-03-02 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
US20220406818A1 (en) * | 2019-12-13 | 2022-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080048964A1 (en) * | 2006-08-24 | 2008-02-28 | Lee-Hsun Chang | Shift register with lower coupling effect and a related LCD |
US20090201071A1 (en) * | 2008-02-08 | 2009-08-13 | Sony Corporation | Bootstrap circuit |
US20100277206A1 (en) * | 2009-04-30 | 2010-11-04 | Samsung Electronics Co., Ltd. | Gate drive circuit and method of driving the same |
US8019039B1 (en) * | 2010-05-10 | 2011-09-13 | Au Optronics Corp. | Shift register circuit |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3506851A (en) * | 1966-12-14 | 1970-04-14 | North American Rockwell | Field effect transistor driver using capacitor feedback |
JPH05224629A (ja) * | 1992-02-18 | 1993-09-03 | Sharp Corp | アクティブマトリクス表示装置の駆動回路 |
FR2787913B1 (fr) | 1998-10-21 | 2004-08-27 | Lg Philips Lcd Co Ltd | Registre a decalage |
JP4339103B2 (ja) | 2002-12-25 | 2009-10-07 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
GB2397710A (en) * | 2003-01-25 | 2004-07-28 | Sharp Kk | A shift register for an LCD driver, comprising reset-dominant RS flip-flops |
JP4535696B2 (ja) * | 2003-06-27 | 2010-09-01 | 三洋電機株式会社 | 表示装置 |
KR100805538B1 (ko) * | 2006-09-12 | 2008-02-20 | 삼성에스디아이 주식회사 | 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치 |
JP2008140522A (ja) * | 2006-12-05 | 2008-06-19 | Mitsubishi Electric Corp | シフトレジスタ回路およびそれを備える画像表示装置、並びに電圧信号生成回路 |
JP5151585B2 (ja) * | 2008-03-18 | 2013-02-27 | ソニー株式会社 | 半導体デバイス、表示パネル及び電子機器 |
JP6239292B2 (ja) * | 2012-07-20 | 2017-11-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2013
- 2013-07-16 JP JP2013147190A patent/JP6239292B2/ja active Active
-
2017
- 2017-11-01 JP JP2017211555A patent/JP6457047B2/ja active Active
-
2018
- 2018-12-19 JP JP2018236933A patent/JP6663973B2/ja active Active
-
2020
- 2020-02-17 JP JP2020024130A patent/JP2020098660A/ja not_active Withdrawn
-
2021
- 2021-09-07 JP JP2021145279A patent/JP7228649B2/ja active Active
-
2023
- 2023-02-13 JP JP2023020072A patent/JP7411837B2/ja active Active
- 2023-12-25 JP JP2023218003A patent/JP2024026501A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080048964A1 (en) * | 2006-08-24 | 2008-02-28 | Lee-Hsun Chang | Shift register with lower coupling effect and a related LCD |
US20090201071A1 (en) * | 2008-02-08 | 2009-08-13 | Sony Corporation | Bootstrap circuit |
JP2009188867A (ja) * | 2008-02-08 | 2009-08-20 | Sony Corp | ブートストラップ回路 |
US20100277206A1 (en) * | 2009-04-30 | 2010-11-04 | Samsung Electronics Co., Ltd. | Gate drive circuit and method of driving the same |
JP2010262296A (ja) * | 2009-04-30 | 2010-11-18 | Samsung Electronics Co Ltd | ゲート駆動回路及びその駆動方法 |
US8019039B1 (en) * | 2010-05-10 | 2011-09-13 | Au Optronics Corp. | Shift register circuit |
Also Published As
Publication number | Publication date |
---|---|
JP7228649B2 (ja) | 2023-02-24 |
JP2024026501A (ja) | 2024-02-28 |
JP2022002162A (ja) | 2022-01-06 |
JP2019083083A (ja) | 2019-05-30 |
JP2023071719A (ja) | 2023-05-23 |
JP6663973B2 (ja) | 2020-03-13 |
JP7411837B2 (ja) | 2024-01-11 |
JP6239292B2 (ja) | 2017-11-29 |
JP6457047B2 (ja) | 2019-01-23 |
JP2014038319A (ja) | 2014-02-27 |
JP2018055760A (ja) | 2018-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7233581B2 (ja) | 半導体装置 | |
JP7228649B2 (ja) | 出力回路 | |
JP6697515B2 (ja) | 半導体装置 | |
JP6487503B2 (ja) | 液晶表示装置 | |
US9171842B2 (en) | Sequential circuit and semiconductor device | |
JP5919112B2 (ja) | パルス出力回路、表示装置、及び電子機器 | |
JP7511786B1 (ja) | 半導体装置および表示装置 | |
JP6397964B2 (ja) | シフトレジスタ及び半導体装置 | |
JP2016177863A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210519 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210622 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20210908 |