JP6487503B2 - 液晶表示装置 - Google Patents

Description

トランジスタを画素に有する、アクティブマトリクス型の液晶表示装置と、その駆動方法
に関する。

フィールドシーケンシャル駆動（ＦＳ駆動）は、異なる色相の光を発する複数の光源を順
次点灯させることでカラーの画像を表示する、液晶表示装置の駆動方法である。ＦＳ駆動
ではカラーフィルタを用いる必要がないため、パネルの内部における光の損失を低減する
ことができる。透過型の液晶表示装置の場合、バックライトやフロントライトなどの光供
給部における消費電力が、液晶表示装置全体の消費電力に大きく影響を及ぼすため、ＦＳ
駆動は、液晶表示装置の低消費電力化を図る有効な方法の一つであると言える。

下記の特許文献１では、データ書き込み期間において、赤、緑、青のバックライトの点灯
期間に同期して、同極性の電圧を順次印加して赤、緑、青の表示画像を生成した後に、表
示画像の生成とは逆極性の電圧を印加する、フィールドシーケンシャルカラー方式につい
て、開示されている。

２００８−１４５５９１号公報

上述したように、ＦＳ駆動を用いる場合、カラーフィルタによりカラーの表示を行う場合
に比べて、液晶表示装置の消費電力を低減させることができる。しかし、携帯用電子機器
の普及に伴い液晶表示装置への低消費電力化の要求は厳しさを増しており、更なる消費電
力の低減が求められている。

上述したような技術的背景のもと、本発明は、消費電力の低減を実現することができる液
晶表示装置及びその駆動方法の提供を、課題の一つとする。

本発明の一態様では、画素に入力する画像信号の極性を１フレーム期間ごとに反転させる
のではなく、連続する複数のフレーム期間ごとに反転させるという、第１の構成を有する
ものとする。具体的には、特定の一画素に着目すると、連続する複数のフレーム期間にお
いて、当該画素が有する液晶素子の第１電極に、正の極性を有する画像信号の電位が供給
され、次に連続する複数のフレーム期間において、当該画素が有する液晶素子の第１電極
に、負の極性を有する画像信号の電位が供給されるものである。

本発明の一態様のように、連続する第１フレーム期間及び第２フレーム期間において、同
一の極性を有する画像信号を画素に入力する場合、互いに反転する極性を有する画像信号
を画素に入力する場合に比べて、第１フレーム期間において画素に入力及び保持される画
像信号と、第２フレーム期間において画素に入力される画像信号との電位差を、小さくす
ることができる。よって、本発明の一態様では、第２フレーム期間において、画素へ画像
信号を入力する際に要する電力を小さく抑えることができ、なおかつ、画素への画像信号
の入力に要する時間を短くすることができる。また、本発明の一態様では、連続する複数
のフレーム期間ごとに画素に入力する画像信号の極性を反転させるので、焼き付きと呼ば
れる液晶材料の劣化を防ぐことができる。

さらに、本発明の一態様では、連続する複数のフレーム期間において、画素部に供給され
る光の色相が互いに異なるという、第２の構成を有するものとする。上記第２の構成によ
り、異なる色相の色を複数用いたフルカラーの画像の表示を、カラーフィルタを用いずと
も行うことができる。よって、本発明の一態様では、光供給部から発せられる光の利用効
率を高めることができ、液晶表示装置の消費電力を低減させることができる。

或いは、本発明の一態様では、上記第２の構成の代わりに、画素部に供給される光の色相
が、画素部の複数の領域間において、なおかつ連続する複数のフレーム期間の間において
、互いに異なるという、第３の構成を有するものであっても良い。

本発明の一態様では、第３の構成により、第２の構成と同様に、光供給部から発せられる
光の利用効率を高めることができ、液晶表示装置の消費電力を低減させることができると
いう効果に加えて、各色の画像が合成されずに個別に視認されるのを防ぐことができると
いう効果も得ることができる。すなわち、本発明の一態様では、第３の構成により、第２
の構成の効果に加えて、動画の表示を行う際に起きやすかった、各色の画像が合成されず
に個別に視認される現象（以下、カラーブレイクと呼ぶ）の発生を防ぐという効果を、得
ることができる。

なお、第２の構成及び第３の構成では、単色の光とカラーフィルタを組み合わせる場合と
は異なり、複数の色相の光を順次切り換えて画素部に供給する。よって、本発明の一態様
では、単色の光とカラーフィルタを組み合わせる場合よりも、フレーム周波数を高い値に
設定する必要がある。しかし、本発明の一態様では、上述したように、第１の構成により
画像信号の入力に要する時間を短くすることができるので、高いフレーム周波数で動作さ
せることが可能であり、複数の色相の光を用いてフルカラーの画像の表示を行うという、
本発明の一態様に係る第２の構成及び第３の構成に適している。

本発明の一態様により、消費電力の低減を実現することができる液晶表示装置及びその駆
動方法を提供することができる。

駆動方法の一例を模式的に示す図。 液晶表示装置の構成を示すブロック図。 パネルの構成を示す図。 画素部のタイミングチャート。 画像信号の入力のタイミングと、光供給部における光の供給のタイミングを示す図。 パネルの構成を示す図。 画像信号の入力のタイミングと、光供給部における光の供給のタイミングを示す図。 パネルのブロック図。 液晶表示装置の断面構造を示す図。 画素の上面図及び断面図。 画素の上面図及び断面図。 液晶表示装置の上面図と断面図。 液晶素子の断面図。 電子機器の図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。

（実施の形態１）
図１（Ａ）に、本発明の一態様に係る液晶表示装置の、駆動方法の一例を模式的に示す。
図１（Ａ）では、各フレーム期間において、画素部が有する任意の一画素に入力される画
像信号の電位と、各フレーム期間において光供給部から上記一画素に供給される光の色相
とを、示している。

本発明の一態様では、図１（Ａ）に示すように、第１乃至第ｍフレーム期間（ｍは２以上
の自然数）において、正（＋）の極性を有する画像信号が画素に入力されている。また、
次に出現する第ｍ＋１乃至第２ｍフレーム期間において、負（−）の極性を有する画像信
号が画素に入力されている。また、次に出現する第２ｍ＋１乃至第３ｍフレーム期間にお
いて、正（＋）の極性を有する画像信号が画素に入力されている。

図１（Ａ）に例示したように、本発明の一態様では、画素に入力される画像信号の極性が
、連続するｍフレーム期間ごとに反転するものとする。画素に入力された画像信号の電位
は、液晶素子に供給される。具体的に、液晶素子は、第１電極と、第２電極と、第１電極
及び第２電極間の電圧が印加される液晶材料を含んだ液晶層とを有しており、画像信号の
電位は上記第１電極に与えられる。そして、液晶素子では、第１電極と第２電極の間に与
えられる電圧の値に従って、液晶材料に含まれる液晶分子の配向が変化し、透過率が変化
する。よって、画像信号の電位に従って液晶素子の透過率が制御されることで、画素にお
いて階調が表示される。

なお、液晶素子が有する第２電極には、接地電位などの基準となる電位（基準電位Ｖｃｏ
ｍと呼ぶ）が与えられる。画像信号は、上記基準電位Ｖｃｏｍよりも高い電位を有する場
合に正の極性を有するものとし、上記基準電位Ｖｃｏｍよりも低い電位を有する場合に負
の極性を有するものとする。なお、画像信号の有する画像情報によっては、画像信号の電
位が、基準電位Ｖｃｏｍと同じ高さとなる場合もあり得る。画像信号の電位が、基準電位
Ｖｃｏｍと同じ高さである場合、当該画像信号は正の極性を有すると見なすことができる
し、負の極性を有すると見なすこともできる。

なお、図１（Ａ）では、ｍ個のフレーム期間ごとに、画像信号の極性を反転させているが
、画像信号が正の極性を有するフレーム期間の数と、画像信号が負の極性を有するフレー
ム期間の数とは、同じでなくとも良い。

本発明の一態様では、連続する複数のフレーム期間毎に画像信号の極性を反転させている
ので、１フレーム期間毎に画像信号の極性を反転させる場合に比べて、第１フレーム期間
において画素に入力及び保持される画像信号と、第２フレーム期間において画素に入力さ
れる画像信号との電位差を、小さくすることができる。よって、本発明の一態様では、１
フレーム期間毎に画像信号の極性を反転させる場合に比べて、第２フレーム期間において
、画素へ画像信号を入力する際に要する電力を、小さく抑えることができ、なおかつ、画
素への画像信号の入力に要する時間を短くすることができる。また、本発明の一態様では
、連続する複数のフレーム期間ごとに画素に入力する画像信号の極性を反転させるので、
焼き付きと呼ばれる液晶材料の劣化を防ぐことができる。

なお、液晶材料の劣化を防ぐためには、画像信号の極性が同一であるｍ個のフレーム期間
のトータルの長さを、１秒以内に収めることが望ましい。

さらに、本発明の一態様では、図１（Ａ）に示すように、光供給部から任意の一画素に供
給される光の色相が、フレーム期間毎に異なるものとする。具体的に図１（Ａ）では、第
１フレーム期間において上記画素に赤色（Ｒ）の光が供給され、第２フレーム期間におい
て上記画素に緑色（Ｇ）の光が供給され、第３フレーム期間において上記画素に青色（Ｂ
）の光が供給される場合を例示している。

本発明の一態様では、色相の異なる光が順に画素に供給されることで、フルカラーの画像
の表示を行うことができる。なお、フルカラーの画像とは、異なる色相の色を複数用い、
各色の階調により表示される画像を意味する。

上記構成により、異なる色相の色を複数用いたフルカラーの画像の表示を、カラーフィル
タを用いずとも行うことができる。よって、本発明の一態様では、光供給部から発せられ
る光の利用効率を高めることができ、液晶表示装置の消費電力を低減させることができる
。また、本発明の一態様では、１つの画素で各色に対応する画像の表示を行うことができ
るため、カラーフィルタを用いる場合よりも、高精細な画像の表示を行うことができる。
具体的には、１５０ｐｐｉ乃至２１０ｐｐｉ程度の高精細な液晶表示装置を実現すること
ができる。

なお、色相の異なる光を順に画素に供給することでフルカラーの画像を表示する場合、単
色の光とカラーフィルタを組み合わせる場合よりも、フレーム周波数を高い値に設定する
必要がある。例えば、単色の光とカラーフィルタを組み合わせる場合のフレーム周波数を
６０Ｈｚとすると、赤、緑、青の各色に対応する光を用いる場合、光の色相を切り替える
周波数は、３倍の１８０Ｈｚとなる。しかし、本発明の一態様では、上述したように、画
像信号の入力に要する時間を短くすることができるので、高いフレーム周波数でも、画素
部への画像信号の入力を行うことができる。

なお、図１（Ａ）では、光供給部から赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の光が画素に
供給される場合について例示したが、本発明の一態様では、当該構成に限定されない。本
発明の一態様では、光供給部から画素に供給される光の色を、任意に設定することが可能
である。例えば、本発明の一態様では、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、白色（Ｗ
）の光、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、黄色（Ｙ）の光、または、シアン（Ｃ）
、マゼンタ（Ｍ）、イエロー（Ｙ）の光を、用いることができる。

なお、本発明の一態様に係る液晶表示装置では、正の極性を有する画像信号が入力される
複数のフレーム期間と、負の極性を有する画像信号が入力される複数のフレーム期間との
間に、基準電位Ｖｃｏｍと同じ電位を有する画像信号を、画素に入力する期間（以下、リ
セット期間と呼ぶ）を、設けても良い。

図１（Ｂ）に、リセット期間を設けた場合の、本発明の一態様に係る液晶表示装置の、駆
動方法の一例を模式的に示す。図１（Ｂ）では、各フレーム期間において、画素部が有す
る任意の一画素に入力される画像信号の電位と、各フレーム期間において光供給部から上
記一画素に供給される光の色相とを、示している。

図１（Ｂ）では、第１乃至第ｍフレーム期間（ｍは２以上の自然数）において、正（＋）
の極性を有する画像信号が画素に入力されている。次いで、リセット期間が設けられた後
、次に出現する第ｍ＋１乃至第２ｍフレーム期間において、負（−）の極性を有する画像
信号が画素に入力されている。次いで、リセット期間が設けられた後、次に出現する第２
ｍ＋１乃至第３ｍフレーム期間において、正（＋）の極性を有する画像信号が画素に入力
されている。

また、リセット期間では、光供給部から任意の一画素への光の供給が、停止された状態（
Ｋ）にある。上記構成により、基準電位Ｖｃｏｍと同じ電位を有する画像信号が、画素に
入力されることで得られる表示が、観察者に視認されるのを防ぐことができる。

本発明の一態様では、図１（Ｂ）に例示したように、リセット期間を設けることで、正の
極性を有する画像信号が画素に入力される第ｍフレーム期間と、負の極性を有する画像信
号が画素に入力される第ｍ＋１フレーム期間が連続する場合に比べて、第ｍ＋１フレーム
期間において、画素へ画像信号を入力する際に要する電力を、小さく抑えることができ、
なおかつ、画素への画像信号の入力に要する時間を短くすることができる。

なお、リセット期間は、パネルへの電源電位の供給を停止する前に設けても良い。電源電
位の供給を停止する前にリセット期間を設けることで、画像の表示が行われない期間にお
いて、画像信号の電位が液晶素子に与えられた状態が保持されるのを、防ぐことができる
。よって、液晶素子の劣化を防ぐことができ、なおかつ、パネルへの電源電位の供給が停
止される前に画素に入力された画像信号による残像が、電源電位の供給が再開された後に
画素部に表示されるのを防ぐことができる。

次いで、図２に、本発明の一態様に係る液晶表示装置の構成を、ブロック図で一例として
示す。なお、本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立し
たブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分
けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。

図２に示すように、本発明の一態様に係る液晶表示装置１００は、複数の記憶装置１０１
と、画像処理回路１０２と、コントローラ１０３と、反転制御回路１０４と、パネル１０
５と、光供給部１０６と、光供給部制御回路１０７とを有する。

液晶表示装置１００には、フルカラーの画像に対応する画像データが入力される。画像デ
ータには、複数の色相にそれぞれ対応する画像データが含まれている。複数の各記憶装置
１０１は、各色相に対応する画像データを記憶する機能を、それぞれ有する。画像処理回
路１０２は、複数の記憶装置１０１への画像データの書き込みと、複数の記憶装置１０１
からの画像データの読み出しとを行うことで、各色相に対応する画像信号を生成する機能
を有する。

記憶装置１０１として、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒ
ｙ）等の記憶回路を用いることができる。或いは、記憶装置１０１として、ＶＲＡＭ（Ｖ
ｉｄｅｏ ＲＡＭ）を用いても良い。

コントローラ１０３は、画像処理回路１０２における画像信号の生成を命令する機能を有
する。画像処理回路１０２において生成された画像信号は、コントローラ１０３を介して
パネル１０５に送られる。

なお、図２では、液晶表示装置１００が、複数の記憶装置１０１と、画像処理回路１０２
とを有する場合を例示している。しかし、本発明の一態様に係る液晶表示装置は、画像信
号が直接入力される構成を有していても良い。この場合、液晶表示装置１００は、複数の
記憶装置１０１と、画像処理回路１０２とを有する必要はない。

また、コントローラ１０３は、垂直同期信号、水平同期信号などの同期信号を用いて、ス
タートパルス信号ＳＰ、ラッチ信号ＬＰ、パルス幅制御信号ＰＷＣなどの制御信号を生成
し、パネル１０５に供給する機能を有する。また、パネル１０５には、クロック信号ＣＫ
などの制御信号も、供給されている。

反転制御回路１０４は、同期信号を用いて、画像信号の極性を反転させるタイミングを定
める機能を有する。具体的に、図２では、反転制御回路１０４がカウンタ１０８と、信号
生成回路１０９とを有する場合を例示している。カウンタ１０８は、水平同期信号のパル
スを用いてフレーム期間の数を数える機能を有する。信号生成回路１０９は、カウンタ１
０８において得られたフレーム期間の数の情報を用いて、連続する複数フレーム期間ごと
に画像信号の極性を反転させるべく、画像信号の極性を反転させるタイミングを、コント
ローラ１０３に通知する機能を有する。

コントローラ１０３は、上記タイミングに従って、画像信号の極性を反転させる機能を有
する。具体的に、画像信号の極性の反転は、コントローラ１０３において行われても良い
し、コントローラ１０３からの命令に従って、パネル１０５内で行われても良い。

パネル１０５は、各画素に液晶素子を有する画素部１１０と、信号線駆動回路１１１、走
査線駆動回路１１２などの駆動回路とを有する。画素部１１０は、液晶素子１１３が設け
られた画素１１４を、複数有する。

パネル１０５に入力された各色相に対応する画像信号は、信号線駆動回路１１１に与えら
れる。また、電源電位、制御信号は、信号線駆動回路１１１及び走査線駆動回路１１２に
与えられる。

なお、制御信号には、信号線駆動回路１１１の動作を制御する信号線駆動回路用のスター
トパルス信号ＳＰ、信号線駆動回路用のクロック信号ＣＫ、ラッチ信号ＬＰ、走査線駆動
回路１１２の動作を制御する走査線駆動回路用のスタートパルス信号ＳＰ、走査線駆動回
路用のクロック信号ＣＫ、パルス幅制御信号ＰＷＣなどが含まれる。

光供給部１０６には、色相の異なる光を発する複数の光源が設けられている。コントロー
ラ１０３は、光供給部制御回路１０７を介して光供給部１０６が有する光源の駆動を制御
する。

具体的に、光供給部１０６は、上記光源を順に、または同時に発光させることで、複数の
色相に対応した光を、画素部１１０に順に供給する機能を有する。光供給部１０６の光源
としては、冷陰極蛍光ランプ、発光ダイオード（ＬＥＤ）、電場を加えることでルミネッ
センス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）が発生するＯＬＥＤ素子などを用い
ることができる。

次いで、図３（Ａ）に、パネル１０５の構成を一例として示す。

図３（Ａ）に示すパネル１０５には、画素部１１０に、複数の画素１１４と、画素１１４
を行毎に選択するための複数の走査線Ｇと、選択された画素１１４に画像信号を供給する
ための複数の信号線Ｓとが設けられている。走査線Ｇへの信号の入力は、走査線駆動回路
１１２により制御されている。信号線Ｓへの画像信号の入力は、信号線駆動回路１１１に
より制御されている。複数の画素１１４は、走査線Ｇの少なくとも一つと、信号線Ｓの少
なくとも一つとに、それぞれ接続されている。

なお、画素部１１０に設けられる配線の種類及びその数は、画素１１４の構成、数及び配
置によって決めることができる。具体的に、図３（Ａ）に示す画素部１１０の場合、ｘ列
×ｙ行の画素１１４がマトリクス状に配置されており、信号線Ｓ１乃至信号線Ｓｘ、走査
線Ｇ１乃至走査線Ｇｙが、画素部１１０内に配置されている場合を例示している。

また、図３（Ｂ）に、画素１１４の構成を一例として示す。各画素１１４は、液晶素子１
１３と、当該液晶素子１１３への画像信号の供給を制御するトランジスタ１１５と、液晶
素子１１３の第１電極と第２電極間の電圧を保持するための容量素子１１６とを有する。
液晶素子１１３は、第１電極と、第２電極と、第１電極と第２電極の間の電圧が印加され
る液晶材料を含んだ液晶層とを有している。

トランジスタ１１５は、液晶素子１１３の第１電極に、信号線Ｓの電位を与えるか否かを
制御する。液晶素子１１３の第２電極には、所定の基準電位Ｖｃｏｍが与えられている。

以下、トランジスタ１１５と液晶素子１１３の具体的な接続関係について説明する。なお
、トランジスタが有するソースとドレインは、トランジスタのチャネル型及び各端子に与
えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トラン
ジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子が
ドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子
がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便
宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を
説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入
れ替わる。

また、トランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領
域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トランジスタのド
レインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に接続された
ドレイン電極を意味する。また、ゲートはゲート電極を意味する。

具体的に、図３（Ｂ）では、トランジスタ１１５のゲートが、走査線Ｇ１から走査線Ｇｙ
のいずれか１つに接続されている。トランジスタ１１５のソース及びドレインの一方は、
信号線Ｓ１から信号線Ｓｘのいずれか１つに接続され、トランジスタ１１５のソース及び
ドレインの他方は、液晶素子１１３の第１電極に接続されている。

なお、画素１１４は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、
インダクタなどのその他の回路素子を、さらに有していても良い。

図３（Ｂ）では、画素１１４において、画像信号の画素１１４への入力を制御するスイッ
チング素子として、一のトランジスタ１１５を用いる場合を例示している。しかし、一の
スイッチング素子として機能する、複数のトランジスタを、画素１１４に用いていても良
い。複数のトランジスタが一のスイッチング素子として機能する場合、上記複数のトラン
ジスタは並列に接続されていても良いし、直列に接続されていても良いし、直列と並列が
組み合わされて接続されていても良い。

なお、本明細書において、トランジスタが直列に接続されている状態とは、例えば、第１
のトランジスタのソースまたはドレインの一方のみが、第２のトランジスタのソースまた
はドレインの一方のみに接続されている状態を意味する。また、トランジスタが並列に接
続されている状態とは、第１のトランジスタのソースまたはドレインの一方が第２のトラ
ンジスタのソースまたはドレインの一方に接続され、第１のトランジスタのソースまたは
ドレインの他方が第２のトランジスタのソースまたはドレインの他方に接続されている状
態を意味する。

また、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が
、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接
続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或い
は伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介し
て間接的に接続している状態も、その範疇に含む。

また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際に
は、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の
機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜
が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

次いで、画素１１４が図３（Ｂ）に示した構成を有する場合を例に挙げて、図３（Ａ）に
示す画素部１１０の動作の一例について説明する。また、図４に、画素部１１０のタイミ
ングチャートを例示する。具体的に、図４では、走査線Ｇ１に与えられる信号の電位と、
信号線Ｓ１から信号線Ｓｘに与えられる画像信号の電位と、走査線Ｇ１に接続された各画
素１１４の有する第１電極の電位の、時間変化を示している。また、図４では、図３（Ｂ
）に示した画素１１４において、トランジスタ１１５がｎチャネル型である場合を例示し
ている。

まず、第１フレーム期間において、走査線Ｇ１にパルスを有する信号が入力されることで
、走査線Ｇ１が選択される。選択された走査線Ｇ１に接続された複数の各画素１１４にお
いて、トランジスタ１１５が導通状態になる。そして、トランジスタ１１５が導通状態の
時（１ライン期間）に、信号線Ｓ１から信号線Ｓｘに画像信号の電位が与えられる。そし
て、信号線Ｓ１から信号線Ｓｘに与えられた画像信号の電位に従い、導通状態のトランジ
スタ１１５を介して、容量素子１１６に電荷が蓄積される。また、上記画像信号の電位は
、導通状態のトランジスタ１１５を介して、液晶素子１１３の第１電極に与えられる。

図４に示すタイミングチャートでは、第１フレーム期間の走査線Ｇ１が選択されている期
間において、全ての信号線Ｓ１乃至信号線Ｓｘに、正の極性の画像信号が順に入力されて
いる例を示している。よって、走査線Ｇ１と、信号線Ｓ１乃至信号線Ｓｘとにそれぞれ接
続された画素１１４内の第１電極（Ｇ１Ｓ１）乃至第１電極（Ｇ１Ｓｘ）には、正の極性
の画像信号が与えられる。

液晶素子１１３では、第１電極と第２電極の間に与えられる電圧の値に従って、液晶分子
の配向が変化し、透過率が変化する。よって、液晶素子１１３は、画像信号の電位によっ
てその透過率が制御されることで、階調を表示することができる。

信号線Ｓ１から信号線Ｓｘへの画像信号の入力が終了すると、走査線Ｇ１の選択は終了す
る。走査線Ｇ１の選択が終了すると、該走査線Ｇ１を有する画素１１４において、トラン
ジスタ１１５が非導通状態になる。すると、液晶素子１１３は、第１電極と第２電極の間
に与えられた電圧を保持することで、階調の表示を維持する。

そして、同様に、走査線Ｇ２から走査線Ｇｙが順に選択され、走査線Ｇ１が選択されてい
た期間と同様の動作が、走査線Ｇ２から走査線Ｇｙの各走査線に接続された画素１１４に
おいて順次繰り返される。上記動作により、画素部１１０において、一の色相に対応した
画像を表示することができる。

なお、本発明の一態様では、必ずしも走査線Ｇ１乃至走査線Ｇｙを順に選択する必要はな
い。

次いで、第２フレーム期間において、走査線Ｇ１にパルスを有する信号が入力されること
で、走査線Ｇ１が選択される。選択された走査線Ｇ１に接続された複数の各画素１１４に
おいて、トランジスタ１１５が導通状態になる。そして、トランジスタ１１５が導通状態
の時に、信号線Ｓ１から信号線Ｓｘに画像信号の電位が与えられる。そして、信号線Ｓ１
から信号線Ｓｘに与えられた画像信号の電位に従い、導通状態のトランジスタ１１５を介
して、容量素子１１６に電荷が蓄積される。また、上記画像信号の電位は、導通状態のト
ランジスタ１１５を介して、液晶素子１１３の第１電極に与えられる。

図４に示すタイミングチャートでは、第２フレーム期間の走査線Ｇ１が選択されている期
間において、全ての信号線Ｓ１乃至信号線Ｓｘに、第１フレーム期間と同様に正の極性の
画像信号が順に入力されている例を示している。よって、第１電極（Ｇ１Ｓ１）乃至第１
電極（Ｇ１Ｓｘ）には、正の極性の画像信号が与えられる。そして、第２フレーム期間で
は、第１フレーム期間において、既に正の極性の画像信号が画素１１４に入力されている
ので、第１フレーム期間の画像信号の電位と、第２フレーム期間の画像信号の電位との電
位差ΔＶを、小さく抑えることができる。そして、第２フレーム期間では、上記電位差に
相当する分の電荷を、第１電極及び容量素子１１６において充放電させれば良いので、画
像信号の画素１１４への入力に要する時間を、短くすることができる。

例えば、走査線Ｇ１及び信号線Ｓ１に接続された画素１１４が有する第１電極（Ｇ１Ｓ１
）において、第１フレーム期間に電位＋５Ｖの画像信号が与えられ、第２フレーム期間に
電位＋８Ｖの画像信号が与えられたものとする。この場合、電荷のリークがない理想的な
状態であると仮定すると、第２フレーム期間が開始されるまで第１電極（Ｇ１Ｓ１）に＋
５Ｖの電位が保持されているため、第２フレーム期間に＋８Ｖの電位が与えられると、３
Ｖの電位差ΔＶに相当する電荷を、第１電極（Ｇ１Ｓ１）及び容量素子１１６において充
電させれば良い。しかし、例えば第２フレーム期間に電位−８Ｖの画像信号が与えられた
ものとすると、１３Ｖの電位差ΔＶに相当する電荷を、第１電極（Ｇ１Ｓ１）及び容量素
子１１６において放電させなくてはならない。よって、本発明の一態様のように、連続す
るフレーム期間において、画素１１４に入力する画像信号の極性を同一にすることで、１
フレーム期間毎に画素１１４に入力する画像信号の極性を反転させる場合に比べて、画素
部への画像信号の入力を高速に行うことができる。

特に、横電界モードの液晶表示装置の場合、正の極性の画像信号と負の極性の画像信号の
電位差が、他のモードの液晶表示装置よりも大きい傾向にある。例えばＴＮ液晶を液晶層
に含んでいる場合だと、上記電位差が十数Ｖ程度であるのに対し、ブルー相を示す液晶を
液晶層が含んでいる場合は、上記電位差が数十Ｖにも及ぶ。そのため、横電界モードの液
晶表示装置の場合、１フレーム期間毎に画像信号の極性を反転させると、正の極性の画像
信号と負の極性の画像信号との電位差が大きくなり、その分、画像信号の入力に要する電
力が大きくなり、また、画像信号の入力に要する時間が長くなってしまう。しかし、本発
明の一態様では、上述したように、同一の極性を有する画像信号を複数のフレーム期間に
おいて連続して画素に入力するので、ＦＦＳモード、ブルー相モード、ＩＰＳモードなど
の横電界モードの液晶表示装置において、画像信号の入力に要する電力を小さく抑え、ま
た、画像信号の入力に要する時間を短くするのに有効であると言える。

そして、液晶素子１１３では、画像信号の電位によってその透過率が制御されることで、
階調を表示することができる。

信号線Ｓ１から信号線Ｓｘへの画像信号の入力が終了すると、走査線Ｇ１の選択は終了す
る。走査線Ｇ１の選択が終了すると、該走査線Ｇ１を有する画素１１４において、トラン
ジスタ１１５が非導通状態になる。すると、液晶素子１１３は、第１電極と第２電極の間
に与えられた電圧を保持することで、階調の表示を維持する。

そして、同様に、走査線Ｇ２から走査線Ｇｙが順に選択され、走査線Ｇ１が選択されてい
た期間と同様の動作が、走査線Ｇ２から走査線Ｇｙの各走査線に接続された画素１１４に
おいて順次繰り返される。上記動作により、画素部１１０において、一の色相に対応した
画像を表示することができる。

なお、図４では、信号線駆動回路１１１から信号線Ｓ１乃至信号線Ｓｘに、画像信号を順
に入力する点順次駆動の場合のタイミングチャートを例示している。しかし、本発明の一
態様に係る液晶表示装置は、信号線駆動回路１１１から信号線Ｓ１乃至信号線Ｓｘに一斉
に画像信号を入力する線順次駆動を用いていても良い。或いは、本発明の一態様に係る液
晶表示装置は、複数の信号線Ｓごとに順に、画像信号を入力する駆動方法を用いていても
良い。

また、図４では、プログレッシブ方式を用いた場合における、走査線Ｇの選択について説
明したが、インターレース方式を用いて走査線Ｇの選択を行うようにしても良い。

また、図４では、任意の一フレーム期間において、全ての信号線に入力される画像信号の
極性が同一である場合を例示している。しかし、本発明の一態様では、任意の一フレーム
期間において、一の信号線ごとに、画素に入力される画像信号の極性が反転していても良
い。

なお、液晶は、電圧が印加されてからその透過率が収束するまでの応答時間が、一般的に
十数ｍｓｅｃ程度である。よって、液晶の応答の遅さが動画のぼやけとして視認されやす
い。そこで、本発明の一態様では、液晶素子１１３に印加する電圧を一時的に大きくして
液晶の配向を速く変化させるオーバードライブ駆動を用いるようにしても良い。オーバー
ドライブ駆動を用いることで、液晶の応答速度を上げ、動画のぼやけを防ぎ、動画の画質
を改善することができる。

また、トランジスタ１１５が非導通状態になった後においても、液晶素子１１３の透過率
が収束せずに変化し続けると、液晶の比誘電率が変化するため、液晶素子１１３の保持す
る電圧が変化しやすい。特に、本発明の一態様のように、液晶素子１１３に並列で接続さ
れる容量素子１１６の容量値が小さい場合、上述した液晶素子１１３の保持する電圧の変
化は顕著に起こりやすい。しかし、上記オーバードライブ駆動を用いることで、応答時間
を短くすることができるので、トランジスタ１１５が非導通状態になった後における液晶
素子１１３の透過率の変化を小さくすることができる。したがって、液晶素子１１３に並
列で接続される容量素子１１６の容量値が小さい場合でも、トランジスタ１１５が非導通
状態になった後に、液晶素子１１３の保持する電圧が変化するのを防ぐことができる。

また、本発明の一態様に係る液晶表示装置では、画素１１４において、液晶素子１１３及
び容量素子１１６に蓄積された電荷を保持するためのスイッチング素子として、オフ電流
の小さいトランジスタを用いることが望ましい。具体的に、図３（Ｂ）に示す画素１１４
の場合、トランジスタ１１５のオフ電流が小さいと、トランジスタ１１５を介して電荷が
リークするのを防ぐことができる。よって、液晶素子１１３及び容量素子１１６に与えら
れた画像信号の電位をより確実に保持することができるので、１フレーム期間内において
電荷のリークにより液晶素子１１３の透過率が変化するのを防ぎ、それにより、表示する
画像の質を向上させることができる。また、トランジスタ１１５のオフ電流が小さい場合
、トランジスタ１１５を介して電荷がリークするのを防ぐことができるため、容量素子１
１６の面積を小さく抑えることができる。よって、液晶表示装置の透過率を高め、それに
よりパネルの内部における光の損失を低減し、消費電力を低減させることができる。

次いで、図２に示した液晶表示装置１００が有する、光供給部１０６の動作の一例につい
て説明する。

本発明の一態様に係る液晶表示装置１００では、複数のフレーム期間により一のフルカラ
ーの画像が画素部１１０に表示されるように、駆動を行う。一方、光供給部１０６では、
画素部１１０に供給する光の色相を、フレーム期間ごとに切り換える。すなわち、画素部
１１０における上記画像信号の入力に同期するように、各色相に対応した光が、順に画素
部１１０に供給される。

図５に、画素部１１０における画像信号の入力のタイミングと、光供給部１０６における
光の供給のタイミングとを示す。なお、図５において横方向は時間を表している。また、
図５において縦方向は、画素部１１０が有する走査線の位置を示している。ただし、図５
では、画素部１１０が有する走査線を、４つのグループに分割した場合を例示している。
すなわち、図５では、走査線Ｇ１乃至走査線Ｇｙを、ＧＬ１乃至ＧＬ４までの４つのグル
ープに分割している。

まず、図５では、第１フレーム期間Ｆ１において、グループＧＬ１に属する走査線Ｇに接
続された画素１１４に、赤色に対応した画像信号が順次入力される。そして、グループＧ
Ｌ１に属する走査線に接続された全ての画素１１４に、赤色に対応した画像信号が入力さ
れた後、光供給部１０６から上記画素１１４に赤色の光が供給される。図５では、赤色に
対応した画像信号が画素１１４に入力される期間を、書き込み期間Ｔａ＿Ｒとし、光供給
部１０６から画素１１４に赤色の光が供給される期間を、表示期間Ｔｒ＿Ｒとして示す。
なお、グループＧＬ１に属する走査線に接続された画素１１４への光の供給は、グループ
ＧＬ１以外の走査線に接続された画素１１４への画像信号の入力と、並行して行うことが
できる。

一方、グループＧＬ１に属する走査線Ｇに接続された画素１１４の全てに、赤色に対応し
た画像信号が入力された後、グループＧＬ２に属する走査線Ｇに接続された画素１１４に
、赤色に対応した画像信号が順次入力される。そして、グループＧＬ２に属する走査線に
接続された全ての画素１１４に、赤色に対応した画像信号が入力された後、光供給部１０
６から上記画素１１４に赤色の光が供給される。そして、グループＧＬ２に属する走査線
に接続された画素１１４への光の供給は、グループＧＬ２以外の走査線に接続された画素
１１４への画像信号の入力と、並行して行うことができる。

一方、グループＧＬ２に属する走査線Ｇに接続された画素１１４の全てに、赤色に対応し
た画像信号が入力された後、グループＧＬ３に属する走査線Ｇに接続された画素１１４に
、赤色に対応した画像信号が順次入力される。そして、グループＧＬ３に属する走査線に
接続された全ての画素１１４に、赤色に対応した画像信号が入力された後、光供給部１０
６から上記画素１１４に赤色の光が供給される。そして、グループＧＬ３に属する走査線
に接続された画素１１４への光の供給は、グループＧＬ３以外の走査線に接続された画素
１１４への画像信号の入力と、並行して行うことができる。

一方、グループＧＬ３に属する走査線Ｇに接続された画素１１４の全てに、赤色に対応し
た画像信号が入力された後、グループＧＬ４に属する走査線Ｇに接続された画素１１４に
、赤色に対応した画像信号が順次入力される。そして、グループＧＬ４に属する走査線に
接続された全ての画素１１４に、赤色に対応した画像信号が入力された後、光供給部１０
６から上記画素１１４に赤色の光が供給される。そして、グループＧＬ４に属する走査線
に接続された画素１１４への光の供給は、グループＧＬ４以外の走査線に接続された画素
１１４への画像信号の入力と、並行して行うことができる。

なお、図５では、画像信号が入力された後、上記画像信号の電位に従って液晶層に含まれ
る液晶分子の配向の変化が収束するのを待ってから、画素１１４への光の供給を行う場合
を例示している。そのため、例えば、書き込み期間Ｔａ＿Ｒが終了してから、表示期間Ｔ
ｒ＿Ｒが開始されるまで、所定の時間が設けられている。上記所定の時間は、液晶の応答
速度に合わせて定めることができる。

また、図５では、画像信号の入力が終了したグループから、順に画素１１４への光の供給
を行う場合を例に挙げている。しかし、本発明の一態様では、全ての画素１１４への画像
信号の入力が終了してから、画素１１４への光の供給を行うようにしても良い。ただし、
グループごとに画像信号の入力が終了した時点で、光供給部からの光の供給を順次開始す
ることにより、画素部の全ての画素において画像信号の入力が終了した時点で、光供給部
からの光の供給を開始する場合よりも、各画素において表示期間を長く確保することがで
きる、或いは１フレーム期間を短くすることができる。また、図５では、走査線Ｇを４つ
のグループに分割した場合を例示しているが、４以外の数のグループに分割しても良い。

次いで、第２フレーム期間Ｆ２及び第３フレーム期間Ｆ３においても、第１フレーム期間
Ｆ１と同様の動作を繰り返す。ただし、第２フレーム期間Ｆ２では、画素１１４に対し、
青色に対応した画像信号の入力及び青色の光の供給を行う。また、第３フレーム期間Ｆ３
では、画素１１４に対し、緑色に対応した画像信号の入力及び緑色の光の供給を行う。図
５では、青色に対応した画像信号が画素１１４に入力される期間を、書き込み期間Ｔａ＿
Ｂとし、光供給部１０６から画素１１４に青色の光が供給される期間を、表示期間Ｔｒ＿
Ｂとして示す。また、図５では、緑色に対応した画像信号が画素１１４に入力される期間
を、書き込み期間Ｔａ＿Ｇとし、光供給部１０６から画素１１４に緑色の光が供給される
期間を、表示期間Ｔｒ＿Ｇとして示す。

そして、第１フレーム期間Ｆ１乃至第３フレーム期間Ｆ３が終了すると、フルカラーの画
像を画素部１１０に表示することができる。

なお、図５では、書き込み期間において、光供給部１０６から画素１１４への光の供給は
行われていない。しかし、書き込み期間が開始された直後は、液晶層における液晶分子の
配向の変化は小さい。よって、書き込み期間が開始されてから液晶分子の配向の変化が観
察者に視認されるまでの間は、光供給部１０６から画素１１４への光の供給を行うように
しても良い。ただし、書き込み期間の当初に画素１１４に供給される光の色相は、上記書
き込み期間の前に設けられた表示期間における光の色相と同じとする。

次いで、図３（Ａ）とは異なるパネル１０５の構成を、図６に、一例として示す。

図６に示すパネル１０５には、図３（Ａ）に示すパネル１０５と同様に、画素部１１０に
、複数の画素１１４と、画素１１４を行毎に選択するための複数の走査線Ｇと、選択され
た画素１１４に画像信号を供給するための複数の信号線Ｓとが設けられている。走査線Ｇ
への信号の入力は、走査線駆動回路１１２により制御されている。信号線Ｓへの画像信号
の入力は、信号線駆動回路１１１により制御されている。

ただし、図６に示すパネル１０５は、画素部１１０が、第１領域１１０ａと、第２領域１
１０ｂと、第３領域１１０ｃとに分けられている場合を例示している。そして、第１領域
１１０ａ、第２領域１１０ｂ、及び第３領域１１０ｃが有する各画素１１４は、信号線Ｓ
１から信号線Ｓｘの少なくとも１つに接続されている。また、第１領域１１０ａが有する
各画素１１４は、走査線Ｇ１から走査線Ｇｙのうち、走査線Ｇ１から走査線Ｇｊの少なく
とも１つに接続されている。また、第２領域１１０ｂが有する各画素１１４は、走査線Ｇ
１から走査線Ｇｙのうち、走査線Ｇｊ＋１から走査線Ｇ２ｊの少なくとも１つに接続され
ている。また、第３領域１１０ｃが有する各画素１１４は、走査線Ｇ１から走査線Ｇｙの
うち、走査線Ｇ２ｊ＋１から走査線Ｇｙ（走査線Ｇ３ｊ）の少なくとも１つに接続されて
いる。

なお、信号線Ｓへの画像信号の供給は信号線駆動回路１１１によって制御され、走査線Ｇ
の電位は走査線駆動回路１１２によって制御されている。なお、図６では、３つの走査線
駆動回路１１２によって、第１領域１１０ａが有する走査線Ｇ１から走査線Ｇｊの電位と
、第２領域１１０ｂが有する走査線Ｇｊ＋１から走査線Ｇ２ｊの電位と、第３領域１１０
ｃが有する走査線Ｇ２ｊ＋１から走査線Ｇｙの電位とが、それぞれ制御されている場合を
例示している。しかし、本発明の一態様ではこの構成に限定されず、一の走査線駆動回路
１１２によって、全ての領域が有する走査線Ｇの電位を制御するようにしても良い。

また、図６に示すパネル１０５において、画素１１４には、図３（Ｂ）に示した構成を適
用させることができる。

次いで、画素１１４が図３（Ｂ）に示した構成を有する場合を例に挙げて、図６に示す画
素部１１０の動作の一例について説明する。

まず、第１フレーム期間において、走査線Ｇ１が選択されることで、走査線Ｇ１に接続さ
れた複数の各画素１１４において、トランジスタ１１５が導通状態になる。そして、トラ
ンジスタ１１５が導通状態の時に、信号線Ｓ１から信号線Ｓｘに正の極性の画像信号が与
えられる。そして、信号線Ｓ１から信号線Ｓｘに与えられた画像信号の電位に従い、導通
状態のトランジスタ１１５を介して、容量素子１１６に電荷が蓄積される。また、上記画
像信号の電位は、導通状態のトランジスタ１１５を介して、液晶素子１１３の第１電極に
与えられる。

液晶素子１１３では、第１電極と第２電極の間に与えられる電圧の値に従って、液晶分子
の配向が変化し、透過率が変化する。よって、液晶素子１１３は、画像信号の電位によっ
てその透過率が制御されることで、階調を表示することができる。

信号線Ｓ１から信号線Ｓｘへの画像信号の入力が終了すると、走査線Ｇ１の選択は終了す
る。走査線Ｇ１の選択が終了すると、該走査線Ｇ１を有する画素１１４において、トラン
ジスタ１１５が非導通状態になる。すると、液晶素子１１３は、第１電極と第２電極の間
に与えられた電圧を保持することで、階調の表示を維持する。

そして、同様に、走査線Ｇ２から走査線Ｇｙが順に選択され、走査線Ｇ１が選択されてい
た期間と同様の動作が、走査線Ｇ２から走査線Ｇｙの各走査線Ｇに接続された画素１１４
において順次繰り返される。上記動作により、第１領域１１０ａ、第２領域１１０ｂ、第
３領域１１０ｃのそれぞれにおいて、画像を表示することができる。

なお、図６に示すパネル１０５では、必ずしも走査線Ｇ１乃至走査線Ｇｙを順に選択する
必要はない。例えば、複数の各領域から順に一つずつ走査線Ｇを選択しても良い。具体的
には、例えば、第１領域１１０ａが有する走査線Ｇ１を選択して画素１１４への画像信号
の書き込みを行った後、第２領域１１０ｂが有する走査線Ｇｊ＋１を選択して画素１１４
への画像信号の書き込みを行い、次いで、第３領域１１０ｃが有する走査線Ｇ２ｊ＋１を
選択して画素１１４への画像信号の書き込みを行う。そして、次に、第１領域１１０ａが
有する走査線Ｇ２を選択して画素１１４への画像信号の書き込みを行った後、第２領域１
１０ｂが有する走査線Ｇｊ＋２を選択して画素１１４への画像信号の書き込みを行い、次
いで、第３領域１１０ｃが有する走査線Ｇ２ｊ＋２を選択して画素１１４への画像信号の
書き込みを行う。上記動作を繰り返していくことで、全ての画素に画像信号の書き込みを
行うことができる。

次いで、第２フレーム期間において、第１フレーム期間と同様に、画素１１４への画像信
号の入力が行われる。ただし、第２フレーム期間においても、第１フレーム期間と同様に
、各走査線Ｇが選択されている期間において、信号線Ｓ１から信号線Ｓｘに正の極性の画
像信号が与えられる。本発明の一態様では、連続するフレーム期間において、画素１１４
に入力する画像信号の極性を同一にすることで、１フレーム期間毎に画素１１４に入力す
る画像信号の極性を反転させる場合に比べて、画素部への画像信号の入力を高速に行うこ
とができる。

次いで、図２に示した液晶表示装置１００が、図６に示すパネル１０５を有する場合の、
光供給部１０６の動作の一例について説明する。

図７に、画素部１１０における画像信号の書き込みのタイミングと、光供給部１０６にお
ける光の供給のタイミングとを示す。なお、図７において横方向は時間を表している。ま
た、図７において縦方向は、第１領域１１０ａ、第２領域１１０ｂ、及び第３領域１１０
ｃにおける、走査線Ｇの位置を示している。ただし、図７では、各領域が有する走査線Ｇ
を、４つのグループに分割した場合を例示している。すなわち、第１領域１１０ａが有す
る走査線Ｇ１乃至Ｇｊを、ＧＬ１−１乃至ＧＬ１−４までの４つのグループに分割し、第
２領域１１０ｂが有する走査線Ｇｊ＋１乃至Ｇ２ｊを、ＧＬ２−１乃至ＧＬ２−４までの
４つのグループに分割し、第３領域１１０ｃが有する走査線Ｇ２ｊ＋１乃至Ｇ３ｊを、Ｇ
Ｌ３−１乃至ＧＬ３−４までの４つのグループに分割している。

まず、第１フレーム期間Ｆ１において、第１領域１１０ａに赤色に対応した画像信号の書
き込みが行われ、第２領域１１０ｂに緑色に対応した画像信号の書き込みが行われ、第３
領域１１０ｃに青色に対応した画像信号の書き込みが行われる。

具体的に図７では、第１フレーム期間Ｆ１において、グループＧＬ１−１に属する走査線
Ｇ１に接続された画素１１４に、赤色に対応した画像信号を入力する。次いで、グループ
ＧＬ２−１に属する走査線Ｇｊ＋１に接続された画素１１４に、緑色に対応した画像信号
を入力する。次いで、グループＧＬ３−１に属する走査線Ｇ２ｊ＋１に接続された画素１
１４に、青色に対応した画像信号を入力する。次いで、グループＧＬ１−１に属する走査
線Ｇ２に接続された画素１１４に、赤色に対応した画像信号を入力する。

以下、同様の動作が、グループＧＬ１−１に属する走査線Ｇに接続された画素１１４と、
グループＧＬ２−１に属する走査線Ｇに接続された画素１１４と、グループＧＬ３−１に
属する走査線Ｇに接続された画素１１４において、順に行われる。

そして、グループＧＬ１−１に属する走査線Ｇに接続された全ての画素１１４に、赤色に
対応した画像信号が入力されたら、次にグループＧＬ１−２に属する走査線Ｇに接続され
た全ての画素１１４に、グループＧＬ１−１の場合と同様に、赤色に対応した画像信号を
順に入力する。また、グループＧＬ２−１に属する走査線Ｇに接続された全ての画素１１
４に、緑色に対応した画像信号が入力されたら、次にグループＧＬ２−２に属する走査線
Ｇに接続された全ての画素１１４に、グループＧＬ２−１の場合と同様に、緑色に対応し
た画像信号を順に入力する。また、グループＧＬ３−１に属する走査線Ｇに接続された全
ての画素１１４に、青色に対応した画像信号が入力されたら、次にグループＧＬ３−２に
属する走査線Ｇに接続された全ての画素１１４に、グループＧＬ３−１の場合と同様に、
青色に対応した画像信号を順に入力する。

上記動作を順次繰り返すことで、最終的には、第１フレーム期間Ｆ１において、第１領域
１１０ａが有する全ての画素１１４に、赤色に対応した画像信号が入力される。また、第
２領域１１０ｂが有する全ての画素１１４に、緑色に対応した画像信号が入力される。ま
た、第３領域１１０ｃが有する全ての画素１１４に、青色に対応した画像信号が入力され
る。

一方、グループＧＬ１−１に属する走査線Ｇに接続された全ての画素１１４に、赤色に対
応した画像信号が入力された後、光供給部１０６から上記画素１１４に赤色の光が供給さ
れる。図７では、赤色に対応した画像信号が画素１１４に入力される期間を、書き込み期
間Ｔａ＿Ｒとし、光供給部１０６から画素１１４に赤色の光が供給される期間を、表示期
間Ｔｒ＿Ｒとして示す。なお、グループＧＬ１−１に属する走査線Ｇに接続された画素１
１４への光の供給は、グループＧＬ１−１以外の走査線Ｇに接続された画素１１４への画
像信号の書き込みと、並行して行うことができる。

また、同様に、グループＧＬ２−１に属する走査線Ｇに接続された全ての画素１１４に、
緑色に対応した画像信号が入力された後、光供給部１０６から上記画素１１４に緑色の光
が供給される。図７では、緑色に対応した画像信号が画素１１４に入力される期間を、書
き込み期間Ｔａ＿Ｇとし、光供給部１０６から画素１１４に緑色の光が供給される期間を
、表示期間Ｔｒ＿Ｇとして示す。そして、グループＧＬ２−１に属する走査線Ｇに接続さ
れた画素１１４への光の供給は、グループＧＬ２−１以外の走査線Ｇに接続された画素１
１４への画像信号の書き込みと、並行して行うことができる。

また、同様に、グループＧＬ３−１に属する走査線Ｇに接続された全ての画素１１４に、
青色に対応した画像信号が入力された後、光供給部１０６から上記画素１１４に青色の光
が供給される。図７では、青色に対応した画像信号が画素１１４に入力される期間を、書
き込み期間Ｔａ＿Ｂとし、光供給部１０６から画素１１４に青色の光が供給される期間を
、表示期間Ｔｒ＿Ｂとして示す。そして、グループＧＬ３−１に属する走査線Ｇに接続さ
れた画素１１４への光の供給は、グループＧＬ３−１以外の走査線Ｇに接続された画素１
１４への画像信号の書き込みと、並行して行うことができる。

そして、グループＧＬ１−１の場合と同様に、グループＧＬ１−２乃至グループＧＬ１−
４に属する走査線Ｇに接続された全ての画素１１４に対しても、光供給部１０６から順に
赤色の光が供給される。その結果、最終的には、第１フレーム期間Ｆ１において、第１領
域１１０ａに、赤色に対応した画像の一部が表示される。また、グループＧＬ２−１の場
合と同様に、グループＧＬ２−２乃至グループＧＬ２−４に属する走査線Ｇに接続された
全ての画素１１４に対しても、光供給部１０６から順に緑色の光が供給される。その結果
、最終的には、第１フレーム期間Ｆ１において、第２領域１１０ｂに、緑色に対応した画
像の一部が表示される。また、グループＧＬ３−１の場合と同様に、グループＧＬ３−２
乃至グループＧＬ３−４に属する走査線Ｇに接続された全ての画素１１４に対しても、光
供給部１０６から順に青色の光が供給される。その結果、最終的には、第１フレーム期間
Ｆ１において、第３領域１１０ｃに、青色に対応した画像の一部が表示される。

なお、図７では、画像信号が入力された後、上記画像信号の電位に従って液晶層に含まれ
る液晶分子の配向の変化が収束するのを待ってから、画素１１４への光の供給を行う場合
を例示している。そのため、例えば、書き込み期間Ｔａ＿Ｒが終了してから、表示期間Ｔ
ｒ＿Ｒが開始されるまで、所定の時間が設けられている。上記所定の時間は、液晶の応答
速度に合わせて定めることができる。

また、図７では、複数の各領域から順に一走査線Ｇずつ選択し、選択された走査線Ｇに接
続された画素に画像信号を入力する場合を例に挙げている。しかし、本発明の一態様では
、走査線Ｇ１乃至走査線Ｇｙを順に選択し、選択された走査線Ｇに接続された画素に画像
信号を入力するようにしても良い。

次いで、第２フレーム期間Ｆ２及び第３フレーム期間Ｆ３においても、第１フレーム期間
Ｆ１と同様の動作を繰り返す。ただし、第２フレーム期間Ｆ２では、第１領域１１０ａに
おいて、青色に対応した画像信号の書き込み及び青色の光の供給を行い、第２領域１１０
ｂにおいて、赤色に対応した画像信号の書き込み及び赤色の光の供給を行い、第３領域１
１０ｃにおいて、緑色に対応した画像信号の書き込み及び緑色の光の供給を行うようにす
る。また、第３フレーム期間Ｆ３では、第１領域１１０ａにおいて、緑色に対応した画像
信号の書き込み及び緑色の光の供給を行い、第２領域１１０ｂにおいて、青色に対応した
画像信号の書き込み及び青色の光の供給を行い、第３領域１１０ｃにおいて、赤色に対応
した画像信号の書き込み及び赤色の光の供給を行うようにする。

そして、第１領域１１０ａ、第２領域１１０ｂ、第３領域１１０ｃの全てにおいて、第１
フレーム期間Ｆ１乃至第３フレーム期間Ｆ３が終了し、且つ各領域の全ての画素への光の
供給が行われることで、フルカラーの画像を画素部１１０に表示することができる。

なお、図７では、信号線駆動回路１１１から信号線Ｓ１乃至信号線Ｓｘに、画像信号を順
に入力する点順次駆動の場合のタイミングチャートを例示している。しかし、本発明の一
態様に係る液晶表示装置は、信号線駆動回路１１１から信号線Ｓ１乃至信号線Ｓｘに一斉
に画像信号を入力する線順次駆動を用いていても良い。或いは、本発明の一態様に係る液
晶表示装置は、複数の信号線Ｓごとに順に、画像信号を入力する駆動方法を用いていても
良い。

また、図７では、各領域が有する走査線Ｇを、それぞれ４つのグループに分割した場合を
例示している。しかし、各領域が有する走査線Ｇは必ずしも４つのグループに分割する必
要は無く、４以外の数のグループで分割しても良いし、分割しなくとも良い。

また、図７では、上記グループごとに画像信号の書き込みが終了した時点で、光供給部か
らの光の供給を順次開始している。上記構成により、画素部の全ての画素において画像信
号の書き込みが終了した時点で、光供給部からの光の供給を開始する場合よりも、表示期
間を長く確保することができる、或いは１フレーム期間を短くすることができる。

また、図７では、書き込み期間において、光供給部１０６から画素１１４への光の供給は
行われていない。しかし、書き込み期間が開始された直後は、液晶層における液晶分子の
配向の変化は小さい。よって、書き込み期間が開始されてから液晶分子の配向の変化が観
察者に視認されるまでの間は、光供給部１０６から画素１１４への光の供給を行うように
しても良い。ただし、書き込み期間の当初に画素１１４に供給される光の色相は、上記書
き込み期間の前に設けられた表示期間における光の色相と同じとする。

図６及び図７に示す本発明の一態様に係る液晶表示装置では、画素部を複数の領域に分割
し、領域ごとに異なる色相の光を順次供給することで、フルカラー画像の表示を行うこと
で、特定の時刻に着目すると、隣接する領域に供給される光の色相を、互いに異ならせる
ことができる。よって、図５の場合とは異なり、カラーブレイクの発生を防ぐことができ
る。また、本発明の一態様に係る液晶表示装置は、カラーフィルタを用いる必要がないた
め、光供給部から発せられる光の利用効率を高めることができ、液晶表示装置全体の消費
電力を低減させることができる。

（実施の形態２）
本実施の形態では、本発明の一態様に係る液晶表示装置の、駆動回路の構成について説明
する。

図８に、図２に示したパネル１０５の構成を、ブロック図で一例として示す。図８に示す
パネル１０５は、画素部１１０と、信号線駆動回路１１１と、走査線駆動回路１１２とを
有している。信号線駆動回路１１１は、シフトレジスタ１５０、第１記憶回路１５１、第
２記憶回路１５２、レベルシフタ１５３、ＤＡＣ（ＤＡコンバータ）１５４、アナログバ
ッファ１５５を有している。また、走査線駆動回路１１２は、シフトレジスタ１５６、デ
ジタルバッファ１５７を有している。

次いで、図８に示すパネル１０５の動作について説明する。シフトレジスタ１５０に、信
号線駆動回路１１１用のスタートパルス信号ＳＰ及びクロック信号ＣＫが入力されると、
シフトレジスタ１５０は、パルスが順次シフトするタイミング信号を生成する。

第１記憶回路１５１には、画像信号ＩＭＧが入力される。そして、第１記憶回路１５１に
タイミング信号が入力されると、該タイミング信号のパルスに従って、画像信号ＩＭＧが
サンプリングされ、第１記憶回路１５１が有する複数の記憶素子に順に書き込まれる。第
１記憶回路１５１に書き込まれた画像信号ＩＭＧは、保持される。

なお、第１記憶回路１５１が有する複数の記憶素子に順に画像信号ＩＭＧを書き込んでも
良いが、第１記憶回路１５１が有する複数の記憶素子をいくつかのグループに分け、該グ
ループごとに並行して画像信号ＩＭＧを入力する、いわゆる分割駆動を行っても良い。な
おこのときのグループ内の記憶素子数を分割数と呼ぶ。例えば４つの記憶素子ごとにグル
ープに分けた場合、４分割で分割駆動することになる。

第２記憶回路１５２には、ラッチ信号ＬＰが入力される。第１記憶回路１５１への、画像
信号ＩＭＧの書き込みが一通り終了した後、帰線期間において、第２記憶回路１５２に入
力されるラッチ信号ＬＰのパルスに従い、第１記憶回路１５１に保持されている画像信号
ＩＭＧが、第２記憶回路１５２に一斉に書き込まれ、保持される。画像信号ＩＭＧを第２
記憶回路１５２に送出し終えた第１記憶回路１５１では、再びシフトレジスタ１５０から
のタイミング信号に従って、次の画像信号ＩＭＧの書き込みが順次行われる。この２順目
の１ライン期間中には、第２記憶回路１５２に書き込まれ、保持されている画像信号ＩＭ
Ｇが、レベルシフタ１５３において、その電圧の振幅を調整された後、ＤＡＣ１５４に送
られる。

ＤＡＣ１５４には、画像信号ＩＭＧの極性の反転を制御する信号ＲＰが、コントローラか
ら入力される。ＤＡＣ１５４は、信号ＲＰに従って、レベルシフタ１５３から入力された
デジタルの画像信号ＩＭＧを、正の極性を有するアナログの画像信号ＩＭＧ、または負の
極性を有するアナログの画像信号ＩＭＧに変換する。そして、アナログに変換された画像
信号ＩＭＧは、アナログバッファ１５５に送られる。ＤＡＣ１５４から送られてきた画像
信号ＩＭＧは、アナログバッファ１５５から信号線を介して画素部１１０に送られる。

一方、走査線駆動回路１１２において、シフトレジスタ１５６は、走査線駆動回路１１２
用のスタート信号ＳＰ及びクロック信号ＣＫが入力されると、パルスが順次シフトする走
査信号ＳＣＮを生成する。シフトレジスタ１５０から出力された走査信号ＳＣＮは、デジ
タルバッファ１５７から走査線を介して画素部１１０に送られる。

画素部１１０が有する画素は、走査線駆動回路１１２から走査線に入力された走査信号Ｓ
ＣＮにより選択される。信号線駆動回路１１１から信号線を介して画素部１１０に送られ
た画像信号ＩＭＧは、上記選択された画素に入力される。

なお、図８では、コントローラ１０３からの命令に従って、画像信号の極性の反転をパネ
ル１０５の内部において行う場合について例示した。しかし、画像信号の極性の反転は、
コントローラ１０３の内部において行われても良い。この場合、正の極性を有するアナロ
グの画像信号と、負の極性を有するアナログの画像信号とが、コントローラから信号線駆
動回路に入力されるものとする。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態３）
本発明の一態様に係る液晶表示装置では、非晶質、微結晶、多結晶又は単結晶である、シ
リコン又はゲルマニウムなどの半導体膜にチャネル形成領域を有するトランジスタが用い
られていても良いし、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコ
ンよりも低い半導体膜にチャネル形成領域を有するトランジスタが用いられていても良い
。シリコンとしては、プラズマＣＶＤ法などの気相成長法若しくはスパッタリング法で作
製された非晶質シリコン、非晶質シリコンをレーザーアニールなどの処理により結晶化さ
せた多結晶シリコン、単結晶シリコンウェハに水素イオン等を注入して表層部を剥離した
単結晶シリコンなどを用いることができる。

電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸素欠損
が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ Ｏｘｉｄｅ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。そのた
め、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタは、オフ電
流が著しく小さく、信頼性が高い。

具体的に、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタのオ
フ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１
０^６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧
（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナ
ライザの測定限界以下、すなわち１×１０^−１３Ａ以下という特性を得ることができる。
この場合、トランジスタのチャネル幅で規格化したオフ電流は、１００ｚＡ／μｍ以下で
あることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または
容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定
を行った。当該測定では、高純度化された酸化物半導体膜を上記トランジスタのチャネル
形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ
電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの
場合に、数十ｙＡ／μｍという、さらに小さいオフ電流が得られることが分かった。従っ
て、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電
流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。

なお、特に断りがない限り、本明細書でオフ電流とは、ｎチャネル型トランジスタにおい
ては、ドレインをソースとゲートよりも高い電位とした状態において、ソースの電位を基
準としたときのゲートの電位が０Ｖ以下であるときに、ソースとドレインの間に流れる電
流のことを意味する。或いは、本明細書でオフ電流とは、ｐチャネル型トランジスタにお
いては、ドレインをソースとゲートよりも低い電位とした状態において、ソースの電位を
基準としたときのゲートの電位が０Ｖ以上であるときに、ソースとドレインの間に流れる
電流のことを意味する。

次いで、酸化物半導体膜にチャネル形成領域を有するトランジスタの一例について、図面
を参照して説明する。

図９（Ａ）に、画素に設けられたトランジスタ２０１と、駆動回路に設けられたトランジ
スタ２０２の断面構造を、一例として示す。

図９（Ａ）に示すトランジスタ２０１は、絶縁表面上に設けられた、ゲートとして機能す
る導電膜２０４と、導電膜２０４上の絶縁膜２０５と、絶縁膜２０５上において導電膜２
０４と重なる位置に設けられた半導体膜２０６と、半導体膜２０６上においてソースまた
はドレインとして機能する導電膜２０７及び導電膜２０８と、を有する。また、図９（Ａ
）では、半導体膜２０６、導電膜２０７及び導電膜２０８上に、絶縁膜２０９及び絶縁膜
２１０が、順に積層するように設けられている。トランジスタ２０１は、絶縁膜２０９及
び絶縁膜２１０をその構成要素に含んでいても良い。

また、絶縁膜２０９及び絶縁膜２１０上には、樹脂を用いた絶縁膜２１１が設けられてい
る。そして、絶縁膜２０９、絶縁膜２１０、及び絶縁膜２１１には開口部が設けられてお
り、絶縁膜２１１上には、当該開口部において導電膜２０７に接続された導電膜２０３が
設けられている。導電膜２０３は、液晶素子の第１電極として機能する。

例えば、液晶素子は第１電極及び第２電極と、第１電極及び第２電極により電界が加えら
れる液晶層とを有する。よって、液晶素子をトランジスタ２０１上に形成する場合、導電
膜２０３に加え、第２電極として機能する導電膜と、液晶層とを、絶縁膜２１１上に設け
ればよい。

また、絶縁膜２１１に樹脂を用いることで、導電膜２０３の被形成表面に凹凸が生じるの
を防ぐ、すなわち、導電膜２０３の被形成表面の平坦性を高めることができる。

具体的に、絶縁膜２１１として、アクリル樹脂、エポキシ樹脂、ベンゾシクロブテン系樹
脂、ポリイミド、ポリアミド等の有機材料を用いることができる。また上記有機材料の他
に、シリコーン樹脂等を用いることができる。なお、これらの材料で形成される絶縁膜を
複数積層させることで、より平坦性の高い絶縁膜２１１を形成することができる。

また、導電膜２０３として、酸化インジウム、酸化インジウム−酸化スズ（ＩＴＯ：Ｉｎ
ｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、珪素若しくは酸化珪素を含有した酸化インジウム−酸
化スズ、酸化インジウム−酸化亜鉛（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、酸化タン
グステン及び酸化亜鉛を含有した酸化インジウム、窒素を含ませたＡｌ−Ｚｎ系酸化物半
導体、窒素を含ませたＺｎ系酸化物半導体、窒素を含ませたＳｎ−Ｚｎ系酸化物半導体、
金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、
モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）
、チタン（Ｔｉ）の他、元素周期表の第１族または第２族に属する元素、すなわちリチウ
ム（Ｌｉ）やセシウム（Ｃｓ）等のアルカリ金属、およびマグネシウム（Ｍｇ）、カルシ
ウム（Ｃａ）、ストロンチウム（Ｓｒ）等のアルカリ土類金属、およびこれらを含む合金
（ＭｇＡｇ、ＡｌＬｉ）、ユウロピウム（Ｅｕ）、イッテルビウム（Ｙｂ）等の希土類金
属およびこれらを含む合金などを用いることができる。なお、導電膜２０３は、例えばス
パッタリング法や蒸着法（真空蒸着法を含む）等により上記材料を用いて導電膜を形成し
た後、フォトリソグラフィ法を用いたエッチングにより当該導電膜を所望の形状に加工す
ることで、形成することができる。

また、図９（Ａ）に示すトランジスタ２０２は、絶縁表面上に設けられた、ゲートとして
機能する導電膜２１２と、導電膜２１２上の絶縁膜２０５と、絶縁膜２０５上において導
電膜２１２と重なる位置に設けられた半導体膜２１３と、半導体膜２１３上においてソー
スまたはドレインとして機能する導電膜２１４及び導電膜２１５と、を有する。また、図
９（Ａ）では、半導体膜２１３、導電膜２１４及び導電膜２１５上に、絶縁膜２０９及び
絶縁膜２１０が順に積層するように設けられている。また、絶縁膜２０９及び絶縁膜２１
０上には、樹脂を用いた絶縁膜２１１が設けられている。

なお、図９（Ａ）では、駆動回路が有するトランジスタ２０２のバックゲートとして機能
する導電膜を、画素において液晶素子の電極として機能する導電膜２０３と共に、絶縁膜
２１１上に形成しても良い。上記構成により、一の導電膜をエッチング等により所望の形
状に加工することにより、導電膜２０３と、バックゲートとして機能する導電膜とを形成
することができる。よって、液晶表示装置の作製工程を増やすことなく、バックゲートと
して機能する導電膜を設けることができる。

バックゲートはフローティングの状態であっても良いし、電位が他から与えられる状態で
あっても良い。後者の場合、通常のゲート（フロントゲート）及びバックゲートに同じ高
さの電位が与えられていても良いし、バックゲートにのみ接地電位などの固定の電位が与
えられていても良い。バックゲートに与える電位を制御することで、トランジスタ２０２
の閾値電圧を制御することができる。また、バックゲートを設けることで、チャネル形成
領域が増え、ドレイン電流の増加を実現することができる。また、バックゲートを設ける
ことで、半導体膜に空乏層ができやすくなるため、Ｓ値の改善を図ることができる。

また、図９（Ａ）では、半導体膜２０６及び半導体膜２１３と絶縁膜２１１の間に、絶縁
膜２０９及び絶縁膜２１０が設けられている場合を例示しているが、半導体膜２０６及び
半導体膜２１３と絶縁膜２１１の間に設けられる絶縁膜は、一層であっても良いし、３以
上の複数層であっても良い。

絶縁膜２１０は、化学量論的組成以上の酸素が含まれており、加熱により上記酸素の一部
を半導体膜２０６に供給する機能を有する絶縁膜であることが望ましい。また、絶縁膜２
１０は、欠陥が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダン
グリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１×１０^１８ｓｐ
ｉｎｓ／ｃｍ^３以下であることが好ましい。ただし、絶縁膜２１０を半導体膜２０６及び
半導体膜２１３上に直接設けると、絶縁膜２１０の形成時に半導体膜２０６にダメージが
与えられる場合、図９（Ａ）に示すように、絶縁膜２０９を半導体膜２０６及び半導体膜
２１３と絶縁膜２１０の間に設けると良い。絶縁膜２０９は、その形成時に半導体膜２０
６に与えるダメージが絶縁膜２１０の場合よりも小さく、なおかつ、酸素を透過する機能
を有する絶縁膜であることが望ましい。ただし、半導体膜２０６及び半導体膜２１３に与
えられるダメージを小さく抑えつつ、半導体膜２０６及び半導体膜２１３上に直接絶縁膜
２１０を形成することができるのであれば、絶縁膜２０９は必ずしも設けなくとも良い。

絶縁膜２０９は、欠陥が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコ
ンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０
^１７ｓｐｉｎｓ／ｃｍ^３以下であることが好ましい。これは、絶縁膜２０９に含まれる欠
陥密度が多いと、当該欠陥に酸素が結合してしまい、絶縁膜２０９における酸素の透過量
が減少してしまうためである。

また、絶縁膜２０９と半導体膜２０６及び半導体膜２１３との界面に欠陥が少ないことが
好ましく、代表的には、磁場の向きを膜面に対して平行に印加したＥＳＲ測定により、半
導体膜２０６及び半導体膜２１３に用いられる酸化物半導体中の酸素欠損に由来するｇ＝
１．９３に現れる信号のスピン密度が１×１０^１７ｓｐｉｎｓ／ｃｍ^３以下、更には検出
下限以下であることが好ましい。

具体的に、絶縁膜２０９または絶縁膜２１０として、酸化シリコン膜または酸化窒化シリ
コン膜を用いることができる。

次いで、図９（Ｂ）に、図９（Ａ）に示した断面構造に、さらに絶縁膜２１０と絶縁膜２
１１の間に絶縁膜２１７を設けた場合の、トランジスタ２０１と、トランジスタ２０１に
接続された導電膜２０３と、トランジスタ２０２の断面構造を、一例として示す。絶縁膜
２１７は、酸素、水素、水の拡散を防ぐブロッキング効果を有することが、望ましい。或
いは、絶縁膜２１７は、水素、水の拡散を防ぐブロッキング効果を有することが、望まし
い。

絶縁膜は、密度が高くて緻密である程、また未結合手が少なく化学的に安定である程、よ
り高いブロッキング効果を示す。酸素、水素、水の拡散を防ぐブロッキング効果を示す絶
縁膜は、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガ
リウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウ
ム等を用いて、形成することができる。水素、水の拡散を防ぐブロッキング効果を示す絶
縁膜は、例えば、窒化シリコン、窒化酸化シリコン等を用いることができる。

絶縁膜２１７が水、水素などの拡散を防ぐブロッキング効果を有する場合、樹脂を用いた
絶縁膜２１１や、パネルの外部に存在する水、水素などの不純物が、半導体膜２０６また
は半導体膜２１３に侵入するのを防ぐことができる。半導体膜２０６または半導体膜２１
３に酸化物半導体を用いる場合、酸化物半導体に侵入した水または水素の一部は電子供与
体（ドナー）となるため、上記ブロッキング効果を有する絶縁膜２１７を用いることで、
トランジスタ２０１及びトランジスタ２０２の閾値電圧がドナーの生成によりシフトする
のを防ぐことができる。

また、半導体膜２０６または半導体膜２１３に酸化物半導体を用いる場合、絶縁膜２１７
が酸素の拡散を防ぐブロッキング効果を有することで、酸化物半導体からの酸素が外部に
拡散するのを防ぐことができる。よって、酸化物半導体中において、ドナーとなる酸素欠
損が低減されるので、トランジスタ２０１及びトランジスタ２０２の閾値電圧がドナーの
生成によりシフトするのを防ぐことができる。

また、絶縁膜２１７と絶縁膜２１１の密着性が、絶縁膜２１０と絶縁膜２１１の密着性よ
りも高い場合、絶縁膜２１７を用いることで、絶縁膜２１１の剥離を防ぐことができる。

なお、半導体膜２０６及び半導体膜２１３として酸化物半導体膜を用いる場合、酸化物半
導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好まし
い。また、該酸化物半導体を用いたトランジスタの電気的特性のばらつきを減らすための
スタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また
、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーと
してハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニ
ウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ
）を含むことが好ましい。

酸化物半導体の中でもＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物などは、炭
化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、スパッタリング法や湿式法
により電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れると
いった利点がある。また、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり
、上記Ｉｎ−Ｇａ−Ｚｎ系酸化物は、ガラス基板上に、電気的特性の優れたトランジスタ
を作製することが可能である。また、基板の大型化にも対応が可能である。

また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。

例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、二
元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物
、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物
、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ
−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−
Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌ
ａ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ
−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−
Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚ
ｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ
系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇ
ａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物
、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることがで
きる。

なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意
味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素
を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電
流を十分に小さくすることが可能であり、また、移動度も高い。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化
物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：
１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／
６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原
子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。

例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。

以下では、酸化物半導体膜の構造について説明する。

酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非
単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化
物半導体膜、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。

非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸
化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の
酸化物半導体膜が典型である。

微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶
ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原
子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜より
も欠陥準位密度が低いという特徴がある。

ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結
晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−Ｏ
Ｓ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内
に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠
陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う
。

ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔ
ｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結
晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡ
ＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察
）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子
の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸
を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。

本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」と
は、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、
８５°以上９５°以下の場合も含まれる。

一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥ
Ｍ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列しているこ
とを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られな
い。

断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有して
いることがわかる。

ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜
のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが
現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属される
ことから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概
略垂直な方向を向いていることが確認できる。

一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌ
ａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは
、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ_４の単結晶酸化
物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）と
して試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に
帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５
６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。

以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不
規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配
列した金属原子の各層は、結晶のａｂ面に平行な面である。

なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形
状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面
または上面の法線ベクトルと平行にならないこともある。

また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜
の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面
近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡ
Ｃ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分
的に結晶化度の異なる領域が形成されることもある。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法
による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れ
る場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性
を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍に
ピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変
動が小さい。よって、当該トランジスタは、信頼性が高い。

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡ
ＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。

ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを
用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが
衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ
−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離する
ことがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基
板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。

また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。

成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。

また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグ
レーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましく
は２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、
スパッタリング粒子の平らな面が基板に付着する。

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体
積％とする。

スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲットについ
て以下に示す。

ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末およびＺｎＯ_Ｚ粉末を所定のｍｏｌ数で混合し、加圧処理後
、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ
−Ｚｎ系酸化物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、
所定のｍｏｌ数比は、例えば、ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末およびＺｎＯ_Ｚ粉末が、２：
２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。な
お、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲッ
トによって適宜変更すればよい。

また、半導体膜２０６及び半導体膜２１３は、金属の原子数比が互いに異なる金属酸化物
のターゲットを用いて形成された複数の酸化物半導体膜が、積層された構造を有していて
も良い。例えば、ターゲットの原子数比は、１層目の酸化物半導体膜がＩｎ：Ｇａ：Ｚｎ
＝１：１：１、２層目の酸化物半導体膜がＩｎ：Ｇａ：Ｚｎ＝３：１：２となるように、
形成しても良い。また、ターゲットの原子数比は、１層目の酸化物半導体膜がＩｎ：Ｇａ
：Ｚｎ＝１：３：２、２層目の酸化物半導体膜がＩｎ：Ｇａ：Ｚｎ＝３：１：２、３層目
の酸化物半導体膜がＩｎ：Ｇａ：Ｚｎ＝１：１：１となるように、形成しても良い。

或いは、半導体膜２０６及び半導体膜２１３は、異なる金属を含む金属酸化物のターゲッ
トを用いて形成された複数の酸化物半導体膜が、積層された構造を有していても良い。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態４）
本実施の形態では、図３（Ｂ）に示す画素１１４を例に挙げて、本発明の一態様に係る液
晶表示装置の、画素１１４の具体的な構成の一例について説明する。

図１０（Ａ）に、画素の上面図を一例として示す。ただし、図１０（Ａ）では、画素１１
４のレイアウトを明確にするために、各種絶縁膜、液晶層、第２電極を省略した上面図を
示す。また、図１０（Ｂ）に、図１０（Ａ）の破線Ａ１―Ａ２、及び破線Ｂ１−Ｂ２にお
ける断面図を示す。

図１０（Ａ）、図１０（Ｂ）に示す画素は、導電膜５０１が、走査線Ｇ、またはトランジ
スタ１１５のゲートとして機能する。また、導電膜５０２は、信号線Ｓ、またはトランジ
スタ１１５のソース及びドレインの一方として機能する。導電膜５０３は、容量素子１１
６が有する電極の一つとして機能する。導電膜５０４は、トランジスタ１１５のソース及
びドレインの他方、または容量素子１１６が有する電極の別の一つとして機能する。

導電膜５０１、導電膜５０３上にはゲート絶縁膜５０６が形成されている。トランジスタ
１１５の半導体膜５０７は、導電膜５０１と重なる位置においてゲート絶縁膜５０６上に
形成されている。

また、図１０（Ａ）、図１０（Ｂ）に示す画素では、導電膜５０３と導電膜５０２とが重
なる位置において、ゲート絶縁膜５０６及び半導体膜５２０が設けられている。具体的に
は、導電膜５０３上にゲート絶縁膜５０６が設けられ、ゲート絶縁膜５０６上に半導体膜
５２０が設けられ、半導体膜５２０上に導電膜５０２が設けられている。半導体膜５２０
を導電膜５０２と導電膜５０３の間に設けることで、導電膜５０２と導電膜５０３の間に
形成される寄生容量を小さく抑えることができる。

また、図１０（Ａ）、図１０（Ｂ）に示す画素では、導電膜５０１と導電膜５０２とが重
なる位置において、ゲート絶縁膜５０６及び半導体膜５２３が設けられている。具体的に
は、導電膜５０１上にゲート絶縁膜５０６が設けられ、ゲート絶縁膜５０６上に半導体膜
５２３が設けられ、半導体膜５２３上に導電膜５０２が設けられている。半導体膜５２３
を導電膜５０１と導電膜５０２の間に設けることで、導電膜５０１と導電膜５０２の間に
形成される寄生容量を小さく抑えることができる。

なお、導電膜５０１、導電膜５０３は、絶縁表面を有する基板５００上に形成された一の
導電膜を所望の形状に加工することで形成することができる。半導体膜５０７、半導体膜
５２０、半導体膜５２３は、ゲート絶縁膜５０６上に形成された一の半導体膜を所望の形
状に加工することで形成することができる。導電膜５０２、導電膜５０４は、ゲート絶縁
膜５０６、半導体膜５０７、半導体膜５２０及び半導体膜５２３上に形成された一の導電
膜を所望の形状に加工することで形成することができる。

さらに、図１０（Ａ）、図１０（Ｂ）に示す画素は、半導体膜５０７、半導体膜５２０、
半導体膜５２３、導電膜５０２、導電膜５０４を覆うように、絶縁膜５１２が形成されて
いる。そして、絶縁膜５１２に形成されたコンタクトホールを介して導電膜５０４と接す
るように、絶縁膜５１２上に導電膜５２１が形成されている。そして、導電膜５２１及び
絶縁膜５１２上に、絶縁膜５１３が形成されている。そして、絶縁膜５１３上には第１電
極５０５が形成されており、絶縁膜５１３に形成されたコンタクトホールを介して、導電
膜５２１と第１電極５０５とが接している。

なお、図１０（Ａ）、図１０（Ｂ）に示す画素では、導電膜５０４と第１電極５０５が、
導電膜５２１を介して接続されているが、本発明の一態様では、導電膜５２１を設けずに
、導電膜５０４と第１電極５０５が接する構成であっても良い。

導電膜５０３と、導電膜５０４とが、ゲート絶縁膜５０６を間に挟んで重なり合っている
部分が、容量素子１１６として機能する。

また、本実施の形態では、導電膜５２１と第１電極５０５とが重なる位置において、第１
電極５０５上にスペーサ５１０が形成されている。

なお、図１０（Ａ）では、スペーサ５１０までが形成された画素の上面図を示している。
図１０（Ｂ）では、スペーサ５１０までが形成されている基板５００と対峙するように、
基板５１４が配置されている様子を示す。

基板５１４上には第２電極５１５が形成されており、第１電極５０５と第２電極５１５の
間には液晶を含む液晶層５１６が設けられている。第１電極５０５と、第２電極５１５と
、液晶層５１６とが重なる部分に液晶素子１１３が形成される。

透過型の液晶表示装置である場合、第１電極５０５と第２電極５１５には、例えば、酸化
珪素を含む酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛
（ＺｎＯ）、酸化インジウム亜鉛、ガリウムを添加した酸化亜鉛（ＧＺＯ）などの透光性
を有する導電材料を用いることができる。反射型の液晶表示装置である場合は、第２電極
５１５に、光を反射もしくは遮蔽する材料、例えば、窒化チタン、窒化ジルコニウム、チ
タン、タングステン、ニッケル、白金、クロム、銀、アルミニウム等を用いることができ
る。

なお、第１電極５０５と液晶層５１６の間、または第２電極５１５と液晶層５１６の間に
、配向膜を適宜設けても良い。配向膜は、ポリイミド、ポリビニルアルコールなどの有機
樹脂を用いて形成することができ、その表面には、ラビングなどの、液晶分子を一定方向
に配列させるための配向処理が施されている。ラビングは、配向膜に接するように、ナイ
ロンなどの布を巻いたローラーを回転させて、上記配向膜の表面を一定方向に擦ることで
、行うことができる。なお、酸化珪素などの無機材料を用い、配向処理を施すことなく、
蒸着法で配向特性を有する配向膜を直接形成することも可能である。

また、液晶層５１６を形成するために行われる液晶の注入は、ディスペンサ式（滴下式）
を用いても良いし、ディップ式（汲み上げ式）を用いていても良い。

なお、基板５１４上には、画素間における液晶の配向の乱れに起因するディスクリネーシ
ョンが視認されるのを防ぐため、或いは、拡散した光が隣接する複数の画素に入射するの
を防ぐために、光を遮蔽することができる遮蔽膜５１７が設けられている。遮蔽膜５１７
には、カーボンブラック、低原子価酸化チタンなどの黒色顔料を含む有機樹脂を用いるこ
とができる。または、クロムを用いた膜で、遮蔽膜を形成することも可能である。

なお、図１０では、第１電極５０５と第２電極５１５の間に液晶層５１６が挟まれている
構造を有する液晶素子１１３を例に挙げて説明したが、本発明の一態様に係る液晶表示装
置はこの構成に限定されない。ＩＰＳ型の液晶素子やブルー相を用いた液晶素子のように
、一対の電極が共に一の基板に形成されていても良い。

次いで、図３（Ｂ）に示す画素１１４を例に挙げて、液晶素子が有する液晶層にブルー相
を示す液晶を用いた場合の、画素１１４の具体的な構成の一例について説明する。

図１１（Ａ）に、画素の上面図を一例として示す。ただし、図１１（Ａ）では、画素１１
４のレイアウトを明確にするために、各種絶縁膜、液晶層、第２電極を省略した上面図を
示す。また、図１１（Ｂ）に、図１１（Ａ）の破線Ｃ１―Ｃ２における断面図を示す。

図１１（Ａ）、図１１（Ｂ）に示す画素は、導電膜６０１が、走査線Ｇ、またはトランジ
スタ１１５のゲートとして機能する。また、導電膜６０２は、信号線Ｓ、またはトランジ
スタ１１５のソース及びドレインの一方として機能する。導電膜６０３は、容量素子１１
６が有する電極の一つとして機能する。導電膜６０４は、トランジスタ１１５のソース及
びドレインの他方、または容量素子１１６が有する電極の別の一つとして機能する。

導電膜６０１、導電膜６０３上にはゲート絶縁膜６０６が形成されている。トランジスタ
１１５の半導体膜６０７は、導電膜６０１と重なる位置においてゲート絶縁膜６０６上に
形成されている。さらに、半導体膜６０７、導電膜６０２、導電膜６０４を覆うように、
絶縁膜６１２と、絶縁膜６１３とが順に形成されている。そして、絶縁膜６１３上には第
１電極６０５及び第２電極６０８が形成されており、絶縁膜６１２及び絶縁膜６１３に形
成されたコンタクトホールにおいて、導電膜６０４と第１電極６０５とが接続されている
。

導電膜６０１、導電膜６０３は、絶縁表面を有する基板６００上に形成された一の導電膜
を所望の形状に加工することで形成することができる。導電膜６０１、導電膜６０３上に
はゲート絶縁膜６０６が形成されている。導電膜６０２、導電膜６０４は、半導体膜６０
７及びゲート絶縁膜６０６上に形成された一の導電膜を所望の形状に加工することで形成
することができる。

なお、導電膜６０３と、導電膜６０４とが、ゲート絶縁膜６０６を間に挟んで重なり合っ
ている部分が、容量素子１１６として機能する。

また、図１１（Ａ）及び図１１（Ｂ）に示す画素では、導電膜６０３とゲート絶縁膜６０
６の間に絶縁膜６０９が形成されている。そして、第１電極６０５と絶縁膜６０９とが重
なる位置において、第１電極６０５上にスペーサ６１０が形成されている。

なお、図１１（Ａ）では、スペーサ６１０までが形成された画素の上面図を示している。
図１１（Ｂ）では、スペーサ６１０までが形成されている基板６００と対峙するように、
基板６１４が配置されている様子を示す。

基板６１４と、第１電極６０５及び第２電極６０８との間には、液晶を含む液晶層６１６
が設けられている。第１電極６０５と、第２電極６０８と、液晶層６１６とを含む領域に
液晶素子１１３が形成される。

第１電極６０５と第２電極６０８には、例えば、酸化珪素を含む酸化インジウムスズ（Ｉ
ＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛、
ガリウムを添加した酸化亜鉛（ＧＺＯ）などの透光性を有する導電材料を用いることがで
きる。

液晶層６１６を形成するために行われる液晶の注入は、ディスペンサ式（滴下式）を用い
ても良いし、ディップ式（汲み上げ式）を用いていても良い。

なお、基板６１４上には、画素間における液晶の配向の乱れに起因するディスクリネーシ
ョンが視認されるのを防ぐため、或いは、拡散した光が隣接する複数の画素に入射するの
を防ぐために、光を遮蔽することができる遮蔽膜が設けられていても良い。遮蔽膜には、
カーボンブラック、低原子価酸化チタンなどの黒色顔料を含む有機樹脂を用いることがで
きる。または、クロムを用いた膜で、遮蔽膜を形成することも可能である。

なお、図１０または図１１において、トランジスタ１１５は、酸化物半導体などのワイド
ギャップ半導体を半導体膜５０７或いは半導体膜６０７に有していても良いし、非晶質、
微結晶、多結晶又は単結晶である、シリコン又はゲルマニウムなどの半導体を半導体膜５
０７或いは半導体膜６０７に有していても良い。

なお、トランジスタ１１５は、半導体膜５０７或いは半導体膜６０７の片側にだけ存在す
るゲートを少なくとも有していれば良いが、半導体膜５０７或いは半導体膜６０７を間に
挟んで存在する一対のゲートを有していても良い。また、トランジスタ１１５は、単数の
ゲートと単数のチャネル形成領域を有するシングルゲート構造であっても良いし、電気的
に接続された複数のゲートを有することで、チャネル形成領域を複数有する、マルチゲー
ト構造であっても良い。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態５）
本発明の一態様に係る液晶表示装置の外観について、図１２を用いて説明する。図１２（
Ａ）は、基板４００１と基板４００６とを封止材４００５によって接着させた液晶表示装
置の上面図である。また、図１２（Ｂ）は、図１２（Ａ）の破線Ａ１−Ａ２における断面
図に相当し、図１２（Ｃ）は、図１２（Ａ）の破線Ｂ１−Ｂ２における断面図に相当する
。なお、図１２では、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード
の液晶表示装置を例示している。

基板４００１上に設けられた画素部４００２と、一対の走査線駆動回路４００４とを囲む
ように、封止材４００５が設けられている。また、画素部４００２、走査線駆動回路４０
０４の上に基板４００６が設けられている。よって、画素部４００２と、走査線駆動回路
４００４とは、基板４００１と封止材４００５と基板４００６とによって封止されている
。

また、基板４００１上の封止材４００５によって囲まれている領域とは異なる領域に、信
号線駆動回路４００３が実装されている。

また、基板４００１上に設けられた画素部４００２、走査線駆動回路４００４は、トラン
ジスタを複数有している。図１２（Ｂ）では、画素部４００２に含まれるトランジスタ４
０１０と、走査線駆動回路４００４に含まれるトランジスタ４０２２とを例示している。
また、図１２（Ｃ）では、画素部４００２に含まれるトランジスタ４０１０を例示してい
る。

画素部４００２及び走査線駆動回路４００４において、トランジスタ４０１０及びトラン
ジスタ４０２２上には、樹脂を用いた絶縁膜４０２０が設けられている。そして、絶縁膜
４０２０上には、液晶素子４０２３の第１電極４０２１と、導電膜４０２４とが設けられ
ている。導電膜４０２４は、絶縁膜４０２０に蓄積された電荷の放電経路として機能させ
ることができる。或いは、導電膜４０２４及び絶縁膜４０２０をトランジスタ４０２２の
構成要素とし、導電膜４０２４をバックゲートとして機能させることもできる。

また、絶縁膜４０２０、第１電極４０２１、及び導電膜４０２４上には、絶縁膜４０２５
が設けられている。絶縁膜４０２５は、水、水素などの拡散を防ぐブロッキング効果が高
いことが望ましい。絶縁膜４０２５として、窒化シリコン膜、窒化酸化シリコン膜などを
用いることができる。

また、図１２（Ｂ）及び図１２（Ｃ）に示すように、本発明の一態様では、絶縁膜４０２
０は、パネルの端部において除去されている。そして、絶縁膜４０２０上の絶縁膜４０２
５は、封止材４００５と基板４００１の間において、トランジスタ４０１０及びトランジ
スタ４０２２のゲート絶縁膜として機能する絶縁膜４０２６と接している。

絶縁膜４０２５及び絶縁膜４０２６の、水、水素などの拡散を防ぐブロッキング効果が高
い場合、パネルの端部において絶縁膜４０２５と絶縁膜４０２６とが接することで、パネ
ルの端部から、または封止材４００５から、水、水素などがトランジスタ４０１０及びト
ランジスタ４０２２がそれぞれ有する半導体膜に侵入するのを、防ぐことができる。

また、絶縁膜４０２５上には、液晶素子４０２３の第２電極４０２７が設けられている。
そして、第２電極４０２７及び絶縁膜４０２５と、基板４００６との間には、液晶層４０
２８が設けられている。液晶素子４０２３は、第１電極４０２１、第２電極４０２７、及
び液晶層４０２８を有する。

なお、本発明の一態様に係る液晶表示装置において、液晶層には、例えば、サーモトロピ
ック液晶またはリオトロピック液晶に分類される液晶材料を用いることができる。或いは
、液晶層には、例えば、ネマチック液晶、スメクチック液晶、コレステリック液晶、また
は、ディスコチック液晶に分類される液晶材料を用いることができる。或いは、液晶層に
は、例えば、強誘電性液晶、または反強誘電性液晶に分類される液晶材料を用いることが
できる。或いは、液晶層には、例えば、主鎖型高分子液晶、側鎖型高分子液晶、或いは、
複合型高分子液晶などの高分子液晶、または低分子液晶に分類される液晶材料を用いるこ
とができる。或いは、液晶層には、例えば、高分子分散型液晶（ＰＤＬＣ）に分類される
液晶材料を用いることができる。

また、配向膜を用いないブルー相を示す液晶を液晶層に用いてもよい。ブルー相は液晶相
の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転
移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラ
ル剤や紫外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶とカイラル剤
とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向
処理が不要であり、視野角依存性が小さいため好ましい。

液晶素子４０２３では、第１電極４０２１と第２電極４０２７の間に与えられる電圧の値
に従って、液晶層４０２８に含まれる液晶分子の配向が変化し、透過率が変化する。よっ
て、液晶素子４０２３は、第１電極４０２１に与えられる画像信号の電位によって、その
透過率が制御されることで、階調を表示することができる。

また、信号線駆動回路４００３からの画像信号や、ＦＰＣ４０１８からの各種制御信号及
び電源電位は、引き回し配線４０３０及び４０３１を介して、走査線駆動回路４００４ま
たは画素部４００２に与えられる。

また、本実施の形態では、液晶の駆動方法としてＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モードを用いる場合を例示したが、液晶の駆動方法としては、ＴＮ（
Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅ
ｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＭＶＡ（
Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（
Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍ
ｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ブルー相モード、ＴＢＡ（Ｔ
ｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モード、ＶＡ−ＩＰＳモード、Ｅ
ＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ
）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モー
ド、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）
モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａ
ｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａ
ｌ）モード、ゲストホストモード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）
モードなどを適用することも可能である。

図１３（Ａ）、図１３（Ｂ）に、ＶＡモードの液晶素子の、断面構造の一例を示す。

トランジスタが形成された第１基板５０２０１と、第２基板５０２０２との間に、液晶層
５０２００が設けられている。第１基板５０２０１上には、第１電極５０２０５が形成さ
れている。第２基板５０２０２上には、第２電極５０２０６が形成されている。第１基板
５０２０１の液晶層５０２００と反対側には、第１偏光板５０２０３が配置されている。
第２基板５０２０２の液晶層５０２００と反対側には、第２偏光板５０２０４が配置され
ている。なお、第１偏光板５０２０３と第２偏光板５０２０４とは、クロスニコルになる
ように配置されている。

図１３（Ａ）は、第１電極５０２０５及び第２電極５０２０６に電圧が印加（縦電界方式
と呼ぶ）された場合の断面の模式図である。液晶分子が横に並んだ状態となるため、バッ
クライトからの光は液晶分子の複屈折の影響を受ける。そして、第１偏光板５０２０３と
第２偏光板５０２０４とがクロスニコルになるように配置されているため、バックライト
からの光は基板を通過する。

図１３（Ｂ）は、第１電極５０２０５及び第２電極５０２０６に電圧が印加されていない
場合の断面の模式図である。液晶分子が縦に並んだ状態となるため、バックライトからの
光は液晶分子の複屈折の影響を受けない。そして、第１偏光板５０２０３と第２偏光板５
０２０４とがクロスニコルになるように配置されているため、バックライトからの光は基
板を通過しない。

図１３（Ｃ）、図１３（Ｄ）に、ＭＶＡモードの液晶素子の、断面構造の一例を示す。

トランジスタが形成された第１基板５０２１１と、第２基板５０２１２の間に、液晶層５
０２１０が設けられている。第１基板５０２１１上には、第１電極５０２１５が形成され
ている。第２基板５０２１２上には、第２電極５０２１６が形成されている。第１電極５
０２１５上には、配向制御用に第１突起物５０２１７が形成されている。第２電極５０２
１６上には、配向制御用に第２突起物５０２１８が形成されている。第１基板５０２１１
の液晶層５０２１０と反対側には、第１偏光板５０２１３が配置されている。第２基板５
０２１２の液晶層５０２１０と反対側には、第２偏光板５０２１４が配置されている。な
お、第１偏光板５０２１３と第２偏光板５０２１４とは、クロスニコルになるように配置
されている。

図１３（Ｃ）は、第１電極５０２１５及び第２電極５０２１６に電圧が印加（縦電界方式
と呼ぶ）された場合の断面の模式図である。液晶分子が第１突起物５０２１７及び第２突
起物５０２１８に対して倒れて並んだ状態となるため、バックライトからの光は液晶分子
の複屈折の影響を受ける。そして、第１偏光板５０２１３と第２偏光板５０２１４とがク
ロスニコルになるように配置されているため、バックライトからの光は基板を通過する。

図１３（Ｄ）は、第１電極５０２１５及び第２電極５０２１６に電圧が印加されていない
場合の断面の模式図である。液晶分子が縦に並んだ状態となるため、バックライトからの
光は液晶分子の複屈折の影響を受けない。そして、第１偏光板５０２１３と第２偏光板５
０２１４とがクロスニコルになるように配置されているため、バックライトからの光は基
板を通過しない。

図１３（Ｅ）、図１３（Ｆ）に、ＩＰＳモードの液晶素子の、断面構造の一例を示す。

トランジスタが形成された第１基板５０４０１と、第２基板５０４０２との間に、液晶層
５０４００が設けられている。第２基板５０４０２上には、第１電極５０４０５及び第２
電極５０４０６が形成されている。第１基板５０４０１の液晶層５０４００と反対側には
、第１偏光板５０４０３が配置されている。第２基板５０４０２の液晶層５０４００と反
対側には、第２偏光板５０４０４が配置されている。なお、第１偏光板５０４０３と第２
偏光板５０４０４とは、クロスニコルになるように配置されている。

図１３（Ｅ）は、第１電極５０４０５及び第２電極５０４０６に電圧が印加（縦電界方式
と呼ぶ）された場合の断面の模式図である。液晶分子がラビング方向からずれた電気力線
に沿って配向した状態となるため、バックライトからの光は液晶分子の複屈折の影響を受
ける。そして、第１偏光板５０４０３と第２偏光板５０４０４とがクロスニコルになるよ
うに配置されているため、バックライトからの光は基板を通過する。

図１３（Ｆ）は、第１電極５０４０５及び第２電極５０４０６に電圧が印加されていない
場合の断面の模式図である。液晶分子がラビング方向に沿って横に並んだ状態となるため
、バックライトからの光は液晶分子の複屈折の影響を受けない。そして、第１偏光板５０
４０３と第２偏光板５０４０４とがクロスニコルになるように配置されているため、バッ
クライトからの光は基板を通過しない。したがって、黒色表示が行われる。

また、本発明の一態様に係る液晶表示装置は、広視野角を得るための光学補償層が設けら
れていても良い。上記光学補償層は、その屈折率楕円体の光軸がパネルの表面に平行であ
る構造を有していても良いし、その屈折率楕円体の光軸とパネルの表面との間に所定の角
度θが設けられた構造を有していても良い。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態６）
本発明の一態様に係る液晶表示装置は、消費電力を小さく抑えることができる。よって、
携帯情報端末や携帯型ゲーム機などの、電力の供給を常時受けることが困難な携帯用電子
機器の場合、本発明の一態様に係る液晶表示装置を用いることで、連続使用時間を長く確
保することができるので好ましい。

本発明の一態様に係る液晶表示装置は、表示機器、パーソナルコンピュータ、記録媒体を
備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓ
ｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いるこ
とができる。その他に、本発明の一態様に係る液晶表示装置を用いることができる電子機
器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、
デジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプ
レイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオ
プレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け
入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１４
に示す。

図１４（Ａ）は携帯型ゲーム機であり、筐体５００１、筐体５００２、表示部５００３、
表示部５００４、マイクロホン５００５、スピーカー５００６、操作キー５００７、スタ
イラス５００８等を有する。表示部５００３または表示部５００４に、本発明の一態様に
係る液晶表示装置を用いることができる。なお、図１４（Ａ）に示した携帯型ゲーム機は
、２つの表示部５００３と表示部５００４とを有しているが、携帯型ゲーム機が有する表
示部の数は、これに限定されない。

図１４（Ｂ）は表示機器であり、筐体５２０１、表示部５２０２、支持台５２０３等を有
する。表示部５２０２に本発明の一態様に係る液晶表示装置を用いることができる。なお
、表示機器には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての
情報表示用表示機器が含まれる。

図１４（Ｃ）はノート型パーソナルコンピュータであり、筐体５４０１、表示部５４０２
、キーボード５４０３、ポインティングデバイス５４０４等を有する。表示部５４０２に
本発明の一態様に係る液晶表示装置を用いることができる。

図１４（Ｄ）は携帯情報端末であり、第１筐体５６０１、第２筐体５６０２、第１表示部
５６０３、第２表示部５６０４、接続部５６０５、操作キー５６０６等を有する。第１表
示部５６０３は第１筐体５６０１に設けられており、第２表示部５６０４は第２筐体５６
０２に設けられている。そして、第１筐体５６０１と第２筐体５６０２とは、接続部５６
０５により接続されており、第１筐体５６０１と第２筐体５６０２の間の角度は、接続部
５６０５により変更が可能となっている。第１表示部５６０３における映像を、接続部５
６０５における第１筐体５６０１と第２筐体５６０２との間の角度に従って、切り替える
構成としても良い。また、第１表示部５６０３及び第２表示部５６０４の少なくとも一方
に、位置入力装置としての機能が付加された液晶表示装置を用いるようにしても良い。な
お、位置入力装置としての機能は、液晶表示装置にタッチパネルを設けることで付加する
ことができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変
換素子を液晶表示装置の画素部に設けることでも、付加することができる。第１表示部５
６０３または第２表示部５６０４に本発明の一態様に係る液晶表示装置を用いることがで
きる。

図１４（Ｅ）はビデオカメラであり、第１筐体５８０１、第２筐体５８０２、表示部５８
０３、操作キー５８０４、レンズ５８０５、接続部５８０６等を有する。操作キー５８０
４及びレンズ５８０５は第１筐体５８０１に設けられており、表示部５８０３は第２筐体
５８０２に設けられている。そして、第１筐体５８０１と第２筐体５８０２とは、接続部
５８０６により接続されており、第１筐体５８０１と第２筐体５８０２の間の角度は、接
続部５８０６により変更が可能となっている。表示部５８０３における映像の切り替えを
、接続部５８０６における第１筐体５８０１と第２筐体５８０２との間の角度に従って行
う構成としても良い。表示部５８０３に本発明の一態様に係る液晶表示装置を用いること
できる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。

１００ 液晶表示装置
１０１ 記憶装置
１０２ 画像処理回路
１０３ コントローラ
１０４ 反転制御回路
１０５ パネル
１０６ 光供給部
１０７ 光供給部制御回路
１０８ カウンタ
１０９ 信号生成回路
１１０ 画素部
１１０ａ 第１領域
１１０ｂ 第２領域
１１０ｃ 第３領域
１１１ 信号線駆動回路
１１２ 走査線駆動回路
１１３ 液晶素子
１１４ 画素
１１５ トランジスタ
１１６ 容量素子
１５０ シフトレジスタ
１５１ 記憶回路
１５２ 記憶回路
１５３ レベルシフタ
１５４ ＤＡＣ
１５５ アナログバッファ
１５６ シフトレジスタ
１５７ デジタルバッファ
２０１ トランジスタ
２０２ トランジスタ
２０３ 導電膜
２０４ 導電膜
２０５ 絶縁膜
２０６ 半導体膜
２０７ 導電膜
２０８ 導電膜
２０９ 絶縁膜
２１０ 絶縁膜
２１１ 絶縁膜
２１２ 導電膜
２１３ 半導体膜
２１４ 導電膜
２１５ 導電膜
２１７ 絶縁膜
５００ 基板
５０１ 導電膜
５０２ 導電膜
５０３ 導電膜
５０４ 導電膜
５０５ 第１電極
５０６ ゲート絶縁膜
５０７ 半導体膜
５１０ スペーサ
５１２ 絶縁膜
５１３ 絶縁膜
５１４ 基板
５１５ 第２電極
５１６ 液晶層
５１７ 遮蔽膜
５２０ 半導体膜
５２１ 導電膜
５２３ 半導体膜
６００ 基板
６０１ 導電膜
６０２ 導電膜
６０３ 導電膜
６０４ 導電膜
６０５ 第１電極
６０６ ゲート絶縁膜
６０７ 半導体膜
６０８ 第２電極
６０９ 絶縁膜
６１０ スペーサ
６１２ 絶縁膜
６１３ 絶縁膜
６１４ 基板
６１６ 液晶層
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ 封止材
４００６ 基板
４０１０ トランジスタ
４０１８ ＦＰＣ
４０２０ 絶縁膜
４０２１ 第１電極
４０２２ トランジスタ
４０２３ 液晶素子
４０２４ 導電膜
４０２５ 絶縁膜
４０２６ 絶縁膜
４０２７ 第２電極
４０２８ 液晶層
４０３０ 配線
５００１ 筐体
５００２ 筐体
５００３ 表示部
５００４ 表示部
５００５ マイクロホン
５００６ スピーカー
５００７ 操作キー
５００８ スタイラス
５２０１ 筐体
５２０２ 表示部
５２０３ 支持台
５４０１ 筐体
５４０２ 表示部
５４０３ キーボード
５４０４ ポインティングデバイス
５６０１ 筐体
５６０２ 筐体
５６０３ 表示部
５６０４ 表示部
５６０５ 接続部
５６０６ 操作キー
５８０１ 筐体
５８０２ 筐体
５８０３ 表示部
５８０４ 操作キー
５８０５ レンズ
５８０６ 接続部
５０２００ 液晶層
５０２０１ 第１基板
５０２０２ 第２基板
５０２０３ 第１偏光板
５０２０４ 第２偏光板
５０２０５ 第１電極
５０２０６ 第２電極
５０２１０ 液晶層
５０２１１ 第１基板
５０２１２ 第２基板
５０２１３ 第１偏光板
５０２１４ 第２偏光板
５０２１５ 第１電極
５０２１６ 第２電極
５０２１７ 第１突起物
５０２１８ 第２突起物
５０４００ 液晶層
５０４０１ 第１基板
５０４０２ 第２基板
５０４０３ 第１偏光板
５０４０４ 第２偏光板
５０４０５ 第１電極
５０４０６ 第２電極

Claims (3)

1. 画素部と、光供給部と、を有し、
   前記画素部は、第１の領域と、第２の領域と、第３の領域と、を有し、
   前記第１の領域は、複数行の第１の画素を有し、
   前記第２の領域は、複数行の第２の画素を有し、
   前記第３の領域は、複数行の第３の画素を有し、
   前記光供給部は、第１の色相の光と、第２の色相の光と、第３の色相の光と、を前記画素部に供給する機能を有する液晶表示装置であって、
   連続する第１乃至第３のフレーム期間を有し、
   前記第１乃至第３のフレーム期間のそれぞれにおいて、前記複数行の第１の画素のうち第１の行の第１の画素への画像信号の書き込みと、前記複数行の第２の画素のうち第１の行の第２の画素への画像信号の書き込みと、前記複数行の第３の画素のうち第１の行の第３の画素への画像信号の書き込みと、が順に行われた後、前記複数行の第１の画素のうち第２の行の第１の画素への画像信号の書き込みと、前記複数行の第２の画素のうち第２の行の第２の画素への画像信号の書き込みと、前記複数行の第３の画素のうち第２の行の第３の画素への画像信号の書き込みと、が順に行われ、
   前記第１のフレーム期間では、前記第１の領域に前記第１の色相の光が供給され、前記第２の領域に前記第２の色相の光が供給され、前記第３の領域に前記第３の色相の光が供給され、
   前記第２のフレーム期間では、前記第１の領域に前記第２の色相の光が供給され、前記第２の領域に前記第３の色相の光が供給され、前記第３の領域に前記第１の色相の光が供給され、
   前記第３のフレーム期間では、前記第１の領域に前記第３の色相の光が供給され、前記第２の領域に前記第１の色相の光が供給され、前記第３の領域に前記第２の色相の光が供給され、
   前記第１のフレーム期間において前記第１の行の第１の画素へ書き込まれる画像信号と、前記第２のフレーム期間において前記第１の行の第１の画素へ書き込まれる画像信号とは、電位の極性が互いに同じであり、
   前記第１のフレーム期間において前記第１の行の第１の画素へ書き込まれる画像信号と、前記第３のフレーム期間において前記第１の行の第１の画素へ書き込まれる画像信号とは、電位の極性が互いに反転している液晶表示装置。
2. 画素部と、光供給部と、を有し、
   前記画素部は、第１の領域と、第２の領域と、第３の領域と、を有し、
   前記第１の領域は、複数行の第１の画素を有し、
   前記第２の領域は、複数行の第２の画素を有し、
   前記第３の領域は、複数行の第３の画素を有し、
   前記光供給部は、第１の色相の光と、第２の色相の光と、第３の色相の光と、を前記画素部に供給する機能を有する液晶表示装置であって、
   連続する第１のフレーム期間、第２のフレーム期間、リセット期間、及び第３のフレーム期間を有し、
   前記第１乃至第３のフレーム期間のそれぞれにおいて、前記複数行の第１の画素のうち第１の行の第１の画素への画像信号の書き込みと、前記複数行の第２の画素のうち第１の行の第２の画素への画像信号の書き込みと、前記複数行の第３の画素のうち第１の行の第３の画素への画像信号の書き込みと、が順に行われた後、前記複数行の第１の画素のうち第２の行の第１の画素への画像信号の書き込みと、前記複数行の第２の画素のうち第２の行の第２の画素への画像信号の書き込みと、前記複数行の第３の画素のうち第２の行の第３の画素への画像信号の書き込みと、が順に行われ、
   前記第１のフレーム期間では、前記第１の領域に前記第１の色相の光が供給され、前記第２の領域に前記第２の色相の光が供給され、前記第３の領域に前記第３の色相の光が供給され、
   前記第２のフレーム期間では、前記第１の領域に前記第２の色相の光が供給され、前記第２の領域に前記第３の色相の光が供給され、前記第３の領域に前記第１の色相の光が供給され、
   前記リセット期間では、前記光供給部から前記画素部への光の供給が停止され、かつ、基準電位が前記第１の画素に入力され、
   前記第３のフレーム期間では、前記第１の領域に前記第３の色相の光が供給され、前記第２の領域に前記第１の色相の光が供給され、前記第３の領域に前記第２の色相の光が供給され、
   前記第１のフレーム期間において前記第１の行の第１の画素へ書き込まれる画像信号と、前記第２のフレーム期間において前記第１の行の第１の画素へ書き込まれる画像信号とは、電位の極性が互いに同じであり、
   前記第１のフレーム期間において前記第１の行の第１の画素へ書き込まれる画像信号と、前記第３のフレーム期間において前記第１の行の第１の画素へ書き込まれる画像信号とは、電位の極性が互いに反転している液晶表示装置。
3. 請求項１または請求項２において、
   第１乃至第３の走査線駆動回路を有し、
   前記第１の走査線駆動回路は、前記複数行の第１の画素に電気的に接続され、
   前記第２の走査線駆動回路は、前記複数行の第２の画素に電気的に接続され、
   前記第３の走査線駆動回路は、前記複数行の第３の画素に電気的に接続される液晶表示装置。

Images