KR20130097735A - 액정 표시 장치의 구동 방법 - Google Patents

액정 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR20130097735A
KR20130097735A KR1020137004898A KR20137004898A KR20130097735A KR 20130097735 A KR20130097735 A KR 20130097735A KR 1020137004898 A KR1020137004898 A KR 1020137004898A KR 20137004898 A KR20137004898 A KR 20137004898A KR 20130097735 A KR20130097735 A KR 20130097735A
Authority
KR
South Korea
Prior art keywords
display
data
light emitting
frame period
light
Prior art date
Application number
KR1020137004898A
Other languages
English (en)
Inventor
준 코야마
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20130097735A publication Critical patent/KR20130097735A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/324—Colour aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/332—Displays for viewing with the aid of special glasses or head-mounted displays [HMD]
    • H04N13/341—Displays for viewing with the aid of special glasses or head-mounted displays [HMD] using temporal multiplexing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/063—Waveforms for resetting the whole screen at once
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Abstract

본 발명은 화상의 화질을 향상시키는 것을 과제로 한다. 복수의 프레임 기간마다, 표시 회로에 입력되는 표시 데이터 신호의 데이터 각각을 좌안용 화상 데이터 또는 우안용 화상 데이터로 번갈아 변환하고, 프레임 기간마다, 복수의 표시 회로가 1행 이상의 표시 회로마다 나누어진 복수의 그룹의 각각에서, 각행의 표시 회로에 표시 선택 신호의 펄스를 Z회(Z는 3 이상의 자연수) 순차 입력하고, K개째(K는 2 이상의 자연수)의 프레임 기간에 입력되는 표시 데이터 신호의 데이터와, K-1개째의 프레임 기간에 입력되는 표시 데이터 신호의 데이터를 비교하여 컬러 화상 및 블랙 화상을 선택적으로 표시한다.

Description

액정 표시 장치의 구동 방법{METHOD FOR DRIVING LIQUID CRYSTAL DISPLAY DEVICE}
본 발명의 일 양태는, 액정 표시 장치의 구동 방법에 관한 것이다.
근년, 유사(pseudo) 삼차원 화상을 표시할 수 있는 액정 표시 장치의 개발이 진행되고 있다.
상기 유사 삼차원 화상을 보여줄 수 있는 액정 표시 장치로서는, 예를 들면 인간의 좌우 눈의 시차(parallax)를 이용하여 이차원 화상을 삼차원으로 지각시키는 액정 표시 장치를 들 수 있다. 상기 액정 표시 장치의 일례로는, 화소부에 의해 좌안용 화상 및 우안용 화상을 번갈아 표시시키고, 이 화상을 시인자(viewer)가 양안에 대응하여 액정을 이용한 편광 셔터를 갖춘 안경을 통하여 시인한다. 이 때, 표시 화상이 좌안용 화상일 때에는 안경의 우안에 대응하는 편광 셔터를 닫아서 시인자의 우안으로의 빛의 입사를 차단하고, 표시 화상이 우안용 화상일 때에는 안경의 좌안에 대응하는 편광 셔터를 닫아서 시인자의 좌안으로의 빛의 입사를 차단한다. 그러면, 이차원 화상이 유사적으로 삼차원 화상으로 보인다.
또한, 좌안용 화상 및 우안용 화상의 각각을 표시할 때에, 각 화상을 표시하는 단위 프레임 기간을 복수의 서브 프레임 기간으로 분할하고, 서브 프레임 기간마다 화소 회로(표시 회로라고도 한다)에 조사하는 라이트 유닛(백 라이트를 포함한다)의 빛의 색을 다른 색으로 바꿈으로써, 단위 프레임 기간마다 컬러 화상을 표시하는 방식(필드 시퀀셜 방식이라고도 한다)이 알려져 있다(예를 들면, 특허문헌 1). 필드 시퀀셜 방식을 이용함으로써, 예를 들면 액정 표시 장치에 컬러 필터를 형성할 필요가 없기 때문에, 빛의 투과율을 높게 하는 것이 가능하다.
또, 좌안용 화상 및 우안용 화상의 각각을 복수의 프레임 기간에서 연속하여 표시시키는 방식이 알려져 있다(예를 들면, 특허문헌 2). 상기 방식을 이용함으로써, 편광 셔터를 갖춘 안경에서의, 좌우 눈에 대응하는 편광 셔터의 변환 간격을 길게 할 수 있기 때문에, 프레임 주파수를 높게 한 경우에도 크로스토크(crosstalk)를 억제할 수 있다.
일본국 특개 2003-259395호 공보 일본국 특개 2009-031523호 공보
유사적인 삼차원 화상을 보여줄 수 있는 종래의 액정 표시 장치는 화상의 화질이 낮다는 문제가 있다.
예를 들면, 종래의 액정 표시 장치에서 필드 시퀀셜 방식을 이용하여 화상을 표시하는 경우, 서브 프레임 기간마다 라이트 유닛에서 빛의 색 변환에 의해 색 분리 현상이 발생하고, 화상의 화질이 저하된다.
본 발명의 목적은 화질의 저하를 억제하는 것이다.
본 발명의 일 양태는, X행(X는 2 이상의 자연수) Y열(Y는 자연수)에 배열된 복수의 표시 회로와, 복수의 표시 회로에 중첩하고, 적색 발광 다이오드, 녹색 발광 다이오드 및 청색 발광 다이오드를 포함하는 발광 다이오드군을 복수개 갖춘 라이트 유닛을 구비하고, X개의 표시 선택 신호 중, 각 행의 표시 회로마다 다른 표시 선택 신호가 입력되고, 표시 선택 신호의 펄스에 따라서 복수의 표시 회로의 각각에 표시 데이터 신호가 입력되고, 표시 회로가 표시 데이터 신호의 데이터에 따른 표시 상태가 되는 것에 의해, 우안용 화상 및 좌안용 화상을 변환하여 표시하고, 표시 화상이 좌안용 화상일 때에 시인자의 우안으로의 빛의 입사를 차단하고, 표시 화상이 우안용 화상일 때에 시인자의 좌안으로의 빛의 입사를 차단하는 것이다.
또한, 본 발명의 일 양태에서는 복수의 프레임 기간마다 표시 회로에 입력되는 표시 데이터 신호의 데이터의 각각을 좌안용 화상 데이터 또는 우안용 화상 데이터로 번갈아 변환하고, 프레임 기간마다, 복수의 표시 회로가 1행 이상의 표시 회로마다 나누어진 복수의 그룹 각각에 있어서, 각 행의 표시 회로에 표시 선택 신호의 펄스를 Z회(Z는 3 이상의 자연수) 순차 입력한다. 이것에 의해, 각 프레임 기간의 표시 회로로의 쓰기 속도를 빠르게 하고, 프레임 주파수를 높이기 쉽도록 한다.
또한, 본 발명의 일 양태에서는, K개째(K는 2 이상의 자연수)의 프레임 기간에 입력되는 표시 데이터 신호의 데이터가 K-1개째의 프레임 기간에 입력되는 표시 데이터 신호의 데이터와 같은 눈용 데이터의 경우(양쪽 데이터가 좌안용 및 우안용 중 어느 하나인 경우), K개째의 프레임 기간에, 각 행의 표시 회로에 표시 선택 신호의 펄스를 입력할 때마다, 복수의 발광 다이오드군에 있어서 발광 다이오드를 순차 발광시키고, 라이트 유닛을 복수의 발광 다이오드군에 의해 설정되는 영역마다 순차 점등 상태로 하고, 라이트 유닛으로부터 복수의 그룹마다 다른 색이며, 또한 표시 선택 신호의 펄스를 입력할 때마다, 다른 색인 빛을 표시하는 선택 신호의 펄스를 입력한 각 행의 표시 회로에 순차 조사하여 컬러 화상을 표시한다. 이에 따라, 색 분리 현상의 저감을 도모한다.
또, 본 발명의 일 양태에서는, K개째의 프레임 기간에 입력되는 표시 데이터 신호의 데이터가 K-1개째의 프레임 기간에 입력되는 표시 데이터 신호의 데이터와 다른 눈용 데이터의 경우(한쪽 데이터가 좌안용이고, 다른 한쪽 데이터가 우안용인 경우), K개째의 프레임 기간에 있어서 블랙 화상을 표시한다.
본 발명의 일 양태에 의해서, 예를 들어 색 분리 현상의 발생을 억제하는 것이 가능하기 때문에, 화질의 저하를 억제할 수 있다.

도 1(A) 내지 도 1(C)는 실시형태 1에서의 액정 표시 장치의 예를 설명하기 위한 도면이다.
도 2(A)와 도 2(B)는 실시형태 2에서의 시프트 레지스터의 순서 회로의 예를 설명하기 위한 도면이다.
도 3(A)와 도 3(B)는 실시형태 2에서의 시프트 레지스터의 예를 설명하기 위한 도면이다.
도 4(A)와 도 4(B)는 실시형태 3에서의 액정 소자의 예를 설명하기 위한 도면이다.
도 5(A) 내지 도 5(E)는 실시형태 4에서의 트랜지스터의 구조예를 도시하는 단면 모식도이다.
도 6(A) 내지 도 6(E)는 도 5(A)에 도시하는 트랜지스터의 제작 방법예를 도시하는 단면 모식도이다.
도 7(A)와 도 7(B)는 실시형태 5에서의 액정 표시 장치의 액티브 매트릭스 기판의 구조예를 도시하는 도면이다.
도 8(A)와 도 8(B)는 실시형태 5에서의 액정 표시 장치의 액티브 매트릭스 기판의 구조 외의 예를 도시하는 도면이다.
도 9(A)와 도 9(B)는 실시형태 5에서의 액정 표시 장치의 구조예를 도시하는 도면이다.
도 10(A) 내지 도 10(D)는 실시형태 6에서의 전자 기기의 예를 설명하기 위한 모식도이다.
본 발명을 설명하기 위한 실시형태의 일례에 대해서, 도면을 이용하여 이하에 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위로부터 벗어나지 않고 그 형태 및 세부 사항을 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한, 각 실시형태의 내용을 서로 적절히 조합시키는 것이 가능하다. 또, 각 실시형태의 내용을 서로 바꾸는 것이 가능하다.
(실시형태 1)
본 실시형태에서는, 우안용 화상 및 좌안용 화상을 변환하여 표시하는 액정 표시 장치의 예에 대하여 설명한다.
본 실시형태의 액정 표시 장치의 예에 대하여, 도 1(A) 내지 도 1(C)를 이용하여 설명한다. 도 1(A) 내지 도 1(C)는 실시형태 1에서의 액정 표시 장치의 예를 설명하기 위한 도면이다.
우선, 본 실시형태에서의 액정 표시 장치의 구성예에 대하여, 도 1(A)을 이용하여 설명한다. 도 1(A)는 실시형태 1에서의 액정 표시 장치의 구성예를 나타내는 모식도이다.
도 1(A)에 도시하는 액정 표시 장치는 표시 선택 신호 출력 회로(DSELOUT라고도 한다)(101)와, 표시 데이터 신호 출력 회로(DDOUT라고도 한다)(102)와, 라이트 유닛(104)과, 복수의 표시 회로(DISP라고도 한다)(105)를 포함한다.
표시 선택 신호 출력 회로(101)는, 각각 펄스 신호인 X개(X는 2 이상의 자연수)의 표시 선택 신호(DSEL라고도 한다)를 출력하는 기능을 가진다.
표시 선택 신호 출력 회로(101)는, 예를 들면 시프트 레지스터를 갖춘다. 이 때, 표시 선택 신호 출력 회로(101)는 시프트 레지스터로부터 X개의 펄스 신호를 출력시킴으로써, X개의 표시 선택 신호를 출력하는 것이 가능하다. 상기 시프트 레지스터는, 스타트 펄스 신호의 펄스가 입력되는 것에 의해, X개의 펄스 신호 각각에서 순차 펄스의 출력을 개시한다. 표시 선택 신호 출력 회로(101)에서 시프트 레지스터로서는, 예를 들면 하나의 단위 기간 내에 복수의 출력 신호에서 펄스를 출력하는 시프트 레지스터를 이용함으로써, 단위 기간 내에 복수의 표시 선택 신호에서 펄스를 출력하는 것이 가능하다. 또, 표시 선택 신호 출력 회로(101)에 복수의 시프트 레지스터를 형성하고, 각각의 시프트 레지스터로부터 펄스 신호를 출력시킴으로써, 복수의 표시 선택 신호를 출력하는 것도 가능하다. 또, 시프트 레지스터 대신에 디코더를 이용하여 표시 선택 신호 출력 회로(101)를 구성하는 것도 가능하다.
표시 데이터 신호 출력 회로(102)에는 화상 신호가 입력된다. 표시 데이터 신호 출력 회로(102)는 입력된 화상 신호를 원래의 전압 신호인 Y개(Y는 자연수)의 표시 데이터 신호(신호(DD)라고도 한다)를 생성하고, 생성한 Y개의 표시 데이터 신호를 출력하는 기능을 가진다. 또한, 표시 데이터 신호의 수는, 반드시 Y개가 아니어도 좋다.
또한, 화상 신호의 데이터는, 시간에 따라서 시인자의 우안용 화상 데이터 또는 시인자의 좌안용 화상 데이터로 변환한다. 따라서, 복수의 표시 데이터 신호의 데이터도 시간에 따라서 우안용 화상 데이터 또는 좌안용 화상 데이터로 바뀐다.
표시 데이터 신호 출력 회로(102)는 예를 들면, 트랜지스터를 구비한다.
또한, 액정 표시 장치에 있어서, 트랜지스터는 두 개의 단자와, 인가된 전압에 의해서 이 두 개의 단자 사이에 흐르는 전류를 제어하는 전류 제어 단자를 가진다. 또한, 트랜지스터에 한정되지 않고, 서로 간에 흐르는 전류가 제어되는 단자를 전류 단자라고도 하고, 두 개의 전류 단자의 각각을 제 1 전류 단자 및 제 2 전류 단자라고도 한다.
또한, 제 1, 제 2 등의 서수를 이용한 용어는, 구성 요소의 혼동을 피하기 위해서 붙인 것이며, 수적(數的)으로 한정하는 것은 아니다.
또, 액정 표시 장치에 있어서, 트랜지스터로서는 예를 들면 전계 효과 트랜지스터를 이용하는 것이 가능하다. 전계 효과 트랜지스터의 경우, 제 1 전류 단자는 소스 및 드레인의 한쪽이고, 제 2 전류 단자는 소스 및 드레인의 다른 한쪽이며, 전류 제어 단자는 게이트이다.
또, 일반적으로 전압이라는 것은 어느 두 점 사이에서의 전위의 차(전위차라고도 한다)를 의미한다. 그러나, 전압 및 전위의 값은 회로도 등에 있어서 양쪽 모두 볼트(V)로 표시되는 경우가 있기 때문에, 구별이 곤란하다. 그러므로, 본 명세서에서는, 특별히 지정하는 경우를 제외하고, 어느 한 점의 전위와 기준이 되는 전위(기준 전위라고도 한다)와의 전위차를, 이 한 점의 전압으로서 이용하는 경우가 있다.
표시 데이터 신호 출력 회로(102)는, 자신에게 구비된 트랜지스터가 온 상태일 때, 화상 신호의 데이터를 표시 데이터 신호로서 출력하는 것이 가능하다. 상기 트랜지스터는 전류 제어 단자에 펄스 신호인 제어 신호를 입력하는 것에 의해 제어하는 것이 가능하다.
또한, 표시 회로(105)의 열의 수(Y의 수)가 2 이상인 경우에는, 표시 데이터 신호 출력 회로(102)는, 복수의 트랜지스터를 선택적으로 온 상태 또는 오프 상태로 함으로써, 화상 신호의 데이터를 복수의 표시 데이터 신호로서 출력해도 좋다. 이 때, 예를 들면 표시 데이터 신호 출력 회로(102)에 시프트 레지스터를 구비하고, 이 시프트 레지스터로부터 트랜지스터의 수 이상의 복수의 펄스 신호를 출력시키고, 복수의 트랜지스터 각각의 전류 제어 단자에 서로 다른 펄스 신호를 입력함으로써, 복수의 트랜지스터를 선택적으로 온 상태 또는 오프 상태로 하는 것이 가능하다.
라이트 유닛(104)은, 발광 유닛이고, 발광 다이오드군을 복수 구비한다. 복수의 발광 다이오드군의 각각은, 적색 발광 다이오드, 녹색 발광 다이오드 및 청색 발광 다이오드를 포함하고, 서로 다른 색인 복수의 발광 다이오드(발광 다이오드(CR＿1) 내지 발광 다이오드(CR＿z)(z는 3 이상의 자연수))를 구비한다.
또한, 예를 들면 도 1(A)에 도시한 바와 같이, 복수의 발광 다이오드군을 행렬 방향으로 배열해도 좋다. 행렬 방향에 복수의 발광 다이오드군을 배열함으로써, 라이트 유닛(104)의 상태를 복수의 발광 다이오드군에 의해 설정되는 복수의 영역마다 설정할 수 있다. 예를 들면, 라이트 유닛(104)의 발광 영역을 복수의 영역으로 나누어, 각 영역의 각각을 서로 다른 색으로 점등시킬 수 있다.
또한, 표시 선택 신호 출력 회로(101), 표시 데이터 신호 출력 회로(102) 및 라이트 유닛(104)은, 예를 들면 제어 회로에 의해서 제어된다. 예를 들면 액정 표시 장치에 제어 회로를 형성해도 좋다. 제어 회로에 의해, 예를 들면 표시 선택 신호 출력 회로(101)의 표시 선택 신호에서의 펄스의 출력 타이밍, 표시 데이터 신호 출력 회로(102)의 표시 데이터 신호의 출력 타이밍 및 라이트 유닛(104)의 복수의 발광 다이오드의 점등 타이밍을 제어하는 것이 가능하다.
복수의 표시 회로(105)의 각각은, 라이트 유닛(104)에 중첩한다. 또, 복수의 표시 회로(105)는 화소부에 있어서 X행 Y열로 배열된다. 화소부는 화상을 표시한다. 또, 한 개 이상의 표시 회로(105)에 의해 하나의 화소가 구성된다.
또, 복수의 표시 회로(105)의 각각에는, 행마다 다른 표시 선택 신호가 입력되고, 복수의 표시 회로(105)의 각각에는, 입력된 표시 선택 신호에 따라서 표시 데이터 신호가 입력된다. 복수의 표시 회로(105)의 각각은 입력된 표시 데이터 신호의 데이터에 따른 표시 상태가 되는 기능을 가진다.
복수의 표시 회로(105)의 각각은, 예를 들면 표시 선택 트랜지스터 및 액정 소자를 구비한다.
표시 선택 트랜지스터는 액정 소자에 표시 데이터 신호의 데이터를 입력시킬지의 여부를 선택하는 기능을 가진다.
액정 소자는 표시 선택 트랜지스터에 따라서 표시 데이터 신호의 데이터가 입력되는 것에 의해, 빛의 투과율이 제어되고, 표시 데이터 신호의 데이터에 따른 표시 상태가 되는 기능을 가진다.
또, 액정 표시 장치의 표시 방식으로서는, TN(Twisted　Nematic) 모드, IPS(In　Plane　Switching) 모드, STN(Super　Twisted　Nematic) 모드, VA(Vertical　Alignment) 모드, ASM(Axially　Symmetric　aligned　Micro-cell) 모드, OCB(Optically　Compensated　Birefringence) 모드, FLC(Ferroelectric　Liquid　Crystal) 모드, AFLC(AntiFerroelectric　Liquid　Crystal) 모드, MVA(Multi-Domain　Vertical　Alignment) 모드, PVA(Patterned　Vertical　Alignment) 모드, ASV(Advanced　Super　View) 모드, 또는 FFS(Fringe　Field　Switching) 모드 등을 이용해도 좋다.
다음으로, 본 실시형태에서의 액정 표시 장치의 구동 방법예로서, 도 1(A)에 도시하는 액정 표시 장치의 구동 방법예에 대하여, 도 1(B) 및 도 1(C)을 이용하여 설명한다. 도 1(B) 및 도 1(C)은, 도 1(A)에 도시하는 액정 표시 장치의 구동 방법예를 설명하기 위한 타이밍 차트이다.
도 1(A)에 도시하는 액정 표시 장치에서는, 복수의 프레임 기간마다 표시 데이터 신호의 데이터를, 좌안용 화상 데이터 또는 우안용 화상 데이터로 번갈아 변환하고, 연속하는 복수의 프레임 기간에 있어서, 같은 눈용의 화상을 표시한다.
이 때, K개째(K는 2 이상의 자연수)의 프레임 기간에 표시 회로(105)에 입력되는 표시 데이터 신호의 데이터가 K-1개째의 프레임 기간에 표시 회로(105)에 입력되는 표시 데이터 신호의 데이터와 같은 눈용 데이터인 경우, 복수의 표시 회로(105)에 의해 컬러 화상을 표시한다. 여기에서는 풀컬러 화상이 표시된다.
또, 이때, K개째의 프레임 기간에 표시 회로(105)에 입력되는 표시 데이터 신호의 데이터가 K-1개째의 프레임 기간에 표시 회로(105)에 입력되는 표시 데이터 신호의 데이터와 다른 눈용 데이터인 경우, 복수의 표시 회로(105)에 의해서 블랙 화상을 표시한다. 예를 들면, 표시 데이터 신호의 데이터를 블랙 데이터로 하는 방법 또는 라이트 유닛(104)을 소등 상태로 하는 방법에 의해, 블랙 화상을 표시하는 것이 가능하다. 또한, 블랙 화상이라는 것은 시인자에 의해 블랙 화상이라고 판단되는 화상도 포함된다.
예를 들면, 도 1(B)에 도시하는 바와 같이, 연속하는 복수의 프레임 기간(프레임 기간(FLM1) 내지 프레임 기간(FLM4))에 있어서, 프레임 기간(FLM1)에, 좌안용 및 우안용 중 한쪽의 데이터(EYE1＿1)인 표시 데이터 신호의 데이터(PIXDATA라고도 한다)를 표시 회로(105)에 입력한다. 이 때, 데이터(EYE1＿1)가 한 개 앞의 프레임 기간에 입력되는 표시 데이터 신호의 데이터와 다른 눈용 데이터이기 때문에, 표시 화상(IMG라고 한다)으로서 블랙 화상(BLK라고 한다)을 표시한다.
다음으로, 프레임 기간(FLM2)에 좌안용 및 우안용 중 한쪽의 데이터(EYE1＿2)인 표시 데이터 신호의 데이터를 표시 회로(105)에 입력한다. 이 때, 데이터(EYE1＿2)가 프레임 기간(FLM1)의 데이터(EYE1＿1)와 같은 눈용 데이터이기 때문에, 표시 화상으로서 풀컬러 화상(FULLCLR라고도 한다)을 표시한다.
다음으로, 프레임 기간(FLM3)에, 좌안용 및 우안용 중 다른 한쪽 데이터(EYE2＿1)인 표시 데이터 신호의 데이터를 표시 회로(105)에 입력한다. 이 때, 데이터(EYE2＿1)가 프레임 기간(FLM2)의 데이터(EYE1＿2)와 다른 눈용 데이터이기 때문에, 표시 화상으로서 블랙 화상을 표시한다.
다음으로, 프레임 기간(FLM4)에, 좌안용 및 우안용 중 다른 한쪽 데이터(EYE2＿2)인 표시 데이터 신호의 데이터를 표시 회로(105)에 입력한다. 이 때, 데이터(EYE2＿2)가 프레임 기간(FLM3)의 데이터(EYE2＿1)와 같은 눈용 데이터이기 때문에, 표시 화상으로서 풀컬러 화상을 표시한다.
표시 화상이 좌안용 화상일 때에는, 시인자의 우안으로의 빛의 입사를 차단하고, 표시 화상이 우안용 화상일 때에는, 시인자의 좌안으로의 빛의 입사를 차단한다. 예를 들면, 시인자의 양안에 대응하는 편광 셔터가 형성된 안경을 시인자가 쓰고, 표시 화상의 종류에 따라서 편광 셔터의 편광 상태를 설정하는 것에 의하여 시인자의 우안 또는 좌안으로의 빛의 입사를 차단할 수 있다. 예를 들면, 표시 화상이 좌안용 화상일 때에는, 시인자의 우안으로의 빛의 입사를 차단하고, 표시 화상이 우안용 화상일 때에는, 시인자의 좌안으로의 빛의 입사를 차단하는 것에 의해, 시인자는, 의사적으로 삼차원 화상을 시인할 수 있다.
게다가, 각 프레임 기간에서의 액정 표시 장치의 구동 방법예에 대하여 설명한다.
각 프레임 기간에 있어서, 도 1(A)에 도시하는 액정 표시 장치에서는, 복수의 표시 회로(105)를 1행 이상의 표시 회로마다 복수의 그룹으로 나누어, 복수의 그룹 각각에 있어서, 각 행의 표시 회로(105)에 표시 선택 신호의 펄스를 Z회(Z는 3 이상의 자연수) 입력한다. 예를 들면, 표시 선택 신호 출력 회로(101)가 시프트 레지스터를 구비하는 경우, 이 시프트 레지스터에 스타트 펄스 신호의 펄스를 입력하고, 이 시프트 레지스터의 복수의 펄스 신호에 있어서 순차 펄스를 출력시킨다. 또한, 이 시프트 레지스터의 복수의 펄스 신호에 있어서 순차 펄스를 출력되고 있는 동안에, 다시 스타트 펄스 신호의 펄스를 입력함으로써, 복수의 그룹에 있어서, 각 행의 표시 회로(105)에 표시 선택 신호의 펄스를, Z회 입력할 수 있다.
K번째의 프레임 기간에 표시 회로(105)에 입력되는 표시 데이터 신호의 데이터가 K-1번째의 프레임 기간에 표시 회로(105)에 입력되는 표시 데이터 신호의 데이터와 같은 눈용 데이터인 경우, 풀컬러 화상은 다음과 같이 표시된다. K번째의 프레임 기간에 있어서, 각 행의 표시 회로(105)에 표시 선택 신호의 펄스를 입력할 때마다, 복수의 발광 다이오드군에 있어서 발광 다이오드를 순차 발광시키고, 복수의 발광 다이오드군에 의해 설정되는 라이트 유닛(104)의 영역들이 순차 점등 상태로 되고, 표시 선택 신호의 펄스들이 입력되는 행들에서의 표시 회로(105)은 라이트 유닛(104)으로부터 광으로 순차적으로 조사되어, 복수의 그룹에 의해 방출된 광의 색들이 서로 다르고, 표시 선택 신호의 펄스를 입력할 때마다 바뀐다.
예를 들면, 풀컬러 화상을 표시하는 프레임 기간에 있어서, 도 1(C)에 도시하는 바와 같이, 표시 회로(105)들은 3개의 그룹으로 나뉜다.
제 1 그룹은 1번째 행에서의 표시 회로(105)(표시 회로(PIX＿L(1))라고도 한다) 내지 p번째 행(p는 3 이상의 자연수)에서의 표시 회로(105)(표시 회로(PIX＿L(p))라고도 한다)를 포함하고, 제 2 그룹은 p+1번째 행의 표시 회로(105)(표시 회로(PIX＿L(p+1))라고도 한다) 내지 q번째 행(q는 p+3 이상의 자연수)의 표시 회로(105)(표시 회로(PIX＿L(q))라고도 한다)를 포함하며, 제 3 그룹은 q+1번째 행의 표시 회로(105)(표시 회로(PIX＿L(q+1))라고도 한다) 내지 r번째 행(r은 q+3 이상의 자연수)의 표시 회로(105)(표시 회로(PIX＿L(r))라고도 한다)를 포함한다.
또한, 제 1 그룹 내지 제 3 그룹의 각각에 있어서, 각각의 행의 표시 회로(105)에 대응하는 표시 선택 신호(1번째 행의 표시 회로(105)에 대응하는 표시 선택 신호(신호((DSEL)＿1)라고도 한다) 내지 r행의 표시 회로(105)에 대응하는 표시 선택 신호(신호((DSEL)＿r))라고도 한다)의 펄스(pl라고도 한다)를 표시 선택 회로(105)들에 순차적으로 Z회 입력하는데, 즉 펄스는 각 그룹에서 최초 행의 표시 회로(105)(1번째 행의 표시 회로(105), p+1번째 행의 표시 회로(105) 및 q+1번째 행의 표시 회로(105))로의 제 1 입력이다. 이때, r개의 표시 선택 신호에서의 펄스의 타이밍은, r개의 표시 선택 신호의 각각에 있어서 서로 다르다.
표시 선택 신호의 펄스를 입력할 때마다, 표시 회로(105)에는, 표시 데이터 신호가 입력되고, 표시 회로(105)는 쓰기 상태(상태(wt)라고도 한다)가 된다. 그 후, 발광 다이오드군에서의 발광 다이오드의 하나 또는 복수를 발광시키고, 라이트 유닛(104)의 일부 영역을 점등 상태로 한다. 쓰기 상태가 된 표시 회로(105)에 라이트 유닛(104)으로부터 빛을 조사하며, 표시 회로는 쓰여진 표시 데이터 신호의 데이터 및 조사되는 빛에 대응하는 표시 상태가 된다. 또한, 표시 선택 신호의 펄스를 입력한 복수행의 표시 회로(105)마다, 같은 타이밍으로 라이트 유닛(104)로부터 빛을 조사해도 좋다.
또한, 같은 행의 표시 회로(105)에 있어서, 표시 선택 신호의 펄스가 입력된 후에 조사하는 라이트 유닛(104)의 각 영역으로부터 방출된 빛의 색은, 표시 선택 신호의 펄스가 입력될 때마다 다르다. 또한, 복수의 그룹 간에서, 일부 기간에서 표시 선택 신호의 펄스들이 동시에 입력되는 표시 회로(105)에 라이트 유닛(104)의 각 영역으로부터 방출된 빛의 색은, 복수의 그룹마다 다르다. 또한, 각각의 그룹에 있어서, 어느 표시 회로(105)에 라이트 유닛(104)으로부터의 빛이 조사되고 있는 동안에, 이 어느 표시 회로(105)에 인접하는 또 다른 표시 회로(105)에 라이트 유닛(104)으로부터의 빛이 조사되는 경우에는, 서로의 표시 회로(105)에 조사되는 라이트 유닛(104)의 빛의 색은 같다. 이것에 의해, 표시 회로(105)에 쓰여진 표시 데이터 신호의 데이터가 특정 색에 대응하는 데이터였던 경우에 이 데이터가 대응하는 색과는 다른 색의 빛이 라이트 유닛(104)으로부터 표시 회로(105)에 조사되는 것이 억제될 수 있다.
예를 들면, 제 1 그룹에서는 최초로 표시 선택 신호의 펄스를 입력한 후에는, 표시 회로(105)가 표시 선택 신호의 펄스가 입력되는 표시 회로(105)에 라이트 유닛(104)의 일부 영역으로부터 방출되는 제 1 색을 가진 빛으로 조사함으로써 제 1 색에 따른 표시 상태(상태 C1라고도 한다)로 된다. 이어서 표시 선택 신호의 펄스를 입력할 때마다, 표시 회로(105)의 표시 상태가 바뀐다. 즉, 표시 상태는 다음 펄스의 입력 후 제 2 색에 따른 표시 상태로 바뀐다. 순차적인 변화 후, 표시 상태는 제 Z-1 색에 따른 표시 상태(상태 CZ-1라고도 한다)가 되고, 그 후 제 Z 색에 따른 표시 상태(상태 CZ라고도 한다)로 바뀐다.
또, 제 2 그룹에서는, 맨 처음으로 표시 선택 신호의 펄스를 입력한 후에는 표시 회로(105)가 표시 선택 신호의 펄스가 입력되는 표시 회로(105)에 조사하는 라이트 유닛(104)의 일부 영역으로부터 방출되는 제 2 색을 가진 빛으로 조사함으로써 제 2 색에 따른 표시 상태(상태 C2라고도 한다)로 된다. 계속해서 표시 선택 신호의 펄스를 입력할 때마다, 표시 회로(105)의 표시 상태가 바뀐다. 즉, 표시 상태는 다음 펄스의 입력 후 제 3 색에 따른 표시 상태로 바뀐다. 순차적인 변화 후, 표시 상태는 제 Z 색에 따른 표시 상태(상태 CZ-1라고도 한다)가 되고, 더 나아가 제 1 색에 따른 표시 상태로 바뀐다.
또, 제 3 그룹에서는, 최초로 표시 선택 신호의 펄스를 입력한 후에는 표시 선택 신호의 펄스가 입력되는 표시 회로(105)에 조사하는 라이트 유닛(104)의 일부 영역의 빛의 색을 제 3 색으로 하여 표시 회로(105)를 제 3 색에 따른 표시 상태(상태 C3라고도 한다)로 한다. 계속하여 표시 선택 신호의 펄스를 입력할 때마다, 표시 회로(105)를 제 4 색에 따른 표시 상태(상태 C4라고도 한다)부터 순서대로 제 Z 색에 따른 표시 상태 사이에서 변화시키고, 더 나아가 제 1 색에 따른 표시 상태, 제 2 색에 따른 표시 상태로 순차 변화시킨다.
또한, 상기 제 1 색 내지 제 Z 색으로서는, 예를 들면 적색, 녹색 및 청색, 또는 적색, 녹색, 청색, 시안, 마젠타 및 옐로우 등의 조합을 들 수 있다. 시안은 예를 들면 녹색 및 청색의 발광 다이오드를 발광시킴으로써 표현할 수 있다. 또, 마젠타는 예를 들면 적색 및 청색의 발광 다이오드를 발광시킴으로써 표현할 수 있다. 또, 옐로우는 적색 및 녹색의 발광 다이오드를 발광시킴으로써 표현할 수 있다. 또한, 상기 제 1 색 내지 제 Z 색의 점등 순서는 특별히 한정되지 않는다.
또, 데이터를 바꾸어 좌안용 화상 데이터 및 우안용 화상 데이터를 표시 회로(105)에 입력할 때마다, 라이트 유닛(104)을 점등시킬 때에, 발광 다이오드군 중, 동시에 발광시키는 발광 다이오드의 색의 수를 1개 또는 2개로 번갈아 바꾸어도 좋다.
예를 들면, 우안용 및 좌안용의 한쪽의 풀컬러 화상을 표시하는 어느 프레임 기간에 라이트 유닛(104)을 점등시킬 때에, 발광 다이오드군 중, 동시에 발광시키는 발광 다이오드 수를 1개로 하고, 라이트 유닛(104)의 빛의 색을 적색, 녹색 및 청색으로 한다.
다음으로, 우안용 및 좌안용의 다른 한쪽의 풀컬러 화상을 표시하는 프레임 기간에 라이트 유닛(104)을 점등시킬 때에, 발광 다이오드군 중, 동시에 발광시키는 발광 다이오드의 수를 1개로 하고, 라이트 유닛(104)의 빛의 색을 적색, 녹색 및 청색으로 한다.
다음으로, 우안용 및 좌안용의 한쪽의 풀컬러 화상을 표시하는 프레임 기간에, 라이트 유닛(104)을 점등시킬 때에, 발광 다이오드군 중, 동시에 발광시키는 발광 다이오드의 수를 2개로 하고, 라이트 유닛(104)의 빛의 색을 시안, 마젠타 및 옐로우로 한다.
다음으로, 우안용 및 좌안용의 다른 한쪽의 풀컬러 화상을 표시하는 프레임 기간에, 라이트 유닛(104)을 점등시킬 때에, 발광 다이오드군 중, 동시에 발광시키는 발광 다이오드의 수를 2개로 하고, 라이트 유닛(104)의 빛의 색을 시안, 마젠타 및 옐로우로 한다.
상기와 같이, 좌안용 화상 데이터 또는 우안용 화상 데이터를 번갈아 전환할 때마다, 라이트 유닛(104)을 점등시킬 때에, 발광 다이오드군 중, 동시에 발광시키는 발광 다이오드의 색의 수를 1개 또는 2개로 번갈아 전환함으로써, 적색, 녹색, 청색으로 표현 가능한 색의 범위를 유지하면서, 표시 화상의 휘도(輝度)를 향상시킬 수 있다.
또, K번째의 프레임 기간에 표시 회로(105)에 입력되는 표시 데이터 신호의 데이터가 K-1번째의 프레임 기간에 표시 회로(105)에 입력되는 표시 데이터 신호의 데이터와 다른 눈용 데이터인 경우, 블랙 화상을 표시하기 위해서는, 예를 들면 K번째의 프레임 기간에 있어서 블랙 화상의 데이터를 포함하는 표시 데이터 신호를 복수의 표시 회로(105)에 입력하면 좋다.
또, K번째의 프레임 기간에 표시 회로(105)에 입력되는 표시 데이터 신호의 데이터가 K-1번째의 프레임 기간에 표시 회로(105)에 입력되는 표시 데이터 신호의 데이터와 다른 눈용 데이터인 경우, K번째의 프레임 기간에 있어서, 라이트 유닛(104)을 소등 상태로 하여 블랙 화상을 표시해도 좋다.
또, K번째의 프레임 기간에 표시 회로(105)에 입력되는 표시 데이터 신호의 데이터가 K-1번째의 프레임 기간에 표시 회로(105)에 입력되는 표시 데이터 신호의 데이터와 다른 눈용 데이터인 경우, K번째의 프레임 기간에 있어서, 블랙 화상의 데이터를 포함하는 표시 데이터 신호를 복수의 표시 회로(105)에 입력하고, 라이트 유닛(104)을 소등 상태로 하여 블랙 화상을 표시해도 좋다.
또, Ｗ번째 행(Ｗ는 2 이상 X 이하의 자연수)의 표시 회로(105)에 있어서, K-1번째의 프레임 기간에서의 표시 회로(105)로의 표시 데이터 신호의 데이터 쓰기 동작을 행하는 동안에, Ｗ-1번째 행의 표시 회로(105)에 있어서, K번째의 프레임 기간에서의 표시 회로(105)로의 표시 데이터 신호의 데이터 쓰기 동작을 개시해도 좋다. 이에 따라, 액정 표시 장치의 프레임 주파수를 높게 할 수 있다.
도 1(A) 내지 도 1(C)를 이용하여 설명한 바와 같이, 본 실시형태에서의 액정 표시 장치의 일례는, 연속하는 복수의 프레임 기간마다, 표시 데이터 신호의 데이터를, 좌안용 화상 데이터 또는 우안용 화상 데이터로 번갈아 바꾸어 좌안용 화상 또는 우안용 화상을 표시하고, 표시 화상이 좌안용 화상일 때에는 시인자의 우안으로의 빛의 입사를 차단하고, 표시 화상이 우안용 화상일 때에는 시인자의 좌안으로의 빛의 입사를 차단하는 구성이다.
또한, 본 실시형태에서의 액정 표시 장치의 일례는 K번째의 프레임 기간에 입력되는 표시 데이터 신호의 데이터가 K-1번째 프레임 기간에 입력되는 표시 데이터 신호의 데이터와 같은 눈용 데이터의 경우, 컬러 화상을 표시하고, K번째의 프레임 기간에 입력되는 표시 데이터 신호의 데이터가 K-1번째의 프레임 기간에 입력되는 표시 데이터 신호의 데이터와 다른 눈용 데이터의 경우, 블랙 화상을 표시하는 구성이다. 상기 구성으로 함으로써, 좌안용 화상 및 우안용 화상의 전환에서의 화상의 깜빡임을 저감할 수 있기 때문에, 화질을 향상시킬 수 있다.
또한, 본 실시형태에서의 액정 표시 장치의 일례는, 각 프레임 기간에, 복수의 표시 회로가 행 방향으로 나누어진 복수의 그룹 각각에 있어서, 각 행의 표시 회로에 표시 선택 신호의 펄스를, Z회 순차 입력하는 구성이다.
또한, 본 실시형태에서의 액정 표시 장치의 일례는, K번째(K는 2 이상의 자연수)의 프레임 기간에 입력되는 표시 데이터 신호의 데이터가 K-1번째의 프레임 기간에 입력되는 표시 데이터 신호의 데이터와 같은 눈용 데이터의 경우, K번째의 프레임 기간에, 각 행의 표시 회로에 표시 선택 신호의 펄스를 입력할 때마다, 복수의 발광 다이오드군에 있어서 발광 다이오드를 순차 발광시키고, 라이트 유닛을 복수의 발광 다이오드군에 의해 설정되는 영역마다 순차 점등 상태로 하고, 라이트 유닛부터 복수의 그룹마다 다른 색이며, 또한 표시 선택 신호의 펄스를 입력할 때마다 다른 색인 빛을 표시 선택 신호의 펄스를 입력한 각 행의 표시 회로에 순차 조사하여 컬러 화상을 표시하는 구성이다.
상기 구성으로 함으로써, 복수의 그룹마다 표시 회로로의 표시 데이터 신호의 데이터의 쓰기 동작을 병렬로 행하기 때문에, 모든 표시 회로에서 데이터 쓰기 시간을 단축할 수 있다. 따라서, 프레임 주파수를 높게 할 수 있고, 색 분리 현상을 저감할 수 있다.
또, 상기 구성으로 함으로써, 각 그룹에 있어서, 어느 행의 표시 회로에 라이트 유닛으로부터 빛을 조사하고 있는 동안에, 다른 행의 표시 회로에 표시 데이터 신호의 데이터를 쓰는 것이 가능하기 때문에, 모든 표시 회로에서 데이터 쓰기 시간을 단축할 수 있다. 따라서, 프레임 주파수를 높게 하는 것이 가능하고, 색 분리 현상을 저감할 수 있다.
또, 상기 구성으로 함으로써, 복수의 그룹마다 다른 색의 화상을 표시하기 때문에, 색 분리 현상이 발생하는 영역을 적게 하는 것이 가능하고, 전체로서 색 분리 현상을 저감할 수 있다.
이상에 의해, 표시 화상의 화질을 향상시킬 수 있다.
(실시형태 2)
본 실시형태에서는, 상기 실시형태의 액정 표시 장치에서의 표시 선택 신호 출력 회로를 구성하는 시프트 레지스터의 일례에 대하여 설명한다. 또한, 본 실시형태에서 설명하는 시프트 레지스터는 일례이며, 상기 실시형태의 액정 표시 장치에서의 표시 선택 신호 출력 회로에 적용할 수 있는 시프트 레지스터의 구성은 이것에 한정되지 않는다. 다른 구성의 시프트 레지스터 또는 시프트 레지스터 이외의 회로(예를 들면 디코더 등)를 상기 실시형태의 액정 표시 장치에서의 표시 선택 신호 출력 회로에 적용할 수도 있다.
본 실시형태의 시프트 레지스터의 일례는, 복수의 순서 회로(FF라고도 한다)를 이용하여 구성되는 복수단의 순서 회로를 구비한다.
복수의 순서 회로 각각에 대하여, 도 2(A)와 도 2(B)를 이용하여 설명한다. 도 2(A)와 도 2(B)는, 본 실시형태의 시프트 레지스터에서의 순서 회로를 설명하기 위한 도면이다.
우선, 순서 회로의 회로 구성예에 대하여, 도 2(A)를 이용하여 설명한다. 도 2(A)는, 순서 회로의 회로 구성예를 도시하는 회로 도면이다.
도 2(A)에 도시하는 순서 회로에는, 세트 신호(ST)(신호(ST)라고도 한다), 리셋 신호(RE1)(신호(RE1)라고도 한다), 리셋 신호(RE2)(신호(RE2)라고도 한다), 클록 신호(CK1)(신호(CK1)라고도 한다), 클록 신호(CK2)(신호(CK2)라고도 한다) 및 펄스 폭 제어 신호(PＷC)(신호(PＷC)라고도 한다)가 입력된다. 또, 순서 회로는, 신호(OUT1) 및 신호(OUT2)를 출력한다.
또한, 펄스 폭 제어 신호(PＷC)의 펄스 폭은 클록 신호(CK1) 또는 클록 신호(CK2)에서의 펄스 폭보다 짧다는 점을 주목하라.
또, 리셋 신호(RE2)는, 예를 들면 프레임 기간마다 각 출력 신호에 있어서 펄스 신호를 출력하기 전에 순서 회로를 리셋 상태로 하기 위한 신호이다.
또, 도 2(A)에 도시하는 순서 회로는 트랜지스터(301a)와, 트랜지스터(301b)와, 트랜지스터(301c)와, 트랜지스터(301d)와, 트랜지스터(301e)와, 트랜지스터(301f)와, 트랜지스터(301g)와, 트랜지스터(301h)와, 트랜지스터(301i)와, 트랜지스터(301j)와, 트랜지스터(301k)와, 트랜지스터(301l)를 구비한다.
또한, 도 2(A)에 도시하는 순서 회로에 있어서, 트랜지스터(301a) 내지 트랜지스터(301l)의 각각은, 전계 효과 트랜지스터이다.
트랜지스터(301a)의 소스 및 드레인의 한쪽에는, 전압(Va)이 입력되고, 트랜지스터(301a)의 게이트에는 세트 신호(ST)가 입력된다.
트랜지스터(301b)의 소스 및 드레인의 한쪽은 트랜지스터(301a)의 소스 및 드레인의 다른 한쪽에 접속되고, 트랜지스터(301b)의 소스 및 드레인의 다른 쪽에는, 전압(Vb)이 입력된다.
트랜지스터(301c)의 소스 및 드레인의 한쪽은, 트랜지스터(301a)의 소스 및 드레인의 다른 한쪽에 접속되고, 트랜지스터(301c)의 게이트에는 전압(Va)이 입력된다.
트랜지스터(301d)의 소스 및 드레인의 한쪽은, 트랜지스터(301a)의 소스 및 드레인의 다른 한쪽에 접속되고, 트랜지스터(301d)의 게이트에는, 전압(Va)이 입력된다.
트랜지스터(301e)의 소스 및 드레인의 한쪽에는 전압(Va)이 입력되고, 트랜지스터(301e)의 소스 및 드레인의 다른 한쪽은 트랜지스터(301b)의 게이트에 접속되고, 트랜지스터(301e)의 게이트에는 신호(RE2)가 입력된다.
트랜지스터(301f)의 소스 및 드레인의 한쪽에는, 전압(Va)이 입력되고, 트랜지스터(301f)의 소스 및 드레인의 다른 한쪽은 트랜지스터(301b)의 게이트에 접속되고, 트랜지스터(301f)의 게이트에는 신호(CK2)가 입력된다.
트랜지스터(301g)의 소스 및 드레인의 한쪽에는 전압(Va)이 입력되고, 트랜지스터(301g)의 소스 및 드레인의 다른 한쪽은 트랜지스터(301b)의 게이트에 접속되고, 트랜지스터(301g)의 게이트에는 신호(RE1)가 입력된다.
트랜지스터(301h)의 소스 및 드레인의 한쪽은 트랜지스터(301g)의 소스 및 드레인의 다른 한쪽에 접속되고, 트랜지스터(301h)의 소스 및 드레인의 다른 한쪽에는 전압(Vb)이 입력되고, 트랜지스터(301h)의 게이트에는 세트 신호(ST)가 입력된다.
트랜지스터(301i)의 소스 및 드레인의 한쪽에는 신호(PＷC)가 입력되고, 트랜지스터(301i)의 게이트는 트랜지스터(301c)의 소스 및 드레인의 다른 한쪽에 접속된다.
트랜지스터(301j)의 소스 및 드레인의 한쪽은 트랜지스터(301i)의 소스 및 드레인의 다른 한쪽에 접속되고, 트랜지스터(301j)의 소스 및 드레인의 다른 한쪽에는 전압(Vb)이 입력된다.
트랜지스터(301k)의 소스 및 드레인의 한쪽에는 신호(CK1)가 입력되고, 트랜지스터(301k)의 게이트는 트랜지스터(301d)의 소스 및 드레인의 다른 한쪽에 접속된다.
트랜지스터(301l)의 소스 및 드레인의 한쪽은 트랜지스터(301k)의 소스 및 드레인의 다른 한쪽에 접속되고, 트랜지스터(301l)의 소스 및 드레인의 다른 한쪽에는 전압(Vb)이 입력되고, 트랜지스터(301l)의 게이트는 트랜지스터(301b)의 게이트에 접속된다.
또한, 전압(Va) 및 전압(Vb)의 한쪽은 고전원 전압(Vdd)이고, 전압(Va) 및 전압(Vb)의 다른 한쪽은 저전원 전압(Vss)이다. 고전원 전압(Vdd)은 상대적으로 저전원 전압(Vss)보다 높은 값의 전압이고, 저전원 전압(Vss)은 상대적으로 고전원 전압(Vdd)보다 낮은 값의 전압이다. 전압(Va) 및 전압(Vb)의 값은, 예를 들면 트랜지스터의 전도형 등에 따라 서로 바뀌는 경우가 있다. 또, 전압(Va) 및 전압(Vb)의 차가 전원 전압이 된다.
또, 도 2(A)에 있어서, 트랜지스터(301b)의 게이트와, 트랜지스터(301h)의 소스 및 드레인의 한쪽과, 트랜지스터(301j)의 게이트와, 트랜지스터(301l)의 게이트와의 접속 개소를 노드(NA)라고도 한다.
또, 트랜지스터(301a)의 소스 및 드레인의 다른 한쪽과, 트랜지스터(301b)의 소스 및 드레인의 한쪽과, 트랜지스터(301c)의 소스 및 드레인의 한쪽과의 접속 개소를 노드(NB)라고도 한다.
또, 트랜지스터(301c)의 소스 및 드레인의 다른 한쪽과, 트랜지스터(301i)의 게이트와의 접속 개소를 노드(NC)라고도 한다.
또, 트랜지스터(301d)의 소스 및 드레인의 다른 한쪽과, 트랜지스터(301k)의 게이트와의 접속 개소를 노드(ND)라고도 한다.
또, 트랜지스터(301i)의 소스 및 드레인의 다른 한쪽과, 트랜지스터(301j)의 소스 및 드레인의 한쪽과의 접속 개소를 노드(NE)라고도 한다.
또, 트랜지스터(301k)의 소스 및 드레인의 다른 한쪽과, 트랜지스터(301l)의 소스 및 드레인의 한쪽과의 접속 개소를 노드(NF)라고도 한다.
또한, 본 실시형태의 시프트 레지스터에 있어서 순서 회로에서는, 반드시 트랜지스터(301c)를 형성하지 않아도 좋지만, 트랜지스터(301c)를 형성함으로써, 노드(NB)의 전압에서의, 고전원 전압(Vdd)보다 높은 전압으로의 상승을 억제할 수 있다.
또, 본 실시형태의 시프트 레지스터에 있어서의 순서 회로에서는, 반드시 트랜지스터(301d)를 형성하지 않아도 좋지만, 트랜지스터(301d)를 형성함으로써, 노드(NB)의 전압에서의, 고전원 전압(Vdd)보다 높은 전압으로의 상승을 억제할 수 있다는 점을 주목하라.
또한, 도 2(A)에 도시하는 순서 회로의 동작예에 대하여, 도 2(B)를 이용하여 설명한다. 도 2(B)는 도 2(A)에 도시하는 순서 회로의 동작예를 설명하기 위한 타이밍 차트이다. 또한, 일례로서 도 2(A)에 도시하는 순서 회로에서의 트랜지스터(301a) 내지 트랜지스터(301l)는 모두 N형의 트랜지스터이고, 트랜지스터(301i) 및 트랜지스터(301k)의 스레숄드 전압을 같은 전압(Vth)으로 하고, 전압(Va)으로서 고전원 전압(Vdd)이 입력되고, 전압(Vb)으로서 저전원 전압(Vss)이 입력된다. 또, 클록 신호(CK1) 및 클록 신호(CK2)의 듀티비를 25％로 하고, 신호(PＷC)의 듀티비를 33％로 하며, 클록 신호(CK1) 및 클록 신호(CK2) 펄스 폭은 신호(PＷC)의 펄스 폭의 1.5배가 된다.
도 2(A)에 도시하는 순서 회로는, 먼저, 기간(T31) 내지 기간(T33) 사이의 신호(ST) 펄스가 입력됨으로써, 세트 상태가 된다.
예를 들면, 기간(T31)에 있어서 트랜지스터(301h)가 온 상태가 되고, 노드(NA)의 전압(VNA)이 전압(Vb)과 동등한 값이 되고, 트랜지스터(301j) 및 트랜지스터(301l)가 오프 상태가 된다.
또, 기간(T31) 동안 트랜지스터(301a), 트랜지스터(301c) 및 트랜지스터(301d)가 온 상태가 되고, 트랜지스터(301b)가 오프 상태가 되며, 노드(NB)의 전압(VNB)이 전압(Va)과 동등한 값까지 상승하고, 그 후 트랜지스터(301a)가 오프 상태가 된다.
또한, 기간(T33) 및 기간(T34) 동안, 신호(PＷC) 펄스가 입력되고, 기간(T33)에, 트랜지스터(301i)의 게이트와 소스 및 드레인의 다른 한쪽과의 사이에 발생하는 기생 용량에 의한 용량 결합에 의해서, 노드(NC)의 전압(VNC)이 전압(Va)과 전압(Vth)의 합보다도 더 큰 값, 즉, Va+Vth+Vx(Vx는 임의의 값)까지 상승하고, 트랜지스터(301i)가 온 상태가 된다. 이에 따라, 도 2(A)에 도시하는 순서 회로는 기간(T33) 및 기간(T34)의 동안, 노드(NE) 전압에 따라서 신호(OUT1)의 펄스를 출력한다.
또, 기간(T34) 내지 기간(T36)에 있어서, 신호(CK1)가 하이레벨이 된다. 기간(T34)에, 트랜지스터(301k)의 게이트와 소스 및 드레인의 다른 한쪽과의 사이에 발생하는 기생 용량에 의한 용량 결합에 의해서, 노드(ND)의 전압이 전압(Va)과 전압(Vth)의 합보다도 더 큰 값, 즉, Va+Vth+Vx까지 상승하고, 트랜지스터(301k)가 온 상태가 된다. 이것에 의해, 도 2(A)에 도시하는 순서 회로는, 기간(T34) 내지 기간(T36)의 동안, 노드(NF)의 전압에 따라서 신호(OUT2)의 펄스를 출력한다.
그 후, 도 2(A)에 도시하는 순서 회로는, 기간(T37) 내지 기간(T39) 동안에, 신호(RE1) 펄스가 입력됨으로써 리셋 상태가 된다. 기간(T37)에 예를 들면 트랜지스터(301g)가 온 상태가 됨으로써, 노드(NA) 전압(VNA)이 전압(Va)과 동등한 값이 되고, 트랜지스터(301j) 및 트랜지스터(301l)가 온 상태가 된다. 또, 기간(T37) 내지 기간(T39)에 있어서, 신호(CK2)가 하이 레벨이 된다. 기간(T37)에, 트랜지스터(301f)가 온 상태가 되는 것에 의해, 노드(NC) 및 노드(ND) 전압이 전압(Vb)과 동등한 값이 되고, 트랜지스터(301i) 및 트랜지스터(301j)가 오프 상태가 된다. 따라서, 기간(T37) 내지 기간(T39)의 동안, 신호(OUT1) 및 신호(OUT2)가 로우 레벨이 된다. 이상이 도 2(A)에 도시하는 순서 회로의 동작예이다.
도 2(B)를 이용하여 설명한 바와 같이, 도 2(A)에 도시하는 순서 회로는, 세트 신호가 입력됨으로써, 세트 상태가 되고, 신호(OUT1) 및 신호(OUT2)의 펄스가 출력된다. 그 후 리셋 신호가 입력됨으로써, 순서 회로가 리셋 상태가 되고, 신호(OUT1) 및 신호(OUT2)가 로우 레벨이 된다.
또한, 도 2(A)에 도시하는 순서 회로를 이용하여 구성되는 시프트 레지스터의 예에 대하여, 도 3(A)와 도 3(B)를 이용하여 설명한다. 도 3(A)와 도 3(B)는, 본 실시형태에서의 시프트 레지스터를 설명하기 위한 도면이다.
우선, 도 2(A)에 도시하는 순서 회로를 이용하여 구성되는 시프트 레지스터의 구성예에 대하여, 도 3(A)을 이용하여 설명한다. 도 3(A)는 본 실시형태에서의 시프트 레지스터의 구성예를 도시하는 블록 도면이다.
도 3(A)에 도시하는 시프트 레지스터는, 도 2(A)에 도시하는 순서 회로(순서 회로(300＿1) 내지 순서 회로(300＿r))를 이용하여 구성되는 r단의 순서 회로를 구비한다.
또, 도 3(A)에 도시하는 시프트 레지스터에는, 스타트 펄스 신호(SP)(신호(SP)라고도 한다), 클록 신호(CLK1)(신호(CLK1)라고도 한다) 내지 클록 신호(CLK4)(신호(CLK4)라고도 한다), 펄스 폭 제어 신호(PＷC1)(신호(PＷC1)라고도 한다) 내지 펄스 폭 제어 신호(PＷC6)(신호(PＷC6)라고도 한다) 및 리셋 펄스 신호(RP1)(신호(RP1)라고도 한다)가 입력된다.
신호(CLK1) 내지 신호(CLK4)의 각각의 듀티비는 25％이고, 신호(CLK1) 내지 신호(CLK4)는 순서대로 4분의 1 주기씩 늦다.
또한, 각 순서 회로에 있어서 신호(CK1) 및 신호(CK2)로서는, 신호(CLK1) 내지 신호(CLK4) 중, 어느 두 개의 클록 신호를 이용할 수 있다는 점을 주목하라. 또한, 동일한 조합의 클록 신호들은 서로 인접하는 순서 회로에는 입력되지 않고, 입력되는 두 개의 클록 신호는 4분의 1주기씩 어긋나 있다. 복수의 클록 신호를 이용함으로써, 시프트 레지스터에서의 신호의 출력 동작의 속도를 향상시킬 수 있다.
펄스 폭 제어 신호(PＷC1) 내지 펄스 폭 제어 신호(PＷC6)의 각각은 펄스 신호이고, 듀티비가 33％이다. 또, 펄스 폭 제어 신호(PＷC1) 내지 펄스 폭 제어 신호(PＷC6)는 순차 6분의 1주기씩 늦고 있다.
또한, 각 순서 회로에서의 신호(PＷC)로서는, 신호(PＷC1) 내지 신호(PＷC6) 중, 어느 하나의 펄스 폭 제어 신호를 이용하는 것이 가능하다는 점을 주목하라. 동일한 펄스 폭 제어 신호는 서로 인접하는 순서 회로에 입력되지 않는다. 또, r개의 순서 회로가, 연속하는 복수단의 순서 회로를 가지는 복수의 그룹으로 나뉘어, 복수의 순서 회로를 가지는 그룹마다, 입력되는 펄스 폭 제어 신호가 다르다. 복수의 펄스 폭 제어 신호를 이용함으로써, 연속하는 복수단의 순서 회로를 포함하는 그룹마다 출력 신호의 펄스를 제어하는 것이 가능하다.
예를 들면, 1번째 단의 순서 회로(300＿1) 내지 p번째 단의 순서 회로(300＿p)에 있어서, 홀수단의 순서 회로에는 신호(PＷC1)가 입력되고, 짝수단의 순서 회로에는 신호(PＷC2)가 입력된다. 또, p+1번째 단의 순서 회로(300＿p+1) 내지 q번째 단의 순서 회로(300＿q)에 있어서, 홀수단의 순서 회로에는 신호(PＷC3)가 입력되고, 짝수단의 순서 회로에는 신호(PＷC4)가 입력된다. 또, q+1번째 단의 순서 회로(300＿q+1) 내지 r번째 단의 순서 회로(300＿r)에 있어서, 홀수단의 순서 회로에는 신호(PＷC5)가 입력되고, 짝수단의 순서 회로에는 신호(PＷC6)가 입력된다.
또, 1번째 단의 순서 회로(300＿1)에 있어서 트랜지스터(301a)의 게이트 및 트랜지스터(301h)의 게이트에는, 신호(ST)로서 신호(SP)가 입력된다.
또, H+1번째 단(H은 r-2 이하의 자연수)의 순서 회로(300＿H+1)에 있어서 트랜지스터(301a)의 게이트 및 트랜지스터(301h)의 게이트는, H번째의 단의 순서 회로(300＿H)에 있어서 트랜지스터(301k)의 소스 및 드레인의 다른 한쪽에 접속된다. 이 때, 순서 회로(300＿H)에서의 신호(OUT2)가 순서 회로(300＿H+1)에 있어서의 신호(ST)가 된다.
또, 순서 회로(300＿H+1)에서의 트랜지스터(301k)의 소스 및 드레인의 다른 한쪽은, 순서 회로(300＿H)에서의 트랜지스터(301g)의 게이트에 접속된다. 이 때, 순서 회로(300＿H+1)에 있어서의 신호(OUT2)가 순서 회로(300＿H)의 신호(RE1)가 된다.
또, r번째 단의 순서 회로(300＿r)에서의 트랜지스터(301g)의 게이트에는, 신호(RE1)로서 리셋 펄스 신호(RP2)(신호(RP2)라고도 한다)가 입력된다. 예를 들면 더미 순서 회로로서, 도 2(A)에 도시하는 구성의 순서 회로가 형성되고, 이 더미 순서 회로의 신호(OUT1)를 신호(RP2)로서 이용할 수 있다.
또한, 도 3(A)에 도시하는 시프트 레지스터의 구동 방법예를, 도 3(B)을 이용하여 설명한다. 도 3(B)은 도 3(A)에 도시하는 시프트 레지스터의 구동 방법예를 설명하기 위한 타이밍 차트이다. 또한, 여기에서는, 일례로서 신호(CLK1) 내지 신호(CLK6)의 각각의 펄스 폭은, 신호(PＷC1) 내지 신호(PＷC6) 각각의 펄스 폭의 1.5배가 된다.
도 3(A)에 도시하는 시프트 레지스터의 동작은, 신호(CLK1) 내지 신호(CLK4), 신호(PＷC1) 내지 신호(PＷC6) 및 신호(SP)에 따라서, 각 순서 회로(순서 회로(300＿1) 내지 순서 회로(300＿r))로부터 신호(OUT1) 및 신호(OUT2)의 펄스를 순차 출력한다. 예를 들면, 시각(t41) 내지 시각(t43)의 기간에서 신호(SP) 펄스가 순서 회로(300＿1)에 입력되고, 시각(t42) 내지 시각(t44)의 기간에서 신호(PＷC1) 펄스가 발생하고, 시각(t43) 내지 시각(t45)의 기간에서, 신호(CLK1) 펄스가 발생된다. 그 결과, 시각(t42) 내지 시각(t44)의 기간에서, 순서 회로(300＿1)는, 신호(OUT1)의 펄스를 출력한다. 또한, 신호(SP)의 펄스가 입력되기 전에, 신호(RP1)의 펄스가 각 순서 회로에 입력됨으로써, 각 순서 회로가 리셋 상태로 될 수 있다.
도 2(A), 도 2(B) 및 도 3(A) 및 도 3(B)를 이용하여 설명한 바와 같이, 본 실시형태의 시프트 레지스터는 복수단의 순서 회로를 포함한다. 복수의 순서 회로의 각각은 제 1 트랜지스터, 제 2 트랜지스터, 및 제 3 트랜지스터를 포함한다. 제 1 트랜지스터는 세트 신호가 입력되는 게이트를 가지고, 세트 신호에 따라서 제 2 트랜지스터를 온 상태로 할지 여부를 제어하는 기능을 가진다. 제 2 트랜지스터는 소스 및 드레인의 한쪽에 펄스 제어 신호가 입력되고, 순서 회로로부터의 출력 신호의 전압을 펄스 제어 신호의 전압에 따른 값으로 할지 여부를 제어하는 기능을 가진다. 제 3 트랜지스터는 리셋 신호가 입력되는 게이트를 가지고, 리셋 신호에 따라서 제 2 트랜지스터를 오프 상태로 할지 여부를 제어하는 기능을 가진다.
또, 본 실시형태의 시프트 레지스터를 이용하여, 상기 실시형태의 액정 표시 장치에서의 표시 선택 신호 출력 회로를 구성하는 것이 가능하다. 상기 구성으로 함으로써, 예를 들면 1 프레임 기간에 복수회 신호(SP)에 있어서 펄스를 발생시킴으로써, 화소부를 복수행의 표시 회로에 의한 그룹으로 나누고, 그룹마다 표시 선택 신호의 펄스를 순차 출력할 수 있다. 이에 따라, 그룹마다 표시 선택 신호의 펄스를 출력하는 경우에도 그룹의 경계에서의 분할 줄무늬의 발생을 억제하는 것이 가능하기 때문에, 표시 화상의 화질을 더욱 향상시킬 수 있다.
또, 1 프레임 기간에 복수 회 신호(SP)에 있어서 펄스를 발생시키는 것에 한정되지 않고, 예를 들면 상기 구성의 시프트 레지스터를 표시 선택 신호 출력 회로에 복수 형성하고, 복수행의 표시 회로에 의해서 복수의 그룹마다 다른 시프트 레지스터에 의하여 신호(SP)에 있어서 펄스를 발생시킴으로써, 복수행의 표시 회로에 의한 복수의 그룹마다 표시 선택 신호의 펄스를 순차 출력하는 것도 가능하다.
또, 상기 실시형태의 액정 표시 장치에서의 표시 선택 신호 출력 회로가 시프트 레지스터를 구비하는 경우, 본 실시형태의 시프트 레지스터를 이용하고, 상기 실시형태의 액정 표시 장치에서의 표시 선택 신호 출력 회로를 구성하는 것도 가능하다.
(실시형태 3)
본 실시형태에서는, 상기 실시형태의 액정 표시 장치에 있어서의 표시 회로의 예에 대하여 설명한다.
본 실시형태에서의 표시 회로의 예에 대하여, 도 4(A)와 도 4(B)를 이용하여 설명한다. 도 4(A)와 도 4(B)는 본 실시형태에서의 표시 회로의 예를 설명하기 위한 도면이다.
우선, 본 실시형태의 표시 회로의 구성예에 대하여, 도 4(A)를 이용하여 설명한다. 도 4(A)는, 본 실시형태에서의 표시 회로의 구성예를 도시하는 도면이다.
도 4(A)에 도시하는 표시 회로는, 트랜지스터(151)와, 액정 소자(152)와, 용량 소자(153)를 구비한다.
또한, 도 4(A)에 도시하는 표시 회로에 있어서, 트랜지스터(151)는 전계 효과 트랜지스터이다.
또, 액정 표시 장치에 있어서, 액정 소자는, 제 1 표시 전극, 제 2 표시 전극 및 액정층에 의해 구성된다. 액정층은 제 1 표시 전극 및 제 2 표시 전극 간에 인가되는 전압에 따라서 빛의 투과율이 변화한다.
또, 액정 표시 장치에 있어서, 용량 소자는 제 1 용량 전극, 제 2 용량 전극, 및 제 1 용량 전극 및 제 2 용량 전극에 중첩하는 유전체층을 포함한다. 용량 소자는 제 1 용량 전극 및 제 2 용량 전극 간에 인가되는 전압에 따라서 전하가 축적된다.
트랜지스터(151)의 소스 및 드레인의 한쪽에는 신호(DD)가 입력되고, 트랜지스터(151)의 게이트에는 신호(DSEL)가 입력된다.
액정 소자(152)의 제 1 표시 전극은 트랜지스터(151)의 소스 및 드레인의 다른 한쪽에 전기적으로 접속된다. 액정 소자(152)의 제 2 표시 전극에는, 전압(Vc)이 입력된다. 전압(Vc)의 값은 적절히 설정할 수 있다.
용량 소자(153)의 제 1 용량 전극은 트랜지스터(151)의 소스 및 드레인의 다른 한쪽에 전기적으로 접속된다. 용량 소자(153)의 제 2 용량 전극에는 전압(Vc)이 입력된다.
또한, 도 4(A)에 도시하는 표시 회로의 각 구성 요소에 대하여 설명한다.
트랜지스터(151)는 표시 선택 트랜지스터로서의 기능을 가진다.
액정 소자(152)에서의 액정층으로서는, 제 1 표시 전극 및 제 2 표시 전극에 인가되는 전압이 0V일 때에 빛을 투과하는 액정층을 이용하는 것이 가능하다. 예를 들면 전기 제어 복굴절형 액정(ECB형 액정이라고도 한다), 이색성(dichroic) 색소를 첨가한 액정(GH 액정이라고도 한다), 고분자 분산형 액정, 또는 디스코틱 액정을 포함하는 액정층 등을 이용하는 것이 가능하다. 또, 액정층으로서는, 블루상을 나타내는 액정층을 이용해도 좋다. 블루상을 나타내는 액정층은, 예를 들면 블루상을 나타내는 액정과 카이럴제를 포함하는 액정 조성물에 의해 구성된다. 블루상을 나타내는 액정은, 응답 속도가 1msec 이하로 짧고, 광학적 등방성이기 때문에, 배향 처리가 불필요하고, 시야각 의존성이 작다. 따라서, 블루상을 나타내는 액정을 이용함으로써, 동작 속도를 향상시킬 수 있다. 예를 들면, 상기 실시형태에서의 필드 시퀀셜 방식의 표시 장치에서는, 컬러 필터를 이용한 표시 장치에 비해서 빠른 동작 속도가 요구되기 때문에, 상기 실시형태에서의 필드 시퀀셜 방식의 표시 장치에서의 액정 소자에 상기 블루상을 나타내는 액정을 이용하는 것이 바람직하다.
용량 소자(153)은, 트랜지스터(151)에 따라서 제 1 용량 전극 및 제 2 용량 전극 간에 신호(DD)에 따르는 값의 전압이 인가되는 유지 용량으로서의 기능을 가진다. 용량 소자(153)를 반드시 형성하지 않아도 좋지만, 용량 소자(153)을 형성함으로써, 표시 선택 트랜지스터의 리크 전류에 기인하는 액정 소자에 인가된 전압의 변동을 억제할 수 있다.
또한, 트랜지스터(151)로서는, 예를 들면 채널이 형성되고, 원소 주기표에서의 제 14 족의 반도체(실리콘 등)를 함유하는 반도체층 또는 산화물 반도체층을 포함하는 트랜지스터를 이용할 수 있다.
다음으로, 도 4(A)에 도시하는 표시 회로의 구동 방법예에 대하여 설명한다.
먼저, 도 4(A)에 도시하는 표시 회로의 구동 방법예에 대하여, 도 4(B)를 이용하여 설명한다. 도 4(B)는, 도 4(A)에 도시하는 표시 회로의 구동 방법예를 설명하기 위한 타이밍 차트이며, 신호(DD) 및 신호(DSEL)의 각각의 상태를 나타낸다.
도 4(A)에 도시하는 표시 회로의 구동 방법예에서는, 신호(DSEL)의 펄스가 입력되면, 트랜지스터(151)가 온 상태가 된다.
트랜지스터(151)가 온 상태가 되면, 표시 회로에 신호(DD)가 입력되고, 액정 소자(152)의 제 1 표시 전극 및 용량 소자(153)의 제 1 용량 전극의 전압이 신호(DD)의 전압과 동등한 값이 된다.
이때, 액정 소자(152)는 쓰기 상태(상태(wte)라고도 한다)가 되고, 신호(DD)에 따른 빛의 투과율이 됨으로써, 표시 회로는 신호(DD)의 데이터(데이터(D11) 내지 데이터(DＱ)(Ｑ는 2 이상의 자연수)의 각각)에 따른 표시 상태가 된다.
그 후, 트랜지스터(151)가 오프 상태가 되고, 액정 소자(152)는, 유지 상태(상태(hld)라고도 한다)가 되고, 제 1 표시 전극 및 제 2 표시 전극 사이에 인가되는 전압을 다음에 신호(DSEL)의 펄스가 입력될 때까지, 초기값부터의 변동량이 기준값보다 커지도록 유지한다. 또, 액정 소자(152)가 유지 상태일 때, 상기 실시형태의 액정 표시 장치에서의 라이트 유닛은 점등 상태가 된다.
도 4(A)를 이용하여 설명한 바와 같이, 본 실시형태의 표시 회로의 일례는, 표시 선택 트랜지스터 및 액정 소자를 구비하는 구성이다. 상기 구성으로 함으로써, 표시 회로를 표시 데이터 신호에 따른 표시 상태로 할 수 있다.
(실시형태 4)
본 실시형태에서는, 상기 실시형태를 이용하여 설명한 액정 표시 장치에서의 트랜지스터에 적용할 수 있는 트랜지스터에 대해서 설명한다.
상기 실시형태를 이용하여 설명한 액정 표시 장치에 있어서, 트랜지스터로서는, 예를 들면 채널이 형성되고, 원소 주기표에서의 제 14 족의 반도체(실리콘 등)를 함유하는 반도체층 또는 산화물 반도체층을 포함하는 트랜지스터를 이용할 수 있다. 또한, 채널이 형성되는 층으로서의 기능을 가지는 층을 채널 형성층이라고도 한다.
또한, 상기 반도체층은, 단결정 반도체층, 다결정 반도체층, 미결정 반도체층, 또는 비정질 반도체층이어도 좋다.
또한, 상기 실시형태를 이용하여 설명한 액정 표시 장치에 있어서, 트랜지스터로서 적용할 수 있는 산화물 반도체층을 포함하는 트랜지스터로서는, 예를 들면 고순도화시킨 산화물 반도체층을 가지는 트랜지스터를 이용할 수 있다. 고순도화라는 것은, 산화물 반도체층 중의 수소 또는 물을 극력 배제하는 것 및 산화물 반도체층에 산소를 공급하여 산화물 반도체층 중의 산소 결핍에 기인하는 결함을 저감하는 것을 포함하는 개념이다.
상기 산화물 반도체층을 포함하는 트랜지스터의 구조예에 대해서, 도 5(A) 내지 도 5(E)를 이용하여 설명한다. 도 5(A) 내지 도 5(E)는 본 실시형태에서의 트랜지스터의 구조예를 나타내는 단면 모식도이다.
도 5(A)에 도시하는 트랜지스터는 보텀 게이트 구조의 트랜지스터 중 하나이고, 역 스태거형 트랜지스터라고도 한다.
도 5(A)에 도시하는 트랜지스터는 도전층(401a)과, 절연층(402a)과, 산화물 반도체층(403a)과, 도전층(405a)과, 도전층(406a)을 포함한다.
도전층(401a)은 기판(400a) 위에 형성된다.
절연층(402a)은 도전층(401a)위에 형성된다.
산화물 반도체층(403a)은 절연층(402a)을 통하여 도전층(401a)에 중첩한다.
도전층(405a) 및 도전층(406a)은, 산화물 반도체층(403a)의 일부의 위에 각각 형성된다.
또한, 도 5(A)에 있어서, 트랜지스터의 산화물 반도체층(403a)의 상면의 일부(상면에 도전층(405a) 및 도전층(406a)이 형성되어 있지 않은 부분)는 절연층(407a)에 접한다.
또, 절연층(407a)과 절연층(402a)은 일부가 접한다. 도전층(405a), 도전층(406a) 및 산화물 반도체층(403a)은 절연층(407a)과 절연층(402a)에 끼워져 있다.
도 5(B)에 도시하는 트랜지스터는 도 5(A)에 도시하는 구조에 더하여, 도전층(408a)을 포함한다.
도전층(408a)은 절연층(407a)을 통하여 산화물 반도체층(403a)에 중첩한다.
도 5(C)에 도시하는 트랜지스터는 보텀 게이트 구조의 트랜지스터 중 하나이다.
도 5(C)에 도시하는 트랜지스터는 도전층(401b)과, 절연층(402b)과, 산화물 반도체층(403b)과, 도전층(405b)과, 도전층(406b)을 포함한다.
도전층(401b)은 기판(400b) 위에 형성된다.
절연층(402b)은 도전층(401b) 위에 형성된다.
도전층(405b) 및 도전층(406b)은 절연층(402b)의 일부 위에 각각 형성된다.
산화물 반도체층(403b)은, 절연층(402b)을 통하여 도전층(401b)에 중첩한다.
또한, 도 5(C)에 있어서, 트랜지스터에서의 산화물 반도체층(403b)의 상면 및 측면은 절연층(407b)에 접한다.
또, 절연층(407b)과 절연층(402b)은 일부가 접한다. 도전층(405b), 도전층(406b) 및 산화물 반도체층(403b)은, 절연층(407b)과 절연층(402b) 사이에 끼워져 있다.
또한, 도 5(A) 및 도 5(C)에 있어서, 절연층 위에 보호 절연층을 형성될 수 있음을 주목하라.
도 5(D)에 도시하는 트랜지스터는 도 5(C)에 도시하는 구조에 더하여, 도전층(408b)을 포함한다.
도전층(408b)은 절연층(407b)을 통해서 산화물 반도체층(403b)과 중첩한다.
도 5(E)에 도시하는 트랜지스터는 톱 게이트 구조의 트랜지스터 중 하나이다.
도 5(E)에 도시하는 트랜지스터는 도전층(401c)과, 절연층(402c)과, 산화물 반도체층(403c)과, 도전층(405c) 및 도전층(406c)을 포함한다.
산화물 반도체층(403c)은 절연층(447)을 통하여 기판(400c) 위에 형성된다.
도전층(405c) 및 도전층(406c)은 각각 산화물 반도체층(403c)의 일부의 위에 형성된다.
절연층(402c)은 산화물 반도체층(403c), 도전층(405c) 및 도전층(406c)의 위에 형성된다.
도전층(401c)은 절연층(402c)을 통해서 산화물 반도체층(403c)에 중첩한다.
또한, 도 5(A) 내지 도 5(E)에 도시하는 각 구성 요소에 대하여 설명한다.
기판(400a) 내지 기판(400c)으로서는, 예를 들면 유리 기판 또는 플라스틱 기판과 같은 투광성을 가지는 기판일 수 있다.
도전층(401a) 내지 도전층(401c)의 각각은, 트랜지스터의 게이트로서의 기능을 가진다. 또한, 트랜지스터의 게이트로서 기능을 가지는 층을 게이트 전극 또는 게이트 배선이라고도 한다는 점을 주목하라.
도전층(401a) 내지 도전층(401c)은, 예를 들면 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 혹은 스칸듐 등의 금속 재료, 또는 이들을 주성분으로 하는 합금 재료층일 수 있다. 또, 도전층(401a) 내지 도전층(401c)에 적용할 수 있는 재료의 적층에 의해서, 도전층(401a) 내지 도전층(401c)이 또한 구성될 수 있다.
절연층(402a) 내지 절연층(402c)의 각각은, 트랜지스터의 게이트 절연층으로서의 기능을 가진다. 또한, 트랜지스터의 게이트 절연층으로서의 기능을 가지는 층을 게이트 절연층이라고도 한다는 점을 주목하라.
절연층(402a) 내지 절연층(402c)로서는, 예를 들면 산화 실리콘층, 질화 실리콘층, 산화 질화 실리콘층, 질화 산화 실리콘층, 산화 알루미늄층, 질화 알루미늄층, 산화 질화 알루미늄층, 질화 산화 알루미늄층, 또는 산화 하프늄층을 이용할 수 있다. 또, 절연층(402a) 내지 절연층(402c)에 적용할 수 있는 재료의 적층에 의해서 절연층(402a) 내지 절연층(402c)이 구성될 수 있다.
또, 절연층(402a) 내지 절연층(402c)으로서는, 예를 들면 원소 주기표에서의 제 13 족 원소 및 산소 원소를 포함하는 재료의 절연층을 이용하는 것도 가능하다. 산화물 반도체층(403a) 내지 산화물 반도체층(403c)이 제 13족 원소를 포함하는 경우에, 산화물 반도체층(403a) 내지 산화물 반도체층(403c)에 접하는 절연층으로서 제 13 족 원소를 포함하는 절연층을 이용함으로써, 이 절연층과 산화물 반도체층과의 계면 상태를 양호하게 할 수 있다.
제 13 족 원소를 포함하는 재료로서는, 예를 들면 산화 갈륨, 산화 알루미늄, 산화 알루미늄 갈륨, 산화 갈륨 알루미늄 등이 있다. 또한, 산화 알루미늄 갈륨이라는 것은, 갈륨의 함유량(원자%)보다 알루미늄의 함유량(원자%)가 많은 물질의 것을 말하고, 산화 갈륨 알루미늄이라는 것은, 갈륨의 함유량(원자%)이 알루미늄의 함유량(원자%) 이상의 물질의 것을 말한다.
예를 들면, 절연층(402a) 내지 절연층(402c)으로서, 산화 갈륨을 포함하는 절연층을 이용함으로써, 절연층(402a) 내지 절연층(402c)과, 산화물 반도체층(403a) 내지 산화물 반도체층(403c)과의 계면에서의 수소 또는 수소 이온의 축적을 저감할 수 있다.
또, 예를 들면, 절연층(402a) 내지 절연층(402c)으로서, 산화 알루미늄을 포함하는 절연층을 이용함으로써, 절연층(402a) 내지 절연층(402c)과, 산화물 반도체층(403a) 내지 산화물 반도체층(403c)과의 계면에서의 수소 또는 수소 이온의 축적을 저감할 수 있다. 또, 산화 알루미늄을 포함하는 절연층은 물이 통과하기 어렵다. 따라서, 산화 알루미늄을 포함하는 절연층을 이용함으로써, 이 절연층을 통하여 산화물 반도체층으로의 물의 침입을 억제할 수 있다.
또, 절연층(402a) 내지 절연층(402c)으로서, 예를 들면, Al2Ox(x＝3+α,α는 0보다 크고 1보다 작은 값), Ga2Ox(x＝3+α, α는 0보다 크고 1보다 작은 값), 또는 GaxAl2-xO3+α(x는 0보다 크고 2보다 작은 값, α는 0보다 크고 1보다 작은 값)로 표기되는 재료를 이용하는 것도 가능하다. 또, 절연층(402a) 내지 절연층(402c)에 적용할 수 있는 재료의 적층에 의하여 절연층(402a) 내지 절연층(402c)을 구성하는 것도 가능하다. 예를 들면, 복수의 Ga2Ox로 표기되는 산화 갈륨을 포함하는 층의 적층에 의해 절연층(402a) 내지 절연층(402c)을 구성해도 좋다. 또, Ga2Ox로 표기되는 산화 갈륨을 포함하는 절연층 및 Al2Ox로 표기되는 산화 알루미늄을 포함하는 절연층의 적층에 의해 절연층(402a) 내지 절연층(402c)이 구성될 수 있다.
절연층(447)은 기판(400c)으로부터 불순물 원소의 확산을 방지하는 하지층으로서의 기능을 가진다.
절연층(447)으로서는, 예를 들면 절연층(402a) 내지 절연층(402c)에 적용할 수 있는 재료층을 이용할 수 있다. 또, 절연층(402a) 내지 절연층(402c)에 적용할 수 있는 재료층의 적층에 의하여 절연층(447)을 구성해도 좋다.
산화물 반도체층(403a) 내지 산화물 반도체층(403c)의 각각은, 트랜지스터의 채널이 형성되는 층으로서의 기능을 가진다. 또한, 트랜지스터의 채널이 형성되는 층으로서의 기능을 가지는 층을 채널 형성층이라고도 한다. 산화물 반도체층(403a) 내지 산화물 반도체층(403c)에 적용할 수 있는 산화물 반도체로서는, 예를 들면 사원계 금속 산화물, 삼원계 금속 산화물, 또는 이원계 금속 산화물 등을 이용할 수 있다. 사원계 금속 산화물로서는, 예를 들면 In-Sn-Ga-Zn-O계 금속 산화물 등을 이용할 수 있다. 삼원계 금속 산화물로서는, 예를 들면 In-Ga-Zn-O계 금속 산화물, In-Sn-Zn-O계 금속 산화물, In-Al-Zn-O계 금속 산화물, Sn-Ga-Zn-O계 금속 산화물, Al-Ga-Zn-O계 금속 산화물, 또는 Sn-Al-Zn-O계 금속 산화물 등을 이용할 수 있다. 이원계 금속 산화물로서는, 예를 들면 In-Zn-O계 금속 산화물, Sn-Zn-O계 금속 산화물, Al-Zn-O계 금속 산화물, Zn-Mg-O계 금속 산화물, Sn-Mg-O계 금속 산화물, In-Mg-O계 금속 산화물, In-Sn-O계 금속 산화물, 또는 In-Ga-O계 금속 산화물 등을 이용할 수 있다. 또, 산화물 반도체로서는, 예를 들면 In-O계 금속 산화물, Sn-O계 금속 산화물, 또는 Zn-O계 금속 산화물 등을 이용하는 것도 가능하다. 또, 상기 산화물 반도체로서 적용할 수 있는 금속 산화물은, 산화 실리콘을 포함하고 있어도 좋다.
In-Zn-O계 금속 산화물을 이용하는 경우, 예를 들면, In：Zn＝50：1 내지 In：Zn＝1：2(몰수비로 환산하면 In2O3：ZnO＝25：1 내지 In2O3：ZnO＝1：4), 바람직하게는 In：Zn＝20：1 내지 In：Zn＝1：1(몰수비로 환산하면 In2O3：ZnO＝10：1 내지 In2O3：ZnO＝1：2), 더욱 바람직하게는 In：Zn＝15：1 내지 In：Zn＝1.5：1(몰수비로 환산하면 In2O3：ZnO＝15：2 내지 In2O3：ZnO＝3：4)의 조성비인 산화물 타겟을 이용하여 In-Zn-O계 금속 산화물의 반도체층을 형성할 수 있다. 예를 들면, In-Zn-O계 산화물 반도체 형성에 이용하는 타겟은 원자수비가 n：Zn：O＝P：U：R일 때, R＞1.5P+U로 한다. In의 양을 많게 함으로써, 트랜지스터의 이동도를 향상시킬 수 있다.
또, 산화물 반도체로서는, InMO3(ZnO)m(m은 0보다 큰 수)로 표기되는 재료를 이용할 수도 있다. InMO3(ZnO)m의 M은, Ga, Al, Mn 및 Co로부터 선택된 하나 또는 복수의 금속 원소를 나타낸다.
도전층(405a) 내지 도전층(405c) 및 도전층(406a) 내지 도전층(406c)의 각각은, 트랜지스터의 소스 또는 드레인으로서의 기능을 가진다. 또한, 트랜지스터의 소스로서의 기능을 가지는 층을 소스 전극 또는 소스 배선이라고도 하고, 트랜지스터의 드레인으로서의 기능을 가지는 층을 드레인 전극 또는 드레인 배선이라고도 한다.
도전층(405a) 내지 도전층(405c) 및 도전층(406a) 내지 도전층(406c)으로서는, 예를 들면 알루미늄, 크롬, 구리, 탄탈, 티탄, 몰리브덴, 또는 텅스텐 등의 금속 재료, 또는 이들 금속 재료를 주성분으로 하는 합금 재료층을 이용할 수 있다. 또, 도전층(405a) 내지 도전층(405c) 및 도전층(406a) 내지 도전층(406c)에 적용할 수 있는 재료의 적층에 의해, 도전층(405a) 내지 도전층(405c) 및 도전층(406a) 내지 도전층(406c)을 구성하는 것도 가능하다.
또, 도전층(405a) 내지 도전층(405c) 및 도전층(406a) 내지 도전층(406c)으로서는, 도전성 금속 산화물을 포함하는 층을 이용하는 것도 가능하다. 도전성 금속 산화물로서는, 예를 들면 산화 인듐, 산화 주석, 산화 아연, 산화 인듐 산화 주석 합금, 또는 산화 인듐 산화 아연 합금을 이용할 수 있다. 또한, 도전층(405a) 내지 도전층(405c) 및 도전층(406a) 내지 도전층(406c)에 적용할 수 있는 도전성 금속 산화물은, 산화 실리콘을 포함할 수 있음을 주목하라.
절연층(407a) 및 절연층(407b)으로서는, 절연층(402a) 내지 절연층(402c)과 마찬가지로, 예를 들면 원소 주기표에서의 제 13 족 원소 및 산소 원소를 포함하는 재료의 절연층을 이용할 수 있다. 또, 절연층(407a) 및 절연층(407b)으로서는, 예를 들면, Al2Ox, Ga2Ox, 또는 GaxAl2 - xO3 +α로 표기되는 재료를 이용할 수도 있다.
예를 들면, 절연층(402a) 내지 절연층(402c) 및 절연층(407a) 및 절연층(407b)을, Ga2Ox로 표기되는 산화 갈륨을 포함하는 절연층으로 구성해도 좋다. 또, 절연층(402a) 내지 절연층(402c) 및 절연층(407a) 및 절연층(407b)의 한쪽을 Ga2Ox로 표기되는 산화 갈륨을 포함하는 절연층으로 구성하고, 절연층(402a) 내지 절연층(402c) 및 절연층(407a) 및 절연층(407b)의 다른 한쪽을, Al2Ox로 표기되는 산화 알루미늄을 포함하는 절연층에 의해서 구성해도 좋다.
도전층(408a) 및 도전층(408b)의 각각은, 트랜지스터의 게이트로서의 기능을 가진다. 또한, 트랜지스터가 도전층(408a) 및 도전층(408b)을 가지는 구조인 경우, 도전층(401a) 및 도전층(408a)의 한쪽, 또는 도전층(401b) 및 도전층(408b)의 한쪽을, 백게이트, 백게이트 전극, 또는 백게이트 배선이라고도 한다. 게이트로서의 기능을 가지는 층을, 채널 형성층을 통하여 복수 형성함으로써, 트랜지스터의 스레숄드 전압을 제어할 수 있다.
도전층(408a) 및 도전층(408b)으로서는, 예를 들면 알루미늄, 크롬, 구리, 탄탈, 티탄, 몰리브덴, 혹은 텅스텐 등의 금속 재료, 또는 이들의 금속 재료를 주성분으로 하는 합금 재료층을 이용할 수 있다. 또, 도전층(408a) 및 도전층(408b)에 적용할 수 있는 재료의 적층에 의해 도전층(408a) 및 도전층(408b)의 각각을 구성하는 것도 가능하다.
또, 도전층(408a) 및 도전층(408b)으로서는, 도전성의 금속 산화물을 포함하는 층을 이용하는 것도 가능하다. 도전성의 금속 산화물로서는, 예를 들면 산화 인듐, 산화 주석, 산화 아연, 산화 인듐 산화 주석 합금, 또는 산화 인듐 산화 아연 합금을 이용할 수 있다. 도전층(408a) 및 도전층(408b)에 적용할 수 있는 도전성 금속 산화물은 산화 실리콘을 포함할 수 있음을 주목하라.
또한, 본 실시형태의 트랜지스터를, 채널 형성층으로서의 기능을 가지는 산화물 반도체층의 일부의 위에 절연층을 포함하고, 이 절연층을 통하여 산화물 반도체층에 중첩하도록, 소스 또는 드레인으로서의 기능을 가지는 도전층을 포함하는 구조로 해도 좋다는 점을 주목하라. 상기 구조인 경우, 절연층은 트랜지스터의 채널 형성층을 보호하는 층(채널 보호층이라고도 한다)으로서의 기능을 가진다. 채널 보호층으로서의 기능을 가지는 절연층으로서는, 예를 들면 절연층(402a) 내지 절연층(402c)에 적용할 수 있는 재료층을 이용할 수 있다. 또, 절연층(402a) 내지 절연층(402c)에 적용할 수 있는 재료의 적층에 의하여 채널 보호층으로서의 기능을 가지는 절연층을 구성해도 좋다.
또한, 도 5(A) 내지 도 5(E)에 도시하는 바와 같이, 본 실시형태의 트랜지스터를, 반드시 산화물 반도체층의 모두가 게이트 전극으로서의 기능을 가지는 도전층에 중첩하는 구조로 하지 않아도 좋지만, 산화물 반도체층의 모두가 게이트 전극으로서의 기능을 가지는 도전층에 중첩하는 구조로 함으로써, 산화물 반도체층으로의 빛의 입사를 억제할 수 있다는 점을 주목하라.
또한, 본 실시형태의 트랜지스터의 제작 방법예로서, 도 5(A)에 도시하는 트랜지스터의 제작 방법예에 대하여, 도 6(A) 내지 도 6(E)을 이용하여 설명한다. 도 6(A) 내지 도 6(E)은 도 5(A)에 도시하는 트랜지스터의 제작 방법예를 설명하기 위한 단면 모식도이다.
먼저, 도 6(A)에 도시하는 바와 같이, 기판(400a)을 준비하고, 기판(400a) 위에 제 1 도전막을 형성하고, 제 1 도전막의 일부를 에칭함으로써, 도전층(401a)을 형성한다.
예를 들면, 스퍼터링법을 이용하여 도전층(401a)에 적용할 수 있는 재료의 막을 형성함으로써, 제 1 도전막을 형성할 수 있다. 또, 제 1 도전막에 적용할 수 있는 재료의 막을 적층시키고, 제 1 도전막을 형성할 수도 있다.
또한, 스퍼터링 가스로서, 예를 들면 수소, 물, 수산기, 또는 수소화물 등의 불순물이 제거된 고순도 가스를 이용함으로써, 형성되는 막의 상기 불순물 농도를 저감할 수 있다.
또한, 스퍼터링법을 이용하여 막을 형성하기 전에, 스퍼터링 장치의 예비 가열실에서 예비 가열 처리를 행해도 좋다는 점을 주목하라. 상기 예비 가열 처리를 행함으로써, 수소, 수분 등의 불순물을 제거할 수 있다.
또, 스퍼터링법을 이용하여 막을 형성하기 전에, 예를 들면 아르곤, 질소, 헬륨, 또는 산소 분위기 아래에서, 타겟측에 전압을 인가하지 않고, 기판측에 RF 전원을 이용하여 전압을 인가하고, 플라즈마를 형성하여 피형성면을 개질(改質)하는 처리(역스퍼터링이라고도 한다)를 행해도 좋다. 역스퍼터링을 행함으로써, 피형성면에 부착되어 있는 분상(粉狀)물질(파티클, 티끌이라고도 한다)을 제거하는 것이 가능하다.
또, 스퍼터링법을 이용하여 막을 형성하는 경우, 흡착형 진공 펌프 등을 이용하여, 막을 형성하는 성막실 내의 잔류 수분을 제거할 수 있다. 흡착형 진공 펌프로서는, 예를 들면 크라이오 펌프, 이온 펌프, 또는 티탄 서블리메이션 등을 이용할 수 있다. 또, 콜드 트랩을 형성한 터보 분자 펌프를 이용하여 성막실 내의 잔류 수분을 제거하는 것이 가능하다.
또, 상기 도전층(401a)의 형성 방법과 같이, 본 실시형태의 트랜지스터의 제작 방법예에 있어서, 막의 일부를 에칭하여 층을 형성하는 경우, 예를 들면, 포토리소그래피 공정에 의한 막의 일부 위에 레지스트 마스크를 형성하고, 레지스트 마스크를 이용하여 막을 에칭함으로써, 층을 형성할 수 있다. 또한, 이 경우, 층의 형성 후에 레지스트 마스크를 제거한다.
또, 잉크젯법을 이용하여 레지스트 마스크를 형성해도 좋다. 잉크젯법을 이용함으로써, 포토마스크가 불필요해지기 때문에, 제조 비용을 저감할 수 있다. 또, 투과율이 다른 복수의 영역을 가지는 노광 마스크(다계조 마스크라고도 한다)를 이용하여 레지스트 마스크를 형성해도 좋다. 다계조 마스크를 이용함으로써, 다른 두께의 영역을 가지는 레지스트 마스크를 형성할 수 있고, 트랜지스터의 제작에 사용하는 레지스트 마스크의 수를 저감할 수 있다.
다음으로, 도 6(B)에 도시하는 바와 같이, 도전층(401a) 위에 제 1 절연막을 형성함으로써, 절연층(402a)을 형성한다.
예를 들면, 스퍼터링법이나 플라즈마 CVD법 등을 이용하여 절연층(402a)에 적용할 수 있는 재료의 막을 형성함으로써, 제 1 절연막을 형성할 수 있다. 또, 절연층(402a)에 적용할 수 있는 재료의 막을 적층시킴으로써 제 1 절연막을 형성할 수도 있다. 또, 고밀도 플라즈마 CVD법(예를 들면 μ파(예를 들면, 주파수 2.45GHz의 μ파)를 이용한 고밀도 플라즈마 CVD법)를 이용하여 절연층(402a)에 적용할 수 있는 재료의 막을 형성함으로써, 절연층(402a)을 치밀하게 할 수 있고, 절연층(402a)의 절연 내압을 향상시킬 수 있다.
다음으로, 도 6(C)에 도시하는 바와 같이, 절연층(402a) 위에 산화물 반도체막을 형성하고, 그 후 산화물 반도체막의 일부를 에칭하는 것에 의해 산화물 반도체층(403a)을 형성한다.
예를 들면, 스퍼터링법을 이용하여 산화물 반도체층(403a)에 적용할 수 있는 산화물 반도체재료의 막을 형성함으로써, 산화물 반도체막을 형성할 수 있다. 또한, 희가스 분위기 아래, 산소 분위기 아래, 또는 희가스와 산소의 혼합 분위기 아래에서 산화물 반도체막을 형성해도 좋다는 점을 주목하라.
또, 스퍼터링 타겟으로서, In2O3：Ga2O3：ZnO＝1：1：1[mol수비]의 조성비인 산화물 타겟을 이용하여 산화물 반도체막을 형성할 수 있다. 또, 예를 들면, In2O3：Ga2O3：ZnO＝1：1：2[mol수비]의 조성비인 산화물 타겟을 이용하여 산화물 반도체막을 형성해도 좋다.
또, 스퍼터링법을 이용해서 산화물 반도체막을 형성할 때에, 기판(400a)을 감압 상태로 하고, 기판(400a)을 100℃ 이상 600℃ 이하, 바람직하게는 200℃ 이상 400℃ 이하로 가열해도 좋다. 기판(400a)을 가열함으로써, 산화물 반도체막의 상기 불순물 농도를 저감하는 것이 가능하고, 또, 스퍼터링법에 의한 산화물 반도체막의 손상을 경감할 수 있다.
다음으로, 도 6(D)에 도시하는 바와 같이, 절연층(402a) 및 산화물 반도체층(403a) 위에 제 2 도전막을 형성하고, 제 2 도전막의 일부를 에칭함으로써 도전층(405a) 및 도전층(406a)을 형성한다.
예를 들면, 스퍼터링법 등을 이용해서 도전층(405a) 및 도전층(406a)에 적용할 수 있는 재료의 막을 형성함으로써, 제 2 도전막을 형성할 수 있다. 또, 도전층(405a) 및 도전층(406a)에 적용할 수 있는 재료의 막을 적층시킴으로써 제 2 도전막을 형성할 수도 있다.
다음으로, 도 6(E)에 도시하는 바와 같이, 산화물 반도체층(403a)에 접하도록 절연층(407a)을 형성한다.
예를 들면, 희가스(대표적으로는 아르곤) 분위기 아래, 산소 분위기 아래, 또는 희가스와 산소의 혼합 분위기 아래에서, 스퍼터링법을 이용하여 절연층(407a)에 적용할 수 있는 막을 형성함으로써, 절연층(407a)을 형성할 수 있다. 스퍼터링법을 이용하여 절연층(407a)을 형성함으로써, 트랜지스터의 백채널로서의 기능을 가지는 산화물 반도체층(403a)의 부분 저항의 저하를 억제할 수 있다. 또, 절연층(407a)을 형성할 때의 기판 온도는 실온 이상 300℃ 이하인 것이 바람직하다.
또, 절연층(407a)을 형성하기 전에 N2O, N2, 또는 Ar 등의 가스를 이용한 플라즈마 처리를 행하고, 노출되어 있는 산화물 반도체층(403a)의 표면에 부착된 흡착물 등을 제거해도 좋다. 플라즈마 처리를 행한 경우, 그 후, 대기에 접촉하지 않고, 절연층(407a)을 형성하는 것이 바람직하다.
또한, 도 5(A)에 도시하는 트랜지스터의 제작 방법의 일례로는, 예를 들면 400℃ 이상 750℃ 이하, 또는 400℃ 이상 기판의 변형점 미만의 온도에서 가열 처리를 행한다. 예를 들면, 산화물 반도체막을 형성한 후, 산화물 반도체막의 일부를 에칭한 후, 제 2 도전막을 형성한 후, 제 2 도전막의 일부를 에칭한 후, 또는 절연층(407a)을 형성한 후에 상기 가열 처리를 행한다.
또한, 상기 가열 처리를 행하는 가열 처리 장치로서는, 전기로(爐), 또는 저항 발열체 등의 발열체로부터의 열전도 또는 열복사에 의한 피처리물을 가열하는 장치를 이용하는 것이 가능하고, 예를 들면 GRTA(Gas　Rapid　Thermal　Anneal) 장치 또는 LRTA(Lamp　Rapid　Thermal　Anneal) 장치 등의 RTA(Rapid　Thermal　Anneal) 장치를 이용할 수 있다. LRTA 장치는, 예를 들면 할로겐 램프, 메탈 핼라이드 램프, 크세논 아크 램프, 탄소 아크 램프, 고압 나트륨 램프, 또는 고압 수은 램프 등의 램프로부터 발하는 빛(전자파)의 복사에 의하여, 피처리물을 가열하는 장치이다. 또, GRTA 장치는 고온 가스를 이용하여 가열 처리를 행하는 장치이다. 고온 가스로서는, 예를 들면 희가스, 또는 가열 처리에 의하여 피처리물과 반응하지 않은 불활성 기체(예를 들면 질소)를 이용할 수 있다.
또, 상기 가열 처리를 행한 후, 그 가열 온도를 유지하면서 또는 그 가열 온도로부터 강온하는 과정에서 이 가열 처리를 행한 노(furnace)에 고순도의 산소 가스, 고순도의 N2O 가스, 또는 초건조 에어(이슬점이 -40℃ 이하, 바람직하게는 -60℃ 이하의 분위기)를 도입해도 좋다. 이 때, 산소 가스 또는 N2O 가스는, 물, 수소 등을 포함하지 않는 것이 바람직하다. 또, 가열 처리 장치에 도입하는 산소 가스 또는 N2O 가스의 순도를 6N 이상, 바람직하게는 7N 이상(즉, 산소 가스 또는 N2O 가스 중의 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 하는 것이 바람직하다. 산소 가스 또는 N2O 가스의 작용에 의해, 산화물 반도체층(403a)에 산소가 공급되고, 산화물 반도체층(403a) 중의 산소 결핍에 기인하는 결함을 저감할 수 있다.
또한, 상기 가열 처리와는 별도로, 절연층(407a)을 형성한 후에, 불활성 가스 분위기 아래, 또는 산소 가스 분위기 아래에서 가열 처리(바람직하게는 200℃ 이상 400℃ 이하, 예를 들면 250℃ 이상 350℃ 이하)를 행해도 좋다.
또, 절연층(402a) 형성 후, 산화물 반도체막 형성 후, 소스 전극 또는 드레인 전극이 되는 도전층 형성 후, 절연층 형성 후, 또는 가열 처리 후에 산소 플라즈마에 의한 산소 도핑 처리를 행해도 좋다. 예를 들면 2.45GHz의 고밀도 플라즈마에 의해서 산소 도핑 처리를 행해도 좋다. 또, 이온 주입법 또는 이온 도핑을 이용하여 산소 도핑 처리를 행해도 좋다. 산소 도핑 처리를 행함으로써, 제작되는 트랜지스터의 전기 특성의 편차를 저감할 수 있다. 예를 들면, 산소 도핑 처리를 행하고, 절연층(402a) 및 절연층(407a)의 일방 또는 양방을 화학 양론적 조성비보다 산소가 많은 상태로 한다. 이에 따라, 절연층 중의 과잉된 산소가 산화물 반도체층(403a)에 공급되기 쉬워진다. 따라서, 산화물 반도체층(403a) 중, 또는 절연층(402a) 및 절연층(407a)의 일방 또는 양방과, 산화물 반도체층(403a)과의 계면에서의 산소 부족 결함을 저감할 수 있기 때문에, 산화물 반도체층(403a)의 캐리어 농도를 보다 저감할 수 있다.
예를 들면, 절연층(402a) 및 절연층(407a)의 일방 또는 양방으로서, 산화 갈륨을 포함하는 절연층을 형성하는 경우, 이 절연층에 산소를 공급하고, 산화 갈륨의 조성을 Ga2Ox로 할 수 있다.
또, 절연층(402a) 및 절연층(407a)의 일방 또는 양방으로서, 산화 알루미늄을 포함하는 절연층을 형성하는 경우, 이 절연층에 산소를 공급하고, 산화 알루미늄 조성을 Al2Ox로 할 수 있다.
또, 절연층(402a) 및 절연층(407a)의 일방 또는 양방으로서, 산화 갈륨 알루미늄 또는 산화 알루미늄 갈륨을 포함하는 절연층을 형성하는 경우, 이 절연층에 산소를 공급하고, 산화 갈륨 알루미늄 또는 산화 알루미늄 갈륨의 조성을 GaxAl2 - xO3 +α로 할 수 있다.
이상의 공정에 의해, 산화물 반도체층(403a)으로부터, 수소, 물, 수산기, 또는 수소화물(수소 화합물이라고도 한다) 등의 불순물을 배제하고, 또한 산화물 반도체층(403a)에 산소를 공급함으로써, 산화물 반도체층을 고순도화시킬 수 있다.
또한, 도 5(A)에 도시하는 트랜지스터의 제작 방법예를 도시했지만, 이것에 한정되지 않고, 예를 들면 도 5(B) 내지 도 5(E)에 도시하는 각 구성 요소에 있어서, 명칭이 도 5(A)에 도시하는 각 구성 요소와 같고, 또한 기능의 적어도 일부가 도 5(A)에 도시하는 각 구성 요소와 같다면, 도 5(A)에 도시하는 트랜지스터의 제작 방법예의 설명을 적절히 채용할 수 있다.
도 5(A) 내지 도 5(E) 및 도 6(A) 내지 도 6(E)를 이용하여 설명한 바와 같이, 본 실시형태에서의 트랜지스터의 일례는, 게이트로서의 기능을 가지는 도전층과, 게이트 절연층으로서의 기능을 가지는 절연층과, 게이트 절연층으로서의 기능을 가지는 절연층을 통하여 게이트로서의 기능을 가지는 도전층에 중첩하고, 채널이 형성되는 산화물 반도체층과, 산화물 반도체층에 전기적으로 접속되고, 소스 및 드레인의 한쪽으로서의 기능을 가지는 도전층과, 산화물 반도체층에 전기적으로 접속되고, 소스 및 드레인의 다른 한쪽으로서의 기능을 가지는 도전층을 포함하는 구조이다.
또, 본 실시형태에서의 트랜지스터의 일례는, 산화물 반도체층, 소스 및 드레인의 한쪽으로서의 기능을 가지는 도전층, 및 소스 및 드레인의 다른 한쪽으로서의 기능을 가지는 도전층을 통하여 산화물 반도체층에 접하는 절연층이 게이트 절연층로서의 기능을 가지는 절연층에 접하는 구조이다. 상기 구조로 함으로써, 산화물 반도체층, 소스 및 드레인의 한쪽으로서의 기능을 가지는 도전층, 및 소스 및 드레인의 다른 한쪽으로서 기능을 가지는 도전층이 산화물 반도체층에 접하는 절연층 및 게이트 절연층으로서의 기능을 가지는 절연층으로 둘러싸인다. 따라서, 산화물 반도체층, 소스 및 드레인의 한쪽으로서의 기능을 가지는 도전층 및 소스 및 드레인의 다른 한쪽으로서의 기능을 가지는 도전층으로의 불순물의 침입을 억제할 수 있다.
또, 채널이 형성되는 산화물 반도체층은, 고순도화시킨 산화물 반도체층이다. 산화물 반도체층을 고순도화시킴으로써, 산화물 반도체층의 캐리어 농도를 1×1014／cm3 미만, 바람직하게는 1×1012／cm3 미만, 더 바람직하게는 1×1011／cm3 미만으로 할 수 있고, 온도 변화에 의한 특성 변화를 억제할 수 있다. 또, 상기 구조로 하는 것에 의해, 채널 폭 1μm당 오프 전류를 10aA(1×10-17A) 이하로 하는 것, 더 나아가 채널 폭 1μm당 오프 전류를 1aA(1×10-18A) 이하, 더 나아가 채널 폭 1μm당 오프 전류를 10zA(1×10-20A) 이하, 더 나아가 채널 폭 1μm당 오프 전류를 1zA(1×10-21A／μm) 이하, 더 나아가 채널 폭 1μm당 오프 전류를 100yA(1×10-22A) 이하로 할 수 있다. 트랜지스터의 오프 전류는, 낮으면 낮을수록 좋다. 본 실시형태의 트랜지스터의 오프 전류의 하한값은, 약 10-30A／μm이라고 어림잡을 수 있다.
본 실시형태의 산화물 반도체층을 포함하는 트랜지스터를, 예를 들면 상기 실시형태의 액정 표시 장치의 표시 회로, 표시 선택 신호 출력 회로, 또는 표시 데이터 신호 출력 회로의 트랜지스터에 이용함으로써, 액정 표시 장치의 신뢰성을 향상시킬 수 있다.
(실시형태 5)
본 실시형태에서는 상기 실시형태에서의 액정 표시 장치의 구조예에 대하여 설명한다.
본 실시형태에서의 액정 표시 장치는, 트랜지스터 등의 반도체 소자가 형성된 제 1 기판(액티브 매트릭스 기판)과, 제 2 기판과, 제 1 기판 및 제 2 기판 사이에 형성된 액정층을 포함한다.
먼저, 본 실시형태의 액정 표시 장치에서의 액티브 매트릭스 기판의 구조예에 대하여, 도 7(A)와 도 7(B)를 이용하여 설명한다. 도 7(A)와 도 7(B)는 본 실시형태의 액정 표시 장치에서의 액티브 매트릭스 기판의 구조예를 도시하는 도면이고, 도 7(A)은 평면 모식도이고, 도 7(B)은 도 7(A)에서의 선분 A-B의 단면 모식도이다. 또한, 도 7(A)와 도 7(B)에서는 트랜지스터의 일례로서 도 5(A)를 이용하여 설명한 구조의 트랜지스터를 이용하는 경우를 도시한다.
도 7(A)와 도 7(B)에 도시하는 액티브 매트릭스 기판은, 기판(500)과, 도전층(501a)과, 도전층(501b)과, 절연층(502)과, 반도체층(503)과, 도전층(504a)과, 도전층(504b)과, 절연층(505)과, 절연층(509)과, 도전층(510)을 포함한다.
도전층(501a) 및 도전층(501b)의 각각은, 기판(500)의 일 평면 위에 형성된다.
도전층(501a)은, 표시 회로에서의 표시 선택 트랜지스터의 게이트로서의 기능을 가진다.
도전층(501b)은, 표시 회로에서의 유지 용량의 제 2 용량 전극로서의 기능을 가진다. 또한, 용량 소자(유지 용량)의 제 2 용량 전극로서의 기능을 가지는 층을 제 2 용량 전극이라고도 한다는 점을 주목하라.
절연층(502)은, 도전층(501a) 및 도전층(501b)을 통하여 기판(500)의 일 평면 위에 형성된다.
절연층(502)은 표시 회로에서의 표시 선택 트랜지스터의 게이트 절연층 및 표시 회로에서의 유지 용량의 유전체층으로서의 기능을 가진다.
반도체층(503)은, 절연층(502)을 통하여 도전층(501a)에 중첩한다. 반도체층(503)은, 표시 회로에서의 표시 선택 트랜지스터의 채널 형성층으로서의 기능을 가진다.
도전층(504a)은, 반도체층(503)에 전기적으로 접속된다. 도전층(504a)은, 표시 회로에서의 표시 선택 트랜지스터의 소스 및 드레인의 한쪽으로서의 기능을 가진다.
도전층(504b)은 반도체층(503)에 전기적으로 접속되고, 절연층(502)을 통하여 도전층(501b)에 중첩한다. 도전층(504b)은 표시 회로에서의 표시 선택 트랜지스터의 소스 및 드레인의 다른 한쪽 및 표시 회로에서의 유지 용량의 제 1 용량 전극으로서의 기능을 가진다.
절연층(505)과 반도체층(503)은 일부가 접한다. 도전층(504a) 및 도전층(504b)은, 절연층(505)과 반도체층(503)에 끼워져 있다.
절연층(509)은 절연층(505)에 중첩한다. 절연층(509)은 표시 회로에서의 평탄화 절연층으로서의 기능을 가진다. 또한, 반드시 절연층(509)을 형성하지 않아도 좋다는 점을 주목하라.
도전층(510)은 절연층(505) 및 절연층(509)을 관통하는 개구부에 있어서 도전층(504b)에 전기적으로 접속된다. 도전층(510)은 표시 회로에서의 표시 소자의 화소 전극으로서의 기능을 가진다. 또한, 화소 전극으로서의 기능을 가지는 층을 화소 전극이라고도 한다는 점을 주목하라.
또, 본 실시형태의 액정 표시 장치에서의 액티브 매트릭스 기판의 구조의 다른 예에 대하여, 도 8(A)와 도 8(B)를 이용하여 설명한다. 도 8(A)와 도 8(B)는, 본 실시형태의 액정 표시 장치에서의 액티브 매트릭스 기판의 구조예를 도시하는 도면이다. 도 8(A)은 평면 모식도이고, 도 8(B)은 도 8(A)에서의 선분 A-B의 단면 모식도이다. 또한, 도 8(A)와 도 8(B)에서는, 트랜지스터의 일례로서 도 5(A)를 이용하여 설명한 구조의 트랜지스터를 이용하는 경우를 도시한다.
도 8(A)와 도 8(B)에 도시하는 액티브 매트릭스 기판의 구조는, 도 7(A)와 도 7(B)에 도시하는 액티브 매트릭스 기판과 비교하여, 기판(500) 대신에 기판(521)을 포함하고, 게다가 접착층(522)과, 보강재(523)를 포함하는 부분이 다르다. 또한, 도 8(A)와 도 8(B)에 도시하는 액티브 매트릭스 기판에 있어서, 도 7(A)와 도 7(B)에 도시하는 액티브 매트릭스 기판과 구성이 같은 부분에 대해서는, 도 7(A)와 도 7(B)에 도시하는 액티브 매트릭스 기판의 설명을 적절히 원용한다는 점을 주목하라.
도전층(501a) 및 도전층(501b)의 각각은, 접착층(522)을 통하여 기판(521)의 제 1 평면 위에 형성된다.
보강재(523)는, 기판(521)의 제 1 평면에 대향하는 제 2 평면 중, 빛을 투과하는 부분 이외의 부분에 형성된다. 또한, 접착층(522)과, 도전층(501a) 및 도전층(501b) 사이에 하지층을 형성하고, 이 하지층과 접착층(522) 사이에 보강재(523)를 형성해도 좋다는 점을 주목하라. 본 실시형태의 액정 표시 장치에서의 액티브 매트릭스 기판에 있어서, 반드시 보강재(523)를 형성하지 않아도 좋지만, 보강재(523)를 형성함으로써, 외력에 의한 충격에 대한 내성을 향상시키는 것이 가능하기 때문에, 액정 표시 장치의 파손을 억제할 수 있다.
도 8(A)와 도 8(B)에 도시하는 액티브 매트릭스 기판의 제작 방법의 일 예가 설명된다. 먼저 박리층을 통하여 기판(521)과는 별도의 소자 제작용 기판의 제 1 평면에 피박리층(도전층(501a), 도전층(501b), 절연층(502), 반도체층(503), 도전층(504a), 도전층(504b), 절연층(505), 절연층(509) 및 도전층(510)을 포함한다)을 형성한다.
소자 제작용 기판으로서는, 예를 들면 도 5(A)에 도시하는 기판(400a)에 적용할 수 있는 기판을 이용할 수 있다.
소자 제작용 기판에 형성된 박리층으로서는, 예를 들면 몰리브덴, 티탄, 크롬, 탄탈, 니오브, 니켈, 코발트, 지르코늄, 아연, 루테늄, 로듐, 팔라듐, 오스뮴, 이리듐, 실리콘, 혹은 텅스텐 등의 금속 재료, 또는 이들을 주성분으로 하는 합금 재료층을 이용할 수 있다. 또, 소자 제작용 기판에 형성된 박리층에 적용할 수 있는 재료의 적층에 의해, 소자 제작용 기판에 형성된 박리층을 구성하는 것도 가능하다.
다음으로, 피박리층이 형성된 소자 제작용 기판과, 접착층이 형성된 지지 기판이 부착되어, 피박리층과 접착층이 서로 접촉할 수 있다. 그 후, 소자 제작용 기판이 박리층과 피박리층 사이의 분리를 야기함으로써, 박리된다.
지지 기판으로서는, 예를 들면 소자 제작용 기판에 적용할 수 있는 기판을 이용할 수 있다.
또한, 예를 들면 레이저광의 조사, 에칭처리 및 기계적 수법(나이프 등의 사용에 의한 수법) 중 하나 또는 복수를 조합시킴으로써, 박리층과 피박리층 사이의 박리가 일어나, 소자 제작용 기판을 박리된다는 점을 주목하라.
다음으로, 박리층으로부터 박리된 피박리층 면에 접착층(522)이 형성된 기판(521)을 부착시킨다.
다음으로, 기판(521)의 제 2 평면에 보강재(523)를 형성한다.
다음으로, 피박리층과, 지지 기판측의 접착층 사이로부터 지지 기판을 박리한다. 이상이 도 8(A)와 도 8(B)에 도시하는 액티브 매트릭스 기판의 제작 방법의 예이다.
또한, 본 실시형태에서의 액정 표시 장치의 구조예에 대해서, 도 9(A)와 도 9(B)를 이용하여 설명한다. 도 9(A)와 도 9(B)는 도 7(A)와 도 7(B)에 도시하는 액티브 매트릭스 기판을 이용한 액정 표시 장치의 구조예를 도시하는 도면이고, 도 9(A)는 평면 모식도이고, 도 9(B)는 도 9(A)에서의 선분 A-B의 단면 모식도이다. 또한, 일례로서 표시 소자를 액정 소자로 한다는 점을 주목하라.
도 9(A)와 도 9(B)에 도시하는 액정 표시 장치는, 도 7(A)와 도 7(B)에 도시하는 액티브 매트릭스 기판에 더하여, 기판(512)과, 차광층(513)과, 절연층(516)과, 도전층(517)과, 액정층(518)을 포함한다. 또한, 도 9(A)에서는, 편의를 위해, 도전층(517)을 생략한다.
차광층(513)은 기판(512)의 일 평면의 일부에 형성된다. 예를 들면, 차광층(513)은 트랜지스터가 형성된 부분을 제거하는 기판(512)의 일 평면에 형성된다.
절연층(516)은 차광층(513)을 통하여 기판(512)의 일 평면에 형성된다.
도전층(517)은 기판(512)의 일 평면에 형성된다. 도전층(517)은 표시 회로에 있어서의 공통 전극으로서의 기능을 가진다.
액정층(518)은 도전층(510) 및 도전층(517)의 사이에 형성된다.
또한, 도전층(510), 액정층(518) 및 도전층(517)은 표시 회로에 있어서의 표시 소자로서의 기능을 가진다.
또한, 도 7(A)와 도 7(B), 도 8(A)와 도 8(B), 및 도 9(A)와 도 8(B)에 도시하는 액정 표시 장치의 각 구성 요소에 대하여 설명한다.
기판(500) 및 기판(512)으로서는, 도 5(A)에서의 기판(400a)에 적용할 수 있는 기판을 이용할 수 있다.
도전층(501a) 및 도전층(501b)으로서는, 도 5(A)에 도시하는 도전층(401a)에 적용할 수 있는 재료층을 이용할 수 있다. 또, 도전층(401a)에 적용할 수 있는 재료층을 적층하여 도전층(501a) 및 도전층(501b)을 구성해도 좋다.
절연층(502)으로서는, 도 5(A)에서의 절연층(402a)에 적용할 수 있는 재료층을 이용할 수 있다. 또, 절연층(402a)에 적용할 수 있는 재료층을 적층하여 절연층(502)을 구성해도 좋다.
반도체층(503)으로서는, 도 5(A)에 도시하는 산화물 반도체층(403a)에 적용할 수 있는 재료의 층 또는, 원소 주기표에서의 제 14족의 반도체(실리콘 등)를 이용한 반도체층을 이용할 수 있다.
도전층(504a) 및 도전층(504b)으로서는, 도 5(A)에서의 도전층(405a) 또는 도전층(406a)에 적용할 수 있는 재료층을 이용할 수 있다. 또, 도전층(405a) 또는 도전층(406a)에 적용할 수 있는 재료층을 적층하여 도전층(504a) 및 도전층(504b)을 구성해도 좋다.
절연층(505)으로서는, 도 5(A)에서의 절연층(407a)에 적용할 수 있는 재료층을 이용할 수 있다. 또, 절연층(407a)에 적용할 수 있는 재료층을 적층하여 절연층(505)을 구성해도 좋다.
절연층(509) 및 절연층(516)으로서는, 예를 들면 폴리이미드, 아크릴, 벤조사이클로부텐, 등의 유기 재료층을 이용할 수 있다. 또, 절연층(509)으로서는, 저유전율 재료(low-k 재료라고도 한다)의 층을 이용하는 것도 가능하다.
도전층(510) 및 도전층(517)로서는, 예를 들면 투광성을 가지는 도전 재료층을 이용하는 것이 가능하고, 투광성을 가지는 도전 재료로서는, 예를 들면 인듐 주석 산화물, 산화 인듐에 산화 아연을 혼합한 금속 산화물(IZO：indium　zinc　oxide라고도 한다), 산화 인듐에 산화 규소(SiO2)를 혼합한 도전 재료, 유기 인듐, 유기 주석, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티탄을 포함하는 인듐 산화물, 또는 산화 티탄을 포함하는 인듐 주석 산화물 등을 이용할 수 있다. 또, 도전층(510)은, 도전성 고분자(도전성 폴리머라고도 한다)를 포함하는 도전성 조성물을 이용하여 형성할 수도 있다. 도전성 조성물을 이용하여 형성한 도전층은 시트 저항이 10000Ω／스퀘어(square) 이하, 파장 550nm에서의 투광률이 70％ 이상인 것이 바람직하다. 또, 도전성 조성물에 포함되는 도전성 고분자의 저항률은, 0.1Ω·cm 이하인 것이 바람직하다.
도전성 고분자로서는, 소위 π전자 공액계 도전성 고분자를 이용할 수 있다. π전자 공액계 도전성 고분자로서는, 예를 들면 폴리아닐린 혹은 그 유도체, 폴리피롤 혹은 그 유도체, 폴리티오펜, 혹은 그 유도체, 또는 아닐린, 피롤 및 티오펜 중 2종 이상의 공중합체 혹은 그 유도체 등을 들 수 있다.
차광층(513)로서는, 예를 들면 금속 재료층을 이용할 수 있다.
액정층(518)으로서는, 예를 들면 TN 액정, OCB 액정, STN 액정, VA 액정, ECB형 액정, GH 액정, 고분자 분산형 액정, 또는 디스코틱 액정 등을 포함하는 층을 이용할 수 있다.
기판(521)으로서는, 인성(toughness)이 높고, 또한 가시광에 대한 투광성을 가지는 기판을 이용할 수 있다. 예를 들면 기판(521)으로서는, 폴리에스테르 수지, 아크릴 수지, 폴리아클릴로니트릴 수지, 폴리이미드 수지, 폴리메타크릴산메틸 수지, 폴리카보네이트 수지(PC), 폴리에테르설폰 수지(PES), 폴리아미드 수지, 시클로올레핀 수지, 폴리스티렌 수지, 또는 폴리아미드이미드 수지, 폴리염화비닐 수지 등으로 이루어지는 기판을 이용할 수 있다. 상기 유기 수지로 이루어진 기판을 이용함으로써, 액정 표시 장치의 무게를 가볍게 하는 것이 가능하고, 외력에 의한 충격에 대한 내성을 향상시키는 것이 가능하기 때문에, 액정 표시 장치의 파손을 억제할 수 있다.
접착층(522)으로서는, 예를 들면 광경화형 수지, 반응 경화형 수지, 또는 열 경화형 수지 등의 수지층을 이용할 수 있다.
보강재(523)로서는, 예를 들면 금속판 등을 이용할 수 있다.
도 7(A)와 도 7(B), 도 8(A)와 도 8(B), 및 도 9(A)와 도 9(B)를 이용하여 설명한 바와 같이, 본 실시형태의 액정 표시 장치의 구조예는, 트랜지스터와 화소 전극을 포함하는 액티브 매트릭스 기판과, 대향 기판과, 액티브 매트릭스 기판 및 대향 기판 사이의 액정을 가지는 액정층을 포함하는 구조이다.
또, 도 7(A)와 도 7(B), 도 8(A)와 도 8(B), 및 도 9(A)와 도 9(B)를 이용하여 설명한 바와 같이, 본 실시형태의 액정 표시 장치의 구조예는 빛을 투과시키는 부분을 제외하고, 차광층이 형성된 구조이다. 상기 구조로 함으로써, 예를 들면 액티브 매트릭스 기판에 형성된 트랜지스터로의 빛의 입사를 억제하는 것이 가능하기 때문에, 빛에 의한 트랜지스터의 전기 특성(예를 들면 스레숄드 전압 등)의 변동을 억제할 수 있다.
또, 본 실시형태의 액정 표시 장치의 구조로 함으로써, 표시 회로와 동일 기판 상에 표시 선택 신호 출력 회로 등의 회로를 형성하는 것도 가능하다. 이 때, 표시 선택 신호 출력 회로 등의 회로의 트랜지스터의 구조를, 표시 회로에서의 트랜지스터의 구조와 마찬가지로 해도 좋다. 상기 구조로 함으로써, 동일 공정에 의해 동일 기판 상에 표시 회로 및 표시 선택 신호 출력 회로를 제작하는 것이 가능하기 때문에, 표시 회로 및 표시 선택 신호 출력 회로 간의 접속 불량을 저감할 수 있다.
또, 본 실시형태의 액정 표시 장치의 구조예는, 트랜지스터 등의 소자를 형성하는 기판으로서, 경량이고, 충격에 대한 내성이 높은 기판을 이용할 수 있다. 따라서, 액정 표시 장치의 파손을 억제할 수 있다.
(실시형태 6)
본 실시형태에서는, 상기 실시형태에서의 액정 표시 장치를 구비한 전자 기기의 예에 대하여 설명한다.
본 실시형태의 전자 기기의 구성예에 대하여, 도 10(A) 내지 도 10(D)를 이용하여 설명한다. 도 10(A) 내지 도 10(D)는, 본 실시형태의 전자 기기의 구성예를 설명하기 위한 모식도이다.
도 10(A)에 도시하는 전자 기기는, 휴대형 정보 단말기의 예이다. 도 10(A)에 도시하는 정보 단말기는, 케이스(1001a)와, 케이스(1001a)에 형성된 표시부(1002a)를 구비한다.
또한, 케이스(1001a)의 측면(1003a)에 외부 기기에 접속시키기 위한 접속 단자 및 도 10(A)에 도시하는 휴대형 정보 단말기를 조작하기 위한 버튼 중 하나 또는 복수를 형성해도 좋다.
도 10(A)에 도시하는 휴대형 정보 단말기는, 케이스(1001a) 중에, CPU와, 메인 메모리와, 외부 기기와 CPU 및 메인 메모리와의 신호의 송수신을 행하는 인터페이스와, 외부 기기와의 신호의 송수신을 행하는 안테나를 구비한다. 또한, 케이스(1001a) 중에, 특정 기능을 가지는 집적 회로를 하나 또는 복수 형성해도 좋다는 점을 주목하라.
또, 도 10(A)에 도시하는 바와 같이, 편광 셔터가 부착된 안경(1011a)을 이용하여 표시부(1002a)의 화상을 시인함으로써, 의사적으로 삼차원의 화상을 시인할 수 있다. 안경(1011a)은 액정을 이용하여 구성되는 좌안용 편광 셔터(1012a) 및 우안용 편광 셔터(1013a)를 구비한다. 예를 들면, 표시부(1002a)의 화상이 좌안용 화상일 때에는, 우안용 편광 셔터(1013a)에 의해 시인자의 우안으로의 빛의 입사를 차단하고, 표시부(1002a)의 화상이 우안용 화상일 때에는, 좌안용 편광 셔터(1012a)에 의해 시인자의 좌안으로의 빛의 입사를 차단한다. 그 결과 시인자는 유사 삼차원 화상을 시인할 수 있다. 또한, 안경(1011a)에 안테나를 형성하고, 무선 통신에 의해 제어 신호를 포함하는 반송파를 수신함으로써, 좌안용 편광 셔터(1012a) 및 우안용 편광 셔터(1013a)의 빛의 투과율을 제어해도 좋다는 점을 주목하라.
도 10(A)에 도시하는 휴대형 정보 단말기는, 예를 들면 전화기, 전자 서적, 퍼스널 컴퓨터 및 유기기 중 하나 또는 복수로서의 기능을 가진다.
도 10(B)에 도시하는 전자 기기는, 폴더형의 휴대형 정보 단말기의 예이다. 도 10(B)에 도시하는 휴대형 정보 단말기는, 케이스(1001b)와, 케이스(1001b)에 형성된 표시부(1002b)와, 케이스(1004)와, 케이스(1004)에 형성된 표시부(1005)와, 케이스(1001b) 및 케이스(1004)를 접속하는 축부(1006)를 구비한다.
또, 도 10(B)에 도시하는 휴대형 정보 단말기에서는, 축부(1006)에 의해 케이스(1001b) 또는 케이스(1004)를 움직임으로써, 케이스(1001b)를 케이스(1004)에 중첩시킬 수 있다.
또한, 케이스(1001b)의 측면(1003b) 또는 케이스(1004)의 측면(1007)에 외부 기기에 접속시키기 위한 접속 단자, 및 도 10(B)에 도시하는 휴대형 정보 단말기를 조작하기 위한 버튼의 하나 또는 복수를 형성해도 좋다는 점을 주목하라.
또, 표시부(1002b) 및 표시부(1005)에 서로 다른 화상 또는 일련의 화상을 표시시켜도 좋다. 또한, 표시부(1005)를 반드시 형성하지 않아도 좋고, 표시부(1005) 대신에, 입력 장치인 키보드를 형성해도 좋다는 점을 주목하라.
도 10(B)에 도시하는 휴대형 정보 단말기는, 케이스(1001b) 또는 케이스(1004)의 안에, CPU과, 메인 메모리와, 외부 기기와 CPU 및 메인 메모리와의 신호의 송수신을 행하는 인터페이스를 구비한다. 또, 케이스(1001b) 또는 케이스(1004) 중에, 특정 기능을 가지는 집적 회로를 하나 또는 복수 형성해도 좋다는 점을 주목하라. 또, 도 10(B)에 도시하는 휴대형 정보 단말기에, 외부와의 신호의 송수신을 행하는 안테나를 형성해도 좋다.
또, 도 10(B)에 도시하는 바와 같이, 편광 셔터가 부착된 안경(1011b)을 이용하여 표시부(1002b) 또는 표시부(1005)의 화상을 시인하는 것에 의해, 의사적으로 삼차원 화상을 시인할 수 있다. 안경(1011b)은 액정을 이용하여 구성되는 좌안용 편광 셔터(1012b) 및 우안용 편광 셔터(1013b)를 구비한다. 예를 들면, 표시부(1002b) 또는 표시부(1005)의 화상이 좌안용 화상일 때에는, 우안용 편광 셔터(1013b)에 의해 시인자의 우안으로의 빛의 입사를 차단하고, 표시부(1002b) 또는 표시부(1005)의 화상이 우안용 화상일 때에는, 좌안용 편광 셔터(1012b)에 의해 시인자의 좌안으로의 빛의 입사를 차단한다. 그 결과 시인자는 유사 삼차원 화상을 시인할 수 있다. 또한, 안경(1011b)에 안테나를 형성하고, 무선 통신에 의해 제어신호를 포함하는 반송파를 수신함으로써, 좌안용 편광 셔터(1012b) 및 우안용 편광 셔터(1013b)의 빛의 투과율을 제어해도 좋다는 점을 주목하라.
도 10(B)에 도시하는 휴대형 정보 단말기는, 예를 들면 전화기, 전자 서적, 퍼스널 컴퓨터 및 유기기의 하나 또는 복수로서의 기능을 가진다.
도 10(C)에 도시하는 전자 기기는, 설치형 정보 단말기의 예이다. 도 10(C)에 도시하는 설치형 정보 단말기는, 케이스(1001c)와, 케이스(1001c)에 형성된 표시부(1002c)를 구비한다.
또한, 표시부(1002c)를, 케이스(1001c)에 있어서 갑판부(1008)에 형성할 수도 있다는 점을 주목하라.
또, 도 10(C)에 도시하는 설치형 정보 단말기는, 케이스(1001c) 중에, CPU와 메인 메모리와, 외부 기기와 CPU 및 메인 메모리와의 신호의 송수신을 행하는 인터페이스를 구비한다. 또한, 케이스(1001c) 중에, 특정 기능을 가지는 집적 회로를 하나 또는 복수 형성해도 좋다는 점을 주목하라. 또, 도 10(C)에 도시하는 설치형 정보 단말기에, 외부와의 신호의 송수신을 행하는 안테나를 형성해도 좋다.
또한, 도 10(C)에 도시하는 설치형 정보 단말기에서의 케이스(1001c)의 측면(1003c)에 표 등을 출력하는 표 출력부, 동전 투입부 및 지폐 삽입부의 하나 또는 복수를 형성해도 좋다.
또, 도 10(C)에 도시하는 바와 같이, 편광 셔터 부착 안경(1011c)을 이용하여 표시부(1002c)의 화상을 시인함으로써, 유사 삼차원 화상을 시인할 수 있다. 안경(1011c)은, 액정을 이용하여 구성되는 좌안용 편광 셔터(1012c) 및 우안용 편광 셔터(1013c)를 구비한다. 예를 들면, 표시부(1002c)의 화상이 좌안용 화상일 때에는, 우안용 편광 셔터(1013c)에 의해서 시인자의 우안으로의 빛의 입사를 차단하고, 표시부(1002c)의 화상이 우안용 화상일 때에는, 좌안용 편광 셔터(1012c)에 의해 시인자의 좌안으로의 빛의 입사를 차단한다. 그 결과 시인자는 의사적으로 삼차원 화상을 시인할 수 있다. 또한, 안경(1011c)에 안테나를 형성하고, 무선 통신에 의해서 제어 신호를 포함하는 반송파를 수신함으로써, 좌안용 편광 셔터(1012c) 및 우안용 편광 셔터(1013c)의 빛의 투과율을 제어해도 좋다는 점을 주목하라.
도 10(C)에 도시하는 설치형 정보 단말기는, 예를 들면 현금 자동 입출금기, 표 등의 주문을 하기 위한 정보 통신 단말기(멀티미디어 스테이션이라고도 한다), 또는 유기기로서의 기능을 가진다.
도 10(D)에 도시하는 전자 기기는, 설치형 정보 단말기의 예이다. 도 10(D)에 도시하는 설치형 정보 단말기는, 케이스(1001d)와, 케이스(1001d)에 형성된 표시부(1002d)를 구비한다. 또한, 케이스(1001d)를 지지하는 지지대를 형성해도 좋다는 점을 주목하라.
또한, 케이스(1001d)의 측면(1003d)에 외부 기기로 접속시키기 위한 접속 단자 및 도 10(D)에 도시하는 설치형 정보 단말기를 조작하기 위한 버튼 하나 또는 복수를 형성해도 좋다는 점을 주목하라.
또, 도 10(D)에 도시하는 설치형 정보 단말기는, 케이스(1001d) 중에, CPU와, 메인 메모리와, 외부 기기와 CPU 및 메인 메모리와의 신호의 송수신을 행하는 인터페이스를 형성해도 좋다. 또, 케이스(1001d) 중에, 특정 기능을 가지는 집적 회로를 하나 또는 복수 형성해도 좋다. 또, 도 10(D)에 도시하는 설치형 정보 단말기에 외부와의 신호의 송수신을 행하는 안테나를 형성해도 좋다.
또, 도 10(D)에 도시하는 바와 같이, 편광 셔터 부착 안경(1011d)을 이용하여 표시부(1002d) 화상을 시인함으로써, 유사 삼차원 화상을 시인할 수 있다. 안경(1011d)은 액정을 이용하여 구성되는 좌안용 편광 셔터(1012d) 및 우안용 편광 셔터(1013d)를 구비한다. 예를 들면, 표시부(1002d)의 화상이 좌안용 화상일 때에는, 우안용 편광 셔터(1013d)에 의해 시인자의 우안으로의 빛의 입사를 차단하고, 표시부(1002d)의 화상이 우안용 화상일 때에는, 좌안용 편광 셔터(1012d)에 의해 시인자의 좌안으로의 빛의 입사를 차단한다. 그 결과 시인자는 유사 삼차원 화상을 시인할 수 있다. 또한, 안경(1011d)에 안테나를 형성하고, 무선 통신에 의해 제어 신호를 포함하는 반송파를 수신함으로써, 좌안용 편광 셔터(1012d) 및 우안용 편광 셔터(1013d)의 빛의 투과율을 제어해도 좋다는 점을 주목하라.
도 10(D)에 도시하는 설치형 정보 단말기는, 예를 들면 디지털 포토 프레임, 출력 모니터, 또는 텔레비전 장치로서의 기능을 가진다.
상기 실시형태의 액정 표시 장치는, 예를 들면 전자 기기의 표시부로서 이용되고, 예를 들면 도 10(A) 내지 도 10(D)에 도시하는 표시부(1002a) 내지 표시부(1002d)로서 이용된다. 또, 도 10(B)에 도시하는 표시부(1005)로서 상기 실시형태의 액정 표시 장치를 이용해도 좋다.
도 10(A) 내지 도 10(D)를 이용하여 설명하는 바와 같이, 본 실시형태의 전자 기기의 일례는, 상기 실시형태에서의 액정 표시 장치가 이용된 표시부를 구비하는 구성이다. 상기 구성으로 함으로써, 표시부의 화상을 유사 삼차원 화상으로서 시인할 수 있다.
또, 본 실시형태의 전자 기기의 일례에서는, 케이스에, 입사하는 조도에 따라서 전원 전압을 생성하는 광전 변환부 및 액정 표시 장치를 조작하는 조작부의 어느 하나 또는 복수를 형성해도 좋다. 예를 들면 광전변환부를 형성함으로써, 외부 전원이 불필요해지기 때문에, 외부 전원이 없는 장소에서도, 이 전자 기기를 장시간 사용할 수 있다.
본 출원은 전문이 참조로서 본 명세서에 통합되고, 2010년 7월 29일 일본 특허청에 출원된, 일련 번호가 2010-171162인 일본 특허 출원에 기초한다.

101 : 표시 선택 신호 출력 회로
102 : 표시 데이터 신호 출력 회로
104 : 라이트 유닛
105 : 표시 회로
151 : 트랜지스터
152 : 액정 소자
153 : 용량 소자
300 : 순서 회로
301a : 트랜지스터
301b : 트랜지스터
301c : 트랜지스터
301d : 트랜지스터
301e : 트랜지스터
301f : 트랜지스터
301g : 트랜지스터
301h : 트랜지스터
301i : 트랜지스터
301j : 트랜지스터
301k : 트랜지스터
301l : 트랜지스터
400a : 기판
400b : 기판
400c : 기판
401a : 도전층
401b : 도전층
401c : 도전층
402a : 절연층
402b : 절연층
402c : 절연층
403a : 산화물 반도체층
403b : 산화물 반도체층
403c : 산화물 반도체층
405a : 도전층
405b : 도전층
405c : 도전층
406a : 도전층
406b : 도전층
406c : 도전층
407a : 절연층
407b : 절연층
408a : 도전층
408b : 도전층
447 : 절연층
500 : 기판
501a : 도전층
501b : 도전층
502 : 절연층
503 : 반도체층
504a : 도전층
504b : 도전층
505 : 절연층
509 : 절연층
510 : 도전층
512 : 기판
513 : 차광층
516 : 절연층
517 : 도전층
518 : 액정층
521 : 기판
522 : 접착층
523 : 보강재
1001a : 케이스
1001b : 케이스
1001c : 케이스
1001d : 케이스
1002a : 표시부
1002b : 표시부
1002c : 표시부
1002d : 표시부
1003a : 측면
1003b : 측면
1003c : 측면
1003d : 측면
1004 : 케이스
1005 : 표시부
1006 : 축부
1007 : 측면
1008 : 갑판부
1011a : 안경
1011b : 안경
1011c : 안경
1011d : 안경
1012a : 좌안용 편광 셔터
1012b : 좌안용 편광 셔터
1012c : 좌안용 편광 셔터
1012d : 좌안용 편광 셔터
1013a : 우안용 편광 셔터
1013b : 우안용 편광 셔터
1013c : 우안용 편광 셔터
1013d : 우안용 편광 셔터

Claims (15)

  1. 매트릭스로 배열된 복수의 표시 회로와,
    상기 복수의 표시 회로에 중첩하고, 복수의 발광 다이오드군을 구비하는 라이트 유닛을 구비하는 액정 표시 장치의 구동 방법으로서,
    각각의 행들에서 상기 복수의 표시 회로에 표시 선택 신호들을 입력하는 단계,
    상기 표시 선택 신호들의 펄스들에 따라 각각의 복수의 표시 회로들에 표시 데이터 신호들을 입력하는 단계, 및
    표시 데이터 신호의 데이터에 해당하는 우안용 화상 또는 좌안용 화상를 표시하는 단계를 포함하고,
    표시 데이터 신호의 데이터가 좌안용 일 때에는, 시인자(viewer)의 우안으로의 빛의 입사를 차단하며,
    표시 데이터 신호의 데이터가 우안용 일 때에는, 시인자의 좌안으로의 빛의 입사를 차단하고,
    제1 프레임 기간과, 상기 제1 프레임 기간 직후의 제2 프레임 기간을 포함하는 복수의 프레임 기간마다, 상기 표시 데이터 신호의 데이터를 좌안용 화상 데이터 또는 우안용 화상 데이터로 번갈아 변환하며,
    상기 복수의 표시 회로들 각각은 각각 적어도 하나의 행에서 표시 회로들을 포함하는 복수의 그룹을 포함하고,
    상기 복수의 발광 다이오드군 각각은 다른 색의 광을 방출하는 복수의 발광 다이오드를 포함하며,
    상기 표시 선택 신호들의 펄스들은, 상기 복수의 그룹 각각에 있는 각각의 행들에서 복수의 표시 회로들에 순차 입력되고,
    상기 제1 프레임 기간 동안의 표시 데이터 신호 입력의 데이터가 상기 제2 프레임 기간 동안의 표시 데이터 신호 입력의 데이터에 관한 한쪽 눈용의 데이터인 경우, 제2 프레임 기간 동안 컬러 화상이 표시되며,
    상기 컬러 화상은
    상기 표시 선택 신호의 펄스가 각각의 행들에서 상기 표시 회로에 입력될 때마다, 상기 복수의 발광 다이오드군 각각에서의 발광 다이오드가 순차 발광하게 하는 단계와,
    상기 표시 선택 회로의 펄스들이 입력되는 각각의 행들에서 상기 표시 회로들에 상기 라이트 유닛으로부터 순차 발광하여, 상기 복수의 표시 선택 신호가 입력될 때마다 상기 복수의 발광 다이오드군에 의해 방출된 광의 색이 서로 다르고 변화되는 단계를
    수행함으로써 표시되고,
    상기 제1 프레임 기간 동안의 표시 데이터 신호 입력의 데이터가, 상기 제2 프레임 기간 동안의 표시 데이터 신호 입력의 데이터에 관한 한쪽 눈과는 다른 눈용의 데이터인 경우, 제2 프레임 기간 동안 블랙 화상이 표시되는, 액정 표시 장치의 구동 방법.
  2. 제 1 항에 있어서,
    복수의 발광 다이오드군 각각에서 형성된 복수의 발광 다이오드는, 적어도 적색 발광 다이오드, 녹색 발광 다이오드, 및 청색 발광 다이오드를 포함하는, 액정 표시 장치의 구동 방법.
  3. 제 1 항에 있어서,
    상기 표시 선택 신호들의 펄스들은 상기 복수의 그룹 각각에서 각각의 행들에 있는 복수의 표시 회로들에 적어도 3회 순차 입력되는, 액정 표시 장치의 구동 방법.
  4. 제 1 항에 있어서,
    상기 좌안용 화상 데이터 또는 상기 우안용 화상 데이터를 번갈아 전환할 때마다, 상기 라이트 유닛을 점등시킬 때, 각각의 발광 다이오드군에서 상기 발광 다이오드들에 의해 동시에 발광시키는 색의 수를 1개와 2개로 번갈아 변환하는, 액정 표시 장치의 구동 방법.
  5. 제 1 항에 있어서,
    상기 복수의 표시 회로들 각각은 액정 소자와, 상기 액정 소자를 제어하기 위한 트랜지스터를 포함하고,
    상기 트랜지스터의 반도체층은 산화물 반도체를 포함하는, 액정 표시 장치의 구동 방법.
  6. 매트릭스로 배열된 복수의 표시 회로와,
    상기 복수의 표시 회로에 중첩하고, 복수의 발광 다이오드군을 구비하는 라이트 유닛을 구비하는 액정 표시 장치의 구동 방법으로서,
    각각의 행들에서 상기 복수의 표시 회로에 표시 선택 신호들을 입력하는 단계,
    상기 표시 선택 신호들의 펄스들에 따라 각각의 복수의 표시 회로들에 표시 데이터 신호들을 입력하는 단계, 및
    표시 데이터 신호의 데이터에 해당하는 우안용 화상 또는 좌안용 화상를 표시하는 단계를 포함하고,
    표시 데이터 신호의 데이터가 좌안용 일 때에는, 시인자의 우안으로의 빛의 입사를 차단하며,
    표시 데이터 신호의 데이터가 우안용 일 때에는, 시인자의 좌안으로의 빛의 입사를 차단하고,
    제1 프레임 기간과, 상기 제1 프레임 기간 직후의 제2 프레임 기간을 포함하는 복수의 프레임 기간마다, 상기 표시 데이터 신호의 데이터를 좌안용 화상 데이터 또는 우안용 화상 데이터로 번갈아 변환하며,
    상기 복수의 표시 회로들 각각은 각각 적어도 하나의 행에서 표시 회로들을 포함하는 복수의 그룹을 포함하고,
    상기 복수의 발광 다이오드군 각각은 다른 색의 광을 방출하는 복수의 발광 다이오드를 포함하며,
    상기 표시 선택 신호들의 펄스들은, 상기 복수의 그룹 각각에 있는 각각의 행들에서 복수의 표시 회로들에 순차 입력되고,
    상기 제1 프레임 기간 동안의 표시 데이터 신호 입력의 데이터가 상기 제2 프레임 기간 동안의 표시 데이터 신호 입력의 데이터에 관한 한쪽 눈용의 데이터인 경우, 제2 프레임 기간 동안 컬러 화상이 표시되며,
    상기 컬러 화상은
    상기 표시 선택 신호의 펄스가 각각의 행들에서 상기 표시 회로에 입력될 때마다, 상기 복수의 발광 다이오드군 각각에서의 발광 다이오드가 순차 발광하게 하는 단계와,
    상기 표시 선택 회로의 펄스들이 입력되는 각각의 행들에서 상기 표시 회로들에 상기 라이트 유닛으로부터 순차 발광하여, 상기 복수의 표시 선택 신호가 입력될 때마다 상기 복수의 발광 다이오드군에 의해 방출된 광의 색이 서로 다르고 변화되는 단계를
    수행함으로써 표시되고,
    상기 제2 프레임 기간 동안의 화상 데이터 입력이 상기 제1 프레임 기간 동안 이루어지는 화상 데이터 입력에 관한 눈과는 다른 눈에 관한 것일 때에는, 상기 제2 프레임 기간 동안 블랙 화상의 데이터를 포함하는 표시 데이터 신호가 상기 표시 회로들에 입력되는, 액정 표시 장치의 구동 방법.
  7. 제 6 항에 있어서,
    복수의 발광 다이오드군 각각에서 형성된 복수의 발광 다이오드는, 적어도 적색 발광 다이오드, 녹색 발광 다이오드, 및 청색 발광 다이오드를 포함하는, 액정 표시 장치의 구동 방법.
  8. 제 6 항에 있어서,
    상기 표시 선택 신호들의 펄스들은 상기 복수의 그룹 각각에서 각각의 행들에 있는 복수의 표시 회로들에 적어도 3회 순차 입력되는, 액정 표시 장치의 구동 방법.
  9. 제 6 항에 있어서,
    상기 좌안용 화상 데이터 또는 상기 우안용 화상 데이터를 번갈아 전환할 때마다, 상기 라이트 유닛을 점등시킬 때, 각각의 발광 다이오드군에서 상기 발광 다이오드들에 의해 동시에 발광시키는 색의 수를 1개와 2개로 번갈아 변환하는, 액정 표시 장치의 구동 방법.
  10. 제 6 항에 있어서,
    상기 복수의 표시 회로들 각각은 액정 소자와, 상기 액정 소자를 제어하기 위한 트랜지스터를 포함하고,
    상기 트랜지스터의 반도체층은 산화물 반도체를 포함하는, 액정 표시 장치의 구동 방법.
  11. 매트릭스로 배열된 복수의 표시 회로와,
    상기 복수의 표시 회로에 중첩하고, 복수의 발광 다이오드군을 구비하는 라이트 유닛을 구비하는 액정 표시 장치의 구동 방법으로서,
    각각의 행들에서 상기 복수의 표시 회로에 표시 선택 신호들을 입력하는 단계,
    상기 표시 선택 신호들의 펄스들에 따라 각각의 복수의 표시 회로들에 표시 데이터 신호들을 입력하는 단계, 및
    표시 데이터 신호의 데이터에 해당하는 우안용 화상 또는 좌안용 화상를 표시하는 단계를 포함하고,
    표시 데이터 신호의 데이터가 좌안용 일 때에는, 시인자의 우안으로의 빛의 입사를 차단하며,
    표시 데이터 신호의 데이터가 우안용 일 때에는, 시인자의 좌안으로의 빛의 입사를 차단하고,
    제1 프레임 기간과, 상기 제1 프레임 기간 직후의 제2 프레임 기간을 포함하는 복수의 프레임 기간마다, 상기 표시 데이터 신호의 데이터를 좌안용 화상 데이터 또는 우안용 화상 데이터로 번갈아 변환하며,
    상기 복수의 표시 회로들 각각은 각각 적어도 하나의 행에서 표시 회로들을 포함하는 복수의 그룹을 포함하고,
    상기 복수의 발광 다이오드군 각각은 다른 색의 광을 방출하는 복수의 발광 다이오드를 포함하며,
    상기 표시 선택 신호들의 펄스들은, 상기 복수의 그룹 각각에 있는 각각의 행들에서 복수의 표시 회로들에 순차 입력되고,
    상기 제1 프레임 기간 동안의 표시 데이터 신호 입력의 데이터가 상기 제2 프레임 기간 동안의 표시 데이터 신호 입력의 데이터에 관한 한쪽 눈용의 데이터인 경우, 제2 프레임 기간 동안 컬러 화상이 표시되며,
    상기 컬러 화상은
    상기 표시 선택 신호의 펄스가 각각의 행들에서 상기 표시 회로에 입력될 때마다, 상기 복수의 발광 다이오드군 각각에서의 발광 다이오드가 순차 발광하게 하는 단계와,
    상기 표시 선택 회로의 펄스들이 입력되는 각각의 행들에서 상기 표시 회로들에 상기 라이트 유닛으로부터 순차 발광하여, 상기 복수의 표시 선택 신호가 입력될 때마다 상기 복수의 발광 다이오드군에 의해 방출된 광의 색이 서로 다르고 변화되는 단계를
    수행함으로써 표시되고,
    상기 제2 프레임 기간 동안의 화상 데이터 입력이 상기 제1 프레임 기간 동안이루어지는 화상 데이터 입력에 관한 눈과는 다른 눈에 관한 입력일 때, 상기 제2 프레임 기간 동안 상기 라이팅 유닛이 오프 상태가 되는, 액정 표시 장치의 구동 방법.
  12. 제 11 항에 있어서,
    복수의 발광 다이오드군 각각에서 형성된 복수의 발광 다이오드는, 적어도 적색 발광 다이오드, 녹색 발광 다이오드, 및 청색 발광 다이오드를 포함하는, 액정 표시 장치의 구동 방법.
  13. 제 11 항에 있어서,
    상기 표시 선택 신호들의 펄스들은 상기 복수의 그룹 각각에서 각각의 행들에 있는 복수의 표시 회로들에 적어도 3회 순차 입력되는, 액정 표시 장치의 구동 방법.
  14. 제 11 항에 있어서,
    상기 좌안용 화상 데이터 또는 상기 우안용 화상 데이터를 번갈아 전환할 때마다, 상기 라이트 유닛을 점등시킬 때, 각각의 발광 다이오드군에서 상기 발광 다이오드들에 의해 동시에 발광시키는 색의 수를 1개와 2개로 번갈아 변환하는, 액정 표시 장치의 구동 방법.
  15. 제 11 항에 있어서,
    상기 복수의 표시 회로들 각각은 액정 소자와, 상기 액정 소자를 제어하기 위한 트랜지스터를 포함하고,
    상기 트랜지스터의 반도체층은 산화물 반도체를 포함하는, 액정 표시 장치의 구동 방법.
KR1020137004898A 2010-07-29 2011-07-04 액정 표시 장치의 구동 방법 KR20130097735A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-171162 2010-07-29
JP2010171162 2010-07-29
PCT/JP2011/065742 WO2012014662A1 (en) 2010-07-29 2011-07-04 Method for driving liquid crystal display device

Publications (1)

Publication Number Publication Date
KR20130097735A true KR20130097735A (ko) 2013-09-03

Family

ID=45526254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137004898A KR20130097735A (ko) 2010-07-29 2011-07-04 액정 표시 장치의 구동 방법

Country Status (6)

Country Link
US (1) US20120026163A1 (ko)
JP (1) JP5814664B2 (ko)
KR (1) KR20130097735A (ko)
CN (1) CN103003867B (ko)
TW (1) TWI570679B (ko)
WO (1) WO2012014662A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9697788B2 (en) * 2010-04-28 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2012103683A (ja) 2010-10-14 2012-05-31 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法
US9792844B2 (en) 2010-11-23 2017-10-17 Seminconductor Energy Laboratory Co., Ltd. Driving method of image display device in which the increase in luminance and the decrease in luminance compensate for each other
CN102646394B (zh) * 2012-04-27 2015-09-23 福州瑞芯微电子有限公司 电泳显示方法
JP2014032399A (ja) 2012-07-13 2014-02-20 Semiconductor Energy Lab Co Ltd 液晶表示装置
KR20140050361A (ko) * 2012-10-19 2014-04-29 삼성디스플레이 주식회사 화소, 이를 이용한 입체 영상 표시 장치 및 그의 구동 방법
WO2016014047A1 (en) 2014-07-23 2016-01-28 Apple Inc. Adaptive processes for improving integrity of surfaces
US10649497B2 (en) * 2014-07-23 2020-05-12 Apple Inc. Adaptive processes for improving integrity of surfaces
CN105047173B (zh) * 2015-09-15 2018-01-30 京东方科技集团股份有限公司 显示面板、驱动电路、驱动方法和显示装置
US10732444B2 (en) * 2016-12-21 2020-08-04 Sharp Kabushiki Kaisha Display device
US11282434B1 (en) * 2020-12-29 2022-03-22 Solomon Systech (China) Limited Driving method for active matrix display

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3280307B2 (ja) * 1998-05-11 2002-05-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置
CN100433119C (zh) * 2001-02-05 2008-11-12 松下电器产业株式会社 液晶显示装置及其驱动方法
JP2003259395A (ja) * 2002-03-06 2003-09-12 Matsushita Electric Ind Co Ltd 立体表示方法及び立体表示装置
GB2403367A (en) * 2003-06-28 2004-12-29 Sharp Kk Multiple view display
US20050248553A1 (en) * 2004-05-04 2005-11-10 Sharp Laboratories Of America, Inc. Adaptive flicker and motion blur control
TWI266077B (en) * 2004-09-08 2006-11-11 Wintek Corp 3D display method and device thereof
JP2006220685A (ja) * 2005-02-08 2006-08-24 21 Aomori Sangyo Sogo Shien Center スキャンバックライトを用いた分割駆動フィールドシーケンシャルカラー液晶ディスプレイの駆動方法および装置
US7847793B2 (en) * 2005-12-08 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Control circuit of display device, and display device and electronic appliance incorporating the same
US7580023B2 (en) * 2005-12-19 2009-08-25 Philips Lumileds Lighting Co., Llc Color LCD with bi-color sequential backlight
JP5157231B2 (ja) * 2007-04-18 2013-03-06 セイコーエプソン株式会社 表示装置および電子機器
JP5088671B2 (ja) * 2007-04-18 2012-12-05 セイコーエプソン株式会社 表示装置および電子機器
US8289228B2 (en) * 2007-04-18 2012-10-16 Seiko Epson Corporation Display device, method of driving display device, and electronic apparatus
TWI371012B (en) * 2007-05-03 2012-08-21 Novatek Microelectronics Corp Mixed color sequential controlling method and back light module and display device using the same
JP5309488B2 (ja) * 2007-07-18 2013-10-09 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2009217142A (ja) * 2008-03-12 2009-09-24 Toshiba Mobile Display Co Ltd 液晶表示装置
JP4792054B2 (ja) * 2008-03-24 2011-10-12 株式会社東芝 立体映像表示装置、立体映像表示方法及び液晶ディスプレイ
KR101362771B1 (ko) * 2008-09-17 2014-02-14 삼성전자주식회사 입체 영상 표시 방법 및 장치
KR101048994B1 (ko) * 2009-01-29 2011-07-12 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 구동방법
CN101697595B (zh) * 2009-09-11 2011-04-06 青岛海信电器股份有限公司 用于3d图像显示的方法、电视机及一种眼镜

Also Published As

Publication number Publication date
US20120026163A1 (en) 2012-02-02
CN103003867A (zh) 2013-03-27
TWI570679B (zh) 2017-02-11
JP5814664B2 (ja) 2015-11-17
JP2012048216A (ja) 2012-03-08
TW201220272A (en) 2012-05-16
CN103003867B (zh) 2016-09-07
WO2012014662A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
KR20130097735A (ko) 액정 표시 장치의 구동 방법
KR102068152B1 (ko) 반도체 장치
JP6549688B2 (ja) 半導体装置
TWI505445B (zh) 半導體裝置及其製造方法
KR102190686B1 (ko) 펄스 출력 회로, 시프트 레지스터, 및 표시 장치
KR101851403B1 (ko) 반도체 장치 및 반도체 장치 제조 방법
TWI559499B (zh) 半導體裝置及半導體裝置製造方法
KR102314748B1 (ko) 반도체 장치의 제작 방법
KR101739154B1 (ko) 반도체 장치 및 그 제조 방법
TWI629769B (zh) 半導體裝置和其製造方法
KR102111468B1 (ko) 반도체 장치 및 그 제조 방법
KR20130038853A (ko) 반도체 장치
KR20130014562A (ko) 반도체 장치
JP6005241B2 (ja) 表示装置
CN112955946A (zh) 显示装置及电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application