JP6290576B2 - 液晶表示装置及びその駆動方法 - Google Patents

Description

本発明は、液晶表示装置及びその駆動方法に関する。

なお、液晶表示装置とは、液晶素子を有する装置のことをいう。なお、液晶表示装置は、複数の画素を駆動させる駆動回路等を含む。なお、液晶表示装置は、別の基板上に配置された制御回路、電源回路、信号生成回路等を含む。

液晶表示装置は、近年の技術革新の結果、コモディティ化が進んでいる。今後は、より付加価値の高い製品が求められており、未だ技術開発が活発である。

液晶表示装置に求められる付加価値としては、低消費電力化の点から高開口率化、表示画質の向上の点から高精細化が挙げられる。この高開口率化及び高精細化を両立させる手段の一つとしては、画素サイズの縮小と共に、画素を構成する容量素子の小型化を図る構成が挙げられる（例えば、特許文献１及び特許文献２参照）。

また特許文献２では、容量素子の小型化を図る構成に加えて、オーバードライブ駆動を組み合わせる構成が示されている。容量素子の小型化を図る構成にオーバードライブ駆動を組み合わせることで、保持容量の低下に伴う液晶の応答速度の不足を補うことができる。

特開２０１１−１０９０８１号公報 特開２０１１−１３８１１８号公報

液晶表示装置では、液晶素子の劣化に伴う焼き付き等を防ぐために、反転駆動を行う構成が主流である。その一方で、容量素子の小型化をする構成で反転駆動を行うと、意図的に設けた保持容量に比べて寄生容量の影響が無視できなくなるため、同じビデオ電圧で同じ階調値による表示を行うとしてもコントラストにばらつきが生じるといった現象が見られる。この現象は、液晶表示装置のゲート線駆動回路が設けられる領域の長軸方向を行方向、ソース線駆動回路が設けられる領域の長軸方向を列方向とすると、行方向の前半行と後半行とで特に顕著な差が見られる。

この差は、ソース線のビデオ電圧をフレーム期間毎に反転駆動する場合、後半行である最終行の画素と前半行である１行目の画素では、ビデオ電圧が同じであってもソース線のビデオ電圧の極性が切り替わるまでの期間が異なることに起因して生じるものと考えられる。そのため容量素子を小型化して保持容量を低減した液晶表示装置では、同じビデオ電圧で同じ階調値による表示を行うとしてもコントラストが一様でなくなり、表示画質が低下するといった問題が生じる。特に液晶表示装置をオーバードライブ駆動で動作させる場合には、極性反転の際に変化するソース線の電圧レベルの振れ幅が大きいため、前述の問題が顕著になる。

具体的に前述の問題について図７（Ａ）乃至（Ｃ）を用いて説明する。図７（Ａ）は、液晶表示装置が有する画素の回路図である。図７（Ａ）に示す画素６００は、トランジスタ６０１、容量素子６０２、及び液晶素子６０３を有する。トランジスタ６０１は、ゲートがゲート線ＧＬ＿ｉ（ｉは任意の自然数）に接続され、ソース及びドレインの一方がソース線ＳＬ＿ｊ（ｊは任意の自然数）に接続され、ソース及びドレインの他方がノードＣｐｉｘに接続される。なおノードＣｐｉｘは、液晶素子６０３の画素電極及び該画素電極に電気的に接続される電極を表している。

また図７（Ａ）に示す画素６００は、ノードＣｐｉｘと、ソース線ＳＬ＿ｊ及びソース線ＳＬ＿ｊ＋１と、の間に寄生する容量成分を、それぞれ容量素子６０４及び容量素子６０５として図示している。この寄生する容量成分は、電極同士が重畳することや、近接することで生じる容量成分であり、意図的に設ける容量成分とは異なるものである。

次いで図７（Ｂ）では、オーバードライブ駆動をする際の、図７（Ａ）に示すゲート線ＧＬ＿ｉの電圧レベルＧＬ、ソース線ＳＬ＿ｊの電圧レベルＳＬ、ノードＣｐｉｘの電圧レベルＶｐｉｘ、液晶素子の光学応答による輝度変化ＬＣ、を縦軸を電圧、横軸を時間として、曲線で表した図を示す。なお図７（Ｂ）でＶｃｏｍは、共通電圧（コモン電圧）である。なお図７（Ｂ）で輝度変化ＬＣは、電圧レベルＶｐｉｘに近づくにつれて所望の光学応答となることを表している。なお図７（Ｂ）は各曲線について、説明のため、同じ電圧レベルであっても線を重ねずにずらして図示している。

図７（Ｂ）に示すようにオーバードライブ駆動は、電圧レベルＧＬがＨレベルのとき、電圧レベルＳＬを一旦ビデオ電圧よりも高くした電圧レベル（オーバードライブ電圧）とし、その後所望のビデオ電圧に切り替えるといった駆動をする。電圧レベルＶｐｉｘは、電圧レベルＳＬの変化に追随して変化する。輝度変化ＬＣは、電圧レベルＶｐｉｘの変化に追随して変化する。なお電圧レベルＶｐｉｘの変化に要する期間が数１０〜１００μｓであるのに対して、輝度変化ＬＣの変化に要する期間は液晶素子の応答速度によるが、速いものでも数ｍｓとなる。

次いで図７（Ｃ）では、ｍ行ｎ列（ｍ、ｎは共に２以上の自然数）の画素のうち、後半行の一行であるｍ行ｙ列（ｙはｎ以下の任意の自然数）の画素、及び前半行の一行である１行ｙ列の画素における、電圧レベルＧＬ、電圧レベルＳＬ、電圧レベルＶｐｉｘ、及び輝度変化ＬＣの変化を示す。

ここで図７（Ｃ）を用いて、ビデオ電圧が同じであっても、前半行と後半行とでは、ソース線のビデオ電圧の極性が切り替わるまでの期間が異なるために生じる問題について説明する。なお前半行は、ｍ行の画素を有する場合、１乃至ｘ（ｘは１より大きくｍより小さい自然数）行のことをいう。また後半行は、ｍ行の画素を有する場合、（ｘ＋１）乃至ｍ行を有する場合をいう。なお以下の説明ではｘとして、ｍ行のうちの中間の行にあたるｍ／２を一例としてあげて説明している。

図７（Ｃ）は、第ｋフレーム期間（ｋは自然数）でのｍ行目のビデオ電圧の書き込み期間から第（ｋ＋１）フレーム期間の１列目の書き込み期間にかけて反転駆動を行った場合の電圧レベルＧＬ、電圧レベルＳＬ、電圧レベルＶｐｉｘ、及び輝度変化ＬＣを、図７（Ｂ）に倣って示したものである。なお図７（Ｃ）中、Ｖ＿１、Ｖ＿２、及びＶ＿ｍは、それぞれ１行目、２行目、及びｍ行目の画素へのビデオ電圧の書き込みを表している。

図７（Ｃ）に示すように、第ｋフレーム期間での１行ｙ列の画素におけるビデオ電圧の書き込みは、輝度変化ＬＣの変化を含めてＶ＿ｍまでに完了している。

第ｋフレーム期間での１行ｙ列の画素における輝度変化ＬＣの変化が、第ｋフレーム期間でのｍ行ｙ列におけるビデオ電圧の書き込みまでに完了していることの具体例について説明する。例えば、フレーム周波数を６０Ｈｚとし、液晶素子の光学応答の要する期間を８ｍｓとする。すると、１フレーム期間は１６．７ｍｓであり、液晶素子の光学応答が完了するには、１行目からｍ／２行目のビデオ電圧の書き込みに要する期間で完了していることになる。そのため、第ｋフレーム期間での１行ｙ列の画素に書き込んだビデオ電圧に応じて変化する輝度変化ＬＣは、第ｋフレーム期間でのｍ行ｙ列にビデオ電圧を書き込む時点で完了している。

第ｋフレーム期間での１行ｙ列の画素におけるビデオ電圧の書き込みの後、１行目からｍ行目の画素へのビデオ電圧の書き込みにより電圧レベルＳＬが一定の周期で変動するものの、第ｋフレーム期間内では同じ極性で変動する。このときの電圧レベルＳＬの変動は、フレーム反転駆動やソース線反転駆動であれば、１行ｎ列の画素におけるビデオ電圧の極性と同じである。そのため第ｋフレーム期間での１行ｎ列の画素におけるビデオ電圧の書き込みで、電圧レベルＶｐｉｘが電圧レベルＳＬの変化に追随して変化しても、所望の電圧レベルまたは該電圧より少し高い電圧レベルでＶｐｉｘが変動することになり、最終的には輝度変化ＬＣでは所望の液晶素子の光学応答を得ることができる。

一方で、第ｋフレーム期間でのｍ行ｙ列の画素におけるＶ＿ｍの書き込み期間は、輝度変化ＬＣの変化を含めて第（ｋ＋１）フレーム期間のＶ＿１までに完了しない。このＶ＿ｍでの輝度変化ＬＣは、第ｋフレーム期間だけで完了せず、第（ｋ＋１）フレーム期間の１行目からｍ／２行目のビデオ電圧の書き込み期間程度の時間を要する。

ｍ行ｙ列の画素における、第ｋフレーム期間のＶ＿ｍに従って変化する電圧レベルＶｐｉｘは、第（ｋ＋１）フレーム期間でのＶ＿１、Ｖ＿２で示すように、極性反転され、且つオーバードライブ駆動により増幅された電圧レベルＳＬの変化に追随して、変化する。この電圧レベルＶｐｉｘは、第（ｋ＋１）フレーム期間内では第ｋフレーム期間と逆の極性である電圧レベルＳＬに引きずられて、所望の電圧レベルより低い電圧レベルで周期的に変動し、第ｋフレーム期間のＶ＿ｍによる電圧レベルに安定しない。そのため輝度変化ＬＣは、最終的には所望の液晶素子の光学応答を得ることができない。この輝度変化ＬＣが所望の液晶素子の光学応答として得られない問題は、後半行になればなるほど次のフレーム期間の影響が顕著になるため特に問題となる。

電圧レベルＶｐｉｘの変化は、図７（Ａ）の容量素子６０４及び容量素子６０５によるノードＣｐｉｘへの容量結合に起因したものである。容量素子６０４及び容量素子６０５による容量結合の影響は、容量素子６０２の保持容量を小さくすることで、顕在化してくる。

通常の反転駆動の場合や、容量素子６０２の保持容量が大きい場合、電圧レベルＶｐｉｘの変化は小さく、その影響は軽微である。しかしながら、容量素子６０２の保持容量が小さい状態であって、画素部全体を一様にオーバードライブ駆動によるオーバードライブ電圧を印加する構成とすると、画素部内で同じビデオ電圧を書き込んだとしても、後半行の画素と前半行の画素とでは液晶素子の光学応答に差が生じてしまい、同じビデオ電圧で同じ階調値による表示を行うとしてもコントラストに勾配が生じる。

そこで本発明の一態様は、高開口率化を図るために画素内の保持容量をできる限り小さくした場合であっても、画素電極に寄生する容量成分によって生じる表示画質の低下を抑制するできる液晶表示装置及びその駆動方法を提案することを課題の一とする。

本発明の一態様は、ｍ行ｎ列（ｍ、ｎは共に２以上の自然数）の画素を有する画素部と、ビデオ電圧よりも大きいオーバードライブ電圧を生成し、ゲート選択期間においてオーバードライブ電圧及びビデオ電圧を画素が有する画素電極に与えるオーバードライブ電圧生成部と、を有し、オーバードライブ電圧生成部は、第ｋ（ｋは自然数）フレーム期間の（ｘ＋１）（ｘは１より大きくｍより小さい自然数）乃至ｍ行の画素の画素電極に与えられる第１のビデオ電圧の平均値と、第（ｋ＋１）フレーム期間の１乃至ｘ行の画素の画素電極に与えられる第２のビデオ電圧の平均値との比較を、行毎に行うビデオ電圧比較回路と、ビデオ電圧比較回路で比較して得られる差分がしきい値以上の場合、第（ｋ＋１）フレーム期間でのオーバードライブ電圧を第１のオーバードライブ電圧に切り替え、ビデオ電圧比較回路で比較して得られる差分がしきい値より小さい場合、第（ｋ＋１）フレーム期間でのオーバードライブ電圧を第１のオーバードライブ電圧より小さい第２のオーバードライブ電圧に切り替えて出力するオーバードライブ電圧切り替え回路と、を有する液晶表示装置である。

本発明の一態様において、画素部のトランジスタが有する半導体層は、酸化物半導体層である液晶表示装置が好ましい。

本発明の一態様において、画素部の容量素子の静電容量は、３０ｆＦ以下である液晶表示装置が好ましい。

本発明の一態様は、ゲート選択期間において、ビデオ電圧よりも大きいオーバードライブ電圧を画素が有する画素電極に与えた後に、ビデオ電圧を該画素電極に与えるオーバードライブ駆動をする、ｍ行ｎ列（ｍ、ｎは共に２以上の自然数）の画素を有する液晶表示装置の駆動方法において、第ｋ（ｋは自然数）フレーム期間の（ｘ＋１）（ｘは１より大きくｍより小さい自然数）乃至ｍ行の画素の画素電極に与えられる第１のビデオ電圧の平均値と、第（ｋ＋１）フレーム期間の１乃至ｘ行の画素の画素電極に与えられる第２のビデオ電圧の平均値と、を行毎に比較し、比較により得られる差分がしきい値以上の場合、第（ｋ＋１）フレーム期間では、第１のオーバードライブ電圧によるオーバードライブ駆動を行い、比較により得られる差分がしきい値より小さい場合、第１のオーバードライブ電圧よりも小さい第２のオーバードライブ電圧によるオーバードライブ駆動を行う液晶表示装置の駆動方法である。

本発明の一態様において、第ｋフレームと第（ｋ＋１）フレームは、フレーム反転駆動を行う液晶表示装置の駆動方法が好ましい。

本発明の一態様において、第ｋフレームと第（ｋ＋１）フレームは、ソース線反転駆動を行う液晶表示装置の駆動方法が好ましい。

本発明の一態様により、高開口率化を図るために画素内の保持容量をできる限り小さくした場合であっても、画素電極に寄生する容量成分によって生じる表示画質の低下を抑制することができる。

液晶表示装置の動作を説明する模式図。 液晶表示装置の動作を説明する模式図。 液晶表示装置の動作を説明する図。 液晶表示装置のブロック図。 液晶表示装置の動作を説明する模式図。 液晶表示装置の動作を説明する模式図。 液晶表示装置の動作を説明する回路図及び模式図。 液晶表示装置の画素の上面図及び断面図。 液晶表示装置の画素の上面図。 液晶表示装置の外観図及び断面図。 液晶表示装置を用いた電子機器を説明する図。 液晶表示装置の動作を説明するための図。

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。

また本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。

ここで、ソースとドレインとは、トランジスタの構造又は動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソースとして機能する部分、及びドレインとして機能する部分を、ソース又はドレインと呼ばず、ソースとドレインとの一方を第１電極と表記し、ソースとドレインとの他方を第２電極と表記する場合がある。

なお本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。

なお本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。

なお本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。

なお図面におけるブロック図の各回路ブロックの配置は、説明のため位置関係を特定するものであり、異なる回路ブロックで別々の機能を実現するよう示していても、実際の回路や領域においては同じ回路や同じ領域内で別々の機能を実現しうるように設けられている場合もある。また図面におけるブロック図の各回路ブロックの機能は、説明のため機能を特定するものであり、一つの回路ブロックとして示していても、実際の回路や領域においては一つの回路ブロックで行う処理を、複数の回路ブロックで行うよう設けられている場合もある。

なお、画素とは、一つの色要素（例えばＲ（赤）Ｇ（緑）Ｂ（青）のいずれか１つ）の明るさを制御できる表示単位に相当するものとする。従って、カラー表示装置の場合には、カラー画像の最小表示単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。ただし、カラー画像を表示するための色要素は、三色に限定されず、三色以上を用いても良いし、ＲＧＢ以外の色を用いても良い。

（実施の形態１）
本実施の形態について、図面を参照しながら説明する。なお本実施の形態での説明は、以下の順序で行う。
１．本明細書で開示される液晶表示装置の基本原理について
２．液晶表示装置の反転駆動について
３．液晶表示装置のブロック図の構成について
４．画素の上面構造及び断面構造
５．画素の構成要素の詳細
６．画素の上面構造のバリエーション
７．本明細書で開示される液晶表示装置について

〈１．本明細書で開示される液晶表示装置の基本原理について〉
まず始めに、本発明を説明する上での基本原理について説明する。

本発明の一態様による基本的な作用については、図１、図２に示す模式図をもって説明することができる。

図１では、第ｋ（ｋは自然数）フレーム期間の後半行の画素の画素電極に与えられる第１のビデオ電圧の平均値と、第（ｋ＋１）フレーム期間の前半行の画素の画素電極に与えられる第２のビデオ電圧の平均値との比較をし、該比較によって得られる差分がしきい値以上の場合、第（ｋ＋１）フレーム期間でのオーバードライブ駆動を第１のオーバードライブ電圧に切り替える構成について説明する。これに対して図２では、前述の比較によって得られる差分がしきい値より小さい場合、第（ｋ＋１）フレーム期間でのオーバードライブ駆動を第１のオーバードライブ電圧より小さい第２のオーバードライブ電圧に切り替える構成について説明する。

まず図１（Ａ）は、第ｋフレーム期間及び第（ｋ＋１）フレーム期間での同じ列の画素の画素電極に与えられるビデオ電圧の変化を、１行目からｍ行目まで左から順に並べて示した模式図である。図１（Ａ）では任意の列であるｙ列目における１行目からｍ行目でのビデオ電圧の変化を示している。なおビデオ電圧の大きさは、棒線が長いほどその行でのビデオ電圧が大きいことを表している。

なお本明細書においては、液晶表示装置のゲート線駆動回路が設けられる領域の長軸方向を行方向、ソース線駆動回路が設けられる領域の長軸方向を列方向とする。また、図面中で、行方向及び列方向を図示することもある。また同じ行の画素とは、同じゲート線に接続された画素のことをいう。また同じ列の画素とは、同じソース線に接続された画素のことをいう。

なお前半行は、１乃至ｘ（ｘは１より大きくｍより小さい自然数）行のことをいう。また後半行は、（ｘ＋１）乃至ｍ行を有する場合をいう。図１（Ａ）では、ｘをｍ／２とした、１行目からｍ／２行目までの行を前半行としている。また、ｍ／２＋１行目からｍ行目までの行にあたる行を後半行としている。なお前半行及び後半行の境界にあたるｘの値については、予め液晶素子の光学応答期間等を加味して決定すればよい。

また図１（Ａ）では、第ｋフレーム期間での最終行（ｍ行目）の画素の画素電極に与えられるビデオ電圧をＶ＿ｋとして示している。また、第ｋフレーム期間の後半行の画素の画素電極に与えられるビデオ電圧（第１のビデオ電圧）の平均値を、電圧レベルａｖｅ＿ｋとして示している。

また図１（Ａ）では、第（ｋ＋１）フレーム期間での１行目の画素の画素電極に与えられるビデオ電圧をＶ＿ｋ＋１として示している。また、第（ｋ＋１）フレーム期間の前半行の画素の画素電極に与えられるビデオ電圧（第２のビデオ電圧）の平均値を、電圧レベルａｖｅ＿ｋ＋１として示している。

次いで図１（Ｂ）は、図１（Ａ）で説明した電圧レベルａｖｅ＿ｋと、電圧レベルａｖｅ＿ｋ＋１と並べて示した模式図である。上述したように本明細書で開示する構成では、第ｋフレーム期間の後半行の画素の画素電極に与えられる第１のビデオ電圧の平均値と、第（ｋ＋１）フレーム期間の前半行の画素の画素電極に与えられる第２のビデオ電圧の平均値との比較を行う。そして比較によって得られる差分を用いてしきい値との比較を行う。

具体的には、電圧レベルａｖｅ＿ｋと電圧レベルａｖｅ＿ｋ＋１との差である、図１（Ｂ）における電圧レベルΔＶ１を見積もり、しきい値との比較を行う。なお、本明細書で開示する構成において、電圧レベルΔＶ１は、第ｋフレーム期間の後半行の画素の画素電極に与えられるビデオ電圧と、第（ｋ＋１）フレーム期間の前半行の画素の画素電極に与えられるビデオ電圧との変化の度合いを見るために見積もるものであり、ビデオ電圧以外の信号より前述の変化の度合いを見積もることができれば他の値であってもよい。

なお本実施の形態においては、比較によって得られる差分と比較するしきい値として、階調の最大値を与えるビデオ電圧（Ｖｍａｘ）の半分の電圧レベル（Ｖｍａｘ／２）をしきい値として設定し、説明することとする。なお本明細書で開示する構成において、しきい値はＶｍａｘの半分の電圧レベルに限らず、使用する液晶素子やフレーム周波数等を考慮して適宜設定すればよい。

図１（Ｂ）に示す具体例では、電圧レベルａｖｅ＿ｋと、電圧レベルａｖｅ＿ｋ＋１との比較によって得られる差分は電圧レベルΔＶ１であり、該電圧レベルΔＶ１はしきい値Ｖｍａｘ／２以上の大きさである。従って、第（ｋ＋１）フレーム期間でのオーバードライブ駆動を第１のオーバードライブ電圧に切り替える。

図１（Ｃ）は、図１（Ｂ）での比較を踏まえた第１のオーバードライブ電圧を用いたオーバードライブ駆動を行う際の波形の模式図である。図１（Ｃ）では、第ｋフレーム期間での最終行（ｍ行目）の画素の画素電極に与えられるビデオ電圧Ｖ＿ｋをオーバードライブ駆動で動作させる際の波形、及び第（ｋ＋１）フレーム期間での１行目の画素の画素電極に与えられるビデオ電圧Ｖ＿ｋ＋１をオーバードライブ駆動で動作させる際の波形を併せて示している。

図１（Ｃ）に示す模式図において、オーバードライブ電圧は第１のルックアップテーブルを参照して、ビデオ電圧Ｖ＿ｋに応じたオーバードライブ電圧ＯＶＥＲ＿Ｖ＿ｋ（ＬＵＴ（Ａ））、及びビデオ電圧Ｖ＿ｋ＋１に応じたオーバードライブ電圧ＯＶＥＲ＿Ｖ＿ｋ＋１（ＬＵＴ（Ａ））、とするものである。なおオーバードライブ電圧ＯＶＥＲ＿Ｖ＿ｋ＋１（ＬＵＴ（Ａ））は、ビデオ電圧Ｖ＿ｋ＋１よりΔＶｂ大きい電圧レベルである。

図１（Ｃ）で示すように、図１（Ｂ）で説明した比較によって、オーバードライブ電圧は第１のルックアップテーブルを参照してビデオ電圧Ｖ＿ｋ＋１に応じたオーバードライブ電圧ＯＶＥＲ＿Ｖ＿ｋ＋１（ＬＵＴ（Ａ））を決定するものである。第１のルックアップテーブルによって設定されるオーバードライブ電圧は、後に説明する第２のルックアップテーブルによって設定されるオーバードライブ電圧よりも大きい値に設定するものである。

第１のルックアップテーブルを参照して決定されるオーバードライブ電圧は、連続するフレーム期間において、ビデオ電圧の変化が大きい場合に好適である。そのため、電圧レベルａｖｅ＿ｋと、電圧レベルａｖｅ＿ｋ＋１との差が大きい場合に設定されることが好適である。

一方図２（Ａ）、は、図１（Ａ）と同様に、第ｋフレーム期間及び第（ｋ＋１）フレーム期間での同じ列の画素の画素電極に与えられるビデオ電圧の変化を、１行目からｍ行目まで左から順に並べて示した模式図である。図２（Ａ）が図１（Ａ）と異なる点は、任意の列として（ｙ＋１）列目を選択し、第ｋフレーム期間及び第（ｋ＋１）フレーム期間におけるビデオ電圧の大きさを異ならせた点である。従って、図１（Ａ）で説明した電圧レベルａｖｅ＿ｋ及び、電圧レベルａｖｅ＿ｋ＋１の電圧レベルが異なってくる。なお、図２（Ａ）と図１（Ａ）とでは、第ｋフレーム期間での最終行（ｍ行目）の画素の画素電極に与えられるビデオ電圧Ｖ＿ｋと、第（ｋ＋１）フレーム期間での１行目の画素の画素電極に与えられるビデオ電圧Ｖ＿ｋ＋１の大きさを同じとして示している。

次いで図２（Ｂ）は、図１（Ｂ）と同様にして、図２（Ａ）で説明した電圧レベルａｖｅ＿ｋと、電圧レベルａｖｅ＿ｋ＋１と並べて示した模式図である。

図１（Ｂ）と同様に、図２（Ｂ）における電圧レベルΔＶ２を見積もり、しきい値との比較を行う。

図２（Ｂ）に示す具体例では、電圧レベルａｖｅ＿ｋと、電圧レベルａｖｅ＿ｋ＋１との比較によって得られる差分は電圧レベルΔＶ２であり、該電圧レベルΔＶ２はしきい値Ｖｍａｘ／２より小さい値となる。従って、第（ｋ＋１）フレーム期間でのオーバードライブ駆動を第２のオーバードライブ電圧に切り替える。

図２（Ｃ）は、図１（Ｃ）と同様にして、図２（Ｂ）での比較を踏まえた第２のオーバードライブ電圧を用いたオーバードライブ駆動を行う際の波形の模式図である。

図２（Ｃ）に示す模式図において、オーバードライブ電圧は第２のルックアップテーブルを参照して、ビデオ電圧Ｖ＿ｋに応じたオーバードライブ電圧ＯＶＥＲ＿Ｖ＿ｋ（ＬＵＴ（Ａ））、ビデオ電圧Ｖ＿ｋ＋１に応じたオーバードライブ電圧ＯＶＥＲ＿Ｖ＿ｋ＋１（ＬＵＴ（Ｂ））とするものである。なおオーバードライブ電圧ＯＶＥＲ＿Ｖ＿ｋ＋１（ＬＵＴ（Ｂ））は、ビデオ電圧Ｖ＿ｋ＋１よりΔＶｓ大きい電圧レベルである。ΔＶｓは、図１（Ｃ）で説明したΔＶｂより小さい。

図２（Ｃ）で示すように、図２（Ｂ）で説明した比較によって、オーバードライブ電圧は第２のルックアップテーブルを参照して、ビデオ電圧Ｖ＿ｋ＋１に応じたオーバードライブ電圧ＯＶＥＲ＿Ｖ＿ｋ＋１（ＬＵＴ（Ｂ））を決定するものである。第２のルックアップテーブルは、第１のルックアップテーブルによるオーバードライブ電圧よりも小さい値のオーバードライブ電圧に設定するものである。

第２のルックアップテーブルを参照して決定されるオーバードライブ電圧は、連続するフレーム期間において、ビデオ電圧の変化が小さい場合に好適である。そのため、電圧レベルａｖｅ＿ｋと、電圧レベルａｖｅ＿ｋ＋１との差が小さい場合に設定されることが好適である。

本発明の一態様とすることで、図１、図２に示す模式図をもって説明したように、連続するフレーム期間でのビデオ電圧の変化の度合いに応じたオーバードライブ電圧の設定を切り替えて行うことができる。

本発明の一態様とすることによる具体的な効果については、図３に示す模式図をもって説明する。図３に示す図は、図７（Ｃ）に倣って、後半行であるｍ行（ｙ＋１）列の画素、及び前半行である１行（ｙ＋１）列の画素における、電圧レベルＧＬ、電圧レベルＳＬ、電圧レベルＶｐｉｘ、及び輝度変化ＬＣの変化を示す。図３に示す図は、図２（Ａ）乃至（Ｃ）と同様にして、第２のルックアップテーブルを参照してオーバードライブ電圧を決定した場合を表すものである。

図３に示す図では、図７（Ｃ）でも説明したように、第ｋフレーム期間でのｍ行（ｙ＋１）列の画素におけるＶ＿ｍの書き込み期間は、輝度変化ＬＣの変化を含めて第（ｋ＋１）フレーム期間のＶ＿１までに完了しない。このＶ＿ｍでの輝度変化ＬＣには、第ｋフレーム期間だけで完了せず、図１及び図２で説明した前半行の書き込み期間に相当する、第（ｋ＋１）フレーム期間の１行目からｍ／２行目のビデオ電圧の書き込み期間程度の時間を要する。

ｍ行（ｙ＋１）列の画素における、第ｋフレーム期間のＶ＿ｍに従って変化する電圧レベルＶｐｉｘは、第（ｋ＋１）フレーム期間でのＶ＿１、Ｖ＿２で示すように、極性反転され、且つオーバードライブ駆動により増幅された電圧レベルＳＬの変化に追随して、変化する。

本発明の一態様によると、このときオーバードライブ駆動を行うことで増幅されるオーバードライブ電圧の大きさを、連続するフレーム期間でのビデオ電圧の変化の度合いに従って、切り替える構成とすることができる。従って、電圧レベルＶｐｉｘは、第（ｋ＋１）フレーム期間内では第ｋフレーム期間と逆の極性である電圧レベルＳＬに引きずられたとしても、その度合いを低減する構成とすることができる。そして、図７（Ｃ）でも説明した、画素部内で同じビデオ電圧を書き込んだとしても、後半行の画素と前半行の画素とでは液晶素子の光学応答に差が生じ、同じビデオ電圧で同じ階調値による表示を行うとしてもコントラストに勾配が生じるといった不良を抑制することができる。

前述のコントラストの勾配の抑制は、画素に設ける容量素子の保持容量を小さい値、例えば３００ｐｐｉ以上の精細度で、開口率を６０％以上に設計し、画素内の保持容量を３０ｆＦ（３．０×１０^−１４Ｆ）以下となるようにした液晶表示装置において、特に効果的である。すなわち、本発明の一態様によって、高開口率化及び高精細化を同時に実現し、且つ表示画質の低下を抑制することができる。

言い換えれば、本発明の一態様では、高開口率化を図るために画素内の保持容量をできる限り小さくした場合であっても、画素電極に寄生する容量成分によって生じる表示画質の低下を抑制するできることができる。

〈２．液晶表示装置の反転駆動について〉
液晶表示装置における反転駆動については、フレーム反転駆動、ゲート線反転駆動、ソース線反転駆動、ドット反転駆動等を用いることができるが、本発明の一態様においては、特にフレーム反転駆動及びソース線反転駆動を採用することが好適である。

図４（Ａ）は、液晶表示装置における反転駆動を説明するための、液晶表示装置の模式図である。図４（Ａ）では、ソース線駆動回路（ＳＤ）、ゲート線駆動回路（ＧＤ）及び画素部ｐｉｘを示している。また図４（Ａ）では、行方向、及び列方向について図示し、行方向にビデオ電圧の書き込みが行われる様子を示している。なお図４（Ａ）において、液晶表示装置のゲート線駆動回路が設けられる領域の長軸方向を行方向、ソース線駆動回路が設けられる領域の長軸方向を列方向としている。

次いで図４（Ａ）で示した液晶表示装置の模式図に倣って、第ｋフレーム期間と第（ｋ＋１）フレーム期間とでフレーム反転駆動を行う際の、各画素でのビデオ電圧を表した模式図を図４（Ｂ）に示す。図４（Ｂ）に示すように第ｋフレーム期間では正の極性のビデオ電圧が各画素の画素電極に与えられ、第（ｋ＋１）フレーム期間では負の極性のビデオ電圧が各画素の画素電極に与えられる。

また図４（Ａ）で示した液晶表示装置の模式図に倣って、第ｋフレーム期間と第（ｋ＋１）フレーム期間とでソース線反転駆動を行う際の、各画素でのビデオ電圧を表した模式図を図４（Ｃ）に示す。図４（Ｃ）に示すように第ｋフレーム期間では奇数列に正の極性、偶数列に負の極性のビデオ電圧が各画素の画素電極に与えられ、第（ｋ＋１）フレーム期間では奇数列に負の極性、偶数列に正の極性のビデオ電圧が各画素の画素電極に与えられる。

なお図４（Ｂ）、（Ｃ）では、正の極性のビデオ電圧が与えられる場合を図中「＋」記号で表している。また、負の極性のビデオ電圧が与えられる場合を図中「−」記号で表している。

図５（Ａ）、（Ｂ）では、図４（Ｂ）、（Ｃ）で示したフレーム反転駆動及びソース線反転駆動が第ｋフレーム期間と第（ｋ＋１）フレーム期間において、列毎に変化するビデオ電圧に着目して示している。図５（Ａ）、（Ｂ）で矢印を用いて表したように、連続するフレーム期間は、列方向に設けられた画素の画素電極に与えられるビデオ電圧の極性が反転する関係にある。このように列方向でフレーム期間毎に極性が反転する構成では、上述した画素に設ける容量素子の保持容量を小さい値とした液晶表示装置における寄生容量の影響が大きいため、特に効果的である。

そのためフレーム反転駆動及びソース線反転駆動では、上述した本発明の一態様による、オーバードライブ駆動を行うことで増幅されるオーバードライブ電圧の大きさを、連続するフレーム期間でのビデオ電圧の変化の度合いに従って、切り替える構成とすることによる効果が大きい。

さらには、ソース線反転駆動では、画素に隣接するソース線間で、極性が反転したビデオ電圧が与えられる。そのため、画素電極の電圧レベルが変動する影響を、極性が反転したビデオ電圧によって相殺するといった効果も加わり、さらなる表示画質の低下を抑制することができる。

なお、フレーム反転駆動及びソース線反転駆動は、必要に応じてコモン反転駆動等を組み合わせて動作させてもよい。

〈３．液晶表示装置のブロック図の構成について〉
図６（Ａ）は、上記液晶表示装置の動作を実現するためのブロック図を説明するものである。液晶表示装置は、信号生成部１００、表示部１１０に大別することができる。なお信号生成部１００と表示部１１０とは、ＦＰＣ１２０等の接続手段によって電気的に接続されている。

信号生成部１００は、表示部１１０の表示に必要な信号を生成する。なお、図６（Ａ）では、信号生成部１００を表示部１１０とは別の基板上に設ける構成として示しているが、同じ基板上に形成することもできる。

表示部１１０は、信号生成部１００で生成された信号をもとに、画像を表示する。

信号生成部に入力される信号の一例としては、図６（Ａ）でも示したようにデータ信号ｄａｔａ、水平同期信号ＨＳ、垂直同期信号ＶＳ、クロック信号ＣＬＫ、データ制御信号ＤＥ等を挙げることができる。他の信号や、電源のための電圧が信号とともに供給される構成であってもよい。

信号生成部１００は、オーバードライブ電圧生成部１０１、電源回路１０２、タイミングコントローラー１０３を有する。

オーバードライブ電圧生成部１０１は、入力されるデータ信号ｄａｔａをもとに、表示部に出力するオーバードライブ駆動を行うためのオーバードライブ電圧を決定し、出力するための回路である。

電源回路１０２は、外部より供給される電源に応じて、信号生成部１００及び表示部１１０を駆動するための電源電圧を生成するための回路である。なお外部より供給される電源としては、家庭用電源の他、バッテリー等の構成であってもよい。

タイミングコントローラー１０３は、水平同期信号ＨＳ、垂直同期信号ＶＳ、クロック信号ＣＬＫ、データ制御信号ＤＥをもとに、表示部１１０における表示を行うためのスタートパルス及びクロック信号等の各種制御信号を生成するための回路である。

表示部１１０は、画素部１１１、ゲート線駆動回路１１２及びソース線駆動回路１１３を有する。画素部１１１は、複数の画素１１４を有する。画素１１４は、ゲート線駆動回路１１２に接続されたゲート線ＧＬ＿１乃至ＧＬ＿ｍに与えられる走査信号、及びソース線駆動回路１１３に接続されたソース線ＳＬ＿１乃至ＳＬ＿ｎに与えられるオーバードライブ電圧及びビデオ電圧によって、液晶素子が光学応答することで所望の画像を得ることができる。

画素部１１１は、ゲート線ＧＬ＿１乃至ＧＬ＿ｍ、及びソース線ＳＬ＿１乃至ＳＬ＿ｎが概略直交するように配設されている。ゲート線とソース線の交差部には、画素１１４が設けられる。なお画素部１１１における画素１１４の配置は、カラー表示であれば、ＲＧＢの各色に対応した画素が順に設けられる。なお、ＲＧＢの画素の配列は、ストライプ配列、モザイク配列、デルタ配列等適宜用いることができる。

ゲート線駆動回路１１２は、シフトレジスタ回路等を設けることで、スタートパルス及びクロック信号に従って、順次画素１１４にパルスを出力する構成とすることができる。ゲート線ＧＬ＿１乃至ＧＬ＿ｍは、画素１１４の数に応じて設ければよく、図６（Ａ）の例では、ｍ行の画素であるため、ゲート線をｍ本配設する構成を示している。

ソース線駆動回路１１３は、シフトレジスタ回路等を設け、画素１１４に供給するためのビデオ電圧及びオーバードライブ電圧を順次画素に出力する構成とすることができる。ソース線ＳＬ＿１乃至ＳＬ＿ｎは、画素１１４の数に応じて設ければよく、図６（Ａ）の例では、ｎ列の画素であるため、ソース線をｎ本配設する構成を示している。

画素１１４は、図６（Ａ）の例では、マトリクス状に配設している。なお、画素１１４は、複数の副画素等を設け、副画素に応じたゲート線及びソース線を用いて駆動を行う構成としてもよい。

次いで、オーバードライブ電圧生成部１０１の詳細な構成について図６（Ｂ）に示す。

オーバードライブ電圧生成部１０１は、ビデオ電圧比較回路１３０、オーバードライブ電圧切り替え回路１４０に大別することができる。

ビデオ電圧比較回路１３０は、連続するフレーム期間でのビデオ電圧の比較を行い、比較結果を出力する回路である。なお比較する信号をビデオ電圧として説明するが、実際にはデジタル信号をもとに対応する電圧値の比較を行う回路である。他にもビデオ電圧と同等の信号であれば、比較を行い、比較結果を出力する回路とすればよい。例えば、ビデオ電圧に対応するデジタル信号であるデータ信号の比較を行う構成であってもよい。

オーバードライブ電圧切り替え回路１４０は、ビデオ電圧比較回路１３０での比較結果をもとに、オーバードライブ電圧を設定するための回路である。具体的な一例として、ビデオ電圧比較回路１３０での比較結果によって、比較したデータ信号に基づくビデオ電圧間の差分がしきい値を越えるものの場合は、通常のオーバードライブ電圧として設定し、比較したデータ信号に基づくビデオ電圧間の差分がしきい値を越えないものの場合は、通常のオーバードライブ電圧より小さいオーバードライブ電圧に設定し、出力する回路である。

ビデオ電圧比較回路１３０は、選択回路１３１、記憶回路１３２、記憶回路１３３、演算回路１３４、比較回路１３５、選択回路１３６を有する。

選択回路１３１は、入力されるデータ信号ｄａｔａをフレーム期間毎に、振り分けて記憶回路１３２及び記憶回路１３３に記憶させるための回路である。選択回路１３１は、デマルチプレクサ等の回路で構成すればよい。図６（Ｂ）に示すブロック図の一例では、データ信号ｄａｔａを第ｋフレーム期間のデータ信号ｄａｔａ＿ｋ、第（ｋ＋１）フレーム期間のデータ信号ｄａｔａ＿ｋ＋１に振り分ける構成と示している。なお、記憶回路１３２及び記憶回路１３３の構成によっては、同じ記憶回路に異なるフレーム期間のデータ信号を共に格納し、別々に読み出す構成としてもよい。

記憶回路１３２は、１フレーム期間のデータ信号を記憶するための回路である。図６（Ｂ）に示すブロック図の一例では、前述したように、第ｋフレーム期間のデータ信号ｄａｔａ＿ｋが記憶される構成を示している。

記憶回路１３３は、記憶回路１３２と同様に、１フレーム期間のデータ信号を記憶するための回路である。図６（Ｂ）に示すブロック図の一例では、前述したように、第（ｋ＋１）フレーム期間のデータ信号ｄａｔａ＿ｋ＋１が記憶される構成を示している。また別途、記憶回路を複数設け、次のフレーム期間のデータ信号（例えば、第（ｋ＋２）フレーム期間のデータ信号）を記憶する構成としてもよい。

演算回路１３４は、記憶回路１３２及び記憶回路１３３に記憶された各フレーム期間におけるデータ信号を加算し、平均値を算出するための回路である。演算回路１３４で求められる平均値は、上述したように同じソース線に接続された画素の与えられるビデオ電圧のうち、液晶素子の光学応答にかかる期間を加味した上で前半行及び後半行を定め、演算に用いる行の第ｋフレーム期間のデータ信号ｄａｔａ＿ｋを記憶回路１３２より読み出し、演算に用いる行の第（ｋ＋１）フレーム期間のデータ信号ｄａｔａ＿ｋ＋１を記憶回路１３２より読み出し、算出する構成とすればよい。なお演算回路１３４では、記憶回路１３２及び記憶回路１３３より出力されるデータ信号ｄａｔａ＿ｋ及びデータ信号ｄａｔａ＿ｋ＋１を、ビデオ電圧に変換してビデオ電圧の平均値を算出する構成とすればよい。

比較回路１３５は、演算回路で演算された第ｋフレーム期間のビデオ電圧の平均値と、第（ｋ＋１）フレーム期間のビデオ電圧の平均値との差分をとり、しきい値となる参照電圧と比較することで、連続するフレーム期間において、電圧レベルの変化が急峻であるか否かを検出するための回路である。比較結果は、比較データ信号Ｃｏｍｐ＿ｄａｔａとしてオーバードライブ電圧切り替え回路１４０に出力する。

選択回路１３６は、入力される第ｋフレーム期間のデータ信号ｄａｔａ＿ｋ及び第（ｋ＋１）フレーム期間のデータ信号ｄａｔａ＿ｋ＋１のうち、オーバードライブ電圧を決定するフレーム期間（ここでは、第（ｋ＋１）フレーム期間）のデータ信号を選択して、オーバードライブ電圧切り替え回路１４０に出力するための回路である。選択回路１３６は、マルチプレクサ等の回路で構成すればよい。

オーバードライブ電圧切り替え回路１４０は、ルックアップテーブルアドレス生成回路１４１、選択回路１４２、ルックアップテーブル１４３、ルックアップテーブル１４４、オーバードライブ電圧演算回路１４５を有する。

ルックアップテーブルアドレス生成回路１４１は、入力されるデータ信号（図６（Ｂ）では第（ｋ＋１）フレーム期間のデータ信号）に従って求められるオーバードライブ電圧が記憶されたルックアップテーブルを参照するためのルックアップテーブルアドレスＡＤｖ＿ｋ＋１を生成するための回路である。ルックアップテーブルアドレス生成回路１４１で生成されるルックアップテーブルアドレスＡＤｖ＿ｋ＋１は、選択回路１４２で切り替えられて、ルックアップテーブル１４３またはルックアップテーブル１４４に入力される構成となる。

選択回路１４２は、入力されるルックアップテーブルアドレスＡＤｖ＿ｋ＋１を比較データ信号Ｃｏｍｐ＿ｄａｔａに従って、ルックアップテーブル１４３またはルックアップテーブル１４４に振り分けるための回路である。選択回路１４２は、デマルチプレクサ等の回路で構成すればよい。

上述した図１、図２の例を踏まえて説明すれば、選択回路１４２は、比較回路１３５で比較したビデオ電圧の平均値の差がしきい値以上であれば、オーバードライブ電圧を大きく設定する第１のルックアップテーブルを選択し、比較回路１３５で比較したビデオ電圧の平均値の差がしきい値より小さければ、オーバードライブ電圧を小さく設定する第２のルックアップテーブルを選択するようにすればよい。

ルックアップテーブル１４３は、もとのビデオ電圧を用いて所望のオーバードライブ電圧を演算するのに必要な、各ビットに対応する補償係数ＯＶＥＲ＿Ａが格納されている。該補償係数ＯＶＥＲ＿Ａは、ビデオ電圧が大きければ大きいほど補償するオーバードライブ電圧が大きく設定されるよう予め補償係数が登録されている。

ルックアップテーブル１４４は、ルックアップテーブル１４３と同様に、もとのビデオ電圧を用いて所望のオーバードライブ電圧を演算するのに必要な、各ビットに対応する補償係数ＯＶＥＲ＿Ｂが格納されている。該補償係数ＯＶＥＲ＿Ｂは、ビデオ電圧が大きければ大きいほど補償するオーバードライブ電圧が大きく設定されるよう予め補償係数が登録されている。なお前述したように、補償係数ＯＶＥＲ＿Ａと補償係数ＯＶＥＲ＿Ｂとでは、異なるオーバードライブ電圧となるよう、異なる値で予め設定されるものである。

オーバードライブ電圧演算回路１４５は、補償係数ＯＶＥＲ＿Ａまたは補償係数ＯＶＥＲ＿Ｂに従って、もとのデータ信号（図６（Ｂ）では第（ｋ＋１）フレーム期間のデータ信号ｄａｔａ＿ｋ＋１）を補間演算を施すことで、オーバードライブ電圧ＯＶＥＲ＿Ｖ＿ｋ＋１に変換するための回路である。なお生成されたオーバードライブ電圧ＯＶＥＲ＿Ｖ＿ｋ＋１に続いて、もとのデータ信号ｄａｔａ＿ｋ＋１に基づくビデオ電圧であるＶ＿ｋ＋１を出力することで、画素が有する画素電極に与えられる信号とすることができる。

以上図６（Ａ）、（Ｂ）で説明したブロック図は、ｍ行ｎ列の画素を有する画素部と、ビデオ電圧をもとにビデオ電圧よりも大きいオーバードライブ電圧を生成し、ゲート選択期間においてオーバードライブ電圧及びビデオ電圧を画素が有する画素電極に与えるオーバードライブ電圧生成部と、を有する構成である。

そして図６（Ａ）、（Ｂ）で説明したブロック図は、オーバードライブ電圧生成部が第ｋ（ｋは自然数）フレーム期間の後半行の画素の画素電極に与えられる第１のビデオ電圧の平均値と、第（ｋ＋１）フレーム期間の前半行の画素の画素電極に与えられる第２のビデオ電圧の平均値との比較を、行毎に行うビデオ電圧比較回路と、ビデオ電圧比較回路で比較して得られる差分がしきい値以上の場合、第（ｋ＋１）フレーム期間でのオーバードライブ電圧を第１のオーバードライブ電圧に切り替え、ビデオ電圧比較回路で比較して得られる差分がしきい値より小さい場合、第（ｋ＋１）フレーム期間でのオーバードライブ電圧を第１のオーバードライブ電圧より小さい第２のオーバードライブ電圧に切り替えて出力するオーバードライブ電圧切り替え回路と、を有する構成とすることができる。

また図６（Ａ）、（Ｂ）で説明した液晶表示装置は、第ｋ（ｋは自然数）フレーム期間の後半行の画素の画素電極に与えられる第１のビデオ電圧の平均値と、第（ｋ＋１）フレーム期間の前半行の画素の画素電極に与えられる第２のビデオ電圧の平均値と、を行毎に比較し、比較により得られる差分がしきい値以上の場合、第（ｋ＋１）フレーム期間では、第１のオーバードライブ電圧によるオーバードライブ駆動を行い、比較により得られる差分がしきい値より小さい場合、第１のオーバードライブ電圧よりも小さい第２のオーバードライブ電圧によるオーバードライブ駆動を行うことができる。

そのため、高開口率化を図るために画素内の保持容量をできる限り小さくした場合であっても、画素電極に寄生する容量成分によって生じる表示画質の低下を抑制することができる。

〈４．画素の上面構造及び断面構造〉
次いで、液晶表示装置が有する画素の具体的な構造について図８（Ａ）乃至（Ｃ）を用いて説明する。図８（Ａ）では、画素の上面図を示す。図８（Ｂ）では、図８（Ａ）の一点鎖線Ａ−Ｂ間の断面図を示す。図８（Ｃ）では、図８（Ａ）の一点鎖線Ｃ−Ｄ間の断面図を示す。なお、図８（Ａ）乃至（Ｃ）は、図面の明瞭化のため、液晶、対向電極等の構成を省略している。

図８（Ａ）に示す上面図では、ゲート電極またはゲート線として機能する導電層３０１Ａ、容量線及び容量素子の第１の電極として機能する導電層３０１Ｂ、半導体層３０３、ソース線またはソース電極として機能する導電層３０４Ａ、ドレイン電極及び容量素子の第２の電極として機能する導電層３０４Ｂ、導電層３０４Ｂと画素電極とを接続するための開口３０６、画素電極として機能する導電層３０７、開口部３０８を示している。

導電層３０１Ａ及び導電層３０１Ｂは、導電層３０４Ａに略直交する方向（図８（Ａ）中、左右方向）に延伸して設けられている。導電層３０４Ａは、導電層３０１Ａ及び導電層３０１Ｂに略直交する方向（図８（Ａ）中、上下方向）に延伸して設けられている。

次いで図８（Ｂ）では、図８（Ａ）の一点鎖線Ａ−Ｂ間の断面図を説明する。また図８（Ｃ）では、図８（Ａ）の一点鎖線Ｃ−Ｄ間の断面図を説明する。

一点鎖線Ａ−Ｂ間及び一点鎖線Ｃ−Ｄ間の断面構造は以下の通りである。基板３００上に、トランジスタ３１１のゲート電極として機能する領域を含む導電層３０１Ａと、容量素子３１２の第１の電極として機能する導電層３０１Ｂと、が設けられている。導電層３０１Ａ及び導電層３０１Ｂ上にトランジスタ３１１のゲート絶縁膜として機能する絶縁層３０２が設けられている。絶縁層３０２の導電層３０１Ａと重畳する領域上に半導体層３０３が設けられている。導電層３０１Ｂ、絶縁層３０２、及び半導体層３０３上にトランジスタ３１１のソース電極として機能する導電層３０４Ａと、容量素子３１２の第２の電極及びトランジスタ３１１のドレイン電極として機能する導電層３０４Ｂと、が設けられている。絶縁層３０２、半導体層３０３、導電層３０４Ａ、導電層３０４Ｂ上にトランジスタ３１１の保護絶縁膜として機能する絶縁層３０５が設けられている。絶縁層３０５には導電層３０４Ｂに達する開口３０６が設けられており、開口３０６及び絶縁層３０５上には画素電極として機能する導電層３０７が設けられている。

なお図示を省略しているが、導電層３０７上には図８（Ａ）の開口部３０８以外の領域での遮光を行う遮光膜が設けられており、遮光膜を覆うように透光性を有する導電膜である対向電極が設けられる。なお導電層３０７及び対向電極上には、必要に応じて配向膜が設けられる。液晶は、導電層３０７及び対向電極の間に設けられる。

ここで、酸化物半導体を用いたトランジスタ３１１の特徴について記載する。酸化物半導体を用いたトランジスタはｎチャネル型トランジスタである。また、酸化物半導体に含まれる酸素欠損はキャリアを生成することがあり、トランジスタの電気特性及び信頼性を低下させる恐れがある。例えば、トランジスタのしきい値電圧をマイナス方向に変動し、ゲート電圧が０Ｖの場合にドレイン電流が流れてしまうことがある。このように、ゲート電圧が０Ｖの場合にドレイン電流が流れてしまうことをノーマリーオン特性という。なお、ゲート電圧が０Ｖの場合にドレイン電流が流れていないとみなすことができるトランジスタをノーマリーオフ特性という。

そこで、酸化物半導体膜を用いる際、酸化物半導体膜に含まれる欠陥、代表的には酸素欠損はできる限り低減されていることが好ましい。例えば、磁場の向きを膜面に対して平行に印加した電子スピン共鳴法によるｇ値＝１．９３のスピン密度（酸化物半導体膜に含まれる欠陥密度に相当する。）は、測定器の検出下限以下まで低減されていることが好ましい。酸化物半導体膜に含まれる欠陥、代表的には酸素欠損をできる限り低減することで、トランジスタがノーマリーオン特性となることを抑制することができ、液晶表示装置の電気特性及び信頼性を向上させることができる。

トランジスタのしきい値電圧のマイナス方向への変動は酸素欠損だけではなく、酸化物半導体膜に含まれる水素（水などの水素化合物を含む。）によっても引き起こされることがある。酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（又は酸素が脱離した部分）に欠損（酸素欠損ともいえる。）を形成する。また、水素の一部が酸素と反応することで、キャリアである電子を生成してしまう。従って、水素が含まれている酸化物半導体膜を有するトランジスタはノーマリーオン特性となりやすい。

上記より、トランジスタ３１１の半導体層３０３において水素はできる限り低減されていることが好ましい。具体的には、半導体層３０３において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以下とする。

また、半導体層３０３は、二次イオン質量分析法により得られるアルカリ金属又はアルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタ３１１のオフ電流を増大させることがある。

また、酸化物半導体に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を有するトランジスタはノーマリーオン特性となりやすい。従って、半導体層３０３において、窒素はできる限り低減されていることが好ましい、例えば、窒素濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

また、酸化物半導体にシリコン及び炭素などの第１４族元素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。そこで、酸化物半導体膜を有するトランジスタにおいて、特に、絶縁層３０２（図８（Ａ）に図示せず。）と当該半導体層３０３の界面において、二次イオン質量分析法により得られるシリコン濃度は、３×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは３×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。なお、当該界面において、二次イオン質量分析法により得られる炭素濃度は、３×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは３×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

上記より、不純物（水素、窒素、シリコン、炭素、アルカリ金属又はアルカリ土類金属など）をできる限り低減させ、高純度化させた半導体層３０３を用いることで、トランジスタ３１１がノーマリーオン特性となることを抑制でき、トランジスタ３１１のオフ電流を極めて低減することができる。従って、本発明の一態様は、良好な電気特性に有する液晶表示装置であり、信頼性に優れた液晶表示装置である。なお、高純度化させた酸化物半導体は、真性又は実質的に真性な半導体といえる。

また、トランジスタ３１１はエンハンスメント型のトランジスタであり、半導体層３０３はキャリア密度を意図的に増大させ、導電率を増大させる不純物を添加する処理などが行われていない酸化物半導体膜であることから、半導体層３０３のキャリア密度は、１×１０^１７／ｃｍ^３以下であり、又は１×１０^１６／ｃｍ^３以下、又は１×１０^１５／ｃｍ^３以下、又は１×１０^１４／ｃｍ^３以下、又は１×１０^１３／ｃｍ^３以下である。

なお、高純度化された酸化物半導体膜を用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０^６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０^−１３Ａ以下という特性を得ることができる。この場合、トランジスタのチャネル幅で除した数値に相当するオフ電流は、１００ｚＡ／μｍ以下であることが分かる。また、保持容量とトランジスタとを接続して、保持容量に流入又は保持容量から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用い、保持容量の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜を用いたトランジスタは、オフ電流が著しく小さい。

なお画素のトランジスタのオフ電流の大小が、保持容量を意図的に削減した場合に、表示品位に与える影響について説明する。図１２では、簡単な画素の回路構成を示している。図１２では、ソース線ＳＬ、ゲート線ＧＬ、トランジスタＦＥＴ、容量素子Ｃｓ、液晶素子Ｌを示している。

また図１２では、トランジスタＦＥＴを流れるオフ電流Ｉｏｆｆ、トランジスタＦＥＴのゲート絶縁膜として機能する絶縁層を流れるＧＩリーク電流Ｉ＿ＧＩ、及び液晶素子Ｌを流れる液晶リーク電流Ｉ＿Ｌを矢印でそれぞれ表している。

オフ電流Ｉｏｆｆは、半導体層に酸化物半導体を含むトランジスタの場合、上述したように１００ｚＡ／μｍ（１×１０^−１９Ａ／μｍ）以下である。またＧＩリーク電流Ｉ＿Ｇは、１ａＡ／μｍ（１×１０^−１８Ａ／μｍ）以下である。また液晶リーク電流Ｉ＿Ｌは、例えばＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）液晶では、１ａＡ／μｍ以下である。

画素の画素電極に保持されるビデオ電圧が、画素からリークするリーク電流Ｉによって変動する電圧Ｖは、式（１）で見積もることができる。なお式（１）において、Ｔは保持時間、Ｃは保持容量である。

Ｖ＝（Ｉ×Ｔ）／Ｃ （１）

式（１）において、保持容量Ｃを０．１ｐＦ（１×１０^−１３Ｆ）とする。このとき、フレーム周波数６０Ｈｚでは、Ｉ＝１０ａＡ（１×１０^−１７Ａ）、Ｔ＝１／６０ｓとすると、変動する電圧Ｖは１０^−６Ｖ程度となり、リーク電流に起因した階調の変化は問題ない。

また、保持容量Ｃを意図的に設けない場合、画素電極に寄生する寄生容量を考慮すると、保持容量Ｃは、１ｆＦ（１．０×１０^−１５Ａ）とすると、前述の変動する電圧Ｖは、１×１０^−４Ｖ程度となり、リーク電流Ｉに起因した階調の変化は問題ない。

一方で、半導体層にアモルファスシリコンを含むトランジスタの画素の場合、トランジスタのオフ電流Ｉは、およそ１×１０^−１３Ａである。このとき、保持容量Ｃを１ｆＦ（１．０×１０^−１５Ａ）程度とし、フレーム周波数６０Ｈｚでは、Ｉ＝１００ｆＡ（１×１０^−１３Ａ）、Ｔ＝１／６０ｓとすると、変動する電圧Ｖは数Ｖ程度となり、リーク電流に起因した階調の変化は無視できない。

従って、本実施の形態で説明する画素のトランジスタは、半導体層にアモルファスシリコンを含むトランジスタよりも、オフ電流が低いといった特徴を有する半導体層に酸化物半導体を含むトランジスタである。オフ電流が小さい、酸化物半導体を含むトランジスタを用いることで、リーク電流Ｉに起因した階調の変化を低減することができる。

上述したように、本明細書で開示される液晶表示装置における画素のトランジスタは、半導体層に酸化物半導体を用いることにより、オフ電流が低いといった特徴を有する。オフ電流が低いトランジスタをスイッチング素子として用いることで、長時間のビデオ電圧の保持を行っても、画素が有する画素電極に書き込んだビデオ電圧の、オフ電流に起因する変動は小さい。そのため酸化物半導体層で構成される半導体層を有するトランジスタを用いた液晶表示装置では、容量素子の保持容量が小さくても表示品位を低下させることなく、表示を行うことができる。

〈５．画素の構成要素の詳細〉
以下に、図８（Ａ）の上面図、並びに図８（Ｂ）及び（Ｃ）で示す断面図の構成要素について詳細を記載する。

基板３００の材質などに大きな制限はないが、少なくとも、液晶表示装置の作製工程において行う加熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、プラスチック基板などがあり、ガラス基板としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラスなどの無アルカリガラス基板を用いるとよい。

導電層３０１Ａ及び導電層３０１Ｂは、大電流を流すため、金属膜で形成することが好ましく、代表的には、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）タンタル（Ｔａ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）などの金属材料又はこれらを主成分とする合金材料を用いた、単層構造又は積層構造で設ける。

導電層３０１Ａ及び導電層３０１Ｂの一例としては、シリコンを含むアルミニウムを用いた単層構造、アルミニウム上にチタンを積層する二層構造、窒化チタン上にチタンを積層する二層構造、窒化チタン上にタングステンを積層する二層構造、窒化タンタル上にタングステンを積層する二層構造、銅−マグネシウム−アルミニウム合金上に銅を積層する二層構造、窒化チタン上に銅を積層し、さらにその上にタングステンを形成する三層構造などがある。

導電層３０１Ａ及び導電層３０１Ｂにおいて、低抵抗材料であるアルミニウムや銅を用いることが好ましい。アルミニウムや銅を用いることで、信号遅延を低減し、表示品位を高めることができる。なお、アルミニウムは耐熱性が低く、ヒロック、ウィスカー、あるいはマイグレーションによる不良が発生しやすい。アルミニウムのマイグレーションを防ぐため、アルミニウムに、モリブデン、チタン、タングステンなどの、アルミニウムよりも融点の高い金属材料を積層することが好ましい。また、銅を用いる場合も、マイグレーションによる不良や銅元素の拡散を防ぐため、モリブデン、チタン、タングステンなどの、銅よりも融点の高い金属材料を積層することが好ましい。

また、図８（Ａ）及び（Ｂ）に示したように、導電層３０１Ａは、半導体層３０３を導電層３０１Ａの領域内に設けることが可能な形状として設けることが好ましい。このようにすることで、バックライト等の光源の光を、導電層３０１Ａが遮光するため、トランジスタ３１１の電気特性（例えばしきい値電圧など）が変動又は低下を抑制することができる。

絶縁層３０２は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム又はＧａ−Ｚｎ系金属酸化物などの絶縁材料を用いた、単層構造又は積層構造で設ける。なお、半導体層３０３との界面特性を向上させるため、絶縁層３０２において少なくとも半導体層３０３と接する領域は酸化絶縁膜あることが好ましい。

また、絶縁層３０２に、酸素、水素、水などに対するバリア性を有する絶縁膜を設けることで、半導体層３０３に含まれる酸素の外部への拡散と、外部から半導体層３０３への水素、水などの侵入を防ぐことができる。酸素、水素、水などに対するバリア性を有する絶縁膜としては、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜、窒化シリコン膜などがある。

また、絶縁層３０２は、以下の積層構造とすることが好ましい。第１の窒化シリコン膜として、欠陥量が少ない窒化シリコン膜を設け、第１の窒化シリコン膜上に第２の窒化シリコン膜として、水素脱離量及びアンモニア脱離量の少ない窒化シリコン膜を設け、第２の窒化シリコン膜上に、上記絶縁層３０２として適用できる酸化絶縁膜のいずれかを設けた積層構造である。

第２の窒化シリコン膜としては、昇温脱離ガス分析法において、水素分子の脱離量が５×１０^２１分子／ｃｍ^３未満、好ましくは３×１０^２１分子／ｃｍ^３以下、さらに好ましくは１×１０^２１分子／ｃｍ^３以下であり、アンモニア分子の脱離量が１×１０^２２分子／ｃｍ^３未満、好ましくは５×１０^２１分子／ｃｍ^３以下、さらに好ましくは１×１０^２１分子／ｃｍ^３以下である窒化絶縁膜を用いることが好ましい。上記第１の窒化シリコン膜及び第２の窒化シリコン膜を絶縁層３０２の一部として用いることで、絶縁層３０２として、欠陥量が少なく、且つ水素及びアンモニアの脱離量の少ないゲート絶縁膜を形成することができる。この結果、絶縁層３０２に含まれる水素及び窒素の、半導体層３０３への移動量を低減することが可能である。

なお、酸化物半導体を用いたトランジスタにおいて、酸化物半導体膜及びゲート絶縁膜の界面又はゲート絶縁膜に捕獲準位（界面準位ともいう。）が存在すると、トランジスタのしきい値電圧の変動、代表的にはしきい値電圧のマイナス方向への変動、及びトランジスタがオン状態となるときにドレイン電流が一桁変化するのに必要なゲート電圧を示すサブスレッショルド係数（Ｓ値）の増大の原因となる。この結果、トランジスタごとに電気特性が変動するという問題がある。このため、ゲート絶縁膜として、欠陥量の少ない窒化シリコン膜を用いることで、また、半導体層３０３と接する領域に酸化絶縁膜を設けることで、しきい値電圧のマイナスシフトを低減すると共に、Ｓ値の増大を抑制することができる。

絶縁層３０２の厚さは、５ｎｍ以上４００ｎｍ以下、好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。

半導体層３０３は、非晶質構造、単結晶構造、又は多結晶構造とすることができる。また、半導体層３０３の厚さは、１ｎｍ以上１００ｎｍ以下、好ましくは１ｎｍ以上５０ｎｍ以下、より好ましくは１ｎｍ以上３０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下とすることである。

半導体層３０３に適用可能な酸化物半導体として、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ３１１のオフ電流を低減することができる。

半導体層３０３に適用可能な酸化物半導体は、少なくともインジウム（Ｉｎ）若しくは亜鉛（Ｚｎ）を含むことが好ましい。又は、ＩｎとＺｎの双方を含むことが好ましい。また、当該酸化物半導体を用いたトランジスタの電気特性の変動を減らすため、それらと共に、スタビライザーの一又は複数を有することが好ましい。

スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、又はジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）などがある。

半導体層３０３に適用できる酸化物半導体としては、例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二種類の金属を含む酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三種類の金属を含む酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四種類の金属を含む酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素又は複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系金属酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系金属酸化物を用いるとよい。なお、金属酸化物の原子数比は、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。

しかし、これらに限られず、必要とする半導体特性及び電気特性（電界効果移動度、しきい値電圧など）に応じて適切な原子数比のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い電界効果移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより、電界効果移動度を上げることができる。

絶縁層３０５は、絶縁層３０２に適用できる材料を用いることができる。

特に３層を積層して絶縁層３０５とする場合、第１の酸化絶縁膜上に第２の酸化絶縁膜を積層し、その上に窒化絶縁膜を設ける構成とすることが好ましい。また、上層を窒化絶縁膜とすることで外部から水素や水などの不純物がトランジスタ３１１（特に半導体層３０３）に侵入することを抑制できる。なお、第１の酸化絶縁膜は設けない構造であってもよい。

また、第１の酸化絶縁膜及び第２の酸化絶縁膜の一方又は双方は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜であることが好ましい。このようにすることで、半導体層３０３からの酸素の脱離を防止するとともに、酸素過剰領域に含まれる当該酸素を半導体層３０３に移動させ、酸素欠損を補填することが可能となる。例えば、昇温脱離ガス分析（以下、ＴＤＳ分析とする。）によって測定される酸素分子の放出量が、１．０×１０^１８分子／ｃｍ^３以上ある酸化絶縁膜を用いることで、半導体層３０３に含まれる酸素欠損を補填することができる。なお、第１の酸化絶縁膜及び第２の酸化絶縁膜の一方又は双方において、化学量論的組成よりも過剰に酸素を含む領域（酸素過剰領域）が部分的に存在している酸化絶縁膜であってもよく、少なくとも半導体層３０３と重畳する領域に酸素過剰領域が存在することで、半導体層３０３からの酸素の脱離を防止するとともに、酸素過剰領域に含まれる当該酸素を半導体層３０３に移動させ、酸素欠損を補填することが可能となる。

第２の酸化絶縁膜が化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜である場合、第１の酸化絶縁膜は、酸素を透過する酸化絶縁膜とすることが好ましい。第１の酸化絶縁膜において、外部から第１の酸化絶縁膜に入った酸素は、全て第１の酸化絶縁膜を通過せず、第１の酸化絶縁膜にとどまる酸素もある。また、あらかじめ第１の酸化絶縁膜に含まれており、第１の酸化絶縁膜から外部に移動する酸素もある。そこで、第１の酸化絶縁膜は酸素の拡散係数が大きい酸化絶縁膜であることが好ましい。

また、第１の酸化絶縁膜は半導体層３０３と接することから、酸素を透過させるだけではなく、半導体層３０３との界面準位密度を低減できる酸化絶縁膜であることが好ましい。例えば、第１の酸化絶縁膜は第２の酸化絶縁膜よりも膜中の欠陥密度が低い酸化絶縁膜であることが好ましい。具体的には、電子スピン共鳴測定によるｇ値＝２．００１（Ｅ´−ｃｅｎｔｅｒ）のスピン密度が３．０×１０^１７ｓｐｉｎｓ／ｃｍ^３以下、好ましくは５．０×１０^１６ｓｐｉｎｓ／ｃｍ^３以下の酸化絶縁膜である。なお、電子スピン共鳴測定によるｇ値＝２．００１のスピン密度は、第１の酸化絶縁膜に含まれるダングリングボンドの存在量に対応する。

第１の酸化絶縁膜の厚さは、５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下とすることができる。第２の酸化絶縁膜の厚さは、３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎｍ以下とすることができる。

また、半導体層３０３上に設けられる第１の酸化絶縁膜を、酸素を透過させると共に、半導体層３０３との界面準位密度を低減できる酸化絶縁膜とし、第２の酸化絶縁膜を、酸素過剰領域を含む酸化絶縁膜又は化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜とすることで、半導体層３０３へ酸素を供給することが容易になり、半導体層３０３からの酸素の脱離を防止すると共に、第２の酸化絶縁膜に含まれる酸素を半導体層３０３に移動させ、半導体層３０３に含まれる酸素欠損を補填することが可能となる。この結果、トランジスタ３１１がノーマリーオン特性となることを抑制することができる。

なお、第１の酸化絶縁膜及び第２の酸化絶縁膜の一方又は双方を、酸化窒化シリコン又は窒化酸化シリコンなど、窒素を含む酸化絶縁膜とする場合、ＳＩＭＳより得られる窒素濃度は、ＳＩＭＳ検出下限以上３×１０^２０ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以上１×１０^２０ａｔｏｍｓ／ｃｍ^３以下とすることが好ましい。このようにすることで、トランジスタ３１１に含まれる半導体層３０３への窒素の移動量を少なくすることができる。また、このようにすることで、窒素を含む酸化絶縁膜自体の欠陥量を少なくすることができる。

絶縁層３０５に用いる窒化絶縁膜は、第１の酸化絶縁膜及び第２の酸化絶縁膜の一方又は双方が窒素に対するバリア性を有する絶縁膜であることが好ましい。例えば、緻密な酸化絶縁膜とすることで窒素に対するバリア性を有することができ、具体的には、２５℃において０．５重量％のフッ酸を用いた場合のエッチング速度が１０ｎｍ／分以下である酸化絶縁膜とすることが好ましい。

窒化絶縁膜として、水素含有量が少ない窒化絶縁膜を設けることができる。当該窒化絶縁膜としては、例えば、ＴＤＳ分析によって測定される水素分子の放出量が、５．０×１０^２１ａｔｏｍｓ／ｃｍ^３未満であり、好ましくは３．０×１０^２１ａｔｏｍｓ／ｃｍ^３未満であり、さらに好ましくは１．０×１０^２１ａｔｏｍｓ／ｃｍ^３未満である窒化絶縁膜である。

また、上記窒化絶縁膜は段差被覆性に優れていることからトランジスタ３１１の保護絶縁膜として有用である。

窒化絶縁膜は、外部から水素や水などの不純物の侵入を抑制する機能を発揮できる厚さとする。例えば、５０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１５０ｎｍ以下、さらに好ましくは５０ｎｍ以上１００ｎｍ以下とすることができる。

また、第２の酸化絶縁膜上に設けられる窒化絶縁膜として、窒化絶縁膜を用いることで、外部から水素や水などの不純物が、半導体層３０３に侵入することを抑制できる。さらには、窒化絶縁膜として、水素含有量が少ない窒化絶縁膜を設けることで、トランジスタ３１１の電気特性変動を抑制することができる。

導電層３０７は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料で設ける。

〈６．画素の上面構造のバリエーション〉
本発明の液晶表示装置における画素のレイアウトは、図８（Ａ）乃至（Ｃ）の構成に限定されない。例えば、半導体層に重畳する導電層３０４Ａ及び導電層３０４Ｂの形状をＵ字状、またはＣ字状としてもよい。

また図８（Ａ）乃至（Ｃ）では、容量素子３１２を形成するための導電層３０１Ｂと導電層３０４Ｂを重畳する構成を示したが、図９（Ａ）に示すように導電層３０１Ｂをなくし、意図的に形成する容量素子を削減する場合もある。この場合は、導電層３０７に寄生する寄生容量を積極的に利用する構成とすればよく、さらなる高開口率化を図ることができる。

また図８（Ａ）乃至（Ｃ）では、容量素子３１２を形成するための導電層３０１Ｂと導電層３０４Ｂを重畳する構成を示したが、保持容量を増やすために図９（Ｂ）に示すように導電層３０１Ｂと導電層３０４Ｂとが重畳する面積を増やす構成とし、意図的に形成する容量素子を増やす場合もある。この場合、寄生容量の影響を低減することができる。

なお図８（Ａ）で示す画素の上面図は、３００ｐｐｉ以上の精細度とし、画素内保持容量を１５ｆＦ（１．５×１０^−１４Ｆ）となるよう設計したものである。また、図８（Ａ）で示す画素の開口率は、６１．０％である。また、図９（Ａ）で示す画素の上面図は、３００ｐｐｉ以上の精細度とし、画素に設けられる容量線を省略して設計したものである。また、図９（Ａ）で示す画素の開口率は、６７．０％である。また、図９（Ｂ）で示す画素の上面図は、３００ｐｐｉ以上の精細度とし、画素内保持容量を３０ｆＦ（３．０×１０^−１４Ｆ）となるよう設計したものである。また、図９（Ｂ）で示す画素の開口率は、５５．２％である。

〈７．本明細書で開示される液晶表示装置について〉
本明細書で開示される液晶表示装置によると、オーバードライブ駆動を行うことで増幅されるオーバードライブ電圧の大きさを、連続するフレーム期間でのビデオ電圧の変化の度合いに従って、切り替える構成とすることができる。従って、電圧レベルＶｐｉｘは、第（ｋ＋１）フレーム期間内では第ｋフレーム期間と逆の極性である電圧レベルに引きずられたとしても、その度合いを低減する構成とすることができる。そして、画素部内で同じビデオ電圧を書き込んだとしても、後半行の画素と前半行の画素とでは液晶素子の光学応答に差が生じ、同じビデオ電圧で同じ階調値による表示を行うとしてもコントラストに勾配が生じるといった不良を抑制することができる。

上述の本明細書で開示される液晶表示装置は、フレーム反転駆動を行うことが好ましく、ソース線反転駆動を行うことがさらに好ましい。列方向に設けられる画素の画素電極に与えられるビデオ電圧が同じ極性で反転するため、前述のコントラストに勾配が生じるといった不良を抑制する効果が大きい。

前述のコントラストの勾配の抑制は、画素に設ける容量素子の保持容量を小さい値、例えば３００ｐｐｉ以上の精細度で、開口率を６０％以上に設計し、画素内の保持容量を３０ｆＦ（３．０×１０^−１４Ｆ）以下となるようにした液晶表示装置において、特に効果的である。すなわち、本発明の一態様によって、高開口率化及び高精細化を同時に実現し、且つ表示画質の低下を抑制することができる。

本発明の一態様では、高開口率化を図るために画素内の保持容量をできる限り小さくした場合であっても、画素電極に寄生する容量成分によって生じる表示画質の低下を抑制するできることができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態２）
本実施の形態では、液晶表示装置の外観及び断面等を示し、その構成について説明する。

なお液晶表示装置とは、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て液晶表示装置に含むものとする。

液晶表示装置の外観及び断面について、図１０（Ａ１）（Ａ２）（Ｂ）を用いて説明する。図１０（Ａ１）（Ａ２）は、トランジスタ１３１０、１３１１、及び液晶素子１３１３を、第１の基板１３０１と第２の基板１３０６との間にシール材１３０５によって封止した、パネルの平面図であり、図１０（Ｂ）は、図１０（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。

第１の基板１３０１上に設けられた画素部１３０２と、ゲート線駆動回路１３０４とを囲むようにして、シール材１３０５が設けられている。また画素部１３０２と、ゲート線駆動回路１３０４の上に第２の基板１３０６が設けられている。よって画素部１３０２と、ゲート線駆動回路１３０４とは、第１の基板１３０１とシール材１３０５と第２の基板１３０６とによって、液晶層１３０８と共に封止されている。また第１の基板１３０１上のシール材１３０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成されたソース線駆動回路１３０３が実装されている。

なお、別途形成した駆動回路の接続方式は、特に限定されるものではなく、ＣＯＧ方式、ワイヤボンディング方式、或いはＴＡＢ方式などを用いることができる。図１０（Ａ１）は、ＣＯＧ方式によりソース線駆動回路１３０３を実装する例であり、図１０（Ａ２）は、ＴＡＢ方式によりソース線駆動回路１３０３を実装する例である。

また第１の基板１３０１上に設けられた画素部１３０２と、ゲート線駆動回路１３０４は、トランジスタを複数有しており、図１０（Ｂ）では、画素部１３０２に含まれるトランジスタ１３１０と、ゲート線駆動回路１３０４に含まれるトランジスタ１３１１とを例示している。トランジスタ１３１０、１３１１上には絶縁層１３２０が設けられている。

トランジスタ１３１０、１３１１は、酸化物半導体を半導体層に適用することができる。本実施の形態において、トランジスタ１３１０、１３１１はｎチャネル型トランジスタである。

また、液晶素子１３１３が有する画素電極層１３３０は、トランジスタ１３１０と接続されている。そして液晶素子１３１３の対向電極層１３３１は第２の基板１３０６上に形成されている。画素電極層１３３０と対向電極層１３３１と液晶層１３０８とが重なっている部分が、液晶素子１３１３に相当する。なお、画素電極層１３３０、対向電極層１３３１はそれぞれ配向膜として機能する絶縁層１３３２、１３３３が設けられ、絶縁層１３３２、１３３３を介して液晶層１３０８を挟持している。

なお、第１の基板１３０１、第２の基板１３０６としては、透光性基板を用いることができ、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。

また構造体１３３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層１３３０と対向電極層１３３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層１３３１は、トランジスタ１３１０と同一基板上に設けられる共通電位線と接続される。コモンコンタクト部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層１３３１と共通電位線とを接続することができる。なお、導電性粒子はシール材１３０５に含有させることができる。

なお液晶素子の表示モードとしては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。なお液晶表示装置は、各表示モードに従って、電極の構造等を適宜変更可能である。

また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転位する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層１３０８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。

なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。

また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとして機能する遮光膜を設けてもよい。

トランジスタ１３１０及びトランジスタ１３１１は、半導体層の他、ゲート絶縁層、ゲート電極層、及び配線層（ソース配線層や容量配線層など）で構成される。

また、トランジスタ１３１０及びトランジスタ１３１１上には、絶縁層１３２０が形成されている。絶縁層１３２０は、一例としてスパッタ法により窒化珪素膜を形成する。

画素電極層１３３０、対向電極層１３３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウムスズ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性の導電性材料を用いることができる。

導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、またはアニリン、ピロール及びチオフェンの２種以上の共重合体またはその誘導体などがあげられる。

また別途形成されたソース線駆動回路１３０３と、ゲート線駆動回路１３０４または画素部１３０２に与えられる各種信号及び電位は、ＦＰＣ１３１８から供給されている。

接続端子電極１３１５が、液晶素子１３１３が有する画素電極層１３３０と同じ導電膜から形成され、端子電極１３１６は、トランジスタ１３１０、１３１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。

接続端子電極１３１５は、ＦＰＣ１３１８が有する端子と、異方性導電膜１３１９を介して電気的に接続されている。

また図１０においては、ソース線駆動回路１３０３を別途形成し、第１の基板１３０１に実装している例を示しているがこの構成に限定されない。ゲート線駆動回路を別途形成して実装しても良いし、ソース線駆動回路の一部またはゲート線駆動回路の一部のみを別途形成して実装しても良い。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態３）
本実施の形態では、上記実施の形態で説明した液晶表示装置を用いて作製される電子機器の具体例について、図１１を用いて説明する。

本発明を適用可能な電子機器の一例として、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音楽再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体例を図１１に示す。

図１１（Ａ）は、表示部を有する携帯情報端末１４００を示している。携帯情報端末１４００は、筐体１４０１に表示部１４０２及び操作ボタン１４０３が組み込まれている。本発明の一態様の液晶表示装置は、表示部１４０２に用いることができる。

図１１（Ｂ）は、携帯電話機１４１０を示している。携帯電話機１４１０は、筐体１４１１に表示部１４１２、操作ボタン１４１３、スピーカー１４１４、及びマイク１４１５が組み込まれている。本発明の一態様の液晶表示装置は、表示部１４１２に用いることができる。

図１１（Ｃ）は、音楽再生装置１４２０を示している。音楽再生装置１４２０は、筐体１４２１に表示部１４２２、操作ボタン１４２３、アンテナ１４２４が組み込まれている。またアンテナ１４２４からは、無線信号により情報を送受信することができる。本発明の一態様の液晶表示装置は、表示部１４２２に用いることができる。

表示部１４０２、表示部１４１２及び表示部１４２２は、タッチ入力機能を有しており、表示部１４０２、表示部１４１２及び表示部１４２２に表示された表示ボタン（図示せず）を指などで触れることで、画面操作や、情報を入力することができる。

先の実施の形態に示した液晶表示装置を表示部１４０２、表示部１４１２及び表示部１４２２に用いることで、従来に比べて高開口率化及び高精細化が図られ、且つ表示画質の低下が抑制された表示部１４０２、表示部１４１２及び表示部１４２２とすることができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

ＧＬ＿ｍ ゲート線
ＧＬ＿ｉ ゲート線
ＧＬ＿１ ゲート線
ＳＬ＿ｎ ソース線
ＳＬ＿ｉ ソース線
ＳＬ＿ｊ ソース線
ＳＬ＿１ ソース線
Ｖ＿１ ビデオ電圧
Ｖ＿ｋ ビデオ電圧
ＧＬ 電圧レベル
ＳＬ 電圧レベル
Ｖｐｉｘ 電圧レベル
Ｃｏｍｐ＿ｄａｔａ 比較データ信号
ＯＶＥＲ＿Ｖ＿ｋ オーバードライブ電圧
ＯＶＥＲ＿Ｖ＿ｋ＋１ オーバードライブ電圧
ＳＬ＿ｊ＋１ ソース線
ｄａｔａ データ信号
ｄａｔａ＿ｋ データ信号
ｄａｔａ＿ｋ＋１ データ信号
Ｖ＿ｋ＋１ ビデオ電圧
ＡＤｖ＿ｋ ルックアップテーブルアドレス
ＡＤｖ＿ｋ＋１ ルックアップテーブルアドレス
ａｖｅ＿ｋ 電圧レベル
ａｖｅ＿ｋ＋１ 電圧レベル
ｐｉｘ 画素部
１００ 信号生成部
１０１ オーバードライブ電圧生成部
１０２ 電源回路
１０３ タイミングコントローラー
１１０ 表示部
１１１ 画素部
１１２ ゲート線駆動回路
１１３ ソース線駆動回路
１１４ 画素
１２０ ＦＰＣ
１３０ ビデオ電圧比較回路
１３１ 選択回路
１３２ 記憶回路
１３３ 記憶回路
１３４ 演算回路
１３５ 比較回路
１３６ 選択回路
１４０ オーバードライブ電圧切り替え回路
１４１ ルックアップテーブルアドレス生成回路
１４２ 選択回路
１４３ ルックアップテーブル
１４４ ルックアップテーブル
１４５ オーバードライブ電圧演算回路
３００ 基板
３０１Ａ 導電層
３０１Ｂ 導電層
３０２ 絶縁層
３０３ 半導体層
３０４Ａ 導電層
３０４Ｂ 導電層
３０５ 絶縁層
３０６ 開口
３０７ 導電層
３０８ 開口部
３１１ トランジスタ
３１２ 容量素子
６００ 画素
６０１ トランジスタ
６０２ 容量素子
６０３ 液晶素子
６０４ 容量素子
６０５ 容量素子
１３０１ 基板
１３０２ 画素部
１３０３ ソース線駆動回路
１３０４ ゲート線駆動回路
１３０５ シール材
１３０６ 基板
１３０８ 液晶層
１３１０ トランジスタ
１３１１ トランジスタ
１３１３ 液晶素子
１３１５ 接続端子電極
１３１６ 端子電極
１３１８ ＦＰＣ
１３１９ 異方性導電膜
１３２０ 絶縁層
１３３０ 画素電極層
１３３１ 対向電極層
１３３２ 絶縁層
１３３３ 絶縁層
１３３５ 構造体
１４００ 携帯情報端末
１４０１ 筐体
１４０２ 表示部
１４０３ 操作ボタン
１４１０ 携帯電話機
１４１１ 筐体
１４１２ 表示部
１４１３ 操作ボタン
１４１４ スピーカー
１４１５ マイク
１４２０ 音楽再生装置
１４２１ 筐体
１４２２ 表示部
１４２３ 操作ボタン
１４２４ アンテナ

Claims (8)

1. ｍ行ｎ列（ｍ、ｎは共に３以上の自然数）の画素を有する画素部と、
   ビデオ電圧よりも大きいオーバードライブ電圧を生成し、ゲート選択期間において前記オーバードライブ電圧及び前記ビデオ電圧を前記画素が有する画素電極に与えるオーバードライブ電圧生成部と、を有し、
   前記オーバードライブ電圧生成部は、第ｋ（ｋは自然数）フレーム期間の（ｘ＋１）（ｘは１より大きくｍより小さい自然数）乃至ｍ行の画素の画素電極に与えられる第１のビデオ電圧の平均値と、第（ｋ＋１）フレーム期間の１乃至ｘ行の画素の画素電極に与えられる第２のビデオ電圧の平均値との比較を、行毎に行うビデオ電圧比較回路と、
   前記ビデオ電圧比較回路で比較して得られる差分がしきい値以上の場合、前記第（ｋ＋１）フレーム期間での前記オーバードライブ電圧を第１のオーバードライブ電圧に切り替え、前記ビデオ電圧比較回路で比較して得られる差分がしきい値より小さい場合、前記第（ｋ＋１）フレーム期間での前記オーバードライブ電圧を前記第１のオーバードライブ電圧より小さい第２のオーバードライブ電圧に切り替えて出力するオーバードライブ電圧切り替え回路と、を有する液晶表示装置。
2. 請求項１において、
   前記画素部のトランジスタが有する半導体層は、酸化物半導体層である液晶表示装置。
3. 請求項１または請求項２において、
   前記画素部の容量素子の静電容量は、３０ｆＦ以下である液晶表示装置。
4. ゲート選択期間において、ビデオ電圧よりも大きいオーバードライブ電圧を画素が有する画素電極に与えた後に、前記ビデオ電圧を該画素電極に与えるオーバードライブ駆動をする、ｍ行ｎ列（ｍ、ｎは共に３以上の自然数）の画素を有する液晶表示装置の駆動方法において、
   第ｋ（ｋは自然数）フレーム期間の（ｘ＋１）（ｘは１より大きくｍより小さい自然数）乃至ｍ行の画素の画素電極に与えられる第１のビデオ電圧の平均値と、第（ｋ＋１）フレーム期間の１乃至ｘ行の画素の画素電極に与えられる第２のビデオ電圧の平均値と、を行毎に比較し、
   前記比較により得られる差分がしきい値以上の場合、前記第（ｋ＋１）フレーム期間では、第１のオーバードライブ電圧によるオーバードライブ駆動を行い、前記比較により得られる差分がしきい値より小さい場合、前記第１のオーバードライブ電圧よりも小さい第２のオーバードライブ電圧によるオーバードライブ駆動を行う液晶表示装置の駆動方法。
5. 請求項４において、
   第ｋフレームと第（ｋ＋１）フレームは、フレーム反転駆動を行う液晶表示装置の駆動方法。
6. 請求項４において、
   第ｋフレームと第（ｋ＋１）フレームは、ソース線反転駆動を行う液晶表示装置の駆動方法。
7. 請求項１において、
   前記しきい値は、前記第１のビデオ電圧及び前記第２のビデオ電圧において階調の最大値とするビデオ電圧の１／２の電圧値である液晶表示装置。
8. 請求項４において、
   前記しきい値は、前記第１のビデオ電圧及び前記第２のビデオ電圧において階調の最大値とするビデオ電圧の１／２の電圧値である液晶表示装置の駆動方法。

Images