TWI488161B - 半導體裝置的驅動方法 - Google Patents

半導體裝置的驅動方法 Download PDF

Info

Publication number
TWI488161B
TWI488161B TW099105663A TW99105663A TWI488161B TW I488161 B TWI488161 B TW I488161B TW 099105663 A TW099105663 A TW 099105663A TW 99105663 A TW99105663 A TW 99105663A TW I488161 B TWI488161 B TW I488161B
Authority
TW
Taiwan
Prior art keywords
transistor
switch
period
wiring
terminal
Prior art date
Application number
TW099105663A
Other languages
English (en)
Other versions
TW201115538A (en
Inventor
Hajime Kimura
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201115538A publication Critical patent/TW201115538A/zh
Application granted granted Critical
Publication of TWI488161B publication Critical patent/TWI488161B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體裝置的驅動方法
本發明係關於一種半導體裝置、顯示裝置或發光裝置、或者它們的驅動方法。
近年來，液晶顯示器(LCD)等平面顯示器逐漸廣泛地普遍。然而，LCD有小視角、小色度範圍及低回應速度等各種缺點。因此，作為克服這些缺點的顯示器，正在對有機EL(也稱為電致發光、有機發光二極體、OLED等)顯示器積極進行硏究開發(專利文獻1)。
然而，有機EL顯示器具有用來控制流過有機EL元件的電流的電晶體的電流特性根據每個像素而不均勻的問題。若流過有機EL元件的電流(即，流過電晶體的電流)不均勻，則有機EL元件的亮度也不均勻，這導致顯示畫面不均勻。因此，正在硏討校正電晶體的臨界值電壓不均勻的方法(專利文獻2至6)。
但是，即使校正電晶體的臨界值電壓不均勻，在電晶體的遷移率不均勻時流過有機EL元件的電流也不均勻，從而發生圖像不均勻。因此，正在硏討除了校正電晶體的臨界值電壓不均勻以外還校正遷移率不均勻的方法(專利文獻7至8)。
專利文獻1：日本特開2003-216110號公報
專利文獻2：日本特開2003-202833號公報
專利文獻3：日本特開2005-31630號公報
專利文獻4：日本特開2005-345722號公報
專利文獻5：日本特開2007-148129號公報
專利文獻6：國際公開第2006/060902號公報
專利文獻7：日本特開2007-148128號公報(第98段落)
專利文獻8：日本特開2007-310311號公報(第26段落)
在專利文獻7至8所公開的技術中，一邊將影像信號(視頻信號)輸入像素中，一邊校正電晶體的遷移率不均勻。因此，產生問題。
例如，由於一邊輸入影像信號，一邊校正遷移率不均勻，所以在這期間內不能將影像信號輸入其他像素中。通常，如果決定了像素數、幀頻率或畫面尺寸等，則將影像信號輸入各像素中的期間(所謂的一個閘極選擇期間或一個水平期間)的最大值也被決定。因此，藉由在一個閘極選擇期間內增加校正遷移率不均勻的期間，從而減少其他處理(輸入影像信號或者獲得臨界值電壓等)的期間。因而，在像素中，需要在一個閘極選擇期間內進行各種處理。其結果，處理期間不足，不能進行準確的處理，或者，由於不能充分確保校正遷移率不均勻的期間所以不能充分校正遷移率。
再者，若像素數或幀頻率變高，或者畫面尺寸變大，則每個像素的一個閘極選擇期間進一步縮短。因此，不能充分確保用來對像素輸入影像信號的時間、用來對遷移率不均勻進行校正的時間等。
或者，在一邊輸入影像信號，一邊校正遷移率不均勻的情況下，在校正遷移率不均勻時容易受到影像信號的波形失真的影響。因此，校正遷移率的程度根據影像信號的波形失真的大小而不均勻，不能進行準確的校正。
或者，在一邊將影像信號輸入像素中，一邊校正遷移率不均勻的情況下，在很多情況下難以進行點順序驅動。在點順序驅動中，當將影像信號輸入某一行像素中時，將影像信號依次輸入每個像素中，而不是將影像信號同時輸入該行的所有像素中。因此，輸入影像信號的期間的長短根據每個像素而不同。從而，在一邊輸入影像信號，一邊校正遷移率不均勻的情況下，校正遷移率不均勻的期間根據每個像素而不同，所以校正量也根據每個像素而不同，這導致不能正常校正。因此，在一邊輸入影像信號，一邊校正遷移率不均勻的情況下，需要進行將信號同時輸入其行的所有像素中的線順序驅動，而不是進行點順序驅動。
再者，與進行點順序驅動的情況相比，在進行線順序驅動的情況下，源極信號線驅動電路(也稱為視頻信號線驅動電路、源極驅動器或資料驅動器)的結構複雜。例如，在很多情況下，當進行線順序驅動時的源極信號線驅動電路需要DA轉換器、類比緩衝器、鎖存器電路等電路。但是，類比緩衝器在很多情況下由運算放大器、源極電極跟隨電路等構成，並且容易受到電晶體的電流特性不均勻的影響。從而，在使用TFT(薄膜電晶體)構成電路的情況下，需要有對電晶體的電流特性不均勻進行校正的電路，導致電路規模變大，或者功耗變大。因此，在使用TFT作為像素部分的電晶體的情況下，有可能難以在同一個基板上形成像素部分和信號線驅動電路。因而，需要使用與像素部分不同的方法形成信號線驅動電路，所以有可能導致成本增高。再者，需要使用COG(chip on glass：玻璃上晶片)或TAB(tape automated bonding：帶式自動接合)等來連接像素部分和信號線驅動電路，導致發生接觸不良等，或降低可靠性。
於是，本發明的一個實施例的目的在於減少電晶體的臨界值電壓不均勻的影響。或者，本發明的一個實施例的目的在於減少電晶體的遷移率不均勻的影響。或者，本發明的一個實施例的目的在於減少電晶體的電流特性不均勻的影響。或者，本發明的一個實施例的目的在於確保長的影像信號輸入期間。或者，本發明的一個實施例的目的在於確保長的用來減少臨界值電壓不均勻的影響的校正期間。或者，本發明的一個實施例的目的在於確保長的用來減少遷移率不均勻的影響的校正期間。或者，本發明的一個實施例的目的在於不容易受到影像信號的波形失真的影響。或者，本發明的一個實施例的目的在於除了可以使用線順序驅動以外，還可以使用點順序驅動。或者，本發明的一個實施例的目的在於將像素和驅動電路形成在同一個基板上。或者，本發明的一個實施例的目的在於降低功耗。或者，本發明的一個實施例的目的在於降低製造成本。或者，本發明的一個實施例的目的在於降低引起佈線的連接部分的接觸不良的可能性。此外，這些目的的記載不妨礙其他目的的存在。此外，本發明的一個實施例不需要解決所有的上述目的。
本發明的一個實施例是半導體裝置的驅動方法，該半導體裝置包括：具有n通道型的導電性的電晶體；用來控制電晶體的閘極和電晶體的第一端子之間的導通狀態的開關；電連接到電晶體的閘極和電晶體的第二端子之間的電容器；以及顯示元件，其中，所述驅動方法包括：將與電晶體的臨界值電壓相應的電壓及影像信號電壓之和保持在電容器中的第一期間；藉由使開關成為導通狀態，使相應於影像信號電壓及臨界值電壓之和而保持在電容器中的電荷經由電晶體放電的第二期間；以及在第二期間後經由電晶體將電流供應到顯示元件的第三期間。
本發明的一個實施例是半導體裝置的驅動方法，該半導體裝置包括：具有n通道型的導電性的電晶體；用來控制電晶體的閘極和電晶體的第一端子之間的導通狀態的開關；電連接到電晶體的閘極和電晶體的第二端子之間的電容器；以及顯示元件，其中，所述驅動方法包括：將與電晶體的臨界值電壓相應的電壓保持在電容器中的第一期間；將與電晶體的臨界值電壓相應的電壓及影像信號電壓之和保持在電容器中的第二期間；藉由使開關成為導通狀態，使相應於影像信號電壓及臨界值電壓之和而保持在電容器中的電荷經由電晶體放電的第三期間；以及在第三期間後經由電晶體將電流供應到顯示元件的第四期間。
本發明的一個實施例是半導體裝置的驅動方法，該半導體裝置包括：具有n通道型的導電性的電晶體；用來控制電晶體的閘極和電晶體的第一端子之間的導電狀態的開關；電連接到電晶體的閘極和電晶體的第二端子之間的電容器；以及顯示元件，其中，所述驅動方法包括：用來使保持在電容器中的電壓初始化的第一期間；將與電晶體的臨界值電壓相應的電壓保持在電容器中的第二期間；將與電晶體的臨界值電壓相應的電壓及影像信號電壓之和保持在電容器中的第三期間；藉由使開關成為導通狀態，使相應於影像信號電壓及臨界值電壓之和而保持在電容器中的電荷經由電晶體放電的第四期間；以及在第四期間後經由電晶體將電流供應到顯示元件的第五期間。
另外，可以使用各種方式的開關，例如有電開關或機械開關等。換言之，開關只要可以控制電流的流動就可以，而不局限於特定的開關。例如，作為開關，可以使用電晶體(例如，雙極電晶體、MOS電晶體等)、二極體(例如，PN二極體、PIN二極體、肖特基二極體、MIM(Metal Insulator Metal：金屬-絕緣體-金屬)二極體、MIS(Metal Insulator Semiconductor：金屬-絕緣體-半導體)二極體、二極體連接的電晶體等)等。或者，可以使用組合了它們的邏輯電路作為開關。
作為機械開關的例子，有如數位微鏡裝置(DMD)的利用MEMS(微電子機械系統)技術的開關。該開關具有以機械方式可動的電極，並且藉由使該電極移動來控制導通和不導通從而工作。
另外，也可以藉由使用N通道型電晶體和P通道型電晶體雙方來形成CMOS型開關，並且將該CMOS型開關用作開關。
此外，明確地記載“A和B連接”的情況包括如下情況：A和B電連接；A和B以功能方式連接；以及A和B直接連接。在此，以A和B為物件物(例如，裝置、元件、電路、佈線、電極、端子、導電膜、層等)。因此，還包括附圖或文章所示的連接關係以外的連接關係，而不局限於預定的連接關係例如附圖或文章所示的連接關係。
例如，在A和B電連接的情況下，也可以在A和B之間連接有一個以上的能夠電連接A和B的元件(例如開關、電晶體、電容器、電感器、電阻元件、二極體等)。或者，在A和B以功能方式連接的情況下，也可以在A和B之間連接有一個以上的能夠以功能方式連接A和B的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、伽馬校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極電極跟隨電路、緩衝電路等)、信號產生電路、儲存電路、控制電路等)。例如，在從A中輸出的信號被傳達到B的情況下，即使在A和B之間夾有別的電路，也可以說A和B以功能方式連接。
此外，當明確地記載“A和B電連接”時，包括如下情況：A和B電連接(就是說，A和B連接並在之間夾有其他元件或其他電路)；A和B以功能方式連接(就是說，A和B以功能方式連接並在之間夾有其他電路)；以及A和B直接連接(就是說，A和B連接而之間不夾有其他元件或其他電路)。就是說，明確地記載“電連接”的情況與只明確地記載“連接”的情況相同。
此外，顯示元件、作為具有顯示元件的裝置的顯示裝置、發光元件、以及作為具有發光元件的裝置的發光裝置可以採用各種方式、各種元件。例如，顯示元件、顯示裝置、發光元件或發光裝置可以使用對比度、亮度、反射率、透過率等因電磁作用而變化的顯示介質如EL(電致發光)元件(包含有機物及無機物的EL元件、有機EL元件、無機EL元件)、LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流而發光的電晶體)、電子發射元件、液晶元件、電子墨水、電泳元件、光柵閥(GLV)、電漿顯示器面板(PDP)、數位微鏡裝置(DMD)、壓電陶瓷顯示器、碳奈米管等。此外，作為使用EL元件的顯示裝置，可以舉出EL顯示器，作為使用電子發射元件的顯示裝置，可以舉出場致發光顯示器(FED)或SED方式平面型顯示器(SED(表面傳導電子發射顯示器))等，作為使用液晶元件的顯示裝置，可以舉出液晶顯示器(透過型液晶顯示器、半透過型液晶顯示器、反射型液晶顯示器、直觀型(direct-view)液晶顯示器、投射型液晶顯示器)，並且作為使用電子墨水或電泳元件的顯示裝置，可以舉出電子紙。
另外，液晶元件是由一對電極及液晶構成並且利用液晶的光學調制作用來控制光的透過或不透過的元件。另外，液晶的光學調制作用由施加到液晶的電場(包括橫向電場、縱向電場或傾斜方向電場)控制。另外，作為液晶元件，可以舉出向列液晶、膽甾相(cholesteric)液晶、近晶相液晶、盤狀液晶、熱致液晶、溶致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC)、鐵電液晶、反鐵電液晶、主鏈型液晶、側鏈型高分子液晶、電漿定址液晶(PALC)、香蕉型液晶等。另外，作為液晶的驅動方式，可以使用TN(Twisted Nematic：扭轉向列)模式、STN(Super Twisted Nematic：超扭轉向列)模式、IPS(In-Plane-Switching：平面內切換)模式、FFS(Fringe Field Switching：邊緣場切換)模式、MVA(Multi-domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直取向構型)模式、ASV(Advanced Super View：流動超視覺)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微胞)模式、OCB(Optically Compensated Birefringence：光學補償彎曲)模式、ECB(Electrically Controlled Birefringence：電控雙折射)模式、FLC(Ferroelectric Liquid Crystal；鐵電性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電性液晶)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散液晶)模式、賓主模式(guest-host mode)、藍相(Blue Phase)模式等。但是，不局限於此，作為液晶元件及其驅動方式，可以使用各種液晶元件及其驅動方式。
此外，作為電晶體，可以使用各種方式的電晶體。因此，對所使用的電晶體的種類沒有限制。例如，可以使用具有以非晶矽、多晶矽、微晶(也稱為微晶體、奈米晶體、半非晶)矽等為代表的非單晶半導體膜的薄膜電晶體(TFT)等。
此外，當製造多晶矽時，藉由使用催化劑(鎳等)，進一步提高結晶性，而可以製造電特性良好的電晶體。另外，當製造微晶矽時，藉由使用催化劑(鎳等)，進一步提高結晶性，而可以製造電特性良好的電晶體。但是，可以不使用催化劑(鎳等)而製造多晶矽或微晶矽。
另外，較佳的，在整個面板中將矽的結晶性提高到多晶或微晶等，但不局限於此。也可以在面板的一部分區域中提高矽的結晶性。
或者，可以藉由使用半導體基板、SOI基板等來形成電晶體。
或者，可以使用具有ZnO、a-InGaZnO、SiGe、GaAs、IZO、ITO、SnO、TiO、AlZnSnO(AZTO)等的化合物半導體或氧化物半導體的電晶體、進一步對這些化合物半導體或氧化物半導體進行了薄膜化的薄膜電晶體等。此外，這些化合物半導體或氧化物半導體不僅可以用於電晶體的通道部分，而且還可以用於其他用途。例如，這些化合物半導體或氧化物半導體可以用作電阻元件、像素電極、具有透光性的電極。再者，它們可以與電晶體同時成膜或形成，從而可以降低成本。
或者，可以使用藉由噴墨法或印刷法來形成的電晶體等。
或者，也可以使用具有有機半導體或碳奈米管的電晶體等。由此，可以在能夠彎曲的基板上形成電晶體。使用了這種基板的半導體裝置對衝擊的耐受性高。
再者，可以採用各種結構的電晶體。例如，可以使用MOS型電晶體、接面型電晶體、雙極電晶體等作為電晶體。
此外，也可以在一個基板上形成MOS型電晶體、雙極電晶體等。
此外，可以使用各種電晶體。
此外，電晶體可以藉由使用各種基板來形成。基板的種類不局限於特定的基板。作為該基板，例如可以使用單晶基板(例如，矽基板)、SOI基板、玻璃基板、石英基板、塑膠基板、金屬基板、不銹鋼‧鋼基板、具有不銹鋼‧鋼‧箔的基板、鎢基板、具有鎢‧箔的基板、撓性基板等。作為玻璃基板的一個例子，有鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等。作為撓性基板的一個例子，有以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)為代表的塑膠或丙烯酸樹脂等的具有撓性的合成樹脂等。此外，還有襯紙薄膜(聚丙烯、聚酯、乙烯基、聚氟化乙烯、氯乙烯等)、包含纖維狀材料的紙、基材薄膜(聚酯、聚醯胺、聚醯亞胺、無機蒸鍍薄膜、紙類等)。或者，也可以藉由使用某個基板來形成電晶體，然後將電晶體轉置到另外的基板，在另外的基板上配置電晶體。作為電晶體被轉置的基板，可以使用單晶基板、SOI基板、玻璃基板、石英基板、塑膠基板、紙基板、玻璃紙基板、石材基板(stone substrate)、木材基板(wood substrate)、布基板(cloth substrate)(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨酯、聚酯)或者再生纖維(醋酸鹽(acetate)、銅銨(cupra)、人造絲(rayon)、再生聚酯)等)、皮革基板、橡皮基板、不銹鋼‧鋼基板、具有不銹鋼‧鋼‧箔的基板等。或者，也可以使用人等動物的皮膚(表皮、真皮)或者皮下組織作為基板。或者，也可以藉由使用某種基板來形成電晶體，並且對該基板進行拋光，以使其變薄。作為受到拋光的基板，可以使用單晶基板、SOI基板、玻璃基板、石英基板、塑膠基板、不銹鋼‧鋼基板、具有不銹鋼‧鋼‧箔的基板等。藉由使用這些基板，可以謀求實現特性良好的電晶體的形成、功耗低的電晶體的形成、不容易變壞的裝置的製造、耐熱性的給予、輕量化、或者薄型化。
此外，作為電晶體的結構，可以採用各種方式，而不局限於特定的結構。例如，可以應用具有兩個以上的閘極電極的多閘極結構。
作為另外的例子，可以應用在通道上下配置有閘極電極的結構。此外，藉由採用在通道上下配置有閘極電極的結構，實現像多個電晶體並聯地連接那樣的結構。
也可以應用閘極電極配置在通道區之上的結構、閘極電極配置在通道區之下的結構、正交錯結構、反交錯結構、將通道區分割成多個區域的結構、通道區並聯地連接的結構、或者通道區串聯地連接的結構。另外，還可以應用通道區(或其一部分)與源極電極或汲極電極重疊的結構。
此外，作為電晶體，可以採用各種各樣的類型，並可以使用各種基板形成。因此，也可以將實現預定功能所需的所有電路形成在同一基板上。例如，也可以藉由使用各種基板如玻璃基板、塑膠基板、單晶基板或SOI基板等，來形成實現預定功能所需的所有電路。或者，也可以在某各個基板上形成有實現預定功能所需的電路的一部分，並且在另外的基板上形成有實現預定功能所需的電路的另一部分。就是說，也可以不是使用同一個基板來形成實現預定功能所需的所有電路。例如，也可以將實現預定功能所需的電路的一部分利用電晶體而形成在玻璃基板上，並將實現預定功能所需的電路的另一部分形成在單晶基板上，並且藉由COG(chip on glass：玻璃上晶片)將由利用單晶基板來形成的電晶體構成的IC晶片連接到玻璃基板，從而將該IC晶片配置在玻璃基板上。或者，也可以藉由使用TAB(Tape Automated Bonding；帶式自動接合)或印刷電路板將該IC晶片連接到玻璃基板。
此外，電晶體是指包含閘極電極、汲極電極以及源極電極的至少具有三個端子的元件，它在汲區和源區之間具有通道區，並且可以使電流藉由汲區、通道區以及源區流動。這裏，源極電極和汲極電極根據電晶體的結構或工作條件等而改變，因此不容易說哪個是源極電極或汲極電極。因此，有時將用作源極電極及汲極電極的區域不稱為源極電極或汲極電極。在此情況下，作為一個例子，有時將它們分別記為第一端子和第二端子。或者，有時將它們分別記為第一電極和第二電極。或者，有時將它們分別記為第一區域和第二區域。
此外，電晶體也可以是包含基極、射極和集極的至少具有三個端子的元件。在此情況下，也同樣地有時將射極和集極分別記為第一端子、第二端子等。
此外，明確地記載“B形成在A之上”或“B形成在A上”的情況不局限於B直接接觸地形成在A之上的情況。還包括不直接接觸的情況，即包括在A和B之間夾有另外的物件物的情況。這裏，A和B為物件物(如裝置、元件、電路、佈線、電極、端子、導電膜、層等)。
因此，例如，明確地記載“層B形成在層A之上(或層A上)”的情況包括如下兩種情況：層B直接接觸地形成在層A之上的情況；以及其他層(例如層C或層D等)直接接觸地形成在層A之上，並在其上直接接觸地形成層B。此外，其他層(例如層C或層D等)可以是單層或疊層。
再者，明確地記載“B形成在A的上方”的情況也是同樣的，不局限於B直接接觸地形成在A之上的情況，還包括在A和B之間夾有另外的物件物的情況。因此，例如，“層B形成在層A的上方”包括如下兩種情況：層B直接接觸地形成在層A之上；以及其他層(例如層C或層D等)直接接觸地形成在層A之上，並在其上直接接觸地形成層B。此外，其他層(例如層C或層D等)可以是單層或疊層。
另外，在明確地記載“B形成在A之上、B形成在A上、或者B形成在A的上方”的情況下，還包括B形成在傾斜上/上方的情況。
此外，“B形成在A之下、或者B形成在A的下方”的情況也是同樣的。
此外，明確地記載為單數的較佳為單數。但是，不局限於此，也可以為複數。與此同樣，明確地記載為複數的較佳為複數。但是，不局限於此，也可以為單數。
此外，在附圖中，有時為了清楚起見而誇大尺寸、層的厚度或區域。因此，並不一定局限於該尺度。
再者，附圖是以示意的方式示出了理想的例子，並不局限於附圖所示的形狀或數值等。例如，可以包括：製造技術所致的形狀不均勻；誤差所致的形狀不均勻；噪音所致的信號、電壓或電流的不均勻；或者定時偏差所致的信號、電壓或電流的不均勻等。
此外，專業用語在很多情況下被用來描述特定的實施例方式、或者實施例等。但是，發明的一個實施例不應該以受到專業用語的限定的方式被解釋。
此外，沒有定義的用語(包括專業用語、學術用語等科技用語)可以表示與本領域技術人員所理解的一般意思相同的意思。由詞典等定義的用語較佳被解釋為不與有關技術的背景產生矛盾的意思。
此外，第一、第二、第三等的詞句用來與其他東西區別地描述各種因素、構件、區域、層、地區。因此，第一、第二、第三等的詞句不限定因素、構件、區域、層、地區等個數。再者，例如，可以使用“第二”或“第三”等來置換“第一”。
此外，“上”、“上方”、“下”、“下方”、“橫”、“右”、“左”、“斜”、“裏邊”、“前邊”、“內”、“外”或者“中”等表示空間配置的詞句在很多情況下用於根據附圖簡單地示出某個因素或特徵和其他因素或特徵的關聯。但是，不局限於此，這些表示空間配置的詞句除了附圖所描述的方向以外還可以包括其他方向。例如，明確地記載“在A之上B”的情況不局限于B存在於A之上的情況。附圖中的裝置可以反轉或者轉動180°，所以還可以包括B存在於A之下的情況。如此，“上”這詞句除了“上”這方向以外還可以包括‘下”這方向。但是，不局限於此，附圖中的裝置可以向各種方向轉動，所以“上”這詞句除了“上”及“下”這些方向以外還可以包括“橫”、“右”、“左”、“斜”、“裏邊”、“前邊，，、“內”、“外”或者“中”等其他方向。就是說，可以根據狀況而適當地進行解釋。
本發明的一個實施例可以減少電晶體的臨界值電壓不均勻的影響。或者，本發明的一個實施例可以減少電晶體的遷移率不均勻的影響。或者，本發明的一個實施例可以減少電晶體的電流特性不均勻的影響。或者，本發明的一個實施例可以確保長的影像信號輸入期間。或者，本發明的一個實施例可以確保長的用來減少臨界值電壓不均勻的影響的校正期間。或者，本發明的一個實施例可以確保長的用來減少遷移率不均勻的影響的校正期間。或者，本發明的一個實施例可以不容易受到影像信號的波形失真的影響。或者，本發明的一個實施例除了可以使用線順序驅動以外，還可以使用點順序驅動。或者，本發明的一個實施例可以將像素和驅動電路形成在同一個基板上。或者，本發明的一個實施例可以降低功耗。或者，本發明的一個實施例可以降低成本。或者，本發明的一個實施例可以減少佈線的連接部分的接觸不良。
下面，參照附圖說明本發明的實施例模式。但是，實施例模式可以藉由多種不同的模式來實施，本領域技術人員可以很容易地理解一個事實就是其方式及詳細內容可以不脫離本發明的宗旨及其範圍地被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在本實施例模式所記載的內容中。另外，在以下所說明的結構中，在不同的附圖之間使用同一附圖標記來表示同一部分，而省略同一部分或具有同樣功能的部分的詳細說明。
此外，在某一個實施例模式中所描述的內容(也可以是其一部分的內容)對在該實施例模式中所描述的其他內容(也可以是其一部分的內容)及/或在一個或多個其他實施例模式中所描述的內容(也可以是其一部分的內容)可以進行應用、組合或者置換等。
此外，在實施例模式中所描述的內容是指在各種實施例模式中利用各種附圖而描述的內容、或者利用說明書所記載的文章而說明的內容。
此外，藉由組合在某一個實施例模式中所描述的附圖(也可以是其一部分)和該附圖的其他部分、在該實施例模式中所描述的其他附圖(也可以是其一部分)及/或在一個或多個其他實施例模式中所描述的附圖(也可以是其一部分)，可以構成更多的附圖。
此外，可以在某一個實施例模式中所描述的附圖或者文章中，取出其一部分而構成發明的一個實施例。從而，在記載有說明某一部分的附圖或者文章的情況下，取出其一部分的附圖或者文章的內容也是作為發明的一個實施例而公開的內容，能夠構成發明的一個實施例。因此，例如，可以在記載有一個或多個主動元件(電晶體、二極體等)、佈線、被動元件(電容器、電阻元件等)、導電層、絕緣層、半導體層、有機材料、無機材料、部件、基板、模組、裝置、固體、液體、氣體、工作方法、製造方法等的附圖(截面圖、平面圖、電路圖、方塊圖、流程圖、製程圖、立體圖、立面圖、佈置圖、時序圖、結構圖、示意圖、曲線圖(graph)、表、光路圖、向量圖、狀態圖、波形圖、照片、化學式等)或者文章中，取出其一部分而構成發明的一個實施例。作為一個例子，可以從藉由具有N個(N是整數)電路元件(電晶體、電容器等)來構成的電路圖取出M個(M是整數，M<N)電路元件(電晶體、電容器等)，而構成發明的一個實施例。作為另一個例子，可以從藉由具有N個(N是整數)層來構成的截面圖取出M個(M是整數，M<N)層，而構成發明的一個實施例。作為另一個例子，可以從藉由具有N個(N是整數)因素來構成的流程圖取出M個(M是整數，M<N)因素，而構成發明的一個實施例。
實施例模式1
圖1A至1F示出在對電晶體的遷移率等電流特性不均勻進行校正的情況下的驅動方法、驅動定時以及此時的電路結構的一個例子。此外，在本實施例模式中，對電晶體的導電型為n通道型的例子進行說明。
圖1A示出對電晶體101的遷移率等電流特性不均勻進行校正的期間的電路結構。此外，圖1A所示的電路結構是用來將電晶體的閘極所保持的電荷進行放電，以校正電晶體101的遷移率等電流特性不均勻的電路結構，實際上，藉由控制被設置在佈線之間的多個開關的接通或斷開，來實現該電路結構的連接關係。此外，在附圖中，實線表示元件之間的導通狀態，而虛線表示元件之間的非導通狀態。
在圖1A中，電晶體101的源極電極和汲極電極中的一方(以下，稱為第一端子)與電容器102的第一端子(或者，也稱為第一電極)及電晶體101的閘極電極處於導通狀態。電晶體101的源極電極和汲極電極中的另一方(以下，稱為第二端子)與電容器102的第二端子(或者，也稱為第二電極)及電晶體101的閘極電極處於導通狀態。電容器102的第一端子(或者第一電極)與電晶體101的閘極電極及電晶體101的第一端子處於導通狀態。
顯示元件105的第一端子(或者第一電極)與電晶體101的第二端子及電容器102的第二端子處於非導通狀態。較佳的是，電晶體101的第二端子及電容器102的第二端子以外的端子、佈線或者電極與顯示元件105的第一端子(或者第一電極)處於非導通狀態。較佳的是，顯示元件105的第二端子(或者第二電極)與佈線106處於導通狀態。
此外，也可以實現如下狀態：顯示元件105的第一端子與電晶體101的第二端子不成為非導通狀態，取而代之，佈線106的電位變高且顯示元件105成為反偏壓狀態，由此，電流幾乎不流過顯示元件105。
佈線104與電晶體101的第一端子處於非導通狀態。再者，佈線104與電容器102的第一端子(或者第一電極)處於非導通狀態。此外，較佳的是，如圖1A所示，佈線104與電晶體101的第一端子和電容器102的第一端子(或者第一電極)以外的端子、佈線或者電極也處於非導通狀態。
此外，有時藉由佈線104對電晶體101或者電容器102供應影像信號或者預定電壓等。因此，佈線104有時被稱為源極信號線、影像信號線或者視頻信號線等。
此外，較佳的是，在成為圖1A所示的連接結構之前，即在校正電晶體101的遷移率等電流特性不均勻之前，電容器102保持與電晶體101的臨界值電壓相應的電壓。並且，較佳的是，將影像信號(視頻信號)藉由佈線104輸入到電容器102中。因此，電容器102較佳的保持與電晶體101的臨界值電壓相應的電壓及影像信號電壓之和的電壓。因此，較佳的是，在圖1A之前的狀態下，即在校正電晶體101的遷移率等電流特性不均勻之前，佈線104與電晶體101的汲極電極、源極電極、閘極電極、電容器102的第一端子、第二端子等中的至少一個處於導通狀態，而已進行影像信號的輸入工作。
另外，較佳的是，利用電容器102保持與電晶體101的臨界值電壓相應的電壓及影像信號電壓之和的電壓。電容器102也可以只保持影像信號電壓而不保持與電晶體101的臨界值電壓相應的電壓。
另外，在利用電容器102保持了電壓的情況下，有因開關噪音等而導致電壓稍微變動的可能性。但是，只要是不影響到實際工作的範圍，就可以容許或多或少的偏差。因此，例如有如下情況：當將與電晶體101的臨界值電壓相應的電壓及影像信號電壓之和的電壓輸入電容器102中時，實際上電容器102所保持的電壓和該輸入了的電壓不完全一致，即因噪音等影響而導致稍微不同。但是，只要是不影響到實際工作的範圍，就可以容許或多或少的偏差。
下面，圖1B示出藉由電晶體101對顯示元件105供應電流的期間的電路結構。此外，圖1B所示的電路結構是用來從電晶體101對顯示元件105供應電流的電路結構，實際上，藉由控制被設置在佈線之間的多個開關的接通或斷開，來實現該電路結構的連接關係。
電晶體101的第一端子與佈線103處於導通狀態。電晶體101的第二端子與顯示元件105的第一端子及電容器102的第二端子處於導通狀態。電晶體101的第一端子與電晶體101的閘極電極處於非導通狀態。電容器102的第一端子與電晶體101的閘極電極處於導通狀態。電容器102的第二端子與電晶體101的第二端子及顯示元件105的第一端子處於導通狀態。顯示元件105的第二端子與佈線106處於導通狀態。
佈線104與電晶體101的第一端子處於非導通狀態。再者，佈線104與電容器102的第一端子處於非導通狀態。此外，較佳的是，如圖1B所示，佈線104與電晶體101的第一端子及電容器102的第一端子以外的端子、佈線或者電極也處於非導通狀態。
就是說，在對電晶體101的遷移率等電流特性不均勻進行校正的期間(圖1A)轉移到藉由電晶體101對顯示元件105供應電流的期間(圖1B)時，至少電晶體101的第一端子與電晶體101的閘極的導通狀態及電晶體101的第二端子與顯示元件105的第一端子的導通狀態發生變化，但是不局限於此，也可以是其他部分的導通狀態發生變化。並且，較佳的是，以如上所述能夠控制導通狀態的方式配置開關、電晶體或者二極體等元件。並且，使用該元件來控制導通狀態，可以實現像實現圖1A和圖1B所示的連接狀況那樣的電路結構。因此，只要可以實現圖1A和圖1B所示的連接狀況，就可以自由地配置開關、電晶體或者二極體等元件，對其個數或者連接結構也沒有限制。
作為一個例子，如圖2A所示，將開關201的第一端子電連接到電晶體101的閘極及電容器102的第一端子，將開關201的第二端子電連接到電晶體101的第一端子。而且，將開關202的第一端子電連接到電晶體101的第二端子及電容器102的第二端子，將開關202的第二端子電連接到顯示元件105的第一端子。而且，將開關203的第一端子電連接到佈線103，將開關203的第二端子電連接到開關201的第二端子及電晶體101的第一端子。而且，將開關204的第一端子電連接到開關201的第一端子、電晶體101的閘極及電容器102的第一端子，將開關204的第二端子電連接到佈線104。像這樣，藉由配置四個開關，可以實現像實現圖1A和圖1B所示的連接狀況那樣的電路結構。
圖2B、圖2C及圖2D示出與圖2A不同的例子。圖2B示出如下結構：對圖2A還設置開關205，控制與佈線206的連接，以控制電晶體101的第二端子的電位。圖2C示出如下結構：對圖2A還設置開關207，控制與佈線208的連接，以控制電晶體101的閘極的電位。圖2D示出如下結構：對圖2B還設置開關207，控制與佈線208的連接，以控制電晶體101的閘極電位及電晶體101的第二端子的電位。並且，例如藉由改變佈線206或者佈線208的電位，可以實現與圖1A或圖1B同樣的工作。並且，在還需要開關、電晶體等的情況下，適當地進行配置。
此外，雖然記載有“A與B處於導通狀態”，但是在此情況下，可以在A和B之間連接有各種各樣的元件。例如，可以在A和B之間以串聯連接方式或並聯連接方式連接有電阻元件、電容器、電晶體、二極體等。與此同樣，雖然記載有“A與B處於非導通狀態”，但是在此情況下，可以在A和B之間連接有各種各樣的元件。只要A與B成為非導通就可以，所以，在其他部分中可以連接有各種各樣的元件。例如，可以以串聯連接方式或並聯連接方式連接有電阻元件、電容器、電晶體、二極體等元件。
下面，說明工作方法。這裏，雖然參照圖2A所示的電路進行說明，但是也可以將同樣的工作方法使用於除此以外的電路。
首先，如圖6A所示，進行初始化。這是將電晶體101的閘極電極或汲極電極(或源極電極)的電位設定為預定的電位的工作。由此，可以得到電晶體101導通的狀態。或者，對電容器102供應預定的電壓。因此，電容器102保持電荷。開關201、開關202、開關203處於導通狀態，成為接通(ON)。較佳的是，開關204處於非導通狀態，成為斷開(OFF)。但是，不局限於此。此外，較佳不使電流流過顯示元件105，因此較佳的處於能夠實現此的狀態。因此，較佳的是，開關201、開關202和開關203中的至少一個處於非導通狀態，而成為斷開(OFF)。
此外，在圖6A至6E中，虛線箭頭是為了容易得知電荷活動而可見化來表示的。但是，不局限於此，只要是像進行預定驅動那樣的電位關係等，就沒有問題。
接著，如圖6B所示，獲得電晶體101的臨界值電壓。開關201、開關203處於導通狀態，而成為接通(ON)。開關202、開關204較佳處於非導通狀態，而成為斷開(OFF)。此時，電容器102具有在圖6A的期間儲存的電荷，因此該電荷被放電。因此，電晶體101的閘極電極的電位從由在圖6A的期間所儲存的電荷所致的電位接近該電位加上電晶體101的臨界值電壓(正值)而得到的電位。就是說，電晶體101的閘極電極的電位接近高出與電晶體101的臨界值電壓的絕對值相應的量的電位。此時，電晶體101的閘極電極和源極電極之間的電壓接近電晶體101的臨界值電壓。藉由這些工作，可以在電容器102的兩端的電極之間獲得臨界值電壓。
此外，在這期間中對電容器102的電荷進行放電的情況下，即使該期間有差異也不會有大問題。這是因為如下緣故：在經過一定程度的時間後，幾乎完全地放電，因此即使期間的長短不同，對工作的影響也小。因此，這種工作可以利用點順序方式來驅動，而不利用線順序方式。因此，可以以簡單的結構實現驅動電路的結構。因此，在將圖2A所示的電路設為一個像素時，該像素被配置為矩陣狀的像素部和對像素部供應信號的驅動電路部雙方可以由同一種類的電晶體構成，或者可以形成在同一基板上。但是不局限於此，也可以採用線順序驅動或者將像素部和驅動電路部形成在不同的基板上。
接著，如圖6C所示，進行影像信號的輸入。開關202、開關204處於導通狀態，而成為接通(ON)。開關201、開關203較佳處於非導通狀態，而成為斷開(OFF)。並且，從佈線104供應影像信號。此時，電容器102具有在圖6B的期間儲存的電荷，因此對該電荷還進行儲存。因此，電晶體101的閘極的電位從由佈線104所供應的影像信號的電位接近該電位加上電晶體101的臨界值電壓(正值)而得到的電位。就是說，電晶體101的閘極的電位接近比從佈線104所供應的影像信號高出與電晶體101的臨界值電壓的絕對值相應的量的電位。根據圖6B和6C所示的工作，可以進行影像信號的輸入和臨界值電壓的獲得。
此外，如圖25A和25B所示，也可以採用將電容器2501配置為與顯示元件105電並聯的結構。就是說，如圖25A和25B所示，將電容器2501的第一端子連接到顯示元件105的第一端子，將電容器2501的第二端子連接到顯示元件105的第二端子。此外，圖25A是與圖1A同樣地表示在對電晶體101的遷移率等電流特性不均勻進行校正的期間中的各佈線及各元件之間的導通狀態、非導通狀態的圖，圖25B是與圖1B同樣地表示在藉由電晶體101對顯示元件105供應電流的期間中的各佈線及各元件之間的導通狀態、非導通狀態的圖。藉由採用圖25A和25B所示的電路結構，可以接近將臨界值電壓與影像信號電壓相加而得到的電壓。
接著，如圖6D所示，對電晶體101的遷移率等電流特性不均勻進行校正。這相當於圖1A等的期間。並且，開關201處於導通狀態，而成為接通(ON)。開關202、開關203、開關204較佳處於非導通狀態，而成為斷開(OFF)。藉由得到這種狀態，電容器102所儲存的電荷藉由電晶體101被放電。這樣，藉由電晶體101稍微放電，從而可以減少電晶體101的電流不均勻的影響。
接著，如圖6E所示，藉由電晶體101對顯示元件105供應電流。這相當於圖1B等的期間。並且，開關202、開關203處於導通狀態，而成為接通(ON)。開關201、開關204較佳處於非導通狀態，而成為斷開(OFF)。此時，電晶體101的閘極和源極電極之間的電壓是從和臨界值電壓相應的電壓與影像信號電壓之和的電壓減去和電晶體101的電流特性相應的電壓而得到的電壓。因此，可以減少電晶體101的電流特性不均勻的影響，可以對顯示元件105供應大小適當的電流。
如圖6A至6E所示，在對電晶體101的遷移率等電流特性不均勻進行校正的期間(圖1A)，減少電晶體101的遷移率等電流特性不均勻，所以在對顯示元件105供應電流的期間(圖1B)，對顯示元件105供應的電流的不均勻也減少。其結果，顯示元件105的顯示狀態的不均勻也減少，可以進行顯示品質高的顯示。
另外，較佳的在對電晶體101的遷移率等電流特性不均勻進行校正的期間(圖1A)結束之後立即出現對顯示元件105供應電流的期間(圖1B)。這是因為如下緣故：利用在對顯示元件105供應電流的期間(圖1B)獲得的電晶體101的閘極電位(電容器102所保持的電荷)，在對顯示元件105供應電流的期間(圖1B)進行處理。但是，不局限於在對電晶體101的遷移率等電流特性不均勻進行校正的期間(圖1A)結束之後立即出現對顯示元件105供應電流的期間(圖1B)。在對電晶體101的遷移率等電流特性不均勻進行校正的期間(圖1A)，電容器102的電荷量發生變化，並且在期間結束時決定的電容器102的電荷量在對顯示元件105供應電流的期間(圖1B)變化不大的情況等下，也可以在對電晶體101的遷移率等電流特性不均勻進行校正的期間(圖1A)和對顯示元件105供應電流的期間(圖1B)之間設置進行另外的處理的期間。
因此，較佳的是，在對電晶體101的遷移率等電流特性不均勻進行校正的期間結束的時刻保持在電容器102中的電荷量、與在對顯示元件105供應電流的期間開始的時刻保持在電容器102中的電荷量大致相同。但是，有時雙方的電荷量因噪音等影響而稍微不同。具體地說，雙方的電荷量的差較佳為10%以內，更佳為3%以內。在電荷量的差為3%以內的情況下，當用人眼來看反映出該差的顯示元件時視覺上無法看出該差，因此是更佳的。
於是，圖3A示出在對電晶體101的遷移率等電流特性不均勻進行校正的期間(圖1A)的電壓電流特性的變化狀態。在對電晶體101的遷移率等電流特性不均勻進行校正的期間(圖1A)，保持在電容器102中的電荷經由電晶體101的源極電極和汲極電極之間進行放電。其結果，保持在電容器102中的電荷量減少，保持在電容器102中的電壓也減少。因此，電晶體101的閘極電極和源極電極之間的電壓的絕對值也減少。由於保存在電容器102中的電荷經由電晶體101進行放電，所以電荷的放電量取決於電晶體101的電流特性。就是說，電晶體101的遷移率越高，越多的電荷被放電。或者，電晶體101的通道寬度W和通道長度L的比(W/L)越大，越多的電荷被放電。或者，電晶體101的閘極電極和源極電極之間的電壓的絕對值越大(即，保持在電容器102中的電壓的絕對值越大)，越多的電荷被放電。或者，電晶體101的源區、汲區中的寄生電阻越小，越多的電荷被放電。或者，電晶體101的LDD區域中的電阻越小，越多的電荷被放電。或者，與電晶體101電連接的接觸孔中的接觸電阻越小，越多的電荷被放電。
因此，在放電之前即進入對電晶體101的遷移率等電流特性不均勻進行校正的期間(圖1A)之前的期間中的電壓電流特性的曲線圖中，在對電晶體101的遷移率等電流特性不均勻進行校正的期間(圖1A)使保持在電容器102中的電荷的一部分被放電的結果，變化為傾斜小的曲線的曲線圖。並且，例如，電晶體101的遷移率越大，放電前和放電後的電壓電流特性的曲線圖的差異越大。因此，在電晶體101的遷移率高的情況(即，曲線圖的傾斜大的情況)下，在放電後傾斜的變化量變大，在電晶體101的遷移率低的情況(即，曲線圖的傾斜小的情況)下，在放電後傾斜的變化量變小。其結果，在放電後，電晶體101的遷移率高的情況和電晶體101的遷移率低的情況之間的電壓電流特性的曲線圖的差異變小，可以減少遷移率不均勻的影響。再者，電晶體101的閘極和源極電極之間的電壓的絕對值越大(即，保持在電容器102中的電壓的絕對值越大)，越多的電荷被放電，電晶體101的閘極和源極電極之間的電壓的絕對值越小(即，保持在電容器102中的電壓的絕對值越小)，被放電的電荷越少，因此可以更適當地降低遷移率的不均勻性。
此外，圖3A的曲線圖是在已減少了臨界值電壓不均勻的影響後的情況下的曲線圖。因此，如圖3B所示，在進入對電晶體101的遷移率不均勻進行校正的期間(圖1A)之前，減少臨界值電壓不均勻的影響。為了減少臨界值電壓的不均勻性，使電壓電流特性的曲線圖平行移動與臨界值電壓相應的量。就是說，作為電晶體的閘極電極和源極電極之間的電壓，供應影像信號電壓加臨界值電壓的總和電壓。其結果，減少臨界值電壓不均勻的影響。在減少臨界值電壓的不均勻性之後，如圖3A的曲線圖所示，藉由減少遷移率的不均勻性，可以大幅度地減少電晶體101的電流特性的不均勻性。
此外，作為能夠校正不均勻性的電晶體101的電流特性，除了電晶體101的遷移率以外，還可以舉出臨界值電壓、源極電極部分或者汲極電極部分中的寄生電阻、LDD區域中的電阻、電連接到電晶體101的接觸孔中的接觸電阻等。關於這些電流特性，由於也可以經由電晶體101使電荷被放電，因此與遷移率的情況同樣地，可以降低不均勻性。
因此，在放電之前即進入對電晶體101的遷移率等電流特性不均勻進行校正的期間(圖1A)之前的期間中，電容器102的電荷量比對電晶體101的遷移率等電流特性不均勻進行校正的期間(圖1A)的結束時刻的電容器102的電荷量多。這是因為如下緣故：在對電晶體101的遷移率等電流特性不均勻進行校正的期間(圖1A)，電容器102的電荷被放電，因此保持在電容器102中的電荷減少。
此外，較佳的是，在保持在電容器102中的電荷的一部分被放電之後立即停止放電。若使完全放電即放電到電流不流過為止，則導致幾乎沒有影像信號的資訊。因此，較佳的在完全放電之前停止放電。就是說，較佳的在電流流過電晶體101的期間停止放電。
因此，較佳的是，當將一個閘極選擇期間(或者一個水平期間、一個幀期間除以像素的行數而得到的數值等)和對電晶體101的遷移率等電流特性不均勻進行校正的期間(圖1A)的長短進行比較時，一個閘極選擇期間(或者一個水平期間、一個幀期間除以像素的行數而得到的數值等)更長。這是因為若放電期間比一個閘極選擇期間長，則有可能導致過分放電的緣故。但是，不局限於此。
或者，較佳的是，當將影像信號輸入像素中的期間和對電晶體101的遷移率等電流特性不均勻進行校正的期間(圖1A)的長短進行比較時，將影像信號輸入像素中的期間更長。這是因為若放電期間比將影像信號輸入像素中的期間長，則有可能導致過分放電的緣故。但是，不局限於此。
或者，較佳的是，當將獲得電晶體的臨界值電壓的期間和對電晶體101的遷移率等電流特性不均勻進行校正的期間(圖1A)的長短進行比較時，獲得電晶體的臨界值電壓的期間更長。這是因為若放電期間比獲得電晶體的臨界值電壓的期間長則有可能導致過分放電的緣故。但是，不局限於此。
另外，較佳的是，在對電晶體101的遷移率等電流特性不均勻進行校正的期間(圖1A)，將保持在電容器102中的電荷進行放電的期間的長短例如根據電晶體101的遷移率的不均勻量、電容器102的大小、電晶體101的W/L等而決定。
例如，考慮具有多個圖1A至1F和圖2A至2D所示的電路的情況。作為一個例子，具有用來顯示第一顏色的第一像素和用來顯示第二顏色的第二像素，關於各像素，作為相當於電晶體101的電晶體，第一像素具有電晶體101A，而第二像素具有電晶體101B。與此同樣，作為相當於電容器102的電容器，第一像素具有電容器102A，而第二像素具有電容器102B。
並且，在電晶體101A的W/L大於電晶體101B的W/L的情況下，電容器102A的電容值較佳比電容器102B的電容值大。這是因為如下緣故：與電晶體101B相比，電晶體101A放出更多的電荷，因此電容器102A的電壓變化也更大，於是為了調整這種情況，電容器102A的電容值較佳的更大。或者，在電晶體101A的通道寬度W大於電晶體101B的通道寬度W的情況下，電容器102A的電容值較佳比電容器102B的電容值大。或者，在電晶體101A的通道長度L小於電晶體101B的通道長度L的情況下，電容器102A的電容值較佳比電容器102B的電容值大。但是，不局限於此。
此外，可以另外還配置電容器，以控制保持在電容器102中的電荷的放電量。例如，如圖25A和25B所說明，也可以採用追加與顯示元件105電並聯連接的電容器2501的結構。或者，也可以採用在電晶體101的第一端子和第二端子之間電氣上並聯地追加電容器2502的結構。圖25C和25D示出在電晶體101的第一端子和第二端子之間電氣上並聯地追加電容器2502的電路結構。此外，圖25C是與圖1A同樣地表示在對電晶體101的遷移率等電流特性不均勻進行校正的期間中的各佈線及各元件之間的導通狀態、非導通狀態的圖，並且圖25D是與圖1B同樣地表示在藉由電晶體101對顯示元件105供應電流的期間中的各佈線及各元件之間的導通狀態、非導通狀態的圖。此外，圖25A至25D中的追加了的電容器的電容值的大小也可以根據每個像素而不同。
此外，電路的連接結構不局限於圖1A和1B。作為一個例子，在圖1A中，電晶體101的第一端子及電容器102的第一端子與佈線103為非導通狀態，並且電晶體101的第二端子與顯示元件105的第一端子為非導通狀態，但是不局限於此。此外，作為一個例子，在圖1B中，只要具有供應一定電位的功能的佈線103與電晶體101的第一端子為導通狀態，並且電晶體101的第二端子與顯示元件的第一端子為導通狀態即可。於是，作為其他電路的連接結構，例如圖1C和1D示出電晶體101的第一端子與佈線103連接的情況的例子。此外，圖1E和1F示出在對電晶體101的遷移率等電流特性不均勻進行校正的期間中電晶體101的第一端子藉由電路元件107連接到佈線103的情況的例子。此外，圖4A和4B示出在對電晶體101的遷移率等電流特性不均勻進行校正的期間及對顯示元件105供應電流的期間中電晶體101的第一端子藉由電路元件107連接到佈線103的情況的例子。此外，圖4C和4D示出在對電晶體101的遷移率等電流特性不均勻進行校正的期間中具有供應一定電位的功能的佈線108以實現導通的方式連接到電晶體101的第二端子的情況的例子。此外，圖4E和4F示出在對電晶體101的遷移率等電流特性不均勻進行校正的期間及對顯示元件105供應電流的期間中電晶體101的第二端子藉由電路元件109連接到佈線108的情況的例子。此外，圖5A和5B示出在對電晶體101的遷移率等電流特性不均勻進行校正的期間中電晶體101的第二端子藉由顯示元件105連接到佈線106的情況的例子。此外，圖5C和5D示出在對電晶體101的遷移率等電流特性不均勻進行校正的期間中電晶體101的第一端子連接到佈線103，並且電晶體101的第二端子藉由顯示元件105連接到佈線106的情況的例子。
此外，在圖1C至1F中也可以與圖2A至2D同樣地配置開關。
此外，作為電路元件107和電路元件109，可以使用能夠藉由組合電容器、電阻元件、二極體元件、開關等電氣元件來得到所希望的電連接狀態的元件。
此外，具體地說，圖1C和1D的工作可以與圖6A至6E同樣地經過初始化等工作來實現。
此外，圖9A至9E示出圖1C和1D的工作。具體的工作可以與圖6A至6E同樣地經過初始化等工作來實現。
此外，圖4C和4D所示的結構可以由上述圖2B所示的電路結構實現。
此外，在圖1A至1F、圖2A至2D、圖4A至4F等中，將電容器102單獨表示而進行說明。此外，可以利用串聯方式或者並聯方式來配置多個電容器。
此外，在圖1A至5D等中描述電晶體101是n通道型的情況。另外，可以使用p通道型。圖25E和25F示出電晶體101是p通道型的情況作為一個例子。此外，圖25E是與圖1A同樣地表示在對電晶體101的遷移率等電流特性不均勻進行校正的期間中的各佈線及各元件之間的導通狀態、非導通狀態的圖，並且圖25F是與圖1B同樣地表示在經由電晶體101對顯示元件105供應電流的期間中的各佈線及各元件之間的導通狀態、非導通狀態的圖。如圖25E和25F所示，當使用p通道型電晶體作為電晶體101時，較佳的以與使用EL元件作為顯示元件105的情況、使用n通道型電晶體的情況相反的順序進行連接。
此外，電晶體101在很多情況下具有控制流過顯示元件105的電流的大小並驅動顯示元件105的能力。
此外，佈線103在很多情況下具有對顯示元件105供應電力的能力。或者，佈線103在很多情況下具有供應流過電晶體101中的電流的能力。
此外，與電晶體101的臨界值電壓相應的電壓指的是其大小與電晶體101的臨界值電壓相同的電壓或其大小接近電晶體101的臨界值電壓的電壓。例如，在電晶體101的臨界值電壓大的情況下，與臨界值電壓相應的電壓也大，而在電晶體101的臨界值電壓小的情況下，與臨界值電壓相應的電壓也小。像這樣，其大小取決於臨界值電壓的電壓被稱為與臨界值電壓相應的電壓。因此，也可以將因噪音等影響而稍微不同的電壓稱為與臨界值電壓相應的電壓。
此外，顯示元件105指的是具有改變亮度、明亮程度、反射率、透過率等的功能的元件。因此，作為顯示元件105的例子，可以使用液晶元件、發光元件、有機EL元件、電泳元件等。此外，在本實施例模式中的說明及隨帶的附圖中，設想有機EL元件等發光元件而進行說明。
此外，在本實施例模式中，各附圖所述的內容可以對另外的實施例模式所述的內容適當地自由進行組合或者置換等。
實施例模式2
接著，在本實施例模式中，示出實施例模式1所述的電路及驅動方法的應用例子。
圖7A示出圖1A和1B的具體例子。將開關201的第一端子電連接到電晶體101的閘極及電容器102的第一端子，將開關201的第二端子電連接到電晶體101的第一端子。而且，將開關202的第一端子電連接到電晶體101的第二端子及電容器102的第二端子，將開關202的第二端子電連接到顯示元件105的第一端子。而且，將開關203的第一端子電連接到佈線103，將開關203的第二端子電連接到開關201的第一端子、電晶體101的閘極、以及電容器102的第一端子。而且，將開關204的第一端子電連接到開關201的第一端子、開關203的第二端子、電晶體101的閘極及電容器102的第一端子，將開關204的第二端子電連接到佈線104。像這樣，可以實現藉由配置四個開關而得到圖1A和1B(或者，圖4C和4D)所示的連接狀況的電路結構。
圖7B、圖7C及圖7D示出與圖7A不同的例子。圖7B示出如下結構：對圖7A還設置開關205，控制與佈線206的連接，以控制電晶體101的第二端子的電位。圖7C示出如下結構：對圖7A還設置開關207，控制與佈線208的連接，以控制電晶體101的閘極的電位。圖7D示出如下結構：對圖7B還設置開關207，控制與佈線208的連接，以控制電晶體101的閘極電位及電晶體101的第二端子的電位。並且，例如藉由改變佈線206或者佈線208的電位，可以實現與圖1A或1B(或者，圖4C或4D)同樣的工作。並且，在還需要開關、電晶體等的情況下，適當地進行配置。
此外，雖然在圖7A至7D中示出實施例模式1所述的結構的例子的一部分，但是除此以外的例子也可以同樣地構成。
下面，說明工作方法。這裏，雖然參照圖7A所示的電路進行說明，但是也可以將同樣的工作方法適用於除此以外的電路。
首先，如圖8A所示，進行初始化。這是將電晶體101的閘極電極或汲極電極(或源極電極)的電位設定為預定的電位的工作。由於該工作，而可以得到電晶體101導通的狀態。或者，對電容器102供應預定的電壓。因此，電容器102保持電荷。開關201、開關202及開關203處於導通狀態，而成為接通(ON)。較佳的是，開關204處於非導通狀態，而成為斷開(OFF)。但是，不局限於此。此外，較佳的不使電流流過顯示元件105，因此較佳的處於能夠實現此的狀態。因此，較佳的是，開關201、開關202和開關203中的至少一個處於非導通狀態，而成為斷開(OFF)。
此外，在圖8A至8E中，虛線箭頭是為了容易得知電荷活動而可見化來表示的。但是，不局限於此，而只要是像進行預定驅動那樣的電位關係等，就沒有問題。
接著，如圖8B所示，獲得電晶體101的臨界值電壓。開關201、開關203處於導通狀態，而成為接通(ON)。開關202、開關204較佳處於非導通狀態，而成為斷開(OFF)。此時，電容器102具有在圖8A的期間中儲存的電荷，因此該電荷被放電。因此，電晶體101的閘極的電位從由在圖8A的期間所儲存的電荷所致的電位接近該電位加上電晶體101的臨界值電壓(正值)而得到的電位。就是說，電晶體101的閘極的電位接近高出與電晶體101的臨界值電壓的絕對值相應的量的電位。此時，電晶體101的閘極電極和源極電極之間的電壓接近電晶體101的臨界值電壓。藉由這些工作，可以在電容器102的兩端的電極之間獲得臨界值電壓。
此外，在這期間對電容器102的電荷進行放電的情況下，即使該期間有差異也不會有大問題。這是因為如下緣故：在經過一定程度的時間後，幾乎完全地放電，因此即使期間的長短不同，對工作的影響也小。因此，這種工作可以利用點順序方式來驅動，而不利用線順序方式。因此，可以以簡單結構實現驅動電路的結構。因此，在將圖7A所示的電路設為一個像素時，該像素被配置為矩陣狀的像素部和對像素部供應信號的驅動電路部雙方可以由同一種類的電晶體構成，或者，雙方可以形成在同一基板上。但是不局限於此，而也可以採用線順序驅動或者將像素部和驅動電路部形成在不同的基板上。
接著，如圖8C所示，進行影像信號的輸入。開關202、開關204處於導通狀態，而成為接通(ON)。開關201、開關203較佳的處於非導通狀態，而成為斷開(OFF)。並且，從佈線104供應影像信號。此時，電容器102具有在圖8B的期間儲存的電荷，因此對該電荷還進行儲存。因此，電晶體101的閘極的電位從由佈線104所供應的影像信號的電位接近該電位加上電晶體101的臨界值電壓(正值)而得到的電位。就是說，電晶體101的閘極的電位接近比從佈線104所供應的影像信號高出與電晶體101的臨界值電壓的絕對值相應的量的電位。根據圖8B和8C所示的工作，可以進行影像信號的輸入和臨界值電壓的獲得。
接著，如圖8D所示，對電晶體101的遷移率等電流特性不均勻進行校正。這相當於圖1A、圖4C等的期間。開關201處於導通狀態，而成為接通(ON)。開關202、開關203、開關204較佳的處於非導通狀態，而成為斷開(OFF)。藉由得到這種狀態，電容器102所儲存的電荷經由電晶體101被放電。像這樣，藉由電晶體101稍微放電，可以減少電晶體101的電流不均勻的影響。
接著，如圖8E所示，藉由電晶體101對顯示元件105供應電流。這相當於圖1B、圖4D等的期間。並且，開關202、開關203處於導通狀態，而成為接通(ON)。開關201、開關204較佳的處於非導通狀態，而成為斷開(OFF)。此時，電晶體101的閘極電極和源極電極之間的電壓是從和臨界值電壓相應的電壓與影像信號電壓之和的電壓減去與電晶體101的電流特性影像的電壓而得到的電壓。因此，可以減少電晶體101的電流特性不均勻的影響，可以對顯示元件105供應其大小適當的電流。
如圖8A至8E所示，在對電晶體101的遷移率等電流特性不均勻進行校正的期間(圖1A)，減少電晶體101的遷移率等電流特性不均勻，所以在對顯示元件105供應電流的期間(圖1B、圖4D)，對顯示元件105供應的電流的不均勻也減少。其結果，顯示元件105的顯示狀態的不均勻也減少，可以進行顯示品質高的顯示。
此外，在採用圖7B所示的電路結構的情況下，可以在圖8A所示的初始化的期間，控制電晶體101的第二端子的電位。並且，開關201、開關203及開關205較佳處於導通狀態，而成為接通(ON)。開關202及開關204較佳的處於非導通狀態，而成為斷開(OFF)。此外，圖8B以後同樣地進行工作即可。
此外，在採用圖7C所示的電路結構的情況下，可以在圖8A所示的初始化的期間，控制電晶體101的閘極的電位。並且，較佳的是，開關201、開關202及開關207處於導通狀態，而成為接通(ON)。開關203及開關204較佳的處於非導通狀態，而成為斷開(OFF)。此外，圖8B以後同樣地進行工作即可。
此外，在採用圖7D所示的電路結構的情況下，可以在圖8A所示的初始化的期間，控制電晶體101的閘極及/或第二端子的電位。並且，較佳的是，開關201、開關205及開關207處於導通狀態，而成為接通(ON)。開關202、開關203及開關204較佳處於非導通狀態，而成為斷開(OFF)。此外，圖8B以後同樣地進行工作即可。
此外，在圖8A至8E中，當轉變為各工作時，也可以在該工作之間設置有另外的工作或者另外的期間。例如，也可以在圖8A和8B之間設置如圖8C所示的狀態。即使設置這種期間，也沒有障礙，所以沒有問題。
此外，圖10A至10E示出圖1C和1D的工作。具體的工作可以與圖8A至8E同樣地經過初始化等工作來實現。
此外，在本實施例模式中，各附圖所述的內容可以對另外的實施例模式所述的內容適當地自由進行組合或者置換等。
實施例模式3
接著，在本實施例模式中，示出實施例模式1所述的電路及驅動方法的應用例子。
圖11A示出圖1C和1D的具體例子。將開關301的第一端子電連接到佈線103，將開關301的第二端子電連接到電晶體101的閘極及電容器102的第一端子。而且，將開關202的第一端子電連接到電晶體101的第二端子及電容器102的第二端子，將開關202的第二端子電連接到顯示元件105的第一端子。而且，將開關303的第一端子電連接到佈線103，將開關303的第二端子電連接到電晶體101的第一端子。而且，將開關204的第一端子電連接到開關301的第二端子、電晶體101的閘極及電容器102的第一端子，將開關204的第二端子電連接到佈線104。像這樣，可以實現藉由配置四個開關而得到圖1C和1D所示的連接狀況的電路結構。
圖11B、圖11C及圖11D示出與圖11A不同的例子。圖11B示出如下結構：對圖11A還設置開關305，控制與佈線306的連接，以控制電晶體101的第二端子的電位。圖11C示出如下結構：對圖11A還設置開關307，控制與佈線308的連接，以控制電晶體101的閘極的電位。圖11D示出如下結構：對圖11B還設置開關307，控制與佈線308的連接，以控制電晶體101的閘極電位及電晶體101的第二端子的電位。並且，例如藉由改變佈線306或者佈線308的電位，可以實現與圖1C或1D同樣的工作。並且，在還需要開關、電晶體等的情況下，適當地進行配置。
此外，雖然在圖11A至11D中示出實施例模式1所述的結構的例子的一部分，但是除此以外的例子也可以同樣地構成。
下面，說明工作方法。這裏，雖然參照圖11A所示的電路進行說明，但是也可以將同樣的工作方法適用於除此以外的電路。
首先，如圖12A所示，進行初始化。這是將電晶體101的閘極電極或汲極電極(或源極電極)的電位設定為預定的電位的工作。由此，可以得到電晶體101導通的狀態。或者，對電容器102供應預定的電壓。因此，電容器102保持電荷。開關301、開關202、開關303處於導通狀態，而成為接通(ON)。較佳的是，開關204處於非導通狀態，而成為斷開(OFF)。但是，不局限於此。其中，較佳不使電流流過顯示元件105，因此較佳處於能夠實現此的狀態。因此，較佳的是，開關301、開關202和開關303中的至少一個處於非導通狀態，而成為斷開(OFF)。
此外，在圖12A至12E中，虛線箭頭是為了容易得知電荷活動而可見化來表示的。但是，不局限於此，只要是像進行預定驅動那樣的電位關係等，就沒有問題。
接著，如圖12B所示，獲得電晶體101的臨界值電壓。開關301，開關303處於導通狀態、而成為接通(ON)。開關202、開關204較佳處於非導通狀態，而成為斷開(OFF)。此時，電容器102具有在圖12A的期間儲存的電荷，因此該電荷被放電。因此，電晶體101的閘極的電位從由在圖12A的期間所儲存的電荷所致的電位接近該電位加上電晶體101的臨界值電壓(正值)而得到的電位。就是說，電晶體101的閘極的電位接近高出與電晶體101的臨界值電壓的絕對值相應的量的電位。此時，電晶體101的閘極電極和源極電極之間的電壓接近電晶體101的臨界值電壓。藉由這些工作，可以在電容器102的兩端的電極之間獲得臨界值電壓。
此外，在這期間中對電容器102的電荷進行放電的情況下，即使該期間有差異也不會有大問題。這是因為如下緣故：在經過一定程度的時間後，幾乎完全地放電，因此即使期間的長短不同，對工作的影響也小。因此，這種工作可以利用點順序方式來驅動，而不利用線順序方式。因此，可以以簡單的結構實現驅動電路的結構。因此，在將圖11A所示的電路設為一個像素時，該像素被配置為矩陣狀的像素部和對像素部供應信號的驅動電路部雙方可以由同一種類的電晶體構成，或者，雙方可以形成在同一基板上。但是不局限於此，而也可以採用線順序驅動或者將像素部和驅動電路部形成在不同的基板上。
接著，如圖12C所示，進行影像信號的輸入。開關202、開關204處於導通狀態，而成為接通(ON)。開關301、開關303較佳的處於非導通狀態，而成為斷開(OFF)。並且，從佈線104供應影像信號。此時，電容器102具有在圖12B的期間儲存的電荷，因此對該電荷還進行儲存。因此，電晶體101的閘極的電位從由佈線104所供應的影像信號的電位接近該電位加上電晶體101的臨界值電壓(正值)而得到的電位。就是說，電晶體101的閘極的電位接近比從佈線104所供應的影像信號高出與電晶體101的臨界值電壓的絕對值相應的量的電位。根據圖12B和12C所示的工作，可以進行影像信號的輸入和臨界值電壓的獲得。
接著，如圖12D所示，對電晶體101的遷移率等電流特性不均勻進行校正。這相當於圖1C等的期間。開關301、開關303處於導通狀態，而成為接通(ON)。開關202、開關204較佳處於非導通狀態，而成為斷開(OFF)。藉由得到這種狀態，電容器102所儲存的電荷經由電晶體101而被放電。像這樣，經由電晶體101稍微放電，可以減少電晶體101的電流不均勻的影響。
接著，如圖12E所示，藉由電晶體101對顯示元件105供應電流。這相當於圖1D等的期間。並且，開關202、開關303處於導通狀態，而成為接通(ON)。開關301、開關204較佳的處於非導通狀態，而成為斷開(OFF)。此時，電晶體101的閘極和源極電極之間的電壓是從相應於臨界值電壓的電壓與信號電壓之和的電壓減去與電晶體101的電流特性相應的電壓而得到的電壓。因此，可以減少電晶體101的電流特性不均勻的影響，可以對顯示元件105供應其大小適當的電流。
如圖12A至12E所示，在對電晶體101的遷移率等電流特性不均勻進行校正的期間(圖1C)，減少電晶體101的遷移率等電流特性不均勻，所以在對顯示元件105供應電流的期間(圖1D)，對顯示元件105供應的電流的不均勻也減少。其結果，顯示元件105的顯示狀態的不均勻也減少，可以進行顯示品質高的顯示。
此外，在採用圖11B所示的電路結構的情況下，可以在圖12A所示的初始化的期間，控制電晶體101的第二端子的電位。並且，開關301、開關303及開關305較佳的處於導通狀態，而成為接通(ON)。開關202及開關204較佳處於非導通狀態，而成為斷開(OFF)。此外，圖12B以後同樣地進行工作即可。
此外，在採用圖11C所示的電路結構的情況下，可以在圖12A所示的初始化的期間，控制電晶體101的閘極的電位。並且，較佳的是，開關202、開關303及開關307處於導通狀態，而成為接通(ON)。開關301及開關204較佳的處於非導通狀態，而成為斷開(OFF)。此外，圖12B以後同樣地進行工作即可。
此外，在採用圖11D所示的電路結構的情況下，可以在圖12A所示的初始化的期間，控制電晶體101的閘極及/或第二端子的電位。並且，較佳的是，開關303、開關305及開關307處於導通狀態，而成為接通(ON)。開關202、開關203及開關204較佳處於非導通狀態，而成為斷開(OFF)。此外，圖12B以後同樣地進行工作即可。
此外，在圖12A至12E中，當轉變為各工作時，也可以在該工作之間設置有另外的工作或者另外的期間。例如，也可以在圖12A和12B之間設置如圖12C所示的狀態。即使設置這種期間，也沒有障礙，所以沒有問題。
此外，在本實施例模式中，各附圖所述的內容可以對另外的實施例模式中所述的內容適當地自由進行組合或者置換等。
實施例模式4
接著，在本實施例模式中，示出實施例模式1所述的電路及驅動方法的應用例子。
圖13A示出圖5A和5B的具體例子。將開關401的第一端子電連接到電晶體101的閘極及電容器102的第一端子，將開關401的第二端子電連接到電晶體101的第一端子及開關403的第二端子。而且，將開關403的第一端子電連接到佈線103，將開關403的第二端子電連接到電晶體101的第一端子及開關401的第二端子。而且，將開關204的第一端子電連接到開關401的第一端子、電晶體101的閘極及電容器102的第一端子，將開關204的第二端子電連接到佈線104。像這樣，可以實現藉由配置四個開關而得到圖5A和5B所示的連接狀況的電路結構。
圖13B、圖13C及圖13D示出與圖13A不同的例子。圖13B示出如下結構：對圖13A還設置開關405，控制與佈線406的連接，以控制電晶體101的第二端子的電位。圖13C示出如下結構：對圖13A還設置開關407，控制與佈線408的連接，以控制電晶體101的閘極的電位。圖13D示出如下結構：對圖13B還設置開關407，控制與佈線408的連接，以控制電晶體101的閘極電位及電晶體101的第二端子的電位。並且，例如藉由改變佈線406或者佈線408的電位，可以實現與圖5A或5B同樣的工作。並且，在還需要開關、電晶體等的情況下，適當地進行配置。
此外，雖然在圖13A至13D中示出實施例模式1所述的結構的例子的一部分，但是除此以外的例子也可以同樣地構成。
下面，說明工作方法。這裏，雖然參照圖13A所示的電路進行說明，但是也可以將同樣的工作方法適用於除此以外的電路。
首先，如圖14A所示，進行初始化。這是將電晶體101的閘極電極或汲極電極(或源極電極)的電位設定為預定的電位的工作。由此，可以得到電晶體101導通的狀態。或者，對電容器102供應預定的電壓。因此，電容器102保持電荷。開關401、開關403處於導通狀態，而成為接通(ON)。較佳的是，開關204處於非導通狀態，而成為斷開(OFF)。此外，較佳的是，在圖14A的初始化的期間，使佈線103的電位低於其他佈線的電位。但是，不局限於此。其中，較佳不使電流流過顯示元件105，因此較佳處於能夠實現此的狀態。因此，較佳的是，施加到發光元件的電壓至少為反偏壓。
此外，在圖14A至14E中，虛線箭頭是為了容易得知電荷活動而可見化來表示的。但是，不局限於此，而只要是像進行預定驅動那樣的電位關係等，就沒有問題。
接著，如圖14B所示，獲得電晶體101的臨界值電壓。開關401、開關403處於導通狀態，而成為接通(ON)。開關204較佳處於非導通狀態，而成為斷開(OFF)。此外，較佳在圖14B所示的獲得電晶體101的臨界值電壓的期間，使佈線103的電位高於初始化期間的電位。此時，電容器102具有在圖14A的期間所儲存的電荷，因此該電荷被放電。因此，電晶體101的閘極的電位從由在圖14A的期間所儲存的電荷所致的電位接近該電位加上電晶體101的臨界值電壓(正值)而得到的電位。就是說，電晶體101的閘極的電位接近高出與電晶體101的臨界值電壓的絕對值相應的量的電位。此時，電晶體101的閘極電極和源極電極之間的電壓接近電晶體101的臨界值電壓。藉由這些工作，可以在電容器102的兩端的電極之間獲得臨界值電壓。
此外，在這期間對電容器102的電荷進行放電的情況下，即使該期間有差異也不會有大問題。這是因為如下緣故：在經過一定程度的時間後，幾乎完全地放電，因此即使期間的長短不同，對工作的影響也小。因此，這種工作可以利用點順序方式來驅動，而不利用線順序方式。因此，可以以簡單的結構實現驅動電路的結構。因此，在將圖13A所示的電路設為一個像素時，該像素被配置為矩陣狀的像素部和對像素部供應信號的驅動電路部雙方可以由同一種類的電晶體構成，或者，雙方可以形成在同一基板上。但是不局限於此，而也可以採用線順序驅動或者將像素部和驅動電路部形成在不同的基板上。
接著，如圖14C所示，進行影像信號的輸入。開關204處於導通狀態，而成為接通(ON)。開關401、開關403較佳處於非導通狀態，而成為斷開(OFF)。此外，較佳在圖14C所示的影像信號輸入的期間，使佈線103的電位高於輸入到其他佈線的電位。並且，從佈線104供應影像信號。此時，電容器102具有在圖14B的期間所儲存的電荷，因此對該電荷還進行儲存。因此，電晶體101的閘極的電位從由佈線104所供應的影像信號的電位接近該電位加上電晶體101的臨界值電壓(正值)而得到的電位。就是說，電晶體101的閘極的電位接近比從佈線104所供應的影像信號高出與電晶體101的臨界值電壓的絕對值相應的量的電位。藉由圖14B和14C所示的工作，可以進行影像信號的輸入、以及臨界值電壓的獲得。
接著，如圖14D所示，對電晶體101的遷移率等電流特性不均勻進行校正。這相當於圖5A等的期間。並且，開關401、開關403處於導通狀態，而成為接通(ON)。開關204較佳處於非導通狀態，而成為斷開(OFF)。此外，較佳的是，在圖14D的對電晶體101的遷移率等電流特性不均勻進行校正的期間，使佈線103的電位高於輸入到其他佈線的電位。藉由得到這種狀態，儲存在電容器102中的電荷藉由電晶體101被放電。像這樣，藉由電晶體101稍微放電，可以減少電晶體101的電流不均勻的影響。
接著，如圖14E所示，藉由電晶體101對顯示元件105供應電流。這相當於圖5B等的期間。並且，開關403處於導通狀態，而成為接通(ON)。開關401、開關204較佳處於非導通狀態，而成為斷開(OFF)。此外，較佳的是，在圖14E的藉由電晶體101對顯示元件105供應電流的期間，使佈線103的電位高於輸入到其他佈線的電位。此時，電晶體101的閘極電極和源極電極之間的電壓是從相應於臨界值電壓的電壓與影像信號電壓之和的電壓減去與電晶體101的電流特性相應的電壓而得到的電壓。因此，可以減少電晶體101的電流特性不均勻的影響，可以對顯示元件105供應其大小適當的電流。
如圖14A至14E所示，在對電晶體101的遷移率等電流特性不均勻進行校正的期間(圖5A)，電晶體101的遷移率等電流特性不均勻減少，所以在對顯示元件105供應電流的期間(圖5B)，對顯示元件105供應的電流的不均勻也減少。其結果，顯示元件105的顯示狀態的不均勻也減少，可以進行顯示品質高的顯示。
此外，在採用圖13B所示的電路結構的情況下，可以在圖14A所示的初始化的期間，控制電晶體101的第二端子的電位。並且，開關401、開關403及開關405較佳處於導通狀態，而成為接通(ON)。開關204較佳處於非導通狀態，而成為斷開(OFF)。此外，圖14B以後同樣地進行工作即可。
此外，在採用圖13C所示的電路結構的情況下，可以在圖14A所示的初始化的期間，控制電晶體101的閘極的電位。並且，較佳的是，開關403及開關407處於導通狀態，而成為接通(ON)。開關401及開關204較佳處於非導通狀態，而成為斷開(OFF)。此外，圖14B以後同樣地進行工作即可。
此外，在採用圖13D所示的電路結構的情況下，可以在圖14A所示的初始化的期間，控制電晶體101的閘極及/或第二端子的電位。並且，較佳的是，開關403、開關405及開關407處於導通狀態，而成為接通(ON)。開關401及開關204較佳處於非導通狀態，而成為斷開(OFF)。此外，圖14B以後同樣地進行工作即可。
此外，在圖14A至14E中，當轉變為各工作時，也可以在該工作之間設置有另外的工作或者另外的期間。例如，也可以在圖14A和14B之間設置如圖14C所示的狀態。即使設置這種期間，也沒有障礙，所以沒有問題。
此外，在本實施例模式中，各附圖所述的內容可以對另外的實施例模式中所述的內容適當地自由進行組合或者置換等。
實施例模式5
接著，在本實施例模式中，示出實施例模式1所述的電路及驅動方法的應用例子。
圖15A示出與實施例模式4不同的圖5A和5B的具體例子。將開關501的第一端子電連接到電晶體101的閘極、電容器102的第一端子及開關503的第二端子，將開關501的第二端子電連接到電晶體101的第一端子。而且，將開關503的第一端子電連接到佈線103，將開關503的第二端子電連接到電晶體101的閘極、電容器102的第一端子及開關501的第一端子。而且，將開關204的第一端子電連接到開關501的第一端子、電晶體101的閘極及電容器102的第一端子，將開關204的第二端子電連接到佈線104。像這樣，可以實現藉由配置四個開關而得到圖5A和5B所示的連接狀況的電路結構。
圖15B、圖15C及圖15D示出與圖15A不同的例子。圖15B示出如下結構：對圖15A還設置開關505，控制與佈線506的連接，以控制電晶體101的第二端子的電位。圖15C示出如下結構：對圖15A還設置開關507，控制與佈線508的連接，以控制電晶體101的閘極的電位。圖15D示出如下結構：對圖15B還設置開關507，控制與佈線508的連接，以控制電晶體101的閘極電位及電晶體101的第二端子的電位。並且，例如藉由改變佈線506或者佈線508的電位，可以實現與圖5A或5B同樣的工作。並且，在還需要開關、電晶體等的情況下，適當地進行配置。
此外，雖然在圖15A至15D中示出實施例模式1所述的結構的例子的一部分，但是除此以外的例子也可以同樣地構成。
下面，說明工作方法。這裏，雖然參照圖15A所示的電路進行說明，但是也可以將同樣的工作方法適用於除此以外的電路。
首先，如圖16A所示，進行初始化。這是將電晶體101的閘極電極或汲極電極(或源極電極)的電位設定為預定的電位的工作。由此，可以得到電晶體101導通的狀態。或者，對電容器102供應預定的電壓。因此，電容器102保持電荷。開關501、開關503處於導通狀態，而成為接通(ON)。較佳的是，開關204處於非導通狀態，而成為斷開(OFF)。此外，較佳的是，在圖16A的初始化的期間，使佈線103的電位低於其他佈線的電位。但是，不局限於此。其中，較佳的不使電流流過顯示元件105，因此較佳處於能夠實現此的狀態。因此，較佳的是，施加到發光元件的電壓至少為反偏壓。
此外，在圖16A至16E中，虛線箭頭是為了容易得知電荷活動而可見化來表示的。但是，不局限於此，只要是像進行預定驅動那樣的電位關係等，就沒有問題。
接著，如圖16B所示，獲得電晶體101的臨界值電壓。開關501、開關503處於導通狀態，而成為接通(ON)。開關204較佳處於非導通狀態，而成為斷開(OFF)。此外，較佳在圖16B所示的獲得電晶體101的臨界值電壓的期間，使佈線103的電位高於初始化期間的電位。此時，電容器102具有在圖16A的期間所儲存的電荷，因此該電荷被放電。因此，電晶體101的閘極的電位從由在圖16A的期間所儲存的電荷所致的電位接近該電位加上電晶體101的臨界值電壓(正值)而得到的電位。就是說，電晶體101的閘極的電位接近高出與電晶體101的臨界值電壓的絕對值相應的量的電位。此時，電晶體101的閘極和源極電極之間的電壓接近電晶體101的臨界值電壓。藉由這些工作，可以在電容器102的兩端的電極之間獲得臨界值電壓。
此外，在這期間對電容器102的電荷進行放電的情況下，即使該期間有差異也不會有大問題。這是因為如下緣故：在經過一定程度的時間後，幾乎完全地放電，因此即使期間的長短不同，對工作的影響也小。因此，這種工作可以利用點順序方式來驅動，而不利用線順序方式。因此，可以以簡單的結構實現驅動電路的結構。因此，在將圖15A所示的電路設為一個像素時，該像素被配置為矩陣狀的像素部和對像素部供應信號的驅動電路部雙方可以由同一種類的電晶體構成，或者，雙方可以形成在同一基板上。但是不局限於此，而也可以採用線順序驅動或者將像素部和驅動電路部形成在不同的基板上。
接著，如圖16C所示，進行影像信號的輸入。開關204處於導通狀態，而成為接通(ON)。開關501、開關503較佳處於非導通狀態，而成為斷開(OFF)。此外，較佳在圖16C所示的影像信號輸入的期間，使佈線103的電位高於輸入到其他佈線的電位。並且，從佈線104供應影像信號。此時，電容器102具有在圖16B的期間儲存的電荷，因此對該電荷還進行儲存。因此，電晶體101的閘極的電位從由佈線104所供應的影像信號的電位接近該電位加上電晶體101的臨界值電壓(正值)而得到的電位。就是說，電晶體101的閘極的電位接近比從佈線104所供應的影像信號高出與電晶體101的臨界值電壓的絕對值相應的量的電位。藉由圖16B和16C所示的工作，可以進行影像信號的輸入、以及臨界值電壓的獲得。
接著，如圖16D所示，對電晶體101的遷移率等電流特性不均勻進行校正。這相當於圖5A等的期間。並且，開關501、開關503處於導通狀態，而成為接通(ON)。開關204較佳處於非導通狀態，而成為斷開(OFF)。此外，較佳的是，在圖16D的對電晶體101的遷移率等電流特性不均勻進行校正的期間，使佈線103的電位高於輸入到其他佈線的電位。藉由得到這種狀態，儲存在電容器102中的電荷藉由電晶體101被放電。像這樣，藉由電晶體101稍微放電，可以減少電晶體101的電流不均勻的影響。
接著，如圖16E所示，藉由電晶體101對顯示元件105供應電流。這相當於圖5B等的期間。開關501、開關503處於導通狀態，而成為接通(ON)。開關204較佳處於非導通狀態，而成為斷開(OFF)。此外，較佳的是，在圖16E的藉由電晶體101對顯示元件105供應電流的期間，使佈線103的電位高於輸入到其他佈線的電位。此時，電晶體101的閘極和源極電極之間的電壓是從相應於臨界值電壓的電壓與影像信號電壓之和的電壓減去與電晶體101的電流特性相應的電壓而得到的電壓。因此，可以減少電晶體101的電流特性不均勻的影響，可以對顯示元件105供應其大小適當的電流。
如圖16A至16E所示，在對電晶體101的遷移率等電流特性不均勻進行校正的期間(圖5A)，電晶體101的遷移率等電流特性不均勻減少，所以在對顯示元件105供應電流的期間(圖5B)，對顯示元件105供應的電流的不均勻也減少。其結果，顯示元件105的顯示狀態的不均勻也減少，可以進行顯示品質高的顯示。
此外，在採用圖15B所示的電路結構的情況下，可以在圖16A所示的初始化的期間，控制電晶體101的第二端子的電位。並且，開關501、開關503及開關505較佳處於導通狀態，而成為接通(ON)。開關204較佳處於非導通狀態，而成為斷開(OFF)。此外，圖16B以後同樣地進行工作即可。
此外，在採用圖15C所示的電路結構的情況下，可以在圖16A所示的初始化的期間，控制電晶體101的閘極的電位。並且，較佳的是，開關501、開關503及開關507較佳處於導通狀態，而成為接通(ON)。開關204較佳處於非導通狀態，而成為斷開(OFF)。此外，圖16B以後同樣地進行工作即可。
此外，在採用圖15D所示的電路結構的情況下，可以在圖16A所示的初始化的期間，控制電晶體101的閘極及/或第二端子的電位。並且，較佳的是，開關501、開關503、開關505及開關407較佳處於導通狀態，而成為接通(ON)。開關204較佳處於非導通狀態，而成為斷開(OFF)。此外，圖16B以後同樣地進行工作即可。
此外，在圖16A至16E中，當轉變為各工作時，也可以在該工作之間設置有另外的工作或者另外的期間。例如，也可以在圖16A和16B之間設置如圖16C所示的狀態。即使設置這種期間，也沒有障礙，所以沒有問題。
此外，在本實施例模式中，各附圖所述的內容可以對另外的實施例模式中所述的內容適當地自由進行組合或者置換等。
實施例模式6
接著，在本實施例模式中，示出實施例模式1所述的電路及驅動方法的應用例子。
圖17A示出圖5C和5D的具體例子。將開關601的第一端子電連接到佈線103，並且將開關601的第二端子電連接到電晶體101的閘極及電容器102的第一端子。而且，將開關603的第一端子電連接到佈線103，將開關603的第二端子電連接到電晶體101的第一端子。而且，將開關204的第一端子電連接到開關601的第一端子、電晶體101的閘極及電容器102的第一端子，將開關204的第二端子電連接到佈線104。像這樣，可以實現藉由配置四個開關而得到圖5C和5D所示的連接狀況的電路結構。
圖17B、圖17C及圖17D示出與圖17A不同的例子。圖17B示出如下結構：對圖17A還設置開關605，控制與佈線606的連接，以控制電晶體101的第二端子的電位。圖17C示出如下結構：對圖17A還設置開關607，控制與佈線608的連接，以控制電晶體101的閘極的電位。圖17D示出如下結構：對圖17B還設置開關607，控制與佈線608的連接，以控制電晶體101的閘極電位及電晶體101的第二端子的電位。並且，例如藉由改變佈線606或者佈線608的電位，可以實現與圖5C或5D同樣的工作。並且，在還需要開關、電晶體等的情況下，適當地進行配置。
此外，雖然在圖17A至17D中示出實施例模式1所述的結構的例子的一部分，但是除此以外的例子也可以同樣地構成。
下面，說明工作方法。這裏，雖然參照圖17A所示的電路進行說明，但是也可以將同樣的工作方法適用於除此以外的電路。
首先，如圖18A所示，進行初始化。這是將電晶體101的閘極電極或汲極電極(或源極電極)的電位設定為預定的電位的工作。由此，可以得到電晶體101導通的狀態。或者，對電容器102供應預定的電壓。因此，電容器102保持電荷。開關601及開關603處於導通狀態，而成為接通(ON)。較佳的是，開關204處於非導通狀態，而成為斷開(OFF)。此外，較佳的是，在圖18A的初始化的期間，使佈線103的電位低於其他佈線的電位。但是，不局限於此。其中，較佳不使電流流過顯示元件105，因此較佳處於能夠實現此的狀態。因此，較佳的是，施加到發光元件的電壓至少為反偏壓。
此外，在圖18A至18E中，虛線箭頭是為了容易得知電荷活動而可見化來表示的。但是，不局限於此，只要是像進行預定驅動那樣的電位關係等，就沒有問題。
接著，如圖18B所示，獲得電晶體101的臨界值電壓。開關601、開關603處於導通狀態，而成為接通(ON)。開關204較佳處於非導通狀態，而成為斷開(OFF)。此外，較佳在圖18B所示的獲得電晶體101的臨界值電壓的期間，使佈線103的電位高於初始化期間的電位。此時，電容器102具有在圖18A的期間所儲存的電荷，因此該電荷被放電。因此，電晶體101的閘極的電位從由在圖18A的期間所儲存的電荷所致的電位接近該電位加上電晶體101的臨界值電壓(正值)而得到的電位。就是說，電晶體101的閘極的電位接近高出與電晶體101的臨界值電壓的絕對值相應的量的電位。此時，電晶體101的閘極和源極電極之間的電壓接近電晶體101的臨界值電壓。藉由這些工作，可以在電容器102的兩端的電極之間獲得臨界值電壓。
此外，在這期間對電容器102的電荷進行放電的情況下，即使該期間有差異也會有大問題。這是因為如下緣故：在經過一定程度的時間後，幾乎完全地放電，因此即使期間的長短不同，對工作的影響也小。因此，這種工作可以利用點順序方式來驅動，而不利用線順序方式。因此，可以以簡單的結構實現驅動電路的結構。因此，在將圖17A所示的電路設為一個像素時，該像素被配置為矩陣狀的像素部和對像素部供應信號的驅動電路部雙方可以由同一種類的電晶體構成，或者，雙方可以形成在同一基板上。但是不局限於此，而也可以採用線順序驅動或者將像素部和驅動電路部形成在不同的基板上。
接著，如圖18C所示，進行影像信號的輸入。開關204處於導通狀態，而成為接通(ON)。開關601、開關603較佳處於非導通狀態，而成為斷開(OFF)。此外，較佳在圖18C所示的影像信號輸入的期間，使佈線103的電位高於輸入到其他佈線的電位。並且，從佈線104供應影像信號。此時，電容器102具有在圖18B的期間所儲存的電荷，因此對該電荷還進行儲存。因此，電晶體101的閘極的電位從由佈線104所供應的影像信號的電位接近該電位加上電晶體101的臨界值電壓(正值)而得到的電位。就是說，電晶體101的閘極的電位接近比從佈線104所供應的影像信號高出與電晶體101的臨界值電壓的絕對值相應的量的電位。藉由圖18B和18C所示的工作，可以進行影像信號的輸入、以及臨界值電壓的獲得。
接著，如圖18D所示，對電晶體101的遷移率等電流特性不均勻進行校正。這相當於圖5C等的期間。開關601、開關603處於導通狀態，而成為接通(ON)。開關204較佳處於非導通狀態，而成為斷開(OFF)。此外，較佳的是，在圖18D的對電晶體101的遷移率等電流特性不均勻進行校正的期間，使佈線103的電位高於輸入到其他佈線的電位。藉由得到這種狀態，儲存在電容器102中的電荷經由電晶體101被放電。像這樣，藉由電晶體101稍微放電，可以減少電晶體101的電流不均勻的影響。
接著，如圖18E所示，藉由電晶體101對顯示元件105供應電流。這相當於圖5D等的期間。開關601、開關603處於導通狀態，而成為接通(ON)。開關204較佳處於非導通狀態，而成為斷開(OFF)。此外，較佳的是，在圖18E的藉由電晶體101對顯示元件105供應電流的期間，使佈線103的電位高於輸入到其他佈線的電位。此時，電晶體101的閘極和源極電極之間的電壓是從相應於臨界值電壓的電壓與影像信號電壓之和的電壓減去與電晶體101的電流特性相應的電壓而得到的電壓。因此，可以減少電晶體101的電流特性不均勻的影響，可以對顯示元件105供應其大小適當的電流。
如圖18A至18E所示，在對電晶體101的遷移率等電流特性不均勻進行校正的期間(圖5C)，電晶體101的遷移率等電流特性不均勻減少，所以在對顯示元件105供應電流的期間(圖5D)，對顯示元件105供應的電流的不均勻也減少。其結果，顯示元件105的顯示狀態的不均勻也減少，可以進行顯示品質高的顯示。
此外，在採用圖17B所示的電路結構的情況下，可以在圖18A所示的初始化的期間，控制電晶體101的第二端子的電位。並且，開關601、開關603及開關605較佳處於導通狀態，而成為接通(ON)。開關204較佳處於非導通狀態，而成為斷開(OFF)。此外，圖18B以後同樣地進行工作即可。
此外，在採用圖17C所示的電路結構的情況下，可以在圖18A所示的初始化的期間，控制電晶體101的閘極的電位。並且，較佳的是，開關601、開關603及開關607處於導通狀態，而成為接通(ON)。開關204較佳處於非導通狀態，而成為斷開(OFF)。此外，圖18B以後同樣地進行工作即可。
此外，在採用圖17D所示的電路結構的情況下，可以在圖18A所示的初始化的期間，控制電晶體101的閘極及/或第二端子的電位。並且，較佳的是，開關601、開關603、開關605及開關607處於導通狀態，而成為接通(ON)。開關204較佳處於非導通狀態，而成為斷開(OFF)。此外，圖18B以後同樣地進行工作即可。
此外，在圖18A至18E中，當轉變為各工作時，也可以在該工作之間設置有另外的工作或者另外的期間。例如，也可以在圖18A和18B之間設置如圖18C所示的狀態。即使設置這種期間，也沒有障礙，所以沒有問題。
此外，在本實施例模式中，各附圖所述的內容可以對另外的實施例模式中所述的內容適當地自由進行組合或者置換等。
實施例模式7
在本實施例模式中，示出實施例模式1至實施例模式6所示的電路的具體例子。
例如，圖19示出圖2A所示的電路構成一個像素並且將該像素配置為矩陣狀的情況。此外，在圖19中，開關是使用n通道型電晶體來實現的。但是，不局限於此，也可以使用另一極性的電晶體，或者使用雙方的極性的電晶體，或者使用二極體或二極體連接的電晶體等。
圖2A所示的電路構成相當於一個像素的像素1200M。將其結構與像素1200M相同的像素作為像素1200N、像素1200P、像素1200Q配置為矩陣狀。各像素有時根據上下、左右的配置而連接於同一佈線。
下面，示出圖2A的各因素和像素1200M中的各因素的對應關係。佈線104對應於佈線104M，佈線103對應於佈線103M，開關201對應於電晶體201M，開關202對應於電晶體202M，電晶體101對應於電晶體101M，開關203對應於電晶體203M，開關204對應於電晶體204M，電容器102對應於電容器102M，顯示元件105對應于發光元件105M，佈線106對應於佈線106M。
電晶體201M的閘極連接於佈線1204M。電晶體202M的閘極連接於佈線1203M。電晶體203M的閘極連接於佈線1202M。電晶體204M的閘極連接於佈線1201M。
另外，連接於各電晶體的閘極的佈線可以連接於其他像素的佈線或者同一像素的其他佈線。
另外，佈線106M可以連接於佈線106P、佈線106N、佈線106Q。
與圖19同樣，可以構成各種電路。
此外，本實施例模式中的各附圖所描述的內容可以對其他實施例模式中所述的內容自由地進行適當的組合或者置換等。
實施例模式8
接著，說明顯示裝置的其他結構例及其驅動方法。在本實施例模式中，說明如下方法：在顯示裝置的內部基於多個輸入圖像而生成對從顯示裝置的外部輸入的圖像(輸入圖像)的運動進行插值的圖像，並依次顯示該生成的圖像(生成圖像)和輸入圖像。此外，藉由將生成圖像用作對輸入圖像的運動進行插值這樣的圖像，可以使運動圖像的運動平滑，而且可以改善由於保持驅動所引起的餘像等導致的運動圖像的品質降低的問題。在此，下面說明運動圖像的插值。關於運動圖像的顯示，理想的是，藉由即時控制每個像素的亮度來實現，但是像素的即時單獨控制很難實現，因為有如下問題：控制電路的個數變得龐大的問題；佈線空間的問題；以及輸入圖像的資料量變得龐大的問題，等等。因此，藉由以一定的週期依次顯示多個靜止圖像使得顯示看起來像運動圖像，從而進行顯示裝置的運動圖像的顯示。該週期(在本實施例模式中稱為輸入視頻信號週期，表示為Tin )被標準化，例如根據NTSC標準為1/60秒，根據PAL標準為1/50秒。採用這種程度的週期也不會在作為脈衝型顯示裝置的CRT中發生運動圖像顯示的問題。但是，在保持型顯示裝置中，當原樣地顯示按照這些標準的運動圖像時，發生由於保持型所引起的餘像等而使顯示不明顯的問題(保持模糊；hold blur)。保持模糊是由於入眼的追隨所引起的無意識的運動的插值與保持型的顯示的不一致(discrepancy)而被觀察的，因此藉由使輸入視頻信號週期比現有的標準短(近似於像素的即時單獨控制)，可以減少保持模糊，但是縮短輸入視頻信號週期會帶來標準的改變，而且資料量也增大，所以是很困難的。然而，基於標準化了的輸入視頻信號，在顯示裝置內部生成對輸入圖像的運動進行插值這樣的圖像，並利用該生成圖像對輸入圖像進行插值來進行顯示，從而可以減少保持模糊，而不用改變標準或增大資料量。這樣，將基於輸入視頻信號在顯示裝置內部生成視頻信號並對輸入圖像的運動進行插值的處理稱為運動圖像的插值。
藉由本實施例模式中的運動圖像的插值方法，可以減少運動圖像的模糊。本實施例模式中的運動圖像的插值方法可以分為圖像生成方法和圖像顯示方法。再者，關於特定圖案的運動，藉由使用其他的圖像生成方法及/或圖像顯示方法，可以有效地減少運動圖像的模糊。圖20A及20B是用來說明本實施例模式中的運動圖像的插值方法的一例的示意圖。在圖20A及20B中，橫軸表示時間，並利用橫方向的位置而表示每個圖像被處理的時序。記載有“輸入”的部分示出輸入視頻信號被輸入的時序。在此，作為在時間上相鄰的兩個圖像，關注圖像5121及圖像5122。輸入圖像以週期Tin 的間隔被輸入。此外，有時將一個週期Tin 的長度記為一個幀或者一個幀期間。記載有“生成”的部分示出基於輸入視頻信號新生成圖像的時序。在此，關注基於圖像5121及圖像5122而生成的生成圖像即圖像5123。記載有“顯示”的部分示出在顯示裝置上顯示圖像的時序。此外，雖然關於關注的圖像之外的圖像只用虛線記載，但是藉由與關注的圖像同樣地處理，可以實現本實施例模式中的運動圖像的插值方法的一例。
如圖20A所示，在本實施例模式中的運動圖像的插值方法的一例中，藉由使基於在時間上相鄰的兩個輸入圖像而生成的生成圖像在顯示該兩個輸入圖像的時序的間隙進行顯示，可以進行運動圖像的插值。此時，顯示圖像的顯示週期較佳為輸入圖像的輸入週期的1/2。但是，不局限於此，而可以採用各種顯示週期。例如，藉由使顯示週期比輸入週期的1/2短，可以進一步平滑地顯示運動圖像。或者，藉由使顯示週期比輸入週期的1/2長，可以減少功耗。此外，雖然在此基於在時間上相鄰的兩個輸入圖像而生成圖像，但是作為基礎的輸入圖像不局限於兩個，而可以使用各種個數。例如，當基於在時間上相鄰的三個(也可以是三個以上)輸入圖像而生成圖像時，與基於兩個輸入圖像的情況相比，可以得到精度更高的生成圖像。另外，將圖像5121的顯示時序設定為與圖像5122的輸入時序相同的時刻，就是說將相對于輸入時序的顯示時序設定得延遲一個幀，但是本實施例模式中的運動圖像的插值方法中的顯示時序不局限於此，而可以使用各種顯示時序。例如，可以使相對于輸入時序的顯示時序延遲一個幀以上。藉由這樣做，可以使作為生成圖像的圖像5123的顯示時序延遲，因此可以使生成圖像5123所需的時間有富餘，可以減少功耗並降低製造成本。此外，當將相對於輸入時序的顯示時序設定得過分延遲時，保持輸入圖像的期間延長，並且保持所需要的記憶體容量增大，因此相對於輸入時序的顯示時序較佳延遲一個幀至兩個幀程度。
在此，說明基於圖像5121及圖像5122而生成的圖像5123的具體的生成方法的一例。為了對運動圖像進行插值，而需要檢測出輸入圖像的運動，但是在本實施例模式中，為了檢測出輸入圖像的運動，而可以採用稱為塊匹配法的方法。但是，不局限於此，而可以採用各種方法(取圖像資料的差的方法、利用傅立葉變換的方法等)。在塊匹配法中，首先將一個輸入圖像的圖像資料(在此是圖像5121的圖像資料)儲存在資料儲存單元(半導體記憶體、RAM等的儲存電路等)。並且，將其次的幀中的圖像(在此是圖像5122)分割為多個區域。此外，如圖20A那樣，可以將分割了的區域設定為相同形狀的矩形，但是不局限於此，而可以採用各種形狀(根據圖像而改變形狀或大小等)。然後，對分割了的每個區域，進行與儲存在資料儲存單元中的前一個幀的圖像資料(在此是圖像5121的圖像資料)之間的資料比較，以搜索圖像資料相似的區域。在圖20A的例子中，從圖像5121中搜索其資料與圖像5122中的區域5124相似的區域，搜索出區域5126。此外，當在圖像5121中進行搜索時，較佳限定搜索範圍。在圖20A的例子中，作為搜索範圍而設定區域5125，其大小為區域5124的面積的四倍左右。此外，藉由使搜索範圍比此更大，可以在運動快的運動圖像中也提高檢測精度。但是，當過寬地進行搜索時，搜索時間變得極長，而難以實現運動的檢測，因此區域5125的大小較佳為區域5124的面積的兩倍至六倍左右。然後，作為運動向量5127，求得被搜索的區域5126與圖像5122中的區域5124的位置的差異。運動向量5127是示出區域5124中的圖像資料的一個幀期間的運動的向量。再者，為了生成表示運動的中間狀態的圖像，而製作不改變運動向量的方向而改變其大小的圖像生成用向量5128，並根據圖像生成用向量5128而使圖像5121中的區域5126所包括的圖像資料移動，從而形成圖像5123中的區域5129內的圖像資料。藉由對圖像5122中的所有的區域進行上述一系列的處理，可以生成圖像5123。再者，藉由依次顯示輸入圖像5121、生成圖像5123、輸入圖像5122，可以對運動圖像進行插值。此外，圖像中的物體5130的位置在圖像5121及圖像5123中不同(也就是說正在運動)，但是所生成的圖像5123成為圖像5121及圖像5122中的物體的中間點。藉由顯示這種圖像，可以使運動圖像的運動平滑，可以改善由於餘像等而引起的運動圖像的不清楚。
此外，圖像生成用向量5128的大小可以根據圖像5123的顯示時序而決定。在圖20A的例子中，圖像5123的顯示時序為圖像5121及圖像5122的顯示時序的中間點(1/2)，因此圖像生成用向量5128的大小為運動向量5127的1/2，但是除此之外，例如也可以在顯示時序為1/3的時刻將大小設定為1/3，在顯示時序為2/3的時刻將大小設定為2/3。
此外，這樣，在使具有各種運動向量的多個區域分別移動而形成新的圖像的情況下，有時發生：其他區域已經移動到作為移動目的地的區域內的部分(重複)；從任何區域也沒有移動過來的部分(空白)。關於這些部分，可以校正資料。作為重複部分的校正方法，例如可以採用如下方法等：取重復資料的平均的方法；以運動向量的方向等決定較佳級並且將較佳級高的資料作為生成圖像內的資料的方法；顏色和明亮度中的一個根據優先順序而配置並且它們的另一個取平均的方法。作為空白部分的校正方法，可以使用如下方法等：將圖像5121或圖像5122的該位置中的圖像資料原樣地作為生成圖像內的資料的方法；取圖像5121或圖像5122的該位置中的圖像資料的平均的方法。再者，藉由以按照圖像生成用向量5128的大小的時序來顯示所生成的圖像5123，可以使運動圖像的運動平滑，並且可以改善由於保持驅動所致的餘像等而導致的運動圖像的品質降低的問題。
如圖20B所示，在本實施例模式中的運動圖像的插值方法的其他一例中，在使基於在時間上相鄰的兩個輸入圖像而生成的生成圖像在顯示該兩個輸入圖像的時序的間隙進行顯示的情況下，使每個顯示圖像進一步分割成多個子圖像並顯示，從而可以進行運動圖像的插值。在此情況下，除了可以得到由於圖像顯示週期變短而帶來的優點之外，還可以得到由於暗圖像被定期顯示(顯示方法近似於脈衝型)而帶來的優點。就是說，與只將圖像顯示週期設定為圖像輸入週期的1/2的長度的情況相比，可以進一步改善由於餘像等而引起的運動圖像的不清楚。在圖20B的例子中，“輸入”及“生成”可以進行與圖20A的例子同樣的處理，因此省略說明。在圖20B的例子中的“顯示”中，可以將一個輸入圖像或/及生成圖像分割成多個子圖像進行顯示。具體而言，如圖20B所示，藉由將圖像5121分割為子圖像5121a及5121b並依次顯示，使人眼感覺顯示了圖像5121，並藉由將圖像5123分割為子圖像5123a及5123b並依次顯示，使人眼感覺顯示了圖像5123，並藉由將圖像5122分割為子圖像5122a及5122b並依次顯示，使人眼感覺顯示了圖像5122。就是說，作為被人眼感覺的圖像，設為與圖20A的例子同樣的圖像，並且可以使顯示方法近似於脈衝型，因此可以進一步改善由於餘像等而造成的運動圖像的不清楚。此外，雖然在圖20B中子圖像的分割數為兩個，但是不局限於此，而可以使用各種分割數。另外，雖然在圖20B中顯示子圖像的時序為等間隔(1/2)，但是不局限於此，而可以使用各種顯示時序。例如，藉由使暗的子圖像(5121b、5122b、5123b)的顯示時序變早(具體而言，1/4至1/2的時序)，可以使顯示方法進一步近似於脈衝型，因此可以進一步改善由於餘像等而造成的運動圖像的不清楚。或者，藉由使暗的子圖像的顯示時序延遲(具體而言，1/2至3/4的時序)，可以延長明亮的圖像的顯示期間，因此可以提高顯示效率並減少功耗。
本實施例模式中的運動圖像的插值方法的其他例子是檢測出在圖像內運動的物體的形狀並根據運動的物體的形狀而進行不同的處理的例子。圖20C所示的例子與圖20B的例子同樣地表示顯示的時序，但表示所顯示的內容為運動的字元(也稱為滾動文本(scroll text)、字幕、反射式字幕(telop)等)的情況。此外，關於“輸入”及“生成”，可以與圖20B同樣，因此未圖示。有時根據運動的物體的性質，保持驅動中的運動圖像的不清楚的程度不同。尤其在很多情況下，當字元運動時顯著地被識別。這是因為，當看運動的字元時視線務必要追隨字元，因此容易發生保持模糊。而且，因為在很多情況下字元的輪廓清楚，所以有時由於保持模糊而造成的不清楚被進一步強調。就是說，判斷在圖像內運動的物體是否是字元，並且當是字元時還進行特別的處理，這對於減少保持模糊是有效的。具體而言，當對在圖像內運動的物體進行輪廓檢測或/及圖案檢測等而判斷為該物體是字元時，對從同一個圖像分割出的子圖像之間也進行運動插值，並顯示運動的中間狀態，從而可以使運動平滑。當判斷為該物體不是字元時，如圖20B所示，若是從同一個圖像分割出的子圖像，就可以不改變運動的物體的位置而進行顯示。在圖20C的例子中示出判斷為字元的區域5131在上方向上運動的情況，其中，在圖像5121a和圖像5121b中區域5131的位置不同。關於圖像5123a和圖像5123b、圖像5122a和圖像5122b也是同樣。藉由這樣做，關於特別容易觀察保持模糊的運動的字元，可以與通常的運動補償倍速驅動(motion compensation frame rate doubling)相比更平滑地運動，因此可以進一步改善由於餘像等而造成的運動圖像的不清楚。
此外，在本實施例模式中，各附圖所述的內容可以對另外的實施例模式中所述的內容適當地自由進行組合或者置換等。
實施例模式9
在本實施例模式中，說明顯示裝置的一例。
首先，參照圖21A而說明液晶顯示裝置的系統方塊圖的一例。液晶顯示裝置包括電路5361、電路5362、電路5363_1、電路5363_2、像素部5364、電路5365以及照明裝置5366。在像素部5364中，多個佈線5371從電路5362延伸而配置，且多個佈線5372從電路5363_1及電路5363_2延伸而配置。並且，在多個佈線5371與多個佈線5372交叉的各區域中，包括液晶元件等顯示元件的像素5367被配置為矩陣狀。
電路5361具有根據影像信號5360而對電路5362、電路5363_1、電路5363_2及電路5365供應信號、電壓、或者電流等的功能，並且可以用作控制器、控制電路、時序發生器、電源電路、或者調節器等。在本實施例模式中，作為一例，電路5361對電路5362供應信號線驅動電路用啓動信號(SSP)、信號線驅動電路用時鐘信號(SCK)、信號線驅動電路用反相時鐘信號(SCKB)、視頻信號用資料(DATA)、鎖存信號(LAT)。或者，作為一例，電路5361對電路5363_1及電路5363_2供應掃描線驅動電路用啓動信號(GSP)、掃描線驅動電路用時鐘信號(GCK)、以及掃描線驅動電路用反相時鐘信號(GCKB)。或者，電路5361對電路5365供應背光燈控制信號(backlight control signal：BLC)。但是，不局限於此，電路5361可以對電路5362、電路5363_1、電路5363_2、以及電路5365供應上述以外的各種信號、各種電壓、或各種電流等。
電路5362具有根據從電路5361供應的信號(例如，SSP、SCK、SCKB、DATA、LAT)而將視頻信號輸出到多個佈線5371的功能，並且可以用作信號線驅動電路。電路5363_1及電路5363_2具有根據從電路5361供應的信號(GSP、GCK、GCKB)而將掃描信號輸出到多個佈線5372的功能，並且可以用作掃描線驅動電路。電路5365具有根據從電路5361供應的信號(BLC)而控制對照明裝置5366供應的電量、或者時間等、由此對照明裝置5366的亮度(或者平均亮度)進行控制的功能，並且可以用作電源電路。
此外，在對多個佈線5371輸入視頻信號的情況下，多個佈線5371可以用作信號線、視頻信號線、或者源極電極線等。在對多個佈線5372輸入掃描信號的情況下，多個佈線5372可以用作信號線、掃描線、或者閘極線等。但是，不局限於此。
此外，當同一個信號從電路5361輸入到電路5363_1及電路5363_2時，在很多情況下，電路5363_1對多個佈線5372輸出的掃描信號和電路5363_2對多個佈線5372輸出的掃描信號具有大體上相等的時序。從而，可以減小電路5363_1及電路5363_2所驅動的負載。因此，可以擴大顯示裝置。或者，可以使顯示裝置成為高精密。或者，因為可以縮小電路5363_1及電路5363_2所包括的電晶體的通道寬度，所以可以得到窄邊框的顯示裝置。但是，不局限於此，電路5361可以對電路5363_1和電路5363_2分別供應不同信號。
此外，可以省略電路5363_1和電路5363_2中的一方。
此外，可以在像素部5364中新配置電容線、電源線、掃描線等佈線。並且，電路5361可以對這些佈線輸出信號或者電壓等。或者，可以新追加與電路5363_1或電路5363_2同樣的電路，該新追加的電路可以對新追加的佈線輸出掃描信號等信號。
此外，像素5367可以包括EL元件等的發光元件作為顯示元件。在此情況下，如圖21B所示，顯示元件可以發光，所以可以省略電路5365及照明裝置5366。並且，可以將能夠用作電源線的多個佈線5373配置在像素部5364中，以便對顯示元件供應電力。電路5361可以對佈線5373供應稱為電壓(ANO)的電源電壓。該佈線5373既可以根據顏色要素而連接到各像素，又可以共同地連接到所有的像素。
此外，在圖21B中，作為一例而示出電路5361對電路5363_1和電路5363_2分別供應不同信號的情況的一例。電路5361對電路5363_1供應掃描線驅動電路用啓動信號(GSP1)、掃描線驅動電路用時鐘信號(GCK1)、以及掃描線驅動電路用反相時鐘信號(GCKB1)等信號。並且，電路5361對電路5363_2供應掃描線驅動電路用啓動信號(GSP2)、掃描線驅動電路用時鐘信號(GCK2)、以及掃描線驅動電路用反相時鐘信號(GCKB2)等信號。在此情況下，電路5363_1可以只對多個佈線5372中的第奇數行的佈線進行掃描，並且電路5363_2可以只對多個佈線5372中的第偶數行的佈線進行掃描。因此，可以降低電路5363_1及電路5363_2的驅動頻率，所以可以謀求實現功耗的降低。或者，可以增大能夠佈置一級部分的觸發器的面積。因此，可以使顯示裝置成為高精密。或者，可以使顯示裝置大型化。但是，不局限於此，與圖21A同樣，電路5361可以對電路5363_1和電路5363_2供應相同的信號。
此外，與圖21B同樣，在圖21A中，電路5361也可以對電路5363_1和電路5363_2分別供應不同信號。
如上所述，說明了顯示裝置的系統塊的一例。
接著，參照圖22A至22E而說明顯示裝置的結構的一例。
在圖22A中，在與像素部5364相同的基板5380上形成具有對像素部5364輸出信號的功能的電路(例如，電路5362、電路5363_1及電路5363_2等)。並且，電路5361形成在與像素部5364不同的基板上。藉由這樣做，減少外部部件的個數，所以可以謀求實現成本的降低。或者，因為減少對基板5380輸入的信號或者電壓的個數，所以可以減少基板5380與外部部件的連接數。因此，可以謀求實現可靠性的提高或者成品率的提高。
此外，在電路形成在與像素部5364不同的基板上的情況下，該基板可以藉由TAB(Tape Automated Bonding；帶式自動接合)方式安裝到FPC(Flexible Printed Circuit；撓性印刷電路)。或者，該基板可以藉由COG(Chip on Glass；玻璃上晶片)方式安裝到與像素部5364相同的基板5380。
此外，在電路形成在與像素部5364不同的基板上的情況下，可以在該基板上形成利用單晶半導體的電晶體。從而，形成在該基板上的電路可以得到驅動頻率的提高、驅動電壓的提高、輸出信號不均勻的減少等優點。
此外，在很多情況下，從外部電路藉由輸入端子5381輸入信號、電壓、或者電流等。
在圖22B中，驅動頻率低的電路(例如，電路5363_1、電路5363_2)形成在與像素部5364相同的基板5380上。並且，電路5361及電路5362形成在與像素部5364不同的基板上。如此，可以利用遷移率低的電晶體，來構成形成在基板5380上的電路。因此，作為電晶體的半導體層，可以使用非單晶半導體、微晶半導體、有機半導體、或者氧化物半導體等。從而，可以謀求實現顯示裝置的大型化、製程個數的削減、成本的降低、或者成品率的提高等。
此外，如圖22C所示，可以在與像素部5364相同的基板5380上形成電路5362的一部分(電路5362a)，並且在與像素部5364不同的基板上形成電路5362的其他部分(電路5362b)。電路5362a在很多情況下包括可以由遷移率低的電晶體構成的電路(例如，移位寄存器、選擇器、開關等)。並且，電路5362b在很多情況下包括較佳由遷移率高且特性不均勻小的電晶體構成的電路(例如，移位暫存器、鎖存電路、緩衝電路、DA轉換電路、AD轉換電路等)。藉由這樣做，與圖22B同樣，作為電晶體的半導體層，可以使用非單晶半導體、微晶半導體、有機半導體、或者氧化物半導體等，並且可以謀求實現外部部件的削減。
在圖22D中，具有對像素部5364輸出信號的功能的電路(例如，電路5362、電路5363_1、以及電路5363_2等)以及具有控制這些電路的功能的電路(例如，電路5361)形成在與像素部5364不同的基板上。如此，可以將像素部和其週邊電路形成在不同的基板上，所以可以謀求實現成品率的提高。
此外，與圖22D同樣，在圖22A至22C中，也可以將電路5363_1及電路5363_2形成在與像素部5364不同的基板上。
在圖22E中，在與像素部5364相同的基板5380上形成電路5361的一部分(電路5361a)，並且在與像素部5364不同的基板上形成電路5361的其他部分(電路5361b)。電路5361a在很多情況下包括可以由遷移率低的電晶體構成的電路(例如，開關、選擇器、位準轉移電路等)。並且，電路5361b在很多情況下包括較佳由遷移率高且特性不均勻小的電晶體構成的電路(例如，移位暫存器、時序發生器、振盪器、調節器、或者類比緩衝器等)。
此外，在圖22A至22D中，也可以將電路5361a形成在與像素部5364相同的基板上，並且將電路5361b形成在與像素部5364不同的基板上。
此外，在本實施例模式中，各附圖所述的內容可以對另外的實施例模式中所述的內容適當地自由進行組合或者置換等。
實施例模式10
在本實施例模式中，示出電晶體及電容器的製造製程的一例。特別地，說明當作為半導體層而使用氧化物半導體時的製造製程。作為氧化物半導體層，可以使用以InMO3 (znO)m (m>0)表示的層。此外，作為M，有從Ga、Fe、Ni、Mn及Co中選擇的一種金屬元素或者多種金屬元素等。例如，除了有選擇Ga作為M的情況以外，還有選擇Ga和Ni、或者Ga和Fe等選擇Ga以外的上述金屬元素的情況。此外，在氧化物半導體中，有如下氧化物半導體：除了包括作為M的金屬元素以外，還包括作為雜質元素的Fe、Ni等過渡金屬元素或者該過渡金屬的氧化物。可以將這種薄膜表示為In-Ga-zn-O類非單晶膜。此外，作為氧化物半導體，可以使用znO。此外，氧化物半導體層的可動離子、典型為鈉的濃度較佳為5×1018 /cm3 以下，更佳為1×1018 /cm3 以下，因為可以抑制電晶體的電特性的變化。但是，不局限於此，可以使用其他各種材料的氧化物半導體作為半導體層。或者，作為半導體層，可以使用單晶半導體、多晶半導體、微晶(微晶體(microcrystal)、或者奈米晶體)半導體、非晶(amorphous)半導體、或者各種非單晶半導體等。
參照圖23A至23C而說明電晶體、以及電容器的製造製程的一例。圖23A至23C是電晶體5441、以及電容器5442的製造製程的一例。電晶體5441是反交錯型薄膜電晶體的一例，是在氧化物半導體層上經由源極電極或汲極電極而設置有佈線的電晶體的例子。
首先，藉由濺射法在基板5420的整個表面上形成第一導電層。接著，藉由利用由使用第一光掩模的光微影製程形成的抗蝕劑掩模對第一導電層選擇性地進行蝕刻，形成導電層5421、以及導電層5422。導電層5421可以用作閘極電極，並且導電層5422可以用作電容器的一個電極。但是，不局限於此，導電層5421及導電層5422可以具有用作佈線、閘極電極、或者電容器的電極的部分。此後，去掉抗蝕劑掩模。
接著，藉由利用電漿CVD法或者濺射法在整個表面上形成絕緣層5423。絕緣層5423可以用作閘極絕緣層，形成為覆蓋導電層5421以及導電層5422。此外，在很多情況下，絕緣層5423的厚度為50nm至250nm。
此外，在使用氧化矽層作為絕緣層5423的情況下，可以藉由使用了有機矽烷氣體的CVD法來形成氧化矽層。作為有機矽烷氣體，可以使用四乙氧基矽烷(TEOS：化學式為Si(OC2 H5 )4 )、四甲基矽烷(TMS：化學式為Si(CH3 )4 )、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2 H5 )3 )、三(二甲氨基)矽烷(SiH(N(CH3 )2 )3 )等含有矽的化合物或者氧化釔(Y2 O3 )。
接著，藉由利用由使用第二光掩模的光微影製程形成的抗蝕劑掩模對絕緣層5423選擇性地進行蝕刻，形成到達導電層5421的接觸孔5424。此後，去掉抗蝕劑掩模。但是，不局限於此，可以省略接觸孔5424。或者，可以在形成氧化物半導體層後形成接觸孔5424。到此為止的步驟的截面圖相當於圖23A。
接著，藉由濺射法在整個表面上形成氧化物半導體層。但是，不局限於此，可以藉由濺射法形成氧化物半導體層，並且在該氧化物半導體層上還形成n+ 層。此外，在很多情況下，氧化物半導體層的膜厚為5nm至200nm。
此外，較佳在藉由濺射法形成氧化物半導體層之前，進行引入氬氣體來產生電漿的反濺射。藉由該反濺射，可以去掉附著在絕緣層5423的表面及接觸孔5424的底面的灰塵。反濺射是如下方法：不對靶一側施加電壓，而在氬氣氛下對基板一側使用RF電源來施加電壓從而在基板上形成電漿，以進行表面的改性。但是，不局限於此，可以使用氮、氦等而替代氬氣氛。或者，可以在對氬氣氛添加氧、N2 O等的氣氛中進行。或者，可以在對氬氣氛添加Cl2 、CF4 等的氣氛中進行。此外，當進行反濺射時，絕緣層5423的表面較佳被削減2nm至10nm左右。藉由在這種電漿處理後，以不暴露於大氣的方式形成氧化物半導體層，從而不會使灰塵或水分附著到閘極絕緣層和半導體層的介面，所以是很有用的。
接著，利用第三光掩模對氧化物半導體層選擇性地進行蝕刻。此後，去掉抗蝕劑掩模。
接著，藉由濺射法在整個表面上形成第二導電層。接著，藉由利用由使用第四光掩模的光微影製程形成的抗蝕劑掩模對第二導電層選擇性地進行蝕刻，形成導電層5429、導電層5430、以及導電層5431。導電層5429藉由接觸孔5424連接到導電層5421。導電層5429以及導電層5430可以用作源極電極或者汲極電極，並且導電層5431可以用作電容器的另一個電極。但是，不局限於此，導電層5429、導電層5430以及導電層5431可以包括用作佈線、源極電極或汲極電極、或者電容器的電極的部分。
此外，此後，在進行熱處理(例如，200℃至600℃)的情況下，較佳使第二導電層具有承受該熱處理的耐熱性。因此，作為第二導電層，較佳採用組合Al和耐熱性導電材料(例如，Ti、Ta、W、Mo、Cr、Nd、Sc、Zr、Ce等元素；組合這些元素的合金；或者以這些元素為成分的氮化物；等等)而成的材料。但是，不局限於此，藉由使第二導電膜具有疊層結構，可以使第二導電膜具有耐熱性。例如，可以在Al上下設置Ti或Mo等耐熱性導電材料。
此外，較佳在藉由濺射法形成第二導電層之前，進行引入氬氣體來產生電漿的反濺射，以去掉附著在絕緣層5423的表面、氧化物半導體層的表面及接觸孔5424的底面的灰塵。但是，不局限於此，可以使用氮、氦等而替代氬氣氛。或者，可以在對氬氣氛添加氧、氫、N2 O等的氣氛中進行。或者，可以在對氬氣氛添加Cl2 、CF4 等的氣氛中進行。
此外，當對第二導電層進行蝕刻時，還對氧化物半導體層的一部分進行蝕刻，以形成氧化物半導體層5425。藉由該蝕刻，與導電層5421重疊的部分的氧化物半導體層5425、或者在上方沒有形成第二導電層的部分的氧化物半導體層5425被削減，所以在很多情況下變薄。但是，不局限於此，氧化物半導體層可以不受到蝕刻。但是，當在氧化物半導體層之上形成n+ 層時，在很多情況下氧化物半導體層受到蝕刻。此後，去掉抗蝕劑掩模。在該蝕刻結束的步驟，電晶體5441和電容器5442完成。到此為止的步驟的截面圖相當於圖23B。
在此，當在藉由濺射法形成第二導電層之前進行反濺射時，有時絕緣層5423的露出部較佳被削減2nm至10nm左右。因此，有時在絕緣層5423形成凹部。或者，藉由在對第二導電層進行蝕刻而形成導電層5429、導電層5430、以及導電層5431後進行反濺射，如圖23B所示，有時導電層5429、導電層5430、以及導電層5431的端部彎曲。
接著，在大氣氣氛或氮氣氣氛下進行200℃至600℃的加熱處理。藉由該熱處理，進行In-Ga-Zn-O類非單晶層的在原子級上的重新排列。藉由該熱處理，阻礙載流子的移動的應變被解除，所以在此的熱處理(也包括光退火)是很重要的。此外，對進行該加熱處理的時序沒有限制，只要在形成氧化物半導體後，就可以以各種時序進行。
接著，在整個表面上形成絕緣層5432。絕緣層5432既可以採用單層結構，又可以採用疊層結構。例如，在使用有機絕緣層作為絕緣層5432的情況下，塗敷作為有機絕緣層的材料的組成物，並且在大氣氣氛或氮氣氣氛下進行200℃至600℃的熱處理，以形成有機絕緣層。如此，藉由形成與氧化物半導體層接觸的有機絕緣層，可以製造電特性的可靠性高的薄膜電晶體。此外，在使用有機絕緣層作為絕緣層5432的情況下，可以在有機絕緣層下設置氮化矽膜、或者氧化矽膜。
此外，在圖23C中示出使用非感光性樹脂而形成絕緣層5432的情況，所以在形成接觸孔的區域的截面中絕緣層5432的端部有棱角。然而，當使用感光性樹脂而形成絕緣層5432時，可以在形成接觸孔的區域的截面中，使絕緣層5432的端部彎曲。其結果，提高後面形成的第三導電層或者像素電極的覆蓋率。
此外，可以根據材料而採用浸漬、噴塗、噴墨法、印刷法、刮刀、輥塗機、幕塗機、刮刀塗布機等而替代塗敷組成物。
此外，可以不進行形成氧化物半導體層後的加熱處理而在對作為有機絕緣層的材料的組成物進行加熱處理的同時對氧化物半導體層進行加熱處理。
此外，以200nm至5μm，較佳以300nn至1μm的厚度形成絕緣層5432。
接著，在整個表面上形成第三導電層。接著，藉由利用由使用第五光掩模的光微影製程形成的抗蝕劑掩模對第三導電層選擇性地進行蝕刻，形成導電層5433、以及導電層5434。到此為止的步驟的截面圖相當於圖23C。導電層5433以及導電層5434可以用作佈線、像素電極、反射電極、透明電極、或者電容器的電極。特別地，因為導電層5434連接到導電層5422，所以它可以用作電容器5442的電極。但是，不局限於此，可以具有連接第一導電層和第二導電層的功能。例如，藉由連接導電層5433和導電層5434，可以藉由第三導電層(導電層5433以及導電層5434)而連接導電層5422和導電層5430。
此外，電容器5442具有由導電層5422和導電層5434夾住導電層5431的結構，所以可以增大電容器5442的電容值。但是，不局限於此，可以省略導電層5422和導電層5434中的一方。
此外，可以在藉由濕蝕刻去掉抗蝕劑掩模後，在大氣氣氛或者氮氣氛下進行200℃至600℃的加熱處理。
藉由上述製程，可以製造電晶體5441和電容器5442。
此外，如圖23D所示，可以在氧化物半導體層5425之上形成絕緣層5435。絕緣層5435具有當第二導電層被構圖時防止氧化物半導體層被削減的功能，並且用作通道截斷膜(channel stop film)。因此，可以使氧化物半導體層的膜厚變薄，所以可以謀求實現電晶體的驅動電壓的降低、截止電流的降低、汲極電流的導通/截止比的提高、或者S值的改善等。此外，絕緣層5435可以藉由如下製程來形成：在整個表面上連續形成氧化物半導體層和絕緣層，然後利用由使用光掩模的光微影製程形成的抗蝕劑掩模對該絕緣層選擇性地進行構圖。此後，在整個表面上形成第二導電層，並且與第二導電層一起對氧化物半導體層進行構圖。就是說，可以藉由使用同一個掩模(中間掩模(光罩))對氧化物半導體層和第二導電層進行構圖。在此情況下，在第二導電層之下一定形成氧化物半導體層。如此，可以不增加製程數而形成絕緣層5435。在這種製造製程中，在很多情況下，在第二導電層之下形成氧化物半導體層。但是，不局限於此，可以在對氧化物半導體層進行構圖後，在整個表面上形成絕緣層，並且對該絕緣層進行構圖，以形成絕緣層5435。
此外，在圖23D中，電容器5442具有由導電層5422和導電層5431夾住絕緣層5423和氧化物半導體層5436的結構。但是，可以省略氧化物半導體層5436。並且，導電層5430和導電層5431經由對第三導電層進行構圖而形成的導電層5437彼此連接。作為一例，這種結構可以用於液晶顯示裝置的像素。例如，電晶體5441可以用作開關電晶體，並且電容器5442可以用作儲存電容器。並且，導電層5421、導電層5422、導電層5429、導電層5437各自可以用作閘極線、電容線、源極電極線、像素電極。但是，不局限於此。此外，與圖23D同樣，在圖23C中，也可以使導電層5430和導電層5431經由第三導電層彼此連接。
此外，如圖23E所示，可以在對第二導電層進行構圖後形成氧化物半導體層5425。藉由這樣做，當第二導電層被構圖時，不會形成氧化物半導體層，所以氧化物半導體層不被削減。因此，可以使氧化物半導體層的膜厚變薄，所以可以謀求實現電晶體的驅動電壓的降低、截止電流的降低、汲極電流的導通/截止比的提高、或者S值的改善等。此外，氧化物半導體層5425可以藉由如下製程來形成：在對第二導電層進行構圖後，在整個表面上形成氧化物半導體層，然後利用由使用光掩模的光微影製程形成的抗蝕劑掩模對氧化物半導體層選擇性地進行構圖。
此外，在圖23E中，電容器具有由導電層5422和藉由對第三導電層進行構圖而形成的導電層5439夾住絕緣層5423和絕緣層5432的結構。並且，導電層5422和導電層5430經由對第三導電層進行構圖而形成的導電層5438彼此連接。再者，導電層5439與藉由對第二導電層進行構圖而形成的導電層5440連接。此外，與圖23E同樣，在圖23C及23D中，也可以使導電層5430和導電層5422經由導電層5438彼此連接。
此外，藉由使氧化物半導體層(或者通道層)的膜厚比在電晶體截止時的耗盡層薄，可以造成完全耗盡狀態(complete depletion state)。如此，可以降低截止電流。為實現此，氧化物半導體層的膜厚較佳為20nm以下，更佳為10nm以下，特別佳為6nm以下。
此外，為了謀求實現電晶體的工作電壓的降低、截止電流的降低、汲極電流的導通/截止比的提高、或者S值的改善等，而較佳使氧化物半導體層的膜厚在構成電晶體的層之中最薄。例如，氧化物半導體層的膜厚較佳比絕緣層5423薄。氧化物半導體層的膜厚更較佳為絕緣層5423的1/2以下。更佳的是，氧化物半導體層的膜厚為絕緣層5423的1/5以下。特別佳的是，氧化物半導體層的膜厚為絕緣層5423的1/10以下。但是，不局限於此，為了提高可靠性，可以使氧化物半導體層的膜厚比絕緣層5423厚。特別地，如圖23C所示，在氧化物半導體層被削減的情況下，氧化物半導體層的膜厚較佳為厚，所以氧化物半導體層的膜厚可以比絕緣層5423厚。
此外，為了提高電晶體的耐壓性，絕緣層5423的膜厚較佳比第一導電層厚。更較佳的是，絕緣層5423的膜厚為第一導電層的5/4以上。特別較佳的是，絕緣層5423的膜厚為第一導電層的4/3以上。但是，不局限於此，為了提高電晶體的遷移率，可以使絕緣層5423的膜厚比第一導電層薄。
此外，作為本實施例模式的基板、絕緣膜、導電膜、以及半導體層，可以使用與其他實施例模式中所述的材料、或者本說明書中所述的材料同樣的材料。
此外，在本實施例模式中，各附圖所述的內容可以對另外的實施例模式中所述的內容適當地自由進行組合或者置換等。
實施例模式11
在本實施例模式中，參照圖24A、24B及24C而說明電晶體的結構的一例。
圖24A是頂閘型電晶體的結構的一例。圖24B是底閘型電晶體的結構的一例。圖24C是利用半導體基板製造的電晶體的結構的一例。
圖24A示出：基板5260；形成在基板5260之上的絕緣層5261；形成在絕緣層5261之上並且包括區域5262a、區域5262b、區域5262c、區域5262d、以及區域5262e的半導體層5262；以覆蓋半導體層5262的方式形成的絕緣層5263；形成在半導體層5262及絕緣層5263之上的導電層5264；形成在絕緣層5263及導電層5264之上的包括開口部的絕緣層5265；形成於絕緣層5265之上及絕緣層5265的開口部的導電層5266；形成在導電層5266之上及絕緣層5265之上並且包括開口部的絕緣層5267；形成於絕緣層5267之上及絕緣層5267的開口部的導電層5268；形成在絕緣層5267之上及導電層5268之上並且包括開口部的絕緣層5269；形成於絕緣層5269之上及絕緣層5269的開口部的發光層5270；以及形成在絕緣層5269之上及發光層5270之上的導電層5271。
圖24B示出：基板5300；形成在基板5300之上的導電層5301；以覆蓋導電層5301的方式形成的絕緣層5302；形成在導電層5301及絕緣層5302之上的半導體層5303a；形成在半導體層5303a之上的半導體層5303b；形成在半導體層5303b之上及絕緣層5302之上的導電層5304；形成在絕緣層5302之上及導電層5304之上並且包括開口部的絕緣層5305；形成於絕緣層5305之上及絕緣層5305的開口部的導電層5306；配置在絕緣層5305之上及導電層5306之上的液晶層5307；以及形成在液晶層5307之上的導電層5308。
圖24C示出：包括區域5353及區域5355的半導體基板5352；形成在半導體基板5352之上的絕緣層5356；形成在半導體基板5352之上的絕緣層5354；形成在絕緣層5356之上的導電層5357；形成在絕緣層5354、絕緣層5356、以及導電層5357之上並且包括開口部的絕緣層5358；以及形成於絕緣層5358之上及絕緣層5358的開口部的導電層5359。如此，在區域5350和區域5351中分別製造電晶體。
絕緣層5261可以用作基底膜。絕緣層5354用作元件間分離層(例如，場氧化膜)。絕緣層5263、絕緣層5302、絕緣層5356可以用作閘極絕緣膜。導電層5264、導電層5301、導電層5357可以用作閘極電極。絕緣層5265、絕緣層5267、絕緣層5305及絕緣層5358可以用作層間膜或者平坦化膜。導電層5266、導電層5304、以及導電層5359可以用作佈線、電晶體的電極、或者電容器的電極等。導電層5268以及導電層5306可以用作像素電極、或者反射電極等。絕緣層5269可以用作分隔壁。導電層5271及導電層5308可以用作對電極或者公共電極等。
作為基板5260及基板5300的一例，有玻璃基板、石英基板、單晶基板(例如，矽基板)、SOI基板、塑膠基板、金屬基板、不銹鋼基板、具有不銹鋼‧鋼‧箔的基板、鎢基板、具有鎢‧箔的基板或者撓性基板等。作為玻璃基板的一例，有鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等。作為撓性基板的一例，有如下具有撓性的合成樹脂：以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)為典型的塑膠；丙烯酸樹脂；等等。此外，還有襯紙薄膜(聚丙烯、聚酯、乙烯基、聚氟化乙烯、氯乙烯等)、包括纖維狀材料的紙、基材薄膜(聚酯、聚醯胺、聚醯亞胺、無機蒸鍍薄膜、紙類等)等。
作為一例，半導體基板5352可以採用具有n型或p型的導電性的單晶Si基板。但是，不局限於此，可以採用與基板5260同樣的基板。作為一例，區域5353是對半導體基板5352添加有雜質的區域，並且用作阱(well)。例如，在半導體基板5352具有p型導電性的情況下，區域5353具有n型導電性，並且用作n阱。另一方面，在半導體基板5352具有n型導電性的情況下，區域5353具有p型導電性，並且用作p阱。作為一例，區域5355是對半導體基板5352添加有雜質的區域，並且用作源區或汲區。此外，可以在半導體基板5352中形成LDD區域。
作為絕緣層5261的一例，有氧化矽(SiOx)膜、氮化矽(SiNx)膜、氧氮化矽(SiOxNy)(x>y)膜、氮氧化矽(SiNxOy)(x>y)膜等具有氧或氮的膜、或者這些的疊層結構等。作為在絕緣層5261由兩層結構設置的情況下的一例，作為第一層的絕緣層而可以設置氮化矽膜，並且作為第二層的絕緣層而可以設置氧化矽膜。作為在絕緣層5261由三層結構設置的情況下的一例，作為第一層的絕緣層而可以設置氧化矽膜，作為第二層的絕緣層而可以設置氮化矽膜，並且作為第三層的絕緣層而可以設置氧化矽膜。
作為半導體層5262、半導體層5303a以及半導體層5303b的一例，有非單晶半導體(非晶矽、多晶矽、微晶矽等)、單晶半導體、化合物半導體或者氧化物半導體(ZnO、InGaZnO、SiGe、GaAs、IZO、ITO、SnO、TiO、AlZnSnO(AZTO))、有機半導體、或者碳奈米管等。
此外，例如，區域5262a處於沒有對半導體層5262添加雜質的本征的狀態，並且用作通道區域。但是，可以對區域5262a添加微量的雜質，並且添加到區域5262a的雜質的濃度較佳比添加到區域5262b、區域5262c、區域5262d、或者區域5262e的雜質的濃度低。區域5262b及區域5262d是以低濃度添加有雜質的區域，並且用作LDD(Lightly Doped Drain：輕摻雜漏)區域。但是，可以省略區域5262b及區域5262d。區域5262c及區域5262e是對半導體層5262以高濃度添加雜質的區域，並且用作源區或汲區。
此外，半導體層5303b是添加有磷等作為雜質元素的半導體層，並且具有n型導電性。
此外，當作為半導體層5303a而使用氧化物半導體、或者化合物半導體時，可以省略半導體層5303b。
作為絕緣層5263、絕緣層5302、以及絕緣層5356的一例，有氧化矽(SiOx)膜、氮化矽(SiNx)膜、氧氮化矽(SiOxNy)(x>y)膜、氮氧化矽(SiNxOy)(x>y)膜等具有氧或氮的膜、或者這些的疊層結構等。
作為導電層5264、導電層5266、導電層5268、導電層5271、導電層5301、導電層5304、導電層5306、導電層5308、導電層5357以及導電層5359的一例，有單層結構的導電膜或者這些的疊層結構等。作為該導電膜的一例，有從由鋁(Al)、鉭(Ta)、鈦(Ti)、鉬(Mo)、鎢(W)、釹(Nd)、鉻(Cr)、鎳(Ni)、鉑(Pt)、金(Au)、銀(Ag)、銅(Cu)、錳(Mn)、鈷(Co)、鈮(Nb)、矽(Si)、鐵(Fe)、鈀(Pd)、碳(C)、鈧(Sc)、鋅(zn)、磷(P)、硼(B)、砷(As)、鎵(Ga)、銦(In)、錫(Sn)、氧(O)、鋯(Zr)、鈰(Ce)構成的組中選擇的一種元素的單質膜、或者包含從上述組中選擇的一種或多種元素的化合物等。作為該化合物的一例，有包含從上述組中選擇的一種或多種元素的合金(氧化銦錫(ITO)、氧化銦鋅(IZO)、包含氧化矽的氧化銦錫(ITSO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化錫鎘(CTO)、鋁釹(Al-Nd)、鋁鎢(Al-W)、鋁鋯(Al-zr)、鋁鈦(Al-Ti)、鋁鈰(Al-Ce)、鎂銀(Mg-Ag)、鉬鈮(Mo-Nb)、鉬鎢(Mo-W)、鉬鉭(Mo-Ta)等合金材料)、從上述組中選擇的一種或多種元素和氮的化合物(氮化鈦、氮化鉭、氮化鉬等氮化膜)、或者從上述組中選擇的一種或多種元素和矽的化合物(矽化鎢、矽化鈦、矽化鎳、鋁矽、鉬矽等矽化物膜)等。此外，還有碳奈米管、有機奈米管、無機奈米管、或者金屬奈米管等奈米管材料。
此外，矽(Si)可以包含n型雜質(磷等)或p型雜質(硼等)。藉由將雜質包含在矽中，可以提高導電率，並且該矽可以起到與通常的導體相同的作用。因此，可以容易將該矽用作佈線或電極等。
另外，作為矽，可以採用單晶、多晶(多晶矽)、微晶(微晶矽)等的具有各種結晶性的矽、或者非晶(非晶矽)等的沒有結晶性的矽等。藉由使用單晶矽或多晶矽作為矽，可以降低佈線、電極、導電層、導電膜、端子等的電阻。藉由使用非晶矽或微晶矽作為矽，可以以簡單的製程形成佈線等。
此外，在使用矽等半導體材料作為導電層的情況下，可以與電晶體所包括的半導體層一起形成矽等半導體材料。
此外，由於鋁或銀的導電率高，因此可以減少信號延遲。再者，由於對鋁或銀容易進行蝕刻，因此容易進行構圖，並可以進行精細的加工。
此外，由於銅的導電率高，因此可以減少信號延遲。在使用銅作為導電層時，較佳採用疊層結構以提高緊密性。
此外，鉬或鈦是較佳的，因為它們具有如下優點：即使與氧化物半導體(ITO、IZO等)或矽接觸，也不會產生不良；容易進行蝕刻；耐熱性高等。因此，作為與氧化物半導體或矽接觸的導電層，較佳使用鉬或鈦。
此外，鎢具有耐熱性高等的優點，所以是較佳的。
此外，因為釹具有耐熱性高等的優點，所以是較佳的。特別是，藉由採用釹和鋁的合金材料作為導電層，鋁不容易產生小丘。但是，不局限於此，藉由採用鋁與鉭、鋯、鈦或鈰的合金材料，鋁也不容易產生小丘。特別是，鋁與鈰的合金材料可以大幅度地減少電弧。
此外，ITO、IZO、ITSO、ZnO、Si、SnO、CTO、或者碳奈米管等具有透光性，所以可以將這些材料用於像素電極、對電極、或公共電極等透過光的部分。特別是，較佳使用IZO，因為對IZO容易進行蝕刻並且容易加工。IZO不容易引起當蝕刻時留下渣滓的問題。因此，藉由使用IZO作為像素電極，可以減少給液晶元件或發光元件帶來的故障(短路、取向無序等)。
此外，導電層既可以採用單層結構，又可以採用疊層結構。藉由採用單層結構，可以使佈線、電極、導電層、導電膜、端子等的製造製程簡化，並可以減少製程日數，並且可以降低成本。另一方面，藉由採用疊層結構，可以有效地利用各種材料的優點並且減少缺點，從而可以形成高性能的佈線、電極等。例如，藉由在多層結構中包括低電阻材料(鋁等)，可以謀求實現佈線的低電阻化。作為另一例子，藉由採用低耐熱性材料被夾在高耐熱性材料之間的疊層結構，可以有效地利用低耐熱性材料的優點並且提高佈線、電極等的耐熱性。作為這種疊層結構的一例，較佳採用包括鋁的層被夾在包括鉬、鈦、釹等的層之間的疊層結構。
此外，在佈線、電極等彼此直接接觸的情況下，它們可能彼此受到負面影響。例如，一個佈線或電極等可能進入另一個佈線或電極等的材料中而改變其性質，因此不能發揮本來的作用。作為另一例子，當形成或製造高電阻部分時，有時發生問題並且不能正常地製造。在這種情況下，可以利用不容易與其他材料起反應的材料夾住或覆蓋與其他材料起反應而改變性質的材料。例如，在連接ITO和鋁的情況下，可以在ITO和鋁之間插入鈦、鉬、釹合金等。例如，在連接矽和鋁的情況下，可以在矽和鋁之間插入鈦、鉬、釹合金。
此外，可以將這些材料用於佈線、電極、導電層、導電膜、端子、通路、插頭等。
作為絕緣層5265、絕緣層5267、絕緣層5269、絕緣層5305及絕緣層5358的一例，有單層結構的絕緣層或者這些的疊層結構等。作為該絕緣層的一例，有氧化矽(SiOx)膜、氮化矽(SiNx)膜、氧氮化矽(SiOxNy)(x>y)膜、氮氧化矽(SiNxOy)(x>y)膜等具有氧或氮的膜；DLC(類金剛石碳)膜等具有碳的膜；矽烷氧樹脂、環氧、聚醯亞胺、聚醯胺、聚乙烯基苯酚、苯並環丁烯、或者丙烯酸樹脂等有機材料等。
作為發光層5270的一例，有有機EL元件或者無機EL元件等。作為有機EL元件的一例，有由電洞注入材料構成的電洞注入層、由電洞傳輸材料構成的電洞傳輸層、由發光材料構成的發光層、由電子傳輸材料構成的電子傳輸層、由電子注入材料構成的電子注入層等；混合上述材料中的多種材料而成的層的單層結構；這些層的疊層結構；等等。
作為液晶層5307的一例，有向列液晶、膽甾相(cholesteric)液晶、近晶相液晶、盤狀液晶、熱致液晶、溶致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC)、鐵電液晶、反鐵電液晶、主鏈型液晶、側鏈型高分子液晶、電漿定址液晶(PALC)、香蕉型液晶等。另外，作為液晶的驅動方式，有TN(Twisted Nematic：扭轉向列)模式、STN(Super Twisted Nematic：超扭轉向列)模式、IPS(In-Plane-Switching：平面內切換)模式、FFS(Fringe Field Switching：邊緣場切換)模式、MVA(Multi-domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直取向構型)模式、ASV(Advanced Super View：流動超視覺)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微胞)模式、OCB(Optically Compensated Birefringence：光學補償彎曲)模式、ECB(Electrically Controlled Birefringence：電控雙折射)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電性液晶)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散液晶)模式、賓主模式、藍相(Blue Phase)模式等。
此外，在絕緣層5305之上及導電層5306之上可以形成用作取向膜的絕緣層、用作突起部的絕緣層等。
此外，在導電層5308之上可以形成用作濾色片、黑矩陣或者突起部的絕緣層等。在導電層5308之下可以形成用作取向膜的絕緣層。
此外，在圖24A的截面結構中，可以省略絕緣層5269、發光層5270以及導電層5271並且將圖24B所示的液晶層5307、導電層5308形成在絕緣層5267之上及導電層5268之上。
此外，在圖24B的截面結構中，可以省略液晶層5307、導電層5308並且將圖24A所示的絕緣層5269、發光層5270及導電層5271形成在絕緣層5305之上及導電層5306之上。
此外，在圖24C的截面結構中，可以將圖24A所示的絕緣層5269、發光層5270及導電層5271形成在絕緣層5358及導電層5359之上。或者，可以將圖24B所示的液晶層5307、導電層5308形成在絕緣層5267之上及導電層5268之上。
此外，在本實施例模式中，各附圖所述的內容可以對另外的實施例模式中所述的內容適當地自由進行組合或者置換等。
實施例模式12
在本實施例模式中，說明電子設備的例子。
圖26A至26H、圖27A至27D是示出電子設備的圖。這些電子設備可以包括框體9630、顯示部9631、揚聲器9633、LED燈9634、操作鍵9635、連接端子9636、感測器9637(它包括測定如下因素的功能：力、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風9638等。
圖26A示出移動電腦，該移動電腦除了上述以外還可以包括開關9670、紅外埠9671等。圖26B示出具備記錄媒體的可攜式圖像再現裝置(例如DVD再現裝置)，該可攜式圖像再現裝置除了上述以外還可以包括第二顯示部9632、記錄媒體讀取部9672等。圖26C示出護目鏡型顯示器，該護目鏡型顯示器除了上述以外還可以包括第二顯示部9632、支撐部9673、耳機9674等。圖26D示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括記錄媒體讀取部9672等。圖26E示出具有電視接收功能的數位相機，該數位相機除了上述以外還可以包括天線9675、快門按鈕9676、圖像接收部9677等。圖26F示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括第二顯示部9632、記錄媒體讀取部9672等。圖26G示出電視接收機，該電視接收機除了上述以外還可以包括調諧器、圖像處理部等。圖26H示出可攜式電視接收機，該可攜式電視接收機除了上述以外還可以包括能夠收發信號的充電器9678等。圖27A示出顯示器，該顯示器除了上述以外還可以包括支撐台9679等。圖27B示出影像拍攝裝置，該影像拍攝裝置除了上述以外還可以包括外部連接埠9680、快門按鈕9676、圖像接收部9677等。圖27C示出電腦，該電腦除了上述以外還可以包括定位裝置9681、外部連接埠9680、讀取/寫入器9682等。圖27D示出移動電話機，該移動電話機除了上述以外還可以包括發送部、接收部、用於移動電話/移動終端的單波段播放(one-segment broadcasting)部分接收服務用調諧器等。
圖26A至26H、圖27A至27D所示的電子設備可以具有各種功能。例如，可以具有如下功能：將各種資訊(靜態圖像、動態圖像、文本圖像等)顯示在顯示部上的功能；觸控面板功能；顯示日曆、日期或時刻等的功能；藉由利用各種軟體(程式)控制處理的功能；無線通信功能；藉由利用無線通信功能來連接到各種電腦網路的功能；藉由利用無線通信功能進行各種資料的發送或接收的功能；讀出儲存在記錄媒體中的程式或資料並將它顯示在顯示部上的功能；等等。再者，在具有多個顯示部的電子設備中，可以具有如下功能：一個顯示部主要顯示圖像資訊，而另一個顯示部主要顯示文字資訊；或者，在多個顯示部上顯示考慮到視差的圖像來顯示立體圖像；等等。再者，在具有圖像接收部的電子設備中，可以具有如下功能：拍攝靜態圖像；拍攝動態圖像；對所拍攝的圖像進行自動或手動校正；將所拍攝的圖像儲存在記錄媒體(外部或內置於影像拍攝裝置)中；將所拍攝的圖像顯示在顯示部上；等等。此外，圖26A至26H、圖27A至27D所示的電子設備可具有的功能不局限於上述功能，可以具有各種各樣的功能。
本實施例模式所述的電子設備的特徵在於具有用來顯示某些資訊的顯示部。因為電子設備在其顯示部中降低了電晶體的特性不均勻的影響，所以可以顯示非常均勻的圖像。
下面，說明半導體裝置的應用例子。
圖27E表示將半導體裝置和建築物設置為一體的例子。圖27E包括框體9730、顯示部9731、作為操作部的遙控單元9732、揚聲器9733等。半導體裝置被結合到建築物內作為壁掛式，不需要使設置的空間變大就能夠進行設置。
圖27F表示在建築物內將半導體裝置和建築物設置為一體的另一個例子。顯示面板9741被結合到浴室9742內，洗澡的人可以觀看顯示面板9741。
此外，在本實施例模式中，舉出牆、浴室作為建築物的例子。但是，本實施例模式不局限於此，可以將半導體裝置安裝到各種建築物。
下面，表示將半導體裝置和移動體設置為一體的例子。
圖27G表示將半導體裝置設置到汽車的例子。顯示面板9761被安裝到汽車的車體9762，並且可以根據需要而顯示車體的工作或從車體內部或外部輸入的資訊。另外，也可以具有導航功能。
圖27H表示將半導體裝置和旅客用飛機設置為一體的例子。圖27H表示在將顯示面板9782設置在旅客用飛機的座位上方的天花板9781上的情況下的使用形狀。顯示面板9782藉由絞鏈部9783被結合到天花板9781，並且乘客藉由鉸鏈部9783的伸縮而可以觀看顯示面板9782。顯示面板9782具有藉由乘客的操作來顯示資訊的功能。
此外，在本實施例模式中，舉出汽車、飛機作為移動體，但是不限於此而可以設置在各種移動體諸如自動二輪車、自動四輪車(包括汽車、公共汽車等)、電車(包括單軌、鐵路等)、以及船舶等。
此外，在本實施例模式中，各附圖所述的內容可以對另外的實施例模式中所述的內容適當地自由進行組合或者置換等。
101．．．電晶體
102．．．電容器
103．．．佈線
104．．．佈線
105．．．顯示元件
106．．．佈線
107．．．電路元件
108．．．佈線
201．．．開關
202．．．開關
203．．．開關
204．．．開關
205．．．開關
206．．．佈線
207．．．開關
208．．．佈線
301．．．開關
303．．．開關
305．．．開關
306．．．佈線
307．．．開關
308．．．佈線
401．．．開關
403．．．開關
405．．．開關
406．．．佈線
407．．．開關
408．．．佈線
501．．．開關
503．．．開關
505．．．開關
506．．．佈線
507．．．開關
508．．．佈線
601．．．開關
603．．．開關
605．．．開關
606．．．佈線
607．．．開關
608．．．佈線
101A．．．電晶體
101B．．．電晶體
101M．．．電晶體
102A．．．電容器
102B．．．電容器
102M．．．電容器
103M．．．佈線
104M．．．佈線
105M．．．發光元件
106M．．．佈線
106N．．．佈線
106P．．．佈線
106Q．．．佈線
201M．．．電晶體
202M．．．電晶體
203M．．．電晶體
204M．．．電晶體
9630．．．框體
9631．．．顯示部
9632．．．顯示部
9633．．．揚聲器
9634．．．LED燈
9635．．．操作鍵
9636．．．連接端子
9637．．．感測器
9638．．．麥克風
9670．．．開關
9671．．．紅外埠
9672．．．記錄媒體讀取部
9673．．．支撐部
9674．．．耳機
9675．．．天線
9676．．．快門按鈕
9677．．．圖像接收部
9678．．．充電器
9679．．．支撐台
9680．．．外部連接埠
9681．．．定位裝置
9682．．．讀取寫入器
9730．．．框體
9731．．．顯示部
9732．．．遙控單元
9733．．．揚聲器
9741．．．顯示面板
9742．．．浴室
9761．．．顯示面板
9762．．．車體
9781．．．天花板
9782．．．顯示面板
9783．．．鉸鏈部
1200M．．．像素
1200N．．．像素
1200P．．．像素
1200Q．．．像素
1201M．．．佈線
1202M．．．佈線
1203M．．．佈線
1204M．．．佈線
5121．．．圖像
5122．．．圖像
5123．．．圖像
5124．．．區域
5125．．．區域
5126．．．區域
5127．．．向量
5128．．．圖像生成用向量
5129．．．區域
5130．．．物體
5131．．．區域
5260．．．基板
5261．．．絕緣層
5262．．．半導體層
5263．．．絕緣層
5264．．．導電層
5265．．．絕緣層
5266．．．導電層
5267．．．絕緣層
5268．．．導電層
5269．．．絕緣層
5270．．．發光層
5271．．．導電層
5273．．．絕緣層
5300．．．基板
5301．．．導電層
5302．．．絕緣層
5304．．．導電層
5305．．．絕緣層
5306．．．導電層
5307．．．液晶層
5308．．．導電層
5350．．．區域
5351．．．區域
5352．．．半導體基板
5353．．．區域
5354．．．絕緣層
5355．．．區域
5356．．．絕緣層
5357．．．導電層
5358．．．絕緣層
5359．．．導電層
5360．．．視頻信號
5361．．．電路
5362．．．電路
5363．．．電路
5364．．．像素部
5365．．．電路
5366．．．照明裝置
5367．．．像素
5371．．．佈線
5372．．．佈線
5373．．．佈線
5380．．．基板
5381．．．輸入端子
5420．．．基板
5421．．．導電層
5422．．．導電層
5423．．．絕緣層
5424．．．接觸孔
5425．．．氧化物半導體層
5429．．．導電層
5430．．．導電層
5431．．．導電層
5432．．．絕緣層
5433．．．導電層
5434．．．導電層
5435．．．絕緣層
5436．．．氧化物半導體層
5437．．．導電層
5438．．．導電層
5439．．．導電層
5440．．．導電層
5441．．．電晶體
5442．．．電容器
5121a．．．圖像
5121b．．．圖像
5122a．．．圖像
5122b．．．圖像
5123a．．．圖像
5123b．．．圖像
5262a．．．區域
5262b．．．區域
5262c．．．區域
5262d．．．區域
5262e．．．區域
5303a．．．半導體層
5303b．．．半導體層
5361a．．．電路
5361b．．．電路
5362a．．．電路
5362b．．．電路
2501．．．電容器
2502．．．電容器
在附圖中：
圖1A至1F是說明實施例模式所示的電路或者驅動方法的圖；
圖2A至2D是說明實施例模式所示的電路或者驅動方法的圖；
圖3A和3B是說明實施例模式所示的工作的圖；
圖4A至4F是說明實施例模式所示的電路或者驅動方法的圖；
圖5A至5D是說明實施例模式所示的電路或者驅動方法的圖；
圖6A至6E是說明實施例模式所示的電路或者驅動方法的圖；
圖7A至7D是說明實施例模式所示的電路或者驅動方法的圖；
圖8A至8E是說明實施例模式所示的電路或者驅動方法的圖；
圖9A至9E是說明實施例模式所示的電路或者驅動方法的圖；
圖10A至10E是說明實施例模式所示的電路或者驅動方法的圖；
圖11A至11D是說明實施例模式所示的電路或者驅動方法的圖；
圖12A至12E是說明實施例模式所示的電路或者驅動方法的圖；
圖13A至13D是說明實施例模式所示的電路或者驅動方法的圖；
圖14A至14E是說明實施例模式所示的電路或者驅動方法的圖；
圖15A至15D是說明實施例模式所示的電路或者驅動方法的圖；
圖16A至16E是說明實施例模式所示的電路或者驅動方法的圖；
圖17A至17D是說明實施例模式所示的電路或者驅動方法的圖；
圖18A至18E是說明實施例模式所示的電路或者驅動方法的圖；
圖19是說明實施例模式所示的電路或者驅動方法的圖；
圖20A至20C是說明實施例模式所示的驅動方法的截面圖；
圖21A和21B是說明實施例模式所示的方塊圖的截面圖；
圖22A至22E是說明實施例模式所示的方塊圖的截面圖；
圖23A至23E是說明實施例模式所示的電晶體的截面圖；
圖24A至24C是說明實施例模式所示的電晶體的截面圖；
圖25A至25F是說明實施例模式所示的電路或者驅動方法的圖；
圖26A至26H是說明實施例模式所示的電子設備的圖；
圖27A至27H是說明實施例模式所示的電子設備的圖。
101．．．電晶體
102．．．電容器
103．．．佈線
104．．．佈線
105．．．顯示元件
106．．．佈線

Claims (9)

  1. 一種半導體裝置的驅動方法，該半導體裝置包含：具有n型導電性的電晶體；佈線；用來控制該電晶體的閘極和該電晶體的第一端子之間的導電狀態的第一開關；電連接到該電晶體的該閘極和該電晶體的第二端子之間的電容器；顯示元件；以及用來控制該電晶體的第二端子和該顯示元件之間的導電狀態的第二開關，其中，該半導體裝置的驅動方法包括：在第一期間，將相應於該電晶體的臨界值電壓的電壓及圖像信號電壓的總和保持在該電容器中；在第二期間，使該第一開關成為導電狀態，使得相應於該圖像信號電壓及該臨界值電壓的總和而保持在該電容器中的電荷經由該電晶體放電，以及使該第二開關成為非導電狀態，以防止電流被供應到該顯示元件；以及在該第二期間後的第三期間，使該第二開關成為導電狀態，以及經由該第二開關和該電晶體而將電流從該佈線供應到該顯示元件。
  2. 如申請專利範圍第1項的半導體裝置的驅動方法，其中，該電晶體包括包含選自ZnO、a-InGaZnO、SiGe、GaAs、IZO、ITO、SnO、TiO、AlZnSnO所組成之群中的 一種材料的氧化物半導體。
  3. 一種半導體裝置的驅動方法，該半導體裝置包含：具有n型導電性的電晶體；佈線；用來控制該電晶體的閘極和該電晶體的第一端子之間的導電狀態的第一開關；電連接到該電晶體的該閘極和該電晶體的第二端子之間的電容器；顯示元件；以及用來控制該電晶體的第二端子和該顯示元件之間的導電狀態的第二開關，其中，該半導體裝置的驅動方法包括：在第一期間，將相應於該電晶體的臨界值電壓的電壓保持在該電容器中；在第二期間，將相應於該電晶體的臨界值電壓的電壓及圖像信號電壓的總和保持在該電容器中；在第三期間，使該第一開關成為導電狀態，使得相應於該圖像信號電壓及該臨界值電壓的總和而保持在該電容器中的電荷經由該電晶體放電，以及使該第二開關成為非導電狀態，以防止電流被供應到該顯示元件；以及在該第三期間後的第四期間，使該第二開關成為導電狀態，以及經由該第二開關和該電晶體而將電流從該佈線供應到該顯示元件。
  4. 如申請專利範圍第3項的半導體裝置的驅動方法， 其中，該電晶體包括包含選自ZnO、a-InGaZnO、SiGe、GaAs、IZO、ITO、SnO、TiO、AlZnSnO所組成之群中的一種材料的氧化物半導體。
  5. 一種半導體裝置的驅動方法，該半導體裝置包含：具有n型導電性的電晶體；佈線；用來控制該電晶體的閘極和該電晶體的第一端子之間的導電狀態的第一開關；電連接到該電晶體的該閘極和該電晶體的第二端子之間的電容器；顯示元件；以及用來控制該電晶體的第二端子和該顯示元件之間的導電狀態的第二開關，其中，該半導體裝置的驅動方法包括：在第一期間，使保持在該電容器中的電壓初始化；在第二期間，將相應於該電晶體的臨界值電壓的電壓保持在該電容器中；在第三期間，將相應於該電晶體的臨界值電壓的電壓及圖像信號電壓的總和保持在該電容器中；在第四期間，使該第一開關成為導電狀態，使得相應於該圖像信號電壓及該臨界值電壓的總和而保持在該電容器中的電荷經由該電晶體放電，以及使該第二開關成為非導電狀態，以防止電流被供應到該顯示元件；以及在該第四期間後的第五期間，使該第二開關成為導電 狀態，以及經由該第二開關和該電晶體而將電流從該佈線供應到該顯示元件。
  6. 如申請專利範圍第5項的半導體裝置的驅動方法，其中，該電晶體包括包含選自ZnO、a-InGaZnO、SiGe、GaAs、IZO、ITO、SnO、TiO、AlZnSnO所組成之群中的一種材料的氧化物半導體。
  7. 如申請專利範圍第1項的半導體裝置的驅動方法，其中該半導體裝置更包含用以控制該電晶體的第一端子和該佈線之間的導電狀態的第三開關，其中在該第二期間，該第三開關成為非導電狀態，使得該電晶體的該第一端子和該佈線彼此都處於非導電狀態，且其中在該第三期間，該第三開關成為導電狀態。
  8. 如申請專利範圍第3項的半導體裝置的驅動方法，其中該半導體裝置更包含用以控制該電晶體的第一端子和該佈線之間的導電狀態的第三開關，其中在該第三期間，該第三開關成為非導電狀態，使得該電晶體的該第一端子和該佈線彼此都處於非導電狀態，且其中在該第四期間，該第三開關成為導電狀態。
  9. 如申請專利範圍第5項的半導體裝置的驅動方法，其中該半導體裝置更包含用以控制該電晶體的第一端子和該佈線之間的導電狀態的第三開關，其中在該第四期間，該第三開關成為非導電狀態，使 得該電晶體的該第一端子和該佈線彼此都處於非導電狀態，且其中在該第五期間，該第三開關成為導電狀態。
TW099105663A 2009-02-27 2010-02-26 半導體裝置的驅動方法 TWI488161B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009045574 2009-02-27

Publications (2)

Publication Number Publication Date
TW201115538A TW201115538A (en) 2011-05-01
TWI488161B true TWI488161B (zh) 2015-06-11

Family

ID=42655004

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099105663A TWI488161B (zh) 2009-02-27 2010-02-26 半導體裝置的驅動方法

Country Status (5)

Country Link
US (6) US9047815B2 (zh)
JP (9) JP5714827B2 (zh)
KR (1) KR101652087B1 (zh)
CN (1) CN106409228B (zh)
TW (1) TWI488161B (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8854220B1 (en) * 2010-08-30 2014-10-07 Exelis, Inc. Indicating desiccant in night vision goggles
KR101843559B1 (ko) * 2010-11-05 2018-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 기능을 구비한 표시 장치 및 그 구동 방법
JP2012151453A (ja) * 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
WO2012102281A1 (en) * 2011-01-28 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8659015B2 (en) * 2011-03-04 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5982147B2 (ja) * 2011-04-01 2016-08-31 株式会社半導体エネルギー研究所 発光装置
US8922464B2 (en) * 2011-05-11 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and driving method thereof
JP6018409B2 (ja) 2011-05-13 2016-11-02 株式会社半導体エネルギー研究所 発光装置
US8878589B2 (en) 2011-06-30 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8710505B2 (en) 2011-08-05 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5870546B2 (ja) * 2011-08-23 2016-03-01 ソニー株式会社 表示装置及び電子機器
KR20190033094A (ko) 2011-10-18 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 구동하는 방법
JP5998458B2 (ja) * 2011-11-15 2016-09-28 セイコーエプソン株式会社 画素回路、電気光学装置、および電子機器
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6228753B2 (ja) * 2012-06-01 2017-11-08 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール、及び電子機器
US9305492B2 (en) * 2012-08-02 2016-04-05 Sharp Kabushiki Kaisha Display device and method for driving the same
US9293080B2 (en) * 2012-09-19 2016-03-22 Sharp Kabushiki Kaisha Data line driving circuit, display device including same, and data line driving method
US9265458B2 (en) 2012-12-04 2016-02-23 Sync-Think, Inc. Application of smooth pursuit cognitive testing paradigms to clinical drug development
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9311895B2 (en) * 2013-02-15 2016-04-12 Sharp Kabushiki Kaisha Display device and method for driving same
US9380976B2 (en) 2013-03-11 2016-07-05 Sync-Think, Inc. Optical neuroinformatics
US9385158B2 (en) * 2013-08-07 2016-07-05 Pixart Imaging Inc. Bipolar junction transistor pixel circuit, driving method thereof, and image sensor
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
KR20150055441A (ko) * 2013-11-13 2015-05-21 삼성디스플레이 주식회사 입체 영상 표시 장치 및 입체 영상 표시 방법
US20150155313A1 (en) * 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103762224B (zh) * 2014-01-29 2017-01-04 京东方科技集团股份有限公司 有机电致发光显示面板
US10483293B2 (en) 2014-02-27 2019-11-19 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, and module and electronic appliance including the same
US10071904B2 (en) * 2014-09-25 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US9698170B2 (en) 2014-10-07 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US10068927B2 (en) 2014-10-23 2018-09-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
US10242617B2 (en) * 2016-06-03 2019-03-26 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and driving method
CN107065237A (zh) * 2016-12-30 2017-08-18 惠科股份有限公司 一种显示面板制程
WO2019092549A1 (ja) * 2017-11-09 2019-05-16 株式会社半導体エネルギー研究所 表示装置、表示装置の駆動方法、および電子機器
TWI684053B (zh) * 2018-06-21 2020-02-01 友達光電股份有限公司 顯示裝置及其製造方法
US11832464B2 (en) 2019-08-02 2023-11-28 Semiconductor Energy Laboratory Co., Ltd. Functional panel, display device, input/output device, and data processing device
CN111145686B (zh) * 2020-02-28 2021-08-17 厦门天马微电子有限公司 一种像素驱动电路、显示面板及驱动方法
CN114360459B (zh) * 2022-03-16 2022-06-07 惠科股份有限公司 Oled驱动电路和oled显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200417970A (en) * 2003-03-12 2004-09-16 Au Optronics Corp Circuit of current driving active matrix organic light emitting diode pixel and driving method thereof
US20070126664A1 (en) * 2005-12-02 2007-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
TW200834517A (en) * 2006-10-26 2008-08-16 Semiconductor Energy Lab Electronic device, display device, and semiconductor device and method for driving the same
US20080246785A1 (en) * 2007-03-26 2008-10-09 Casio Computer Co., Ltd. Emission apparatus and drive method therefor

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5973782A (ja) 1982-10-20 1984-04-26 Oki Electric Ind Co Ltd 円偏波受信出力自動選択方式
JPS5973782U (ja) * 1982-11-10 1984-05-18 セイコーエプソン株式会社 液晶表示体の保護ガラス配置構造
KR100637433B1 (ko) 2004-05-24 2006-10-20 삼성에스디아이 주식회사 발광 표시 장치
JP3744227B2 (ja) * 1998-09-24 2006-02-08 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP4785229B2 (ja) 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6661180B2 (en) * 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
TW550878B (en) 2001-04-06 2003-09-01 Delta Electronics Inc Zero-voltage zero-current switching power factor correction converter
US7365713B2 (en) 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7456810B2 (en) 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
JP4498669B2 (ja) 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
JP4485119B2 (ja) 2001-11-13 2010-06-16 株式会社半導体エネルギー研究所 表示装置
KR100940342B1 (ko) 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
WO2003075256A1 (fr) 2002-03-05 2003-09-12 Nec Corporation Affichage d'image et procede de commande
JP3750616B2 (ja) 2002-03-05 2006-03-01 日本電気株式会社 画像表示装置及び該画像表示装置に用いられる制御方法
GB0220614D0 (en) 2002-09-05 2002-10-16 Koninkl Philips Electronics Nv Electroluminescent display devices
TWI470607B (zh) * 2002-11-29 2015-01-21 Semiconductor Energy Lab A current driving circuit and a display device using the same
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
US7612749B2 (en) * 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
JP4197287B2 (ja) * 2003-03-28 2008-12-17 シャープ株式会社 表示装置
WO2004090853A1 (en) * 2003-04-07 2004-10-21 Samsung Electronics Co., Ltd. Display panel
JP2004341353A (ja) 2003-05-16 2004-12-02 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
JP3772889B2 (ja) 2003-05-19 2006-05-10 セイコーエプソン株式会社 電気光学装置およびその駆動装置
JP4360121B2 (ja) * 2003-05-23 2009-11-11 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
JP4062179B2 (ja) 2003-06-04 2008-03-19 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
JP4515161B2 (ja) * 2003-06-17 2010-07-28 株式会社半導体エネルギー研究所 撮像機能付き表示装置及び双方向コミュニケーションシステム
TWI605718B (zh) 2003-06-17 2017-11-11 半導體能源研究所股份有限公司 具有攝像功能之顯示裝置及雙向通訊系統
KR100560780B1 (ko) 2003-07-07 2006-03-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로 및 그의 구동방법
JP2005140934A (ja) * 2003-11-05 2005-06-02 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置
JP4147410B2 (ja) * 2003-12-02 2008-09-10 ソニー株式会社 トランジスタ回路、画素回路、表示装置及びこれらの駆動方法
JP4549889B2 (ja) 2004-05-24 2010-09-22 三星モバイルディスプレイ株式會社 キャパシタ及びこれを利用する発光表示装置
US7173590B2 (en) 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
JP4103850B2 (ja) 2004-06-02 2008-06-18 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
JP2005352398A (ja) * 2004-06-14 2005-12-22 Tohoku Pioneer Corp アクティブマトリクス型発光表示パネル
JP4160032B2 (ja) * 2004-09-01 2008-10-01 シャープ株式会社 表示装置およびその駆動方法
KR100612392B1 (ko) * 2004-10-13 2006-08-16 삼성에스디아이 주식회사 발광 표시 장치 및 발광 표시 패널
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
JP4923410B2 (ja) 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置
KR100719924B1 (ko) * 2005-04-29 2007-05-18 비오이 하이디스 테크놀로지 주식회사 유기 전계발광 표시장치
JP2006317600A (ja) * 2005-05-11 2006-11-24 Sony Corp 画素回路
KR100761077B1 (ko) 2005-05-12 2007-09-21 삼성에스디아이 주식회사 유기 전계발광 표시장치
EP1764770A3 (en) 2005-09-16 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
JP5057731B2 (ja) 2005-09-16 2012-10-24 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
JP2007148129A (ja) 2005-11-29 2007-06-14 Sony Corp 表示装置及びその駆動方法
US8004477B2 (en) 2005-11-14 2011-08-23 Sony Corporation Display apparatus and driving method thereof
JP2007148128A (ja) 2005-11-29 2007-06-14 Sony Corp 画素回路
JP5025242B2 (ja) * 2005-12-02 2012-09-12 株式会社半導体エネルギー研究所 半導体装置、表示装置、モジュール、及び電子機器
KR101358697B1 (ko) 2005-12-02 2014-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 디스플레이 장치, 및 전자 장치
JP5508664B2 (ja) * 2006-04-05 2014-06-04 株式会社半導体エネルギー研究所 半導体装置、表示装置及び電子機器
TWI603307B (zh) 2006-04-05 2017-10-21 半導體能源研究所股份有限公司 半導體裝置，顯示裝置，和電子裝置
JP4240059B2 (ja) 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
JP2008059824A (ja) * 2006-08-30 2008-03-13 Fuji Electric Holdings Co Ltd アクティブマトリックス型有機ｅｌパネルおよびその製造方法
US7419858B2 (en) * 2006-08-31 2008-09-02 Sharp Laboratories Of America, Inc. Recessed-gate thin-film transistor with self-aligned lightly doped drain
JP2008134625A (ja) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
JP2008134380A (ja) * 2006-11-28 2008-06-12 Seiko Epson Corp 吸着テーブル
KR101373736B1 (ko) 2006-12-27 2014-03-14 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP4281018B2 (ja) * 2007-02-19 2009-06-17 ソニー株式会社 ディスプレイ装置
JP2008241782A (ja) * 2007-03-26 2008-10-09 Sony Corp 表示装置及びその駆動方法と電子機器
JP5037221B2 (ja) 2007-05-18 2012-09-26 株式会社半導体エネルギー研究所 液晶表示装置及び電子機器
JP2008300612A (ja) 2007-05-31 2008-12-11 Panasonic Corp 表示装置及びその製造方法
KR100873705B1 (ko) 2007-06-22 2008-12-12 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR101526475B1 (ko) 2007-06-29 2015-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 구동 방법
JP2009016469A (ja) * 2007-07-03 2009-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20090040212A1 (en) 2007-08-07 2009-02-12 Himax Technologies Limited Driver and driver circuit for pixel circuit
JP2009080326A (ja) 2007-09-26 2009-04-16 Toshiba Matsushita Display Technology Co Ltd アクティブマトリックス型表示装置
US20090121985A1 (en) * 2007-11-08 2009-05-14 Ki-Nyeng Kang Organic light emitting display and driving method thereof
JP2009237558A (ja) * 2008-03-05 2009-10-15 Semiconductor Energy Lab Co Ltd 半導体装置の駆動方法
JP5736114B2 (ja) * 2009-02-27 2015-06-17 株式会社半導体エネルギー研究所 半導体装置の駆動方法、電子機器の駆動方法
JP6050054B2 (ja) * 2011-09-09 2016-12-21 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200417970A (en) * 2003-03-12 2004-09-16 Au Optronics Corp Circuit of current driving active matrix organic light emitting diode pixel and driving method thereof
US20070126664A1 (en) * 2005-12-02 2007-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
TW200834517A (en) * 2006-10-26 2008-08-16 Semiconductor Energy Lab Electronic device, display device, and semiconductor device and method for driving the same
US20080246785A1 (en) * 2007-03-26 2008-10-09 Casio Computer Co., Ltd. Emission apparatus and drive method therefor

Also Published As

Publication number Publication date
CN106409228A (zh) 2017-02-15
JP7320653B2 (ja) 2023-08-03
JP2021073497A (ja) 2021-05-13
JP2018077476A (ja) 2018-05-17
US20150280005A1 (en) 2015-10-01
JP2023145576A (ja) 2023-10-11
JP5976869B2 (ja) 2016-08-24
JP2016194723A (ja) 2016-11-17
US20100220117A1 (en) 2010-09-02
CN101819987A (zh) 2010-09-01
JP5714827B2 (ja) 2015-05-07
US20190006522A1 (en) 2019-01-03
US20210167219A1 (en) 2021-06-03
US20230402547A1 (en) 2023-12-14
JP2022159306A (ja) 2022-10-17
JP6243486B2 (ja) 2017-12-06
US20220310848A1 (en) 2022-09-29
CN106409228B (zh) 2019-11-15
US11387368B2 (en) 2022-07-12
KR101652087B1 (ko) 2016-08-29
JP2021167963A (ja) 2021-10-21
US9047815B2 (en) 2015-06-02
JP2019211786A (ja) 2019-12-12
US10930787B2 (en) 2021-02-23
JP2010224532A (ja) 2010-10-07
KR20100098327A (ko) 2010-09-06
JP2015146028A (ja) 2015-08-13
TW201115538A (en) 2011-05-01

Similar Documents

Publication Publication Date Title
TWI488161B (zh) 半導體裝置的驅動方法
JP6748314B2 (ja) 半導体装置
JP6224150B2 (ja) 半導体装置、表示モジュール、電子機器
KR101709750B1 (ko) 반도체 장치 및 그 제작 방법
KR101763663B1 (ko) 반도체 장치, 그 제작 방법 및 텔레비전
TWI696158B (zh) 半導體裝置及電子設備

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees