JP2014095897A - 液晶表示装置 - Google Patents

Abstract

【課題】画像品質を維持しつつ、高精細化と消費電力の低減を図った、液晶表示装置を提供する。
【解決手段】オフ電流が著しく低いトランジスタを用いて、アクティブマトリクス型の液晶表示装置のスイッチングトランジスタを形成し、容量素子の面積を低減した上で、画素電極左端と第１のソース線が形成する寄生容量と、画素電極の右端が第２のソース線と形成する寄生容量の容量値を概略同程度とし、第１のソース線と第２のソース線に互いに極性のことなるビデオ信号を入力する液晶表示装置である。
【選択図】図１

Description

液晶表示装置、特に酸化物半導体を有するトランジスタを用いたアクティブマトリクス型の液晶表示装置に関する。

近年、アモルファスシリコンやポリシリコンに代わって、酸化物半導体と呼ばれる金属酸化物が新たなる半導体素子の活性層として注目を集めている。酸化物半導体は、ポリシリコンや微結晶シリコンの特長である高い移動度と、アモルファスシリコンの特長である均一な素子特性の両方を兼ね備える。

このような酸化物半導体としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがある。特に、インジウム、ガリウム、亜鉛からなる金属酸化物である、Ｉｎ−Ｇａ−Ｚｎ系の酸化物半導体は、良好なトランジスタ特性をもたらすため、次世代のトランジスタの活性層として注目されている（特許文献１及び特許文献２参照）。

また、Ｉｎ−Ｇａ−Ｚｎ系の酸化物半導体を用いたトランジスタは、オフ状態の電流値（以下、オフ電流と呼ぶ）が従来のシリコン系半導体を用いたトランジスタと比較して著しく低い（特許文献３参照）。

特開２００７−９６０５５号公報 特開２００７−１２３８６１号公報 特開２０１１−１４５２９０号公報

近年、省エネルギー化の観点から電子機器の低消費電力化が求められており、液晶表示装置にも低消費電力化のニーズが存在する。特に、携帯電話、高機能携帯電話（スマートフォン）、タブレット端末、ノートＰＣなどの携帯可能な電子機器においては、表示装置の低消費電力化が連続使用時間の長さに直結するため、さらなる低消費電力化が求められている。

また、このような携帯可能な電子機器においては、液晶表示装置と使用者の目との距離が短くなってしまうため、液晶表示装置の高精細化も必要となる。また、テレビなどの大型の液晶表示装置においても、フルハイビジョン以上の画質を目指して液晶表示装置の高精細化が求められている。

このように、液晶表示装置の高精細化を進めると、必然的に一画素辺りの面積が狭くなり、画素に占めるトランジスタ、容量素子の面積が大きくなる。これにより、透過型の液晶表示装置において、バックライトから発せられる光が画素を透過する領域が狭くなるため、開口率が下がってしまう。開口率が低下すると、輝度を補うためにバックライトの光をより強くしなければならなくなる。よって、バックライトの消費電力が増大するため、液晶表示装置の消費電力も増大することになる。

液晶表示装置の高精細化を図った上でさらに消費電力の低減を図るためには、画素面積を縮小し、さらに開口率の向上を図る必要がある。例えば、容量素子の占有面積を低減すれば開口率は向上するが、容量値も低下するため、画素電極の電位を保持できる時間が短くなり、画像品質が低下するという問題が生じる。

このような問題に鑑み、本発明の一態様は、画像品質を維持しつつ、高精細化と消費電力の低減を図った、液晶表示装置を提供することを課題の一とする。

〈リーク電流による画素電極の電位の変化〉
上記課題において、画像品質を維持するためには画素電極の電位を長時間保持する必要がある。画素電極の電位を保持している間、画素電極はトランジスタによってソース線と理想的には絶縁されており、フローティング状態となって電荷を保持している。しかしながら、トランジスタのソース−ドレイン間のリーク電流（オフ電流）が大きくなると、画素電極からソース線に電荷が移動し、画素電極の電位が変化してしまう。すなわち、アクティブマトリクス型の液晶表示装置において、画素電極の電位の保持時間は、各画素のトランジスタのオフ電流に大きく依存する。言い換えると、オフ電流の著しく低いトランジスタを画素に用いることにより、画素電極の電位を長時間保持することが可能となる。

上述のように、酸化物半導体を用いたトランジスタは、従来のシリコン系の半導体を用いたトランジスタと比較してオフ電流が著しく低いという特長がある。このようなトランジスタを各画素に用いることにより、画素電極の電位の保持時間を保ちつつ、容量素子の占有面積の低減を図ることができる。

このように、本発明に示すアクティブマトリクス型の液晶表示装置は、オフ電流が著しく低いトランジスタを用いて容量素子の面積を低減することにより、高精細化に伴う開口率の減少を低減するものとする。

〈クロストークによる画素電極の電位の変化〉
また、オフ電流の著しく低いトランジスタを用いることにより、リーク電流による画素電極の電位の変化を抑制できることを示したが、画素電極の電位が変化する要因は、これだけに限られない。画素電極の電位が保持されている間、画素電極はフローティング状態となっており、容量素子の容量値が小さい場合、画素電極に形成された寄生容量によって当該画素電極の電位が変化するクロストークと呼ばれる現象が発生する。

クロストークの原因となる寄生容量は、主に画素電極とソース線との間に形成される。画素電極の電位を保持している間に、ソース線にビデオ信号が入力されて電位が変化すると、ソース線の電位の変化に伴って画素電極の電位も変化することになる。

ここで、画素電極は、当該画素電極と電気的に接続された第１のソース線と、隣接する画素電極と電気的に接続された第２のソース線と、に挟まれており、当該画素電極と第１のソース線との間に形成される第１の寄生容量と、当該画素電極と第２のソース線との間に形成される第２の寄生容量の両方が、画素電極の電位を変化させる。

本発明に示すアクティブマトリクス型の液晶表示装置は、画素の一に接続された第１のソース線に入力されるビデオ信号の極性と、当該第１のソース線と当該画素の画素電極を挟んで隣接して設けられる第２のソース線に入力されるビデオ信号の極性とが互いに異なるものとする。これにより、第１の寄生容量によって生じる電位の極性と、第２の寄生容量によって生じる電位の極性が互いに異なり、クロストークにより生じる画素電極の電位の変化を低減することができる。

さらに、画素電極と第１のソース線との間に形成される第１の寄生容量の容量値と、画素電極と第２のソース線との間に形成される第２の寄生容量の容量値が、概略同程度となるようにすることで、第１の寄生容量により生じる電位と第２の寄生容量により生じる電位が、互いに極性は異なるが絶対値は同程度の電位となりうるので、クロストークにより生じる画素電極の電位の変化をさらに低減することができる。

以上のようにして容量素子の面積を低減することにより、高精細化に伴う開口率の減少を低減するものとする。より具体的には、例えば以下の態様とすることができる。

本発明の一態様は、行方向に延伸して設けられた複数のゲート線と、列方向に延伸して設けられた複数のソース線と、複数のゲート線および複数のソース線と電気的に接続され、マトリクス状に設けられた複数の画素と、を有し、複数の画素の一は、第１のゲート線および第１のソース線と電気的に接続された、酸化物半導体を含むトランジスタと、トランジスタと電気的に接続された画素電極と、を含み、第１のソース線に入力されるビデオ信号の極性は、当該第１のソース線と画素電極を挟んで隣接して設けられる第２のソース線に入力されるビデオ信号の極性と互いに異なり、画素電極と第１のソース線との間に形成される寄生容量の容量値に対する、画素電極と第２のソース線との間に形成される寄生容量の容量値の差分が、−１０％以上１０％以下である、液晶表示装置である。

上記において、画素電極は、第１のソース線と第２のソース線との２等分線に対して概略左右対称な平面形状を有することが好ましい。また、画素電極の第１の配線側の端部と第１の配線との距離と、画素電極の第２の配線側の端部と第２の配線との距離とが概略同一であることが好ましい。

また、複数のゲート線と同じ層に複数の容量線が設けられ、画素において、容量線の一を含む容量素子の容量値が３０ｆＦ以下となることが好ましい。また、ゲート線と、ソース線は、１インチあたり３００本以上の密度で設けられることが好ましい。また、酸化物半導体は、シリコンよりもバンドギャップが広く、且つシリコンよりも真性キャリア密度が低いことが好ましい。

また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。

また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。

なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。

また、特に断りがない限り、本明細書においてオフ電流とは、ｎチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも高い電位とした状態において、ゲート電極とソース電極間の電圧が０以下であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、ｐチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも低い電位とした状態において、ゲート電極とソース電極間の電圧が０以上であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。

本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。

開示する発明の一態様では、画像品質を維持しつつ、高精細化と消費電力の低減を図った、液晶表示装置を提供することができる。

本発明の一態様に係る液晶表示装置の画素部および画素の等価回路図。 本発明の一態様に係る液晶表示装置の画素の等価回路図。 液晶表示装置の反転駆動の模式図。 液晶表示装置の反転駆動の模式図。 本発明の一態様に係る液晶表示装置の画素の等価回路図。 本発明の一態様に係る液晶表示装置の動作の一例を示すタイミングチャート図。 本発明の一態様に係る液晶表示装置の画素の平面図。 本発明の一態様に係る液晶表示装置の画素の断面図。 本発明の一態様に係る液晶表示装置の画素の断面図。 本発明の一態様に係る液晶表示装置の画素の断面図。 本発明の一態様に係る液晶表示装置の画素の平面図。 本発明の一態様に係る液晶表示装置の画素の平面図および断面図。 本発明の一態様に係る液晶表示装置の画素の作製方法の一例を示す断面図。 本発明の一態様に係る液晶表示装置の画素の作製方法の一例を示す断面図。 本発明の一態様に係る液晶表示装置の駆動回路の作製方法の一例を示す断面図。 本発明の一態様に係る液晶表示装置の平面図および断面図。 本発明の一態様に係る液晶表示装置の応用例の外観図。

以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。

なお、本実施の形態に記載の内容は、適宜組み合わせて用いることができる。

〈画素の回路構成〉
まず、本発明の一態様に係る液晶表示装置の画素の回路構成について図１乃至図６を用いて説明する。

図１（Ａ）に、本発明の一態様に係る液晶表示装置の画素部１００の等価回路図を示す。図１（Ａ）に示すように、液晶表示装置の画素部１００は、行方向に延伸して設けられた複数のゲート線Ｇ１乃至Ｇｍと、列方向に延伸して設けられた複数のソース線Ｓ１乃至Ｓｎと、ゲート線およびソース線と電気的に接続され、マトリクス状に設けられた複数の画素１０１と、を有する。画素１０１は、２本のゲート線と２本のソース線に囲まれるように設けられており、ゲート線Ｇｉ（ｉは１以上ｍ−１以下の自然数）およびソース線Ｓｊ（ｊは１以上ｎ−１以下の自然数）と接続される画素はゲート線Ｇｉ、ゲート線Ｇｉ＋１、ソース線Ｓｊおよびソース線Ｓｊ＋１に囲まれるように設けられる。また、このような画素１０１を画素１０１（Ｇｉ，Ｓｊ）と表記する場合がある。

画素１０１は、トランジスタ１０２、液晶素子１０３および容量素子１０４を含む。トランジスタ１０２のゲート電極はゲート線と電気的に接続されており、トランジスタ１０２のソース電極およびドレイン電極の一方はソース線と電気的に接続されており、トランジスタ１０２のソース電極およびドレイン電極の他方は、液晶素子１０３の画素電極および容量素子１０４の電極の一方と電気的に接続されている。

トランジスタ１０２は、ソース線から入力されるビデオ信号に対応する電位（以下、ビデオ電位と呼ぶ場合がある）を、液晶素子１０３の画素電極に与えるか否かを選択するスイッチングトランジスタとして機能している。また、液晶素子１０３は、少なくとも画素電極、液晶層、対向電極を含んで構成されており、対向電極には所定の共通電位が与えられている。

容量素子１０４は、シリコントランジスタを有する従来の液晶表示装置の容量素子よりも、容量値が十分小さいものとする。例えば、２６μｍ×７８μｍの画素サイズで、開口率６０％に設定した場合、容量素子１０４の容量値は、３０ｆＦ以下、より好ましくは、１５ｆＦ以下とすることができる。このように容量素子１０４の容量値を小さく設定することにより、画素１０１における容量素子１０４の占有面積を低減させることができるので、液晶表示装置の高開口率化を図ることができる。

トランジスタ１０２は、オフ電流の著しく低いトランジスタであり、チャネル形成領域にシリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体を用いる。このような半導体としてＩｎ−Ｇａ−Ｚｎ系金属酸化物に代表される酸化物半導体を用いることが好ましい。特に、酸化物半導体中で電子供与体（ドナー）として機能する不純物を低減して高純度化した酸化物半導体を用いることが好ましい。トランジスタ１０２に用いることができる酸化物半導体の具体例、酸化物半導体の高純度化の方法などの詳細については後述する。

高純度化された酸化物半導体膜を活性層として用いたトランジスタ１０２のオフ電流密度は、１ａＡ／μｍ以下、好ましくは１００ｚＡ／μｍ以下、より好ましくは１００ｙＡ／μｍ以下、更に好ましくは１ｙＡ／μｍ以下にすることができる。よって、高純度化された酸化物半導体膜を活性層として用いたトランジスタ１０２は、結晶性を有するシリコンを用いたトランジスタに比べて著しく低いオフ電流とすることができる。

〈リーク電流の抑制〉
画素１０１において、画像の表示には、トランジスタ１０２を介して画素電極に与えられたビデオ信号に対応する電位を保持し、液晶素子１０３の液晶層に当該電位を印加し続けることが必要である。画素電極は、ビデオ信号に対応する電位を保持している間、トランジスタ１０２をオフ状態とすることにより、ソース線と絶縁されており、フローティング状態となって電荷を保持している。しかしながら、トランジスタ１０２のソース−ドレイン間のリーク電流が大きくなると、保持していた電荷が画素電極からソース線に移動し、画素電極の電位が変化する。

従来の液晶表示装置では、スイッチングトランジスタとしてリーク電流の大きいシリコントランジスタを用いていたので、容量値の大きい容量素子を設けて画素電極の電位を保持していた。

これに対して、本発明の一態様に係る液晶表示装置は、トランジスタ１０２として、酸化物半導体を用いた、オフ電流の著しく低いトランジスタを用いるので、容量素子１０４の容量値を十分小さく設定しても、画素電極の電位を長時間保持することが可能である。

ここで、図２に示す、トランジスタ１０２、液晶素子１０３および容量素子１０４について、画素電極の電位を保持する際に生じるリーク電流を計算し、当該リーク電流が画素電極の電位の保持に与える影響を示す。図２に各リーク電流を矢印で示しており、トランジスタ１０２のソース−ドレイン間のオフ電流Ｉｏｆｆと、トランジスタ１０２のゲート絶縁膜として機能する絶縁膜を流れるリーク電流Ｉ＿ＧＩと、液晶素子１０３の間を流れるリーク電流Ｉ＿Ｌである。

オフ電流Ｉｏｆｆは、酸化物半導体膜を活性層として用いたトランジスタの場合、上述したように１００ｚＡ／μｍ（１×１０^−１９Ａ／μｍ）以下である。また、リーク電流Ｉ＿ＧＩは、１ａＡ／μｍ（１×１０^−１８Ａ／μｍ）以下である。リーク電流Ｉ＿Ｌは、例えばＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）液晶では、１ａＡ／μｍ以下である。

画素の画素電極に保持されるビデオ電位は、画素からリークするリーク電流Ｉによって変動する。ビデオ電位と変動したビデオ電位の差である電圧をＶとすると、変動する電圧Ｖは、式（１）で見積もることができる。なお式（１）において、Ｔは保持時間、Ｃは保持容量の容量値（容量素子の容量を含む画素全体の容量値を指す）である。

Ｖ＝（Ｉ×Ｔ）／Ｃ （１）

式（１）において、容量値Ｃを０．１ｐＦ（１×１０^−１３Ｆ）とする。このとき、フレーム周波数６０Ｈｚでは、Ｉ＝１０ａＡ（１×１０^−１７Ａ）、Ｔ＝１／６０ｓとすると、変動する電圧Ｖは１０^−６Ｖ程度となり、リーク電流に起因した階調の変化は問題ない。

また、容量素子を意図的に設けない場合、画素電極に寄生する寄生容量を考慮して保持容量Ｃを１ｆＦ（１．０×１０^−１５Ａ）とすると、前述の変動する電圧Ｖは、１×１０^−４Ｖ程度となり、リーク電流Ｉに起因した階調の変化は問題ない。

一方で、アモルファスシリコン膜を活性層として用いたトランジスタをスイッチング素子とする画素の場合、トランジスタのオフ電流Ｉは、およそ１×１０^−１３Ａである。このとき、保持容量Ｃを１ｆＦ（１．０×１０^−１５Ａ）程度とし、フレーム周波数６０Ｈｚでは、Ｉ＝１００ｆＡ（１×１０^−１３Ａ）、Ｔ＝１／６０ｓとすると、変動する電圧Ｖは数Ｖ程度となり、リーク電流に起因した階調の変化は無視できない。

以上により、トランジスタ１０２として、酸化物半導体を用いた、オフ電流の著しく低いトランジスタを用いることにより、容量素子１０４の容量値を十分小さく設定しても、画素電極の電位を長時間保持することが可能であることが示された。

〈クロストーク〉
しかしながら、画素電極の電位が変化する要因は、スイッチングトランジスタのリーク電流だけではない。ここで、図１（Ｂ）に画素１０１（Ｇｉ，Ｓｊ）の構成を示す。ここで、図１（Ｂ）では、液晶素子１０３に代わり画素電極１０５を図示している。上述の通り、画素１０１（Ｇｉ，Ｓｊ）は、ソース線Ｓｊおよびソース線Ｓｊ＋１に挟まれており、これらのソース線は画素電極１０５と十分近い距離に配置される。これにより、画素電極１０５とソース線Ｓｊの間に第１の寄生容量１０６ａが生じ、画素電極１０５とソース線Ｓｊ＋１の間に第２の寄生容量１０６ｂが生じる。

画素電極１０５にビデオ信号に対応する電位が保持されている間、トランジスタ１０２はオフ状態となっており、画素電極１０５はフローティング状態となっている。よって、ソース線Ｓｊまたはソース線Ｓｊ＋１の電位が変化すると、第１の寄生容量１０６ａまたは第２の寄生容量１０６ｂを介した容量結合により、画素電極１０５の電位も変化してしまう。このような寄生容量を介した電位の変化はクロストークと呼ばれ、画像のコントラストが低下することになる。例えば、液晶素子１０３をノーマリホワイトとした場合、コントラストが低下して画像が白っぽくなってしまう。

ソース線Ｓｊおよびソース線Ｓｊ＋１の電位は、ビデオ信号の入力を行うときに変化する。図１（Ａ）に示す液晶表示装置で、ビデオ信号の入力がゲート線Ｇ１から始まり、以下ゲート線Ｇ２、Ｇ３…Ｇｍという順番で行われるとすると、ゲート線Ｇｉが選択された時に画素電極１０５にビデオ信号が書き込まれた画素１０１（Ｇｉ，Ｓｊ）は、次の行のゲート線Ｇｉ＋１が選択されて画素１０１（Ｇｉ＋１，Ｓｊ）および画素１０１（Ｇｉ＋１，Ｓｊ＋１）にビデオ信号が入力されるときに、ソース線Ｓｊおよびソース線Ｓｊ＋１の電位が変化してクロストークの影響を受けることになる。以下、ゲート線Ｇｉ＋２〜Ｇｍが選択されるときも同様にクロストークの影響を受けることになる。

ところで、液晶表示装置では、焼き付きと呼ばれる液晶層の劣化を抑制するために反転駆動と呼ばれる駆動方法を用いてビデオ信号の入力が行われる。反転駆動とは、液晶素子１０３の対向電極に与えられる共通電位を基準として、ビデオ信号の正負の極性を１フレーム期間毎に切り替えて画素に与える駆動方法である。反転駆動には、ソースライン反転駆動、ドット反転駆動、ゲートライン反転駆動、フレーム反転駆動などがあり、それぞれビデオ信号の入力方法が異なる。以下に、各反転駆動の具体例について説明する。

〈ソースライン反転駆動〉
図３（Ａ）および図３（Ｂ）にソースライン反転駆動を行ったときに各画素に入力されるビデオ信号の極性を模式的に示す。図３（Ａ）および図３（Ｂ）において、列方向に振られた符号はゲート線の符号Ｇ１〜Ｇｍに対応しており、行方向に振られた符号はソース線の符号Ｓ１〜Ｓｎに対応している。＋の符号が振られた画素には正の極性のビデオ信号が入力されており、−の符号が振られた画素には負の極性のビデオ信号が入力されている。また、図３（Ａ）があるフレームに入力されるビデオ信号の極性を表しており、図３（Ｂ）は、図３（Ａ）の次のフレームに入力されるビデオ信号の極性を表している。なお、図３（Ａ）および図３（Ｂ）において、ｉ行目は奇数の行に、ｊ列目は奇数の列に、ｍ行目は偶数の行に、ｎ列目は偶数の列に対応している。

ソースライン反転駆動では、図３（Ａ）に示すように、同じフレーム期間では、同一のソース線と接続される画素には同一の極性のビデオ信号が入力されており、隣り合うソース線に接続される画素には極性の異なるビデオ信号が入力されている。また、図３（Ｂ）に示すように、次のフレームになると前のフレームとは異なる極性のビデオ信号が入力されている。

〈ドット反転駆動〉
図３（Ｃ）および図３（Ｄ）にドット反転駆動を行ったときに各画素に入力されるビデオ信号の極性を模式的に示す。図３（Ｃ）および図３（Ｄ）において、列方向に振られた符号、行方向に振られた符号、＋の符号、−の符号の意味は図３（Ａ）および図３（Ｂ）と同様である。また、図３（Ｃ）と図３（Ｄ）の関係も図３（Ａ）と図３（Ｂ）と同様である。なお、図３（Ｃ）および図３（Ｄ）において、ｉ行目は奇数の行に、ｊ列目は奇数の列に、ｍ行目は偶数の行に、ｎ列目は偶数の列に対応している。

ドット反転駆動では、図３（Ｃ）に示すように、同じフレーム期間で、行方向も列方向も隣り合う画素に異なる極性のビデオ信号が入力されている。また、図３（Ｄ）に示すように、次のフレームになると前のフレームとは異なる極性のビデオ信号が入力されている。

〈ゲートライン反転駆動〉
図４（Ａ）および図４（Ｂ）にゲートライン反転駆動を行ったときに各画素に入力されるビデオ信号の極性を模式的に示す。図４（Ａ）および図４（Ｂ）において、列方向に振られた符号、行方向に振られた符号、＋の符号、−の符号の意味は図３（Ａ）および図３（Ｂ）と同様である。また、図４（Ａ）と図４（Ｂ）の関係も図３（Ａ）と図３（Ｂ）と同様である。なお、図４（Ａ）および図４（Ｂ）において、ｉ行目は奇数の行に、ｊ列目は奇数の列に、ｍ行目は偶数の行に、ｎ列目は偶数の列に対応している。

ゲートライン反転駆動では、図４（Ａ）に示すように、同じフレーム期間では、同一のゲート線と接続される画素には同一の極性のビデオ信号が入力されており、隣り合うゲート線に接続される画素には極性の異なるビデオ信号が入力されている。また、図４（Ｂ）に示すように、次のフレームになると前のフレームとは異なる極性のビデオ信号が入力されている。

〈フレーム反転駆動〉
図４（Ｃ）および図４（Ｄ）にフレーム反転駆動を行ったときに各画素に入力されるビデオ信号の極性を模式的に示す。図４（Ｃ）および図４（Ｄ）において、列方向に振られた符号、行方向に振られた符号、＋の符号、−の符号の意味は図３（Ａ）および図３（Ｂ）と同様である。また、図４（Ｃ）と図４（Ｄ）の関係も図３（Ａ）と図３（Ｂ）と同様である。なお、図４（Ｃ）および図４（Ｄ）において、ｉ行目は奇数の行に、ｊ列目は奇数の列に、ｍ行目は偶数の行に、ｎ列目は偶数の列に対応している。

図４（Ｃ）に示すように、フレーム反転駆動においては、１つのフレーム期間内に入力されるビデオ信号の極性はすべての画素で同じである。図４（Ｄ）に示すように、次のフレーム期間内に入力されるビデオ信号の極性は、前のフレーム期間内に入力されるビデオ信号の極性とは逆になる。

〈クロストークの抑制〉
ここで、図３および図４に示した任意の画素に注目すると、ソースライン反転駆動およびドット反転駆動では、図５（Ａ）に示すようにソース線Ｓｊに入力されるビデオ信号の極性（図５（Ａ）では正の極性）とソース線Ｓｊ＋１に入力されるビデオ信号の極性（図５（Ａ）では負の極性）が互いに異なっている。それに対して、ゲートライン反転駆動およびフレーム反転駆動では、図５（Ｂ）に示すようにソース線Ｓｊに入力されるビデオ信号の極性（図５（Ｂ）では正の極性）とソース線Ｓｊ＋１に入力されるビデオ信号の極性（図５（Ｂ）では正の極性）が互いに同一である。

図５（Ｂ）に示すように、ソース線Ｓｊとソース線Ｓｊ＋１に与えられた電位の極性が同一の場合、第１の寄生容量１０６ａによるクロストークと、第２の寄生容量１０６ｂによるクロストークとが、互いに強め合うように働くので、画素電極１０５の電位が大きく変化してしまう。

これに対して、図５（Ａ）に示すように、ソース線Ｓｊとソース線Ｓｊ＋１に与えられた電位の極性が異なる場合、第１の寄生容量１０６ａによるクロストークと、第２の寄生容量１０６ｂによるクロストークとが、互いに打ち消し合うように働くので、画素電極１０５の電位の変化を低減することができる。つまり、ソースライン反転駆動やドット反転駆動のように、ソース線Ｓｊに入力されるビデオ信号の極性とソース線Ｓｊ＋１に入力されるビデオ信号の極性とが互いに異なるようにすることで、クロストークによる画素電極１０５の電位の変化を低減することができる。

ここで、第１の寄生容量１０６ａによるクロストークと第２の寄生容量１０６ｂによるクロストークのそれぞれの画素電極１０５の電位の変化に対する寄与は、それぞれの寄生容量の容量値に依存する。よって、ソース線Ｓｊに入力されるビデオ信号の極性とソース線Ｓｊ＋１に入力されるビデオ信号の極性とを互いに異なるものとしてクロストークを抑制するには、第１の寄生容量１０６ａの容量値と、第２の寄生容量１０６ｂの容量値を概略同程度とすることが好適である。ここで、第１の寄生容量１０６ａの容量値と、第２の寄生容量１０６ｂの容量値が概略同程度とは、第１の寄生容量１０６ａの容量値に対する、第２の寄生容量１０６ｂの容量値の差分が、−１０％以上１０％以下であることを示す。なお、第１の寄生容量１０６ａの容量値に対する、第２の寄生容量１０６ｂの容量値の差分が、−５％以上５％以下であることがより好ましい。

〈ソースライン反転駆動のタイミングチャート〉
ここで、図１（Ａ）に示す液晶表示装置を、ソースライン反転駆動を用いて動作させる場合のタイミングチャートを図６に示す。図６に示すタイミングチャートは、第１フレーム期間と第２フレーム期間における、ゲート線Ｇｉ、ソース線Ｓ１〜Ｓｎの電位と、これらのゲート線とソース線に接続された画素１０１（Ｇｉ，Ｓ１）〜画素１０１（Ｇｉ，Ｓｎ）の画素電極１０５の電位の変化を示している。

まず、第１フレーム期間において、ゲート線Ｇ１〜Ｇｉ−１が順番に選択され、対応する画素にビデオ信号が入力される。図６に示すようにゲート線Ｇｉが選択され、ゲート線Ｇｉに接続されたトランジスタ１０２がオン状態となる。ソース線Ｓ１に正の極性のビデオ信号が入力され、画素１０１（Ｇｉ，Ｓ１）の画素電極１０５に対応する電位が与えられる。ソース線Ｓ２に負の極性のビデオ信号が入力され、画素１０１（Ｇｉ，Ｓ２）の画素電極１０５に対応する電位が与えられる。以下、順番にソース線Ｓ３からソース線Ｓｎまでビデオ信号の極性を交互に変えながら画素電極１０５に対応する電位が与えられる。

ゲート線Ｇｉの選択が終了すると、ゲート線Ｇｉ＋１〜Ｇｍでも同様に画素電極１０５に対応する電位が与えられる。このとき、すでにビデオ信号が保持されている画素１０１（Ｇｉ，Ｓ１）〜画素１０１（Ｇｉ，Ｓｎ）の画素電極１０５に隣接するソース線Ｓ１〜ソース線Ｓｎの電位がビデオ信号に応じて変化しているが、ソースライン反転駆動を行っているので、上記のようにクロストークが打ち消しあい画素電極１０５の電位は保持されている。

第２フレーム期間においては、ゲート線Ｇｉが選択されると、ソース線Ｓ１〜ソース線Ｓｎに第１フレーム期間とは異なる極性のビデオ信号が入力され、それまで画素電極１０５で保持されていた電位が新しいビデオ信号に対応する電位に書き換えられる。以下、同様の動作が第３フレーム期間以降も繰り返される。

なお、図６に示すタイミングチャートでは、ソース線Ｓ１からソース線Ｓｎに、順番にビデオ信号が入力されている場合を例示しているが、この形式に限定されることなく、ソース線Ｓ１乃至ソース線Ｓｎで、一斉にビデオ信号が入力される形式でも良いし、複数のソース線にまとめてビデオ信号が入力される形式でも良い。

また、図６では、プログレッシブ方式を用いた場合における、ゲート線の選択について説明したが、インターレース方式を用いてゲート線の選択を行うようにしても良い。

なお、反転駆動を行うと、ビデオ信号の極性が変化する際にソース線に与えられる電位の変化が大きくなるため、スイッチング素子として機能するトランジスタ１０２のソース電極とドレイン電極の電位差が大きくなる。よって、トランジスタ１０２は、しきい値電圧がシフトするなどの特性劣化が生じやすい。また、液晶素子１０３に保持されている電圧を維持するために、ソース電極とドレイン電極の電位差が大きくなっても、オフ電流が低く維持されることが要求される。本発明の一態様に係る液晶表示装置では、トランジスタ１０２に、シリコンよりもバンドギャップが大きく、真性キャリア密度が低い酸化物半導体を用いているので、トランジスタ１０２の耐圧性を高め、オフ電流を著しく低くすることができる。よって、通常のシリコンなどの半導体材料で形成されたトランジスタを用いた場合に比べて、トランジスタ１０２の劣化を防ぎ、液晶素子１０３に保持されている電圧を維持することができる。

なお、液晶は、電圧が印加されてからその透過率が収束するまでの応答時間が、一般的に十数ｍｓｅｃ程度である。よって、液晶の応答の遅さが動画のぼやけとして視認されやすい。これに対して、液晶素子１０３に印加する電圧を一時的に大きくして液晶の配向を速く変化させるオーバードライブ駆動を用いるようにしても良い。オーバードライブ駆動を用いることで、液晶の応答速度を上げ、動画のぼやけを防ぎ、動画の画質を改善することができる。

また、トランジスタ１０２がオフした後も、液晶の透過率が収束せずに変化し続けると、液晶の比誘電率が変化するため、液晶素子に印加される電圧が変化しやすい。特に、上記のように、容量素子１０４の容量値を十分小さく設定する場合、液晶素子に印加される電圧の変化が顕著になる。しかし、上記オーバードライブ駆動を用いることで、応答時間を短くすることができるので、液晶の透過率を素早く収束させることができる。したがって、容量素子１０４の容量値を十分小さく設定する場合でも、トランジスタ１０２がオフした後に、液晶素子に印加される電圧が変化するのを抑制できる。

なお、本発明の一態様に係る液晶表示装置では、オフ電流が著しく低減されたトランジスタ１０２を用いるので、容量素子１０４の容量値次第で、画素電極１０５における保持時間を延長し、ビデオ信号の書き込み頻度を低減することも可能になる。これにより、クロック信号や高電位電源の供給などを停止し、液晶表示装置の消費電力の低減を図ることもできる。また、画像の書き換えに伴う使用者の目に対するストレスも低減されるため、使用者の目の疲労を低減する効果も見込める。この点において、当該液晶表示装置をパーソナルコンピュータなどの作業用のディスプレイに用いることで大きな効果が見込まれる。

以上のようにして、画素電極でビデオ信号に対応する電位を保持している間、リーク電流とクロストークとを抑制することにより、容量素子の容量値を小さく設定しても、画像品質を維持することができる。容量値を小さく設定することにより、画素における容量素子の占有面積を低減し、画素の高開口率化を図ることができる。

よって、液晶表示装置の高精細化を進め、一画素あたりの面積が低減されても、十分画素の高開口率化が図られているので、必要以上にバックライトの光量を強くして輝度の補正を図る必要がない。このように、高精細化に伴うバックライトの消費電力の増大を抑制できる。

このように、本発明の一態様に係る液晶表示装置は、画像品質を維持しつつ、高精細化と消費電力の低減を図ることが可能である。

〈画素の具体的な構成〉
次に、本発明の一態様に係る液晶表示装置の画素の具体的な構成について図７乃至図１２を用いて説明する。

図７に、本発明の一態様に係る液晶表示装置の一例の平面図を示す。また、図７の点線Ａ１−Ａ２に対応する断面図を図８（Ａ）に、図７の点線Ｂ１−Ｂ２に対応する断面図を図８（Ｂ）に、図７の点線Ｃ１−Ｃ２に対応する断面図を図８（Ｃ）に示す。

図７に示すように、画素１０１は、行方向に延伸して設けられたゲート線２０２と、行方向に隣接する画素のゲート線と、列方向に延伸して設けられたソース線２０８ａと、列方向に隣接する画素のソース線２０８ｂと、に囲まれた領域に形成されており、当該領域に、トランジスタ１０２、容量素子１０４および液晶素子を形成する画素電極１０５が形成されている。

本発明の一態様に係る液晶表示装置において、画素１０１は、１インチあたり２００以上の密度、より好ましくは１インチあたり３００以上の密度で形成されている。言い換えると、ソース線またはゲート線が１インチあたり２００本以上の密度、より好ましくは１インチあたり３００本以上の密度で形成されている。このような密度で画素を形成することにより、液晶表示装置の高精細化を図ることができる。

図７および図８（Ａ）に示すように、トランジスタ１０２は、基板２００上に形成され、ゲート線２０２と一体となっているゲート電極と、当該ゲート電極上に設けられたゲート絶縁膜２０５と、ゲート絶縁膜２０５上にゲート電極と重畳して設けられた酸化物半導体膜２０６と、酸化物半導体膜２０６に接して設けられたソース線２０８ａおよび導電膜２１０と、を有する。ここで、ソース線２０８ａの一部はトランジスタ１０２のソース電極およびドレイン電極の一方として機能しており、導電膜２１０はトランジスタ１０２のソース電極およびドレイン電極の他方として機能している。酸化物半導体膜２０６、ソース線２０８ａおよび導電膜２１０上に保護絶縁膜２１１が形成されており、保護絶縁膜２１１上に開口を介して導電膜２１０と接続された画素電極１０５が形成されている。

なお、本発明の一態様に係る液晶表示装置において、トランジスタ１０２は、ボトムゲート構造のチャネルエッチ型のトランジスタとしているが、本発明はこれに限定されるものではなく、例えば、トップゲート構造としてもよいし、ボトムゲート構造のチャネル保護型のトランジスタとしてもよい。

図７および図８（Ａ）に示すように、容量素子１０４は、基板２００上に形成され、ゲート線２０２と平行して行方向に延伸して設けられた容量線２０４と、ゲート絶縁膜２０５と、導電膜２１０が重畳する領域に形成されている。上記のように、容量素子１０４の容量値は十分小さく設定することが可能であり、例えば、０ｆＦ以上３０ｆＦ以下、より好ましくは、０ｆＦ以上１５ｆＦ以下とすることができる。設定した容量値に合わせて、容量線２０４および導電膜２１０の面積を設定することにより、画素１０１における容量素子１０４の占有面積を低減し、液晶表示装置の高開口率化を図ることができる。例えば、開口率を６０％以上とすることが好ましい。

なお、本発明の一態様に係る液晶表示装置において、容量素子１０４は、容量線２０４と、ゲート絶縁膜２０５と、導電膜２１０とで構成されているがこれに限られるものではない。例えば、容量素子１０４を、容量線２０４と、ゲート絶縁膜２０５および／または保護絶縁膜２１１と、画素電極１０５とで構成しても良い。

図７，図８（Ｂ）および図８（Ｃ）に示すように、ソース線２０８ａと画素電極１０５は保護絶縁膜２１１を誘電体として第１の寄生容量１０６ａを形成し、ソース線２０８ｂと画素電極１０５は保護絶縁膜２１１を誘電体として第２の寄生容量１０６ｂを形成する。上記のように、第１の寄生容量１０６ａおよび第２の寄生容量１０６ｂによるクロストークを抑制するためには、第１の寄生容量１０６ａおよび第２の寄生容量１０６ｂの容量値を概略同程度とすることが好ましい。

ここで、第１の寄生容量１０６ａは主に画素電極１０５の左端（画素電極１０５のソース線２０８ａ側の端部を指す）とソース線２０８ａとの間で形成され、第２の寄生容量１０６ｂは主に画素電極１０５の右端（画素電極１０５のソース線２０８ｂ側の端部を指す）とソース線２０８ｂとの間で形成される。よって、第１の寄生容量１０６ａおよび第２の寄生容量１０６ｂの容量値は、画素電極１０５の平面形状により比較的容易に設定することができる。

第１の寄生容量１０６ａおよび第２の寄生容量１０６ｂの容量値を概略同程度とするには、図７に示すように画素電極１０５の平面形状を、ソース線２０８ａとソース線２０８ｂの２等分線Ｌ１−Ｌ２に対して概略左右対称とすることが好ましい。画素電極１０５の平面形状をこのようにすることで、図８（Ｂ）および図８（Ｃ）に示すように画素電極１０５の左端とソース線２０８ａとの距離ｄ１と、画素電極１０５の右端とソース線２０８ｂとの距離ｄ２を概略同程度とすることができるので、第１の寄生容量１０６ａおよび第２の寄生容量１０６ｂの容量値を概略同程度とすることができる。

なお、２等分線Ｌ１−Ｌ２は、任意の点からソース線２０８ａまでの距離と、ソース線２０８ｂまでの距離が等距離となる線である。また、画素電極の平面形状が２等分線に対して概略左右対称とは、画素電極１０５の右半分と左半分とを２等分線Ｌ１−Ｌ２で折り返したとき、右半分と左半分とが重畳する領域の面積に対する重畳しない領域の面積の割合が１０％以下となることを指すものとする。

また、画素電極の平面形状は、一般的に画素電極の左端の長さと右端の長さが大きく変わらない。そのため、距離ｄ１と、距離ｄ２との差が、−１０％以上１０％以下であればよく、−５％以上５％以下であればより好ましいとも言える。

以上のように、画素電極１０５の平面形状を設定することにより、第１の寄生容量１０６ａおよび第２の寄生容量１０６ｂの容量値を概略同程度とし、第１の寄生容量１０６ａによるクロストークと第２の寄生容量１０６ｂによるクロストークをお互いに打ち消し合わせることができる。これにより、本発明の一態様に係る液晶表示装置において、高精細化と消費電力の低減を同時に図っても、画像品質を維持することが可能になる。

以下に液晶表示装置の画素部の各構成の詳細について説明を行う。なお、各構成の膜厚などは、液晶表示装置の仕様に合わせて適宜設定すればよく、必ずしも下記の記載に限定されるものではない。

〈基板〉
基板２００としては、透光性を有している基板が好ましく、例えば、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。

なお、基板２００として可とう性基板を用いる場合、非可とう性の基板上にトランジスタなどを作製した後、剥離して可とう性基板である基板２００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。

〈ゲート線〉
ゲート線２０２は、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いることができる。また、ゲート線２０２と同じ層に設けられる容量線２０４も同様の材料を用いて形成すればよい。

図７において、酸化物半導体膜２０６がゲート線２０２の内側に含まれるように設けられている。これにより、基板２００側から入射する光は酸化物半導体膜２０６に照射されないので、当該光によって、酸化物半導体膜２０６中にキャリアが生成されるのを抑制することができる。ただし、ゲート線２０２の平面形状はこれに限定されるものではない。

また、このようにゲート線２０２を形成することにより、ゲート線２０２と導電膜２１０とが重畳する領域を増やすこともできる。ゲート線２０２とトランジスタ１０２のソース電極およびドレイン電極の他方として機能する導電膜２１０との重畳する領域が増え、当該領域の寄生容量が十分大きくなると、第１の寄生容量１０６ａおよび第２の寄生容量１０６ｂのクロストークの効果を低減することができる。

〈ゲート絶縁膜〉
ゲート絶縁膜２０５は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。なお、本明細書等において酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものを指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものを指す。

ゲート絶縁膜２０５は、例えば、１層目を窒化シリコン層とし、２層目を酸化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層または酸化窒化シリコン層は、欠陥密度の小さいものを用いると好ましい。具体的には、電子スピン共鳴（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）にてｇ値が２．００１の信号に由来するスピンのスピン密度が３×１０^１７ｓｐｉｎｓ／ｃｍ^３以下、好ましくは５×１０^１６ｓｐｉｎｓ／ｃｍ^３以下のものを用いる。また、酸化シリコン層または酸化窒化シリコン層は、加熱処理などを行うことで酸素を放出する、過剰酸素を含む層を用いると好ましい。ここで、加熱処理によって酸素を放出する膜は、ＴＤＳ分析によって１×１０^１８ａｔｏｍｓ／ｃｍ^３以上、１×１０^１９ａｔｏｍｓ／ｃｍ^３以上または１×１０^２０ａｔｏｍｓ／ｃｍ^３以上の酸素（酸素原子数に換算）を放出することもある。また、過剰酸素を含む酸化シリコン層として、ＳｉＯ_Ｘ（Ｘ＞２）で表される酸化シリコン層を用いてもよい。ＳｉＯ_Ｘ（Ｘ＞２）で表される酸化シリコンは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した値とする。

また、一層目に用いる窒化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層を用いることが好ましい。水素、アンモニアの放出量は、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて測定すればよい。

さらに、一層目の窒化シリコン層は、水素およびアンモニアの含有量が異なる複数の窒化シリコン層を積層させた構造としても良い。例えば、図９（Ａ）および図９（Ｂ）に示すように、ゲート絶縁膜２０５が、第１の窒化シリコン層２０５ａ、第１の窒化シリコン層２０５ａ上に積層された第２の窒化シリコン層２０５ｂ、第２の窒化シリコン層２０５ｂ上に積層された第３の窒化シリコン層２０５ｃ、第３の窒化シリコン層２０５ｃ上に形成された酸化窒化シリコン層２０５ｄを含む構成としても良い。ここで、図９（Ａ）および図９（Ｂ）は、図８（Ａ）および図８（Ｂ）に示す断面図の、ゲート絶縁膜２０５、ソース線２０８ａ、導電膜２１０および保護絶縁膜２１１の積層構造の具体例を示すものであり、ソース線２０８ａ、導電膜２１０および保護絶縁膜２１１については、以下で順次説明を行っていく。なお、図８（Ｃ）に示す断面構造の具体例については、図９（Ｂ）に関する記載を参酌することができる。

第１の窒化シリコン層２０５ａは、第２の窒化シリコン層２０５ｂより水素およびアンモニアの含有量が少ない。第１の窒化シリコン層２０５ａ中のアンモニアの含有量を少なくすることで、ゲート線２０２に含まれる金属とアンモニアが反応して当該金属がゲート絶縁膜２０５中に拡散されるのをふせぐことができる。また、基板２００から水素、または水素化合物（例えば水）などの、酸化物半導体中で電子供与体（ドナー）として機能する不純物が混入するのを低減することができる。

第２の窒化シリコン層２０５ｂは、第１の窒化シリコン層２０５ａおよび第３の窒化シリコン層２０５ｃより厚い膜厚を有し、膜中欠陥が低減されたものを用いることが好ましい。例えば膜厚が２５０ｎｍ以上４００ｎｍ以下であることが好ましい。また、ＥＳＲにてｇ値が２．００３の信号に由来するスピンのスピン密度が、好ましくは１×１０^１７ｓｐｉｎｓ／ｃｍ^３以下、より好ましくは５×１０^１６ｓｐｉｎｓ／ｃｍ^３以下であるものとする。このように膜厚が厚く、膜中欠陥が低減された窒化シリコン層を第２の窒化シリコン層２０５ｂとして用いることにより、ゲート絶縁膜２０５のＥＳＤ耐性を大きく向上させることが可能である。

第３の窒化シリコン層２０５ｃも第１の窒化シリコン層２０５ａと同様に、第２の窒化シリコン層２０５ｂより水素およびアンモニアの含有量が少ない。酸化物半導体膜２０６と接近している第３の窒化シリコン層２０５ｃ中の水素の含有量を少なくすると、第３の窒化シリコン層２０５ｃと第２の窒化シリコン層２０５ｂから酸化物半導体膜２０６へ不純物が混入することを低減することができる。ここで不純物とは、水素、または水素化合物（例えば水）など、酸化物半導体中でドナーとして機能する不純物のことである。

酸化窒化シリコン層２０５ｄは、上記の加熱処理などを行うことで酸素を放出する、過剰酸素を含む酸化窒化シリコン層を用いることが好ましい。これにより熱処理を行って酸化物半導体膜２０６に酸素を供給することが可能となり、酸化物半導体膜２０６から酸素の脱離を防止するとともに、酸素欠損を補填することが可能となる。

以上のようにゲート絶縁膜２０５を構成する場合、例えば、第１の窒化シリコン層２０５ａの膜厚を５０ｎｍとし、第２の窒化シリコン層２０５ｂの膜厚を２００ｎｍとし、第３の窒化シリコン層２０５ｃの膜厚を５０ｎｍとし、酸化窒化シリコン層２０５ｄの膜厚を５０ｎｍとすればよい。

また、ゲート絶縁膜２０５は、必ずしも均一な膜厚とする必要はなく、例えば、ゲート絶縁膜２０５において、酸化物半導体膜２０６と重畳する領域の膜厚が、酸化物半導体膜２０６と重畳しない領域の膜厚より厚くなるようにしてもよい。

なお、基板２００とゲート線２０２および容量線２０４の間に下地絶縁膜を設ける構成とすることもでき、下地絶縁膜はゲート絶縁膜と同様の材料を用いて形成すればよい。

〈酸化物半導体膜〉
上記のように酸化物半導体膜２０６に用いる酸化物半導体は、シリコンよりもバンドギャップが広いことが好ましい。例えば、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上の酸化物半導体を用いる。

このような酸化物半導体膜２０６に用いる酸化物半導体は、少なくともインジウム（Ｉｎ）若しくは亜鉛（Ｚｎ）を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、当該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、以下のスタビライザーの少なくとも一つを有することが好ましい。

スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、又はジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）などがある。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二種類の金属を含む酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三種類の金属を含む酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四種類の金属を含む酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２などの原子数比のターゲットを用いてスパッタリング法で酸化物半導体膜を形成すればよい。

しかし、これらに限られず、必要とする半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な原子数比のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

また、酸化物半導体膜２０６に用いる酸化物半導体は、真性キャリア密度がシリコンよりも低いことが好ましい。このような酸化物半導体としては、酸化物半導体中で電子供与体（ドナー）として機能する不純物を低減して高純度化した酸化物半導体が好ましい。具体的には、酸化物半導体膜２０６のキャリア密度を、１×１０^１７／ｃｍ^３未満、１×１０^１５／ｃｍ^３未満、または１×１０^１３／ｃｍ^３未満とすればよい。酸化物半導体膜２０６において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。

特に、酸化物半導体膜２０６にシリコンが高い濃度で含まれることにより、酸化物半導体膜２０６にシリコンに起因する不純物準位が形成される。当該不純物準位は、トラップ準位として機能し、トランジスタの電気特性を劣化させることがある。トランジスタの電気特性の劣化を小さくするためには、酸化物半導体膜２０６のシリコン濃度を１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とすればよい。

また、酸化物半導体膜２０６中で水素および窒素は、ドナー準位を形成し、キャリア密度を増大させてしまう。酸化物半導体膜２０６を真性または実質的に真性とするためには、酸化物半導体膜２０６中の水素濃度は、ＳＩＭＳにおいて、２×１０^２０ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下とする。また、窒素濃度は、ＳＩＭＳにおいて、５×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

具体的に、高純度化された酸化物半導体膜を活性層として用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０^６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流（ゲート電極とソース電極間の電圧を０Ｖ以下としたときのドレイン電流）が、半導体パラメータアナライザの測定限界以下、すなわち１×１０^−１３Ａ以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流密度の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流密度を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流密度が得られることが分かった。したがって、本発明の一態様に係る半導体装置では、高純度化された酸化物半導体膜を活性層として用いたトランジスタのオフ電流密度を、ソース電極とドレイン電極間の電圧によっては、１００ｙＡ／μｍ以下、好ましくは１０ｙＡ／μｍ以下、更に好ましくは１ｙＡ／μｍ以下にすることができる。従って、高純度化された酸化物半導体膜を活性層として用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。

〈ＣＡＡＣ−ＯＳ〉
また、酸化物半導体膜２０６に用いる酸化物半導体としては、非晶質酸化物半導体、単結晶酸化物半導体、及び多結晶酸化物半導体など様々な結晶状態のものを用いることができる。酸化物半導体として、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜を用いるのが好ましい。

ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。

ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。

一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。

なお、ＣＡＡＣ−ＯＳ膜に含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ただし、ＣＡＡＣ−ＯＳ膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域を形成する場合がある。例えば、平面ＴＥＭ像において、２５００ｎｍ^２以上、５μｍ^２以上または１０００μｍ^２以上となる結晶領域が観察される場合がある。

ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。

一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ_４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。

以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。

なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。

また、ＣＡＡＣ−ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部の割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成されることもある。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。

また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。

不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。

また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。

〈積層構造〉
また、酸化物半導体膜２０６は、組成や原子数比の異なる複数の酸化物半導体層が積層された構造としてもよい。また、結晶性の異なる酸化物半導体層どうしを積層しても良い。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、非晶質酸化物半導体、及びＣＡＡＣ−ＯＳを適宜組み合わせた構成としてもよい。ここで、積層する各酸化物半導体層の構成元素を同一にすることで、各酸化物半導体層における界面の欠陥準位を低減し、当該酸化物半導体膜を用いたトランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。

例えば、酸化物半導体膜２０６を第１の酸化物半導体層の上に第２の酸化物半導体層が設けられた２層構造とする。この時、第１の酸化物半導体層と第２の酸化物半導体層のうち、ゲート電極に近い側（チャネル側）の酸化物半導体層のＩｎとＧａの原子数比をＩｎ＜Ｇａとし、バックチャネル側の酸化物半導体層のＩｎとＧａの原子数比をＩｎ≧Ｇａとすることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。

このような原子数比の酸化物半導体としては、例えば、第１の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とする構造が挙げられる。なお、各酸化物半導体層の原子数比は、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。ここで、チャネル形成領域になりうる第２の酸化物半導体層は、ＣＡＡＣ−ＯＳ膜とすることが好ましい。

さらに第２の酸化物半導体層の上に第３の酸化物半導体層を設ける構成としても良い。例えば、第１の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、第３の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とする構造が挙げられる。なお、各酸化物半導体層の原子数比は、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。ここで、チャネル形成領域になりうる第２の酸化物半導体層は、ＣＡＡＣ−ＯＳ膜とすることが好ましい。また、このように３層に積層することで、第１の乃至第３の酸化物半導体層において互いに酸素を拡散させることができる。

このような３層積層構造の酸化物半導体膜においては、第１の酸化物半導体層および第３の酸化物半導体層の伝導帯の下端より第２の酸化物半導体層の伝導帯の下端の方が真空準位とのエネルギー差が大きくなるような井戸型構造のバンド構造を持つように第１の酸化物半導体層乃至第３の酸化物半導体層を選択することが好ましい。積層する各酸化物半導体層の構成元素を同一にすることで、第１乃至第３の酸化物半導体層の伝導帯の下端は連続的になり、Ｕ字型井戸（Ｕ Ｓｈａｐｅ Ｗｅｌｌ）構造のバンド構造を持つ。このような酸化物半導体膜とすることにより、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。

〈ソース線、ソース電極およびドレイン電極〉
ソース線２０８ａ、ソース線２０８ｂおよびトランジスタ１０２のソース電極およびドレイン電極の他方として機能する導電膜２１０は同じ層に形成される。これらは、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。

例えば、図９（Ａ）および図９（Ｂ）に示すように、ソース線２０８ａは、膜厚５０ｎｍのタングステン層２０８ａａと、タングステン層２０８ａａの上に設けられた膜厚４００ｎｍのアルミニウム層２０８ａｂと、アルミニウム層２０８ａｂ上に設けられた膜厚１００ｎｍのチタン層２０８ａｃと、を含む構成とすることができる。また、図９（Ａ）および図９（Ｂ）に示すように、導電膜２１０は、膜厚５０ｎｍのタングステン層２１０ａと、タングステン層２１０ａの上に設けられた膜厚４００ｎｍのアルミニウム層２１０ｂと、アルミニウム層２１０ｂ上に設けられた膜厚１００ｎｍのチタン層２１０ｃと、を含む構成とすることができる。なお、ソース線２０８ｂについても同様の構成とすることができる。

〈保護絶縁膜〉
保護絶縁膜２１１は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。

保護絶縁膜２１１は、例えば、１層目を酸化シリコン層とし、２層目を窒化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層または酸化窒化シリコン層は、上記ゲート絶縁膜２０５と同様に、欠陥密度の小さい酸化シリコン層または酸化窒化シリコン層を用いると好ましい。窒化シリコン層または窒化酸化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層または窒化酸化シリコン層を用いる。水素、アンモニアの放出量は、ＴＤＳ分析にて測定すればよい。また、窒化シリコン層または窒化酸化シリコン層は、酸素を透過しない、またはほとんど透過しない窒化シリコン層または窒化酸化シリコン層を用いる。

また、加熱処理などを行うことで酸素を放出する、過剰酸素を含む酸化シリコン層または酸化窒化シリコン層を１層目と２層目の間に設けても良い。また、過剰酸素を含む酸化シリコン層として、ＳｉＯ_Ｘ（Ｘ＞２）で表される酸化シリコン層を用いてもよい。ＳｉＯ_Ｘ（Ｘ＞２）で表される酸化シリコンは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法により測定した値とする。

このような保護絶縁膜２１１としては、例えば、図９（Ａ）および図９（Ｂ）に示すように、保護絶縁膜２１１が、第１の酸化窒化シリコン層２１１ａ、第１の酸化窒化シリコン層２１１ａ上に積層された第２の酸化窒化シリコン層２１１ｂ、第２の酸化窒化シリコン層２１１ｂ上に積層された窒化シリコン層２１１ｃを含む構成としても良い。

第１の酸化窒化シリコン層２１１ａは欠陥密度の小さいものとし、第２の酸化窒化シリコン層２１１ｂは過剰酸素を含むものとし、窒化シリコン層２１１ｃは、水素およびアンモニアの含有量が少なく、酸素をほとんど透過しないものとする。

また、上記において、図１０（Ａ）および図１０（Ｂ）に示すように、保護絶縁膜２１１が、第１の酸化窒化シリコン層２１１ａ、第１の酸化窒化シリコン層２１１ａ上に積層された第２の酸化窒化シリコン層２１１ｂ、第２の酸化窒化シリコン層２１１ｂ上に積層された窒化シリコン層２１１ｃ、窒化シリコン層２１１ｃ上に積層された酸化シリコン層２１１ｄを含む構成としても良い。なお、図１０（Ａ）および図１０（Ｂ）に示す液晶表示装置は、窒化シリコン層２１１ｃ上に積層された酸化シリコン層２１１ｄが保護絶縁膜２１１に含まれることを除いて図９（Ａ）および図９（Ｂ）に示す液晶表示装置と同じ構成である。

酸化シリコン層２１１ｄは、有機シランガスを用いて形成されており、段差被覆性に優れていることからトランジスタ１０２の保護絶縁膜として有用である。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）などのシリコン含有化合物を用いることができる。

保護絶縁膜２１１の表面を酸化シリコン層２１１ｄとすることにより、ソース線２０８ａと画素電極１０５の左端との間の距離、およびソース線２０８ｂと画素電極１０５の右端との間の距離を広げることができ、第１の寄生容量１０６ａおよび第２の寄生容量１０６ｂの容量値を下げることができる。また、トランジスタ及び容量素子が設けられる素子部の表面の平坦性を高めることができる。

〈画素電極〉
画素電極１０５は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウムスズ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性の導電性材料を用いることができる。

なお、図７において画素電極１０５の平面形状は、ソース線２０８ａ、ソース線２０８ｂ、ゲート線２０２および行方向に隣接する画素のゲート線と重畳しないように形成している。これにより、これらの配線と画素電極１０５とが形成する寄生容量が大きくなることを抑制している。ただし、本実施の形態に示す液晶表示装置はこれに限られるものではない。

また、本発明の一態様に係る液晶表示装置は、酸化物半導体膜２０６中でキャリアを生成するおそれがある水素、水分などの不純物が侵入するのを防ぐため、アクリル樹脂、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の有機絶縁物からなる平坦化膜を設けない構成としている。

ただしこれに限られず、酸化物半導体膜２０６中でキャリアを生成するおそれがある水素、水分などの不純物を十分に防ぐことができる絶縁膜などを保護絶縁膜２１１として設けて、上記有機絶縁物からなる平坦化膜を設ける構成としても良い。

〈画素構成の変形例１〉
なお、図７において本発明の一態様に係る液晶表示装置として、容量線２０４を設けて容量素子１０４を形成する構成を示したが、本発明はこれに限られるものではない。容量線を意図的に設けなくても十分な容量を画素電極に形成できる場合、図１１に示すように容量線を設けない画素構成の液晶表示装置としても良い。このとき、容量線を含んで構成される容量素子は存在しないので、等価回路図上において容量素子の容量値は０ｆＦということになる。なお、図１１に示す液晶表示装置の画素構成は、容量線を設けていないことを除けば、図７に示す液晶表示装置の画素構成と同じなので、詳細は図７などに関する記載を参酌することができる。

〈画素構成の変形例２〉
また、図７において本発明の一態様に係る液晶表示装置は、複数の画素がマトリクス状に配置されるストライプ配置を想定しているが、本発明はこれに限られるものではない。例えば、図１２（Ａ）に示すように、複数の画素をデルタ配置で配列する構成とすることもできる。ただし、図７および図１１に示す画素構成では、ソース線が直線状に列方向に延伸して設けられるが、図１２（Ａ）に示すように画素をデルタ配置する場合、ソース線が画素１１１のデルタ配置に合わせてＳ字状に屈曲して列方向に延伸して設けられる。なお、図１２（Ａ）に示す画素構成は、ソース線がＳ字状に屈曲して列方向に延伸して設けられていること以外は、図１１に示す液晶表示装置の画素構成と同じである。また、図１２（Ａ）に示す画素構成において容量線は設けられていないが、図７に示す画素構成と同様に容量線を設けることができる。よって、図１２に示す液晶表示装置の画素構成の詳細は図７および図１１に関する記載を参酌することができる。

図１２（Ａ）に示す画素１１１では、ソース線２０８ａが画素近傍で屈曲して設けられており、ソース線２０８ａが画素電極１０５の左端だけでなく、画素電極１０５の上端部の一部および下端部の一部においても画素電極１０５に近接して設けられている。これにより、画素電極１０５とソース線２０８ａが形成する第１の寄生容量１０６ａが画素電極１０５の左端だけではなく、画素電極１０５の上端部の一部や下端部の一部においても形成されてしまっている。これに対して、画素電極１０５とソース線２０８ｂが形成する第２の寄生容量１０６ｂは図７において示したものと同様に、画素電極１０５の右端だけで形成されている。つまり、第１の寄生容量１０６ａが形成される領域は、画素電極１０５の上端部の一部や下端部の一部と形成される領域の分だけ、第２の寄生容量１０６ｂが形成される領域より大きくなる。

よって、上記と同様に画素電極１０５の平面形状を、ソース線２０８ａとソース線２０８ｂの２等分線Ｌ１−Ｌ２に対して概略左右対称とすると、第１の寄生容量１０６ａが形成される領域が大きい分だけ、第１の寄生容量１０６ａの容量値の方が第２の寄生容量１０６ｂの容量値より大きくなってしまう。

そこで、図１２（Ａ）に示すようにデルタ配置をとる場合、第１の寄生容量１０６ａが形成される領域の大きさと第２の寄生容量１０６ｂが形成される大きさの比に合わせて、画素電極１０５の平面形状を調節して設ける必要がある。

例えば、図１２（Ａ）に示すように、第１の寄生容量１０６ａを形成するソース線２０８ａの部位（点線Ｅ１−Ｅ２で示す）の長さｓ１と、第２の寄生容量１０６ｂを形成するソース線２０８ｂの部位（点線Ｆ１−Ｆ２で示す）の長さｓ２と、図１２（Ｂ）に示すソース線２０８ａと画素電極１０５の左端の距離ｄ３と、図１２（Ｃ）に示すソース線２０８ｂと画素電極１０５の右端の距離ｄ４と、を考えると、長さｓ２に対する長さｓ１の倍率の分だけ、距離ｄ４に対して距離ｄ３を大きくすればよい。よって、ｓ１：ｓ２＝ｄ３：ｄ４となるように画素電極１０５の平面形状を設定すればよい。ここで、図１２（Ｂ）は図１２（Ａ）点線Ｂ３−Ｂ４に対応する断面図であり、図１２（Ｃ）は図１２（Ａ）の点線Ｃ３−Ｃ４に対応する断面図である。なお、より厳密に計算する場合は、保護絶縁膜２１１の膜厚や、ソース線２０８ａの上端部と画素電極１０５との距離、ソース線２０８ａの下端部と画素電極１０５との距離を含めて計算すればよい。

〈画素の作製工程例〉
次に、図７および図８に示した液晶表示装置の作製工程の一例について図１３および図１４を用いて説明する。図１３および図１４は、図７に示す一点鎖線Ａ１−Ａ２およびＢ１−Ｂ２に対応する断面図である。

まず、基板２００上に、上記のゲート線２０２に用いることができる導電膜を成膜する。ここで導電膜の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて行うことができる。

次に、上記導電膜を１枚目のマスクを用いてフォトリソグラフィ法などで選択的にパターニングし、ゲート線２０２および容量線２０４を形成する。なお、導電膜のパターニングは、ドライエッチングまたはウェットエッチングを用いて行えばよい。

次に、ゲート線２０２および容量線２０４上に、上記のゲート絶縁膜２０５に用いることができる絶縁膜を成膜し、ゲート絶縁膜２０５を形成する（図１３（Ａ）参照）。ここで、ゲート絶縁膜２０５の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて行うことができる。

図９（Ａ）および図９（Ｂ）に示すように、第１の窒化シリコン層２０５ａ、第２の窒化シリコン層２０５ｂ、第３の窒化シリコン層２０５ｃおよび酸化窒化シリコン層２０５ｄを含むゲート絶縁膜２０５を形成する場合、例えば、以下のようにプラズマＣＶＤ法を用いて外気に曝さず連続的に成膜すればよい。まず、第１の窒化シリコン層２０５ａを、シラン（ＳｉＨ_４）、窒素（Ｎ_２）、アンモニア（ＮＨ_３）の混合ガスを供給してプラズマＣＶＤ法で成膜する。ここでアンモニアの供給量は、第２の窒化シリコン層２０５ｂを成膜する際のアンモニアの供給量より少ないものとする。続いて第２の窒化シリコン層２０５ｂを、シラン（ＳｉＨ_４）、窒素（Ｎ_２）、アンモニア（ＮＨ_３）の混合ガスを供給してプラズマＣＶＤ法で成膜する。続いて第３の窒化シリコン層２０５ｃを、シラン（ＳｉＨ_４）と窒素（Ｎ_２）の混合ガスを供給してプラズマＣＶＤ法で成膜する。最後に酸化窒化シリコン層２０５ｄを、シラン（ＳｉＨ_４）、一酸化二窒素（Ｎ_２Ｏ）の混合ガスを供給してプラズマＣＶＤ法で成膜する。

また、酸化窒化シリコン層２０５ｄを過剰酸素を含む層にする場合、酸化窒化シリコン層２０５ｄに酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いて、導入し、過剰酸素を含む層を形成することができる。

なお、下地絶縁膜を設ける場合、ゲート線２０２の導電膜を成膜する前に、上記のゲート絶縁膜２０５の成膜方法と同様の方法で下地絶縁膜を成膜すればよい。

次に、ゲート絶縁膜２０５上に、上記酸化物半導体膜２０６に用いることができる酸化物半導体膜を成膜し、当該酸化物半導体膜を２枚目のマスクを用いてフォトリソグラフィ法などで選択的にパターニングし、酸化物半導体膜２０６を形成する（図１３（Ｂ）参照）。

当該酸化物半導体膜は、スパッタリング法、塗布法、パルスレーザ蒸着法、レーザーアブレーション法などを用いて形成することができる。スパッタリング法で当該酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置又はＤＣ電源装置などを適宜用いることができる。スパッタリングガスは、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。

例えば、スパッタリング法を用いてＣＡＡＣ−ＯＳ膜を成膜する場合、基板加熱温度を１００℃以上６００℃以下、好ましくは１５０℃以上５５０℃以下、より好ましくは２００℃以上５００℃以下とする。また、酸素ガス雰囲気下で、成膜圧力を０．８Ｐａ以下、好ましくは０．４Ｐａ以下とする。また、ターゲットと基板との距離を４０ｍｍ以下、好ましくは２５ｍｍ以下とする。

なお、酸化物半導体膜のパターニングは、ドライエッチングまたはウェットエッチングを用いて行えばよく、材料に合わせて、エッチングガス、エッチング液、時間、温度などのエッチング条件は適宜設定すればよい。当該エッチングにより、ゲート絶縁膜２０５の酸化物半導体膜２０６と重畳していない領域の膜厚が薄くなる場合がある。

酸化物半導体膜２０６に加熱処理を行うことが好ましい。当該加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。当該加熱処理の雰囲気は、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気、または減圧状態で行う。また、当該加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気としてもよい。なお、当該加熱処理は複数回行ってもよく、その場合、後の工程、例えばソース線２０８ａおよびソース線２０８ｂを形成した後でさらに加熱処理を行っても良い。

当該加熱処理によって、酸化物半導体膜２０６の結晶性を高め、さらにゲート絶縁膜２０５または／および酸化物半導体膜２０６から水素や水などの不純物を除去することができる。また、上記のように酸化物半導体膜２０６を３層積層構造とすると、第１乃至第３の酸化物半導体層で酸素を相互拡散させることができる。

当該加熱処理は、電気炉を用いて行っても良いし、加熱されたガスなどの媒体からの熱伝導、又は熱輻射によって、被処理物を加熱する装置を用いて行っても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。

なお、酸化物半導体膜２０６にパターニングする前に当該加熱処理を行っても良い。

次に、酸化物半導体膜２０６およびゲート絶縁膜２０５上に、上記のソース線２０８ａ、ソース線２０８ｂおよび導電膜２１０に用いることができる導電膜を成膜する。ここで導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて行うことができる。

図９（Ａ）および図９（Ｂ）に示すように、タングステン層２０８ａａと、タングステン層２０８ａａの上に設けられたアルミニウム層２０８ａｂと、アルミニウム層２０８ａｂ上に設けられたチタン層２０８ａｃと、を含むソース線２０８ａを形成する場合、例えば、タングステン、アルミニウム、チタンの順番でスパッタリング法を用いて成膜すればよい。なお、導電膜２１０およびソース線２０８ｂも同様に成膜すればよい。

次に、当該導電膜を３枚目のマスクを用いてフォトリソグラフィ法などで選択的にパターニングし、ソース線２０８ａ、ソース線２０８ｂ（図示せず）および導電膜２１０を形成する（図１４（Ａ）参照）。なお、導電膜のパターニングは、ドライエッチングまたはウェットエッチングを用いて行えばよい。

次に、酸化物半導体膜２０６、ソース線２０８ａ、ソース線２０８ｂおよび導電膜２１０上に、上記の保護絶縁膜２１１に用いることができる絶縁膜を成膜し、保護絶縁膜２１１を形成する。ここで、保護絶縁膜２１１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて行うことができる。

図９（Ａ）および図９（Ｂ）に示すように、第１の酸化窒化シリコン層２１１ａ、第２の酸化窒化シリコン層２１１ｂおよび窒化シリコン層２１１ｃを含む保護絶縁膜２１１を形成する場合、例えば、以下のようにプラズマＣＶＤ法を用いて外気に曝さず連続的に成膜すればよい。まず、第１の酸化窒化シリコン層２１１ａを、シラン（ＳｉＨ_４）、一酸化二窒素（Ｎ_２Ｏ）の混合ガスを供給してプラズマＣＶＤ法で成膜する。続いて第２の酸化窒化シリコン層２１１ｂを、シラン（ＳｉＨ_４）、一酸化二窒素（Ｎ_２Ｏ）の混合ガスを供給してプラズマＣＶＤ法で成膜する。ここで、過剰酸素を含む層とするための第２の酸化窒化シリコン層２１１ｂの形成条件は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２６０℃以下、さらに好ましくは１８０℃以上２３０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられた電極に０．１７Ｗ／ｃｍ^２以上０．５Ｗ／ｃｍ^２以下、さらに好ましくは０．２５Ｗ／ｃｍ^２以上０．３５Ｗ／ｃｍ^２以下の高周波電力を供給する、ことである。最後に窒化シリコン層２１１ｃを、シラン（ＳｉＨ_４）、窒素（Ｎ_２）およびアンモニア（ＮＨ_３）の混合ガスを供給してプラズマＣＶＤ法で成膜する。

さらに、図１０（Ａ）および図１０（Ｂ）に示すように、窒化シリコン層２１１ｃの上に酸化シリコン層２１１ｄを設ける場合、上記有機シランガスを用いてＣＶＤ法で形成することができる。

次に、保護絶縁膜２１１の導電膜２１０と重畳する部分に、４枚目のマスクを用いてフォトリソグラフィ法などで開口２２２を形成する。なお、保護絶縁膜２１１のパターニングは、ドライエッチングまたはウェットエッチングを用いて行えばよい。

また、基板２００上に画素部と平行して、ゲート線駆動回路などの駆動回路部を設ける場合、図１５に示すように、基板２００上に形成されるゲート線２０２と同じ層の配線２１２と、ゲート絶縁膜２０５上に形成されるソース線２０８ａと同じ層の配線２１８を接続する必要がある。

その場合、開口２２２を形成すると同時に、ゲート絶縁膜２０５および保護絶縁膜２１１の配線２１２と重畳する部分に開口２２４を形成し、保護絶縁膜２１１の配線２１８と重畳する部分に開口２２６を形成すればよい。これにより、開口２２２、開口２２４および開口２２６を１枚のマスクを用いて形成することができる。

次に、保護絶縁膜２１１上に、上記の画素電極１０５に用いることができる透光性の導電性材料からなる導電膜を成膜する。ここで当該導電膜の成膜は、蒸着法、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて行うことができる。

次に、当該導電膜を５枚目のマスクを用いてフォトリソグラフィ法などで選択的にパターニングし、画素電極１０５を形成する（図１４（Ｂ）参照）。画素電極１０５は開口２２２を介して導電膜２１０と接続される。なお、導電膜のパターニングは、ドライエッチングまたはウェットエッチングを用いて行えばよい。

ここで、上記のように第１の寄生容量１０６ａおよび第２の寄生容量１０６ｂの容量値を概略同程度とするため、画素電極１０５の平面形状は、ソース線２０８ａとソース線２０８ｂの２等分線Ｌ１−Ｌ２に対して概略左右対称となるようにすることが好ましい。また、距離ｄ１と、距離ｄ２との差が、−１０％以上１０％以下、より好ましくは−５％以上５％以下となるように、画素電極１０５のパターニングを行う。

また、画素電極１０５の形成と同時に、図１５に示すように配線２１２と配線２１８を接続する導電膜２１５も形成される。これにより、５枚という少ないマスク枚数で、液晶表示装置の画素部と駆動回路部の少なくとも一部を基板２００上に同時に形成することができる。これにより、液晶表示装置の作製工程の簡略化およびそれに伴う製造コストの削減を図ることができる。

なお、配線２１２と配線２１８は必ずしも導電膜２１５を介して接続する必要はない。例えば、図１３（Ａ）に示す工程の次に開口２２４に対応する開口を配線２１２に重畳してゲート絶縁膜２０５に設け、当該開口を介して配線２１２と配線２１８を直接接続しても良い。

以上のようにして、トランジスタ１０２および容量素子１０４を含む、図７および図８に示す液晶表示装置の画素部を作製することができる。

〈液晶表示装置の具体的な構成〉
次に、本発明の一態様に係る液晶表示装置の具体的な構成について、図１６を用いて説明する。

なお、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て液晶表示装置に含むものとする。

本発明の一態様に係る液晶表示装置の外観および断面について、図１６（Ａ１）（Ａ２）（Ｂ）を用いて説明する。図１６（Ａ１）（Ａ２）は、画素部４０２に設けられたトランジスタ１０２、ゲート線駆動回路４０４に設けられたトランジスタ４１２、および液晶素子１０３を、基板２００と対向基板４００との間にシール材４０５によって封止した、パネルの平面図であり、図１６（Ｂ）は、図１６（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。

基板２００上に設けられた画素部４０２と、ゲート線駆動回路４０４とを囲むようにして、シール材４０５が設けられている。また画素部４０２と、ゲート線駆動回路４０４の上に対向基板４００が設けられている。よって画素部４０２と、ゲート線駆動回路４０４とは、基板２００とシール材４０５と対向基板４００とによって、液晶層４０８と共に封止されている。また基板２００上のシール材４０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜または多結晶半導体膜で形成されたソース線駆動回路４０３が実装されている。

なお、基板２００上の画素部４０２には、上記において示したように、トランジスタ１０２、容量素子１０４および画素電極１０５を含む画素が形成されており、それらの構成の詳細については上記の記載を参酌することができる。

また、図１６では図示しないが、カラーフィルタ層として機能する着色層を設けることができる。

また、光源として画素に光を照射するバックライトを適宜設けることができる。当該バックライトは、白色の発光ダイオード（ＬＥＤ）を用いても良いし、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）などの各色を組み合わせて白色を発光させてもよい。各色の発光ダイオードを用いることにより、色再現性を高くすることができ、白色の色合いを調整することができる。例えば、波長３８０ｎｍ乃至４２０ｎｍの青色光は目を疲労させる光と言われているが、このような波長またはその一部に対応する光を発光する発光ダイオードを調整して、目の疲労を低減させることができる液晶表示装置を提供することができる。特に、上記のオフ電流が著しく低減されたトランジスタを用い、画素電極における保持時間を延長し、ビデオ信号の書き込み頻度を低減する構成と合わせて、当該液晶表示装置をパーソナルコンピュータなどの作業用のディスプレイに用いることで大きな効果が見込まれる。

なお、別途形成した駆動回路の接続方式は、特に限定されるものではなく、ＣＯＧ方式、ワイヤボンディング方式、或いはＴＡＢ方式などを用いることができる。図１６（Ａ１）は、ＣＯＧ方式によりソース線駆動回路４０３を実装する例であり、図１６（Ａ２）は、ＴＡＢ方式によりソース線駆動回路４０３を実装する例である。

また基板２００上に設けられた画素部４０２と、ゲート線駆動回路４０４は、トランジスタを複数有しており、図１６（Ｂ）では、画素部４０２に含まれるトランジスタ１０２と、ゲート線駆動回路４０４に含まれるトランジスタ４１２とを例示している。なお、トランジスタ４１２は、トランジスタ１０２と同様の工程で形成することができるので、詳細はトランジスタ１０２の記載を参酌することができる。

また、液晶素子１０３が有する画素電極１０５は、トランジスタ１０２と接続されている。そして液晶素子１０３の対向電極４３１は対向基板４００上に形成されている。画素電極１０５と対向電極４３１と液晶層４０８とが重なっている部分が、液晶素子１０３に相当する。なお、画素電極１０５、対向電極４３１はそれぞれ配向膜として機能する絶縁層４３２、絶縁層４３３が設けられ、絶縁層４３２、絶縁層４３３を介して液晶層４０８を挟持している。

なお、対向基板４００も基板２００と同様に、透光性基板を用いることができ、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。

また構造体４３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極１０５と対向電極４３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極４３１は、トランジスタ１０２と同一基板上に設けられる共通電位線と接続される。コモンコンタクト部を用いて、一対の基板間に配置される導電性粒子を介して対向電極４３１と共通電位線とを接続することができる。なお、導電性粒子はシール材４０５に含有させることができる。

なお液晶素子の電極の構造は、液晶素子の表示モードによって、適宜変更可能である。例えば、液晶素子の表示モードとしては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、無電界の時に液晶分子が基板に垂直となるように配向されているＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、突起物を設けることで、液晶分子の配向制御が複数方向となるようにして視野角依存性を補償するＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードなどを用いることができる。

また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板および着色層の材料や作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとして機能する遮光膜を設けてもよい。ブラックマトリクスとして機能する遮光膜は、例えば、画素部４０２において、トランジスタ１０２や配線層と重畳し、画素電極１０５上に開口を有するように設ければよい。

対向電極４３１は、画素電極１０５と同様に、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウムスズ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性の導電性材料を用いることができる。

また別途形成されたソース線駆動回路４０３と、ゲート線駆動回路４０４または画素部４０２に与えられる各種信号および電位は、ＦＰＣ４１８から供給されている。

接続端子電極４１５が、液晶素子１０３が有する画素電極１０５と同じ導電膜から形成され、端子電極４１６は、トランジスタ１０２、トランジスタ４１２のソース電極層およびドレイン電極層と同じ導電膜で形成されている。

接続端子電極４１５は、ＦＰＣ４１８が有する端子と、異方性導電膜４１９を介して電気的に接続されている。

また図１６においては、ソース線駆動回路４０３を別途形成し、基板２００に実装している例を示しているがこの構成に限定されない。ゲート線駆動回路を別途形成して実装しても良いし、ソース線駆動回路の一部またはゲート線駆動回路の一部のみを別途形成して実装しても良い。

〈液晶表示装置の応用例〉
次に本発明の一態様に係る液晶表示装置を備えた電子機器について図１７を用いて説明する。このような電子機器としては、テレビ受像器、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、高機能携帯電話（スマートフォン）、携帯型遊技機、電子書籍、またはタブレット型端末等）、記録媒体を備えた画像再生装置（具体的には、記録媒体を再生し、その画像を表示しうる表示装置を備えた装置）などが挙げられる。以下に具体的な構成を示す。

図１７（Ａ）に本発明の一態様に係る液晶表示装置を備えた高機能携帯電話（スマートフォン）の外観を示す。図１７（Ａ）に示す高機能携帯電話は、筐体６００と、ボタン６０１と、マイクロフォン６０２と、表示部６０３と、スピーカ６０４と、カメラ６０５などを有する。表示部６０３は、タッチパネル機能を有しており、表示部６０３に表示されたシンボルに触れることで、電話機能、ウェブブラウジング機能、ゲーム機能などに対応した各種アプリケーションを利用することができる。

表示部６０３に本発明の一態様に係る液晶表示装置を用いることができる。このような高機能携帯電話の表示部に本発明の一態様に係る液晶表示装置を用いることにより、高精細な画像を表示でき、且つ連続使用時間が著しく長い高性能携帯電話を提供することができる。

図１７（Ｂ）に本発明の一態様に係る液晶表示装置を備えた携帯型遊技機の外観を示す。図１７（Ｂ）に示す携帯型遊技機は、筐体６１１と、筐体６１２と、表示部６１３と、表示部６１４と、マイクロフォン６１５と、スピーカ６１６と、操作ボタン６１７と、スタイラス６１８などを有する。表示部６１３と表示部６１４を具備することで、例えば、表示部６１４は通常の表示機能を持たせ、表示部６１３にはタッチパネル機能を持たせることができる。

表示部６１３および表示部６１４に本発明の一態様に係る液晶表示装置を用いることができる。このような携帯型遊技機の表示部に本発明の一態様に係る液晶表示装置を用いることにより、高精細な画像を表示でき、且つ連続使用時間が著しく長い携帯型遊技機を提供することができる。

図１７（Ｃ）に本発明の一態様に係る液晶表示装置を備えた二つ折り可能なタブレット端末の外観を示す。図１７（Ｃ）に示すタブレット端末は、筐体６２０と、筐体６２１と、表示部６２２と、表示部６２３と、留め具６２４と、操作スイッチ６２５などを有する。表示部６２２が設けられた筐体６２０と、表示部６２３が設けられた筐体６２１が留め具６２４でつながれている。

表示部６２２または／および表示部６２３は、一部または全部にタッチパネル機能を持たせることができ、表示されたシンボルに触れることで、情報処理、ウェブブラウジング機能、ゲーム機能などに対応した各種アプリケーションを利用することができる。

表示部６２２および表示部６２３に本発明の一態様に係る液晶表示装置を用いることができる。このようなタブレット端末の表示部に本発明の一態様に係る液晶表示装置を用いることにより、高精細な画像を表示でき、且つ連続使用時間が著しく長いタブレット端末を提供することができる。

図１７（Ｄ）に本発明の一態様に係る液晶表示装置を備えたディスプレイの外観を示す。図１７（Ｄ）に示すディスプレイは、筐体６３１と、表示部６３２と、支持台６３３などを有する。このようなディスプレイは、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用など幅広く用いることができる。

表示部６３２に本発明の一態様に係る液晶表示装置を用いることができる。このようなディスプレイの表示部に本発明の一態様に係る液晶表示装置を用いることにより、高精細な画像を表示でき、且つ消費電力が著しく低いディスプレイを提供することができる。

図１７（Ｅ）に本発明の一態様に係る液晶表示装置を備えたデジタルカメラの外観を示す。図１７（Ｅ）に示すデジタルカメラは、筐体６４０と、操作ボタン６４１と、表示部６４３などを有する。表示部６４３にはタッチパネル機能を持たせることもでき、表示されたシンボルに触れることで、デジタルカメラの操作ができるようにしても良い。

表示部６４３に本発明の一態様に係る液晶表示装置を用いることができる。このようなデジタルカメラの表示部に本発明の一態様に係る液晶表示装置を用いることにより、高精細な画像を表示でき、且つ連続使用時間が著しく長いデジタルカメラを提供することができる。

図１７（Ｆ）に本発明の一態様に係る液晶表示装置を備えた携帯型のコンピュータの外観を示す。図１７（Ｆ）に示すコンピュータは、筐体６５０と、表示部６５１と、スピーカ６５３と、操作キー６５５と、接続端子６５６と、ポインティングデバイス６５７と、外部接続ポート６５８などを有する。図１７（Ｆ）に示すコンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信又は有線通信などの通信機能、通信機能を用いて様々なコンピュータネットワークに接続する機能、通信機能を用いて様々なデータの送信又は受信を行う機能、等を有することができる。

表示部６５１に本発明の一態様に係る液晶表示装置を用いることができる。このような携帯型のコンピュータの表示部に本発明の一態様に係る液晶表示装置を用いることにより、高精細な画像を表示でき、且つ連続使用時間が著しく長い携帯型のコンピュータを提供することができる。

１００ 画素部
１０１ 画素
１０２ トランジスタ
１０３ 液晶素子
１０４ 容量素子
１０５ 画素電極
１０６ａ 寄生容量
１０６ｂ 寄生容量
１１１ 画素
２００ 基板
２０２ ゲート線
２０４ 容量線
２０５ ゲート絶縁膜
２０６ 酸化物半導体膜
２０８ａ ソース線
２０８ｂ ソース線
２１０ 導電膜
２１１ 保護絶縁膜
２１２ 配線
２１５ 導電膜
２１８ 配線
２２２ 開口
２２４ 開口
２２６ 開口
４００ 対向基板
４０２ 画素部
４０３ ソース線駆動回路
４０４ ゲート線駆動回路
４０５ シール材
４０８ 液晶層
４１２ トランジスタ
４１５ 接続端子電極
４１６ 端子電極
４１８ ＦＰＣ
４１９ 異方性導電膜
４３１ 対向電極
４３２ 絶縁層
４３３ 絶縁層
４３５ 構造体
６００ 筐体
６０１ ボタン
６０２ マイクロフォン
６０３ 表示部
６０４ スピーカ
６０５ カメラ
６１１ 筐体
６１２ 筐体
６１３ 表示部
６１４ 表示部
６１５ マイクロフォン
６１６ スピーカ
６１７ 操作ボタン
６１８ スタイラス
６２０ 筐体
６２１ 筐体
６２２ 表示部
６２３ 表示部
６２４ 具
６２５ 操作スイッチ
６３１ 筐体
６３２ 表示部
６３３ 支持台
６４０ 筐体
６４１ 操作ボタン
６４３ 表示部
６５０ 筐体
６５１ 表示部
６５３ スピーカ
６５５ 操作キー
６５６ 接続端子
６５７ ポインティングデバイス
６５８ 外部接続ポート

Claims (6)

1. 行方向に延伸して設けられた複数のゲート線と、
   列方向に延伸して設けられた複数のソース線と、
   前記複数のゲート線および前記複数のソース線と電気的に接続され、マトリクス状に設けられた複数の画素と、を有し、
   前記複数の画素の一は、
   第１のゲート線および第１のソース線と電気的に接続された、酸化物半導体を含むトランジスタと、
   前記トランジスタと電気的に接続された画素電極と、を含み、
   前記第１のソース線に入力されるビデオ信号の極性は、当該第１のソース線と前記画素電極を挟んで隣接して設けられる第２のソース線に入力されるビデオ信号の極性と互いに異なり、
   前記画素電極と前記第１のソース線との間に形成される寄生容量の容量値に対する、前記画素電極と前記第２のソース線との間に形成される寄生容量の容量値の差分が、−１０％以上１０％以下である、液晶表示装置。
2. 前記画素電極は、前記第１のソース線と前記第２のソース線との２等分線に対して概略左右対称な平面形状を有する、請求項１に記載の液晶表示装置。
3. 前記画素電極の第１の配線側の端部と前記第１の配線との距離と、前記画素電極の第２の配線側の端部と前記第２の配線との距離とが概略同一である、請求項１に記載の液晶表示装置。
4. 前記複数のゲート線と同じ層に複数の容量線が設けられ、
   前記画素において、前記容量線の一を含む容量素子の容量値が３０ｆＦ以下となる、請求項１乃至３のいずれか一に記載の液晶表示装置。
5. 前記ゲート線と、前記ソース線は、１インチあたり３００本以上の密度で設けられる、請求項１乃至４のいずれか一に記載の液晶表示装置。
6. 前記酸化物半導体は、シリコンよりもバンドギャップが広く、且つシリコンよりも真性キャリア密度が低い請求項１乃至５のいずれか一に記載の液晶表示装置。

Images