WO2010106713A1 - 液晶表示装置およびその駆動方法 - Google Patents

液晶表示装置およびその駆動方法 Download PDF

Info

Publication number
WO2010106713A1
WO2010106713A1 PCT/JP2009/069721 JP2009069721W WO2010106713A1 WO 2010106713 A1 WO2010106713 A1 WO 2010106713A1 JP 2009069721 W JP2009069721 W JP 2009069721W WO 2010106713 A1 WO2010106713 A1 WO 2010106713A1
Authority
WO
WIPO (PCT)
Prior art keywords
polarity
video signal
frame
signal line
value
Prior art date
Application number
PCT/JP2009/069721
Other languages
English (en)
French (fr)
Inventor
酒井　保
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/144,901 priority Critical patent/US20110285759A1/en
Publication of WO2010106713A1 publication Critical patent/WO2010106713A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Definitions

  • the present invention relates to a liquid crystal display device and a driving method thereof, and more particularly, to a video signal line driving method in an active matrix liquid crystal display device.
  • an active matrix type liquid crystal display device including a TFT (thin film transistor) as a switching element.
  • This liquid crystal display device includes a liquid crystal panel composed of two insulating substrates facing each other.
  • One substrate of the liquid crystal panel is provided with a plurality of gate bus lines (scanning signal lines) and a plurality of source bus lines (video signal lines) in a lattice pattern, and the plurality of gate bus lines and the plurality of gate bus lines are provided.
  • a plurality of pixel forming portions are provided corresponding to the intersections with the source bus lines. These pixel forming portions are arranged in a matrix to constitute a pixel array.
  • FIG. 19 is a circuit diagram illustrating a configuration of the pixel formation portion Pix. As shown in FIG.
  • the gate electrode 11 is connected to the gate bus line GL passing through the corresponding intersection
  • the source electrode 12 is connected to the source bus line SL passing through the intersection.
  • the pixel electrode 14 includes a liquid crystal capacitor 15 formed by the counter electrode 16 and the counter electrode 16, and an auxiliary capacitor 17 formed by the pixel electrode 14 and the auxiliary capacitor electrode 18.
  • a pixel capacitor Cp is formed by the liquid crystal capacitor 15 and the auxiliary capacitor 17.
  • the liquid crystal has a property of deteriorating when a DC voltage is continuously applied.
  • an AC voltage is applied to the liquid crystal layer (liquid crystal capacitance).
  • the application of the AC voltage to the liquid crystal layer is performed by inverting the polarity of the voltage applied to the liquid crystal layer (hereinafter referred to as “pixel voltage”) in each pixel formation unit Pix every frame period, that is, every frame period. This is realized by reversing the polarity of the voltage of the source electrode 12 (hereinafter referred to as “video signal voltage”) relative to the potential of the counter electrode 16.
  • video signal voltage reversing the polarity of the voltage of the source electrode 12 (hereinafter referred to as “video signal voltage”) relative to the potential of the counter electrode 16.
  • a driving method called line inversion driving and a driving method called dot inversion driving are known.
  • FIG. 20A and 20B are signal waveform diagrams for explaining changes in the video signal voltage in line inversion driving and dot inversion driving.
  • FIG. 20A shows the waveform of the gate start pulse signal GSP generated based on the vertical synchronization signal.
  • FIG. 20B shows the waveform of the video signal when attention is paid to one certain source bus line SL.
  • a pulse of the gate start pulse signal GSP is generated every predetermined period.
  • a period between these pulses of the gate start pulse signal GSP corresponds to one frame period (1F).
  • the polarity of the video signal is inverted with respect to the potential Vcom of the counter electrode 16 every horizontal scanning period. That is, the polarity of the video signal is inverted every horizontal scanning period.
  • the potential of the video signal is “maximum” every horizontal scanning period. Since the potential changes from “potential to minimum potential” or “from minimum potential to maximum potential”, the wiring capacity of each source bus line is not sufficiently charged. As described above, in a display device with a large screen and high resolution, it is difficult to perform high-speed driving without causing a display defect due to insufficient charging.
  • Japanese Patent Application Laid-Open No. 2004-45741 discloses flicker by reversing the polarity of the pixel voltage every frame and stopping such inversion driving operation every several frames.
  • An invention of an image display device that attempts to prevent the occurrence is disclosed. According to this image display device, the change of the polarity of the pixel voltage for each frame is as shown in FIG.
  • frame inversion driving as a driving method as a countermeasure for solving the display defect due to insufficient charging as described above.
  • the change of the polarity of the pixel voltage for each frame is as shown in FIG. That is, paying attention to one source bus line, the polarity of the video signal is maintained at one of the positive polarity and the negative polarity throughout one frame period. For this reason, unlike line inversion driving or dot inversion driving in which the polarity of the video signal changes every horizontal scanning period, the occurrence of display defects due to insufficient charging is suppressed.
  • the polarity of the pixel voltage is reversed in the same manner in all the pixel formation portions Pix in the display portion, so that the transmittance of the liquid crystal when the positive polarity is written to the pixel capacitance is performed. Flicker occurs due to the difference between the transmittance of the liquid crystal when the negative polarity is written to the pixel capacitor.
  • FIG. 27A to 27E are signal waveform diagrams for explaining the operation of the display device when frame inversion driving is employed.
  • FIG. 27A shows the waveform of the gate start pulse signal GSP.
  • FIG. 27B shows the waveform of the data enable signal DE2.
  • FIG. 27C shows the waveform of the video signal applied to the source bus line SL1 in the first column.
  • FIG. 27D shows a waveform of the potential of the pixel electrode 14 in the pixel formation portion P1.
  • FIG. 27E shows a waveform of the potential of the pixel electrode 14 in the pixel formation portion P1080.
  • Reference numerals DP1 and DP1080 indicate portions where the data enable signal DE2 is active in order to permit writing of data for the first and 1080th lines, respectively.
  • the potential of the pixel electrode 14 is changed from a negative polarity to a positive polarity with reference to the potential Vcom of the counter electrode 16 in synchronization with the timing (time point t1) when the data enable signal DE2 is first activated in the first frame.
  • the potential changed to the positive polarity is maintained with almost no change during the period until the time t3 when the data enable signal DE2 is first activated in the second frame.
  • the potential of the pixel electrode 14 changes from positive polarity to negative polarity.
  • the potential changed to the negative polarity is maintained with almost no change during the period up to the time t5 when the data enable signal DE2 is first activated in the next frame.
  • the waveform indicating the change in the potential of the pixel electrode 14 in the pixel formation portion P1 is substantially the same as the waveform of the video signal applied to the source bus line SL1.
  • the potential of the pixel electrode 14 (of the pixel formation portion P1080) is Pulled to the potential Vcom side.
  • the pixel electrode 14 and the source bus line SL of each pixel formation unit Pix are arranged at positions close to each other. For this reason, as shown in FIG. 19, a parasitic capacitance 19 exists between the pixel electrode 14 and the source bus line SL.
  • the potential of the source bus line SL1 greatly changes from the negative polarity to the positive polarity at time t1
  • the potential of the pixel electrode 14 is equal to the potential of the source bus line SL1 via the parasitic capacitance 19. It changes in the changing direction. Accordingly, in the pixel formation portion P1080, the potential of the pixel electrode 14 is drawn to the potential Vcom side of the counter electrode 16. Thereafter, the difference between the potential of the source bus line SL1 and the potential of the pixel electrode 14 (the potential of the drain electrode of the TFT 10) is large during the period up to the time t2 when the data enable signal DE2 becomes active last in the first frame.
  • the potential of the pixel electrode 14 is gradually drawn to the potential Vcom side of the counter electrode 16 (the potential side of the source bus line SL1).
  • the potential of the pixel electrode 14 changes from negative polarity to positive polarity with reference to the potential Vcom of the counter electrode 16.
  • the potential changed to the positive polarity is maintained with almost no change during a period until the time t3 when the data enable signal DE2 is first activated in the second frame.
  • the potential of the pixel electrode 14 changes in the same manner as in the period from the time point t1 to the time point t3, with only the polarity reversed.
  • the pull-in of the potential of the pixel electrode 14 in each pixel formation portion Pix to the potential Vcom side of the counter electrode 16 increases from the top of the screen to the bottom of the screen.
  • the effective value of the pixel voltage in each frame period is an integral value of the pixel voltage in each frame period. For this reason, for example, when an entirely white display is performed on a display device in a normally black mode, the effective value of the pixel voltage in each pixel formation portion Pix decreases from the top of the screen to the bottom of the screen. As a result, a gradation image that gradually darkens from the upper part of the screen to the lower part of the screen is displayed even though the entire white display should be performed, and is visually recognized as uneven brightness.
  • an object of the present invention is to realize a liquid crystal display device that can be driven at a high frequency without causing display failure, flicker, luminance unevenness, and the like due to insufficient charging.
  • a plurality of video signal lines for transmitting a plurality of video signals based on image signals sent from the outside, a plurality of scanning signal lines intersecting the plurality of video signal lines, A plurality of pixel forming portions arranged in a matrix corresponding to intersections of the plurality of video signal lines and the plurality of scanning signal lines, and driving the plurality of video signal lines and the plurality of scanning signal lines
  • a liquid crystal display device including a drive control unit for selectively driving Each pixel forming unit includes a pixel capacitor that is charged with the voltage of the video signal transmitted by the video signal line passing through the corresponding intersection when the scanning signal line passing through the corresponding intersection is selected.
  • the drive control unit A polarity determining unit that determines the polarity of the plurality of video signals so that the polarity of the video signal applied to each video signal line is inverted every plurality of frames; A combination of a gradation value of the image signal and a polarity determined by the polarity determination unit among a plurality of gradation voltages previously associated with a plurality of gradation values that can be displayed for each of positive polarity and negative polarity
  • a video signal line driving circuit that applies a corresponding gradation voltage to each video signal line as the video signal, A grayscale voltage applied to each video signal line as the video signal in accordance with the selected scanning signal line during the period of the first frame, which is a frame immediately before the polarity of the plurality of video signals is inverted. Is enhanced.
  • the drive control unit includes the image signal in the first frame among gradation values for determining a gradation voltage to be applied to each video signal line as the video signal when each scanning signal line is selected.
  • the gradation value of the image signal in the second frame which is the next frame after the first frame and the first frame, and the order in which the scanning signal lines are selected in the second frame
  • the image processing apparatus further includes a gradation value addition unit that adds the data addition value determined based on the data addition value.
  • the gradation value adding unit slows down the selection order of the scanning signal lines. The value of the data addition value is increased.
  • the gradation value adding unit calculates the sum of the gradation value of the image signal in the first frame and the gradation value of the image signal in the second frame.
  • the value of the data addition value is decreased as the maximum value or the minimum value that can be obtained as a sum is approached.
  • the drive control unit further includes a look-up table in which a combination of a sum of gradation values of the image signals and a selection order of scanning signal lines in the first frame and the second frame is associated with the data addition value. Including The gradation value addition unit acquires the data addition value from the lookup table.
  • the video signal line driving circuit applies video signals having different polarities to video signal lines adjacent to each other during a period of each frame.
  • a plurality of video signal lines for transmitting a plurality of video signals based on image signals sent from the outside, a plurality of scanning signal lines intersecting the plurality of video signal lines, A plurality of pixel forming portions arranged in a matrix corresponding to intersections of the plurality of video signal lines and the plurality of scanning signal lines, and driving the plurality of video signal lines and the plurality of scanning signal lines
  • a liquid crystal display device including a drive control unit for selectively driving Each pixel forming unit includes a pixel capacitor that is charged with the voltage of the video signal transmitted by the video signal line passing through the corresponding intersection when the scanning signal line passing through the corresponding intersection is selected.
  • the drive control unit Based on the luminance data acquired from the image signal in each of the first and second frames, which are any two consecutive frames, during the period of the second frame, which is a subsequent frame of the two frames A polarity determining unit that determines the polarity of the video signal to be applied to each video signal line; A video signal line driving circuit that applies the video signal of the polarity determined by the polarity determination unit to each video signal line without changing the polarity during the period of each frame; If there is a difference greater than or equal to a predetermined difference between the luminance data for the first frame and the luminance data for the second frame, the polarity determination unit may detect each video during the second frame.
  • a first polarity determining unit configured to determine a polarity of a video signal to be applied to the signal line to a polarity opposite to a polarity of the video signal applied to each video signal line during the first frame period; It is characterized by that.
  • the polarity determination unit further includes an average luminance calculation unit that calculates an average luminance level of the image signal in each frame as the luminance data
  • the first polarity determination unit may determine the difference between the average luminance level for the first frame and the average luminance level for the second frame by a predetermined threshold value or more.
  • the polarity of the video signal to be applied to each video signal line during the second frame period is determined to be opposite to the polarity of the video signal applied to each video signal line during the first frame period. It is characterized by doing.
  • a ninth aspect of the present invention is the eighth aspect of the present invention.
  • the first threshold value is set to any value between 20% and 40%.
  • a tenth aspect of the present invention is the eighth aspect of the present invention, A polarity difference holding unit that holds a difference between the number of occurrences of positive polarity and the number of occurrences of negative polarity based on the polarity determined by the polarity determination unit as a polarity difference; If the average luminance level for the second frame is equal to or lower than a predetermined second threshold value or equal to or higher than a predetermined third threshold value, the polarity determination unit is configured to display each video during the second frame period.
  • the image processing apparatus further includes a second polarity determination unit that determines the polarity of the video signal to be applied to the signal line to the polarity with the smaller number of occurrences based on the polarity difference.
  • An eleventh aspect of the present invention is the tenth aspect of the present invention,
  • the second threshold is set to any value between 0% and 10%
  • the third threshold value is set to any value between 90% and 100%.
  • a twelfth aspect of the present invention is the tenth aspect of the present invention,
  • the polarity determination unit determines the polarity of the video signal to be applied to each video signal line during the second frame if the polarity difference is equal to or greater than a predetermined fourth threshold.
  • a third polarity determination unit for determining a polarity opposite to the polarity of the video signal applied to each video signal line during the period.
  • a thirteenth aspect of the present invention is the seventh aspect of the present invention.
  • the video signal line driving circuit applies video signals having different polarities to video signal lines adjacent to each other during a period of each frame.
  • a fourteenth aspect of the present invention provides a plurality of video signal lines for transmitting a plurality of video signals based on image signals sent from the outside, a plurality of scanning signal lines intersecting the plurality of video signal lines, A method of driving a liquid crystal display device comprising a plurality of pixel forming portions arranged in a matrix corresponding to intersections of a plurality of video signal lines and the plurality of scanning signal lines, respectively.
  • a drive control step for driving the plurality of video signal lines and selectively driving the plurality of scanning signal lines;
  • Each pixel forming unit includes a pixel capacitor that is charged with the voltage of the video signal transmitted by the video signal line passing through the corresponding intersection when the scanning signal line passing through the corresponding intersection is selected.
  • the drive control step includes A polarity determining step for determining the polarity of the plurality of video signals so that the polarity of the video signal applied to each video signal line is inverted every plurality of frames; A combination of the gradation value of the image signal and the polarity determined in the polarity determination step among a plurality of gradation voltages previously associated with a plurality of gradation values that can be displayed for each of positive polarity and negative polarity A video signal line driving step of applying a corresponding gradation voltage to each video signal line as the video signal, A grayscale voltage applied to each video signal line as the video signal in accordance with the selected scanning signal line during the period of the first frame, which is a frame immediately before the polarity of the plurality of video signals is inverted. Is enhanced.
  • a plurality of video signal lines for transmitting a plurality of video signals based on image signals sent from the outside, a plurality of scanning signal lines intersecting the plurality of video signal lines,
  • a driving method of a liquid crystal display device comprising: a plurality of pixel forming portions arranged in a matrix corresponding to intersections of a plurality of video signal lines and the plurality of scanning signal lines, wherein the plurality of video signals
  • Each pixel forming unit includes a pixel capacitor that is charged with the voltage of the video signal transmitted by the video signal line passing through the corresponding intersection when the scanning signal line passing through the corresponding intersection is selected.
  • the drive control step includes Based on the luminance data acquired from the image signal in each of the first and second frames, which are any two consecutive frames, during the period of the second frame, which is a subsequent frame of the two frames A polarity determining step for determining the polarity of the video signal to be applied to each video signal line; A video signal line driving step of applying the video signal of the polarity determined in the polarity determination step to each video signal line without changing the polarity during the period of each frame, In the polarity determination step, if there is a difference greater than or equal to a predetermined value between the luminance data for the first frame and the luminance data for the second frame, each video is displayed during the period of the second frame. A first polarity determination step for determining a polarity of the video signal to be applied to the signal line to a polarity opposite to the polarity of the video signal applied to each video signal line during the first frame period; It is characterized by that.
  • the polarity of the video signal applied to each video signal line is maintained at either the positive polarity or the negative polarity. For this reason, even when driving at a high frequency is performed, a sufficient time is required to charge the wiring capacity of each video signal line and the pixel capacity of each pixel formation portion, thereby preventing display defects due to insufficient charging.
  • the polarity of the video signal is inverted every plural frames, the voltage just before the polarity inversion of the video signal is higher than the voltage that should be originally applied according to the selected scanning signal line. A voltage is applied to the video signal line.
  • the display device can be driven at a high frequency without causing display failure, flicker, luminance unevenness, and the like due to insufficient charging.
  • the frame immediately before the polarity inversion of the video signal is performed in consideration of the gradation value of the image signal and the selection order of the scanning signal lines in the first frame and the second frame.
  • a voltage higher than the voltage to be applied is applied to the video signal line. For this reason, the occurrence of flicker and luminance unevenness, which has occurred when the frame inversion driving is conventionally employed, is effectively suppressed.
  • a voltage higher than the voltage to be applied is applied to the video signal line in consideration of the transmittance of the liquid crystal. Is done. . For this reason, the occurrence of flicker and luminance unevenness that have occurred when the conventional frame inversion driving is employed is more effectively suppressed.
  • the correspondence between the combination of the sum of the gradation values of the image signals and the selection order of the scanning signal lines and the data addition value in the first frame and the second frame is the lookup table. Stored in For this reason, those correspondences can be easily changed from the outside as needed.
  • the polarities of the video signals applied to the video signal lines adjacent to each other are different from each other in an arbitrary frame period. For this reason, it becomes more difficult to visually recognize flicker.
  • the polarity of the video signal applied to each video signal line is maintained at either the positive polarity or the negative polarity. For this reason, even when driving at a high frequency is performed, a sufficient time is required to charge the wiring capacity of each video signal line and the pixel capacity of each pixel formation portion, thereby preventing display defects due to insufficient charging.
  • the polarity inversion of the video signal is performed when there is a difference greater than a predetermined value between two consecutive frames of luminance data. For this reason, the polarity inversion of the video signal can be performed at a timing when the flicker is not so conspicuous.
  • the polarity inversion of the video signal is performed when there is a difference greater than a predetermined value between the average luminance levels of the image signals of two consecutive frames. For this reason, as in the seventh aspect of the present invention, the polarity inversion of the video signal can be performed at a timing at which flicker is not so conspicuous.
  • the polarity of the video signal is inverted mainly at the timing when the scene is switched. For this reason, generation
  • the number of occurrences of positive polarity and the number of occurrences of negative polarity is determined so as to reduce the difference. For this reason, it is possible to suppress the deterioration of the liquid crystal by reducing the bias of the polarity of the applied voltage of the liquid crystal without easily seeing the flicker.
  • the polarity inversion of the video signal is performed in order to reduce the difference between the number of occurrences of positive polarity and the number of occurrences of negative polarity.
  • a bright image is displayed. For this reason, occurrence of flicker due to the polarity inversion is prevented, and deterioration of the liquid crystal can be effectively suppressed.
  • the polarity of the video signal is reversed. For this reason, by setting the fourth threshold value to an appropriate value, the polarity of the video signal is inverted at any time even when a still image is being displayed, and the deterioration of the liquid crystal is suppressed.
  • the polarities of the video signals applied to the video signal lines adjacent to each other are different from each other in an arbitrary frame period. For this reason, it becomes more difficult to visually recognize flicker.
  • FIGS. 6A to 6D are signal waveform diagrams for explaining a driving method of the active matrix liquid crystal display device according to the first embodiment of the present invention.
  • FIGS. In the said 1st Embodiment it is a block diagram which shows the whole structure of a liquid crystal display device.
  • FIG. 3 is a block diagram illustrating a configuration of a source driver in the first embodiment.
  • In the said 1st Embodiment it is a figure which shows the change for every flame
  • a and B are diagrams showing the polarity of the pixel voltage appearing on the entire screen in the first embodiment.
  • AE is a signal waveform diagram for describing a driving method in a reference example.
  • a and B are diagrams for explaining the effect of the reference example. It is a signal waveform diagram for demonstrating another drive method in a reference example. It is a circuit diagram which shows the structure of a pixel formation part.
  • a and B are signal waveform diagrams for explaining a change in video signal voltage in line inversion driving and dot inversion driving in the conventional example. It is a figure which shows four pixel formation parts for 2 rows x 2 columns. In the conventional example, it is a figure which shows the change for every flame
  • FIG. 2 is a block diagram showing the overall configuration of the active matrix liquid crystal display device according to the first embodiment of the present invention.
  • the liquid crystal display device includes a display unit 100, an input interface circuit 200, a display interface circuit 210, a frame counter 220, a source driver (video signal line driving circuit) 300, and a gate driver (scanning signal line driving circuit) 400.
  • the display interface circuit 210 includes a frame memory 211, a lookup table 212, and a gradation value addition unit 213.
  • an area close to the source driver 300 among the areas in the display unit 100 shown in FIG. 2 is referred to as “upper screen”, and an area far from the source driver 300 is referred to as “lower screen”. It is assumed that data is sequentially written line by line from the upper part of the screen to the lower part of the screen in each frame period.
  • the display unit 100 includes a plurality of (here, 1920) source bus lines (video signal lines) SL1 to SL1920 and a plurality (here, 1080) gate bus lines (scanning signal lines) GL1.
  • GL1080 and a plurality (1920 ⁇ 1080) of pixel forming portions Pix provided corresponding to the intersections of the plurality of source bus lines SL1 to SL1920 and the plurality of gate bus lines GL1 to GL1080, respectively. include.
  • the configuration of the pixel formation portion Pix is the same as the configuration in the conventional example shown in FIG.
  • the input interface circuit 200 receives a timing signal group TG composed of synchronization signals and the like and input image data INDATA from the outside, and receives a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, a data enable signal DE1, and image data DATA as timing signals. Is output.
  • the frame counter 220 receives the vertical synchronization signal Vsync output from the input interface circuit 200 and outputs an inversion instruction signal REV for instructing inversion of the polarity of the video signal. In the present embodiment, the polarity of the video signal is inverted every three frame periods.
  • the display interface circuit 210 receives the vertical synchronization signal Vsync, the horizontal synchronization signal Hsync, the data enable signal DE1, and the image data DATA output from the input interface circuit 200, and the inversion instruction signal REV output from the frame counter 220.
  • a digital video signal DV, a source start pulse signal SSP for controlling image display on the display unit 100, a source clock signal SCK, a data enable signal DE2, a latch strobe signal LS, a polarity instruction signal POL, a gate start pulse signal GSP, and A gate clock signal GCK is output.
  • the frame memory 211 stores image data DATA for two consecutive frames.
  • the lookup table 212 stores data for determining the potential of the video signal in the frame period immediately before the polarity inversion of the video signal is performed.
  • the gradation value addition unit 213 performs processing for obtaining a value (a data addition value described later) for correcting the gradation value and adding the value to the original gradation value.
  • the source driver 300 receives the source start pulse signal SSP, the source clock signal SCK, the data enable signal DE2, the latch strobe signal LS, the polarity instruction signal POL, and the digital video signal DV output from the display interface circuit 210, and each source bus. Driving video signals are applied to the lines SL1 to SL1920. Based on the gate start pulse signal GSP and the gate clock signal GCK output from the display interface circuit 210, the gate driver 400 applies an active scanning signal to each of the gate bus lines GL1 to GL1080 for one frame period (one vertical). The scanning period) is repeated as a cycle.
  • a video signal for driving is applied to each of the source bus lines SL1 to SL1920, and a scanning signal is applied to each of the gate bus lines GL1 to GL1080, whereby an image based on the input image data INDATA is displayed on the display unit. 100.
  • a drive control unit is realized by the input interface circuit 200, the display interface circuit 210, the frame counter 220, the source driver 300, and the gate driver 400, and a polarity determination unit is realized by the frame counter 220.
  • FIG. 3 is a block diagram showing a configuration of the source driver 300 in the present embodiment.
  • the source driver 300 includes a shift register 31, a sampling / latch circuit 32, a selection circuit 33, an output circuit 34, and a gradation voltage generation circuit 35.
  • a source start pulse signal SSP and a source clock signal SCK are input to the shift register 31.
  • the shift register 31 sequentially transfers pulses included in the source start pulse signal SSP from the input end to the output end based on the source clock signal SCK.
  • sampling pulses corresponding to the source bus lines SL 1 to SL 1920 are sequentially output from the shift register 31, and the sampling pulses are sequentially input to the sampling and latch circuit 32.
  • the sampling latch circuit 32 samples the digital video signal DV at the timing of the sampling pulse while the data enable signal DE2 is active. Then, the sampling / latch circuit 32 outputs the sampled digital video signal DV simultaneously as internal image signals d1 to d1920 at the timing of the pulse of the latch strobe signal LS.
  • the gradation voltage generation circuit 35 outputs, as a gradation voltage group KVn, voltages corresponding to, for example, 256 gradation levels with respect to positive and negative polarities based on a plurality of reference voltages supplied from a predetermined power supply circuit. .
  • the selection circuit 33 uses the grayscale voltage output from the grayscale voltage generation circuit 35 based on the internal image signals d1 to d1920 output from the sampling / latch circuit 32 and the polarity instruction signal POL output from the display interface circuit 210. Any voltage in the group KVn is selected and output.
  • the voltage output from the selection circuit 33 is input to the output circuit 34.
  • the output circuit 34 performs impedance conversion of the voltage output from the selection circuit 33 by, for example, a voltage follower, and outputs the converted voltage to the source bus lines SL1 to SL1920 as a driving video signal.
  • FIG. 1A shows the waveform of the gate start pulse signal GSP.
  • FIG. 1B shows the waveform of the polarity instruction signal POL.
  • FIG. 1C shows the waveform of the data enable signal DE2.
  • FIG. 1D shows the waveform of the video signal applied to the source bus line SL1 in the first column.
  • Reference numerals DP1 and DP1080 indicate portions where the data enable signal DE2 is active in order to permit writing of data for the first and 1080th lines, respectively.
  • display of uniform luminance such as gray scale is performed unless otherwise specified.
  • the logic level of the polarity instruction signal POL changes.
  • the polarity of the video signal applied to each source bus line and the polarity of the pixel voltage in each pixel forming unit Pix are inverted every three frame periods.
  • the polarity of the video signal is the same for all the source bus lines SL1 to SL1920 in each frame period. Accordingly, paying attention to the four pixel formation portions Pix as shown in FIG. 21, the polarity of the pixel voltage changes as shown in FIG. That is, paying attention to the entire screen, the polarity as shown in FIG. 5A and the polarity as shown in FIG. 5B appear alternately every three frame periods.
  • the potential of the pixel electrode 14 is drawn to the potential Vcom side of the counter electrode 16, and therefore, between the upper part of the screen and the lower part of the screen.
  • a luminance difference luminance unevenness occurs.
  • the pull-in becomes larger from the upper part of the screen to the lower part of the screen. Therefore, in the present embodiment, in the frame period immediately before the polarity inversion is performed, the integrated value of the pixel voltage in each frame period of each pixel forming unit Pix becomes the value of the pixel voltage to be originally applied.
  • the video signal voltage is gradually increased as indicated by reference numerals V1 and V2. Specifically, a voltage larger than the video signal voltage to be originally applied is applied to the source bus line from the upper part of the screen to the lower part of the screen. This will be described in more detail with reference to FIGS.
  • FIG. 6 is a diagram for explaining how much higher voltage is applied to the source bus line than the video signal voltage to be originally applied according to the position on the screen when display of uniform luminance on the entire surface is performed. It is.
  • a video signal having a potential higher by ⁇ Vn than the potential V of the original video signal is applied to the source bus line. It is done.
  • ⁇ Vn is referred to as “voltage addition value”.
  • the magnitude of the voltage addition value ⁇ Vn is determined so as to gradually increase from the upper part of the screen to the lower part of the screen, as indicated by reference numeral Va in FIG.
  • the video signal having a potential lower than the potential ⁇ V of the original video signal by the voltage addition value ⁇ Vn. Is applied to the source bus line.
  • the magnitude of the voltage addition value ⁇ Vn at this time is also determined to gradually increase from the top of the screen to the bottom of the screen.
  • the video signal voltage is determined based on the gradation value of the image to be displayed. Therefore, in order to determine the video signal voltage that is actually applied to the source bus line (the voltage that is larger than the video signal voltage that should originally be applied to the source bus line by the voltage addition value ⁇ Vn), the gradation value is also determined.
  • the value to be added to the gradation value of the image to be displayed (hereinafter, this value is referred to as “data addition value”) ⁇ Kn must be obtained. Therefore, in this embodiment, the tone value addition unit 213 in the display interface circuit 210 shown in FIG. 2 refers to the lookup table 212 based on the image data DATA for two frames stored in the frame memory 211. Thus, the data addition value ⁇ Kn is determined. Further, the gradation value addition unit 213 adds the data addition value ⁇ Kn to the gradation value of the image to be displayed.
  • the data for determining the data addition value ⁇ Kn is stored in the lookup table 212.
  • FIG. 7 is a diagram schematically showing data stored in the lookup table 212.
  • the data addition value ⁇ Kn is determined by the sum of the gradation values and the row numbers (numbers indicating which row of the pixel matrix of 1080 rows ⁇ 1920 columns) for the frames before and after the polarity inversion is performed. As shown in FIG. 7, if the sum of the gradation values before and after polarity inversion is a constant value, the data addition value ⁇ Kn increases from the top of the screen to the bottom of the screen.
  • the data addition value ⁇ Kn is smaller as the sum of the gradation values before and after polarity inversion is closer to the minimum or maximum. This is because the transmittance characteristics of the liquid crystal are as shown in FIG. 8, and there are some changes in the gradation values near the gradation values that are relatively close to the maximum gradation value and the minimum gradation value. This is because the light transmittance hardly changes as indicated by the symbols VH and VL in FIG. On the other hand, in the vicinity of the intermediate gradation value, since the change in light transmittance due to the change in gradation value (that is, the change in applied voltage) is large, the data addition value ⁇ Kn is also a relatively large value. FIG.
  • the value of data actually stored in the lookup table 212 is determined according to the characteristics of the display panel, the screen size, the resolution, and the like.
  • the data for obtaining the data addition value is stored in the lookup table 212 in this way, the change of the data is easily made from the outside as necessary.
  • the data addition value ⁇ Kn is increased from the lower part of the screen to the upper part of the screen.
  • the data addition value ⁇ Kn is obtained by the gradation value addition unit 213 in the display interface circuit 210, and the data addition value ⁇ Kn is added to the gradation value of the image to be displayed. Then, a digital video signal DV is generated based on the value after the addition. Since the source driver 300 applies a voltage to the source bus lines SL1 to SL1920 based on the digital video signal DV, it is originally applied to the source bus lines SL1 to SL1920 in the frame period immediately before the polarity inversion of the video signal is performed. A voltage larger than the video signal voltage to be increased by the voltage addition value ⁇ Vn is applied to the source bus lines SL1 to SL1920.
  • the video signal applied to each source bus line SL1 to SL1920 is maintained in either the positive polarity or the negative polarity. That is, the polarity of the video signal does not change (invert) every horizontal scanning period. For this reason, even when driving at a high frequency is performed, a sufficient time for charging the wiring capacity of each of the source bus lines SL1 to SL1920 and the pixel capacity of each of the pixel formation portions Pix is ensured, and display defects due to insufficient charging. Occurrence is prevented. Further, according to the present embodiment, the polarity of the video signal is inverted every three frame periods.
  • the data addition value is added to the gradation value of the image to be displayed.
  • a voltage corresponding to the value obtained by adding ⁇ Kn is applied to the source bus lines SL1 to SL1920.
  • the data addition value ⁇ Kn is determined based on the sum of the gradation values and the row number in the frame period before and after the polarity inversion of the video signal is performed. Therefore, in consideration of the presence of the parasitic capacitance 19 between the pixel electrode 14 and the source bus lines SL1 to SL1920 and fluctuations in the pixel electrode potential due to off-leakage in the TFT 10 in the pixel formation portion Pix, writing in each row is performed.
  • the display device can be driven at a high frequency without causing display failure, flicker, luminance unevenness, and the like due to insufficient charging.
  • the video signal having the same polarity is continuously applied from the source driver 300 to the source bus lines SL1 to SL1920 for three frame periods. For this reason, the power consumption of the source driver 300 is reduced as compared with the driving method in which the polarity of the video signal is inverted every horizontal scanning period or every several horizontal scanning periods.
  • the frame memory 211, the lookup table 212, and the gradation value addition unit 213 are provided in the display interface circuit 210, and the data addition value ⁇ Kn is obtained in the display interface circuit 210.
  • the input interface circuit 200 may obtain the data addition value ⁇ Kn.
  • the polarity of the video signal is inverted every three frame periods, but the present invention is not limited to this.
  • the polarity of the video signal may be inverted every two frame periods, or may be inverted every plural frame periods of four frames or more.
  • the drive frequency is 60 Hz
  • flicker is easily seen when the polarity of the video signal is inverted every 10 to 200 frame periods. Therefore, it is preferable to perform polarity inversion every frame period of 240 frames or more.
  • polarity inversion is performed every frame period of 6000 frames or less when the driving frequency is 60 Hz. Further, it is preferable to determine the polarity inversion period in consideration of the driving frequency and the characteristics of the liquid crystal material.
  • the polarity as shown in FIG. 5A and the polarity as shown in FIG. 5B appear alternately, but the polarity as shown in FIG.
  • the polarities as shown in 9 (B) may appear alternately.
  • FIG. 10 is a block diagram showing the overall configuration of an active matrix liquid crystal display device according to the second embodiment of the present invention.
  • the liquid crystal display device includes a display unit 100, an input interface circuit 200, a display interface circuit 230, a source driver (video signal line driving circuit) 300, and a gate driver (scanning signal line driving circuit) 400.
  • the display interface circuit 230 includes a frame memory 231, a counter memory 232, and a polarity determination unit 233.
  • a drive control unit is realized by the input interface circuit 200, the display interface circuit 230, the source driver 300, and the gate driver 400, and a polarity difference holding unit is realized by the counter memory 232.
  • the polarity determination unit is realized by the unit 233.
  • the polarity determination processing unit 233 determines the polarity of the video signal in each frame based on the APL of the image data DATA of each frame, the magnitude of the APL change between frames, and the past polarity of the video signal.
  • APL is an average luminance level (Average Picture Level) of image data DATA for one frame.
  • the processing performed by the polarity determination processing unit 233 is hereinafter referred to as “polarity determination processing”.
  • the frame memory 231 stores image data DATA for two consecutive frames.
  • the counter memory 232 stores the value of the variable CNT used in the polarity determination process described later. Since the configuration other than these is the same as that of the first embodiment, description thereof is omitted.
  • the polarity of the video signal in each frame is determined by the polarity determination processing unit 233 in the display interface circuit 230. Then, based on the polarity determined by the polarity determination processing unit 233, a polarity instruction signal POL indicating the polarity of the video signal is sent from the display interface circuit 230 to the source driver 300. Similar to the first embodiment, when attention is paid to a certain source bus line, the polarity of the video signal is maintained at one of the positive polarity and the negative polarity throughout one frame period. That is, when attention is paid to the entire screen in an arbitrary frame, “the polarity as shown in FIG. 5A or the polarity as shown in FIG. 5B appears” or “the polarity as shown in FIG. A polarity as shown in FIG. 9B appears. "
  • FIG. 11 is a flowchart showing the procedure of the polarity determination process.
  • a variable CNT is used.
  • the variable CNT stores the difference between the number of occurrences of the positive polarity and the number of occurrences of the negative polarity (hereinafter simply referred to as “polarity difference”) regarding the polarity of the video signal in each frame after the operation of the liquid crystal display device is started. Is done.
  • 1 is added to the variable CNT if the polarity of the video signal is positive for each frame, and 1 is subtracted from the variable CNT if the polarity of the video signal is negative.
  • the value of the variable CNT at that time is “ ⁇ 4”.
  • the display for 30 frames from the start of the operation of the liquid crystal display device is performed, if the “positive polarity is 21 frames and the negative polarity is 9 frames”, the value of the variable CNT at that time is “12”.
  • the polarity determination processing unit 233 calculates the APL of the image data DATA of the current frame (step S110).
  • the polarity determining unit 233 acquires the APL of the image data DATA of the previous frame from the memory (Step S120).
  • the polarity determination processing unit 233 determines whether or not the APL of the current frame is “10% (second threshold) or less or 90% (third threshold) or more” (step S130). As a result of the determination, if the APL of the current frame is “10% or less or 90% or more”, the process proceeds to step S500, and if not, the process proceeds to step S200.
  • step S500 processing for reducing the polarity difference is performed as follows.
  • the polarity determination processing unit 233 determines whether or not the value of the variable CNT is less than 0 (step S500). As a result of the determination, if the value of the variable CNT is less than 0, the process proceeds to step S510, and if not, the process proceeds to step S520.
  • step S510 the polarity determination processing unit 233 determines the polarity of the current frame as a positive polarity.
  • step S700 the polarity determination processing unit 233 adds “1” to the variable CNT.
  • step S520 the polarity determination processing unit 233 determines the polarity of the current frame as a negative polarity.
  • step S600 the polarity determination processing unit 233 subtracts “1” from the variable CNT.
  • the polarity of the current frame is changed to positive polarity, and so If the number of occurrences is greater, the polarity of the current frame is made negative.
  • the reason for determining the polarity of the current frame based on the polarity difference when the APL is “10% or less or 90% or more” is that when an extremely bright image is displayed as a whole or an image that is extremely dark as a whole. This is because flicker is difficult to visually recognize when polarity is reversed.
  • step S200 the polarity determination processing unit 233 compares the APL of the current frame with the APL of the previous frame, and determines whether or not the change is 30% (first threshold) or more. As a result of the determination, if it has changed by 30% or more, the process proceeds to step S300, and if not, the process proceeds to step S210.
  • step S210 the polarity determination processing unit 233 determines whether the value of the variable CNT is “ ⁇ 6000 or less or 6000 (fourth threshold) or more”. As a result of the determination, if the value of the variable CNT is “ ⁇ 6000 or less or 6000 or more”, the process proceeds to step S300; otherwise, the process proceeds to step S400.
  • step S300 the polarity determination processing unit 233 determines the polarity of the current frame as “a polarity obtained by inverting the polarity of the previous frame”. Thereafter, the polarity determination processing unit 233 determines whether the polarity determined in step S300 is a positive polarity or a negative polarity. As a result of the determination, if the polarity is positive, the process proceeds to step S700, and 1 is added to the variable CNT. On the other hand, if the polarity is negative, the process proceeds to step S600, and 1 is subtracted from the variable CNT.
  • polarity inversion occurs when APL changes by 30% or more is that the APL greatly changes in general when the scene changes, and flicker does not occur even if polarity inversion occurs at such timing. This is because it is difficult to see.
  • the reason why the polarity inversion is performed when the value of the variable CNT is “ ⁇ 6000 or less or 6000 or more” is to prevent the liquid crystal from being deteriorated due to a polarity bias when a still image is displayed. Because.
  • step S400 the polarity determination processing unit 233 determines the polarity of the current frame as “the same polarity as that of the previous frame”. Thereafter, the polarity determination processing unit 233 determines whether the polarity determined in step S400 is a positive polarity or a negative polarity. If the result of determination is positive polarity, the process proceeds to step S700, and 1 is added to the variable CNT. On the other hand, if the polarity is negative, the process proceeds to step S600, and 1 is subtracted from the variable CNT.
  • step S600 or step S700 the process proceeds to step S800, and the polarity determination processing unit 233 determines whether or not the display is completed (for example, whether a power-off instruction has been given). As a result of the determination, if the display is finished, the polarity determination process is finished. On the other hand, if the display is not finished, the polarity determination processing unit 233 stores the APL of the current frame calculated in step S110 in the memory (step S810). The APL stored in the memory in step S810 is acquired by the polarity determination processing unit 233 as “APL of the previous frame” when the process of step S120 is performed next. After step S810 ends, the process returns to step S110. Then, the processes after step S110 are repeated until the display ends (until “Yes” is determined in step S800).
  • the numerical values to be compared in the above steps S130, S200, and S210 are examples, and it is preferable that appropriate numerical values are adopted depending on the liquid crystal material, the pixel structure, the panel size, the driving frequency, and the like.
  • “current frame” and “previous frame” are described. However, since the image display is actually performed after the polarity is determined, the processing is performed with a delay of one frame (the current frame). The image of the previous frame is displayed during the period in which the process for determining the polarity is performed).
  • the first polarity determination unit (step) is realized by steps S200 and S300
  • the second polarity determination unit (step) is realized by steps S130, S500, S510, and S520.
  • a third polarity determination unit (step) is realized by S210 and S300.
  • the polarity of the video signal in each of the source bus lines SL1 to SL1920 is maintained at either the positive polarity or the negative polarity. For this reason, even when driving at a high frequency is performed, a sufficient time for charging the wiring capacity of each of the source bus lines SL1 to SL1920 and the pixel capacity of each of the pixel formation portions Pix is ensured, and display defects due to insufficient charging. Occurrence is prevented. Further, according to the present embodiment, the polarity inversion of the video signal is performed when a scene is switched or when an extremely bright image or an extremely dark image is displayed as a whole.
  • the polarity of the video signal is determined so that the polarity difference is reduced for a frame in which an image that is extremely bright or entirely dark is displayed. For this reason, the bias of the polarity with respect to the voltage applied to the liquid crystal is reduced, and the deterioration of the liquid crystal is suppressed. Furthermore, the polarity of the video signal is reversed at any time even when a still image is being displayed, and deterioration of the liquid crystal is suppressed.
  • FIG. 12 is a flowchart illustrating a procedure of polarity determination processing in the modification of the second embodiment.
  • the process of step S150 described below is performed between step S130 and step S500.
  • step S150 the polarity determination processing unit 233 determines whether the value of the variable CNT is “ ⁇ 10 or less or 10 or more”. As a result of the determination, if the value of the variable CNT is “ ⁇ 10 or less or 10 or more”, the process proceeds to step S500, and if not, the process proceeds to step S400. Since the processing in the other steps is the same as that in the second embodiment, description thereof is omitted.
  • step S500 when the frames having “APL of 10% or less or 90% or more” continue, the value of the variable CNT is continuously repeated alternately between “ ⁇ 1” and “0”. May be. That is, the determination result in step S500 may be alternately repeated alternately between “Yes” and “No”. In such a case, the polarity of the video signal is inverted every frame.
  • step S150 before step S500, it is determined in step S150 whether or not the value of the variable CNT is “ ⁇ 10 or less or 10 or more”.
  • step S400 the process proceeds to step S400, and the polarity of the current frame is made the same as the polarity of the previous frame. As a result, “the polarity inversion of the video signal is performed every frame” is prevented, and the power consumption of the source driver 300 is reduced.
  • the value of the variable CNT is compared with “ ⁇ 10” and “10” in step S150. However, this is an example, and the value of the variable CNT and “ ⁇ 10” and “10” are compared. You may compare with other values.
  • the polarity of the video signal is determined based on the APL of the image data DATA of each frame, but the present invention is not limited to this.
  • the polarity of the video signal may be determined based on a histogram indicating the luminance distribution of the image data DATA of each frame.
  • FIG. 13 is a block diagram showing a configuration of a main part of the liquid crystal display device according to this reference example.
  • a normally black mode is adopted as a display mode.
  • the potential applied to the source bus lines SL1 to SL1920 is switched between the potential of the video signal output from the source driver 300 and the potential Vcom of the counter electrode 16.
  • Switching circuit 39 is provided.
  • the switching circuit 39 controls the switch SW1 for controlling the electrical connection between the source driver 300 and the source bus lines SL1 to SL1920, and the electrical connection between the counter electrode 16 and the source bus lines SL1 to SL1920.
  • Switch SW2 is included.
  • switches SW1 and SW2 ON / OFF of the switches SW1 and SW2 is controlled by a control signal SCTL sent from the display interface circuit 210, for example.
  • the switches SW1 and SW2 may be provided inside the source driver 300.
  • the source driver 300 and the gate driver 400 may be provided on both sides of the display unit 100.
  • FIG. 14 is a circuit diagram showing a detailed configuration example of the switching circuit 39.
  • the switching circuit 39 connects the switch SW1 that connects the output circuit 34 in the source driver 300 and the source bus lines SL1 to SL1920, and the counter electrode 16 and the source bus lines SL1 to SL1920.
  • a switch SW2 that performs this operation, and an inverter 391 that outputs a logically inverted signal of the control signal SCTL.
  • the switches SW1 and SW2 are composed of, for example, MOS transistors.
  • An output signal from the inverter 391, that is, a logic inversion signal of the control signal SCTL is given to the gate terminal of the switch SW1, and a control signal SCTL is given to the gate terminal of the switch SW2.
  • the electrical connection between the source driver 300 and the source bus lines SL1 to SL1920 on the side where the source driver 300 is arranged with reference to the display unit 100 is provided.
  • the first switching circuit 391 including a switch SW1 for controlling a simple connection is provided, and the counter electrode 16 and the source bus lines SL1 to SL1920 are provided on the side opposite to the side where the source driver 300 is disposed with respect to the display unit 100. It is good also as a structure provided with the 2nd switching circuit 392 containing switch SW2 for controlling electrical connection with.
  • the first switching circuit 391 and the second switching 392 are supplied with the first control signal SCTL1 and the second control signal SCTL2 whose logic levels are opposite to each other.
  • FIGS. 17A and 17B show the transmittance characteristics of the liquid crystal.
  • the operation in the conventional frame inversion driving will be described with reference to FIG. 17A, and the operation in this reference example will be described with reference to FIG.
  • an operation when writing with a desired positive voltage Vq is performed from a state where a certain negative voltage Vp is written in the pixel formation portion P1080 (see FIG. 25) will be described.
  • the horizontal axis represents the voltage applied to the liquid crystal
  • the vertical axis represents the light transmittance of the liquid crystal.
  • the pixel electrode 14 when writing with the desired negative voltage Vp is performed from the pixel forming portion P1 in order to obtain the desired light transmittance Z1 in a state where the positive voltage Vq is written, the pixel electrode 14 The potential of the pixel electrode 14 is pulled to the potential Vcom side of the counter electrode 16 due to the presence of the parasitic capacitance 19 (see FIG. 19) between the pixel electrode 14 and the source bus line SL and the occurrence of off-leakage in the TFT 10. For this reason, the effective value of the voltage applied to the liquid crystal in the pixel formation portion P1080 is a voltage Vr smaller than the desired voltage Vq.
  • the potential Vcom of the counter electrode 16 is applied to the source bus line before writing with the reverse polarity voltage, and the voltage applied to the liquid crystal becomes zero. Thereafter, a positive or negative video signal is applied to the source bus line for writing to the first row, whereby the potential of the pixel electrode 14 is drawn (to the potential side of the source bus line) in the pixel formation portion P1080. Pull-in) occurs. However, since the difference between the potential of the pixel electrode 14 and the potential of the source bus line in the pixel formation portion P1080 is at most half of the amplitude of the video signal, the magnitude of the pull-in is less than the threshold voltage of the liquid crystal. . Thereafter, in the pixel formation portion P1080, writing with a desired voltage is performed, and a desired transmittance is obtained.
  • a black frame is inserted every other frame during the operation of the liquid crystal display device. For this reason, when the polarity of the video signal is switched, the potential of the pixel electrode 14 in each pixel formation portion Pix is not greatly pulled to the potential side of the source bus lines SL1 to SL1920. This prevents display unevenness due to a luminance difference between the upper part of the screen and the lower part of the screen.
  • the flicker component frequency becomes relatively low and the flicker is easily recognized.
  • a black frame is inserted every other frame. Thus, the frequency of the flicker component is increased and the flicker becomes difficult to be visually recognized. Further, power consumption can be reduced by turning off the backlight during the black frame period.
  • a configuration in which black frames are inserted only when the polarity of the video signal is inverted may be employed. According to this configuration, the variation in potential of the source bus lines SL1 to SL1920 is reduced, so that power consumption is reduced. However, considering flicker, it is preferable to employ this configuration when the polarity of the video signal is typically inverted every 3 to 10 frames. Further, a black frame may be inserted every plural frame periods. For example, the configuration may be such that the polarity inversion of the video signal is performed every 240 frame periods and the black frame is inserted every 3 to 10 frame periods.
  • this reference example can be applied by providing a power supply that supplies a potential corresponding to black.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

　充電不足による表示不良，フリッカ，輝度ムラなどを生ずることなく高い周波数で駆動することのできる液晶表示装置を実現する。 　映像信号の極性が複数フレーム毎に反転するように、各ソースバスラインは駆動される。表示インタフェース回路には、映像信号の極性反転が行われる前後のフレームにおける画像データの階調値の和と行番号との組み合わせとデータ加算値との対応関係を保持するルックアップテーブルが設けられる。映像信号の極性反転が行われる直前のフレームの期間中には、ルックアップテーブルより求められたデータ加算値に基づいて、ソースバスラインに印加される映像信号の電圧（Ｖ１，Ｖ２）が徐々に高められる。

Description

液晶表示装置およびその駆動方法
　本発明は、液晶表示装置およびその駆動方法に関し、特に、アクティブマトリクス型の液晶表示装置における映像信号線の駆動方法に関する。
　従来より、スイッチング素子としてＴＦＴ（薄膜トランジスタ）を備えるアクティブマトリクス型の液晶表示装置が知られている。この液晶表示装置は、互いに対向する２枚の絶縁性の基板から構成される液晶パネルを備えている。液晶パネルの一方の基板には、複数本のゲートバスライン（走査信号線）と複数本のソースバスライン（映像信号線）とが格子状に設けられ、それら複数本のゲートバスラインと複数本のソースバスラインとの交差点にそれぞれ対応して複数個の画素形成部が設けられている。これらの画素形成部はマトリクス状に配置されて画素アレイを構成している。図１９は、画素形成部Ｐｉｘの構成を示す回路図である。図１９に示すように、各画素形成部Ｐｉｘには、対応する交差点を通過するゲートバスラインＧＬにゲート電極１１が接続されるとともに当該交差点を通過するソースバスラインＳＬにソース電極１２が接続されたＴＦＴ１０と、そのＴＦＴ１０のドレイン電極１３に接続された画素電極１４と、上記複数個の画素形成部Ｐｉｘに共通的に設けられた対向電極（共通電極）１６および補助容量電極１８と、画素電極１４と対向電極１６とによって形成される液晶容量１５と、画素電極１４と補助容量電極１８とによって形成される補助容量１７とが含まれている。液晶容量１５と補助容量１７とによって画素容量Ｃｐが形成されている。そして、各ＴＦＴ１０のゲート電極１１がゲートバスラインＧＬからアクティブな走査信号を受けたときに当該ＴＦＴ１０のソース電極１２がソースバスラインＳＬから受ける映像信号に基づいて、画素容量Ｃｐへのデータの書き込みが行われる。
　ところで、液晶には、直流電圧が加わり続けると劣化するという性質がある。このため、液晶表示装置では、液晶層（液晶容量）には交流電圧が印加される。液晶層への交流電圧の印加は、各画素形成部Ｐｉｘにおける液晶層への印加電圧（以下、「画素電圧」という）の極性を１フレーム期間毎に反転させることによって、すなわち、１フレーム期間毎に対向電極１６の電位を基準とするソース電極１２の電圧（以下、「映像信号電圧」という）の極性を反転させることによって実現されている。これを具現化する技術として、ライン反転駆動と呼ばれる駆動方式やドット反転駆動と呼ばれる駆動方式が知られている。
　図２０（Ａ）および（Ｂ）は、ライン反転駆動およびドット反転駆動における映像信号電圧の変化を説明するための信号波形図である。図２０（Ａ）は、垂直同期信号に基づいて生成されるゲートスタートパルス信号ＧＳＰの波形を示している。図２０（Ｂ）は、或る１本のソースバスラインＳＬに着目したときの映像信号の波形を示している。図２０（Ａ）に示すように、所定期間毎にゲートスタートパルス信号ＧＳＰのパルスが発生している。ゲートスタートパルス信号ＧＳＰのこれらのパルス間の期間が１フレーム期間（１Ｆ）に相当する。映像信号については、１水平走査期間毎に、対向電極１６の電位Ｖｃｏｍを基準として極性が反転している。すなわち、映像信号の極性は１水平走査期間毎に反転している。このような駆動により、図２１に示すような２行×２列分の４つの画素形成部Ｐｉｘに着目したときの画素電圧の極性のフレーム毎の変化は、ライン反転駆動の場合には図２２に示すようなものとなり、ドット反転駆動の場合には図２３に示すようなものとなる。このように、ライン反転駆動においてもドット反転駆動においても、１本のソースバスラインに着目すると、任意のフレームにおける画素電圧の極性は１行毎に反転している。
　上述のように、ライン反転駆動においてもドット反転駆動においても、各ソースバスラインにおける映像信号の極性は１水平走査期間毎に反転している。ところで、近年、表示装置の大画面化や高解像度化（例えば、解像度が３８４０×２１６０，４０９６×２１６０，７６８０×４３２０など）が進み、従来に比べて高速での駆動（例えば、駆動周波数が２４０Ｈｚ）が行われるようになっている。このため、各ソースバスラインの配線容量や各画素形成部Ｐｉｘの画素容量を充分に充電することができず、充電不足に起因する表示不良が生じることがある。特に、ノーマリーブラックモードの表示装置で全面白色表示が行われる場合あるいはノーマリーホワイトモードの表示装置で全面黒色表示が行われる場合には、映像信号の電位が１水平走査期間毎に「最大の電位から最小の電位へ」あるいは「最小の電位から最大の電位へ」と変化するので、各ソースバスラインの配線容量が充分には充電されない。このように、大画面化や高解像度化した表示装置においては、充電不足に起因する表示不良を生ずることなく高速駆動を行うことが困難になっている。
　なお、本件発明に関連して、日本の特開２００４－４５７４１号公報には、画素電圧の極性を１フレーム毎に反転させるとともにそのような反転駆動動作を数フレーム毎に停止することによりフリッカの発生を防止しようとする画像表示装置の発明が開示されている。この画像表示装置によれば、画素電圧の極性のフレーム毎の変化は、図２４に示すようなものとなる。
日本の特開２００４－４５７４１号公報
　上述のような充電不足に起因する表示不良を解消するための対策として、駆動方式にフレーム反転駆動を採用することが考えられる。フレーム反転駆動を採用した場合には、画素電圧の極性のフレーム毎の変化は、図２５に示すようなものとなる。すなわち、或る１本のソースバスラインに着目すると、映像信号の極性は１フレーム期間を通じてプラス極性またはマイナス極性のいずれか一方の極性で維持される。このため、１水平走査期間毎に映像信号の極性が変化するライン反転駆動やドット反転駆動とは異なり、充電不足に起因する表示不良の発生は抑制される。しかしながら、フレーム反転駆動によれば、表示部内の全ての画素形成部Ｐｉｘにおいて同じように画素電圧の極性反転が行われるので、画素容量へのプラス極性の書き込みが行われたときの液晶の透過率と画素容量へのマイナス極性の書き込みが行われたときの液晶の透過率との違いに起因してフリッカが生じる。
　さらに、フレーム反転駆動を採用した場合には、全面均一輝度の表示が行われても、画面上部において実際に現れる輝度と画面下部において実際に現れる輝度との間に差異が生じることがある。これについて、以下に説明する。なお、以下においては、各フレーム期間において画面上部から画面下部へと１行ずつ順次にデータの書き込みが行われることを前提とする。また、図２６に示すような表示部の４隅（左上，左下，右上，右下）に位置する画素形成部のうち左上，左下に位置する画素形成部にそれぞれ符号Ｐ１，Ｐ１０８０を付し、それらの画素形成部における画素電極１４の電位の変化に着目する。
　図２７（Ａ）～（Ｅ）は、フレーム反転駆動が採用された場合の表示装置の動作を説明するための信号波形図である。図２７（Ａ）は、ゲートスタートパルス信号ＧＳＰの波形を示している。図２７（Ｂ）は、データイネーブル信号ＤＥ２の波形を示している。図２７（Ｃ）は、１列目のソースバスラインＳＬ１に印加される映像信号の波形を示している。図２７（Ｄ）は、画素形成部Ｐ１における画素電極１４の電位の波形を示している。図２７（Ｅ）は、画素形成部Ｐ１０８０における画素電極１４の電位の波形を示している。なお、符号ＤＰ１，符号ＤＰ１０８０はそれぞれ１行目，１０８０行目についてのデータの書き込みを許可するためにデータイネーブル信号ＤＥ２がアクティブになっている部分を示している。
　画素形成部Ｐ１では、１フレーム目において最初にデータイネーブル信号ＤＥ２がアクティブになるタイミング（時点ｔ１）に同期して、画素電極１４の電位が対向電極１６の電位Ｖｃｏｍを基準としてマイナス極性からプラス極性に変化する。そして、プラス極性に変化した電位は、２フレーム目に最初にデータイネーブル信号ＤＥ２がアクティブになる時点ｔ３までの期間、ほとんど変化することなく維持される。そして、時点ｔ３になると、画素電極１４の電位はプラス極性からマイナス極性に変化する。そのマイナス極性に変化した電位は、次のフレームで最初にデータイネーブル信号ＤＥ２がアクティブになる時点ｔ５までの期間、ほとんど変化することなく維持される。このように、画素形成部Ｐ１における画素電極１４の電位の変化を示す波形は、ソースバスラインＳＬ１に印加される映像信号の波形とほぼ同じになる。
　これに対して、画素形成部Ｐ１０８０では、時点ｔ１に画素形成部Ｐ１の画素容量へのプラス極性の書き込みが行われる際に、（画素形成部Ｐ１０８０の）画素電極１４の電位が対向電極１６の電位Ｖｃｏｍ側に引き込まれる。この理由は、次のとおりである。表示部内では、各画素形成部Ｐｉｘの画素電極１４とソースバスラインＳＬとは互いに近接する位置に配置されている。このため、図１９に示すように、画素電極１４とソースバスラインＳＬとの間には寄生容量１９が存在する。ここで、時点ｔ１にはソースバスラインＳＬ１の電位がマイナス極性からプラス極性に大きく変化するので、画素形成部Ｐ１０８０において、画素電極１４の電位は寄生容量１９を介してソースバスラインＳＬ１の電位の変化する方向へと変化する。従って、画素形成部Ｐ１０８０では、画素電極１４の電位は対向電極１６の電位Ｖｃｏｍ側に引き込まれる。その後、１フレーム目において最後にデータイネーブル信号ＤＥ２がアクティブになる時点ｔ２までの期間には、ソースバスラインＳＬ１の電位と画素電極１４の電位（ＴＦＴ１０のドレイン電極の電位）との差が大きいことに起因してＴＦＴ１０でオフリークが生じ、画素電極１４の電位は対向電極１６の電位Ｖｃｏｍ側（ソースバスラインＳＬ１の電位側）に徐々に引き込まれる。そして、時点ｔ２になると、画素電極１４の電位は対向電極１６の電位Ｖｃｏｍを基準としてマイナス極性からプラス極性に変化する。そのプラス極性に変化した電位は、２フレーム目に最初にデータイネーブル信号ＤＥ２がアクティブになる時点ｔ３までの期間、ほとんど変化することなく維持される。時点ｔ３から時点ｔ５までの期間には、画素電極１４の電位は、時点ｔ１から時点ｔ３までの期間と極性のみを逆にして同じように変化する。
　ところで、各画素形成部Ｐｉｘ内の画素電極１４の電位についての対向電極１６の電位Ｖｃｏｍ側への引き込みは、画面上部から画面下部にいくに従い大きくなる。また、各フレーム期間における画素電圧の実効値は、当該各フレーム期間における画素電圧の積分値となる。このため、例えばノーマリーブラックモードの表示装置で全面白色表示が行われた場合、各画素形成部Ｐｉｘにおける画素電圧の実効値は画面上部から画面下部にいくに従い小さくなる。その結果、全面白色表示が行われるべきであるにもかかわらず画面上部から画面下部へと徐々に暗くなるようなグラデーション画像が表示され、輝度ムラとして視認される。
　以上のように、高速駆動が行われる液晶表示装置においては、ライン反転駆動やドット反転駆動が採用されると充電不足による表示不良が生じ、フレーム反転駆動が採用されるとフリッカや輝度ムラが生じる。
　そこで本発明は、充電不足による表示不良，フリッカ，輝度ムラなどを生ずることなく高い周波数で駆動することのできる液晶表示装置を実現することを目的とする。
　本発明の第１の局面は、外部から送られる画像信号に基づく複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部と、前記複数の映像信号線を駆動するとともに前記複数の走査信号線を選択的に駆動するための駆動制御部とを備えた液晶表示装置であって、
　各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、当該対応する交差点を通過する映像信号線によって伝達されている映像信号の電圧で充電される画素容量を含み、
　前記駆動制御部は、
　　各映像信号線に印加される映像信号の極性が複数フレーム毎に反転するように前記複数の映像信号の極性を決定する極性決定部と、
　　正極性および負極性のそれぞれにつき表示可能な複数の階調値に予め対応付けられた複数の階調電圧のうち前記画像信号の階調値と前記極性決定部によって決定された極性との組み合わせに対応する階調電圧を前記映像信号として各映像信号線に印加する映像信号線駆動回路と
を含み、
　前記複数の映像信号の極性が反転する直前のフレームである第１フレームの期間中には、選択されている走査信号線に応じて、前記映像信号として各映像信号線に印加される階調電圧が高められることを特徴とする。
　本発明の第２の局面は、本発明の第１の局面において、
　前記駆動制御部は、各走査信号線が選択されるときに前記映像信号として各映像信号線に印加されるべき階調電圧を決定するための階調値のうち前記第１フレームにおける前記画像信号の階調値に、前記第１フレームおよび前記第１フレームの次のフレームである第２フレームにおける前記画像信号の階調値と前記第２フレームにおいて当該各走査信号線が選択される順序とに基づいて決定されるデータ加算値を加算する階調値加算部を更に含むことを特徴とする。
　本発明の第３の局面は、本発明の第２の局面において、
　前記階調値加算部は、前記第１フレームにおける前記画像信号の階調値と前記第２フレームにおける前記画像信号の階調値との和が一定であれば、走査信号線の選択順序が遅くなるほど前記データ加算値の値を大きくすることを特徴とする。
　本発明の第４の局面は、本発明の第２の局面において、
　前記階調値加算部は、走査信号線の選択順序が一定であれば、前記第１フレームにおける前記画像信号の階調値と前記第２フレームにおける前記画像信号の階調値との和が当該和として取り得る最大の値または最小の値に近づくほど前記データ加算値の値を小さくすることを特徴とする。
　本発明の第５の局面は、本発明の第２の局面において、
　前記駆動制御部は、前記第１フレームおよび前記第２フレームにおける前記画像信号の階調値の和と走査信号線の選択順序との組み合わせと前記データ加算値とを対応づけたルックアップテーブルを更に含み、
　前記階調値加算部は、前記ルックアップテーブルより前記データ加算値を取得することを特徴とする。
　本発明の第６の局面は、本発明の第１の局面において、
　前記映像信号線駆動回路は、各フレームの期間中、互いに隣接する映像信号線には異なる極性の映像信号を印加することを特徴とする。
　本発明の第７の局面は、外部から送られる画像信号に基づく複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部と、前記複数の映像信号線を駆動するとともに前記複数の走査信号線を選択的に駆動するための駆動制御部とを備えた液晶表示装置であって、
　各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、当該対応する交差点を通過する映像信号線によって伝達されている映像信号の電圧で充電される画素容量を含み、
　前記駆動制御部は、
　　連続する任意の２フレームである第１フレームおよび第２フレームのそれぞれにおける前記画像信号から取得される輝度データに基づいて、前記２フレームのうちの後続のフレームである前記第２フレームの期間中に各映像信号線に印加されるべき映像信号の極性を決定する極性決定部と、
　　各フレームの期間中、前記極性決定部によって決定された極性の映像信号をその極性を変化させることなく各映像信号線に印加する映像信号線駆動回路と
を含み、
　前記極性決定部は、前記第１フレームについての前記輝度データと前記第２フレームについての前記輝度データとの間に予め定められた以上の差があれば、前記第２フレームの期間中に各映像信号線に印加されるべき映像信号の極性を、前記第１フレームの期間中に当該各映像信号線に印加される映像信号の極性とは逆の極性に決定する第１の極性判定部を含むことを特徴とする。
　本発明の第８の局面は、本発明の第７の局面において、
　前記極性決定部は、各フレームにおける前記画像信号の平均輝度レベルを前記輝度データとして算出する平均輝度算出部を更に含み、
　前記第１の極性判定部は、前記第１フレームについての前記平均輝度レベルと前記第２フレームについての前記平均輝度レベルとの間に予め定められた第１の閾値以上の差があれば、前記第２フレームの期間中に各映像信号線に印加されるべき映像信号の極性を、前記第１フレームの期間中に当該各映像信号線に印加される映像信号の極性とは逆の極性に決定することを特徴とする。
　本発明の第９の局面は、本発明の第８の局面において、
　前記第１の閾値は、２０％以上かつ４０％以下のいずれかの値に定められていることを特徴とする。
　本発明の第１０の局面は、本発明の第８の局面において、
　前記極性決定部によって決定された極性に基づいて正極性の発生回数と負極性の発生回数との差を極性差として保持する極性差保持部を更に備え、
　前記極性決定部は、前記第２フレームについての前記平均輝度レベルが予め定められた第２の閾値以下または予め定められた第３の閾値以上であれば、前記第２フレームの期間中に各映像信号線に印加されるべき映像信号の極性を、前記極性差に基づき発生回数の少ない方の極性に決定する第２の極性判定部を更に含むことを特徴とする。
　本発明の第１１の局面は、本発明の第１０の局面において、
　前記第２の閾値は、０％以上かつ１０％以下のいずれかの値に定められ、
　前記第３の閾値は、９０％以上かつ１００％以下のいずれかの値に定められていることを特徴とする。
　本発明の第１２の局面は、本発明の第１０の局面において、
　前記極性決定部は、前記極性差が予め定められた第４の閾値以上であれば、前記第２フレームの期間中に各映像信号線に印加されるべき映像信号の極性を、前記第１フレームの期間中に当該各映像信号線に印加される映像信号の極性とは逆の極性に決定する第３の極性判定部を更に含むことを特徴とする。
　本発明の第１３の局面は、本発明の第７の局面において、
　前記映像信号線駆動回路は、各フレームの期間中、互いに隣接する映像信号線には異なる極性の映像信号を印加することを特徴とする。
　本発明の第１４の局面は、外部から送られる画像信号に基づく複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備えた液晶表示装置の駆動方法であって、
　前記複数の映像信号線を駆動するとともに前記複数の走査信号線を選択的に駆動するための駆動制御ステップを含み、
　各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、当該対応する交差点を通過する映像信号線によって伝達されている映像信号の電圧で充電される画素容量を含み、
　前記駆動制御ステップは、
　　各映像信号線に印加される映像信号の極性が複数フレーム毎に反転するように前記複数の映像信号の極性を決定する極性決定ステップと、
　　正極性および負極性のそれぞれにつき表示可能な複数の階調値に予め対応付けられた複数の階調電圧のうち前記画像信号の階調値と前記極性決定ステップで決定された極性との組み合わせに対応する階調電圧を前記映像信号として各映像信号線に印加する映像信号線駆動ステップと
を含み、
　前記複数の映像信号の極性が反転する直前のフレームである第１フレームの期間中には、選択されている走査信号線に応じて、前記映像信号として各映像信号線に印加される階調電圧が高められることを特徴とする。
　また、本発明の第１４の局面において実施形態および図面を参照することにより把握される変形例が、課題を解決するための手段として考えられる。
　本発明の第２０の局面は、外部から送られる画像信号に基づく複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備えた液晶表示装置の駆動方法であって
　前記複数の映像信号線を駆動するとともに前記複数の走査信号線を選択的に駆動するための駆動制御ステップを含み、
　各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、当該対応する交差点を通過する映像信号線によって伝達されている映像信号の電圧で充電される画素容量を含み、
　前記駆動制御ステップは、
　　連続する任意の２フレームである第１フレームおよび第２フレームのそれぞれにおける前記画像信号から取得される輝度データに基づいて、前記２フレームのうちの後続のフレームである前記第２フレームの期間中に各映像信号線に印加されるべき映像信号の極性を決定する極性決定ステップと、
　　各フレームの期間中、前記極性決定ステップで決定された極性の映像信号をその極性を変化させることなく各映像信号線に印加する映像信号線駆動ステップと
を含み、
　前記極性決定ステップは、前記第１フレームについての前記輝度データと前記第２フレームについての前記輝度データとの間に予め定められた以上の差があれば、前記第２フレームの期間中に各映像信号線に印加されるべき映像信号の極性を、前記第１フレームの期間中に当該各映像信号線に印加される映像信号の極性とは逆の極性に決定する第１の極性判定ステップを含むことを特徴とする。
　また、本発明の第２０の局面において実施形態および図面を参照することにより把握される変形例が、課題を解決するための手段として考えられる。
　本発明の第１の局面によれば、各フレーム期間中、各映像信号線に印加される映像信号の極性は正極性または負極性のいずれか一方の極性で維持される。このため、高い周波数による駆動が行われても、各映像信号線の配線容量や各画素形成部の画素容量を充電するための時間が充分に確保され、充電不足による表示不良の発生が防止される。また、複数フレーム毎に映像信号の極性反転が行われるところ、映像信号の極性反転が行われる直前のフレームには、選択されている走査信号線に応じて、本来印加されるべき電圧よりも高い電圧が映像信号線に印加される。このため、画素電極と映像信号線との間の寄生容量の存在や画素形成部内のＴＦＴでのオフリークに起因する画素電極電位の変動が抑制される。これにより、従来フレーム反転駆動が採用された場合に生じていたフリッカや輝度ムラ（画面上部と画面下部との間の輝度差に起因する表示ムラ）の発生が抑制される。以上より、充電不足による表示不良，フリッカ，輝度ムラなどを生ずることなく高い周波数で表示装置を駆動することが可能となる。
　本発明の第２の局面によれば、映像信号の極性反転が行われる直前のフレームには、第１フレームおよび第２フレームにおける画像信号の階調値や走査信号線の選択順序を考慮して、本来印加されるべき電圧よりも高い電圧が映像信号線に印加される。このため、従来フレーム反転駆動が採用された場合に生じていたフリッカや輝度ムラの発生が効果的に抑制される。
　本発明の第３の局面によれば、映像信号の極性反転が行われる直前のフレームには、極性反転後選択されるまでに長い時間を要する走査信号線が選択されている時ほど高い電圧が映像信号線に印加される。このため、画素形成部内のＴＦＴでのオフリークに起因する画素電極電位の変動が効果的に抑制され、画素電極電位の変動に基づく輝度ムラの発生が効果的に抑制される。
　本発明の第４の局面によれば、映像信号の極性反転が行われる直前のフレームには、液晶の透過率を考慮して、本来印加されるべき電圧よりも高い電圧が映像信号線に印加される。。このため、従来フレーム反転駆動が採用された場合に生じていたフリッカや輝度ムラの発生がより効果的に抑制される。
　本発明の第５の局面によれば、第１フレームおよび第２フレームにおける画像信号の階調値の和と走査信号線の選択順序との組み合わせとデータ加算値との対応関係は、ルックアップテーブルに格納される。このため、それらの対応関係を必要に応じて容易に外部から変更することができる。
　本発明の第６の局面によれば、任意のフレーム期間において、互いに隣接する映像信号線に印加される映像信号の極性が互いに異なることになる。このため、よりフリッカが視認されにくくなる。
　本発明の第７の局面によれば、各フレーム期間中、各映像信号線に印加される映像信号の極性は正極性または負極性のいずれか一方の極性で維持される。このため、高い周波数による駆動が行われても、各映像信号線の配線容量や各画素形成部の画素容量を充電するための時間が充分に確保され、充電不足による表示不良の発生が防止される。また、映像信号の極性反転は、連続する２フレームの輝度データ間に予め定められた以上の差があるときに行われる。このため、フリッカがあまり目立たないタイミングで映像信号の極性反転が行われるようにすることができる。
　本発明の第８の局面によれば、映像信号の極性反転は、連続する２フレームの画像信号の平均輝度レベルの間に予め定められた以上の差があるときに行われる。このため、本発明の第７の局面と同様、フリッカがあまり目立たないタイミングで映像信号の極性反転が行われるようにすることができる。
　本発明の第９の局面によれば、主にシーンが切り替わるタイミングで映像信号の極性反転が行われる。このため、より効果的にフリッカの発生を防止することができる。
　本発明の第１０の局面によれば、予め定められた明るさよりも暗い画像もしくは予め定められた明るさよりも明るい画像が表示されている時には、正極性の発生回数と負極性の発生回数との差が小さくなるように映像信号の極性が決定される。このため、フリッカが容易に視認されることなく、液晶印加電圧の極性の偏りを小さくして液晶の劣化を抑制することができる。
　本発明の第１１の局面によれば、正極性の発生回数と負極性の発生回数との差を小さくするために映像信号の極性反転が行われるのは、全体的に暗い画像もしくは全体的に明るい画像が表示されている時となる。このため、当該極性反転に起因するフリッカの発生が防止され、効果的に液晶の劣化を抑制することができる。
　本発明の第１２の局面によれば、正極性の発生回数と負極性の発生回数との差が第４の閾値以上であれば、映像信号の極性が反転される。このため、第４の閾値を適当な値に定めておくことにより、静止画の表示が行われているときにも随時映像信号の極性反転が行われ、液晶の劣化が抑制される。
　本発明の第１３の局面によれば、任意のフレーム期間において、互いに隣接する映像信号線に印加される映像信号の極性が互いに異なることになる。このため、よりフリッカが視認されにくくなる。
Ａ－Ｄは、本発明の第１の実施形態に係るアクティブマトリクス型の液晶表示装置の駆動方法について説明するための信号波形図である。 上記第１の実施形態において、液晶表示装置の全体構成を示すブロック図である。 上記第１の実施形態において、ソースドライバの構成を示すブロック図である。 上記第１の実施形態において、画素電圧の極性のフレーム毎の変化を示す図である。 ＡおよびＢは、上記第１の実施形態において、画面全体に現れる画素電圧の極性を示す図である。 上記第１の実施形態において、全面均一輝度の表示が行われる際に、画面上の位置に応じて本来印加されるべき映像信号電圧よりもどれだけ高い電圧がソースバスラインに印加されるかについて説明するための図である。 上記第１の実施形態において、ルックアップテーブルに格納されているデータを模式的に示した図である。 上記第１の実施形態において、液晶の透過率特性を示す図である。 ＡおよびＢは、上記第１の実施形態の変形例において、画面全体に現れる画素電圧の極性を示す図である。 本発明の第２の実施形態において、液晶表示装置の全体構成を示すブロック図である。 上記第２の実施形態において、極性決定処理の手順を示すフローチャートである。 上記第２の実施形態の変形例において、極性決定処理の手順を示すフローチャートである。 従来フレーム反転駆動が採用された場合に生じていたフリッカや輝度ムラの発生を防止する参考例に係る液晶表示装置の要部の構成を示すブロック図である。 参考例において、切替回路の詳しい構成例を示す回路図である。 参考例において、液晶表示装置の要部の別の構成例を示すブロック図である。 Ａ－Ｅは、参考例における駆動方法について説明するための信号波形図である。 ＡおよびＢは、参考例による効果について説明するための図である。 参考例における別の駆動方法について説明するための信号波形図である。 画素形成部の構成を示す回路図である。 ＡおよびＢは、従来例において、ライン反転駆動およびドット反転駆動における映像信号電圧の変化を説明するための信号波形図である。 ２行×２列分の４つの画素形成部を示す図である。 従来例において、ライン反転駆動が採用されている場合の画素電圧の極性のフレーム毎の変化を示す図である。 従来例において、ドット反転駆動が採用されている場合の画素電圧の極性のフレーム毎の変化を示す図である。 日本の特開２００４－４５７４１号公報に開示された画像表示装置において、画素電圧の極性のフレーム毎の変化を示す図である。 従来例において、フレーム反転駆動が採用されている場合の画素電圧の極性のフレーム毎の変化を示す図である。 表示部の４隅の４つの画素形成部を示す図である。 Ａ－Ｅは、従来例において、フレーム反転駆動が採用された場合の表示装置の動作を説明するための信号波形図である。
　以下、添付図面を参照しつつ本発明の実施形態について説明する。
＜１．第１の実施形態＞
＜１．１　全体構成および動作＞
　図２は、本発明の第１の実施形態に係るアクティブマトリクス型の液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、表示部１００と入力インタフェース回路２００と表示インタフェース回路２１０とフレームカウンタ２２０とソースドライバ（映像信号線駆動回路）３００とゲートドライバ（走査信号線駆動回路）４００とを備えている。表示インタフェース回路２１０には、フレームメモリ２１１とルックアップテーブル２１２と階調値加算部２１３とが含まれている。なお、本説明では、図２に示す表示部１００内の領域のうちソースドライバ３００に近い領域を「画面上部」といい、ソースドライバ３００から遠い領域を「画面下部」という。そして、各フレーム期間において画面上部から画面下部へと１行ずつ順次にデータの書き込みが行われることを前提とする。
　表示部１００には、複数本（ここでは１９２０本とする）のソースバスライン（映像信号線）ＳＬ１～ＳＬ１９２０と、複数本（ここでは１０８０本とする）のゲートバスライン（走査信号線）ＧＬ１～ＧＬ１０８０と、それら複数本のソースバスラインＳＬ１～ＳＬ１９２０と複数本のゲートバスラインＧＬ１～ＧＬ１０８０との交差点にそれぞれ対応して設けられた複数個（１９２０×１０８０個）の画素形成部Ｐｉｘとが含まれている。なお、画素形成部Ｐｉｘの構成については、図１９に示した従来例における構成と同様であるので、説明を省略する。
　入力インタフェース回路２００は、同期信号等からなるタイミング信号群ＴＧと入力画像データＩＮＤＡＴＡとを外部から受け取り、タイミング信号としての垂直同期信号Ｖｓｙｎｃ，水平同期信号Ｈｓｙｎｃ，およびデータイネーブル信号ＤＥ１と、画像データＤＡＴＡとを出力する。フレームカウンタ２２０は、入力インタフェース回路２００から出力される垂直同期信号Ｖｓｙｎｃを受け取り、映像信号の極性の反転を指示するための反転指示信号ＲＥＶを出力する。なお、本実施形態においては、映像信号の極性は３フレーム期間毎に反転される。
　表示インタフェース回路２１０は、入力インタフェース回路２００から出力される垂直同期信号Ｖｓｙｎｃ，水平同期信号Ｈｓｙｎｃ，データイネーブル信号ＤＥ１，および画像データＤＡＴＡと、フレームカウンタ２２０から出力される反転指示信号ＲＥＶとを受け取り、デジタル映像信号ＤＶと、表示部１００における画像表示を制御するためのソーススタートパルス信号ＳＳＰ，ソースクロック信号ＳＣＫ，データイネーブル信号ＤＥ２，ラッチストローブ信号ＬＳ，極性指示信号ＰＯＬ，ゲートスタートパルス信号ＧＳＰ，およびゲートクロック信号ＧＣＫとを出力する。フレームメモリ２１１には連続する２フレーム分の画像データＤＡＴＡが格納される。ルックアップテーブル２１２には、映像信号の極性反転が行われる直前のフレーム期間における映像信号の電位を決定するためのデータが格納される。階調値加算部２１３は、階調値を補正するための値（後述するデータ加算値）を求めて、その値を本来の階調値に加算する処理を行う。
　ソースドライバ３００は、表示インタフェース回路２１０から出力されるソーススタートパルス信号ＳＳＰ，ソースクロック信号ＳＣＫ，データイネーブル信号ＤＥ２，ラッチストローブ信号ＬＳ，極性指示信号ＰＯＬ，およびデジタル映像信号ＤＶを受け取り、各ソースバスラインＳＬ１～ＳＬ１９２０に駆動用の映像信号を印加する。ゲートドライバ４００は、表示インタフェース回路２１０から出力されるゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいて、アクティブな走査信号の各ゲートバスラインＧＬ１～ＧＬ１０８０への印加を１フレーム期間（１垂直走査期間）を周期として繰り返す。
　以上のようにして、各ソースバスラインＳＬ１～ＳＬ１９２０に駆動用の映像信号が印加され、各ゲートバスラインＧＬ１～ＧＬ１０８０に走査信号が印加されることにより、入力画像データＩＮＤＡＴＡに基づく画像が表示部１００に表示される。
　なお、本実施形態においては、入力インタフェース回路２００，表示インタフェース回路２１０，フレームカウンタ２２０，ソースドライバ３００，およびゲートドライバ４００によって駆動制御部が実現され、フレームカウンタ２２０によって極性決定部が実現されている。
＜１．２　ソースドライバの構成＞
　図３は、本実施形態におけるソースドライバ３００の構成を示すブロック図である。ソースドライバ３００には、シフトレジスタ３１とサンプリング・ラッチ回路３２と選択回路３３と出力回路３４と階調電圧発生回路３５とが含まれている。
　シフトレジスタ３１にはソーススタートパルス信号ＳＳＰとソースクロック信号ＳＣＫとが入力される。シフトレジスタ３１は、ソースクロック信号ＳＣＫに基づき、ソーススタートパルス信号ＳＳＰに含まれるパルスを入力端から出力端へと順次に転送する。このパルスの転送に応じてシフトレジスタ３１から各ソースバスラインＳＬ１～ＳＬ１９２０に対応するサンプリングパルスが順次に出力され、当該サンプリングパルスはサンプリング・ラッチ回路３２に順次に入力される。
　サンプリング・ラッチ回路３２は、データイネーブル信号ＤＥ２がアクティブになっている期間に、上記サンプリングパルスのタイミングでデジタル映像信号ＤＶをサンプリングする。そして、サンプリング・ラッチ回路３２は、そのサンプリングしたデジタル映像信号ＤＶをラッチストローブ信号ＬＳのパルスのタイミングで内部画像信号ｄ１～ｄ１９２０として一斉に出力する。
　階調電圧発生回路３５は、所定の電源回路から与えられる複数個の基準電圧に基づいて、プラス・マイナスそれぞれの極性について例えば２５６の階調レベルに対応する電圧を階調電圧群ＫＶｎとして出力する。
　選択回路３３は、サンプリング・ラッチ回路３２から出力される内部画像信号ｄ１～ｄ１９２０と表示インタフェース回路２１０から出力される極性指示信号ＰＯＬとに基づき、階調電圧発生回路３５から出力される階調電圧群ＫＶｎのうちのいずれかの電圧を選択し、出力する。選択回路３３から出力された電圧は出力回路３４に入力される。出力回路３４は、選択回路３３から出力された電圧を例えば電圧ホロアによってインピーダンス変換を行い、変換後の電圧を駆動用の映像信号としてソースバスラインＳＬ１～ＳＬ１９２０に出力する。
＜１．３　駆動方法＞
　図１（Ａ）～（Ｄ）は、本実施形態における駆動方法について説明するための信号波形図である。図１（Ａ）は、ゲートスタートパルス信号ＧＳＰの波形を示している。図１（Ｂ）は、極性指示信号ＰＯＬの波形を示している。図１（Ｃ）は、データイネーブル信号ＤＥ２の波形を示している。図１（Ｄ）は、１列目のソースバスラインＳＬ１に印加される映像信号の波形を示している。なお、符号ＤＰ１，符号ＤＰ１０８０はそれぞれ１行目，１０８０行目についてのデータの書き込みを許可するためにデータイネーブル信号ＤＥ２がアクティブになっている部分を示している。また、ここでは特に断らない限りグレースケール等の全面均一輝度の表示が行われるものと仮定する。
　図１（Ａ）および（Ｂ）に示すように、本実施形態においては、ゲートスタートパルス信号ＧＳＰのパルスが３回発生する毎に、極性指示信号ＰＯＬの論理レベルが変化する。これにより、各ソースバスラインに印加される映像信号の極性および各画素形成部Ｐｉｘにおける画素電圧の極性は３フレーム期間毎に反転する。また、本実施形態においては、各フレーム期間において、映像信号の極性は全てのソースバスラインＳＬ１～ＳＬ１９２０で同じ極性にされる。従って、図２１に示すような４つの画素形成部Ｐｉｘに着目すると、画素電圧の極性は図４に示すように変化する。すなわち、画面全体に着目すると、図５（Ａ）に示すような極性と図５（Ｂ）に示すような極性とが３フレーム期間毎に交互に現れる。
　ところで、フレーム反転駆動が採用されている表示装置においては、上述したように、画素電極１４の電位が対向電極１６の電位Ｖｃｏｍ側に引き込まれることに起因して、画面上部と画面下部との間で輝度差が生じる（輝度ムラが生じる）。また、その引き込みは、画面上部から画面下部にいくに従い大きくなる。そこで、本実施形態においては、各画素形成部Ｐｉｘの各フレーム期間における画素電圧の積分値が本来印加されるべき画素電圧の値となるよう、極性反転が行われる直前のフレーム期間には、図１で符号Ｖ１，Ｖ２で示すように映像信号電圧が徐々に高められる。具体的には、画面上部から画面下部にいくに従い、本来印加されるべき映像信号電圧よりも大きな電圧がソースバスラインに印加される。これについて、図６～図８を参照しつつ、更に詳しく説明する。
　図６は、全面均一輝度の表示が行われる際に、画面上の位置に応じて本来印加されるべき映像信号電圧よりもどれだけ高い電圧がソースバスラインに印加されるかについて説明するための図である。極性反転が行われる直前のフレーム期間であって、かつ、プラス極性の書き込みが行われるべきフレーム期間には、本来の映像信号の電位ＶよりもΔＶｎだけ高い電位の映像信号がソースバスラインに与えられる。以下、ΔＶｎのことを「電圧加算値」という。電圧加算値ΔＶｎの大きさについては、図６で符号Ｖａで示すように、画面上部から画面下部へといくに従って徐々に大きくなるように定められている。極性反転が行われる直前のフレーム期間であって、かつ、マイナス極性の書き込みが行われるべきフレーム期間には、本来の映像信号の電位－Ｖよりも上述した電圧加算値ΔＶｎだけ低い電位の映像信号がソースバスラインに与えられる。図６で符号Ｖｂで示すように、このときの電圧加算値ΔＶｎの大きさについても、画面上部から画面下部へといくに従って徐々に大きくなるように定められている。
　ところで、液晶表示装置においては、映像信号電圧は表示すべき画像の階調値に基づいて決定される。従って、実際にソースバスラインに印加する映像信号電圧（本来ソースバスラインに印加されるべき映像信号電圧よりも上述した電圧加算値ΔＶｎだけ大きい電圧）を決定するためには、階調値についても、表示すべき画像の階調値に加算する値（以下、この値を「データ加算値」という。）ΔＫｎが求められなければならない。そこで、本実施形態では、図２に示した表示インタフェース回路２１０内の階調値加算部２１３において、フレームメモリ２１１に格納された２フレーム分の画像データＤＡＴＡに基づいてルックアップテーブル２１２を参照することによりデータ加算値ΔＫｎが決定される。そして、さらに階調値加算部２１３において、表示すべき画像の階調値に上記データ加算値ΔＫｎが加算される。
　データ加算値ΔＫｎを決定するためのデータはルックアップテーブル２１２に格納されている。図７は、そのルックアップテーブル２１２に格納されているデータを模式的に示した図である。データ加算値ΔＫｎは、極性反転が行われる前後のフレームについての階調値の和と行番号（１０８０行×１９２０列の画素マトリクスの何行目かを示す番号）とによって決定される。図７に示すように、極性反転前後の階調値の和が一定の値であれば、画面上部から画面下部にいくに従いデータ加算値ΔＫｎは大きくなっている。また、行番号が一定であれば、極性反転前後の階調値の和が最小あるいは最大に近いほどデータ加算値ΔＫｎは小さくなっている。この理由は、液晶の透過率特性が図８に示すようなものになっていて、最大階調値や最小階調値に比較的近い階調値付近では、階調値に多少の変化があっても（すなわち、印加電圧に多少の変化があっても）図８で符号ＶＨ，ＶＬで示すように光透過率はほとんど変化しないからである。一方、中間階調値付近では、階調値の変化（すなわち、印加電圧の変化）による光透過率の変化が大きいので、データ加算値ΔＫｎについても比較的大きな値となっている。なお、図７は一例であって、実際にルックアップテーブル２１２に格納されるデータの値については、表示パネルの特性，画面サイズ，解像度等に応じて決定される。ところで、データ加算値を求めるためのデータがこのようにルックアップテーブル２１２に格納されているので、それらのデータの変更については必要に応じて容易に外部からなされる。また、各フレーム期間において画面下部から画面上部へと１行ずつ順次にデータの書き込みが行われる場合には、画面下部から画面上部にいくに従いデータ加算値ΔＫｎは大きくされる。
　以上のようにして、表示インタフェース回路２１０内の階調値加算部２１３によって、データ加算値ΔＫｎが求められ、表示すべき画像の階調値にデータ加算値ΔＫｎが加算される。そして、その加算後の値に基づいてデジタル映像信号ＤＶが生成される。ソースドライバ３００はそのデジタル映像信号ＤＶに基づいてソースバスラインＳＬ１～ＳＬ１９２０に電圧を印加するので、映像信号の極性反転が行われる直前のフレーム期間には、本来ソースバスラインＳＬ１～ＳＬ１９２０に印加されるべき映像信号電圧よりも電圧加算値ΔＶｎだけ大きい電圧がソースバスラインＳＬ１～ＳＬ１９２０に印加される。
＜１．４　効果＞
　本実施形態によれば、いずれのフレーム期間においても、各ソースバスラインＳＬ１～ＳＬ１９２０に印加される映像信号はプラス極性またはマイナス極性のいずれか一方の極性で維持される。すなわち、映像信号の極性が１水平走査期間毎に変化（反転）することはない。このため、高い周波数による駆動が行われても、各ソースバスラインＳＬ１～ＳＬ１９２０の配線容量や各画素形成部Ｐｉｘの画素容量を充電するための時間が充分に確保され、充電不足による表示不良の発生が防止される。また、本実施形態によれば、映像信号の極性は３フレーム期間毎に反転するところ、映像信号の極性反転が行われる直前のフレーム期間には、表示すべき画像の階調値にデータ加算値ΔＫｎが加算された値に対応する電圧がソースバスラインＳＬ１～ＳＬ１９２０に印加される。ここで、データ加算値ΔＫｎは、映像信号の極性反転が行われる前後のフレーム期間における階調値の和と行番号とに基づいて決定される。このため、画素電極１４とソースバスラインＳＬ１～ＳＬ１９２０との間の寄生容量１９の存在や画素形成部Ｐｉｘ内のＴＦＴ１０でのオフリークに起因する画素電極電位の変動を考慮して、各行での書き込みが行われる際の映像信号電圧を決定することができる。これにより、従来フレーム反転駆動が採用された場合に生じていたフリッカや輝度ムラ（画面上部と画面下部との間の輝度差に起因する表示ムラ）の発生が抑制される。以上より、充電不足による表示不良，フリッカ，輝度ムラなどを生ずることなく高い周波数で表示装置を駆動することが可能となる。さらに、本実施形態によれば、ソースドライバ３００から各ソースバスラインＳＬ１～ＳＬ１９２０には、３フレーム期間継続して同じ極性の映像信号が印加される。このため、１水平走査期間毎あるいは数水平走査期間毎に映像信号の極性反転が行われる駆動方式と比べて、ソースドライバ３００の消費電力が低減される。
＜１．５　変形例など＞
　上記実施形態においては、フレームメモリ２１１，ルックアップテーブル２１２，および階調値加算部２１３を表示インターフェース回路２１０内に備え、表示インターフェース回路２１０内でデータ加算値ΔＫｎが求められる構成としているが、表示インターフェース回路２１０に代えて入力インタフェース回路２００でデータ加算値ΔＫｎが求められる構成とすることもできる。
　また、上記実施形態においては、映像信号の極性は３フレーム期間毎に反転しているが、本発明はこれに限定されない。映像信号の極性は、２フレーム期間毎に反転しても良いし、４フレーム以上の複数フレーム期間毎に反転しても良い。なお、一般的には、駆動周波数が６０Ｈｚの場合、１０～２００フレーム期間毎に映像信号の極性反転が行われると、フリッカが視認されやすい。従って、２４０フレーム以上のフレーム期間毎に極性反転が行われるようにすることが好ましい。また、液晶の劣化を防止するため、駆動周波数が６０Ｈｚの場合、６０００フレーム以下のフレーム期間毎に極性反転が行われるようにすることが好ましい。さらに、駆動周波数や液晶材料の特性などをも考慮して極性反転の周期を決定することが好ましい。
　さらに、上記実施形態においては図５（Ａ）に示すような極性と図５（Ｂ）に示すような極性とが交互に現れる構成としているが、図９（Ａ）に示すような極性と図９（Ｂ）に示すような極性とが交互に現れる構成にしても良い。この構成にすると、任意のフレーム期間において、隣接するソースバスラインの映像信号の極性が互いに異なることになるので、よりフリッカが視認されにくくなる。
＜２．第２の実施形態＞
＜２．１　全体構成および動作＞
　図１０は、本発明の第２の実施形態に係るアクティブマトリクス型の液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、表示部１００と入力インタフェース回路２００と表示インタフェース回路２３０とソースドライバ（映像信号線駆動回路）３００とゲートドライバ（走査信号線駆動回路）４００とを備えている。表示インタフェース回路２３０には、フレームメモリ２３１とカウンタ用メモリ２３２と極性決定部２３３とが含まれている。
　なお、本実施形態においては、入力インタフェース回路２００，表示インタフェース回路２３０，ソースドライバ３００，およびゲートドライバ４００によって駆動制御部が実現され、カウンタ用メモリ２３２によって極性差保持部が実現され、極性決定処理部２３３によって極性決定部が実現されている。
　極性決定処理部２３３は、各フレームの画像データＤＡＴＡのＡＰＬ，フレーム間のＡＰＬの変化の大きさ，および映像信号の過去の極性に基づいて、各フレームにおける映像信号の極性を決定する。ここで、「ＡＰＬ」とは、１フレーム分の画像データＤＡＴＡの平均輝度レベル（Ａｖｅｒａｇｅ　Ｐｉｃｔｕｒｅ　Ｌｅｖｅｌ）のことである。なお、極性決定処理部２３３で行われる処理のことを以下「極性決定処理」という。フレームメモリ２３１には、連続する２フレーム分の画像データＤＡＴＡが格納される。カウンタ用メモリ２３２には、後述する極性決定処理で用いられる変数ＣＮＴの値が格納される。これら以外の構成については、上記第１の実施形態と同様であるので、説明を省略する。
　上述のように、本実施形態においては、各フレームにおける映像信号の極性が表示インタフェース回路２３０内の極性決定処理部２３３によって決定される。そして、極性決定処理部２３３で決定された極性に基づいて、映像信号の極性を示す極性指示信号ＰＯＬが表示インタフェース回路２３０からソースドライバ３００に送られる。なお、上記第１の実施形態と同様、或る１本のソースバスラインに着目すると、映像信号の極性は１フレーム期間を通じてプラス極性またはマイナス極性のいずれか一方の極性で維持される。すなわち、任意のフレームにおいて画面全体に着目すると、「図５（Ａ）に示すような極性もしくは図５（Ｂ）に示すような極性が現れる」または「図９（Ａ）に示すような極性もしくは図９（Ｂ）に示すような極性が現れる」。
＜２．２　極性決定処理＞
　次に、本実施形態における映像信号の極性の決定方法について説明する。図１１は、極性決定処理の手順を示すフローチャートである。この極性決定処理では、変数ＣＮＴが用いられる。変数ＣＮＴには、この液晶表示装置の動作開始後の各フレームにおける映像信号の極性に関し、プラス極性の発生回数とマイナス極性の発生回数との差（以下、単に「極性差」という。）が格納される。このようにするために、極性決定処理では、フレーム毎に、映像信号の極性がプラスであれば変数ＣＮＴに１が加算され、映像信号の極性がマイナスであれば変数ＣＮＴから１が減算される。例えば、液晶表示装置の動作開始から１０フレーム分の表示が行われた時点で「プラス極性が３フレーム，マイナス極性が７フレーム」であれば、その時点における変数ＣＮＴの値は「－４」となる。また、液晶表示装置の動作開始から３０フレーム分の表示が行われた時点で「プラス極性が２１フレーム，マイナス極性が９フレーム」であれば、その時点における変数ＣＮＴの値は「１２」となる。以上のように、変数ＣＮＴの値によって、プラス極性もしくはマイナス極性のいずれの極性が何フレーム分だけ多く発生しているかが把握される。なお、隣接するソースバスラインに互いに異なる極性の映像信号が印加される構成（「図９（Ａ）に示すような極性もしくは図９（Ｂ）に示すような極性が現れる」という構成）にした場合には、奇数列目もしくは偶数列目のいずれか一方の極性をこの極性決定処理で決定し、他方の極性については、この極性決定処理で決定した極性とは逆の極性にすれば良い。
　以下、極性決定処理の手順について説明する。表示装置の動作開始後、極性決定処理部２３３はまず初期設定を行う（ステップＳ１００）。この初期設定では、例えば、「ＣＮＴ＝０」，「極性＝プラス」，「前フレームのＡＰＬ＝５０％」というような設定が行われる。初期設定の終了後、極性決定処理部２３３は、現フレームの画像データＤＡＴＡのＡＰＬを算出する（ステップＳ１１０）。次に、極性決定部２３３は、前フレームの画像データＤＡＴＡのＡＰＬをメモリから取得する（ステップＳ１２０）。その後、極性決定処理部２３３は、現フレームのＡＰＬが「１０％（第２の閾値）以下または９０％（第３の閾値）以上」であるか否かを判定する（ステップＳ１３０）。判定の結果、現フレームのＡＰＬが「１０％以下または９０％以上」であればステップＳ５００に進み、そうでなければステップＳ２００に進む。
　ステップＳ５００に進むと、極性差を小さくするための処理が以下のようにして行われる。極性決定処理部２３３は、変数ＣＮＴの値が０未満であるか否かを判定する（ステップＳ５００）。判定の結果、変数ＣＮＴの値が０未満であればステップＳ５１０に進み、そうでなければステップＳ５２０に進む。ステップＳ５１０では、極性決定処理部２３３は、現フレームの極性をプラス極性に決定する。そして、ステップＳ７００で、極性決定処理部２３３は、変数ＣＮＴに「１」を加算する。ステップＳ５２０では、極性決定処理部２３３は、現フレームの極性をマイナス極性に決定する。そして、ステップＳ６００で、極性決定処理部２３３は、変数ＣＮＴから「１」を減算する。以上のようにして、現時点までにプラス極性の発生回数よりもマイナス極性の発生回数の方が多ければ、現フレームの極性はプラス極性にされ、現時点までにマイナス極性の発生回数よりもプラス極性の発生回数の方が多ければ、現フレームの極性はマイナス極性にされる。なお、ＡＰＬが「１０％以下または９０％以上」のときに極性差に基づいて現フレームの極性を決定する理由は、全体的に極めて明るい画像が表示されているときや全体的に極めて暗い画像が表示されているときには、極性反転が行われてもフリッカが視認されにくいからである。
　ステップＳ２００では、極性決定処理部２３３は、現フレームのＡＰＬと前フレームのＡＰＬとを比較し、３０％（第１の閾値）以上変化している否かを判定する。判定の結果、３０％以上変化していればステップＳ３００に進み、そうでなければステップＳ２１０に進む。ステップＳ２１０では、極性決定処理部２３３は、変数ＣＮＴの値が「－６０００以下または６０００（第４の閾値）以上」であるか否かを判定する。判定の結果、変数ＣＮＴの値が「－６０００以下または６０００以上」であればステップＳ３００に進み、そうでなければステップＳ４００に進む。
　ステップＳ３００では、極性決定処理部２３３は、現フレームの極性を「前フレームの極性を反転した極性」に決定する。その後、極性決定処理部２３３は、ステップＳ３００で決定した極性がプラス極性であるのかマイナス極性であるのかを判定する。判定の結果、プラス極性であれば、ステップＳ７００に進み、変数ＣＮＴに１が加算される。一方、マイナス極性であれば、ステップＳ６００に進み、変数ＣＮＴから１が減算される。なお、ＡＰＬが３０％以上変化しているときに極性反転を行う理由は、ＡＰＬが大きく変化するのは一般にシーンが切り替わるタイミングであって、そのようなタイミングで極性反転が行われてもフリッカが視認されにくいからである。また、変数ＣＮＴの値が「－６０００以下または６０００以上」のときに極性反転を行う理由は、静止画の表示が行われているときに極性の偏りが生じて液晶が劣化することを防止するためである。
　ステップＳ４００では、極性決定処理部２３３は、現フレームの極性を「前フレームの極性と同じ極性」に決定する。その後、極性決定処理部２３３は、ステップＳ４００で決定した極性がプラス極性であるのかマイナス極性であるのかを判定する。判定の結果、プラス極性であれば、ステップＳ７００に進み、変数ＣＮＴに１が加算される。一方、マイナス極性であれば、ステップＳ６００に進み、変数ＣＮＴから１が減算される。
　ステップＳ６００またはステップＳ７００の終了後にはステップＳ８００に進み、極性決定処理部２３３は、表示終了か否か（例えば、電源ＯＦＦの指示がなされたか等）を判定する。判定の結果、表示終了であれば、この極性決定処理は終了する。一方、表示終了でなければ、極性決定処理部２３３は、ステップＳ１１０で算出した現フレームのＡＰＬをメモリに格納する（ステップＳ８１０）。なお、ステップＳ８１０でメモリに格納されたＡＰＬは、次にステップＳ１２０の処理が行われる際に「前フレームのＡＰＬ」として極性決定処理部２３３によって取得される。ステップＳ８１０の終了後、処理はステップＳ１１０に戻る。そして、ステップＳ１１０以降の処理が表示終了まで（ステップＳ８００で「Ｙｅｓ」と判定されるまで）繰り返される。
　ところで、上記ステップＳ１３０，Ｓ２００，Ｓ２１０において比較対象となっている数値は一例であって、液晶材料，画素構造，パネルサイズ，駆動周波数などによって適当な数値が採用されることが好ましい。また、上記説明においては「現フレーム」，「前フレーム」と記載しているが、実際には極性決定後に画像表示が行われるので、１フレーム遅れで処理が行われることになる（現フレームの極性を決定するための処理が行われている期間には、前フレームの画像が表示されている）。
　なお、本実施形態においては、ステップＳ２００，Ｓ３００によって第１の極性判定部（ステップ）が実現され、ステップＳ１３０，Ｓ５００，Ｓ５１０，およびＳ５２０によって第２の極性判定部（ステップ）が実現され、ステップＳ２１０，Ｓ３００によって第３の極性判定部（ステップ）が実現されている。
＜２．３　効果＞
　本実施形態によれば、上記第１の実施形態と同様、各ソースバスラインＳＬ１～ＳＬ１９２０における映像信号の極性はプラス極性またはマイナス極性のいずれか一方の極性で維持される。このため、高い周波数による駆動が行われても、各ソースバスラインＳＬ１～ＳＬ１９２０の配線容量や各画素形成部Ｐｉｘの画素容量を充電するための時間が充分に確保され、充電不足による表示不良の発生が防止される。また、本実施形態によれば、映像信号の極性反転は、シーンが切り替わる時や全体的に極めて明るい画像もしくは全体的に極めて暗い画像が表示されている時に行われる。このため、映像信号の極性反転が行われても、フリッカとしては視認されにくい。また、隣接するソースバスラインの映像信号の極性を異ならせる構成（図９（Ａ）および（Ｂ）参照）とすることで、よりフリッカが視認されにくくなる。さらに、本実施形態によれば、全体的に極めて明るい画像もしくは全体的に極めて暗い画像の表示が行われるフレームについては、極性差が小さくなるように映像信号の極性が決定される。このため、液晶に印加される電圧についての極性の偏りが小さくなり、液晶の劣化が抑制される。さらにまた、静止画の表示が行われているときにも随時映像信号の極性反転が行われ、液晶の劣化が抑制される。
＜２．４　変形例＞
　上記第２の実施形態の変形例について説明する。図１２は、上記第２の実施形態の変形例における極性決定処理の手順を示すフローチャートである。本変形例においては、ステップＳ１３０とステップＳ５００との間に、以下に説明するステップＳ１５０の処理が行われる。
　ステップＳ１５０では、極性決定処理部２３３は、変数ＣＮＴの値が「－１０以下または１０以上」であるか否かを判定する。判定の結果、変数ＣＮＴの値が「－１０以下または１０以上」であればステップＳ５００に進み、そうでなければステップＳ４００に進む。それ以外のステップにおける処理については、上記第２の実施形態と同様であるので、説明を省略する。
　次に、本変形例による効果について説明する。上記第２の実施形態によると、「ＡＰＬが１０％以下または９０％以上」となるフレームが連続した場合に、変数ＣＮＴの値が「－１」と「０」とで連続的に交互に繰り返されることがある。すなわち、ステップＳ５００での判定結果が「Ｙｅｓ」と「Ｎｏ」とで連続的に交互に繰り返されることがある。このような場合には、毎フレームで映像信号の極性反転が行われる。一方、本変形例においては、ステップＳ５００の前に、ステップＳ１５０で変数ＣＮＴの値が「－１０以下または１０以上」であるか否かが判定される。そして、判定の結果、変数ＣＮＴの値が「－１０以下または１０以上」でなければステップＳ４００に進み、現フレームの極性は前フレームの極性と同じにされる。これにより、「毎フレームで映像信号の極性反転が行われる」ということが防止され、ソースドライバ３００の消費電力が低減される。なお、本変形例ではステップＳ１５０において変数ＣＮＴの値と「－１０」，「１０」とを比較しているが、これは一例であって、変数ＣＮＴの値と「－１０」，「１０」以外の値とを比較しても良い。
＜２．５　その他＞
　上記第２の実施形態および上記変形例においては、ステップＳ１００で変数ＣＮＴの値に初期設定（例えば「ＣＮＴ＝０」という設定）が施されることを前提に説明しているが、本発明はこれに限定されない。変数ＣＮＴの値が「不揮発性メモリ」に格納される構成にすると、液晶表示装置の毎回の起動時からの極性差ではなく液晶表示装置の出荷後からの極性差が変数ＣＮＴの値に反映され、液晶の劣化がより効果的に抑制される。
　また、上記第２の実施形態および上記変形例においては、各フレームの画像データＤＡＴＡのＡＰＬに基づいて映像信号の極性の決定が行われているが、本発明はこれに限定されない。各フレームの画像データＤＡＴＡの輝度の分布を示すヒストグラムに基づいて映像信号の極性の決定が行われても良い。
＜３．参考例＞
　次に、従来フレーム反転駆動が採用された場合に生じていたフリッカや輝度ムラ（画面上部と画面下部との間の輝度差に起因する表示ムラ）の発生を防止する他の構成例を参考例として以下に説明する。
＜３．１　構成＞
　図１３は、本参考例に係る液晶表示装置の要部の構成を示すブロック図である。この液晶表示装置では、表示モードとしてノーマリーブラックモードが採用されている。この液晶表示装置には、図１３に示すように、各ソースバスラインＳＬ１～ＳＬ１９２０に与えられる電位をソースドライバ３００から出力される映像信号の電位と対向電極１６の電位Ｖｃｏｍとの間で切り替えるための切替回路３９が設けられている。切替回路３９には、ソースドライバ３００とソースバスラインＳＬ１～ＳＬ１９２０との電気的な接続を制御するためのスイッチＳＷ１と、対向電極１６とソースバスラインＳＬ１～ＳＬ１９２０との電気的な接続を制御するためのスイッチＳＷ２とが含まれている。それらスイッチＳＷ１，ＳＷ２のオン／オフは、例えば表示インターフェース回路２１０から送られる制御信号ＳＣＴＬによって制御される。なお、スイッチＳＷ１，ＳＷ２をソースドライバ３００の内部に備える構成にすることもできる。また、ソースドライバ３００やゲートドライバ４００を表示部１００の両側に備える構成にすることもできる。
　図１４は、上記切替回路３９の詳しい構成例を示す回路図である。図１４に示すように、この切替回路３９には、ソースドライバ３００内の出力回路３４とソースバスラインＳＬ１～ＳＬ１９２０とを接続するスイッチＳＷ１と、対向電極１６とソースバスラインＳＬ１～ＳＬ１９２０とを接続するスイッチＳＷ２と、制御信号ＳＣＴＬの論理反転信号を出力するインバータ３９１とが含まれている。スイッチＳＷ１，ＳＷ２については、例えばＭＯＳトランジスタで構成される。スイッチＳＷ１のゲート端子にはインバータ３９１からの出力信号すなわち制御信号ＳＣＴＬの論理反転信号が与えられ、スイッチＳＷ２のゲート端子には制御信号ＳＣＴＬが与えられる。以上のような構成により、制御信号ＳＣＴＬがアクティブ（論理レベルがハイレベル）のときには、スイッチＳＷ１はオフ状態となり、スイッチＳＷ２はオン状態となる。これにより、対向電極１６の電位ＶｃｏｍがソースバスラインＳＬ１～ＳＬ１９２０に与えられる。一方、制御信号ＳＣＴＬが非アクティブ（論理レベルがローレベル）のときには、スイッチＳＷ１はオン状態となり、スイッチＳＷ２はオフ状態となる。これにより、ソースドライバ３００から出力される映像信号の電位がソースバスラインＳＬ１～ＳＬ１９２０に与えられる。
　なお、図１３に示した構成に代えて、図１５に示すように、表示部１００を基準としてソースドライバ３００が配置されている側に、ソースドライバ３００とソースバスラインＳＬ１～ＳＬ１９２０との電気的な接続を制御するためのスイッチＳＷ１を含む第１切替回路３９１を備え、表示部１００を基準としてソースドライバ３００が配置されている側とは反対側に、対向電極１６とソースバスラインＳＬ１～ＳＬ１９２０との電気的な接続を制御するためのスイッチＳＷ２を含む第２切替回路３９２を備える構成としても良い。この構成の場合、第１切替回路３９１，第２切替３９２には互いに論理レベルが逆となる第１制御信号ＳＣＴＬ１，第２制御信号ＳＣＴＬ２が与えられる。
＜３．２　駆動方法＞
　本参考例における駆動方法について、図１６（Ａ）～（Ｅ）を参照しつつ説明する。本参考例においては、図１６（Ｃ）に示すように、１フレームおきに対向電極１６の電位ＶｃｏｍがソースバスラインＳＬ１～ＳＬ１９２０に与えられる。これにより、この液晶表示装置の動作中、黒表示が行われるフレーム（以下、「黒フレーム」という。）が１フレームおきに挿入される。また、黒フレームを除くと、２フレーム期間毎に映像信号の極性反転が行われている。なお、黒フレームのこのような挿入は、上述した切替回路３９においてスイッチＳＷ１，ＳＷ２のオン／オフを切り替えることによって行われる。
＜３．３　効果＞
　本参考例による効果について説明する。図１７（Ａ）および（Ｂ）にはそれぞれ液晶の透過率特性を示している。従来のフレーム反転駆動における動作を図１７（Ａ）を参照しつつ説明し、本参考例における動作を図１７（Ｂ）を参照しつつ説明する。ここでは、画素形成部Ｐ１０８０（図２５参照）において或る負極性の電圧Ｖｐが書き込まれている状態から所望の正極性の電圧Ｖｑによる書き込みが行われたときの動作を説明する。なお、図１７（Ａ）および（Ｂ）において、横軸は液晶への印加電圧を表し、縦軸は液晶の光透過率を表している。
　従来例によると、正極性の電圧Ｖｑが書き込まれている状態で、所望の光透過率Ｚ１を得るために所望の負極性の電圧Ｖｐによる書き込みが画素形成部Ｐ１から行われると、画素電極１４とソースバスラインＳＬとの間の寄生容量１９（図１９参照）の存在やＴＦＴ１０でのオフリークの発生に起因して、画素電極１４の電位は対向電極１６の電位Ｖｃｏｍ側へと引き込まれる。このため、画素形成部Ｐ１０８０における液晶への印加電圧の実効値は所望の電圧Ｖｑよりも小さな電圧Ｖｒとなる。その結果、所望の光透過率Ｚ１よりも小さな光透過率Ｚ２が得られ、本来表示されるべき画像よりも暗い画像が表示される。或る正極性の電圧が書き込まれている状態から所望の負極性の電圧による書き込みが行われた場合についても、同様にして、本来表示されるべき画像よりも暗い画像が表示される。
　これに対して、本参考例によると、逆極性の電圧による書き込みが行われる前には、対向電極１６の電位Ｖｃｏｍがソースバスラインに与えられ、液晶への印加電圧が０となる。その後、１行目への書き込みのために正極性もしくは負極性の映像信号がソースバスラインに印加されることにより、画素形成部Ｐ１０８０において画素電極１４の電位の引き込み（ソースバスラインの電位側への引き込み）が生じる。しかし、画素形成部Ｐ１０８０における画素電極１４の電位とソースバスラインの電位との差が最大でも映像信号の振幅の２分の１となるため、その引き込みの大きさは液晶の閾値電圧以下となる。その後、画素形成部Ｐ１０８０において、所望の電圧による書き込みが行われ、所望の透過率が得られる。
　以上のように、本参考例によると、液晶表示装置の動作中、１フレームおきに黒フレームが挿入される。このため、映像信号の極性が切り替えられる際に、各画素形成部Ｐｉｘにおける画素電極１４の電位がソースバスラインＳＬ１～ＳＬ１９２０の電位側に大きく引き込まれることはない。これにより、画面上部と画面下部との間の輝度差に起因する表示ムラの発生が防止される。また、複数フレーム期間毎に映像信号の極性反転が行われると、フリッカ成分の周波数が比較的低くなってフリッカが視認されやすくなるが、本参考例では１フレームおきに黒フレームが挿入されるので、フリッカ成分の周波数が高められフリッカが視認されにくくなる。また、黒フレームの期間にバックライトを消灯させることにより、消費電力を低減することもできる。
　なお、図１８に示すように、１フレームおきに黒フレームを挿入する構成に代えて、映像信号の極性反転が行われるときのみ黒フレームを挿入する構成にしても良い。この構成によると、ソースバスラインＳＬ１～ＳＬ１９２０の電位の変動が小さくなるので、消費電力が低減される。但し、フリッカを考慮すると、典型的には３～１０フレーム毎に映像信号の極性反転が行われるときに本構成を採用することが好ましい。また、複数フレーム期間毎に黒フレームを挿入する構成にしても良い。例えば「映像信号の極性反転を２４０フレーム期間毎に行い、かつ、黒フレームを３～１０フレーム期間毎に挿入する」という構成にすることもできる。
　また、ノーマリーホワイトモードが採用されている液晶表示装置においても、黒色に相当する電位を供給する電源を備えることにより、本参考例を適用することができる。
　１０…ＴＦＴ
　１４…画素電極
　１６…対向電極
　１００…表示部
　２００…入力インタフェース回路
　２１０，２３０…表示インタフェース回路
　２１１，２３１…フレームメモリ
　２１２…ルックアップテーブル
　２１３…階調値加算部
　２２０…フレームカウンタ
　２３２…カウンタ用メモリ
　２３３…極性決定処理部
　３００…ソースドライバ（映像信号線駆動回路）
　４００…ゲートドライバ（走査信号線駆動回路）
　Ｐｉｘ…画素形成部
　Ｐ１…１行目の画素形成部
　Ｐ１０８０…１０８０行目の画素形成部
　ＧＬ１～ＧＬ１０８０…ゲートバスライン
　ＳＬ１～ＳＬ１９２０…ソースバスライン
　ＳＳＰ…ソーススタートパルス信号
　ＰＯＬ…極性指示信号
　ＤＥ２…データイネーブル信号

Claims (26)

  1. 　外部から送られる画像信号に基づく複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部と、前記複数の映像信号線を駆動するとともに前記複数の走査信号線を選択的に駆動するための駆動制御部とを備えた液晶表示装置であって、
    　各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、当該対応する交差点を通過する映像信号線によって伝達されている映像信号の電圧で充電される画素容量を含み、
    　前記駆動制御部は、
    　　各映像信号線に印加される映像信号の極性が複数フレーム毎に反転するように前記複数の映像信号の極性を決定する極性決定部と、
    　　正極性および負極性のそれぞれにつき表示可能な複数の階調値に予め対応付けられた複数の階調電圧のうち前記画像信号の階調値と前記極性決定部によって決定された極性との組み合わせに対応する階調電圧を前記映像信号として各映像信号線に印加する映像信号線駆動回路と
    を含み、
    　前記複数の映像信号の極性が反転する直前のフレームである第１フレームの期間中には、選択されている走査信号線に応じて、前記映像信号として各映像信号線に印加される階調電圧が高められることを特徴とする、液晶表示装置。
  2. 　前記駆動制御部は、各走査信号線が選択されるときに前記映像信号として各映像信号線に印加されるべき階調電圧を決定するための階調値のうち前記第１フレームにおける前記画像信号の階調値に、前記第１フレームおよび前記第１フレームの次のフレームである第２フレームにおける前記画像信号の階調値と前記第２フレームにおいて当該各走査信号線が選択される順序とに基づいて決定されるデータ加算値を加算する階調値加算部を更に含むことを特徴とする、請求項１に記載の液晶表示装置。
  3. 　前記階調値加算部は、前記第１フレームにおける前記画像信号の階調値と前記第２フレームにおける前記画像信号の階調値との和が一定であれば、走査信号線の選択順序が遅くなるほど前記データ加算値の値を大きくすることを特徴とする、請求項２に記載の液晶表示装置。
  4. 　前記階調値加算部は、走査信号線の選択順序が一定であれば、前記第１フレームにおける前記画像信号の階調値と前記第２フレームにおける前記画像信号の階調値との和が当該和として取り得る最大の値または最小の値に近づくほど前記データ加算値の値を小さくすることを特徴とする、請求項２に記載の液晶表示装置。
  5. 　前記駆動制御部は、前記第１フレームおよび前記第２フレームにおける前記画像信号の階調値の和と走査信号線の選択順序との組み合わせと前記データ加算値とを対応づけたルックアップテーブルを更に含み、
    　前記階調値加算部は、前記ルックアップテーブルより前記データ加算値を取得することを特徴とする、請求項２に記載の液晶表示装置。
  6. 　前記映像信号線駆動回路は、各フレームの期間中、互いに隣接する映像信号線には異なる極性の映像信号を印加することを特徴とする、請求項１に記載の液晶表示装置。
  7. 　外部から送られる画像信号に基づく複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部と、前記複数の映像信号線を駆動するとともに前記複数の走査信号線を選択的に駆動するための駆動制御部とを備えた液晶表示装置であって、
    　各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、当該対応する交差点を通過する映像信号線によって伝達されている映像信号の電圧で充電される画素容量を含み、
    　前記駆動制御部は、
    　　連続する任意の２フレームである第１フレームおよび第２フレームのそれぞれにおける前記画像信号から取得される輝度データに基づいて、前記２フレームのうちの後続のフレームである前記第２フレームの期間中に各映像信号線に印加されるべき映像信号の極性を決定する極性決定部と、
    　　各フレームの期間中、前記極性決定部によって決定された極性の映像信号をその極性を変化させることなく各映像信号線に印加する映像信号線駆動回路と
    を含み、
    　前記極性決定部は、前記第１フレームについての前記輝度データと前記第２フレームについての前記輝度データとの間に予め定められた以上の差があれば、前記第２フレームの期間中に各映像信号線に印加されるべき映像信号の極性を、前記第１フレームの期間中に当該各映像信号線に印加される映像信号の極性とは逆の極性に決定する第１の極性判定部を含むことを特徴とする、液晶表示装置。
  8. 　前記極性決定部は、各フレームにおける前記画像信号の平均輝度レベルを前記輝度データとして算出する平均輝度算出部を更に含み、
    　前記第１の極性判定部は、前記第１フレームについての前記平均輝度レベルと前記第２フレームについての前記平均輝度レベルとの間に予め定められた第１の閾値以上の差があれば、前記第２フレームの期間中に各映像信号線に印加されるべき映像信号の極性を、前記第１フレームの期間中に当該各映像信号線に印加される映像信号の極性とは逆の極性に決定することを特徴とする、請求項７に記載の液晶表示装置。
  9. 　前記第１の閾値は、２０％以上かつ４０％以下のいずれかの値に定められていることを特徴とする、請求項８に記載の液晶表示装置。
  10. 　前記極性決定部によって決定された極性に基づいて正極性の発生回数と負極性の発生回数との差を極性差として保持する極性差保持部を更に備え、
    　前記極性決定部は、前記第２フレームについての前記平均輝度レベルが予め定められた第２の閾値以下または予め定められた第３の閾値以上であれば、前記第２フレームの期間中に各映像信号線に印加されるべき映像信号の極性を、前記極性差に基づき発生回数の少ない方の極性に決定する第２の極性判定部を更に含むことを特徴とする、請求項８に記載の液晶表示装置。
  11. 　前記第２の閾値は、０％以上かつ１０％以下のいずれかの値に定められ、
    　前記第３の閾値は、９０％以上かつ１００％以下のいずれかの値に定められていることを特徴とする、請求項１０に記載の液晶表示装置。
  12. 　前記極性決定部は、前記極性差が予め定められた第４の閾値以上であれば、前記第２フレームの期間中に各映像信号線に印加されるべき映像信号の極性を、前記第１フレームの期間中に当該各映像信号線に印加される映像信号の極性とは逆の極性に決定する第３の極性判定部を更に含むことを特徴とする、請求項１０に記載の液晶表示装置。
  13. 　前記映像信号線駆動回路は、各フレームの期間中、互いに隣接する映像信号線には異なる極性の映像信号を印加することを特徴とする、請求項７に記載の液晶表示装置。
  14. 　外部から送られる画像信号に基づく複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備えた液晶表示装置の駆動方法であって、
    　前記複数の映像信号線を駆動するとともに前記複数の走査信号線を選択的に駆動するための駆動制御ステップを含み、
    　各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、当該対応する交差点を通過する映像信号線によって伝達されている映像信号の電圧で充電される画素容量を含み、
    　前記駆動制御ステップは、
    　　各映像信号線に印加される映像信号の極性が複数フレーム毎に反転するように前記複数の映像信号の極性を決定する極性決定ステップと、
    　　正極性および負極性のそれぞれにつき表示可能な複数の階調値に予め対応付けられた複数の階調電圧のうち前記画像信号の階調値と前記極性決定ステップで決定された極性との組み合わせに対応する階調電圧を前記映像信号として各映像信号線に印加する映像信号線駆動ステップと
    を含み、
    　前記複数の映像信号の極性が反転する直前のフレームである第１フレームの期間中には、選択されている走査信号線に応じて、前記映像信号として各映像信号線に印加される階調電圧が高められることを特徴とする、駆動方法。
  15. 　前記駆動制御ステップは、各走査信号線が選択されるときに前記映像信号として各映像信号線に印加されるべき階調電圧を決定するための階調値のうち前記第１フレームにおける前記画像信号の階調値に、前記第１フレームおよび前記第１フレームの次のフレームである第２フレームにおける前記画像信号の階調値と前記第２フレームにおいて当該各走査信号線が選択される順序とに基づいて決定されるデータ加算値を加算する階調値加算ステップを更に含むことを特徴とする、請求項１４に記載の駆動方法。
  16. 　前記階調値加算ステップでは、前記第１フレームにおける前記画像信号の階調値と前記第２フレームにおける前記画像信号の階調値との和が一定であれば、走査信号線の選択順序が遅くなるほど前記データ加算値の値が大きくされることを特徴とする、請求項１５に記載の駆動方法。
  17. 　前記階調値加算ステップでは、走査信号線の選択順序が一定であれば、前記第１フレームにおける前記画像信号の階調値と前記第２フレームにおける前記画像信号の階調値との和が当該和として取り得る最大の値または最小の値に近づくほど前記データ加算値の値が小さくされることを特徴とする、請求項１５に記載の駆動方法。
  18. 　前記液晶表示装置は、前記第１フレームおよび前記第２フレームにおける前記画像信号の階調値の和と走査信号線の選択順序との組み合わせと前記データ加算値とを対応づけたルックアップテーブルを更に備え、
    　前記階調値加算ステップでは、前記ルックアップテーブルより前記データ加算値が取得されることを特徴とする、請求項１５に記載の駆動方法。
  19. 　前記映像信号線駆動ステップでは、各フレームの期間中、互いに隣接する映像信号線には異なる極性の映像信号が印加されることを特徴とする、請求項１４に記載の駆動方法。
  20. 　外部から送られる画像信号に基づく複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備えた液晶表示装置の駆動方法であって
    　前記複数の映像信号線を駆動するとともに前記複数の走査信号線を選択的に駆動するための駆動制御ステップを含み、
    　各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、当該対応する交差点を通過する映像信号線によって伝達されている映像信号の電圧で充電される画素容量を含み、
    　前記駆動制御ステップは、
    　　連続する任意の２フレームである第１フレームおよび第２フレームのそれぞれにおける前記画像信号から取得される輝度データに基づいて、前記２フレームのうちの後続のフレームである前記第２フレームの期間中に各映像信号線に印加されるべき映像信号の極性を決定する極性決定ステップと、
    　　各フレームの期間中、前記極性決定ステップで決定された極性の映像信号をその極性を変化させることなく各映像信号線に印加する映像信号線駆動ステップと
    を含み、
    　前記極性決定ステップは、前記第１フレームについての前記輝度データと前記第２フレームについての前記輝度データとの間に予め定められた以上の差があれば、前記第２フレームの期間中に各映像信号線に印加されるべき映像信号の極性を、前記第１フレームの期間中に当該各映像信号線に印加される映像信号の極性とは逆の極性に決定する第１の極性判定ステップを含むことを特徴とする、駆動方法。
  21. 　前記極性決定は、各フレームにおける前記画像信号の平均輝度レベルを前記輝度データとして算出する平均輝度算出ステップを更に含み、
    　前記第１の極性判定ステップでは、前記第１フレームについての前記平均輝度レベルと前記第２フレームについての前記平均輝度レベルとの間に予め定められた第１の閾値以上の差があれば、前記第２フレームの期間中に各映像信号線に印加されるべき映像信号の極性が、前記第１フレームの期間中に当該各映像信号線に印加される映像信号の極性とは逆の極性に決定されることを特徴とする、請求項２０に記載の駆動方法。
  22. 　前記第１の閾値は、２０％以上かつ４０％以下のいずれかの値に定められていることを特徴とする、請求項２１に記載の駆動方法。
  23. 　前記液晶表示装置は、前記極性決定ステップで決定された極性に基づいて正極性の発生回数と負極性の発生回数との差を極性差として保持する極性差保持部を更に備え、
    　前記極性決定ステップは、前記第２フレームについての前記平均輝度レベルが予め定められた第２の閾値以下または予め定められた第３の閾値以上であれば、前記第２フレームの期間中に各映像信号線に印加されるべき映像信号の極性を、前記極性差に基づき発生回数の少ない方の極性に決定する第２の極性判定ステップを更に含むことを特徴とする、請求項２１に記載の駆動方法。
  24. 　前記第２の閾値は、０％以上かつ１０％以下のいずれかの値に定められ、
    　前記第３の閾値は、９０％以上かつ１００％以下のいずれかの値に定められていることを特徴とする、請求項２３に記載の駆動方法。
  25. 　前記極性決定ステップは、前記極性差が予め定められた第４の閾値以上であれば、前記第２フレームの期間中に各映像信号線に印加されるべき映像信号の極性を、前記第１フレームの期間中に当該各映像信号線に印加される映像信号の極性とは逆の極性に決定する第３の極性判定ステップを更に含むことを特徴とする、請求項２３に記載の駆動方法。
  26. 　前記映像信号線駆動ステップでは、各フレームの期間中、互いに隣接する映像信号線には異なる極性の映像信号が印加されることを特徴とする、請求項２０に記載の駆動方法。
PCT/JP2009/069721 2009-03-18 2009-11-20 液晶表示装置およびその駆動方法 WO2010106713A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/144,901 US20110285759A1 (en) 2009-03-18 2009-11-20 Liquid crystal display device and method for driving same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-065561 2009-03-18
JP2009065561 2009-03-18

Publications (1)

Publication Number Publication Date
WO2010106713A1 true WO2010106713A1 (ja) 2010-09-23

Family

ID=42739379

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/069721 WO2010106713A1 (ja) 2009-03-18 2009-11-20 液晶表示装置およびその駆動方法

Country Status (2)

Country Link
US (1) US20110285759A1 (ja)
WO (1) WO2010106713A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011158044A2 (en) 2010-06-17 2011-12-22 Respivert Limited Respiratory formulations and compounds for use therein
WO2013024755A1 (ja) * 2011-08-12 2013-02-21 シャープ株式会社 表示装置およびその駆動方法
WO2013118652A1 (ja) * 2012-02-10 2013-08-15 シャープ株式会社 表示装置およびその駆動方法
WO2014002607A1 (ja) * 2012-06-29 2014-01-03 シャープ株式会社 表示装置の駆動方法、表示装置、および液晶表示装置
JP2014032396A (ja) * 2012-07-13 2014-02-20 Semiconductor Energy Lab Co Ltd 表示装置の駆動方法、及び表示装置
JP2014052623A (ja) * 2012-08-08 2014-03-20 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
WO2015087587A1 (ja) * 2013-12-11 2015-06-18 シャープ株式会社 液晶表示装置およびその駆動方法
JP2017187803A (ja) * 2012-07-13 2017-10-12 株式会社半導体エネルギー研究所 液晶表示装置
JP2018067002A (ja) * 2012-07-26 2018-04-26 株式会社半導体エネルギー研究所 電子機器
KR20200029834A (ko) * 2018-09-11 2020-03-19 엘지디스플레이 주식회사 터치 디스플레이 패널, 터치 디스플레이 장치
CN114743515A (zh) * 2022-03-21 2022-07-12 惠科股份有限公司 液晶显示面板及其极性控制方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101686103B1 (ko) * 2010-08-05 2016-12-14 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
KR101865586B1 (ko) * 2011-04-08 2018-06-11 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101856089B1 (ko) * 2011-05-31 2018-06-21 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
TWI452554B (zh) * 2012-02-29 2014-09-11 Au Optronics Corp 觸控面板、觸控顯示器及其組裝方法
WO2014034235A1 (ja) * 2012-08-30 2014-03-06 シャープ株式会社 液晶表示装置およびその駆動方法
CN103839522A (zh) * 2012-11-21 2014-06-04 群康科技(深圳)有限公司 可降低显示串扰的驱动控制器、显示面板装置及驱动方法
US20140267204A1 (en) * 2013-03-14 2014-09-18 Qualcomm Mems Technologies, Inc. System and method for calibrating line times
TWI532031B (zh) * 2013-08-12 2016-05-01 聯詠科技股份有限公司 源極驅動器及其畫素電壓極性決定方法
CN104424898B (zh) * 2013-08-20 2017-04-12 联咏科技股份有限公司 源极驱动器及其像素电压极性决定方法
WO2016127332A1 (en) * 2015-02-11 2016-08-18 Shenzhen Yunyinggu Technology Co., Ltd. Method and apparatus for signal polarity control in display driving
US9922608B2 (en) 2015-05-27 2018-03-20 Apple Inc. Electronic device display with charge accumulation tracker
CN105139810A (zh) * 2015-09-28 2015-12-09 京东方科技集团股份有限公司 显示驱动方法及装置、显示装置
CN105303985B (zh) 2015-11-24 2019-02-26 深圳市华星光电技术有限公司 石墨烯显示器及其显示驱动方法
US10679545B2 (en) * 2016-08-17 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Operation method of display device
CN109697949A (zh) * 2019-01-29 2019-04-30 合肥京东方显示技术有限公司 显示装置及其显示控制方法和显示控制装置
CN114255716B (zh) * 2021-12-27 2022-12-02 海宁奕斯伟集成电路设计有限公司 一种显示面板的视角补偿方法、装置及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07318898A (ja) * 1994-05-24 1995-12-08 Hitachi Ltd アクティブマトリクス型液晶表示装置およびその駆動方法
JPH11175038A (ja) * 1997-12-15 1999-07-02 Sharp Corp 表示パネルの駆動方法及びその駆動回路
JP2003084725A (ja) * 2001-09-13 2003-03-19 Hitachi Ltd 液晶表示装置およびその駆動方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4349434B2 (ja) * 2007-05-18 2009-10-21 セイコーエプソン株式会社 電気光学装置、その駆動回路、駆動方法および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07318898A (ja) * 1994-05-24 1995-12-08 Hitachi Ltd アクティブマトリクス型液晶表示装置およびその駆動方法
JPH11175038A (ja) * 1997-12-15 1999-07-02 Sharp Corp 表示パネルの駆動方法及びその駆動回路
JP2003084725A (ja) * 2001-09-13 2003-03-19 Hitachi Ltd 液晶表示装置およびその駆動方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011158044A2 (en) 2010-06-17 2011-12-22 Respivert Limited Respiratory formulations and compounds for use therein
WO2013024755A1 (ja) * 2011-08-12 2013-02-21 シャープ株式会社 表示装置およびその駆動方法
US9177517B2 (en) 2012-02-10 2015-11-03 Sharp Kabushiki Kaisha Display device and drive method therefor
WO2013118652A1 (ja) * 2012-02-10 2013-08-15 シャープ株式会社 表示装置およびその駆動方法
JPWO2013118652A1 (ja) * 2012-02-10 2015-05-11 シャープ株式会社 表示装置およびその駆動方法
WO2014002607A1 (ja) * 2012-06-29 2014-01-03 シャープ株式会社 表示装置の駆動方法、表示装置、および液晶表示装置
US9449571B2 (en) 2012-06-29 2016-09-20 Sharp Kabushiki Kaisha Display device driving method, display device, and liquid crystal display device
JP2014032396A (ja) * 2012-07-13 2014-02-20 Semiconductor Energy Lab Co Ltd 表示装置の駆動方法、及び表示装置
JP2017187803A (ja) * 2012-07-13 2017-10-12 株式会社半導体エネルギー研究所 液晶表示装置
JP2018067002A (ja) * 2012-07-26 2018-04-26 株式会社半導体エネルギー研究所 電子機器
JP2014052623A (ja) * 2012-08-08 2014-03-20 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
US9984644B2 (en) 2012-08-08 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
WO2015087587A1 (ja) * 2013-12-11 2015-06-18 シャープ株式会社 液晶表示装置およびその駆動方法
JPWO2015087587A1 (ja) * 2013-12-11 2017-03-16 シャープ株式会社 液晶表示装置およびその駆動方法
US9959821B2 (en) 2013-12-11 2018-05-01 Sharp Kabushiki Kaisha Liquid crystal display device and method for driving same
KR20200029834A (ko) * 2018-09-11 2020-03-19 엘지디스플레이 주식회사 터치 디스플레이 패널, 터치 디스플레이 장치
KR102591836B1 (ko) 2018-09-11 2023-10-20 엘지디스플레이 주식회사 터치 디스플레이 패널, 터치 디스플레이 장치
CN114743515A (zh) * 2022-03-21 2022-07-12 惠科股份有限公司 液晶显示面板及其极性控制方法
CN114743515B (zh) * 2022-03-21 2023-10-24 惠科股份有限公司 液晶显示面板及其极性控制方法

Also Published As

Publication number Publication date
US20110285759A1 (en) 2011-11-24

Similar Documents

Publication Publication Date Title
WO2010106713A1 (ja) 液晶表示装置およびその駆動方法
KR100363350B1 (ko) 개선된 응답 속도를 갖는 구동 회로를 구비한 액정 표시장치
US7808472B2 (en) Liquid crystal display and driving method thereof
KR100515900B1 (ko) 액정표시장치
US8310439B2 (en) Apparatus and method for driving an electrophoretic display
US8279150B2 (en) Method and apparatus for processing data of liquid crystal display
US11081040B2 (en) Pixel circuit, display device and driving method
US9218791B2 (en) Liquid crystal display device and method for driving a liquid crystal display device
KR100698975B1 (ko) 액정 표시 장치 및 액정 표시 장치의 구동 방법
KR101393627B1 (ko) 디스플레이장치 및 그 제어방법
JP4901437B2 (ja) 液晶表示装置及びその駆動方法
WO2010087051A1 (ja) 表示装置および表示装置の駆動方法
KR20020070962A (ko) 오씨비 셀을 이용한 액정 표시장치 및 그 구동방법
US20070195045A1 (en) Liquid crystal display device
JP2014016436A (ja) 表示装置および表示方法
US20080150865A1 (en) Lcd and drive method thereof
US6903715B2 (en) Liquid crystal display and driving apparatus thereof
KR100887025B1 (ko) 평면 표시 장치 및 그 구동 방법
WO2009133906A1 (ja) 映像信号線駆動回路および液晶表示装置
US20120194567A1 (en) Liquid crystal display, and device and method for modifying image signal
US20090046112A1 (en) Liquid Crystal Panel Driving Device, Liquid Crystal Panel driving Method, Liquid Crystal Display Device
WO2013015209A1 (ja) 液晶表示装置
JP2008209690A (ja) 表示装置、表示装置の駆動方法及び電子機器
US20080062210A1 (en) Driving device, display apparatus having the same and method of driving the display apparatus
WO2007052421A1 (ja) 表示装置、データ信号線駆動回路、および表示装置の駆動方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09841915

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13144901

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09841915

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP