JPH11175038A

JPH11175038A - 表示パネルの駆動方法及びその駆動回路

Info

Publication number: JPH11175038A
Application number: JP34547197A
Authority: JP
Inventors: Hiroaki Kano; 博昭狩野
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1997-12-15
Filing date: 1997-12-15
Publication date: 1999-07-02

Abstract

(57)【要約】【課題】ＴＦＴなどのスイッチ素子のオフ抵抗が有限
な値をとる場合にも、それにより生じるリーク電流によ
る表示品位の劣化を回避することができ、これにより、
より高品位な画像表示を行うことができるようにする。【解決手段】各階調電圧、例えばＶ０を例にあげる
と、そのＶ０は、ＰＯＬ信号がＨの期間（正の駆動時
限）において、ラッチストローブ信号ＬＳに同期して、
階段状に単調に増大させている。また、ＰＯＬ信号がＬ
の期間（負の駆動時限）においては、ラッチストローブ
信号ＬＳに同期して、階段状に単調に減少させている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、たとえばアクティ
ブマトリクス型液晶表示パネルなどの表示パネルの駆動
方法及びその駆動回路に関し、特に、表示パネルを構成
するデータ線の電位の変化が表示品位に及ぼす影響を低
減できる表示パネルの駆動方法及びその駆動回路に関す
る。

【０００２】

【従来の技術】まず、従来のディジタル駆動器の基本的
な構成及び動作原理について説明する。図５は従来のデ
ィジタル駆動器を説明するための図であり、図５（ａ）
は３ビットディジタル駆動器の１出力対応の回路部分を
示す図である。

【０００３】この１出力対応の回路部分は、液晶表示パ
ネルを構成する複数のデータ線の１つに対応するもので
あり、以下の説明では単位駆動回路という。従って、上
記３ビットデータ駆動器は、液晶表示パネルのすべての
データ線に対応する個数の単位駆動回路１０２ａを有す
る構成となっている。

【０００４】図５（ａ）において、１０２ａは上記３ビ
ットデータ駆動器の１つの単位駆動回路であり、３ビッ
トのディジタル画像データを標本化パルスＴ_SMPの立ち
上がりタイミングでサンプリングする標本化メモリ（Ｍ
_SMP）１０と、水平同期信号に同期した出力パルスＬＳ
の立ち上がりタイミングで、標本化メモリ１０に取り込
まれたディジタル画像データを取り込んで保持する保持
メモリ（ＭＨ）２０とを有している。また、上記単位駆
動回路１０２ａは、保持メモリ２０に保持されているデ
ィジタル画像データを、データの値に対応した電圧に変
換して出力する出力回路（ＯＰＣ）３０を有している。
該出力回路３０には、駆動回路外部から８種類の階調電
圧Ｖ０〜Ｖ７が供給されるようになっている。

【０００５】このような構成の単位駆動回路１０２ａで
は、ディジタルの画像データは標本化パルスＴ_SMPの立
ち上がりで上記標本化メモリ１０に取り込まれ（これを
標本化と呼ぶ。）、さらにこの標本化メモリ１０に取り
込まれたデータは、上記出力パルスＬＳの立ち上がりで
保持メモリ２０に移される。すると、上記出力回路３０
は、保持メモリ２０に保持されているディジタルデータ
を、データの値に対応した電圧に変換して出力する。つ
まり、上記階調電圧Ｖ０〜Ｖ７からデータの値に応じた
ものを選択して、対応するデータ線ＤＬｎに出力する。
なお、ここで上記出力パルスＬＳは、液晶表示パネルに
おける全てのデータ線に対応した単位駆動回路でのデー
タの標本化が終了した後に与えられる。

【０００６】図５（ｂ）は出力回路３０の具体的な回路
構成を示している。

【０００７】図５（ｂ）に示すように、該出力回路３０
は、３ビットのディジタル画像データを８個のスイッチ
制御信号Ｓ０〜Ｓ７に変換するデコーダ（ＤＥＣ）３１
と、該各スイッチ制御信号を受け、対応する階調電圧Ｖ
０〜Ｖ７をデータ線ＤＬｎに出力するアナログスイッチ
ＡＳＷ０〜ＡＳＷ７からなるスイッチ群３２とから構成
されている。

【０００８】この出力回路３０における動作は、保持メ
モリ２０に保持されているデータの値に対応して、スイ
ッチ制御信号によりアナログスイッチＡＳＷ０〜ＡＳＷ
７の所定のものがオンとなると、対応した階調電圧が該
出力回路３０から出力されるようになっている。たとえ
ば、データの値が「４」である場合、デコーダ３１の８
つのスイッチ制御出力Ｓ０〜Ｓ７のうちスイッチ制御信
号Ｓ４のみが能動状態となり、アナログスイッチＡＳＷ
４のみがオンとなる。従って、該アナログスイッチＡＳ
Ｗ４に入力されている階調電圧Ｖ４が該単位駆動回路１
０２ａのデータ線への出力となる。

【０００９】図６は、液晶表示パネルを交流駆動する場
合の駆動波形を、垂直同期信号Ｖｓｙｎｃおよび水平同
期信号Ｈｓｙｎｃと共に示す図である。

【００１０】図６中におけるＬＳは、水平同期信号Ｈｓ
ｙｎｃと同期した出力パルスであるラッチストローブ信
号で、この信号ＬＳに同期して、標本化メモリ１０のデ
ータが保持メモリ２０に取り込まれると同時に、出力回
路３０に出力される。また、ＰＯＬは、画素電極の電位
を共通電極の印加電圧Ｖ_COMに対して正に充電する時限
（これを正の駆動時限と呼ぶ）であるか、負に充電する
時限（これを負の駆動時限と呼ぶ）であるかを示す信号
であり、一般に極性信号と呼ばれる。上記共通電極電圧
Ｖ_COMは、上記極性信号ＰＯＬに同期して中心電圧Ｖ
_CENTを中心として反転している。

【００１１】また、この図６では、上記階調電圧Ｖ０〜
Ｖ７のうち、共通電極電圧との電位差が最大である階調
電圧Ｖ０（階調データ「０」に対応する）と、最小であ
る階調電圧Ｖ７（階調データ「７」に対応する）と、こ
れらの中間の階調データ「３」、階調データ「４」に対
応する階調電圧Ｖ３、Ｖ４のみとを示し、その他の階調
電圧Ｖ１、Ｖ２、Ｖ５、Ｖ６については省略している。
なお、図中、＋Ｖ０、＋Ｖ３、＋Ｖ４、＋Ｖ７は、各階
調電圧波形Ｖ０、Ｖ３、Ｖ４、Ｖ７の、正の駆動時限に
おける電位、−Ｖ０、−Ｖ３、−Ｖ４、−Ｖ７は、各階
調電圧波形Ｖ０、Ｖ３、Ｖ４、Ｖ７の、負の駆動時限に
おける電位である。

【００１２】また、図６では、駆動電圧波形として、液
晶表示パネルの１フレーム（垂直期間）毎に正負の駆動
時限を交代するフレーム反転駆動法における波形を示し
ている。この場合、フレーム（垂直期間）毎に正負の極
性が反転するように各階調電の波形が決定されている。
即ち、各階調電圧は垂直同期信号に同期してその波形が
反転している。

【００１３】図７（ａ）は、従来よく用いられている画
素の等価回路を示す。

【００１４】図７（ａ）中におけるＣＬｃは画素容量と
呼ばれ、この画素容量は、画素電極と共通電極とこれら
の間に存在する誘電体である液晶とによって決定される
容量である。この画素容量の両電極問の電位差が、実際
に液晶に印加される電圧となる。また、Ｃｓは補助容
量、Ｃｇｄはスイッチ素子である薄膜トランジスタ（Ｔ
ＦＴ）のゲート電極とドレイン電極とによって生じる浮
遊容量である。上記補助容量Ｃｓを形成するための構造
には種々のものが存在するが、ここでは補助容量Ｃｓは
画素電極と１つ前のゲート線との間に形成されるように
している。なお、画素の等価回路として、図７に示す回
路構成を開示している公知文献には、Ｙ．Ｋａｎａｍｏ
ｒｉｅｔ．ａ１．１０．４−ｉｎ．Ｄｉａｇｏｎａｌ
ＣｏｌｏｒＴＦＴ・ＬＣＤｓｗｉｔｈｏｕｔＲ
ｅｓｉｄｕａｌＩｍａｇｅｓＳＩＤ’９０ｐ．４０
８〜４１１（平成２年）がある。

【００１５】ところで、このような等価回路で表される
画素を、共通電極の交流駆動法と組み合わせて駆動する
場合には、若干の工夫を要する。画素電極と共通電極と
の間に存在する液晶に実際に印加される電圧は、容量Ｃ
Ｌｃに充電される電荷によって決定されるから、高品位
の画像を得るためには、容量ＣＬｃの電荷が出来る限り
変動しないことが好ましい。

【００１６】その観点から提案された駆動方法に、フロ
ーティングゲート駆動方法と名付けられた駆動方法があ
る。この駆動方法は、ゲート駆動器のオフ電圧出力が、
直流成分を除いて共通電極の印加電圧と同一波形となる
ように工夫されている。尚、フローテイングゲート駆動
方法についての参考文献としては、８．４インチ・カラ
ーＴＦＴ液晶表示装置とその駆動技術岡田他信学
技報、Ｖｏｌ．９２，Ｎｏ．４６７，ｐ２７−３３（平
成５年）がある。

【００１７】この参考文献に記載の表示装置では、ゲー
トドライバは共通電極からみたゲート線の電圧が直流と
なるようゲート線に駆動電圧を出力するようになってい
る。但し、このような工夫をしなければ表示ができない
わけでは勿論ない。図７（ａ）の各容量の大きさはＴＦ
Ｔ構造によって大きく左右されるもので、このような特
別な工夫をしなくとも、表示品位に実質的な劣化をもた
らさない構造の表示体も存在する。また、表示品位の劣
化をもたらしても表示装置の使用目的によって、実質的
に問題にならないこともある。さらに、表示品位劣化を
もたらす場合でも、フローティングゲート駆動方法以外
に解決方法がないわけでもない。フローティングゲート
駆動方法はあくまで、図７（ａ）に示す等価回路の画素
を表示品位の劣化を招くことなく駆動するための十分条
件を与えるものであり、必要条件ではないからである。
この点については、この参考文献にも記載されている。

【００１８】ところで、図７（ａ）で示した画素の等価
回路では、表示品位に影響を与え得る要素、即ち、スイ
ッチ素子であるＴＦＴの画素側電極の電荷を変動させ得
る要素は、上記各容量ＣＬｃ、Ｃｓ、Ｃｇｄのそれぞれ
画素電極側の電極と対向する電極の電位ということにな
る。即ち、共通電極や、当該画素のゲート線ということ
になる。これは即ち、データ線の電位は、表示品位に影
響を与える要素からは除外されていることになる。

【００１９】従って、理想的なＴＦＴのオフ期間におけ
る議論では、データ線の電圧がどの様な値をとろうが、
そのこと自体が表示品位に影響を与えることはないと言
えるのである。

【００２０】

【発明が解決しようとする課題】以上のように、従来の
駆動回路では、データ線の電位は、ＴＦＴがオフとなっ
た後の画素電極の電位には影響を与えないものと見なし
ていた。これは換言すれば、スイッチ素子であるＴＦＴ
のオフ抵抗は無限大と見なしていたことを意味する。勿
論、現実のＴＦＴではそのような理想的な状態であるこ
とはありえず、必ず有限な値となる。

【００２１】問題はその有限な値が、表示品位をどの程
度劣化させるか、ということにある。その劣化の程度は
ＴＦＴの材料や構造等の構成に依存し、その表示品位の
劣化程度が大きい場合は、図７（ａ）の等価回路を前提
として決定されている駆動波形に何らかの補正を行う必
要性が生じる。

【００２２】図７（ｂ）は、ＴＦＴ自体のオフ抵抗を考
慮した場合の画素の等価回路を示す。この図７（ｂ）よ
り、ＴＦＴのオフ抵抗Ｒｏｆｆを通して、データ線の電
位が、画素電極である、画素容量ＣＬｃのＴＦＴ側の電
極の電荷量に影響を及ぼすことが分かる。上記オフ抵抗
Ｒｏｆｆの大きさがどの程度以下であれば、問題となる
程度の表示品位の劣化をもたらし始めるかは、一概には
言えない。

【００２３】その劣化の程度は、表示媒体である液晶材
料や、表示し得る階調数のみならず、表示パターンにも
依存する。それ故に、表示装置としての使用目的にまで
依存し、絶対的な基準というものは存在しないからであ
る。

【００２４】以下、具体的な例を挙げて、従来の駆動方
式における問題点について説明する。図８では、従来の
駆動方法で生ずる、ＴＦＴのオフ抵抗Ｒｏｆｆに基づく
無視できない不具合の例を示す。

【００２５】図８は、上記不具合が生ずるパターンが表
示されている表示画面を示しており、その全面にわたっ
て表示データ「０」に対応する均一な表示となってい
る。

【００２６】このような場合、図８に示したように、画
面上部（例えばＸ点）における輝度と、画面下部（例え
ばＹ点）における輝度とに差が生じてしまう。これは、
あるフレームで画素電極を充電した後、次のフレームで
その画素電極を充電するまでの間に、データ線の電位の
変化が画面の上部と下部において異なることから、画素
電極に与える影響が異なってしまうためである。

【００２７】図９は、上記図８に示す表示状態での、あ
るデータ線ＤＬｎの電位の変動、及びデータ線ＤＬｎ上
の画素Ｘ、Ｙの充電電位の変動を２フレーム期間にわた
って示している。

【００２８】画面上部の画素Ｘに対して、画面下部の画
素Ｙでは、データ線の電位の影響の受け方が顕著にな
る。つまり、画素Ｘでは、これが充電されたフレームと
同一フレームでのデータ線電位の影響を受け、画素Ｙで
は、これが充電されたフレームの次のフレームでの電位
の影響を受けるからである。この結果、表示画面の上下
の領域での輝度が全体的に変化してしまう。

【００２９】これに対して、従来では駆動電圧波形とし
て、液晶表示パネルの１行（ゲート線）毎に、即ち１水
平期間毎に正負の駆動時限を交代する行反転駆動方法
（ライン反転駆動法とも言う）を用いてＴＦＴのオフ抵
抗の影響を低減させていた。ところが、行反転駆動方法
ではデータ線と共通電極の極性反転の周期が短く、結果
として液晶表示パネルを駆動する消費電力が増大してい
た。

【００３０】本発明は、上記のような課題を解決するた
めになされたものであり、ＴＦＴなどのスイッチ素子の
オフ抵抗が有限な値をとる場合にも、それにより生じる
リーク電流による表示品位の劣化を回避することがで
き、これにより、より高品位な画像表示を行うことがで
きる表示パネルの駆動方法及びその駆動回路を提供する
ことを目的とする。

【００３１】

【課題を解決するための手段】本発明の表示パネルの駆
動方法は、マトリクス状に配列された複数の画素電極
と、該画素電極の各列毎に設けられたデータ線と、該画
素電極の各行毎に設けられたゲート線と、該各画素電極
毎に設けられ、該ゲート線からの信号に基づいて該画素
電極とこれに対応するデータ線との間を開閉するスイッ
チ素子とを有する表示パネルを駆動する方法であって、
該データ線に印加する駆動電圧を１フレーム毎に反転さ
せると共に、個々のフレーム期間において、表示データ
に応じた電圧を１水平期間毎に階段状に増大もしくは階
段状に減少するように各データ線に印加し、そのことに
より上記目的が達成される。

【００３２】本発明の表示パネルの駆動方法において、
前記１水平期間毎に階段状に増大もしくは階段状に減少
させる電圧を、表示画面上の位置に拘らず輝度に差が生
じないように設定するのが好ましい。

【００３３】本発明の表示パネルの駆動回路は、水平同
期信号に同期してカウント値をアップまたはダウンする
カウンタと、該カウンタのディジタルであるカウント値
をアナログに変換するディジタル／アナログ変換回路と
を備え、該カウンタおよび該ディジタル／アナログ変換
回路により、前記表示データに応じた電圧を１水平期間
毎に階段状に増大もしくは階段状に減少させる構成とな
っており、そのことにより上記目的が達成される。

【００３４】以下に、本発明の作用につき説明する。

【００３５】本発明にあっては、データ線に印加する駆
動電圧を１フレーム毎に反転させると共に、個々のフレ
ーム期間において、表示データに応じた電圧を１水平期
間毎に階段状に増大もしくは階段状に減少するように各
データ線に印加するので、液晶表示パネルにおいて各絵
素に充電する電荷の量を調節でき、非選択期間における
ＴＦＴのリーク電流によって生じる表示品位の劣化を回
避することが可能となる。それ故に、より高品位な画像
表示を行うことができる。

【００３６】

【発明の実施の形態】図１は本発明の実施形態に係る表
示パネルの駆動回路の全体を示すブロック図であり、図
２は本発明の要部である駆動電圧発生回路を示すブロッ
ク図である。

【００３７】図１において、１００は本発明を適用した
液晶表示装置で、液晶による画像表示を行う液晶表示パ
ネル１０１を有している。該液晶表示パネル１０１は、
マトリクス状に配列された複数の画素電極１と、該画素
電極１と液晶層を介して対向する共通電極５と、該画素
電極１の各列毎に設けられたデータ線２と、画素電極１
の各行毎に設けられたゲート線３と、各画素電極１毎に
設けられ、該ゲート線３からの信号に基づいて該画素電
極１とこれに対応するデータ線２との間を開閉するスイ
ッチ素子４とを有している。スイッチ素子４としては、
ＴＦＴに限らず、一般のスイッチ素子が設けられる。

【００３８】また、上記液晶表示装置１００は、８種類
の階調電圧Ｖ０〜Ｖ７、及び共通電極５に印加する電圧
を発生する駆動電圧発生回路１０４と、液晶表示パネル
１０１のデータ線２に、表示データに対応した階調電圧
を印加するデータ駆動器１０２と、上記ゲート線１を水
平同期信号に基づいて順次駆動するゲート駆動器１０３
とを有している。上記データ駆動回路１０２は、図５
（ａ）に示す単位駆動回路１０２ａをデータ線２の数だ
け有している。さらに、この液晶表示装置１００には、
表示データＤａｔａとともに、水平同期信号Ｈｓｙｎｃ
及び垂直同期信号Ｖｓｙｎｃを受け、上記各駆動回路１
０２、１０３及び階調電圧発生回路１０４を制御する制
御回路１０５が設けられている。

【００３９】階調電圧発生回路１０４は、図２に示すよ
うに、共通電極５に印加する電圧（共通電極電圧）を発
生する電源回路４０ａと、各階調電圧Ｖ０〜Ｖ７を発生
する電源回路４０〜４７とを有している。電源回路４０
ａは、高電位側電源ラインＶｄｄと低電位側電源ライン
Ｖｓｓとの間に、抵抗Ｒ１及びＲ２とともに直列に接続
されたトランジスタＱ１及びＱ２とが設けられ、出力が
両トランジスタＱ１、Ｑ２の共通ベースに接続された演
算増幅器ＯＰを有する構成となっている。なお、Ｒ３
は、上記２つのトランジスタＱ１及びＱ２を用いた電流
増幅回路の出力と演算増幅器ＯＰの反転入力との間に接
続された抵抗であり、Ｒ４は演算増幅器ＯＰの反転入力
とその前段回路との間に接続された抵抗、ＶＲは、上記
演算増幅器ＯＰの非反転入力に供給される電圧である。

【００４０】また、電源回路４０〜４７の各々は、制御
回路１０５内にあって１フレーム毎にリセットされ、水
平同期信号に同期してカウントアップするバイナリカウ
ンタの出力であるＳＴＰ信号を受けて、アナログ電圧に
変換するディジタル／アナログ変換回路（Ｄ／Ａコンバ
ータ）ＤＡ１及びＤＡ２と、ＰＯＬ信号に基づいてＤ／
ＡコンバータＤＡ１とＤＡ２の電圧をスイッチングする
アナログスイッチＳＷ１と、電源回路４０ａと同様に、
高電位側電源ラインＶｄｄと低電位側電源ラインＶｓｓ
との間に設けられた、抵抗Ｒ１及びＲ２とともに直列に
接続されたトランジスタＱ１及びＱ２とを備える。該両
トランジスタＱ１及びＱ２の共通ベースにはアナログス
イッチＳＷ１が接続されている。前記Ｄ／Ａコンバータ
ＤＡ１とＤＡ２とは、一方が正の駆動時限用であり、他
方が負の駆動時限用である。

【００４１】このように構成された電源回路４０〜４７
は、上記階調電圧Ｖ０〜Ｖ７が出力されるようにＤ／Ａ
コンバータＤＡ１、ＤＡ２を選定する。

【００４２】図３は、このときの各階調電圧波形と共通
電極電圧波形とを、垂直同期信号Ｖｓｙｎｃ、水平同期
信号Ｈｓｙｎｃ、極性信号ＰＯＬ及びラッチストローブ
信号ＬＳと共に示す図である。

【００４３】図３から理解されるように、各階調電圧、
例えばＶ０を例にあげると、そのＶ０は、ＰＯＬ信号が
Ｈの期間（正の駆動時限）において、ラッチストローブ
信号ＬＳに同期して、階段状に単調に増大させている。
また、ＰＯＬ信号がＬの期間（負の駆動時限）において
は、ラッチストローブ信号ＬＳに同期して、階段状に単
調に減少させている。つまり、Ｄ／ＡコンバータＤＡ１
とＤＡ２のうちの正の駆動時限用は、１カウント毎に△
Ｖ₀増加するようなものを用い、負の駆動時限用は１カ
ウント毎に△Ｖ₀減少するようなものを用いる。

【００４４】さらに、図４に、Ｖ０電圧波形のみについ
て、正の駆動時限における、ある時点での拡大した波形
を、水平同期信号Ｈｓｙｎｃ、ＬＳ信号、ＳＴＰ信号及
びＶ_COM波形と共に示す。

【００４５】制御回路１０５からのＳＴＰ信号は、１フ
レーム毎にリセットされ、しかも水平同期信号Ｈｓｙｎ
ｃに同期してカウントアップするカウンタ出力信号であ
るので、１水平期間毎に△Ｖ₀づつ増加している。特
に、この図４ではＬＳ信号と同じタイミングでＶ０波形
を変化させている。他のＶ１〜Ｖ７についても、駆動に
用いる限りにおいて同様とする。

【００４６】本実施形態の駆動回路により液晶表示パネ
ルを駆動すれば、表示画面上部の絵素に対し、表示画面
下部の絵素はより多くの電荷が充電されることになる。
そのため、ＴＦＴオフ時のリーク電流により実効的な電
位に差が生じることを回避でき、これにより表示品位が
改善された画像表示を行うことができる。ここで、各階
調電圧の増加量、例えば△Ｖ_n（ｎ＝０〜７）をいくら
の値に設定すれば良いかは、表示媒体の材料やＴＦＴの
特性、それに液晶表示パネルに印加する電圧等によるの
で、一概には言えないが、実質的に表示品位に影響が出
ない程度に決定する。但し、各階調電圧Ｖ０〜Ｖ７にお
ける増減量△Ｖ_n（ｎ＝０〜７）は一般に電圧レベルが
高い程大きくするように決定する。

【００４７】なお、上述した説明では、表示パネルとし
て液晶を用いた液晶表示パネルを例に挙げているが、本
発明は、これに限らず、他の表示媒体を用いた表示パネ
ルにも同様に適用できる。

【００４８】

【発明の効果】以上のように、本発明によれば、表示パ
ネルにおけるスイッチ素子のソース・ドレイン間の抵抗
を原因として、データ線の電位が画素電極の電位（電
荷）に与える影響によって生じる不具合の発生を防止す
ることができるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施形態に係る表示パネルの駆動回路
の全体を示すブロック図である。

【図２】本発明の実施形態に係る表示パネルの駆動回路
の要部である駆動電圧発生回路を示すブロック図であ
る。

【図３】本発明の実施形態による表示パネルの駆動方法
を説明するための図である。

【図４】図３の一例（Ｖ０）を拡大した図である。

【図５】従来の３ビットディジタル駆動器を説明を説明
するための図であり、（ａ）は該ディジタル駆動器の１
出力相当の回路（単位駆動回路）を示す図、（ｂ）は該
単位駆動回路を構成する出力回路の詳細な構成を示す図
である。

【図６】従来の３ビットディジタル駆動器における垂直
同期信号に対する階調電圧、共通電極電圧、出力パル
ス、及び極性信号のタイミング関係を示す図である。

【図７】従来の液晶表示パネルを構成する画素の等価回
路の例を示す図であり、（ａ）は、スイッチ素子である
ＴＦＴの特性を理想状態と仮定した場合の等価回路を示
し、（ｂ）はスイッチ素子であるＴＦＴのオフ抵抗が無
視できない場合の等価回路を示している。

【図８】従来の駆動方法で生じる表示の不具合を説明す
るための図である。

【図９】従来の駆動方法で生じる、データ線に印加され
る平均電圧の変動による画素の充電電位を説明するため
の図である。

【符号の説明】

１画素電極２データ線３ゲート線４スイッチ素子５共通電極１０標本化メモリ２０保持メモリ３０出力回路部３１デコーダ３２スイッチ群４０、４７、４０ａ電源回路１０１液晶表示パネル１０２データ駆動器１０２ａ単位駆動回路１０３ゲート駆動器１０４駆動電圧発生回路１０５制御回路ＡＳＷ０〜ＡＳＷ７アナログスイッチＶ０〜Ｖ７階調電圧Ｖ_COM 共通電極電圧ＰＯＬ極性信号ＳＴＰカウンタのデータ

Claims

【特許請求の範囲】

【請求項１】マトリクス状に配列された複数の画素電
極と、該画素電極の各列毎に設けられたデータ線と、該
画素電極の各行毎に設けられたゲート線と、該各画素電
極毎に設けられ、該ゲート線からの信号に基づいて該画
素電極とこれに対応するデータ線との間を開閉するスイ
ッチ素子とを有する表示パネルを駆動する方法であっ
て、該データ線に印加する駆動電圧を１フレーム毎に反転さ
せると共に、個々のフレーム期間において、表示データ
に応じた電圧を１水平期間毎に階段状に増大もしくは階
段状に減少するように各データ線に印加する表示パネル
の駆動方法。
【請求項２】前記１水平期間毎に階段状に増大もしく
は階段状に減少させる電圧を、表示画面上の位置に拘ら
ず輝度に差が生じないように設定する請求項１に記載の
表示パネルの駆動方法。
【請求項３】請求項１に記載の表示パネルの駆動方法
を実行する駆動回路であって、水平同期信号に同期してカウント値をアップまたはダウ
ンするカウンタと、該カウンタのディジタルであるカウント値をアナログに
変換するディジタル／アナログ変換回路とを備え、該カ
ウンタおよび該ディジタル／アナログ変換回路により、
前記表示データに応じた電圧を１水平期間毎に階段状に
増大もしくは階段状に減少させる構成となっている表示
パネルの駆動回路。