JP2002033653A - 信号レベル変換回路およびそれを備える半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 外部信号の電位レベル範囲に関わらず、差動
動作に基づいて高速かつ安定したタイミングで内部信号
を生成する信号レベル変換回路を提供する。 【解決手段】 本発明に従う信号レベル変換回路である
入力バッファ１００は、外部信号および基準信号がそれ
ぞれ伝達されるノードＮ１およびＮ２の電位差を増幅し
て内部信号を出力するカレントミラーアンプである差動
増幅回路１０と、ノードＮ１およびＮ２に共通のバイア
ス電圧Ｖｂｓを印加するバイアス回路２０とを備える。
バイアス電圧Ｖｂｓは、外部信号および基準信号の信号
レベルに関わらず、ノードＮ１およびＮ２の電位が、カ
レントミラーアンプを構成するトタンジスタ群が飽和領
域で動作可能なレベルになるように設定される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、信号レベル変換
回路に関し、より特定的には差動動作を行なう信号レベ
ル変換回路およびそれを入力バッファとして備える半導
体装置に関する。

【０００２】

【従来の技術】一般的に、メモリデバイス等の半導体装
置には、外部からの入力信号に基づいて内部信号を生成
する入力バッファが配置される。入力バッファは、特定
の電位レベル範囲を有する外部信号の電位レベルを、半
導体装置の内部動作に適する電位レベル範囲に変換す
る。

【０００３】この場合において、内部信号の信号レベル
は、外部信号の電位と基準電位との相対関係に基づいて
設定される。たとえば、内部信号のＬレベル電位をＶｓ
ｓとし、Ｈレベル電位をＶｄｄとすると、基準電位を
（Ｖｄｄ＋Ｖｓｓ）／２に定めて、外部信号の電位と基
準電位との高／低を比較することによって、内部信号の
信号レベルを設定する。

【０００４】また、ＤＤＲ（Double Date Rate）―ＳＤ
ＲＡＭ（Synchronous Dynamic Random Access Memory）
のように、基準となる外部クロックＥＸＴ．ＣＬＫの活
性化エッジと非活性化エッジの両方に応答して動作する
半導体装置においては、外部クロックＥＸＴ．ＣＬＫお
よびその反転クロックである／ＥＸＴ．ＣＬＫが入力さ
れ、反転クロック／ＥＸＴ．ＣＬＫを基準として、外部
クロック信号ＥＸＴ．ＣＬＫの反転クロック／ＥＸＴ．
ＣＬＫに対する電位レベルの相対関係に応じて、内部ク
ロック信号が発生される。

【０００５】入力バッファにおける内部信号の生成に際
しては、外部信号と基準信号との電位の相対関係（電位
差）を内部信号の信号レベルへ変換するのに必要となる
遅延が生じる。このため、入力バッファにおいては、入
力される外部信号および基準信号の電位レベルが変動す
ると、内部信号を生成する際に生じる遅延が変動してし
まう。上述したＤＤＲ−ＳＤＲＡＭのような高速デバイ
スでは、入力信号のタイミングに対する出力信号のタイ
ミングが厳密に調整される必要があるので、入力バッフ
ァにおける内部信号の遅延の変動は無視できない。この
ような背景から、入力される外部信号の電位レベルの変
動の影響の少ない入力バッファが必要とされる。

【０００６】図９は、半導体装置に用いられる一般的な
差動型の入力バッファ３００の構成を示す回路図であ
る。

【０００７】図９を参照して、入力バッファ３００は、
たとえば外部クロックＥＸＴ．ＣＬＫである外部信号お
よび基準信号Ｖｒとを受けて、両者の電位レベル差を差
動増幅して、内部信号である内部クロックＩＮＴ．ＣＬ
Ｋを生成する。内部信号のＨレベル電位およびＬレベル
電位は、それぞれ電源電位Ｖｄｄおよび接地電位Ｖｓｓ
である。基準信号Ｖｒは、たとえば外部クロックＥＸ
Ｔ．ＣＬＫの反転クロック／ＥＸＴ．ＣＬＫ、あるいは
電源電位Ｖｄｄと接地電位Ｖｓｓとの中間レベルの一定
直流電位ＶＲＥＦである。

【０００８】入力バッファ３００は、電源電位Ｖｄｄと
ノードＮａおよびＮｂとの間にそれぞれ設けられるＰ型
ＭＯＳトランジスタＱＰ１およびＱＰ２と、内部ノード
ＮａおよびノードＮｂと共通ノードＮｃとの間にそれぞ
れ設けられるＮ型ＭＯＳトランジスタＱＮ１およびＱＮ
２とを含む。トランジスタＱＰ１およびＱＰ２のゲート
はノードＮａと結合される。トランジスタＱＮ１および
ＱＮ２のゲートには、基準信号Ｖｒおよび外部信号がそ
れぞれ入力される。

【０００９】入力バッファ３００は、さらに、共通ノー
ドＮｃと接地電位Ｖｓｓとの間に電気的に結合され、ゲ
ートに一定の直流電位Ｖｍｎを受けるＮ型ＭＯＳトラン
ジスタＱＮｃを含む。直流電位Ｖｍｎは、トランジスタ
ＱＮｃのしきい値よりも高い中間電位に設定される。こ
れにより、電流供給トランジスタＱｎｃは、定電流源と
して動作し、差動増幅のための動作電位を供給する。

【００１０】トランジスタＱＮ１、ＱＮ２、ＱＰ１、Ｑ
Ｐ２、およびＱＮｃは、いわゆるカレントミラーアンプ
を構成する。

【００１１】トランジスタＱＮ１およびＱＮ２のゲート
が同電位である場合には、それぞれのトランジスタを流
れる電流ｉ１およびｉ２は等しく、トランジスタＱＮｃ
を流れる電流ｉ０の１／２の値である。このとき、内部
信号を生成するノードＮｂの電位レベルは、負荷の役割
を果たしているトランジスタＱＰ１およびＱＰ２に流れ
る電流がトランジスタＱＮ１およびＱＮ２に流れる電流
と等しくなるような電位レベルに収束する。

【００１２】もし、トランジスタＱＮ１およびＱＮ２の
ゲート電位が変動しても、両者の電位が等しい、すなわ
ち電位差が無いかぎり、電流ｉ１およびｉ２の各々は、
電流ｉ０の１／２に相当する一定値であるため、ノード
Ｎｂの電位レベルは一定である。したがって、外部信号
と基準信号とが、同様に変化する場合には、外部の電位
レベルが変動しても、入力バッファにおける内部挙動は
変わらない。すなわち、内部信号の生成において生じる
遅延も変動することはない。

【００１３】トランジスタＱＮ２のゲート電位、すなわ
ち外部信号の電位が、トランジスタＱＮ１のゲート電位
すなわち基準信号の電位より少しだけ上昇したとする
と、トランジスタＱＮ２に流れる電流ｉ２は増加し、そ
の分トランジスタＱＮ１に流れる電流ｉ１は減少する。
一方、回路全体に流れる電流ｉ０は一定であるので、ノ
ードＮｂの電位レベルは、トランジスタＱＮ２の電流ｉ
２の増加と負荷の大きさとに応じて低下する。

【００１４】逆に、トランジスタＱＮ２のゲート電位が
トランジスタＱＮ１のゲート電位より少しだけ低下する
と、トランジスタＱＮ２に流れる電流ｉ２は減少し、反
対にトランジスタＱＮ１に流れる電流ｉ１は増加する。
回路全体に流れる電流ｉ０は一定であるので、この場合
には、内部ノードＮｂの電位レベルは、トランジスタＱ
Ｎ２の電流ｉ２の減少と負荷の大きさとに応じて上昇す
る。したがって、ノードＮｂに生成される内部信号は、
トランジスタＱＮ１およびＱＮ２の間のゲート電位差の
みを増幅し、同相成分や直流成分は、内部信号の生成に
反映されることはない。

【００１５】

【発明が解決しようとする課題】しかしながら、差動型
の入力バッファ３００を高電圧利得で安定的に動作させ
るためには、カレントミラーアンプを構成するトランジ
スタＱＮ１、ＱＮ２、ＱＰ１、ＱＰ２、およびＱＮｃ
を、飽和領域で動作させる必要がある。

【００１６】特に、電流供給トランジスタＱＮｃは、飽
和領域で動作することによって、定電流源として機能す
る。電流供給トランジスタＱＮｃが飽和領域で動作する
ためには、そのドレイン電位、すなわち共通ノードＮｃ
の電位レベルがＶｍｎ−Ｖｔｈ（Ｖｔｈ：トランジスタ
ＱＮｃのしきい値）必要である。一般的には、差動動作
のための動作電流を確保するには、共通ノードＮｃの電
位レベルが数百Ｖ程度必要とされる。

【００１７】さらに、トランジスタＱＮ２が飽和領域で
動作するためには、トランジスタＱＮ２のゲート電位す
なわち外部信号の電位が、共通ノードＮｃの電位レベル
＋Ｖｔｈ′（Ｖｔｈ′：トランジスタＱＮ２のしきい
値）以上であることが必要とされる。一般的な値とし
て、仮にＶｔｈを約０．７Ｖとすると、トランジスタＱ
Ｎ２を常に飽和領域で動作させるためには、外部信号の
信号レベルに関わらず、ゲート電位が約１．０Ｖ以上で
あることが必要となる。

【００１８】一方、近年においては、消費電力低減の目
的から、電源電位とともにインタフェース系の駆動電位
や信号振幅レベルも低下する傾向にある。このため、規
定される電位レベル範囲の下限においては、トランジス
タＱＮ２のゲート電位を十分なレベルとすることができ
ず、入力バッファ３００において差動増幅動作を安定的
に行なうことができなくなってしまう。

【００１９】たとえば、ＤＤＲ−ＳＤＲＡＭデバイスに
適用される代表的なインタフェース規格の１つであるＳ
ＳＴＬ２（Stub Series Terminated Logic for 2.5V）
においては、電源電位は２．３〜２．７Ｖに規定される
ため、基準電位は、電源電位×０．５である１．１５〜
１．３５Ｖの範囲に規定される。また、ＳＳＴＬ２では
交流信号の最低振幅は±０．３５Ｖに規定される。すな
わち、ＳＳＴＬ２規格に準拠するためには、１．１５Ｖ
±０．３５Ｖの交流信号についても、正しくＨレベル／
Ｌレベル認識して入力を受付けることが要求される。

【００２０】したがって、電源電位の下限値１．１５Ｖ
において、最低振幅に対応するＬレベル入力時において
は、トランジスタＱＮ２のゲート電位は０．８Ｖとな
り、上述した、飽和領域での動作するために必要なゲー
ト電位を下回ってしまう。このような場合には、入力バ
ッファ３００は、所望の差動動作を実行することができ
ない。

【００２１】図１０には、従来の差動型入力バッファの
他の構成例が示される。図１０を参照して、入力バッフ
ァ３１０は、図８に示した入力バッファ３００と比較し
て、電流供給トランジスタＱＰｃをＰ型ＭＯＳトランジ
スタで構成し、差動増幅回路１０と電源電位Ｖｄｄとの
間に備えている点で異なる。Ｐ型ＭＯＳトランジスタＱ
Ｐ１およびＱＰ２と、Ｎ型ＭＯＳトランジスタＱＮ１お
よびＱＮ２とは、共通ノードＮｄと接地電位Ｖｓｓとの
間に配置される。外部信号および基準信号Ｖｒは、トラ
ンジスタＱＰ２およびＱＰ１のゲートにそれぞれ入力さ
れる。トランジスタＱＮ１およびＱＮ２のゲートはノー
ドＮａと結合される。これにより、入力バッファ３１０
においてはＮ型ＭＯＳトランジスタが負荷として作用す
る。差動型の入力バッファ３１０についても、高電圧利
得で安定的に動作させるためには、カレントミラーアン
プを構成するトランジスタＱＮ１、ＱＮ２、ＱＰ１、Ｑ
Ｐ２、およびＱＰｃを、飽和領域で動作させる必要があ
る。

【００２２】図９においては、インタフェース規格ＳＳ
ＴＬ２によって規定された範囲内であっても、入力バッ
ファ３００を十分に差動動作させることができないケー
スについて説明したが、同様の現象が、入力バッファ３
１０の構成に対しても発生する。すなわち、電源電位が
下限値である場合に入力信号の電位レベルが上限になる
と、同様にトランジスタＱＰ２のゲート電位が確保でき
なくなり、カレントミラーアンプを構成するトランジス
タを飽和領域で動作させることができなくなり、入力バ
ッファ３１０は、所望の差動動作を実行できなくなる。

【００２３】このように、外部信号の信号レベルを認識
するための基準信号の電位レベルと、内部信号のＨレベ
ルおよびＬレベルにそれぞれ対応する電源電位Ｖｄｄお
よび接地電位Ｖｓｓのいずれかとの電位差が小さくなっ
た場合には、差動型入力バッファによって完全な差動動
作に基づいて内部信号を生成することができず、入力バ
ッファの動作速度すなわち、内部信号を生成する際に生
じる遅延を変動させてしまう。これによって、当該入力
バッファを備える半導体装置に要求されるタイミング精
度が厳格である場合には、全体動作が不安定になるおそ
れがある。

【００２４】この発明は、このような問題点を解決する
ためになされたものであって、その目的は、外部信号の
電位レベル範囲に関わらず差動動作に基づいて高速かつ
安定的に内部信号を生成する、半導体装置の入力バッフ
ァに適した信号レベル変換回路の構成を提供することで
ある。

【００２５】

【課題を解決するための手段】請求項１記載の信号レベ
ル変換回路は、入力信号と基準信号との間における電位
の相対関係に基づいて出力信号を生成する信号レベル変
換回路であって、入力信号が伝達される第１のノードと
基準信号が伝達される第２のノードとの間の電位差を増
幅して、出力信号を生成する差動増幅回路と、入力信号
および基準信号の信号レベルに関わらず、第１および第
２のノードの電位のそれぞれを所定電位以上に設定する
ためのバイアス電位を、第１および第２のノードの各々
に印加するバイアス回路とを備える。

【００２６】請求項２記載の信号レベル変換回路は、請
求項１記載の信号レベル変換回路であって、差動増幅回
路は、カレントミラーアンプを構成する複数のトランジ
スタを含み、第１および第２のノードの電位が所定電位
以上である場合に、複数のトランジスタは飽和領域で動
作する。

【００２７】請求項３記載の信号レベル変換回路は、請
求項２記載の信号レベル変換回路であって、バイアス回
路は、基準信号の電位に応じて、バイアス電位を設定す
る。

【００２８】請求項４記載の信号レベル変換回路は、請
求項２記載の信号レベル変換回路であって、バイアス回
路は、基準信号の電位とは無関係に、バイアス電位を一
定値に設定する。

【００２９】請求項５記載の信号レベル変換回路は、請
求項１記載の信号レベル変換回路であって、第１のノー
ドに結合される第１のカップリングコンデンサと、第２
のノードに結合される第２のカップリングコンデンサと
をさらに備え、入力信号および基準信号は、第１および
第２のカップリングンデンサをそれぞれ介して、第１お
よび第２のノードにそれぞれ伝達される。

【００３０】請求項６記載の信号レベル変換回路は、入
力信号と基準信号との間における電位の相対関係に基づ
いて出力信号を生成する信号レベル変換回路であって、
第１のノードと第２のノードとの間の電位差を増幅し
て、出力信号を生成する差動増幅回路と、入力信号の所
定周波数以下の周波数成分を透過するための第１の低域
通過フィルタと、第１の低域通過フィルタの出力電位に
応じて第１のバイアス電位を第１のノードに印加する第
１のバイアス回路とを備え、第１のバイアス電位は、入
力信号の信号レベルに関わらず第１のノードの電位を所
定電位以上に設定するように設定され、入力信号の所定
周波数以上の周波数成分を第１のノードに伝達するため
の第１の高域通過フィルタと、基準信号の電位レベルに
応じて第２のバイアス電位を第２のノードに印加する第
２のバイアス回路とをさらに備え、第２のバイアス電位
は、基準信号の信号レベルに関わらず第２のノードの電
位を所定電位以上に設定するように設定され、第１の低
域通過フィルタの出力と入力信号との電位レベルが等し
い場合には、第１および第２のバイアス電位の電位レベ
ルは等しい。

【００３１】請求項７記載の信号レベル変換回路は、請
求項６記載の信号レベル変換回路であって、差動増幅回
路は、カレントミラーアンプを構成する複数のトランジ
スタを含み、第１および第２のノードの電位が所定電位
以上である場合に、複数のトランジスタは飽和領域で動
作する。

【００３２】請求項８記載の信号レベル変換回路は、請
求項６記載の信号レベル変換回路であって、差動増幅回
路は、第１の電位と第１の電位よりも高い第２の電位と
の供給を受けて動作し、第１の高域通過フィルタは、入
力信号が入力されるノードと第１のノードとの間に結合
されるカップリングコンデンサと、第１のバイアス回路
中の、第１の電位を供給するノードと第１のノードとの
間に存在する抵抗成分とを含み、カップリングコンデン
サの容量値は、所定周波数と抵抗成分の抵抗値とに応じ
て設定される。

【００３３】請求項９記載の信号レベル変換回路は、請
求項６記載の信号レベル変換回路であって、基準信号の
所定周波数以下の周波数成分を透過するための第２の低
域通過フィルタと、基準信号の所定周波数以上の周波数
成分を第２のノードに伝達するための第２の高域通過フ
ィルタとをさらに備え、第２のバイアス回路は、第２の
低域通過フィルタの出力電位に応じて、第２のバイアス
電位を出力する。

【００３４】請求項１０記載の半導体装置は、外部信号
を受けて動作する半導体装置であって、外部信号と基準
信号との間における電位の相対関係に基づいて内部信号
を生成する入力バッファを備え、入力バッファは、外部
信号が伝達される第１のノードと基準信号が伝達される
第２のノードとの間の電位差を増幅して、内部信号を生
成する差動増幅回路と、外部信号および基準信号の信号
レベルに関わらず、第１および第２のノードの電位のそ
れぞれを所定電位以上に設定するためのバイアス電位
を、第１および第２のノードの各々に印加するバイアス
回路とを含む。

【００３５】請求項１１記載の半導体装置は、外部信号
を受けて動作する半導体装置であって、外部信号と基準
信号との間における電位の相対関係に基づいて内部信号
を生成する入力バッファを備え、入力バッファは、外部
信号が伝達される第１のノードと基準信号が伝達される
第２のノードとの間の電位差を増幅して、内部信号を生
成する差動増幅回路と、外部信号の所定周波数以下の周
波数成分を透過するための第１の低域通過フィルタと、
第１の低域通過フィルタの出力電位に応じた第１のバイ
アス電位を、第１のノードに印加する第１のバイアス回
路とを含み、第１のバイアス電位は、外部信号の信号レ
ベルに関わらず第１のノードの電位を所定電位以上に設
定するように設定され、入力バッファは、外部信号の所
定周波数以上の周波数成分を第１のノードに伝達するた
めの第１の高域通過フィルタと、基準信号の電位レベル
に応じた第２のバイアス電位を第２のノードに印加する
第２のバイアス回路とをさらに含み、第２のバイアス電
位は、基準信号の信号レベルに関わらず第２のノードの
電位を所定電位以上に設定するように設定され、前第１
の低域通過フィルタの出力と入力信号との電位レベルが
等しい場合には、第１および第２のバイアス電位の電位
レベルは等しい。

【００３６】請求項１２記載の半導体装置は、請求項１
１記載の半導体装置であって、所定周波数は、半導体装
置の動作周波数の下限値に応じて定められる。

【００３７】

【発明の実施の形態】以下において、本発明の実施の形
態について図面を参照して詳しく説明する。なお、図中
における同一符号は、同一または相当部分を示す。

【００３８】［実施の形態１］図１は、本発明の実施の
形態に従う信号レベル変換回路を入力バッファとして備
える半導体装置１の全体構成を示す概略ブロック図であ
る。

【００３９】図１を参照して、半導体装置１は、所定の
動作を実行するための内部回路２、複数の入力端子３
ａ，３ｂ，３ｃ、データ出力端子４および出力バッファ
５を備える。入力端子３ａ，３ｂ，３ｃの各々に対応し
て入力バッファ１００が設けられる。

【００４０】入力端子３ａは、クロック入力端子であ
り、内部回路２を同期動作させるための外部クロックＥ
ＸＴ．ＣＬＫが入力される。半導体装置１の規格によっ
ては、外部クロックＥＸＴ．ＣＬＫとその反転クロック
／ＥＸＴ．ＣＬＫとの両方が入力される。入力端子３ｂ
は、制御信号ＥＸＴ．ＳＧを受ける。制御信号ＥＸＴ．
ＳＧは、外部から入力されるコマンド制御信号やアドレ
ス信号を総括的に示す。入力端子３ｃには、外部からの
入力データＥＸＴ．ＤＩＮが入力される。

【００４１】入力端子３ａ，３ｂ，３ｃに対応してそれ
ぞれ設けられた入力バッファ１００は、内部クロックＩ
ＮＴ．ＣＬＫ、内部制御信号ＩＮＴ．ＳＧ、および内部
データＩＮＴ．ＤＩＮを生成して、内部回路２に伝達す
る。内部回路２は、これらの内部クロック、内部制御信
号および内部データに応答して動作し、必要に応じて内
部出力データＩＮＴ．ＤＯＵＴを出力する。

【００４２】出力バッファ５は、内部出力データＩＮ
Ｔ．ＤＯＵＴを受けて、出力端子４に外部出力データＥ
ＸＴ．ＤＯＵＴを出力する。

【００４３】図２は、本発明の実施の形態１に従う入力
バッファ１００の構成を示す回路図である。

【００４４】図２を参照して、入力バッファ１００は、
ノードＮ１およびＮ２の電位差を増幅して内部信号を出
力する差動増幅回路１０と、ノードＮ１およびＮ２に共
通のバイアス電位Ｖｂｓを印加するバイアス回路２０
と、ノードＮ１およびＮ２に対応してそれぞれ設けられ
るカップリングコンデンサ３０および３２とを備える。

【００４５】図２においては、外部信号がＥＸＴ．ＣＬ
Ｋであり内部信号がＩＮＴ．ＣＬＫである場合を例示し
ている。内部信号のＨレベル電位およびＬレベル電位
は、それぞれ電源電位Ｖｄｄおよび接地電位Ｖｓｓであ
る。基準信号Ｖｒは、たとえば外部クロックＥＸＴ．Ｃ
ＬＫの反転クロック／ＥＸＴ．ＣＬＫ、あるいは電源電
位Ｖｄｄと接地電位Ｖｓｓとの中間レベルの一定直流電
位ＶＲＥＦである。

【００４６】差動増幅回路１０の構成は、図８に示した
差動型入力バッファ３００と同様であるので、詳細な説
明は繰返さない。図２の構成においては、トランジスタ
ＱＮ１のゲートはノードＮ２と結合され、トランジスタ
ＱＮ２のゲートはノードＮ１と結合される。外部信号で
あるＥＸＴ．ＣＬＫはカップリングコンデンサ３２を介
してノードＮ１に入力される。同様に、基準信号Ｖｒ
は、カップリングコンデンサ３０を介してノードＮ２に
入力される。

【００４７】バイアス回路２０は、ノードＮ１およびＮ
２の電位が入力される外部信号および基準信号の信号レ
ベルに関わらず所定値以上となるように、バイアス電位
ＶｂｓをノードＮ１およびＮ２に供給する。この所定値
は、トランジスタサイズ等を考慮して、差動増幅回路１
０が常に十分な差動動作を実行できるように、すなわち
カレントミラーアンプを構成するトランジスタＱＮ１、
ＱＮ２、ＱＰ１、ＱＰ２、およびＱＮｃが飽和領域で動
作するように設定される。

【００４８】バイアス電位Ｖｂｓの電位レベルは、基準
信号Ｖｒの電位に応じて設定しても、基準信号Ｖｒの電
位とは無関係に設定してもよい。たとえば、ＳＳＴＬ２
規格に従う半導体デバイスにおいて、トランジスタのし
きい値が０．７Ｖ程度である場合には、バイアス電位Ｖ
ｂｓは１．５Ｖ程度に設定すればよい。

【００４９】図３は、バイアス回路２０の構成例を示す
回路図である。図３（ａ）を参照して、バイアス回路２
０は、電源電位Ｖｄｄとバイアス電位Ｖｂｓを出力する
ノードＮ１（Ｎ２）との間に結合されるＰ型ＭＯＳトラ
ンジスタＱＰｂと、ノードＮ１（Ｎ２）と接地電位Ｖｓ
ｓとの間に結合されるＮ型ＭＯＳトランジスタＱＮｂと
を含む。トランジスタＱＮｂのゲートには基準信号Ｖｒ
が入力され、トランジスタＱＰｂのゲートはノードＮ１
（Ｎ２）と結合される。基準信号Ｖｒの電位レベルに応
じて、トランジスタＱＮｂを流れる電流量が変化し、ノ
ードＮ１（Ｎ２）の電位は、トランジスタＱＰｂとＱＮ
ｂとに流れる電流量が等しくなるレベルに収束する。こ
れにより、基準信号Ｖｒの電位レベルに応じたバイアス
電位ＶｂｓをノードＮ１（Ｎ２）に出力することができ
る。

【００５０】図３（ｂ）を参照して、バイアス回路２０
は、電源電位ＶｄｄとノードＮ１（Ｎ２）との間に結合
される抵抗素子５１と、ノードＮ１（Ｎ２）と接地電位
との間に直列に結合されるＮ型ＭＯＳトランジスタＱＮ
ｂおよび抵抗素子５２とを含む。トランジスタＱＮｂの
ゲートには基準信号Ｖｒが入力される。このような構成
としても、基準信号Ｖｒの電位レベルに応じて、トラン
ジスタＱＮｂの電流量を変化させて、基準信号Ｖｒの電
位レベルに応じたバイアス電位ＶｂｓをノードＮ１（Ｎ
２）に出力することができる。

【００５１】図３（ｃ）を参照して、バイアス回路２０
は、電源電位ＶｄｄとノードＮ１（Ｎ２）との間に直列
に結合される抵抗素子５１およびＰ型ＭＯＳトランジス
タＱＰｂと、ノードＮ１（Ｎ２）と接地電位Ｖｓｓとの
間に結合される抵抗素子５２とを含む。トランジスタＱ
Ｐｂのゲートには基準信号Ｖｒが入力される。このよう
な構成によっても、ノードＮ１（Ｎ２）に生成されるバ
イアス電位Ｖｂｓは、基準信号Ｖｒの電位レベルに応じ
たものとなる。

【００５２】一方、図３（ｄ）に示されるバイアス回路
２０は、電源電位ＶｄｄとノードＮ１（Ｎ２）との間に
結合される抵抗素子５１と、ノードＮ１（Ｎ２）と接地
電位Ｖｓｓとの間に結合される抵抗素子５２とを含む。
図３（ｄ）の構成においては、バイアス電位Ｖｂｓは、
基準信号Ｖｒの電位レベルとは無関係に、抵抗素子５１
および５２の抵抗値の比のみによって決定される。

【００５３】このような構成としても、外部信号の電位
レベル変化範囲に対応して、差動増幅回路１０が差動動
作をするために十分な電位レベルにバイアス電位Ｖｂｓ
を設定すればよい。

【００５４】バイアス回路２０には、図３（ａ）〜
（ｄ）に示されるいずれの構成を利用してもよい。な
お、外部信号および基準信号がそれぞれ伝達されるノー
ドＮ１およびＮ２は、電気的に分離されている必要があ
るので、バイアス回路２０中には、ノードＮ１に印加さ
れるバイアス電位Ｖｂｓを生成する第１の回路と、ノー
ドＮ２に印加されるバイアス電位Ｖｂｓを生成する第２
の回路とを独立に設ける必要がある。ただし、これらの
第１および第２の回路が生成するバイアス電位Ｖｂｓは
同一電位であることが必要とされる。したがって、第１
および第２の回路は、同一の設計に基づいて構成される
ことが望ましい。必要に応じて、第１および第２の回路
がそれぞれ生成するバイアス電位Ｖｂｓを一致させるた
めのフィードバックループをバイアス回路２０中に設け
る構成としてもよい。

【００５５】再び図２を参照して、バイアス回路２０
は、ノードＮ１およびＮ２にバイアス電位Ｖｂｓを出力
する。外部信号であるＥＸＴ．ＣＬＫおよび基準信号Ｖ
ｒが所定周波数以上で変化している場合において、その
高周波成分はカップリングコンデンサ３０および３２を
介して、ノードＮ１およびＮ２にそれぞれ伝達される。
これらの高周波成分は、その振幅がほとんど低下するこ
となくノードＮ１およびＮ２に伝達されるため、差動増
幅回路１０中のトランジスタＱＮ１およびＱＮ２のゲー
トには、バイアス回路２０が出力する直流電位であるバ
イアス電位Ｖｂｓにこれらの高周波成分（交流成分）が
重畳された電位信号が印加されることになる。

【００５６】したがって、バイアス電位Ｖｂｓを、カレ
ントミラーアンプを構成するトランジスタのしきい値に
対して十分高い電位となるようにバイアス回路２０を構
成すれば、インタフェース規格の基準電位範囲に影響さ
れることなく、差動増幅回路１０において常に所望の差
動増幅動作を実行して、外部信号に対する遅延の変動が
小さい入力信号を高速に発生することができる。

【００５７】さらに、カップリングコンデンサ３０，３
２の作用によって、入力信号および基準信号の周期的な
変化を出力信号に高速に反映できる。

【００５８】［実施の形態２］図４は、本発明の実施の
形態２に従う信号レベル変換回路である入力バッファ１
１０の構成を示す回路図である。

【００５９】図４を参照して、入力バッファ１１０は、
ノードＮ１およびＮ２の電位差に応じて内部信号を生成
する差動増幅回路１０と、ノードＮ１に対応して設けら
れるバイアス回路２２と、ノードＮ２に対応して設けら
れるバイアス回路２４と、外部信号に対応して設けられ
るローパスフィルタ４０およびハイパスフィルタ５０と
を備える。

【００６０】バイアス回路２２および２４は、ノードＮ
４および基準信号Ｖｒの電位レベルをそれぞれ入力とし
て、バイアス電位Ｖｂｓ１およびＶｂｓ２をそれぞれ出
力する。バイアス回路２２および２４は、同一電位の入
力に対して、同一レベルのバイアス電位Ｖｂｓ１，Ｖｂ
ｓ２を出力する。

【００６１】図５は、バイアス回路２２および２４の構
成例を示す回路図である。図５（ａ）においては、トラ
ンジスタによってバイアス回路を構成する例について説
明する。

【００６２】図５（ａ）を参照して、バイアス回路２２
は、電源電位ＶｄｄとノードＮ５との間に結合されるＰ
型ＭＯＳトランジスタＱＰｂ２と、ノードＮ５と接地電
位Ｖｓｓとの間に電気的に結合されるトランジスタＱＮ
ｂ２とを含む。トランジスタＱＮｂ２のゲートはノード
Ｎ４と結合され、ローパスフィルタ４０の出力電位が入
力される。バイアス回路２２は、さらに、電源電位Ｖｄ
ｄとバイアス電位が出力されるノードＮ１の間に電気的
に結合されるＰ型ＭＯＳトランジスタＱＰｂ１と、ノー
ドＮ１と接地電位Ｖｓｓとの間に電気的に結合されるト
ランジスタＱＮｂ１とをさらに含む。

【００６３】トランジスタＱＮｂ１およびＱＰｂ２のゲ
ートはノードＮ５と結合される。一方、トランジスタＱ
Ｐｂ１のゲートはノードＮ１と結合される。トランジス
タＱＰｂ２およびトランジスタＱＮｂ２に流れる電流
は、ノードＮ４の電位レベルに応じた同一値となる。ト
ランジスタＱＮｂ１およびトランジスタＱＰｂ１に流れ
る電流も、ノードＮ５の電位レベルに応じて変化するの
で、バイアス回路２２は、ノードＮ４の電位レベルに応
じたバイアス電位Ｖｂｓ１を出力することができる。

【００６４】図５（ｂ）および（ｃ）においては、抵抗
素子およびトランジスタによってバイアス回路を構成す
る例について説明する。

【００６５】図５（ｂ）を参照して、バイアス回路２２
は、電源電位ＶｄｄとノードＮ１との間に直列に結合さ
れる抵抗素子６１およびＮ型ＭＯＳトランジスタＱＮｂ
と、ノードＮ１と接地電位Ｖｓｓとの間に結合される抵
抗素子６２とを含む。トランジスタＱＮｂのゲートはノ
ードＮ４と結合される。このような構成とすることによ
っても、ノードＮ４の電位レベルに応じて、トランジス
タＱＮｂの電流量を制御することができるので、バイア
ス電位Ｖｂｓ１が生成されるノードＮ１の電位レベルを
ノードＮ４の電位レベルに応じて変化させることができ
る。

【００６６】図５（ｃ）を参照して、バイアス回路２２
は、電源電位ＶｄｄとノードＮ１との間に結合される抵
抗素子６１と、ノードＮ１と接地電位Ｖｓｓとの間に直
列に結合されるＰ型ＭＯＳトランジスタＱＰｂおよび抵
抗素子６２とを含む。トランジスタＱＰｂのゲートはノ
ードＮ４と結合される。このような構成としても、バイ
アス電位Ｖｂｓ１が生成されるノードＮ１の電位レベル
をノードＮ４の電位レベルに応じて、電位レベルに応じ
て変化させることができる。

【００６７】なお、図５（ａ）〜図５（ｃ）においては
バイアス回路２２の構成例について説明したが、ノード
Ｎ１およびＮ４に代えてノードＮ２およびＮ０をそれぞ
れ結合する構成とすれば、同様の構成をバイアス回路２
４に適用することができる。

【００６８】バイアス回路２２および２４の回路構成を
同一とすることによって、入力電位に対するバイアス電
位の出力特性を同一に設定することが容易となる。さら
に、バイアス電位Ｖｂｓ１およびＶｂｓ２は、実施の形
態１と同様に、ノードＮ１およびＮ２の電位が入力され
る外部信号および基準信号の信号レベルに関わらず、差
動増幅回路１０が十分な差動動作を実行できる電位レベ
ル、すなわちカレントミラーアンプを構成するトランジ
スタＱＮ１、ＱＮ２、ＱＰ１、ＱＰ２、およびＱＮｃが
飽和領域で動作可能な電位レベルに設定される。

【００６９】再び図４を参照して、外部信号の高周波成
分はハイパスフィルタ５０を介してノードＮ１に直接伝
達され、外部信号の低周波成分はローパスフィルタ４０
を介してバイアス回路２２に伝達される。外部信号の低
周波成分は、バイアス回路２２が出力するバイアス電位
Ｖｂｓ１の電位に反映される。

【００７０】ここで、外部信号が、たとえばデータ信号
等であってＬレベルもしくはＨレベルが続けて入力され
ているような場合などにおいては、バイアス回路２２
は、入力された外部信号の信号レベルに応じたバイアス
電位Ｖｂｓ１をノードＮ１に出力して、差動増幅回路１
０中のトランジスタＱＮ２のゲート電位を変化させる。

【００７１】一方、外部信号が所定周波数以上で変化し
ている場合には、その高周波成分はバイアス回路２４が
出力するバイアス電位Ｖｂｓ２に重畳されてトランジス
タＱＮ２のゲート電位を変化させる。

【００７２】図６は、ハイパスフィルタ５０の構成を説
明するための回路図である。図６を参照して、ハイパス
フィルタ５０は、ノードＮ３およびＮ１の間に結合され
る容量値Ｃのカップリングコンデンサ３５、およびバイ
アス回路２２中において、ノードＮ１と接地電位Ｖｓｓ
との間に存在する抵抗成分Ｒによって構成される。ノー
ドＮ１にはトランジスタＱＮ２のゲート容量Ｃｇも付加
されるが、この容量は、カップリングコンデンサの容量
Ｃと比較してかなり小さいので、ハイパスフィルタ５０
の遮断周波数ｆｃは、ｆｃ＝１／（２・π・Ｒ・Ｃ）で
示される。

【００７３】図７は、ローパスフィルタ４０およびハイ
パスフィルタ５０の周波数特性を説明する概念図であ
る。

【００７４】図７を参照して、ローパスフィルタ４０お
よびハイパスフィルタ５０の遮断周波数はｆｃに設定さ
れる。半導体装置に使用される場合においては、この遮
断周波数ｆｃは半導体装置１のスペックとして定められ
る動作周波数の下限周波数ｆｌより低い値に設定され
る。これにより、外部信号の挙動のうち、半導体装置１
の下限動作周波数ｆｌ以上の周波数成分は、ハイパスフ
ィルタ５０を介して差動増幅回路１０に入力される。し
たがって、下限動作周波数ｆｌ以上の周波数による外部
信号の変化を内部信号に反映することができる。

【００７５】一方、下限周波数ｆｌより低い周波数での
外部信号の挙動は、バイアス回路２２が生成するバイア
ス電位Ｖｂｓ１に反映されて、差動増幅回路１０に入力
される。

【００７６】このような構成とすることにより、所望の
バイアス電位を与えて、差動増幅回路１０を常に差動動
作させながら、外部信号の高周波成分および低周波成分
の両方を反映して内部信号を生成することが可能とな
る。

【００７７】図８は、実施の形態２に従う信号レベル変
換回路の他の構成例である入力バッファ１２０の構成を
示す回路図である。

【００７８】入力バッファ１２０においては、基準信号
Ｖｒに対しても外部信号と同様の構成が設けられる。入
力バッファ１２０は、図４に示した入力バッファと比較
して、ローパスフィルタ４５およびハイパスフィルタ５
５をさらに備える。ローパスフィルタ４５およびハイパ
スフィルタ５５は、基準信号Ｖｒの低周波成分および高
周波成分を、バイアス回路２４およびノードＮ２にそれ
ぞれ伝達する。ローパスフィルタ４５およびカップリン
グコンデンサ５５の構成および遮断周波数の設計につい
ては、ローパスフィルタ４０およびハイパスフィルタ５
０と同様にすればよいので詳細な説明は繰返さない。バ
イアス回路２４は、ローパスフィルタ４５の出力電位、
すなわち基準信号Ｖｒの低周波成分に応じて、ノードＮ
２に印加されるバイアス電位Ｖｂｓ２を出力する。

【００７９】このような構成とすることによって、入力
バッファ１２０は、基準信号Ｖｒが外部クロックの反転
クロック／ＥＸＴ．ＣＬＫのような交流信号である場合
においても、差動増幅回路１０を常に差動動作させて、
内部信号を生成することが可能となる。

【００８０】以上説明したように、本発明の入力バッフ
ァによれば、外部信号が準拠すべきインタフェース規格
の電位レベル範囲に依存することなく、差動型の入力バ
ッファ回路に対して適切なバイアス電位を与えながら外
部信号の振幅を入力することができるので、常に完全な
差動動作を確保して内部信号を生成することが可能であ
る。また、入力される外部信号のレベルがさらに低下し
た場合に、差動増幅させない場合でもトランジスタのし
きい値に対して余裕がなくなる場合があるが、このよう
なケースにも対応可能である。

【００８１】なお、実施の形態１から３においては、差
動増幅回路１０として、Ｐ型ＭＯＳトランジスタを負荷
とする図９に示される差動型バッファ３００の構成を適
用したが、差動増幅回路１０に代えて、Ｎ型ＭＯＳトラ
ンジスタを負荷とする図１０に示される差動型バッファ
３１０の構成を適用することもできる。この場合におい
ても、バイアス回路２０，２２，２４が生成する電位
を、外部信号および基準信号の信号レベルに関わらずカ
レントミラーアンプを構成するトランジスタ群が飽和領
域で動作可能となるように設定すれば、同様の効果を享
受することができる。

【００８２】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。

【００８３】

【発明の効果】請求項１から４に記載の信号レベル変換
回路は、差動増幅回路の入力ノードの電位を所定電位以
上とした上で、基準信号および入力信号の電位レベルの
変化を差動増幅回路の入力ノードにそれぞれ反映でき
る。したがって、入力信号の振幅が小さい場合でも、所
望の差動増幅動作に基づいて出力信号を生成することが
できる。

【００８４】請求項５記載の信号レベル変換回路は、入
力信号および基準信号の高周波成分のみをカップリング
コンデンサによって、差動増幅回路に伝達することがで
きる。したがって、入力信号の電位レベルの周期的な変
化を出力信号に高速に反映できる。

【００８５】請求項６および７記載の信号レベル変換回
路は、差動増幅回路の入力ノードの電位を所定電位以上
とした上で、入力信号の低周波成分および高周波成分の
両方を重畳して差動増幅回路の入力ノードに伝達でき
る。したがって、入力信号の電位レベルが一定の周波数
に依らず不規則に変化する場合であっても、所望の差動
増幅動作に基づいて、入力信号の電位レベルの変化に基
づいて出力信号を生成することができる。

【００８６】請求項８記載の信号レベル変換回路は、バ
イアス回路中の抵抗成分を利用して、高域通過フィルタ
を効率的に形成することができる。

【００８７】請求項９記載の信号レベル変換回路は、さ
らに基準信号の信号レベルが一定の周波数に依らず不規
則に変化する場合であっても、所望の差動増幅動作に基
づいて、入力信号および基準信号の電位レベルの相対関
係の変化に基づいて出力信号を生成することができる。

【００８８】請求項１０記載の半導体装置は、外部信号
に基づいて内部信号を発生する入力バッファ中におい
て、差動増幅回路の入力ノードの電位を所定電位以上と
した上で、基準信号および外部信号の信号レベルの変化
を差動増幅回路の入力ノードの電位にそれぞれ反映でき
る。したがって、外部信号の振幅が小さい場合でも、所
望の差動増幅動作に基づいて内部信号を生成することが
できる。

【００８９】請求項１１記載の半導体装置は、外部信号
に基づいて内部信号を発生する入力バッファ中におい
て、差動増幅回路の入力ノードの電位を所定電位以上と
した上で、外部信号の低周波成分および高周波成分の両
方を差動増幅回路の入力ノードに伝達できる。したがっ
て、外部信号の信号レベルが一定の周波数に依らず不規
則に変化する場合であっても、所望の差動増幅動作に基
づいて、外部信号の電位レベルの変化に基づいて内部信
号を生成することができる。

【００９０】請求項１２記載の半導体装置は、外部信号
が周期的に変化する場合に、動作周波数の下限スペック
値以上の周波数成分を反映して、内部信号を生成するこ
とができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態に従う信号レベル変換回
路を入力バッファとして備える半導体装置１の全体構成
を示す概略ブロック図である。

【図２】 本発明の実施の形態１に従う入力バッファ１
００の構成を示す回路図である。

【図３】 バイアス回路２０の構成例を示す回路図であ
る。

【図４】 本発明の実施の形態２に従う信号レベル変換
回路である入力バッファ１１０の構成を示す回路図であ
る。

【図５】 バイアス回路２２および２４の構成例を示す
回路図である。

【図６】 ハイパスフィルタ５０の構成を説明するため
の回路図である。

【図７】 ローパスフィルタ４０およびハイパスフィル
タ５０の周波数特性を説明する概念図である。

【図８】 実施の形態２に従う信号レベル変換回路の他
の構成例である入力バッファ１２０の構成を示す回路図
である。

【図９】 半導体装置に用いられる一般的な差動型入力
バッファ３００の構成を示す回路図である。

【図１０】 半導体装置に用いられる他の一般的な差動
型入力バッファ３１０の構成を示す回路図である。

【符号の説明】

１０ 差動増幅回路、２０，２２，２４ バイアス回
路、３０，３２，３５カップリングコンデンサ、４０，
４５ ローパスフィルタ、５０，５５ ハイパスフィル
タ。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B024 AA15 BA29 CA07 5J056 AA00 AA32 BB02 CC02 CC06 DD13 DD29 DD51 FF01 FF06 FF08 5J066 AA01 AA12 AA43 CA32 FA11 HA09 HA10 HA25 HA29 KA42 KA46 KA47 MA21 ND22 ND23 PD01 QA01 TA01

Claims (12)

【特許請求の範囲】
1. 【請求項１】 入力信号と基準信号との間における電位
   の相対関係に基づいて出力信号を生成する信号レベル変
   換回路であって、 前記入力信号が伝達される第１のノードと前記基準信号
   が伝達される第２のノードとの間の電位差を増幅して、
   前記出力信号を生成する差動増幅回路と、 前記入力信号および前記基準信号の信号レベルに関わら
   ず、前記第１および第２のノードの電位のそれぞれを所
   定電位以上に設定するためのバイアス電位を、前記第１
   および第２のノードの各々に印加するバイアス回路とを
   備える、信号レベル変換回路。
2. 【請求項２】 前記差動増幅回路は、カレントミラーア
   ンプを構成する複数のトランジスタを含み、 前記第１および第２のノードの電位が前記所定電位以上
   である場合に、前記複数のトランジスタは飽和領域で動
   作する、請求項１記載の信号レベル変換回路。
3. 【請求項３】 前記バイアス回路は、前記基準信号の電
   位に応じて、前記バイアス電位を設定する、請求項２記
   載の信号レベル変換回路。
4. 【請求項４】 前記バイアス回路は、前記基準信号の電
   位とは無関係に、前記バイアス電位を一定値に設定す
   る、請求項２記載の信号レベル変換回路。
5. 【請求項５】 前記第１のノードに結合される第１のカ
   ップリングコンデンサと、 前記第２のノードに結合される第２のカップリングコン
   デンサとをさらに備え、 前記入力信号および前記基準信号は、前記第１および第
   ２のカップリングンデンサをそれぞれ介して、前記第１
   および第２のノードにそれぞれ伝達される、請求項１記
   載の信号レベル変換回路。
6. 【請求項６】 入力信号と基準信号との間における電
   位の相対関係に基づいて出力信号を生成する信号レベル
   変換回路であって、 第１のノードと第２のノードとの間の電位差を増幅し
   て、前記出力信号を生成する差動増幅回路と、 前記入力信号の所定周波数以下の周波数成分を透過する
   ための第１の低域通過フィルタと、 前記第１の低域通過フィルタの出力電位に応じて第１の
   バイアス電位を前記第１のノードに印加する第１のバイ
   アス回路とを備え、 前記第１のバイアス電位は、前記入力信号の信号レベル
   に関わらず前記第１のノードの電位を所定電位以上に設
   定するように設定され、 前記入力信号の前記所定周波数以上の周波数成分を前記
   第１のノードに伝達するための第１の高域通過フィルタ
   と、 前記基準信号の電位レベルに応じて第２のバイアス電位
   を前記第２のノードに印加する第２のバイアス回路とを
   さらに備え、 前記第２のバイアス電位は、前記基準信号の信号レベル
   に関わらず前記第２のノードの電位を前記所定電位以上
   に設定するように設定され、 前記第１の低域通過フィルタの出力と前記入力信号との
   電位レベルが等しい場合には、前記第１および第２のバ
   イアス電位の電位レベルは等しい、信号レベル変換回
   路。
7. 【請求項７】 前記差動増幅回路は、カレントミラーア
   ンプを構成する複数のトランジスタを含み、 前記第１および第２のノードの電位が前記所定電位以上
   である場合に、前記複数のトランジスタは飽和領域で動
   作する、請求項６記載の信号レベル変換回路。
8. 【請求項８】 前記差動増幅回路は、第１の電位と前記
   第１の電位よりも高い第２の電位との供給を受けて動作
   し、 前記第１の高域通過フィルタは、 前記入力信号が入力されるノードと前記第１のノードと
   の間に結合されるカップリングコンデンサと、 前記第１のバイアス回路中の、前記第１の電位を供給す
   るノードと前記第１のノードとの間に存在する抵抗成分
   とを含み、 前記カップリングコンデンサの容量値は、前記所定周波
   数と前記抵抗成分の抵抗値とに応じて設定される、請求
   項６記載の信号レベル変換回路。
9. 【請求項９】 前記基準信号の前記所定周波数以下の周
   波数成分を透過するための第２の低域通過フィルタと、 前記基準信号の前記所定周波数以上の周波数成分を前記
   第２のノードに伝達するための第２の高域通過フィルタ
   とをさらに備え、 前記第２のバイアス回路は、前記第２の低域通過フィル
   タの出力電位に応じて、前記第２のバイアス電位を出力
   する、請求項６記載の信号レベル変換回路。
10. 【請求項１０】 外部信号を受けて動作する半導体装置
    であって、 前記外部信号と基準信号との間における電位の相対関係
    に基づいて内部信号を生成する入力バッファを備え、 前記入力バッファは、 前記外部信号が伝達される第１のノードと前記基準信号
    が伝達される第２のノードとの間の電位差を増幅して、
    前記内部信号を生成する差動増幅回路と、 前記外部信号および前記基準信号の信号レベルに関わら
    ず、前記第１および第２のノードの電位のそれぞれを所
    定電位以上に設定するためのバイアス電位を、前記第１
    および第２のノードの各々に印加するバイアス回路とを
    含む、半導体装置。
11. 【請求項１１】 外部信号を受けて動作する半導体装置
    であって、 前記外部信号と基準信号との間における電位の相対関係
    に基づいて内部信号を生成する入力バッファを備え、 前記入力バッファは、 前記外部信号が伝達される第１のノードと前記基準信号
    が伝達される第２のノードとの間の電位差を増幅して、
    前記内部信号を生成する差動増幅回路と、 前記外部信号の所定周波数以下の周波数成分を透過する
    ための第１の低域通過フィルタと、 前記第１の低域通過フィルタの出力電位に応じた第１の
    バイアス電位を、前記第１のノードに印加する第１のバ
    イアス回路とを含み、 前記第１のバイアス電位は、前記外部信号の信号レベル
    に関わらず前記第１のノードの電位を所定電位以上に設
    定するように設定され、 前記入力バッファは、 前記外部信号の所定周波数以上の周波数成分を前記第１
    のノードに伝達するための第１の高域通過フィルタと、 前記基準信号の電位レベルに応じた第２のバイアス電位
    を前記第２のノードに印加する第２のバイアス回路とを
    さらに含み、 前記第２のバイアス電位は、前記基準信号の信号レベル
    に関わらず前記第２のノードの電位を前記所定電位以上
    に設定するように設定され、 前前記第１の低域通過フィルタの出力と前記入力信号と
    の電位レベルが等しい場合には、前記第１および第２の
    バイアス電位の電位レベルは等しい、半導体装置。
12. 【請求項１２】 前記所定周波数は、前記半導体装置の
    動作周波数の下限値に応じて定められる、請求項１１記
    載の半導体装置。