JP2004015714A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004015714A JP2004015714A JP2002170071A JP2002170071A JP2004015714A JP 2004015714 A JP2004015714 A JP 2004015714A JP 2002170071 A JP2002170071 A JP 2002170071A JP 2002170071 A JP2002170071 A JP 2002170071A JP 2004015714 A JP2004015714 A JP 2004015714A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- internal
- internal node
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】外部入力信号を内部信号に変換する入力バッファ回路においてトランジスタ特性に基づく信号波形の歪みを抑制することにより高速なデータ転送を可能とする半導体装置を提供する。
【解決手段】差動増幅器を構成するトランジスタのトランジスタ特性に基づく出力信号波形に生じる歪みを差動増幅器の後段のインバータで補正する。すなわち、インバータを構成する所定のトランジスタの通過電流を制限することにより、信号波形の歪みを整形し、高速なデータ転送を可能とする。
【選択図】 図2
【解決手段】差動増幅器を構成するトランジスタのトランジスタ特性に基づく出力信号波形に生じる歪みを差動増幅器の後段のインバータで補正する。すなわち、インバータを構成する所定のトランジスタの通過電流を制限することにより、信号波形の歪みを整形し、高速なデータ転送を可能とする。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に入力バッファ回路の回路構成に関する。
【0002】
【従来の技術】
近年、CPU(Central Processing Unit)およびMPU(Micro Processor Unit)等の動作周波数の上昇に伴い、これらとメモリとを結ぶ論理インターフェイスの高速化が要求されている。この論理インターフェイスとしてSSTL(Stub Series Terminated Logic)インターフェイスとして設けられている入力バッファ回路が注目されている。
【0003】
図6は、外部入力信号に応答して内部信号を生成する従来の入力バッファ回路の回路構成図である。
【0004】
図6に示すように入力バッファ回路10は、入力信号Vinと基準電圧Vrefとのレベル差を増幅して出力する差動増幅器11と、差動増幅器11の出力信号を反転して出力するインバータ12とを含む。
【0005】
差動増幅器11は、電源電圧VCCとノードN0との間に配置されゲートがノードN0と接続されるトランジスタ13と、ノードN0とノードN1との間に配置されゲートが基準電圧Vrefの入力を受けるトランジスタ15と、電源電圧VCCとノードN2との間に配置されゲートがノードN0と接続されるトランジスタ14と、ノードN2とノードN1との間に配置されゲートが入力信号Vinの入力を受けるトランジスタ16とを含む。またノードN1から接地電圧GNDの方向へ一定の定電流が供給される。例えば、トランジスタ13および14は、PチャンネルMOSトランジスタで構成され、トランジスタ15および16は、NチャンネルMOSトランジスタで構成される。
【0006】
この差動増幅器11は、アナログバッファであり、トランジスタ15および16のゲート入力信号の電圧差に基づく電圧信号をノードN2に生成する。
【0007】
具体的には、この差動増幅器11は、カレントミラー回路を構成し、理想的には、トランジスタ15および16を流れる通過電流は基準電圧Vrefで定まる所定電流に設定される。入力信号Vinの変化に応答してトランジスタ16を通過する通過電流が変動しようとするがトランジスタ16を流れる通過電流は所定電流に設定されているため、通過電流が変動する代わりにトランジスタ16のドレインソース間電圧が変動し、増幅動作が行なわれる。すなわち、トランジスタに入力されるゲート電圧の変動に伴いノードN2の電圧が増幅され、増幅信号が出力される。
【0008】
インバータ12は、ノードN2に生成された信号の反転信号を出力信号VOとして内部回路等に出力する。
【0009】
なお、入力信号Vinの基準レベルとなる基準電圧Vrefは、入力信号Vinの「H」レベルの振幅レベルに相当する電圧レベルVhと「L」レベルの振幅レベルに相当する電圧レベルVlの中間値(Vh+Vl)/2に設定される。
【0010】
この入力バッファ回路10を構成する差動増幅器11は電気的に平行な対線構成であるため、基準電圧信号および入力信号の雑音成分が相殺される。これに伴い基準電圧信号と入力信号との電圧レベル差をより正確に検知することができる。この結果、小振幅の信号を用いてデータ伝送を実施することが可能となり高速なデータ転送の要求に応えることができる。
【0011】
【発明が解決しようとする課題】
一方、近年においてはデバイスの低電圧化の要求に伴い、入力信号Vinの電圧レベルが低下してきている。これに伴い、基準電圧Vrefの電圧レベルも低下してきている。したがって、基準電圧Vrefは、基準電圧Vrefの入力を受けるトランジスタの閾値付近に設定される場合が生じてきている。
【0012】
図7は、一般的なトランジスタのゲートソース間電圧Vgsとソースドレイン間電流Ids(以下、単に通過電流Idsとも称する)との関係を示すトランジスタ特性図である。
【0013】
図7を参照して、通過電流Idsは、閾値電圧Vthからゲートソース間電圧Vgsが増加するに従い2次曲線カーブを描くような非線型特性を示す。
【0014】
ここで、トランジスタの閾値付近において、ゲートソース間電圧が入力信号に応答して変動した場合、トランジスタの非線型特性に従い、基準の電圧レベルに対応する基準電流と通過電流Idsとの電流差は著しく異なる。具体的には、入力信号の電圧レベルが基準の電圧レベルよりも低いレベルである場合、電流差が非常に小さくなる。一方、入力電圧レベルが基準の電圧レベルよりも高いレベルである場合、電流差は非常に大きくなる。
【0015】
このトランジスタの非線形特性がカレントミラーアンプである差動増幅器11の増幅動作に従う出力信号波形に影響を及ぼす。
【0016】
図8は、入力信号Vinに応答して入力バッファ回路10から出力される出力信号VOのタイミングチャート図である。
【0017】
図8を参照して、入力信号Vinは、時刻t1に「H」レベルから「L」レベルに立下り、時刻t2において、「L」レベルから「H」レベルに立ち上がる。
【0018】
ノードN2に伝達される信号は、時刻t1において、入力信号Vinに追従して「L」レベルから「H」レベルに立ち上がり始める。
【0019】
入力信号Vinの電圧レベルが基準電圧Vrefよりも小さい場合、すなわちトランジスタのゲートに入力される入力電圧レベルが基準の電圧レベルよりも低い場合には、上述したようにトランジスタの電流変動は著しく小さい。差動増幅器11は、カレントミラー回路であるためかかる電流変動が電圧変動に置換される。したがって、ノードN2の電圧レベルは、時刻t1から所定の遷移期間経過後の時刻t3に「L」レベルから「H」レベルに立ち上げられる。
【0020】
この結果、インバータ21によってノードN2に伝達される信号を反転した出力信号VOの波形は、時刻t0から期間Δdt遅延した時刻t4において、「L」レベルから「H」レベルに立上る。「H」レベルから「L」レベルへの立下りは、ノードN2の電圧レベルの遷移期間に伴い遅延して時刻t5に立ち下がる。
【0021】
この結果として、図8に示されるように出力信号VOの信号波形に歪みが生じる。具体的には、外部信号の入力に応答する内部信号が生成される際に、「H」レベルの期間S0(時刻t4〜時刻t5)と「L」レベルの期間S1(時刻t5〜時刻t6)とが異なる。すなわち信号波形の立上り立下りにおいて位相差が生じることとなる。この位相差により、デバイスにおけるデータのセットアップ時間いわゆるセットアップホールドマージンを減少させてしまうこととなる。
【0022】
特にDDR−SDRAM(ダブルデータレートSDRAM)などの高速デバイスにおいてはクロック信号の立上がりおよび立下がりエッジでデータの取込を行なうため、かかるセットアップホールドマージンの減少は、高速なデータ転送の妨げとなる。
【0023】
このような信号波形の歪みを発生させない方式として、昇圧電源等を用いて入力信号Vinの「H」レベルに相当する電圧レベルVhを上昇させることにより、基準となる基準電圧Vrefの電圧レベルをトランジスタの閾値電圧に対して十分高い値に設定し、トランジスタの非線型特性に従う電流差の不均衡を軽減することが考えられるが、回路の消費電流を増大させてしまうこととなるため適用が困難である。
【0024】
また、トランジスタの閾値電圧を低下させて、閾値電圧の電圧レベルに対して基準電圧の電圧レベルを相対的に上昇させることにより、結果としてトランジスタの非線型特性に従う電流差の不均衡を軽減し、波形の歪みを抑制することも可能である。しかしながら、トランジスタの閾値電圧の低下は、トランジスタのオフ時のリーク電流の増大を招くことになり、トランジスタの閾値電圧を容易に下げることも困難である。
【0025】
本発明は、低消費電力化を図るとともに信号波形の位相差を補正することにより高速なデータ転送を可能とする半導体装置を提供する。
【0026】
【課題を解決するための手段】
本発明の半導体装置は、外部からの入力信号に応答して内部回路に内部信号を出力する入力バッファ回路を備え、入力バッファ回路は、所定の電圧レベルと入力信号の電圧レベルとの比較に応じて、第1の内部ノードの出力信号の電圧レベルを第1の電圧レベルおよび第2の電圧レベルのいずれかの方向へ向かって変化させる差動増幅器と、差動増幅器の出力信号を受け、出力信号の立上りおよび立下りの遷移期間の少なくともいずれか一方を調整し、内部回路に出力する内部信号を生成するためのタイミング調整回路とを備える。
【0027】
好ましくは、タイミング調整回路は、第1の内部ノードの電圧レベルに応じて第1の電圧と第2の内部ノードとの間を電気的に結合させる第1の接続制御部と、第1の内部ノードの電圧レベルに応じて第1の接続制御部と相補的に動作し、第2の電圧と第2の内部ノードとの間を電気的に結合させる第2の接続制御部と、第1および第2の接続制御部のいずれか一方を通過する通過電流を制御する制御部とを有し、第2の内部ノードに伝達された信号に応じて内部信号を生成する。
【0028】
特に、制御部は、所定の一方の接続制御部と第2の内部ノードとの間に配置されるトランジスタを有し、トランジスタは、ゲートに所定電圧の入力を受けて通過電流を制御する。
【0029】
好ましくは、タイミング調整回路は、第1の内部ノードに伝達された信号を遅延させて第2の内部ノードに出力するための遅延回路と、第1および第2の内部ノードに伝達された信号に応答して内部信号を生成する論理回路とを有し、遅延回路は、第1の内部ノードの電圧レベルに応じて動作し、第1の電圧と第2の内部ノードとを電気的に接続するための第1の接続制御部と、第1の内部ノードの電圧レベルに応じて第1の接続制御部と相補的に動作し、第2の電圧と第2の内部ノードとを電気的に接続するための第2の接続制御部と、第1および第2の接続制御部の所定の一方に対応して設けられ、所定の一方の接続制御部の通過電流を制限するための制御部とを有し、論理回路は、第1の内部ノードの電圧が第1の電圧に設定されるときには、第1の内部ノードが第1の電圧に設定されるのに応答して内部信号を生成し、かつ、第1の内部ノードの電圧が第2の電圧に設定されるときには、第1および第2の内部ノードの両方が第2の電圧に設定されるのに応答して内部信号を生成する。
【0030】
特に、制御部は、所定の一方の接続制御部と第2の内部ノードとの間に配置されるトランジスタを有し、トランジスタは、ゲートに所定電圧の入力を受けて通過電流を制御する。
【0031】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付しその説明は繰返さない。
【0032】
(実施の形態1)
図1は、本発明の半導体装置1の全体構成図である。
【0033】
半導体装置1は、内部制御信号に応答して半導体装置1の内部動作を制御するコントロール回路2と、行列状に配置された複数のメモリセルを有するメモリセルアレイ5と、内部アドレス信号をデコードしてメモリセル行の選択を実行する行選択回路3と、内部アドレス信号をデコードしてメモリセル列の選択を実行する列選択回路4と、列選択回路4の列選択結果に基づいてデータ信号線IOと結合する入出力制御回路9と、データ信号線IOとデータ入出力端子8との間でデータの授受を実行するデータ入出力回路DCとを備える。
【0034】
また、半導体装置1は、アドレス信号ADDおよびコマンド信号CMD等の制御信号を受ける制御信号端子7と、入出力データDQを受けるデータ入出力端子8と、外部からのアドレス信号ADD、コマンド信号および入出力データDQの入力を受けて内部制御信号および内部データとしてそれぞれコントロール回路2およびデータ入出力回路DCに伝達するバッファ回路6とをさらに備える。
【0035】
図2は、本発明の実施の形態1に従う入力バッファ回路30の回路構成図である。なお、バッファ回路6は、入力バッファ回路30を含む。
【0036】
入力バッファ回路30は、差動増幅器11と、インバータ12,20および21とを含む。
【0037】
入力バッファ回路30は、入力バッファ回路10と比較して直列に接続されたインバータ12,20および21で構成されるタイミング調整回路をさらに含む点で異なる。その他の点は同様であるのでその説明は繰り返さない。
【0038】
インバータ20は、直列に接続されたトランジスタ22〜24を含む。トランジスタ22は、電源電圧VCCとノードN3との間に配置されそのゲートはインバータ12の出力信号VOの入力を受ける。トランジスタ23および24は、ノードN3と接地電圧GNDとの間に直列に接続される。トランジスタ23のゲートはインバータ12の出力信号VOの入力を受ける。トランジスタ24のゲートは、基準電圧信号Vrefの入力を受ける。
【0039】
このインバータ20は、ノードN3に伝達された信号を出力信号VORとして出力する。インバータ21は、インバータ20の出力信号VORの反転信号を出力信号VO♯として出力する。
【0040】
本発明の実施の形態1の動作について図3のタイミングチャートを用いて説明する。
【0041】
入力信号Vin、ノードN2に伝達される信号および出力信号VOについては図8で説明したのと同様である。
【0042】
出力信号VOは、上述したようにトランジスタの非線形特性に従って、「H」レベルへの立上りおよび「L」レベルの立下りにおいて位相差が生じる。
【0043】
時刻t4から遅延時間Δdt後の時刻t7において、インバータ20によって出力信号VOの反転信号VORが「H」レベルから「L」レベルに立ち下がり始める。
【0044】
ここで、インバータ20のトランジスタ24における通過電流が基準電圧信号Vrefにより調整される。
【0045】
具体的には、出力信号VOを反転して出力信号VORを出力するインバータ20において「H」レベルから「L」レベルへ立ち下がる遷移期間を調整する。これに従い時刻t8において出力信号VORが「L」レベルに立ち下がる。次に、時刻t5から遅延時間Δdt後の時刻t9に出力信号VOに追従して「H」レベルに立ち上がる。
【0046】
インバータ21は、インバータ20の出力信号VORを整形して出力信号VO#を出力する。
【0047】
結果として、時刻t7から遅延時間Δdt経過後の時刻t10において、出力信号VORの反転信号である出力信号VO#は、「L」レベルから「H」レベルに立ち上がろうとするが、出力信号VORの遷移期間に伴い遅延して遅延時間Δdk後の時刻t11に「L」レベルから「H」レベルに立ち上がる。また、時刻t9から遅延時間Δdt遅延した時刻t12において「H」レベルから「L」レベルに立ち下がる。また、時刻t13において、出力信号VORの立下りの遷移期間に伴い遅延して「L」レベルから「H」レベルに立ち上がる。
【0048】
上述したようにトランジスタの非線形特性に従いインバータ12の出力信号VOの信号波形に歪みが生じる。出力信号VOの「H」レベルの期間S0は、「L」レベルの期間S1と比較して、遷移期間に対応して生じる遅延時間分位相差が生じる。ここで、次段のインバータ20の通過電流を制御することにより、遷移期間に対応して生じる遅延時間分立上りのタイミングを遅らせることができる。これにより、当該「H」レベルの期間S0および「L」レベルの期間S1の位相差を補正するとともに、信号波形を整形して波形の歪みを抑制することができる。
【0049】
すなわちタイミング調整回路において、インバータ20の通過電流を制御することにより、「H」レベルおよび「L」レベル期間の位相差を補正し、歪みのある信号波形を整形して高速なデータ転送を実行することができる。
【0050】
ここで、インバータ20を構成するトランジスタ24について考える。
上述したように出力信号波形に生じる歪みは、差動増幅器を構成するトランジスタの非線形特性に起因するものである。
【0051】
一方、インバータの出力特性は、トランジスタのソースドレイン間電流Idsと次段のゲート容量Cによって決まる。次段のゲート容量Cは、電源電圧が変動してもほぼ一定の特性であるとみなすことができるため、結果としてインバータの出力特性もトランジスタのソースドレイン間電流Idsに依存する。
【0052】
したがって、差動増幅回路11において入力信号Vinおよび基準電圧信号Vrefの入力を受けるトランジスタ15および16と同じトランジスタ特性を有するトランジスタをトランジスタ24に適用し、基準電圧信号Vrefをトランジスタ24のゲートに入力する。そうすると、インバータ20において、出力信号VORが「H」レベルから「L」レベルに遷移する出力特性は、トランジスタ24の通過電流Idsに依存して生成される。これに伴い、ノードN2における、トランジスタ16の非線形特性に従う遷移期間と、ほぼ同じ遷移期間をトランジスタ24の電流を抑制することにより設定することができ、位相差を精度良く補正することができる。また、同じ基準で設計されたトランジスタを用いることにより、温度上昇に基づくトランジスタ特性の変動に対しても容易に対応することができる。なお、トランジスタのゲート幅については次段以降のゲート容量および差動増幅回路11におけるトランジスタの駆動能力に応じて調整する。
【0053】
なお、差動増幅回路11において入力信号および基準電圧が入力されるトランジスタは、本実施の形態ではNチャンネルMOSトランジスタについてのみ説明したが、NチャンネルMOSトランジスタとPチャンネルMOSトランジスタとを置換した構成においても本願発明の構成は同様に適用可能である。
【0054】
また、本実施の形態においては、トランジスタ24は、トランジスタ23と接地電圧GNDとの間に配置する構成について説明してきたが、かかる構成に限られず電源電圧VCCとトランジスタ22との間にトランジスタ24を配置する構成としてもよい。
【0055】
(実施の形態2)
本発明の実施の形態2では、実施の形態1の入力バッファ回路を構成するインバータに基づく遅延時間を短縮するとともに信号波形の立上りおよび立下りの位相差を補正し、歪みのある信号波形を整形することを目的とする。
【0056】
図4は、本発明の実施の形態2に従う入力バッファ回路40の回路構成図である。
【0057】
図4を参照して、入力バッファ回路40は、差動増幅器11と、インバータ12および20と、NOR回路50とを含む。
【0058】
入力バッファ回路40は、図2で示した実施の形態1の入力バッファ回路と比較してインバータ21の代わりにNOR回路50を含み、インバータ12,20とNOR回路50でタイミング調整回路が構成される点が異なる。
【0059】
NOR回路50は、ノードN2に伝達された信号と出力信号VORとのNOR論理演算結果を出力信号VOaとして出力する。
【0060】
本発明の実施の形態2の動作について図5のタイミングチャートを用いて説明する。
【0061】
入力信号Vin、ノードN2に伝達される信号、出力信号VOおよびVORについては図3および図8で説明したのと同様である。
【0062】
ここで、NOR回路50の出力信号である出力信号VOaについて考える。出力信号VOaは、NOR回路50に入力されるノードN2の電圧信号および出力信号VORのNOR論理演算結果に基づく信号である。
【0063】
出力信号VORは、ノードN2に伝達された信号をインバータ12および20の通過遅延時間である所定期間(2×Δdt)遅延させた信号である。
【0064】
ここで、NOR回路の出力信号VOaは、ノードN2の電圧信号が「L」レベルのときには、出力信号VORに従う出力波形を生成し、ノードN2の電圧信号が「H」レベルのときには、ノードN2の電圧信号に従う出力波形を生成する。
【0065】
具体的には、NOR回路50の出力信号VOaの立ち上がりは、出力信号VORの立下りに律則される。すなわち、出力信号VORの「H」レベルから「L」レベルに立ち下がり始める時刻t7に追従して、立ち上がろうとするが遷移期間に対応する遅延時間Δdk後の時刻t11aに出力信号VOaは、「H」レベルに立ち上がる。
【0066】
一方、NOR回路50の出力信号VOaの「H」レベルから「L」レベルへの立下りは、ノードN2に伝達される信号の立上りに律則される。すなわち、ノードN2に伝達される信号の「L」レベルから「H」レベルへ立上り始める時刻t1から遷移期間に伴い遅延してほぼ時刻t5に出力信号VOaは、「L」レベルに立ち下がる。また、同様にして次の出力信号VOaの「L」レベルから「H」レベルへの立上りは、出力信号VORの「H」レベルから「L」レベルへの遷移期間に伴い遅延した時刻t13aに「H」レベルに立ち上がる。
【0067】
上述したようにトランジスタの非線形特性に従いインバータ12の出力信号VOの信号波形に歪みが生じる。出力信号VOの「H」レベルの期間S0は、「L」レベルの期間S1と比較して、遷移期間に対応して生じる遅延時間分位相差が生じる。ここで、NOR回路を用いて遷移期間に対応して生じる遅延時間分立上りのタイミングを遅らせることができる。これにより、当該「H」レベルの期間S0および「L」レベルの期間S1の位相差を補正するとともに、信号波形を整形して歪みのある信号波形を抑制することができる。
【0068】
本実施の形態では、入力信号VINと比較した出力信号VOaの立上りの遅延時間は、インバータ2個による遅延時間(2×Δdt)と遷移期間に対応して生じる遅延時間Δdkとの和に相当する。一方、実施の形態1では、出力信号VOの立上りの遅延時間は、インバータ3個による遅延時間(3×Δdt)と遷移期間に対応して生じる遅延時間Δdkとの和に相当する。したがって、本構成とすることにより、遅延時間をより短縮することができ高速なデータ転送が可能となる。
【0069】
なお、本実施の形態2においては、NOR回路50を用いた構成について説明してきたが、NAND回路を用いた構成とすることも可能である。
【0070】
また、上記の実施の形態においては、半導体記憶装置に本発明の入力バッファ回路を適用した構成について説明してきたが、半導体記憶装置の適用に限定されるものではない。
【0071】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0072】
【発明の効果】
請求項1および2記載の半導体装置は、第1の内部ノードの出力信号の立上りおよび立下りの遷移期間を調整し、内部信号を生成するタイミング調整回路を設ける。これにより、差動増幅器を構成するトランジスタのトランジスタ特性に基づく入力信号の応答信号波形に生じる歪みすなわち2値的なデータ信号の位相差を補正することができ高速なデータ転送を実現することができる。
【0073】
請求項3記載の第2の内部ノードと接続制御部との間にトランジスタを配置し、そのゲートに所定電圧信号を入力して通過電流を制御することができる。かかる構成により簡易に制御回路を構成することができる。
【0074】
請求項4および5記載の半導体装置は、論理回路と第1の内部ノードに伝達される信号を遅延させて第2の内部ノードに出力する遅延回路とを設け、第1の内部ノードの電圧が第1の電圧に設定されるとき、論理回路は、第1の内部ノードが第1の電圧に設定されるのに応答して内部信号を生成し、第1の内部ノードの電圧が第2の電圧に設定されるとき、論理回路は、第1および第2の内部ノードの両方が第2の電圧に設定されるのに応答して内部信号を生成する。これにより第1および第2の内部ノードに伝達される信号によってそれぞれ内部信号の波形が律則され、波形を整形することができる。かかる構成により簡易にタイミング制御回路を構成することができる。
【図面の簡単な説明】
【図1】本発明の半導体装置1の全体構成図である。
【図2】本発明の実施の形態1に従う入力バッファ回路30の回路構成図である。
【図3】本発明の実施の形態1の動作を説明するタイミングチャート図である。
【図4】本発明の実施の形態2に従う入力バッファ回路の回路構成図である。
【図5】本発明の実施の形態2の動作を説明するタイミングチャート図である。
【図6】従来の入力バッファ回路の回路構成図である。
【図7】一般的なトランジスタのゲートソース間電圧Vgsとソースドレイン間電流Idsとの関係を示すトランジスタ特性図である。
【図8】入力信号Vinに応答して入力バッファ回路10から出力される出力信号VOのタイミングチャート図である。
【符号の説明】
1 半導体装置、2 コントロール回路、3 行選択回路、4 列選択回路、5 メモリセルアレイ、6 バッファ回路、7 制御信号端子、8 データ入出力端子、9 入出力制御回路、DC データ入出力回路。
【発明の属する技術分野】
本発明は、半導体装置に関し、特に入力バッファ回路の回路構成に関する。
【0002】
【従来の技術】
近年、CPU(Central Processing Unit)およびMPU(Micro Processor Unit)等の動作周波数の上昇に伴い、これらとメモリとを結ぶ論理インターフェイスの高速化が要求されている。この論理インターフェイスとしてSSTL(Stub Series Terminated Logic)インターフェイスとして設けられている入力バッファ回路が注目されている。
【0003】
図6は、外部入力信号に応答して内部信号を生成する従来の入力バッファ回路の回路構成図である。
【0004】
図6に示すように入力バッファ回路10は、入力信号Vinと基準電圧Vrefとのレベル差を増幅して出力する差動増幅器11と、差動増幅器11の出力信号を反転して出力するインバータ12とを含む。
【0005】
差動増幅器11は、電源電圧VCCとノードN0との間に配置されゲートがノードN0と接続されるトランジスタ13と、ノードN0とノードN1との間に配置されゲートが基準電圧Vrefの入力を受けるトランジスタ15と、電源電圧VCCとノードN2との間に配置されゲートがノードN0と接続されるトランジスタ14と、ノードN2とノードN1との間に配置されゲートが入力信号Vinの入力を受けるトランジスタ16とを含む。またノードN1から接地電圧GNDの方向へ一定の定電流が供給される。例えば、トランジスタ13および14は、PチャンネルMOSトランジスタで構成され、トランジスタ15および16は、NチャンネルMOSトランジスタで構成される。
【0006】
この差動増幅器11は、アナログバッファであり、トランジスタ15および16のゲート入力信号の電圧差に基づく電圧信号をノードN2に生成する。
【0007】
具体的には、この差動増幅器11は、カレントミラー回路を構成し、理想的には、トランジスタ15および16を流れる通過電流は基準電圧Vrefで定まる所定電流に設定される。入力信号Vinの変化に応答してトランジスタ16を通過する通過電流が変動しようとするがトランジスタ16を流れる通過電流は所定電流に設定されているため、通過電流が変動する代わりにトランジスタ16のドレインソース間電圧が変動し、増幅動作が行なわれる。すなわち、トランジスタに入力されるゲート電圧の変動に伴いノードN2の電圧が増幅され、増幅信号が出力される。
【0008】
インバータ12は、ノードN2に生成された信号の反転信号を出力信号VOとして内部回路等に出力する。
【0009】
なお、入力信号Vinの基準レベルとなる基準電圧Vrefは、入力信号Vinの「H」レベルの振幅レベルに相当する電圧レベルVhと「L」レベルの振幅レベルに相当する電圧レベルVlの中間値(Vh+Vl)/2に設定される。
【0010】
この入力バッファ回路10を構成する差動増幅器11は電気的に平行な対線構成であるため、基準電圧信号および入力信号の雑音成分が相殺される。これに伴い基準電圧信号と入力信号との電圧レベル差をより正確に検知することができる。この結果、小振幅の信号を用いてデータ伝送を実施することが可能となり高速なデータ転送の要求に応えることができる。
【0011】
【発明が解決しようとする課題】
一方、近年においてはデバイスの低電圧化の要求に伴い、入力信号Vinの電圧レベルが低下してきている。これに伴い、基準電圧Vrefの電圧レベルも低下してきている。したがって、基準電圧Vrefは、基準電圧Vrefの入力を受けるトランジスタの閾値付近に設定される場合が生じてきている。
【0012】
図7は、一般的なトランジスタのゲートソース間電圧Vgsとソースドレイン間電流Ids(以下、単に通過電流Idsとも称する)との関係を示すトランジスタ特性図である。
【0013】
図7を参照して、通過電流Idsは、閾値電圧Vthからゲートソース間電圧Vgsが増加するに従い2次曲線カーブを描くような非線型特性を示す。
【0014】
ここで、トランジスタの閾値付近において、ゲートソース間電圧が入力信号に応答して変動した場合、トランジスタの非線型特性に従い、基準の電圧レベルに対応する基準電流と通過電流Idsとの電流差は著しく異なる。具体的には、入力信号の電圧レベルが基準の電圧レベルよりも低いレベルである場合、電流差が非常に小さくなる。一方、入力電圧レベルが基準の電圧レベルよりも高いレベルである場合、電流差は非常に大きくなる。
【0015】
このトランジスタの非線形特性がカレントミラーアンプである差動増幅器11の増幅動作に従う出力信号波形に影響を及ぼす。
【0016】
図8は、入力信号Vinに応答して入力バッファ回路10から出力される出力信号VOのタイミングチャート図である。
【0017】
図8を参照して、入力信号Vinは、時刻t1に「H」レベルから「L」レベルに立下り、時刻t2において、「L」レベルから「H」レベルに立ち上がる。
【0018】
ノードN2に伝達される信号は、時刻t1において、入力信号Vinに追従して「L」レベルから「H」レベルに立ち上がり始める。
【0019】
入力信号Vinの電圧レベルが基準電圧Vrefよりも小さい場合、すなわちトランジスタのゲートに入力される入力電圧レベルが基準の電圧レベルよりも低い場合には、上述したようにトランジスタの電流変動は著しく小さい。差動増幅器11は、カレントミラー回路であるためかかる電流変動が電圧変動に置換される。したがって、ノードN2の電圧レベルは、時刻t1から所定の遷移期間経過後の時刻t3に「L」レベルから「H」レベルに立ち上げられる。
【0020】
この結果、インバータ21によってノードN2に伝達される信号を反転した出力信号VOの波形は、時刻t0から期間Δdt遅延した時刻t4において、「L」レベルから「H」レベルに立上る。「H」レベルから「L」レベルへの立下りは、ノードN2の電圧レベルの遷移期間に伴い遅延して時刻t5に立ち下がる。
【0021】
この結果として、図8に示されるように出力信号VOの信号波形に歪みが生じる。具体的には、外部信号の入力に応答する内部信号が生成される際に、「H」レベルの期間S0(時刻t4〜時刻t5)と「L」レベルの期間S1(時刻t5〜時刻t6)とが異なる。すなわち信号波形の立上り立下りにおいて位相差が生じることとなる。この位相差により、デバイスにおけるデータのセットアップ時間いわゆるセットアップホールドマージンを減少させてしまうこととなる。
【0022】
特にDDR−SDRAM(ダブルデータレートSDRAM)などの高速デバイスにおいてはクロック信号の立上がりおよび立下がりエッジでデータの取込を行なうため、かかるセットアップホールドマージンの減少は、高速なデータ転送の妨げとなる。
【0023】
このような信号波形の歪みを発生させない方式として、昇圧電源等を用いて入力信号Vinの「H」レベルに相当する電圧レベルVhを上昇させることにより、基準となる基準電圧Vrefの電圧レベルをトランジスタの閾値電圧に対して十分高い値に設定し、トランジスタの非線型特性に従う電流差の不均衡を軽減することが考えられるが、回路の消費電流を増大させてしまうこととなるため適用が困難である。
【0024】
また、トランジスタの閾値電圧を低下させて、閾値電圧の電圧レベルに対して基準電圧の電圧レベルを相対的に上昇させることにより、結果としてトランジスタの非線型特性に従う電流差の不均衡を軽減し、波形の歪みを抑制することも可能である。しかしながら、トランジスタの閾値電圧の低下は、トランジスタのオフ時のリーク電流の増大を招くことになり、トランジスタの閾値電圧を容易に下げることも困難である。
【0025】
本発明は、低消費電力化を図るとともに信号波形の位相差を補正することにより高速なデータ転送を可能とする半導体装置を提供する。
【0026】
【課題を解決するための手段】
本発明の半導体装置は、外部からの入力信号に応答して内部回路に内部信号を出力する入力バッファ回路を備え、入力バッファ回路は、所定の電圧レベルと入力信号の電圧レベルとの比較に応じて、第1の内部ノードの出力信号の電圧レベルを第1の電圧レベルおよび第2の電圧レベルのいずれかの方向へ向かって変化させる差動増幅器と、差動増幅器の出力信号を受け、出力信号の立上りおよび立下りの遷移期間の少なくともいずれか一方を調整し、内部回路に出力する内部信号を生成するためのタイミング調整回路とを備える。
【0027】
好ましくは、タイミング調整回路は、第1の内部ノードの電圧レベルに応じて第1の電圧と第2の内部ノードとの間を電気的に結合させる第1の接続制御部と、第1の内部ノードの電圧レベルに応じて第1の接続制御部と相補的に動作し、第2の電圧と第2の内部ノードとの間を電気的に結合させる第2の接続制御部と、第1および第2の接続制御部のいずれか一方を通過する通過電流を制御する制御部とを有し、第2の内部ノードに伝達された信号に応じて内部信号を生成する。
【0028】
特に、制御部は、所定の一方の接続制御部と第2の内部ノードとの間に配置されるトランジスタを有し、トランジスタは、ゲートに所定電圧の入力を受けて通過電流を制御する。
【0029】
好ましくは、タイミング調整回路は、第1の内部ノードに伝達された信号を遅延させて第2の内部ノードに出力するための遅延回路と、第1および第2の内部ノードに伝達された信号に応答して内部信号を生成する論理回路とを有し、遅延回路は、第1の内部ノードの電圧レベルに応じて動作し、第1の電圧と第2の内部ノードとを電気的に接続するための第1の接続制御部と、第1の内部ノードの電圧レベルに応じて第1の接続制御部と相補的に動作し、第2の電圧と第2の内部ノードとを電気的に接続するための第2の接続制御部と、第1および第2の接続制御部の所定の一方に対応して設けられ、所定の一方の接続制御部の通過電流を制限するための制御部とを有し、論理回路は、第1の内部ノードの電圧が第1の電圧に設定されるときには、第1の内部ノードが第1の電圧に設定されるのに応答して内部信号を生成し、かつ、第1の内部ノードの電圧が第2の電圧に設定されるときには、第1および第2の内部ノードの両方が第2の電圧に設定されるのに応答して内部信号を生成する。
【0030】
特に、制御部は、所定の一方の接続制御部と第2の内部ノードとの間に配置されるトランジスタを有し、トランジスタは、ゲートに所定電圧の入力を受けて通過電流を制御する。
【0031】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付しその説明は繰返さない。
【0032】
(実施の形態1)
図1は、本発明の半導体装置1の全体構成図である。
【0033】
半導体装置1は、内部制御信号に応答して半導体装置1の内部動作を制御するコントロール回路2と、行列状に配置された複数のメモリセルを有するメモリセルアレイ5と、内部アドレス信号をデコードしてメモリセル行の選択を実行する行選択回路3と、内部アドレス信号をデコードしてメモリセル列の選択を実行する列選択回路4と、列選択回路4の列選択結果に基づいてデータ信号線IOと結合する入出力制御回路9と、データ信号線IOとデータ入出力端子8との間でデータの授受を実行するデータ入出力回路DCとを備える。
【0034】
また、半導体装置1は、アドレス信号ADDおよびコマンド信号CMD等の制御信号を受ける制御信号端子7と、入出力データDQを受けるデータ入出力端子8と、外部からのアドレス信号ADD、コマンド信号および入出力データDQの入力を受けて内部制御信号および内部データとしてそれぞれコントロール回路2およびデータ入出力回路DCに伝達するバッファ回路6とをさらに備える。
【0035】
図2は、本発明の実施の形態1に従う入力バッファ回路30の回路構成図である。なお、バッファ回路6は、入力バッファ回路30を含む。
【0036】
入力バッファ回路30は、差動増幅器11と、インバータ12,20および21とを含む。
【0037】
入力バッファ回路30は、入力バッファ回路10と比較して直列に接続されたインバータ12,20および21で構成されるタイミング調整回路をさらに含む点で異なる。その他の点は同様であるのでその説明は繰り返さない。
【0038】
インバータ20は、直列に接続されたトランジスタ22〜24を含む。トランジスタ22は、電源電圧VCCとノードN3との間に配置されそのゲートはインバータ12の出力信号VOの入力を受ける。トランジスタ23および24は、ノードN3と接地電圧GNDとの間に直列に接続される。トランジスタ23のゲートはインバータ12の出力信号VOの入力を受ける。トランジスタ24のゲートは、基準電圧信号Vrefの入力を受ける。
【0039】
このインバータ20は、ノードN3に伝達された信号を出力信号VORとして出力する。インバータ21は、インバータ20の出力信号VORの反転信号を出力信号VO♯として出力する。
【0040】
本発明の実施の形態1の動作について図3のタイミングチャートを用いて説明する。
【0041】
入力信号Vin、ノードN2に伝達される信号および出力信号VOについては図8で説明したのと同様である。
【0042】
出力信号VOは、上述したようにトランジスタの非線形特性に従って、「H」レベルへの立上りおよび「L」レベルの立下りにおいて位相差が生じる。
【0043】
時刻t4から遅延時間Δdt後の時刻t7において、インバータ20によって出力信号VOの反転信号VORが「H」レベルから「L」レベルに立ち下がり始める。
【0044】
ここで、インバータ20のトランジスタ24における通過電流が基準電圧信号Vrefにより調整される。
【0045】
具体的には、出力信号VOを反転して出力信号VORを出力するインバータ20において「H」レベルから「L」レベルへ立ち下がる遷移期間を調整する。これに従い時刻t8において出力信号VORが「L」レベルに立ち下がる。次に、時刻t5から遅延時間Δdt後の時刻t9に出力信号VOに追従して「H」レベルに立ち上がる。
【0046】
インバータ21は、インバータ20の出力信号VORを整形して出力信号VO#を出力する。
【0047】
結果として、時刻t7から遅延時間Δdt経過後の時刻t10において、出力信号VORの反転信号である出力信号VO#は、「L」レベルから「H」レベルに立ち上がろうとするが、出力信号VORの遷移期間に伴い遅延して遅延時間Δdk後の時刻t11に「L」レベルから「H」レベルに立ち上がる。また、時刻t9から遅延時間Δdt遅延した時刻t12において「H」レベルから「L」レベルに立ち下がる。また、時刻t13において、出力信号VORの立下りの遷移期間に伴い遅延して「L」レベルから「H」レベルに立ち上がる。
【0048】
上述したようにトランジスタの非線形特性に従いインバータ12の出力信号VOの信号波形に歪みが生じる。出力信号VOの「H」レベルの期間S0は、「L」レベルの期間S1と比較して、遷移期間に対応して生じる遅延時間分位相差が生じる。ここで、次段のインバータ20の通過電流を制御することにより、遷移期間に対応して生じる遅延時間分立上りのタイミングを遅らせることができる。これにより、当該「H」レベルの期間S0および「L」レベルの期間S1の位相差を補正するとともに、信号波形を整形して波形の歪みを抑制することができる。
【0049】
すなわちタイミング調整回路において、インバータ20の通過電流を制御することにより、「H」レベルおよび「L」レベル期間の位相差を補正し、歪みのある信号波形を整形して高速なデータ転送を実行することができる。
【0050】
ここで、インバータ20を構成するトランジスタ24について考える。
上述したように出力信号波形に生じる歪みは、差動増幅器を構成するトランジスタの非線形特性に起因するものである。
【0051】
一方、インバータの出力特性は、トランジスタのソースドレイン間電流Idsと次段のゲート容量Cによって決まる。次段のゲート容量Cは、電源電圧が変動してもほぼ一定の特性であるとみなすことができるため、結果としてインバータの出力特性もトランジスタのソースドレイン間電流Idsに依存する。
【0052】
したがって、差動増幅回路11において入力信号Vinおよび基準電圧信号Vrefの入力を受けるトランジスタ15および16と同じトランジスタ特性を有するトランジスタをトランジスタ24に適用し、基準電圧信号Vrefをトランジスタ24のゲートに入力する。そうすると、インバータ20において、出力信号VORが「H」レベルから「L」レベルに遷移する出力特性は、トランジスタ24の通過電流Idsに依存して生成される。これに伴い、ノードN2における、トランジスタ16の非線形特性に従う遷移期間と、ほぼ同じ遷移期間をトランジスタ24の電流を抑制することにより設定することができ、位相差を精度良く補正することができる。また、同じ基準で設計されたトランジスタを用いることにより、温度上昇に基づくトランジスタ特性の変動に対しても容易に対応することができる。なお、トランジスタのゲート幅については次段以降のゲート容量および差動増幅回路11におけるトランジスタの駆動能力に応じて調整する。
【0053】
なお、差動増幅回路11において入力信号および基準電圧が入力されるトランジスタは、本実施の形態ではNチャンネルMOSトランジスタについてのみ説明したが、NチャンネルMOSトランジスタとPチャンネルMOSトランジスタとを置換した構成においても本願発明の構成は同様に適用可能である。
【0054】
また、本実施の形態においては、トランジスタ24は、トランジスタ23と接地電圧GNDとの間に配置する構成について説明してきたが、かかる構成に限られず電源電圧VCCとトランジスタ22との間にトランジスタ24を配置する構成としてもよい。
【0055】
(実施の形態2)
本発明の実施の形態2では、実施の形態1の入力バッファ回路を構成するインバータに基づく遅延時間を短縮するとともに信号波形の立上りおよび立下りの位相差を補正し、歪みのある信号波形を整形することを目的とする。
【0056】
図4は、本発明の実施の形態2に従う入力バッファ回路40の回路構成図である。
【0057】
図4を参照して、入力バッファ回路40は、差動増幅器11と、インバータ12および20と、NOR回路50とを含む。
【0058】
入力バッファ回路40は、図2で示した実施の形態1の入力バッファ回路と比較してインバータ21の代わりにNOR回路50を含み、インバータ12,20とNOR回路50でタイミング調整回路が構成される点が異なる。
【0059】
NOR回路50は、ノードN2に伝達された信号と出力信号VORとのNOR論理演算結果を出力信号VOaとして出力する。
【0060】
本発明の実施の形態2の動作について図5のタイミングチャートを用いて説明する。
【0061】
入力信号Vin、ノードN2に伝達される信号、出力信号VOおよびVORについては図3および図8で説明したのと同様である。
【0062】
ここで、NOR回路50の出力信号である出力信号VOaについて考える。出力信号VOaは、NOR回路50に入力されるノードN2の電圧信号および出力信号VORのNOR論理演算結果に基づく信号である。
【0063】
出力信号VORは、ノードN2に伝達された信号をインバータ12および20の通過遅延時間である所定期間(2×Δdt)遅延させた信号である。
【0064】
ここで、NOR回路の出力信号VOaは、ノードN2の電圧信号が「L」レベルのときには、出力信号VORに従う出力波形を生成し、ノードN2の電圧信号が「H」レベルのときには、ノードN2の電圧信号に従う出力波形を生成する。
【0065】
具体的には、NOR回路50の出力信号VOaの立ち上がりは、出力信号VORの立下りに律則される。すなわち、出力信号VORの「H」レベルから「L」レベルに立ち下がり始める時刻t7に追従して、立ち上がろうとするが遷移期間に対応する遅延時間Δdk後の時刻t11aに出力信号VOaは、「H」レベルに立ち上がる。
【0066】
一方、NOR回路50の出力信号VOaの「H」レベルから「L」レベルへの立下りは、ノードN2に伝達される信号の立上りに律則される。すなわち、ノードN2に伝達される信号の「L」レベルから「H」レベルへ立上り始める時刻t1から遷移期間に伴い遅延してほぼ時刻t5に出力信号VOaは、「L」レベルに立ち下がる。また、同様にして次の出力信号VOaの「L」レベルから「H」レベルへの立上りは、出力信号VORの「H」レベルから「L」レベルへの遷移期間に伴い遅延した時刻t13aに「H」レベルに立ち上がる。
【0067】
上述したようにトランジスタの非線形特性に従いインバータ12の出力信号VOの信号波形に歪みが生じる。出力信号VOの「H」レベルの期間S0は、「L」レベルの期間S1と比較して、遷移期間に対応して生じる遅延時間分位相差が生じる。ここで、NOR回路を用いて遷移期間に対応して生じる遅延時間分立上りのタイミングを遅らせることができる。これにより、当該「H」レベルの期間S0および「L」レベルの期間S1の位相差を補正するとともに、信号波形を整形して歪みのある信号波形を抑制することができる。
【0068】
本実施の形態では、入力信号VINと比較した出力信号VOaの立上りの遅延時間は、インバータ2個による遅延時間(2×Δdt)と遷移期間に対応して生じる遅延時間Δdkとの和に相当する。一方、実施の形態1では、出力信号VOの立上りの遅延時間は、インバータ3個による遅延時間(3×Δdt)と遷移期間に対応して生じる遅延時間Δdkとの和に相当する。したがって、本構成とすることにより、遅延時間をより短縮することができ高速なデータ転送が可能となる。
【0069】
なお、本実施の形態2においては、NOR回路50を用いた構成について説明してきたが、NAND回路を用いた構成とすることも可能である。
【0070】
また、上記の実施の形態においては、半導体記憶装置に本発明の入力バッファ回路を適用した構成について説明してきたが、半導体記憶装置の適用に限定されるものではない。
【0071】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0072】
【発明の効果】
請求項1および2記載の半導体装置は、第1の内部ノードの出力信号の立上りおよび立下りの遷移期間を調整し、内部信号を生成するタイミング調整回路を設ける。これにより、差動増幅器を構成するトランジスタのトランジスタ特性に基づく入力信号の応答信号波形に生じる歪みすなわち2値的なデータ信号の位相差を補正することができ高速なデータ転送を実現することができる。
【0073】
請求項3記載の第2の内部ノードと接続制御部との間にトランジスタを配置し、そのゲートに所定電圧信号を入力して通過電流を制御することができる。かかる構成により簡易に制御回路を構成することができる。
【0074】
請求項4および5記載の半導体装置は、論理回路と第1の内部ノードに伝達される信号を遅延させて第2の内部ノードに出力する遅延回路とを設け、第1の内部ノードの電圧が第1の電圧に設定されるとき、論理回路は、第1の内部ノードが第1の電圧に設定されるのに応答して内部信号を生成し、第1の内部ノードの電圧が第2の電圧に設定されるとき、論理回路は、第1および第2の内部ノードの両方が第2の電圧に設定されるのに応答して内部信号を生成する。これにより第1および第2の内部ノードに伝達される信号によってそれぞれ内部信号の波形が律則され、波形を整形することができる。かかる構成により簡易にタイミング制御回路を構成することができる。
【図面の簡単な説明】
【図1】本発明の半導体装置1の全体構成図である。
【図2】本発明の実施の形態1に従う入力バッファ回路30の回路構成図である。
【図3】本発明の実施の形態1の動作を説明するタイミングチャート図である。
【図4】本発明の実施の形態2に従う入力バッファ回路の回路構成図である。
【図5】本発明の実施の形態2の動作を説明するタイミングチャート図である。
【図6】従来の入力バッファ回路の回路構成図である。
【図7】一般的なトランジスタのゲートソース間電圧Vgsとソースドレイン間電流Idsとの関係を示すトランジスタ特性図である。
【図8】入力信号Vinに応答して入力バッファ回路10から出力される出力信号VOのタイミングチャート図である。
【符号の説明】
1 半導体装置、2 コントロール回路、3 行選択回路、4 列選択回路、5 メモリセルアレイ、6 バッファ回路、7 制御信号端子、8 データ入出力端子、9 入出力制御回路、DC データ入出力回路。
Claims (5)
- 外部からの入力信号に応答して内部回路に内部信号を出力する入力バッファ回路を備え、
前記入力バッファ回路は、
所定の電圧レベルと前記入力信号の電圧レベルとの比較に応じて、第1の内部ノードの出力信号の電圧レベルを第1の電圧レベルおよび第2の電圧レベルのいずれかの方向へ向かって変化させる差動増幅器と、
前記差動増幅器の前記出力信号を受け、前記出力信号の立上りおよび立下りの遷移期間の少なくともいずれか一方を調整し、前記内部回路に出力する前記内部信号を生成するためのタイミング調整回路とを備える、半導体装置。 - 前記タイミング調整回路は、
前記第1の内部ノードの電圧レベルに応じて前記第1の電圧と第2の内部ノードとの間を電気的に結合させる第1の接続制御部と、
前記第1の内部ノードの電圧レベルに応じて前記第1の接続制御部と相補的に動作し、前記第2の電圧と前記第2の内部ノードとの間を電気的に結合させる第2の接続制御部と、
前記第1および第2の接続制御部のいずれか一方を通過する通過電流を制御する制御部とを有し、
前記第2の内部ノードに伝達された信号に応じて前記内部信号を生成する、請求項1記載の半導体装置。 - 前記制御部は、所定の一方の接続制御部と前記第2の内部ノードとの間に配置されるトランジスタを有し、
前記トランジスタは、ゲートに前記所定電圧の入力を受けて前記通過電流を制御する、請求項2記載の半導体装置。 - 前記タイミング調整回路は、
前記第1の内部ノードに伝達された信号を遅延させて第2の内部ノードに出力するための遅延回路と、
前記第1および第2の内部ノードに伝達された信号に応答して前記内部信号を生成する論理回路とを有し、
前記遅延回路は、
前記第1の内部ノードの電圧レベルに応じて動作し、前記第1の電圧と前記第2の内部ノードとを電気的に接続するための第1の接続制御部と、
前記第1の内部ノードの電圧レベルに応じて前記第1の接続制御部と相補的に動作し、前記第2の電圧と前記第2の内部ノードとを電気的に接続するための第2の接続制御部と、
前記第1および第2の接続制御部の所定の一方に対応して設けられ、前記所定の一方の接続制御部の通過電流を制限するための制御部とを有し、
前記論理回路は、前記第1の内部ノードの電圧が前記第1の電圧に設定されるときには、前記第1の内部ノードが前記第1の電圧に設定されるのに応答して前記内部信号を生成し、かつ、前記第1の内部ノードの電圧が前記第2の電圧に設定されるときには、前記第1および第2の内部ノードの両方が前記第2の電圧に設定されるのに応答して前記内部信号を生成する、請求項1記載の半導体装置。 - 前記制御部は、所定の一方の接続制御部と前記第2の内部ノードとの間に配置されるトランジスタを有し、
前記トランジスタは、ゲートに前記所定電圧の入力を受けて前記通過電流を制御する、請求項4記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002170071A JP2004015714A (ja) | 2002-06-11 | 2002-06-11 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002170071A JP2004015714A (ja) | 2002-06-11 | 2002-06-11 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004015714A true JP2004015714A (ja) | 2004-01-15 |
Family
ID=30436445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002170071A Withdrawn JP2004015714A (ja) | 2002-06-11 | 2002-06-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004015714A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007096484A (ja) * | 2005-09-27 | 2007-04-12 | Hitachi Ltd | 論理回路 |
JP2012004620A (ja) * | 2010-06-14 | 2012-01-05 | Toshiba Corp | 半導体集積回路 |
US8742822B2 (en) | 2012-08-16 | 2014-06-03 | Kabushiki Kaisha Toshiba | Level shift circuit |
US9214202B2 (en) | 2014-05-12 | 2015-12-15 | Samsung Electronics Co., Ltd. | Input buffer and memory device including the same |
JP2022003734A (ja) * | 2020-06-23 | 2022-01-11 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | 入力レシーバ |
-
2002
- 2002-06-11 JP JP2002170071A patent/JP2004015714A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007096484A (ja) * | 2005-09-27 | 2007-04-12 | Hitachi Ltd | 論理回路 |
JP2012004620A (ja) * | 2010-06-14 | 2012-01-05 | Toshiba Corp | 半導体集積回路 |
US8742822B2 (en) | 2012-08-16 | 2014-06-03 | Kabushiki Kaisha Toshiba | Level shift circuit |
US9214202B2 (en) | 2014-05-12 | 2015-12-15 | Samsung Electronics Co., Ltd. | Input buffer and memory device including the same |
JP2022003734A (ja) * | 2020-06-23 | 2022-01-11 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | 入力レシーバ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111954905B (zh) | 用于时钟的负载循环失真校正的设备及方法 | |
JP2002094366A (ja) | 半導体装置 | |
JP2012133887A (ja) | 半導体メモリのコラム選択信号制御装置及び方法 | |
US9124253B2 (en) | Methods and apparatuses for duty cycle preservation | |
US7449953B2 (en) | Input buffer design using common-mode feedback (CMFB) | |
KR20220011904A (ko) | 클럭 분배 네트워크 및 이를 이용하는 반도체 장치 및 반도체 시스템 | |
US6707728B2 (en) | Signal delay control circuit in a semiconductor memory device | |
US6847559B2 (en) | Input buffer circuit of a synchronous semiconductor memory device | |
JP2004055099A (ja) | 差動増幅回路およびそれを用いた半導体記憶装置 | |
JP2004135098A (ja) | 出力データのスルーレート制御方式 | |
KR20010039393A (ko) | 부스팅 커패시터를 구비하는 입력버퍼 회로 | |
KR100416625B1 (ko) | 기준전압 변동을 감소시키는 차동 타입의 입출력 버퍼 | |
US6741121B2 (en) | Differential amplifier common mode noise compensation | |
JP2000306385A (ja) | 半導体メモリ装置の相補型差動入力バッファ | |
US8471635B2 (en) | Bias circuit and amplifier providing constant output current for a range of common mode inputs | |
JP2004015714A (ja) | 半導体装置 | |
JP3449465B2 (ja) | 入力回路及び半導体集積回路装置 | |
JP2011146101A (ja) | 半導体装置、データ伝送システム、及び半導体装置の制御方法 | |
US10783097B1 (en) | Receiver, receiving circuit, semiconductor apparatus, and semiconductor system including the receiver | |
JPH11214978A (ja) | 半導体装置 | |
US6704242B2 (en) | Semiconductor integrated circuit | |
JP2002246892A (ja) | 入力バッファ回路 | |
JPH07262781A (ja) | 半導体集積回路 | |
KR100562649B1 (ko) | 입력 신호 리시버 및 입력 신호 감지 방법 | |
JP2002258956A (ja) | 電圧制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050906 |