CN108449081A - 一种电平转换电路及装置 - Google Patents
一种电平转换电路及装置 Download PDFInfo
- Publication number
- CN108449081A CN108449081A CN201810166275.0A CN201810166275A CN108449081A CN 108449081 A CN108449081 A CN 108449081A CN 201810166275 A CN201810166275 A CN 201810166275A CN 108449081 A CN108449081 A CN 108449081A
- Authority
- CN
- China
- Prior art keywords
- voltage
- capacitance
- switch triode
- circuit
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
本发明提供一种电平转换电路及装置,用于提高电平转换电路的转换速度。该电路包括:第一电压偏置电路,第一开关三极管,第二开关三极管,第二电压偏置电路,第一信号耦合电路和第二信号耦合电路;所述第一偏置电压被提供给所述第一开关三极管的栅极及所述第一信号耦合电路的第一端;所述第一开关三极管的第一端与第二参考电压连接;所述第二电压偏置电路用于产生第二偏置电压,所述第二偏置电压被提供给所述第二开关三极管的栅极及所述第二信号耦合电路的第二端;所述第一开关三极管的第二端和所述第二开关三极管的第一端连接;所述第一信号耦合电路的第二端和第二信号耦合电路的第一端连接。所述第二开关三极管的第二端接第四参考电压。
Description
技术领域
本发明涉及电路领域,尤其涉及一种电平转换电路及装置。
背景技术
在流水线型模数转换器中,通常应用到电平转换电路,用于实现高低电平信号的转换,而随着对流水线型模数转换器的速度指标的要求越来越高,加快电平转换电路的速度也成了提高流水线型模数转换器的速度的手段之一。
在现有技术中,采用的电平转换电路如图1所示,包括PMOS(P-Mental-Oxide-Semiconductor,P型金属-氧化物-半导体)管T1,PMOS管T2,NMOS(N-Mental-Oxide-Semiconductor,N型金属-氧化物-半导体)管T3,NMOS管T4及反相器,其中,T1的源极与T2的源极均与电源正极AVDD连接,T1的漏极与T2的栅极连接,T1的栅极与T2的漏极连接,T3的栅极与方波产生电路的输出端clk连接,T3的源极与T4的源极连接并接地,T3的漏极与T1的漏极连接;T4的栅极通过反相器与T3的栅极连接,T4的漏极与T2的漏极连接,并作为电平转换电路的输出端clkout与负载连接。具体的工作原理为:假设AVDD的值为2V,方波产生电路输出的信号的最低电压值为0V,最高电压值为1V,则当clk=0V时,则T3的栅极电压为0V,T3截止,而T4的栅极电压通过反相器转换为1V,则T4导通,此时clkout=0V,此时由于T1的栅极电压小于源极电压,则T1导通,T2的栅极电压为AVDD=2V,则T2截止;当clk=1V时,由于T3的栅极电压大于源极电压,则T3导通,T4截止,T3的漏极电压与T2的栅极电压为0,由于T2的栅极电压小于源极电压,则T2导通,此时clkout=AVDD=2V,而T1截止,从而完成电平信号的转换。
但在上述实现过程中,在clk从零变为最高电压时,T1、T2和T3之间状态改变的先后顺序是:先T3导通,然后T2才能导通,最后T1从导通变为截止。也就是说,在T3从截止变为导通的过程中,存在T3和T1同时导通的状态,所以T3的漏极电压不能立即变为0V,而是从AVDD的一个中间值逐渐变为0V,这样会导致T2的导通速度变慢,进而导致clkout从零变为AVDD的速度变慢,即降低了电平转换电路的转换速度。
发明内容
本发明的实施例提供一种电平转换电路及装置,用于提高电平转换电路的转换速度。
为达到上述目的,本发明的实施例采用如下技术方案:
本发明提供一种转换电路,包括:第一电压偏置电路,第一开关三极管,第二开关三极管,第二电压偏置电路,第一信号耦合电路和第二信号耦合电路;所述第一电压偏置电路用于产生第一偏置电压,所述第一偏置电压被提供给所述第一开关三极管的栅极及所述第一信号耦合电路的第一端;所述第一开关三极管的第一端与第二参考电压连接;所述第二电压偏置电路用于产生第二偏置电压,所述第二偏置电压被提供给所述第二开关三极管的栅极及所述第二信号耦合电路的第二端;所述第一开关三极管的第二端和所述第二开关三极管的第一端连接;所述第一信号耦合电路的第二端和第二信号耦合电路的第一端连接,并接输入电压;所述第二开关三极管的第二端接第四参考电压。
在可选的技术方案中,所述第一电压偏置电路包括第一等效二极管,所述第一等效二极管基于第一参考电压生成所述第一偏置电压。
在可选的技术方案中,所述第一等效二极管的阴极接所述第一参考电压,所述第一等效二极管的阳极由所述第一开关三极管的栅极与所述第一信号耦合电路的第一端连接构成
在可选的技术方案中,第一开关三极管的第二端与所述第二开关三极管的第一端相连,输出转换电压。
在可选的技术方案中,所述第二电压偏置电路包括第二等效二极管,所述第二等效二极管基于第二参考电压生成所述第二偏置电压。
在可选的技术方案中,所述第二等效二极管的阳极与所述第二信号耦合电路的第二端和所述第三开关三极管的栅极连接,所述等效二极管的阴极用于接收第三参考电压。
在可选的技术方案中,所述第一信号耦合电路包括第一电容,所述第一电容的第一端被连接至所述第一信号耦合电路的第一端,所述第一电容的第二端被连接至所述第一信号耦合电路的第二端;所述第二信号耦合电路包括第二电容,所述第二电容的第一端被连接至所述第二信号耦合电路的第一端,所述第二电容的第二端被连接至所述第二信号耦合电路的第二端。
在可选的技术方案中,所述转换电路还包括:反相器,所述反相器的输出端与所述输入电压连接,所述反相器,用于输出所述输入电压。
在可选的技术方案中,所述反相器的输入端连接时钟电压信号。
在可选的技术方案中,所述第二开关三极管的第二端接地。
在可选的技术方案中,所述第一等效二极管包括一个或多个二极管或三极管。所述第二等效二极管包括一个或多个二极管或三极管。
在可选的技术方案中,所述第一开关三极管和第二开关三极管为MOS管,PNP管或NPN管。
采用本发明实施例的转换电路时,可使得输入电压在零与第一电压之间切换;V2-G1-W1≤V1<V2-W1;W2<V3≤G2+W2;其中,V1、V2、V3分别是所述第一参考电压、所述第二参考电压、所述第三参考电压;W1为所述第一电压偏置电路的导通压降,G1为所述第一开关三极管的阈值电压,G2为所述第二开关三极管的阈值电压,W2为所述第二电压偏置电路的导通压降;所述第一电压大于所述第一电压偏置电路的导通压降,且第一电压大于所述第二开关三极管的阈值电压,且第一电压大于所述第一开关三极管的阈值电压;在输入电压为零时,第二开关三极管处于亚阈值状态,但还是截止;而当输入电压从零变为第一电压时,第二开关三极管从亚阈值状态转变为导通,并使得电平转换电路输出电压为0V,从而实现了电压从输入电压的第一电压到输出0V的转换。这样,由于在输入电压为零时,0<VQ2栅-VQ2二≤G2,第二开关三极管处于亚阈值状态,所以在输入电压由零变为第一电压时,只要第二开关三极管的第一端电压与栅极电压的差从0V到G2间的一个值变化到大于第二开关三极管的阈值电压G2就可以使得第二开关三极管立即导通,而无需从0V过度至亚阈值状态再到完全导通状态,最终提高了电平转换电路的切换速度。进一步的,根据电容的特征可知,当电容接收到瞬间跳变信号时,具有无延时作用,所以本发明中的第一电容和第二电容在接收到的信号为从零变为第一电压或者从第一电压变为零时,均具有无延时作用,进一步提高了电平转换电路的切换速度。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中的一种电平转换电路的示意图;
图2为本发明实施例提供的一种电平转换电路的示意图;
图3为本发明实施例提供的另一种电平转换电路的示意图;
图4为本发明实施例提供的另一种电平转换电路的示意图。
附图标记:
D1—第一等效二极管;D2—第二等效二极管;Q1—第一开关三极管;Q2—第二开关三极管;C1—第一电容;C2—第二电容;F—反相器。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为了便于描述,本发明所有实施例中各种电压均按照如下简写方式表示:V1、V2、V3分别是第一参考电压、第二参考电压、第三参考电压;W1、W2分别为第一等效二极管的导通压降、第二等效二极管的导通压降;G1、G2分别为第一开关三极管的阈值电压、第二开关三极管的阈值电压;C1上表示第一电容的上极板电压;C1下表示第一电容的下极板电压;C1上-下表示第一电容的上极板和下极板的电压差;C2上表示第二电容的上极板电压;C2下表示第二电容的下极板电压;C2下-上表示第一电容的下极板和上极板的电压差;VD1阳表示第一等效二极管的阳极电压;VD1阴表示第一等效二极管的阴极电压;VD2阳表示第二等效二极管的阳极电压;VD2阴表示第二等效二极管的阴极电压;VQ1栅表示第一开关三极管的栅极电压;VQ1一表示第一开关三极管的第一端电压;VQ1二表示第一开关三极管的第二端电压;VQ2栅表示第二开关三极管的栅极电压;VQ2一表示第二开关三极管的第一端电压;VQ2二表示第二开关三极管的第二端电压。
需要说明的是,在本发明实施例的图2、图3和图4中,第一电容的第一端是分别与第一等效二极管的阳极和第一开关三极管的栅极连接的极板,即第一电容的上极板;第一电容的第二端是与输入电压连接的极板,即第一电容的下极板。第二电容的第一端是与输入电压连接的极板,即第二电容的上极板;第二电容的第二端是分别于第二等效二极管的阴极和第二开关三极管的栅极连接的极板,即第二电容的下极板。
本发明实施例提供一种电平转换电路,如图2所示,包括第一等效二极管,第一开关三极管,第二开关三极管,第二等效二极管,第一电容和第二电容。
所述第一等效二极管的阴极与第一参考电压连接,所述第一等效二极管的阳极分别于所述第一开关三极管的栅极连接及所述第一电容的第一端连接;所述第一开关三极管的第一端与第二参考电压连接,所述第一开关三极管的第二端和所述第二开关三极管的第一端均与所述输出电压连接;所述第一电容的第二端和第二电容的第一端均与输入电压连接;所述第二电容的第二端分别与所述第二等效二极管的阴极和所述第二开关三极管的栅极连接;所述第二开关三极管的第二端接地,所述第二等效二极管的阳极与所述第三参考电压连接;
其中,V2-G1-W1≤V1<V2-W1;W2<V3≤G2+W2;所述输入电压在零与第一电压之间切换;所述第一电压大于所述第一等效二极管的导通压降,且第一电压大于所述第二开关三极管的阈值电压,且第一电压大于所述第一开关三极管的阈值电压。
当所述输入电压为零时,第一等效二极管的阳极与阴极截止,第二等效二极管的阳极与阴极导通。
具体的,当输入电压为零时,由于第一等效二极管反偏,所以第一等效二极管的阳极与阴极截止。
具体的,当输入电压为零时,由于第二等效二极管存在漏电流,所以第二等效二极管的阳极与阴极导通,第二等效二极管的阴极电压VD2阴=V3-W2,又因为第二开关三极管的栅极与第二等效二极管的阴极连接,则第二开关三极管的栅极电压VQ2栅=VD2阴=V3-W2;由于第二开关三极管的第二端接地,VQ2二=0V,则第二开关三极管的栅极电压与第二开关三极管的第二端电压的差VQ2栅-VQ2二=VQ2栅=V3-W2;而W2<V3≤G2+W2,则0<VQ2栅-VQ2二≤G2,所以此时第二开关三极管处于亚阈值状态,但第二开关三极管的第一端与第二端还是截止。
当所述输入电压从零变为第一电压时,所述第一等效二极管的阳极与阴极导通;所述第一开关三极管的栅极和第一端的电压差的绝对值不大于所述第一开关三极管的阈值电压,所述第一开关三极管的第一端与第二端截止;所述第二等效二极管的阳极与阴极的电压差不大于所述第二等效二极管的导通压降,所述第二等效二极管的阳极与阴极截止;所述第二开关三极管的栅极和第二端的电压差的绝对值大于所述第二开关三极管的阈值电压,所述第二开关三极管的第一端与第二端导通,使得所述输出电压为零。
具体的,当输入电压从零变为第一电压时,由于所述第一电容的第二端(即第一电容的下极板)与输入电压连接,则第一电容的第二端电压(即第一电容的下极板电压C1下)从零变为第一电压;为了保证第一电容两端电压差不变,所以第一电容的第一端电压(即第一电容的上极板电压C1上)也增大第一电压;由于第一等效二极管的阳极与第一电容的第一端(即第一电容的上极板)连接,所以第一等效二极管的阳极电压VD1阳增大第一电压;由于第一等效二极管的阴极电压VD1阴不变,第一等效二极管的阳极电压VD1阳增大第一电压,并且第一电压大于第一等效二极管的导通压降W1,所以第一等效二极管的阳极与阴极导通。
具体的,在输入电压从零变为第一电压时,第一等效二极管的阳极与阴极导通,第一等效二极管的阳极电压等于第一等效二极管的阴极电压加上第一等效二极管的导通压降,即VD1阳=VD1阴+W1,由于第一等效二极管的阴极与第一参考电压V1连接,所以第一等效二极管的阴极电压VD1阴=V1,那么第一等效二极管的阳极电压VD1阳=VD1阴+W1=V1+W1;由于第一开关三极管的栅极与第一等效二极管的阳极连接,则第一开关三极管的栅极电压VQ1栅=VD1阳=V1+W1;由于第一开关三极管的第一端与第二参考电压V2连接,第一开关三极管的第一端电压VQ1一=V2,则第一开关三极管的第一端电压与第一开关三极管的栅极电压的差VQ1一-VQ1栅=V2-(V1+W1)=V2-V1-W1,而V2-G1-W1≤V1<V2-W1,则0<VQ1一-VQ1栅≤G1,所以此时第一开关三极管处于亚阈值状态,但第一开关三极管的第一端与第二端还是截止。
具体的,因为在输入电压为零时,第二电容的第一端(即第二电容的上极板)与输入电压连接,第二电容的第一端电压(即第二电容的上极板电压)C2上=0V;并且在输入电压为零时,第二等效二极管的阳极与阴极导通,第二等效二极管的阴极电压VD2阴=VD2阳-W2,又因为第二等效二极管的阳极与第三参考电压V3连接,VD2阳=V3,所以第二等效二极管的阴极电压VD2阴=V3-W2,由于第二电容的第二端(即第二电容的下极板)与第二等效二极管的阴极连接,则第二电容的第二端电压(即第二电容的下极板电压)C2下=VD2阴=V3-W2;所以在输入电压为零时,第二电容的第二端电压与第二电容的第一端电压的差,即C2下-C2上=V3-W2-0=V3-W2。当输入电压从零变为第一电压时,第二电容的第一端(即第二电容的上极板)与输入电压连接,第二电容的第一端电压(即第二电容的上极板电压)C2上从0V变为第一电压,为了保证第二电容两端电压差C2下-C2上=V3-W2不变,所以第二电容的第二端电压(即第二电容的下极板电压C2下)也增大第一电压,C2下=V3-W2+第一电压;由于第二等效二极管的阴极与第二电容的第二端(即第二电容的下极板)连接,所以第二等效二极管的阴极电压VD2阴=C2下=V3-W2+第一电压,同时由于第二等效二极管的阳极与第三参考电压V3连接,第二等效二极管的阳极电压VD2阳=V3,所以第二等效二极管的阳极电压与第二等效二极管的阴极电压的差VD2阳-VD2阴=V3-(V3-W2+第一电压)=W2-第一电压;由于VD2阳-VD2阴=W2-第一电压<W2,所以第二等效二极管的阳极与阴极截止。
具体的,当输入电压从零变为第一电压时,通过上一段的分析可知,第二电容的第二端电压(即第二电容的下极板电压)C2下=V3-W2+第一电压,由于第二电容的第二端(即第二电容的下极板)与第二开关三极管的栅极连接,第二开关三极管的栅极电压等于第二电容的第二端电压(即第二电容的下极板电压),即VQ2栅=C2下=V3-W2+第一电压,又由于第二开关三极管的第二端接地,第二开关三极管的第二端电压VQ2二=0V,所以第二开关三极管的栅极电压与第二开关三极管的第二端电压的差VQ2栅-VQ2二=V3-W2+第一电压-0=V3-W2+第一电压;由于W2<V3≤G2+W2,所以第一电压<VQ2栅-VQ2二≤G2+第一电压,又由于第一电压大于所述第二开关三极管的阈值电压G2,所以VQ2栅-VQ2二>G2,第二开关三极管的第一端与第二端导通。又因为第二开关三极管的第一端与输出电压连接,输出电压等于第二开关三极管的第二端电压,所以输出电压为0V。
需要说明的是,输入电压是信号产生电路产生的,而信号产生电路可以为现有技术中的方波信号产生电路,具体电路可参考现有技术中的方波信号产生电路,本发明在此不再赘述。
本发明只是在某一时刻输入电压为零或最高电压时,对电平转换电路进行了分析,至于其他时刻的电平转换电路的分析,与此时刻类似,在此不再赘述。
本发明实施例提供一种电平转换电路,包括:第一等效二极管,第一开关三极管,第二开关三极管,第二等效二极管,第一电容和第二电容;并且,所述输入电压在零与第一电压之间切换;V2-G1-W1≤V1<V2-W1;W2<V3≤G2+W2所述第一电压大于所述第一等效二极管的导通压降,且第一电压大于所述第二开关三极管的阈值电压,且第一电压大于所述第一开关三极管的阈值电压。在输入电压为零时,第二开关三极管处于亚阈值状态,但还是截止;而当输入电压从零变为第一电压时,第二开关三极管从亚阈值状态转变为导通,并使得电平转换电路输出电压为0V,从而实现了电压从输入电压的第一电压到输出0V的转换。这样,由于在输入电压为零时,0<VQ2栅-VQ2二≤G2,第二开关三极管处于亚阈值状态,所以在输入电压由零变为第一电压时,只要第二开关三极管的第一端电压与栅极电压的差从0V到G2间的一个值变化到大于第二开关三极管的阈值电压G2就可以使得第二开关三极管立即导通,而无需从0V过度至亚阈值状态再到完全导通状态,最终提高了电平转换电路的切换速度。进一步的,根据电容的特征可知,当电容接收到瞬间跳变信号时,具有无延时作用,所以本发明中的第一电容和第二电容在接收到的信号为从零变为第一电压或者从第一电压变为零时,均具有无延时作用,进一步提高了电平转换电路的切换速度。
进一步的,当所述输入电压从所述第一电压变为零时,第一等效二极管的阳极与阴极的电压差不大于所述第一等效二极管的导通压降,所述第一等效二极管的阳极与阴极截止;所述第一开关三极管的栅极和第一端的电压差的绝对值大于所述第一开关三极管的阈值电压,所述第一开关三极管的第一端与第二端导通;所述第二等效二极管的阳极与阴极的电压差等于所述第二等效二极管的导通压降,所述第二等效二极管处于预导通状态;所述第二开关三极管的栅极和第二端的电压差的绝对值不大于所述第二开关三极管的阈值电压,所述第二开关三极管的第一端与第二端截止,使得所述输出电压为第二参考电压。
具体的,当输入电压从零变为第一电压时,由于第一电容的第二端(即第一电容的下极板)与输入电压连接,所以第一电容的第二端电压(即第一电容的下极板电压)C1下=第一电压;并且当输入电压从零变为第一电压时,第一等效二极管的阳极与阴极导通,由于第一等效二极管的阴极与第一参考电压V1连接,第一等效二极管的阴极电压VD1阴=V1,则第一等效二极管的阳极电压VD1阳=V1+W1;由于第一电容的第一端(即第一电容的上极板)与第一等效二极管的阳极连接,所以第一电容的第一端电压(即第一电容的上极板电压)C1上=VD1阳=V1+W1;所以第一电容的上极板和下极板的电压差C1上-下=C1上-C1下=V1+W1-第一电压。在输入电压从第一电压变为零时,第一电容的下极板电压为零,C1下=0V,而为了保证第一电容的电压不突变,即第一电容的上极板和下极板的电压差C1上-下=V1+W1-第一电压,则第一电容的上极板电压C1上=V1+W1-第一电压;由于第一等效二极管的阳极与第一电容的第一端(即第一电容的上极板)连接,则第一等效二极管的阳极电压VD1阳=C1上=V1+W1-第一电压,第一等效二极管的阳极与第一等效二极管的阴极电压的差VD1阳-VD1阴=V1+W1-第一电压-V1=W1-第一电压<W1,所以第一等效二极管的阳极与阴极截止。
具体的,由上一段中的分析可知,当输入电压从第一电压变为零时,第一电容的上极板电压C1上=V1+W1-第一电压,由于第一开关三极管的栅极与第一电容的第一端(第一电容的上极板)连接,则第一开关三极管的栅极电压VQ1栅=C1上=V1+W1-第一电压;又由于第一开关三极管的第一端与第二参考电压V2连接,第一开关三极管的第一端电压VQ1一=V2,所以第一开关三极管的第一端电压与第一开关三极管的栅极电压的差VQ1一-VQ1栅=V2-(V1+W1-第一电压),又因为V2-G1-W1≤V1<V2-W1,所以第一电压<VQ1一-VQ1栅≤G1+第一电压;由于第一电压大于所述第一开关三极管的阈值电压G1,则G1<VQ1一-VQ1栅,所以第一开关三极管的第一端和第二端导通。由于第一开关三极管的第一端与第二参考电压连接,且第一开关三极管的第二端与输出电压连接,所以输出电压为第二参考电压。
具体的,由上述分析可知,在输入电压为零时,第二电容的第二端电压与第二电容的第一端电压的差,即C2下-C2上=V3-W2。在输入电压从第一电压变为零时,第二电容的第一端(即第二电容的上极板)与输入电压连接,第二电容的第一端电压(即第二电容的上极板电压)C2上从第一电压变为0V,为了保证第二电容两端电压差C2下-C2上=V3-W2不变,则第二电容的第二端电压(即第二电容的下极板电压)C2下=V3-W2;由于第二等效二极管的阴极与第二电容的第二端(即第二电容的下极板)连接,所以第二等效二极管的阴极电压VD2阴=C2下=V3-W2,同时由于第二等效二极管的阳极与第三参考电压V3连接,第二等效二极管的阳极电压VD2阳=V3,所以第二等效二极管的阳极电压与第二等效二极管的阴极电压的差VD2阳-VD2阴=V3-(V3-W2)=W2;由于VD2阳-VD2阴=W2,所以第二等效二极管处于预导通状态。
具体的,由上一段分析可知,在输入电压从第一电压变为零时,第二电容的第二端电压(即第二电容的下极板电压)C2下=V3-W2;由于第二开关三极管的栅极与第二电容的第二端(即第二电容的下极板)连接,所以第二开关三极管的栅极电压VQ2栅=C2下=V3-W2,同时由于第二开关三极管的第二端接地,第二开关三极管的第二端电压VQ2二=0V,所以第二开关三极管的栅极电压与第二开关三极管的第二端电压的差VQ2栅-VQ2二=V3-W2-0=V3-W2;由于W2<V3≤G2+W2,所以0<VQ2栅-VQ2二≤G2,所以第二开关三极管处于亚阈值状态,第二开关三极管的第一端和第二端截止。
进一步的,V1=V2-G1-W1;V3=G2+W2。
当输入电压为零时,根据上述对图2的分析可知,由于第二等效二极管存在漏电流,所以第二等效二极管的阳极与阴极导通。此时,第二开关三极管的栅极电压VQ2栅=VD2阴=V3-W2;由于第二开关三极管的第二端接地,VQ2二=0V,则第二开关三极管的栅极电压与第二开关三极管的第二端电压的差VQ2栅-VQ2二=VQ2栅=V3-W2;而V3=G2+W2,则VQ2栅-VQ2二=G2,所以此时第二开关三极管处于预导通状态。
所以,在V3=G2+W2的情况下,当输入电压为零时,第二开关三极管处于预导通状态,并且在输入电压从零变为第一电压时第二开关三极管的第一端与第二端导通,输出电压为0V。此时第二开关三极管可以从预导通状态直接变为导通状态,也就是说,一旦输入电压变化,第二开关三极管立即导通,而无需从0V过度至亚阈值状态再到完全导通状态,进一步提高了电平转换电路的切换速度。
当输入电压从零变为第一电压时,第一等效二极管的阳极与阴极导通。由于第一等效二极管的阳极与阴极导通,VD1阳=VD1阴+W1=V1+W1;则第一开关三极管的栅极电压VQ1栅=VD1阳=V1+W1;由于第一开关三极管的第一端电压VQ1一=V2,则第一开关三极管的第一端电压与第一开关三极管的栅极电压的差VQ1一-VQ1栅=V2-(V1+W1)=V2-V1-W1,而V1=V2-G1-W1,则VQ1一-VQ1栅=G1,所以此时第一开关三极管处于预导通状态。
所以,在V1=V2-G1-W1的情况下,当输入电压从零变为第一电压时,第一开关三极管处于预导通状态,并且在输入电压从第一电压变为零时第一开关三极管的第一端和第二端导通,输出电压为第二参考电压。此时第一开关三极管可以从预导通状态直接变为导通状态,也就是说,一旦输入电压变化,第一开关三极管立即导通,而无需从0V过度至亚阈值状态再到完全导通状态,进一步提高了电平转换电路的切换速度。
进一步的,如图3所示,所述电路还包括:反相器。
所述反相器的输出端与所述输入电压连接,用于输出所述输入电压。
需要说明的是,由于输入电压产生后,传输至电平转换电路的过程中,可能存在损耗,使得输入电压的零电压与最高电压之间的上升沿与下降沿变缓,在输入电压前加入反相器,使输入电压上升沿与下降沿的变化加快,进而加快了输入电压的切换速度。
当输入反相器的电压维持高电压时,反相器输出的电压维持零。
当输入反相器的电压从高电压变为零时,经反相器处理后的输入电压由零变为第一电压。
当输入反相器的电压从零变为高电压时,经反相器处理后的输入电压由第一电压变为零。
进一步的,如图4所示,所述第一等效二极管包括第一PMOS管(P-Mental-Oxide-Semiconductor,P型金属-氧化物-半导体管),第一开关三极管包括:第二PMOS管,所述第二开关三极管包括第一NMOS管(N-Mental-Oxide-Semiconductor,N型金属-氧化物-半导体管),所述第二等效二极管包括:第二NMOS管。
其中,所述第一PMOS管的栅极和漏极连接作为所述第一等效二极管的阴极,所述第一PMOS管的源极作为所述第一等效二极管的阳极。所述第二PMOS管的栅极作为所述第一开关三极管的栅极,所述第二PMOS管的源极作为所述第一开关三极管的第一端;所述第二PMOS管的漏极作为所述第一开关三极管的第二端。所述第一NMOS管的漏极作为所述第二开关三极管的第一端;所述第一NMOS管的源极作为所述第二开关三极管的第二端;所述第一NMOS管的栅极作为所述第二开关三极管的栅极。所述第二NMOS管的源极作为所述第二等效二极管的阴极;所述第二NMOS管的栅极和漏极连接作为所述第二等效二极管的阳极。
当输入反相器的电压维持高电压时,反相器输出的电压维持零,根据上述对图2的分析可知,第一PMOS管的源极与栅极漏极所在的一端截止;第二NMOS管的栅极漏极所在的一端和源极导通,并且第一NMOS管处于亚阈值状态,但第一NMOS管的漏极与源极还是截止。
进一步的,当输入反相器的电压从高电压变为零,经反相器处理后的输入电压由零变为第一电压时,根据上述对图2的分析可知,第一PMOS管的源极与栅极漏极所在的一端导通;第二PMOS管处于亚阈值状态,但第二PMOS管的源极与漏极还是截止;第二NMOS管的栅极漏极所在的一端与源极截止;第一NMOS管的漏极与源极导通,又因为第一NMOS管的源极接地,第一NMOS管的漏极与输出电压连接,所以输出电压等于第一NMOS管的源极电压,输出电压为0V。
进一步的,当输入反相器的电压从零变为输入电压的最高电压,经反相器处理后的输入电压由第一电压变为零时,根据上述对图2的分析可知,第一PMOS管的源极与栅极漏极所在一端截止;第二PMOS管的源极和漏极导通,由于第二PMOS管的源极与第二参考电压连接,且第二PMOS管的漏极与输出电压连接,所以输出电压为第二参考电压;第二NMOS管处于预导通状态;第一NMOS管处于亚阈值状态,第一NMOS管的漏极和源极截止。
需要说明的是,第一PMOS管的栅极和漏极连接,第一PMOS管等效为二极管,用于给第二PMOS管的栅极提供偏置电压;第二NMOS管的栅极和漏极连接,第一PMOS管等效于二极管,用于给第一NMOS管的栅极提供偏置电压。
需要说明的是,第一等效二极管还可以为二极管,第一开关三极管还可以为PNP三极管,第二开关三极管还可以为NPN三极管,第二等效二极管还可以为二极管。
需要说明的是,本发明提供的电平转换电路中包括的开关组合还可以为:第一等效二极管为二极管,第一开关三极管为PNP三极管,第二开关三极管为NPN三极管,第二等效二极管为二极管;还可以为:第一等效二极管为二极管,第一开关三极管为PMOS管,第二开关三极管为NMOS三极管,第二等效二极管为二极管;还可以为:第一等效二极管为PMOS管,第一开关三极管为PNP管,第二开关三极管为NPN三极管,第二等效二极管为NMOS管,本发明对此不做限制。
进一步的,所述第一电容的容值减所述第二PMOS管的栅极的寄生电容的容值小于预设值。
其中,所述预设值为大于零的值。
具体的,根据电容的特征可知,电容的体积与电容的容值成正比,当电容的容值越大,电容的体积也越大;当电容的容值越小,电容的体积也越小,所以为了降低电平转换电路的体积,本发明选取的第一电容的容值在大于第二PMOS管的栅极的寄生电容的容值的前提下,越小越好。
进一步的,所述第二电容的容值减所述第一NMOS管的栅极的寄生电容的容值小于所述预设值。
具体的,根据电容的特征可知,电容的体积与电容的容值成正比,当电容的容值越大,电容的体积也越大;当电容的容值越小,电容的体积也越小,所以为了进一步降低电平转换电路的体积,本发明选取的第二电容的容值在大于第一NMOS管的栅极的寄生电容的容值的前提下,越小越好。
本发明实施例提供一种电平转换电路,包括:第一等效二极管,第一开关三极管,第二开关三极管,第二等效二极管,第一电容和第二电容;并且,所述输入电压在零与第一电压之间切换;V2-G1-W1≤V1<V2-W1;W2<V3≤G2+W2;其中,V1、V2、V3分别是所述第一参考电压、所述第二参考电压、所述第三参考电压;W1为所述第一等效二极管的导通压降,G1为所述第一开关三极管的阈值电压,G2为所述第二开关三极管的阈值电压,W2为所述第二等效二极管的导通压降;所述第一电压大于所述第一等效二极管的导通压降,且第一电压大于所述第二开关三极管的阈值电压,且第一电压大于所述第一开关三极管的阈值电压。在输入电压从零变为第一电压时,第一开关三极管处于亚阈值状态,但第一开关三极管的第一端与第二端还是截止;而当输入电压从第一电压变为零时,第一开关三极管从亚阈值状态转变为导通,并使得电平转换电路输出电压为第二参考电压,从而实现了电压从输入电压的0V到输出第二参考电压的转换。这样,由于在输入电压从零变为第一电压时,0<VQ1一-VQ1栅≤G1,第一开关三极管处于亚阈值状态,所以在输入电压由第一电压变为零时,只要第一开关三极管的第一端电压与栅极电压的差从0V到G1间的一个值变化到大于第一开关三极管的阈值电压G1就可以使得第一开关三极管立即导通,而无需从0V过度至亚阈值状态再到完全导通状态,最终提高了电平转换电路的切换速度。进一步的,第一电容的容值减第二PMOS管的栅极的寄生电容的容值小于预设值,且第二电容的容值减第一NMOS管的栅极的寄生电容的容值小于预设值,从而降低了电平转换电路的体积,结构简单。
本发明实施例提供一种电子设备,包括上述实施例所述的电平转换电路。
其中,所述电子设备可以为模数转换器,或者时钟电路等。
本发明实施例提供一种电子设备,包括电平转换电路,电平转换电路包括:第一等效二极管,第一开关三极管,第二开关三极管,第二等效二极管,第一电容和第二电容;并且,所述输入电压在零与第一电压之间切换;V2-G1-W1≤V1<V2-W1;W2<V3≤G2+W2;所述第一电压大于所述第一等效二极管的导通压降,且第一电压大于所述第二开关三极管的阈值电压,且第一电压大于所述第一开关三极管的阈值电压。在输入电压为零时,第二开关三极管处于亚阈值状态,但还是截止;而当输入电压从零变为第一电压时,第二开关三极管从亚阈值状态转变为导通,并使得电平转换电路输出电压为0V,从而实现了电压从输入电压的第一电压到输出0V的转换。这样,由于在输入电压为零时,0<VQ2栅-VQ2二≤G2,第二开关三极管处于亚阈值状态,所以在输入电压由零变为第一电压时,只要第二开关三极管的第一端电压与栅极电压的差从0V到G2间的一个值变化到大于第二开关三极管的阈值电压G2就可以使得第二开关三极管立即导通,而无需从0V过度至亚阈值状态再到完全导通状态,最终提高了电平转换电路的切换速度。进一步的,根据电容的特征可知,当电容接收到瞬间跳变信号时,具有无延时作用,所以本发明中的第一电容和第二电容在接收到的信号为从零变为第一电压或者从第一电压变为零时,均具有无延时作用,进一步提高了电平转换电路的切换速度。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统,装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理包括,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元,可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-Only Memory,简称ROM)、随机存取存储器(Random Access Memory,简称RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (14)
1.一种转换电路,其特征在于,包括:第一电压偏置电路,第一开关三极管,第二开关三极管,第二电压偏置电路,第一信号耦合电路和第二信号耦合电路;
所述第一电压偏置电路用于产生第一偏置电压,所述第一偏置电压被提供给所述第一开关三极管的栅极及所述第一信号耦合电路的第一端;
所述第一开关三极管的第一端与第二参考电压连接;
所述第二电压偏置电路用于产生第二偏置电压,所述第二偏置电压被提供给所述第二开关三极管的栅极及所述第二信号耦合电路的第二端;
所述第一开关三极管的第二端和所述第二开关三极管的第一端连接;
所述第一信号耦合电路的第二端和第二信号耦合电路的第一端连接,并接收输入电压;
所述第二开关三极管的第二端接第四参考电压。
2.如权利要求1所述的转换电路,其特征在于,所述第一电压偏置电路包括第一等效二极管,所述第一等效二极管基于第一参考电压生成所述第一偏置电压。
3.如权利要求2所述的转换电路,其特征在于,所述第一等效二极管的阴极接收所述第一参考电压,所述第一等效二极管的阳极输出所述第一偏置电压。
4.如权利要求2所述的转换电路,其特征在于,所述第一等效二极管包括一个或多个二极管或三极管。
5.如权利要求1所述的转换电路,其特征在于,第一开关三极管的第二端与所述第二开关三极管的第一端相连,输出转换电压。
6.如权利要求1所述的转换电路,其特征在于,所述第二电压偏置电路包括第二等效二极管,所述第二等效二极管基于第二参考电压生成所述第二偏置电压。
7.如权利要求6所述的转换电路,其特征在于,所述第二等效二极管的阳极接收所述第三参考电压,所述第二等效二极管的阴极输出所述第二偏置电压。
8.如权利要求7所述的转换电路,其特征在于,所述第二等效二极管包括一个或多个二极管或三极管。
9.如权利要求1所述的信号转换电路,其特征在于,所述第一信号耦合电路包括第一电容,所述第一电容的第一端被连接至所述第一信号耦合电路的第一端,所述第一电容的第二端被连接至所述第一信号耦合电路的第二端;所述第二信号耦合电路包括第二电容,所述第二电容的第一端被连接至所述第二信号耦合电路的第一端,所述第二电容的第二端被连接至所述第二信号耦合电路的第二端。
10.如权利要求1所述的转换电路,其特征在于,所述转换电路还包括:反相器,所述反相器的输出端与所述输入电压连接,所述反相器,用于输出所述输入电压。
11.如权利要求10所述的转换电路,其特征在于,所述反相器的输入端连接时钟电压信号。
12.如权利要求1所述的转换电路,其特征在于,所述第二开关三极管的第二端接地。
13.如权利要求1-12任一项所述的转换电路,其特征在于,所述第一开关三极管和第二开关三极管为MOS管,PNP管或NPN管。
14.一种电子设备,其特征在于,包括上述权利要求1-13任一项所述的转换电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810166275.0A CN108449081A (zh) | 2015-05-29 | 2015-05-29 | 一种电平转换电路及装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510287692.7A CN104868904B (zh) | 2015-05-29 | 2015-05-29 | 一种电平转换电路及装置 |
CN201810166275.0A CN108449081A (zh) | 2015-05-29 | 2015-05-29 | 一种电平转换电路及装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510287692.7A Division CN104868904B (zh) | 2015-05-29 | 2015-05-29 | 一种电平转换电路及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108449081A true CN108449081A (zh) | 2018-08-24 |
Family
ID=53914467
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510287692.7A Active CN104868904B (zh) | 2015-05-29 | 2015-05-29 | 一种电平转换电路及装置 |
CN201810166275.0A Pending CN108449081A (zh) | 2015-05-29 | 2015-05-29 | 一种电平转换电路及装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510287692.7A Active CN104868904B (zh) | 2015-05-29 | 2015-05-29 | 一种电平转换电路及装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9577617B2 (zh) |
CN (2) | CN104868904B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018093483A (ja) * | 2016-11-29 | 2018-06-14 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置及び電子機器 |
CN109756222B (zh) * | 2017-11-03 | 2022-12-20 | 展讯通信(上海)有限公司 | 一种电平转换电路以及芯片系统 |
CN110739960A (zh) * | 2019-10-18 | 2020-01-31 | 四川中微芯成科技有限公司 | 一种提高转换速度的电平转换电路及电子设备 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6351138B1 (en) * | 2001-03-22 | 2002-02-26 | Pericom Semiconductor Corp. | Zero-DC-power active termination with CMOS overshoot and undershoot clamps |
US6429743B2 (en) * | 2000-07-17 | 2002-08-06 | Mitsubishi Denki Kabushiki Kaisha | Signal conversion circuit for stable differential amplification and semiconductor device provided with the same as input buffer |
US20030227316A1 (en) * | 2002-06-10 | 2003-12-11 | Mitsubishi Denki Kabushiki Kaisha | Level conversion circuit converting logic level of signal |
US6686899B2 (en) * | 2000-11-22 | 2004-02-03 | Hitachi, Ltd. | Display device having an improved voltage level converter circuit |
US6714046B2 (en) * | 2001-06-26 | 2004-03-30 | Seiko Epson Corporation | Level shifter and electro-optical apparatus incorporating the same |
CN1499723A (zh) * | 2002-11-06 | 2004-05-26 | 统宝光电股份有限公司 | 利用基极偏压的电平转换器 |
CN101242180A (zh) * | 2008-03-14 | 2008-08-13 | 威盛电子股份有限公司 | 电压电平转换电路与电压电平转换方法 |
CN201113972Y (zh) * | 2007-10-19 | 2008-09-10 | 深圳市同洲电子股份有限公司 | 一种电平转换电路 |
CN202085150U (zh) * | 2011-02-15 | 2011-12-21 | 深圳创维数字技术股份有限公司 | 一种电平转换设备 |
CN103280948A (zh) * | 2013-06-05 | 2013-09-04 | 广州金升阳科技有限公司 | 一种脉冲调制磁隔离驱动电路 |
US8542051B2 (en) * | 2010-11-30 | 2013-09-24 | Fujitsu Semiconductor Limited | Level shift circuit and semiconductor device |
US20140247082A1 (en) * | 2010-01-27 | 2014-09-04 | Solaredge Technologies, Ltd. | Fast Voltage Level Shifter Circuit |
-
2015
- 2015-05-29 CN CN201510287692.7A patent/CN104868904B/zh active Active
- 2015-05-29 CN CN201810166275.0A patent/CN108449081A/zh active Pending
-
2016
- 2016-05-27 US US15/167,127 patent/US9577617B2/en active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6429743B2 (en) * | 2000-07-17 | 2002-08-06 | Mitsubishi Denki Kabushiki Kaisha | Signal conversion circuit for stable differential amplification and semiconductor device provided with the same as input buffer |
US6686899B2 (en) * | 2000-11-22 | 2004-02-03 | Hitachi, Ltd. | Display device having an improved voltage level converter circuit |
US6351138B1 (en) * | 2001-03-22 | 2002-02-26 | Pericom Semiconductor Corp. | Zero-DC-power active termination with CMOS overshoot and undershoot clamps |
US6714046B2 (en) * | 2001-06-26 | 2004-03-30 | Seiko Epson Corporation | Level shifter and electro-optical apparatus incorporating the same |
US20030227316A1 (en) * | 2002-06-10 | 2003-12-11 | Mitsubishi Denki Kabushiki Kaisha | Level conversion circuit converting logic level of signal |
CN1499723A (zh) * | 2002-11-06 | 2004-05-26 | 统宝光电股份有限公司 | 利用基极偏压的电平转换器 |
CN201113972Y (zh) * | 2007-10-19 | 2008-09-10 | 深圳市同洲电子股份有限公司 | 一种电平转换电路 |
CN101242180A (zh) * | 2008-03-14 | 2008-08-13 | 威盛电子股份有限公司 | 电压电平转换电路与电压电平转换方法 |
US20140247082A1 (en) * | 2010-01-27 | 2014-09-04 | Solaredge Technologies, Ltd. | Fast Voltage Level Shifter Circuit |
US8542051B2 (en) * | 2010-11-30 | 2013-09-24 | Fujitsu Semiconductor Limited | Level shift circuit and semiconductor device |
CN202085150U (zh) * | 2011-02-15 | 2011-12-21 | 深圳创维数字技术股份有限公司 | 一种电平转换设备 |
CN103280948A (zh) * | 2013-06-05 | 2013-09-04 | 广州金升阳科技有限公司 | 一种脉冲调制磁隔离驱动电路 |
Also Published As
Publication number | Publication date |
---|---|
CN104868904A (zh) | 2015-08-26 |
US20160352312A1 (en) | 2016-12-01 |
US9577617B2 (en) | 2017-02-21 |
CN104868904B (zh) | 2018-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102208909B (zh) | 电平转换电路 | |
CN203261303U (zh) | 用于mosfet开关器件电压选择的设备 | |
CN108449081A (zh) | 一种电平转换电路及装置 | |
CN101873125A (zh) | 一种复位电路 | |
CN100557939C (zh) | 用于高速数模转换器中电流源开关的电压限幅器 | |
CN104901681A (zh) | 一种vdd耐压cmos的2vdd电平转换电路 | |
CN103888126A (zh) | 一种实用的电平转换电路 | |
CN207541584U (zh) | 具有稳压功能的计算机 | |
CN108900081A (zh) | 一种控制负压输出的电路 | |
CN106489240A (zh) | 场效应晶体管驱动器 | |
CN204392224U (zh) | 实现低压到高压的转换电路 | |
CN104917492A (zh) | 一种cmos振荡器 | |
CN204376867U (zh) | 低功耗逻辑电路及具有该逻辑电路的或非门、与非门和反相器 | |
CN201557088U (zh) | 一种具有高驱动能力的脉冲输出电路 | |
CN208739028U (zh) | 一种控制负压输出的电路 | |
CN104299647A (zh) | 负压转换电路 | |
CN203086437U (zh) | 电平转换电路 | |
CN103856198A (zh) | 电平转换器 | |
CN202121517U (zh) | 用于移相控制电路的死区时间调节电路 | |
CN102571074B (zh) | 电压顺序输出电路 | |
CN101494450A (zh) | 电平转移电路 | |
CN207559971U (zh) | 电平转换电路 | |
CN104836438A (zh) | 一种开关电路装置及驱动电路 | |
CN104333370A (zh) | 基于四二值时钟的qbc20电路 | |
CN110233615A (zh) | 一种硬件防水电容触摸按键buf电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |