KR970707445A - 전압 검지 회로, 파워 온.오프 리세트 회로 및 반도체 장치(Voltage Detection Circuit, Power-ON/OFF Reset Circuit, and Semiconductor Device) - Google Patents
전압 검지 회로, 파워 온.오프 리세트 회로 및 반도체 장치(Voltage Detection Circuit, Power-ON/OFF Reset Circuit, and Semiconductor Device) Download PDFInfo
- Publication number
- KR970707445A KR970707445A KR1019970702613A KR19970702613A KR970707445A KR 970707445 A KR970707445 A KR 970707445A KR 1019970702613 A KR1019970702613 A KR 1019970702613A KR 19970702613 A KR19970702613 A KR 19970702613A KR 970707445 A KR970707445 A KR 970707445A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- signal
- node
- detecting
- circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/145—Indicating the presence of current or voltage
- G01R19/155—Indicating the presence of voltage
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electronic Switches (AREA)
- Dram (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
게이트 및 드레인이 제1노드에 접속된 제1MOS 트랜지스터와, 게이트가 상기 제1노드에, 드레인이 제3노드에 각각 접속된 제2MOS 트랜지스터와, 상기 제1노드와 제2노드 사이에 접속된 제1저항체와, 상기 제2노드와 접지 전압 단자 사이에 접속된 제2저항체와, 상기 제2노드에 입력단이 접속되고, 제4노드를 출력단으로 하며, 상기 제3노드와 접지 전압 단자 사이에 접속되어 제1부정회로와 상기 제4노드에 입력단이 접속되며, 제5노드를 출력단으로 하는 제2부정 회로를 갖고, 저소비 전력으로 안정되게 전압을 검지할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예로서의 전압 검지 회로의 구성도, 제2도는 본 발명의 제1실시예의 전원 전압과 출력 전압 신호의 관계를 도시한 도면, 제3도는 본 발명의 제1실시예의 전원 전압과 소비 전류의 관계를 도시한 도면.
Claims (21)
- 게이트 및 드레인이 제1노드에 접속된 제1MOS 트랜지스터와, 게이트가 상기 제1노드에, 드레인이 제3노드에 각각 접속된 제2MOS 트랜지스터와, 상기 제1노드와 제2노드 사이에 접속된 제1저항체와, 상기 제2노드와 접지 전압 단자 사이에 접속된 제2저항체와, 상기 제2노드에 입력단이 접속되고 제4노드를 출력단으로 하며, 상기 제3노드와 접지 전압 단자 사이에 접속되는 제1부정회로와, 상기 제4노드에 입력단이 접속되고 제5노드를 출력단으로 하는 제2부정 회로를 갖는 것을 특징으로 하는 전압 검지 회로.
- 게이트 및 드레인이 제1노드에 접속된 제1MOS 트랜지스터와, 게이트가 상기 제1노드에, 드레인이 제3노드에 각각 접속된 제2MOS 트랜지스터와, 상기 제1노드와 제2노드 사이에 접속된 제1저항체와, 상기 제2노드와 접지 전압 단자 사이에 접속된 제2저항체와, 상기 제2노드에 입력단이 접속되고 제4노드를 출력단으로 하며 상기 제3노드와 접지 전압 단자 사이에 접속되는 제1부정회로와, 상기 제4노드에 입력단이 접속되고 제5노드를 출력단으로 하는 제2부정 회로와, 접지 전압 단자 또는 전원 전압 단자와 상기 제4노드 사이에 접속되고 게이트가 상기 제5노드에 접속된 제3MOS 트랜지스터를 갖는 것을 특징으로 하는 전압 검지 회로.
- 제2항에 있어서, 제1, 제2, 제3MOS 트랜지스터가 P채널형 MOS 트랜지스터이며, 상기 제3MOS 트랜지스터의 소스가 전원 전압 단자에 접속되어 있는 것을 특징으로 하는 전압 검지 회로.
- 제1전압을 검지하여 제1신호를 출력하는 제1전압 검지 회로와, 상기 제1전압보다 낮은 제2전압을 검지하여 제2신호를 출력하는 제2전압 검지 회로를 포함하고, 상기 제1전압 검지 회로가 게이트 및 드레인이 제1노드에 접속된 제1P채널형 MOS 트랜지스터와, 게이트가 상기 제1노드에, 드레인이 제3노드에 각각 접속된 제2P채널형 MOS 트래지스터와, 상기 제1노드와 제2노드 사이에 접속된 제1저항체와, 상기 제2노드와 접지 전압 사이에 접속된 제2저항체와, 상기 제3노드와 접지 전압 단자 사이에 접속되고, 상기 제2노드를 입력단으로 하며 제4노드를 출력단으로 하는 부정 회로와, 접지 전압 단자 또는 전원 전압 단자와 상기 제4노드 사이에 접속되고, 상기 제2전압 검지 회로에 의한 상기 제2신호가 게이트에 인가되는 제3MOS 트랜지스터를 갖는 것을 특징으로 하는 전압 검지 회로.
- 제4항에 있어서, 제2전압 검지 회로로부터 출력되는 제2신호가 전원 투입시에만 출력되는 신호인 것을 특징으로 하는 전압 검지 회로.
- 제4항에 있어서, 제2전압 검지 회로로부터 출력되는 제2신호가 전원 투입후 일정 시간 출력되는 신호인 것을 특징으로 하는 전압 검지 회로.
- 게이트 및 드레인이 제1노드에 접속된 제1P채널형 MOS 트랜지스터와, 게이트가 상기 제1노드에, 드레인이 제3노드에 각각 접속된 제2P채널형 MOS 트랜지스터와, 상기 제1노드와 제2노드 사이에 접속된 제1저항체와, 상기 제2노드와 접지 전압 단자 사이에 접속된 제2저항체와, 제3노드와 접지 전압 사이에 접속되고 게이트가 상기 제2노드에 접속된 N채널형 MOS 트랜지스터와, 상기 제3노드를 입력으로 하고 제4노드를 출력으로 하는 제1부정 회로를 갖는 것을 특징으로 하는 전압 검지 회로.
- 제7항에 있어서, 제1저항체가 N채널형 MOS 트랜지스터인 것을 특징으로 하는 전압 검지 회로.
- 제1전압을 검지하여 제1신호를 출력하는 제1전압 검지 회로를 갖고, 전원 전압이 제1전압 이하일 때 동작중의 시퀸스는 계속되게 함과 동시에, 새로운 동작 시퀸스를 금지하는 것을 특징으로 하는 파워 온·오프 리세트 회로.
- 기동 신호를 받아 일련의 동작 시퀸스를 실행하는 제1회로와, 제1전압을 검지하여 제1신호를 출력하는 제1전압 검지 회로를 갖고, 전원전압이 제1전압 이하일 때 상기 제1회로에 있어서의 동작 시퀸스의 새로운 개시를 금지하는 파워 온·오프 리세트 회로를 갖는 것을 특징으로 하는 반도체 장치.
- 기동 신호를 받아 일련의 동작 시퀸스를 실행하는 제1회로와, 제1전압을 검지하여 제1신호를 출력하는 제1전압 검지 회로를 갖고, 전원 전압이 제1전압 이하일 때 이미 실행 개시되어 있는 상기 동작 시퀸스의 완료까지 상기 제1회로의 정지를 금지하는 파워 온·오프 리세트 회로를 갖는 반도체 장치.
- 제1전압을 검지하여 제1신호를 출력하는 제1전압 검지 회로와, 상기 제1전압보다 낮은 제2전압을 검지하여 제2신호를 출력하는 제2전압 검지회로를 갖고, 전원 전압이 상기 제1전압 이하일 때 새로운 동작 시퀸스를 금지하고, 전원 전압이 상기 제2전압 이하일 때 즉시 동작 정지하는 것을 특징으로 하는 파워 온·오프 리세트 회로.
- 제1전압을 검지하여 제1신호를 출력하는 제1전압 검지 회로와, 상기 제1전압보다 낮은 제2전압을 검지하여 제2신호를 출력하는 제2전압 검지회로를 갖고, 전원 전압이 상기 제1전압으로부터 상기 제2전압으로 저하되는 시간이 소정의 동작 시퀸스 종료 시간보다 긴 것을 특징으로 하는 파워 온·오프 리세트 회로.
- (a) 제1전압을 검지하여 제1신호를 출력하는 회로로서, 또 (b) 전원 투입시에만 상기 제1신호를 출력하는 회로이며, (c) 전원 투입후 일정 시간 상기 제1신호를 출력하는 제1전압 검지회로와, 제2전압을 검지하여 제2신호를 출력하는 제2전압 검지 회로와, 상기 제2전압보다 높은 제3전압을 검지하여 제3신호를 출력하는 제3전압 검지 회로와, 상기 제3전압보다 높은 제4전압을 검지하여 제4신호를 출력하는 제4전압 검지 회로와, 상기 제3신호 및 상기 제4신호 중 어느 하나가 한쪽의신호를 선택하여 제5신호를 출력하는 신호 선택 회로와, 상기 제1신호와 상기 제2신호의 논리합 출력을 발생하는 제1제어 회로와, 상기 제1신호와 상기 제5신호의 논리합 출력을 발생하는 제2제어 회로를 갖는 것을 특징으로 하는 전압 검지 회로.
- 제1전압과 제1전압보다 높은 제2전압을 검지하여 제1신호를 출력하는 전압 검지 회로를 갖고, 전원 전압이 상승할 때에는 제1신호가 제2전압으로 천이하고, 전원 전압이 저하할 때에는 제1신호가 제1전압으로 천이하며, 전원 전압이 상기 제1신호의 천이 전압 이하일 경우 새로운 동작 시퀸스를 금지하는 것을 특징으로 하는 파워 온·오프 리세트 회로.
- 제1전압과 제1전압보다 높은 제2전압을 검지하여 제1신호를 출력하는 제1전압 검지 회로와, 상기 제1전압보다 낮은 제3전압을 검지하여 제2신호를 출력하는 제2전압 검지 회로를 갖고, 전원 전압이 상승할 때에는 제1신호가 제2전압으로 천이하고, 전원 전압이 저하할 때에는 제1신호가 제1전압으로 천이하며, 전원 전압이 상기 제1신호의 천이 전압 이하인 경우 새로운 동작 시퀸스를 금지하고, 전원 전압이 상기 제3전원 이하인 경우 즉시 동작 정지하는 것을 특징으로 하는 파워 온·오프 리세트 회로.
- 제1전압과 제1전압보다 높은 제2전압을 검지하여 제1신호를 출력하는 제1전압 검지 회로와, 상기 제1전압보다 낮은 제3전압을 검지하여 제2신호를 출력하는 제2전압 검지 회로를 갖고, 전원 전압이 상승할 때에는 제1신호가 제2전압으로 천이하고, 전원 전압이 저하할 때에는 제1신호가 제1전압으로 천이하며, 전원 전압이 제1신호의 천이 전압으로부터 상기 제3전압으로 저하되는 시간이 소정의 동작 시퀸스 종료 시간보다 긴 것을 특징으로 하는 파워 온·오프 리세트 회로.
- 제1전압을 검지하여 제1신호를 출력하는 제1전압 검지 회로를 갖고, 전원 전압이 제1전압 이하일 때 동작중의 시퀸스는 계속되게 함과 동시에, 새로운 동작 시퀸스를 금지하는 파워 온·오프 리세트 회로와, 비휘발성 메모리를 갖는 반도체 장치에 있어서, 전원 전압이 상기 제1전압 이하일 때 상기 비휘발성 메모리의 동작을 하지 않는 것을 특징으로 하는 반도체 장치.
- 제1전압을 검지하여 제1신호를 출력하는 제1전압 검지 회로와, 상기 제1전압보다 낮은 제2전압을 검지하여 제2신호를 출력하는 제2전압 검지 회로를 갖고, 전원 전압이 상기 제1전압 이하일 때 새로운 동작 시퀸스를 금지하고, 전원 전압이 상기 제2전압 이하일 때 즉시 동작 정지하는 것을 특징으로 하는 파워 온·오프 리세트 회로와, 비휘발성 메모리를 갖는 반도체 장치에 있어서, 전원 전압이 상기 제2전압 이하일 때 비휘발성 메모리의 동작을 하지 않는 것을 특징으로 하는 반도체 장치.
- 제1전압과 제1전압보다 높은 제2전압을 검지하여 제1신호를 출력하는 전압 검지 회로를 갖고, 전원 전압이 상승할 때에는 제1신호가 제2전압으로 천이하고, 전원 전압이 저하할 때에는 제1신호가 제1전압으로 천이하며, 전원전압이 상기 제1신호의 천이 전압 이하인 경우 새로운 동작 시퀸스를 금지하는 것을 특징으로 하는 파워 온·오프 리세트 회로와, 비휘발성 메모리를 갖는 반도체 장치에 있어서, 전원 전압이 상기 제1신호의 천이 전압 이하 또는 제3전압 이하일 때 비휘발성 메모리의 동작을 하지 않는 것을 특징으로 하는 반도체 장치.
- 제1전압과 제1전압보다 높은 제2전압을 검지하여 제1신호를 출력하는 제1전압 검지 회로와, 상기 제1전압보다 낮은 제3전압을 검지하여 제2신호를 출력하는 제2전압 검지 회로를 갖고, 전원 전압이 상승할 때에는 제1신호가 제2전압으로 천이하고, 전원 전압이 저하할 때에는 제1신호가 제1전압으로 천이하며, 전원 전압이 상기 제1신호의 천이 전압 이하인 경우 새로운 동작 시퀸스를 금지하고, 전원 전압이 상기 제3전압 이하인 경우 즉시 동작 정지하는 것을 특징으로 하는 파워 온·오프 리세트 회로와, 비휘발성 메모리를 갖는 반도체 장치에 있어서, 전원 전압이 상기 제1신호의 천이 전압 이하 또는 제3전압 이하일 때 비휘발성 메모리의 동작을 하지 않는 것을 특징으로 하는 반도체 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP95-211942 | 1995-08-21 | ||
JP21194295 | 1995-08-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970707445A true KR970707445A (ko) | 1997-12-01 |
KR100421523B1 KR100421523B1 (ko) | 2004-07-12 |
Family
ID=16614251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970702613A KR100421523B1 (ko) | 1995-08-21 | 1996-08-14 | 전압검지회로,파워온오프리세트회로및반도체장치 |
Country Status (6)
Country | Link |
---|---|
US (5) | US5864247A (ko) |
EP (1) | EP0787993A4 (ko) |
KR (1) | KR100421523B1 (ko) |
CN (1) | CN1092335C (ko) |
TW (1) | TW335548B (ko) |
WO (1) | WO1997007408A1 (ko) |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5864247A (en) | 1995-08-21 | 1999-01-26 | Matsushita Electronics Corporation | Voltage detection circuit, power-on/off reset circuit, and semiconductor device |
JP3288249B2 (ja) * | 1997-03-31 | 2002-06-04 | 東芝マイクロエレクトロニクス株式会社 | パワーオンリセット回路 |
US5881013A (en) * | 1997-06-27 | 1999-03-09 | Siemens Aktiengesellschaft | Apparatus for controlling circuit response during power-up |
US7102421B1 (en) * | 1998-04-20 | 2006-09-05 | Vanguard International Semiconductor Corporation | Dynamically adjustable on-chip supply voltage generation |
JP3935266B2 (ja) * | 1998-05-08 | 2007-06-20 | 松下電器産業株式会社 | 電圧検知回路 |
US6208542B1 (en) * | 1998-06-30 | 2001-03-27 | Sandisk Corporation | Techniques for storing digital data in an analog or multilevel memory |
US6084454A (en) * | 1998-08-26 | 2000-07-04 | Advanced Micro Devices, Inc. | Start-up circuit for write selects and equilibrates |
SE9803960L (sv) | 1998-11-19 | 2000-05-20 | Ericsson Telefon Ab L M | Mobiltelefon |
EP1045251A3 (en) * | 1999-04-14 | 2001-09-12 | Matsushita Electric Industrial Co., Ltd. | Voltage detecting circuit |
US6236250B1 (en) * | 1999-11-10 | 2001-05-22 | Intel Corporation | Circuit for independent power-up sequencing of a multi-voltage chip |
WO2001053840A1 (en) * | 2000-01-19 | 2001-07-26 | Koninklijke Philips Electronics N.V. | Circuit for voltage level detection |
JP3885922B2 (ja) * | 2000-03-07 | 2007-02-28 | 株式会社ルネサステクノロジ | 半導体チップとそれを用いたicカード及びrfid |
JP2002042496A (ja) | 2000-07-26 | 2002-02-08 | Matsushita Electric Ind Co Ltd | 強誘電体メモリ |
JP4454830B2 (ja) * | 2000-11-06 | 2010-04-21 | 富士通マイクロエレクトロニクス株式会社 | シーケンス回路 |
JP4095778B2 (ja) * | 2001-08-24 | 2008-06-04 | 株式会社東芝 | 半導体装置および電源電圧制御方法 |
JP2004062924A (ja) * | 2002-07-25 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその初期化方法 |
US6812751B2 (en) * | 2002-10-15 | 2004-11-02 | Hpl Technologies, Inc. | Low standby current power-on reset circuit |
US6956409B2 (en) * | 2003-08-28 | 2005-10-18 | Infineon Technologies Ag | Reference voltage detector for power-on sequence in a memory |
US7208987B2 (en) * | 2003-12-18 | 2007-04-24 | Stmicroelectronics, Inc. | Reset initialization |
KR100605574B1 (ko) * | 2003-12-30 | 2006-07-28 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 파워업 회로 |
CN100403034C (zh) * | 2003-12-30 | 2008-07-16 | 上海贝岭股份有限公司 | 低功耗低温漂与工艺无关的电压检测电路 |
US7015732B1 (en) | 2004-01-05 | 2006-03-21 | National Semiconductor Corporation | Power-on reset circuit with low standby current and self-adaptive reset pulse width |
JP4504108B2 (ja) * | 2004-06-15 | 2010-07-14 | 富士通セミコンダクター株式会社 | リセット回路 |
US7378886B2 (en) * | 2004-10-14 | 2008-05-27 | Fairchild Semiconductor | Voltage detection circuit with hysteresis for low power, portable products |
JP4528254B2 (ja) * | 2005-11-25 | 2010-08-18 | 富士通セミコンダクター株式会社 | 電源電圧検出回路 |
TWI306334B (en) * | 2006-01-24 | 2009-02-11 | Holtek Semiconductor Inc | Improved circuit and method for generating a power on reset signal |
US7439796B2 (en) * | 2006-06-05 | 2008-10-21 | Texas Instruments Incorporated | Current mirror with circuitry that allows for over voltage stress testing |
US8035426B1 (en) * | 2007-09-06 | 2011-10-11 | Marvell Israel (M.I.S.L.) Ltd. | Power-on-reset generator using a voltage-shaping inverter chain |
US7969235B2 (en) * | 2008-06-09 | 2011-06-28 | Sandisk Corporation | Self-adaptive multi-stage charge pump |
CN101730349B (zh) * | 2008-10-29 | 2013-10-02 | 原景科技股份有限公司 | 背光模块的短路检测电路 |
CN101751097B (zh) * | 2008-12-02 | 2011-12-14 | 盛群半导体股份有限公司 | 电源开启重置控制电路及其操作方法 |
CN101839937B (zh) * | 2009-03-18 | 2012-12-05 | 智原科技股份有限公司 | 供电检测装置 |
US8106688B2 (en) * | 2009-11-18 | 2012-01-31 | Smartech Worldwide Limited | Power-on-reset circuit with brown-out reset for multiple power supplies |
US20110133820A1 (en) * | 2009-12-09 | 2011-06-09 | Feng Pan | Multi-Stage Charge Pump with Variable Number of Boosting Stages |
US20110148509A1 (en) * | 2009-12-17 | 2011-06-23 | Feng Pan | Techniques to Reduce Charge Pump Overshoot |
CN102298951A (zh) * | 2010-06-25 | 2011-12-28 | 鸿富锦精密工业(深圳)有限公司 | 控制装置及具有控制装置的电子设备 |
JP5734615B2 (ja) * | 2010-10-14 | 2015-06-17 | ラピスセミコンダクタ株式会社 | 検査装置及び方法 |
CN102394612B (zh) * | 2011-09-30 | 2013-08-28 | 广州中大数码科技有限公司 | 基于低压检测功能的复位电路 |
US9972364B2 (en) * | 2011-10-14 | 2018-05-15 | Texas Instruments Incorporated | Method to maintain power supply voltage during brownout |
JP5953803B2 (ja) | 2012-02-21 | 2016-07-20 | 富士通セミコンダクター株式会社 | アクティブ信号生成回路及び半導体記憶装置 |
CN103840639B (zh) * | 2014-03-20 | 2016-08-17 | 绍兴光大芯业微电子有限公司 | 实现线电压检测控制的电路结构 |
CN106571796B (zh) * | 2015-10-09 | 2019-07-02 | 中芯国际集成电路制造(上海)有限公司 | 上电复位电路和方法 |
CN105811941B (zh) * | 2016-04-08 | 2017-05-17 | 厦门新页微电子技术有限公司 | 一种上电复位电路 |
CN105891734B (zh) * | 2016-04-11 | 2019-04-16 | 芯海科技(深圳)股份有限公司 | 一种超低功耗电源检测电路 |
US9698771B1 (en) * | 2016-07-06 | 2017-07-04 | Stmicroelectronics International N.V. | Testing of power on reset (POR) and unmaskable voltage monitors |
US10620267B2 (en) * | 2017-09-20 | 2020-04-14 | Stmicroelectronics International N.V. | Circuitry for testing non-maskable voltage monitor for power management block |
US10250251B1 (en) * | 2018-02-07 | 2019-04-02 | Infineon Technologies Ag | RF sensor in stacked transistors |
US10215795B1 (en) * | 2018-04-13 | 2019-02-26 | Infineon Technologies Ag | Three level gate monitoring |
US11058977B2 (en) | 2018-07-23 | 2021-07-13 | Caterpillar Inc. | 3D printed staged filtration media packs |
CN112073050B (zh) * | 2020-11-12 | 2021-02-09 | 杭州晶华微电子有限公司 | 用于半导体集成电路的电源上电复位电路 |
CN116430102B (zh) * | 2023-06-14 | 2023-08-29 | 苏州贝克微电子股份有限公司 | 一种宽输入电压范围的电压检测电路 |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5916414A (ja) * | 1982-07-20 | 1984-01-27 | Toshiba Corp | パワ−オンリセツト回路 |
JPS59129986A (ja) * | 1983-01-14 | 1984-07-26 | Nec Corp | メモリ回路 |
DE3310398A1 (de) * | 1983-03-18 | 1984-09-20 | Joh. Vaillant Gmbh U. Co, 5630 Remscheid | Elektrische schaltung zum sichern des informationsinhaltes eines speichers |
NL8304182A (nl) * | 1983-12-06 | 1985-07-01 | Philips Nv | Gasanalyse-apparaat. |
JPS60124124A (ja) * | 1983-12-08 | 1985-07-03 | Nec Corp | 入力回路 |
JPS61214042A (ja) * | 1985-03-20 | 1986-09-22 | Sharp Corp | 低電圧検出及びメモリ保護方式 |
US5083045A (en) * | 1987-02-25 | 1992-01-21 | Samsung Electronics Co., Ltd. | High voltage follower and sensing circuit |
FR2613491B1 (fr) * | 1987-04-03 | 1989-07-21 | Thomson Csf | Dispositif de detection du niveau haut d'une tension en technologie mos |
JPS643716A (en) * | 1987-06-25 | 1989-01-09 | Shimadzu Corp | Data processor for analyzing device |
JPH01182757A (ja) * | 1988-01-13 | 1989-07-20 | Mitsubishi Electric Corp | 電源電圧検知回路 |
JPH01191281A (ja) * | 1988-01-26 | 1989-08-01 | Matsushita Electric Ind Co Ltd | Icカードリードライト装置 |
JPH01123269U (ko) * | 1988-02-16 | 1989-08-22 | ||
JPH02121193A (ja) * | 1988-10-28 | 1990-05-09 | Matsushita Electric Ind Co Ltd | 不揮発性メモリー書込み制御装置 |
JPH02177100A (ja) * | 1988-12-27 | 1990-07-10 | Nec Corp | 半導体記憶装置のテスト回路 |
JPH02216598A (ja) * | 1989-02-17 | 1990-08-29 | Oki Electric Ind Co Ltd | 自動取引装置の取引処理方法 |
JPH0833420B2 (ja) * | 1989-04-28 | 1996-03-29 | 日本電気株式会社 | 電圧検出回路 |
JP2917381B2 (ja) * | 1990-03-28 | 1999-07-12 | オムロン株式会社 | 電断処理装置 |
JPH04340148A (ja) * | 1991-01-21 | 1992-11-26 | Toshiba Corp | パーソナルコンピュータ |
US5262705A (en) * | 1991-07-15 | 1993-11-16 | Nec Corporation | IC device for drive control of small hard disk drive unit |
JPH05217387A (ja) * | 1992-02-05 | 1993-08-27 | Mitsubishi Electric Corp | 半導体メモリ装置 |
EP0573965B1 (en) * | 1992-06-10 | 1999-09-08 | Nec Corporation | Semiconductor device having bonding optional circuit |
JPH0628066A (ja) * | 1992-07-09 | 1994-02-04 | Fujitsu Ltd | 情報処理装置の停電処理方式 |
US5243233A (en) * | 1992-09-24 | 1993-09-07 | Altera Corporation | Power on reset circuit having operational voltage trip point |
US5302861A (en) * | 1992-11-25 | 1994-04-12 | National Semiconductor Corporation | Power on reset circuit with sharply sloped voltage transfer function |
JP3280117B2 (ja) | 1993-05-14 | 2002-04-30 | 富士写真光機株式会社 | カメラの制御装置 |
JPH0773057A (ja) * | 1993-06-03 | 1995-03-17 | Kano Densan Hongkong Yugenkoshi | 電子機器 |
JPH06350423A (ja) * | 1993-06-14 | 1994-12-22 | Fujitsu Ltd | 電源投入検出回路 |
US5479172A (en) * | 1994-02-10 | 1995-12-26 | Racom Systems, Inc. | Power supply and power enable circuit for an RF/ID transponder |
JP3274935B2 (ja) * | 1994-07-12 | 2002-04-15 | 三菱電機システムエル・エス・アイ・デザイン株式会社 | マイクロコンピュータ |
US5612642A (en) * | 1995-04-28 | 1997-03-18 | Altera Corporation | Power-on reset circuit with hysteresis |
US5534804A (en) * | 1995-02-13 | 1996-07-09 | Advanced Micro Devices, Inc. | CMOS power-on reset circuit using hysteresis |
US5629646A (en) * | 1995-03-21 | 1997-05-13 | Texas Instruments Incorporated | Apparatus and method for power reduction in dRAM units |
US5723990A (en) * | 1995-06-21 | 1998-03-03 | Micron Quantum Devices, Inc. | Integrated circuit having high voltage detection circuit |
US5864247A (en) * | 1995-08-21 | 1999-01-26 | Matsushita Electronics Corporation | Voltage detection circuit, power-on/off reset circuit, and semiconductor device |
JP3609185B2 (ja) * | 1996-01-30 | 2005-01-12 | 沖電気工業株式会社 | 信号発生回路及びこれを用いたテストモード設定方法 |
-
1996
- 1996-08-14 US US08/817,746 patent/US5864247A/en not_active Expired - Lifetime
- 1996-08-14 KR KR1019970702613A patent/KR100421523B1/ko not_active IP Right Cessation
- 1996-08-14 WO PCT/JP1996/002295 patent/WO1997007408A1/ja not_active Application Discontinuation
- 1996-08-14 EP EP96926643A patent/EP0787993A4/en not_active Withdrawn
- 1996-08-14 CN CN96190936A patent/CN1092335C/zh not_active Expired - Fee Related
- 1996-08-19 TW TW085110097A patent/TW335548B/zh not_active IP Right Cessation
-
1998
- 1998-11-24 US US09/198,726 patent/US6246624B1/en not_active Expired - Fee Related
-
2001
- 2001-03-12 US US09/803,775 patent/US6538482B2/en not_active Expired - Lifetime
-
2003
- 2003-02-20 US US10/370,395 patent/US6822493B2/en not_active Expired - Fee Related
-
2004
- 2004-03-10 US US10/797,253 patent/US6882193B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6882193B2 (en) | 2005-04-19 |
CN1163664A (zh) | 1997-10-29 |
WO1997007408A1 (fr) | 1997-02-27 |
US5864247A (en) | 1999-01-26 |
US20030122597A1 (en) | 2003-07-03 |
US20040169533A1 (en) | 2004-09-02 |
TW335548B (en) | 1998-07-01 |
CN1092335C (zh) | 2002-10-09 |
US6538482B2 (en) | 2003-03-25 |
EP0787993A1 (en) | 1997-08-06 |
KR100421523B1 (ko) | 2004-07-12 |
US6822493B2 (en) | 2004-11-23 |
EP0787993A4 (en) | 1999-09-15 |
US20010036119A1 (en) | 2001-11-01 |
US6246624B1 (en) | 2001-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970707445A (ko) | 전압 검지 회로, 파워 온.오프 리세트 회로 및 반도체 장치(Voltage Detection Circuit, Power-ON/OFF Reset Circuit, and Semiconductor Device) | |
KR100908550B1 (ko) | 파워 온 리셋 회로 | |
CN100593907C (zh) | 包括第一和第二信号发生器的加电复位电路及相关方法 | |
KR100562501B1 (ko) | 파워-온 초기화 회로 및 그를 포함하는 반도체 집적 회로장치 | |
KR100237623B1 (ko) | 기준 전압 회로의 전류 감지 스타트 업 회로 | |
KR100891909B1 (ko) | 반도체 장치 | |
KR100548558B1 (ko) | 반도체 장치용 내부전압 발생기 | |
KR100391738B1 (ko) | 불휘발성 메모리의 동작 효율 향상 | |
KR960002358A (ko) | 프로그램 전압이 상승하는 시간이 짧은 반도체 기억장치 | |
US6392453B1 (en) | Differential input buffer bias circuit | |
KR19980050807A (ko) | 고출력 전압 생성용 반도체 회로 | |
KR960019311A (ko) | 양/음 고전압 발생 전원의 출력전위 리셋회로 | |
KR0167261B1 (ko) | 전원공급 제어회로 | |
JP4024812B2 (ja) | パワーオン・オフリセット回路及び半導体装置 | |
KR960030399A (ko) | 반도체 장치 및 이 반도체 장치의 클럭 신호 제어 방법 | |
KR970003257A (ko) | 반도체 메모리 장치 | |
KR0154192B1 (ko) | 반도체 소자의 저전압 감지회로 | |
EP0343872A2 (en) | CMOS power-on reset circuit | |
KR100203868B1 (ko) | 파워-온 리셋회로 | |
KR100239884B1 (ko) | 전압 레벨 쉬프트 회로 | |
KR950012459A (ko) | 다(多)비트 출력 메모리 회로용 출력 회로 | |
KR100715601B1 (ko) | 파워온 리셋 회로 | |
KR950012703A (ko) | 반도체 메모리 장치의 데이타 입력 버퍼 | |
JP2009147784A (ja) | 半導体素子の駆動回路 | |
JP3211881B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100210 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |