JPS61214042A

JPS61214042A - 低電圧検出及びメモリ保護方式

Info

Publication number: JPS61214042A
Application number: JP60056578A
Authority: JP
Inventors: Isamu Haneda; 勇羽田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1985-03-20
Filing date: 1985-03-20
Publication date: 1986-09-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉この発明は、たとえばポケットコンピュータやポータプ
ルコンピュータ等に用いれば好適な低電圧検出及びメモ
リ保護方式に関する。

〈従来の技術〉従来、低電圧検出及びメモリ保護方式としては、メイン
ｃｐｕ（中央演算装置）が主電源のＡ／Ｄ変換された電
圧を取り込み一定時間毎に主電源の電圧の低下及び回復
を検出して、上記電圧が一定値以下に低下した場合に、
主電源を切断すると共に、メモリのセレクＦ信号を禁止
して、補助電源でバックアップするようにしたものがあ
る。

しかしながら、このようにメインＣＰＵで主電源の電圧
の検出及び回復を行なうものでは、メインＣＰＵに負担
がかかるという問題がある。

また、主電源の電圧低下及び回復時を特定回路で検出し
で、メインＣＰＵに知らせる方式がある。

しかしなが呟この方式ではハードウェアの負担が大とい
という問題がある。

〈発明の目的〉そこで、この発明の目的は、メインＣＰＵの負担やハー
ドウェアへの負担をかけることなく、主電源の電圧低下
を検出してメモリを保護する方式を提供することにある
。

〈発明の構成及び作用〉上記目的を達成するため、この発明は池の目的で使用さ
れるサブＣＰＵ（補助演算装置）が一定時間毎に主電源
のＡ／Ｄ変換された電圧レベルを検出し一定電圧以下に
なると、メインＣＰＵへ知らせることにより、メインＣ
ＰＵは電圧低下のメッセーンを表示させたり、あるいは
警告音を出したりして使用者に知らせることかでと、使
用者は必要に応じた対応を行なうことがでとるものであ
る。

そして、さらに電圧が低下すると、サブＣＰＵが再びメ
インＣＰＵに知らせで、メインＣＰＵの動作を停止させ
、サブＣＰＵは、電圧低下に伴なうメインＣＰＵの暴走
によるメモリ内容の破壊を防ぐだめに、メモリやＩ／Ｏ
ディバイスのセレクト信号を禁止して、回路への主電源
を切断し、主電源の消費を防止する。また、主電源の電
圧をＡ／Ｄ変換することにより、メインＣＰＵはサブＣ
ＰＵを介して、主電源の電圧レベルをモニタでと、残り
の使用時間の目安にできる。

また、主電源の電圧が回復したことをサブＣＰＵがメイ
ンＣＰＵに知らせるようにすれば、電圧低下のメツセー
ジ表示等をしている場合には、電圧低下のメツセージ表
示等を止めることができるものである。

〈実施例〉第１図に本発明の実施例の回路の一部を示す。

１はメインＣＰＵ、２はメインＣＰＵＩが動作する手順
か害と込んであるＲＯＭ（読み出し専用メモリ　）、３
はメインＣＰＵＩのシステムエリアやユーザー用のプロ
グラムやデータを格納するＲＡ　Ｍ（読み害外可能メモ
リ）、４は表示体の一例として液晶表示装置（ＬＣＤ）
用のＲＡＭである。また、６は入出力ディバイス（Ｉ／
Ｏディバイス）ｊ− で、本例ではサブＣＰＵ７とのインターフェイスに使用
される。

上記サブＣＰＵ７は、主にキーボード８をスキャンして
、メインｃｐｕｉからの要求に応じて、キーコードを返
す他に、主電源電圧検出チェック及び主電源オン／オフ
制御等を行い、さらにＡ／Ｄコンバータ機能も有してい
る。また、９は主電源電圧ＶＤＤを発生する主電源で、
サブＣＰＵ２７からの信号２３が“Ｈｉｇｈ”のとぎ、
主電源電圧ｖＤＤを発生し、上記信号２３が“Ｌｏ、ｌ
＋のときは主電源電圧ｖＤＤを発生しない。上記主電源
９は充電可能な電池で、ＡＣ（交流）アダプタにて充電
される。また、上記信号２３に関係なく、主電源９から
主電源電圧ＶＧＧがいつも主電源電圧検出回路１２へ入
力されている。

／Ｏは補助電源、１１は主電源９からの主電源電圧■Ｄ
Ｄと補助電源／Ｏから出力電圧との割出力のオアをとる
Ｖｃｃ発生回路で、どちらか高い方の電圧が電圧Ｖｃｃ
として出力される。主電源９が通常に充電されておれば
、主電源電圧ＶＤＤ〉（補助電源電圧）である。

１２は主電源電圧検出回路で、−例として第２図に示す
簡単な方法もある。すなわち、主電源電圧ＶＤＤを抵抗
Ｒ１とＲ２にて電圧分割した出力を信号２５　（Ｖ　１
ｅｖｅｌ）とし、主電源電圧ＶＤＤが低下すると、電圧
Ｖｌ、ｅｖｅｌ、もこれに従って低下する。消費電流を
減らすために、本例ではメインＣＰＵＩへの電圧供給は
主電源電圧ＶＤＤとし、他のメモリやＩ／Ｏディバイス
等（２，３，４１６，７及び１４）は電圧Ｖｃｏで動く
ので、メモリやＩ／Ｏディバイスは主電源９が切れても
補助電源／Ｏの電圧がある限り、内容は保護される。１
３は上記電圧ＶｌｅｖＪと比較する基準電圧Ｖ　ｒｅｆ
を出力する基準電圧発生回路である。１４は本発明例で
使用するメモリや■／○ディバイスのセレノ）・信号を
出力するセレクト信号発生回路で、メインＣＰＵ１がセ
レクトしたメモリあるい１土丁／○テ゛イバイスのセレ
クト信号１６が出力されるが、サブＣＰＵ７からの出力
信号２４が“Ｌｏａ＋”のときには全て禁止される。１
５はメインＣＰＵＩのバスである。１７〜２１はＩ／Ｏ
ディバイス６とサブＣＰ０７開の信号である。上記信号
１７はメインＣＰＵＩかサブＣＰＵ？へのデータ或いは
コマンドの送信要求をする信号で、メインＣＰｔＪ１か
Ｉ／Ｏディバイス６にデータを書くと′”Ｈｉｇｌｙ”
になる。

この信号ｊ、　７の状態をメインＣＰＵＩはバス１５を
介して知ることができる。従って、メインＣＰＵ１はデ
ータをサブＣＰＵ７が受は取ったか否かはこの信号１７
の状態を判断することによってわかる。

サブＣＰＵ７は信号１７が“Ｈｉｇｈ”のと外、メイン
ｃｐｕｒからのコマンドあるいはデータ送信があると判
断しその内容を読むために信号１８を“ＬＯＬＩ＋”に
出力すると、その内容がデータバスライン２１に現われ
てサブＣＰＵ７に読み込まれ（読み込まれると信号１８
はＨｉｇｌｙ”になる）、この内容に従った動作をサブ
ＣＰＵ７は行なう。信号１８が“ｌ、咋１１から“Ｈｉ
ｇｈ”になると、信号１７は′“ＬＯ，１１に戻る。

逆に、サブＣＰＵ７がメインＣＰＵ１にデータ等を返す
とぎには、その内容をデータバスライン２１に出力して
、信号２０を“Ｌｏｕ＋”“にし、再び１１　Ｈｉ　ｇ
ｌ、Ｉ＋にすると、その内容は丁／Ｏデ゛イバイス６に
書き込まれると同時に、信号１９が“Ｈｉｇｌｙ”にな
る。この信号１つの状態をメインＣＰＵＩは工／○ディ
バイス６を介しで知ることかでき、信号１９が“Ｈｉｇ
ｈ”のとぎサブＣＰＵ７からのデータ有りと判断し、こ
の内容を読み取ることができる。メインＣＰＵ１がこの
内容を読み取ると、信号１９は再び“Ｌｏｗ”になる。

従って、サブＣＰＵ７はメインＣＰＵ１へ送ったデータ
が読み取られたかどうかを信号１９の状態を判断する事
でわかる。

２２はサブＣＰＵ７からの出力信号で、メインＣＰＵＩ
への割り込み信号である。

２３は主電源９に対するオン／オフ信号、２４はセレク
ト信号発生回路１４からのセレクト信号１６の出力を制
御するすこめにサブＣＰＵ７から出力される信号である
。２７はメインＣＰＵＩへのリセット信号で、“Ｌｏｕ
”の間、メインｃｐｕｉはりセット状態のままで何もし
ない。

次に、低電圧検出時あるいは回復時の動作例を説明する
。第３図は主電源電圧をチェックするためにサブＣＰＵ
７にて行なわれるサブルーチンで、このサブルーチンは
一定時間毎にコールされる。

■　主電源９の主電源電圧”ＤＤを表わす主電源電圧検
出回路１２の出力電圧Ｖｌｅｖｅｌ　をサブＣＰＵ７は
Ａ／Ｄ変換する。

■　Ａ／Ｄ変換された値が回路が動作するのに十分な電
圧（動作電圧）以上か否かチェックする。

動作電圧以上のときステップ■に進み、そうでないとき
ステップ［相］に進む。

■　現在ノーマルモード（動作電圧以上で動作している
モード）か否か判断する。ノーマルモードならばステッ
プ■に進み、そうでないとステップ■に進む。

■　ノーマルモードのとき、カウンタＮをクリア腰ステ
ップ■に進み、そのままリターンする。

すなわち、主電源電圧ｖＧＧに何の変動もなかった。

■　ステップ■で７−マルモー１’（充電する必要があ
るモード）でないとぎには、ここに進み、カウンタＮを
＋１する。このカウンタＮは主型）原電圧ｖＧＧがノイ
ズ等で変動してもすぐにモードが変わらなくするために
、モードが連続して一定回数（Ｋ）以上変化して、その
モードに切り替えるためのものである。従って、ノーマ
ルモードでないと終に、主電源電圧ｖＧＧが動作電圧以
上になったと外に、Ｋ回以上連続したならば、ノーマル
モードになる。

■　カウンタＮかに以上かどうか。もし、Ｋ未満ならば
、主電源電圧＼’　Ｇ　Ｇに変動なしとして、ステップ
■に進む。

■　カウンタＮかに以上のと外、モードが切替わり、ノ
ーマルモードになる。

■　モードが変化したので、メインｃｐｕ　１へ知らせ
るためにメインＣＰＵＩへ割り込みをかけ（ライン２２
の信号な“ＩＬＯＩＩＩＩ＋にする）、カウンタＮをク
リアする。

■　サブルーチンよりリターンする。

［相］　ステップ■にで主電源電圧Ｖ　Ｇｅ動作電圧未
満のとぎ、このステップ［相］に進み、次にスレッシュ
電圧（充電しなさいと利用者に知らせる電圧）以上か否
か判断し、スレッシュ電圧以上のとき、ステップ■に進
み、さもなければステップ■に進む。

■　ノーマルモードか否か判断する。ノーマルモードで
なければステップ■に進む。

■　ノーマルモードならば゛カウンタＮを＋１する。（
ノーマルモードにおいて、主電源電圧が動作電圧以上の
ときにはＮ＝Ｏである。　）■　カウンタＮかに以」二
ならば′、ステ・ンブ■１こ進み、Ｋ未満ならば、主電
源電圧に変化なしと見なしてステップ■ヘリターンする
。

■　ノーマルモードから充電メツセージモード（利用者
に主電源を充電しなさいというメツセージを出すモード
）にし、モードが変化したことをメインＣＰＵＩへ知ら
せるためにステップ■に進む。

■　主電源電圧がスレッシュ電圧以上で動作電圧未満で
、ノーマルモードでないとき、ステップ■からこのステ
ップ■に進み、充電モード（充電か゛必要で、これ以上
メインＣＰＵを動作させることかできないモード）か否
か判断し、充電モード（すなわち、充電メツセージモー
ド）でないときには、モードに変化なしとして、ステッ
プ■に進む。

充電モードのときには、ステップ［相］に進む。

［相］　カウンタＮを＋１する。

ＯカウンタＮかに以上か否かを判断する。

■　カウンタＮかに以」二のとき、充電モードから充電
メツセージに変化させる。ただし、充電モードでは本例
では一度オフ（ＯＦＦ）してからでないと、計算機は動
かないので、ステップ■に進む。

但し、充電モードから一度にノーマルモードになったと
ぎは、メインＣＰｔＪ１へ割り込みがががるが（ライン
２２が“Ｌｏｗ”）、電圧ｖＤＤはオフしているので、
何の影響もない（オフ中はライン２２はいつも“Ｌｏｕ
ｄ”　）。

■　主電源電圧〜７ＧＧがスレッシュ電圧未満のとき、
ステップ［相］に進み、充電モードか否か判断する。充
電モードのときには何の変化もないとして、ステップ■
に進む。

［相］　充電モードでないとき、カウンタＮを＋１する
。

ＯカウンタＮかに以上か判断し、Ｋ未満のときステップ
■に進む。

Ｏモードが充電モードに変わったので、メインＣＰＵＩ
へ知らせるために、ステップ■に進む。

なお、本例では、サブＣＰＵ７にリセットがかかったと
きに、ノーマルモードでＮ＝Ｏとする。

次に、主電源電圧ｖＧＧが変化したので、サブＣＰＵ７
がメインＣＰＵ１へ割り込みをかけたので、メインｃｐ
ｕｉはこれに対する応答を行なう。

まず、メインＣＰＵＩはサブＣＰＵ７からの割り込みを
受は付けると、モードが変化したことを認め、新たなモ
ードをサブＣＰＵ７に聞いてくる。

そのフローチャートを第４図に示す。

ＯメインＣＰＵＩはサブＣＰＵ７からの割り込みを受は
付けると、このルーチンにやってと、まずサブＣＰＵ７
ヘコマンドが送れるかどうか知るために、信号１７が１
１　Ｌ　ｏ、ＩＩであるのを確認する（”Ｈｉｇｌｙ”
ならば１１　Ｌ　ｏ、＋１になる迄待つ）。

θ信号１７が“Ｌｏｕｄ”になると、サブＣＰＵ７へ新
しいモードを聞くコマンドな丁／○ディバイス６に書ぎ
込む（信号１７はサブＣＰＵ７がこのコマンドを受は取
る迄“Ｈｉｇｌｙ”　）。

［相］　そして、メインＣＰＵＩはサブＣＰＵ７からの
データ（モード）が返されるのを待つ（サブＣＰＵ７が
Ｉ／Ｏディバイス６にモード゛を書くと、信号２０が“
Ｈｉｇｈ”になる）。

［相］信号２０が“Ｈｉｇｈ”になると、メインｃｐＵ
１はＩ／Ｏディバイス６よりデータをリードして（信号
２０は“Ｌｏｕｄ”になる）、その内容（モード）に従
った動作をする。

例えば、ノーマルモードから充電メツセージモードに変
わったときには、「充電しなさい」というメツセージを
ＬＣＤ５に出して、利用者に知らせ、逆に、充電メツセ
ージモードからノーマルモードになったときには、前記
のメツセージをＬＣＤ　５から消す等が考えられる。

第５図にメインＣＰＵＩからサブＣＰＵ７ヘコマンドが
送られてきたときのフローチャート例を示す。サブＣＰ
Ｕ７は、信号１７が“Ｈｉｌｌｙ”になると割り込みが
かかるものとする。

■　メインＣＰＵＩからの割り込みがあると、ここに進
み、まずメインＣＰＵｊからのコマンドを受は取るため
にＩ／Ｏディバイス６よりデータをリードする。

Ｏその内容が主電源電圧コマンドのととは、ステップＯ
に進み、さもなければステップくΦに進み、そのコマン
ド処理をする（例えば、キーボードに対するコマンドで
、キー人力バッファの最も古いデータを返すコマンド等
）。

［相］主電源電圧ｖＧＧが充電モードか否か判断し、充
電モードならばステップＯに進み、さもなければステッ
プＯへ進む。

［相］　まず、サブＣＰＵ７からセレクト発生回路１６
への信号２４をＩｔ　Ｌ　ｏ、＋＋にし、メモリや■／
○ディバイスが選ばれるのを禁止し、次に、サブＣＰＵ
７からメインＣＰＵ１ヘリセツトをかけ続ける（信号２
７をパＬＯ田゛）。

■　サブＣＰＵ７から主電源９への信号２３を＋＋　Ｌ
　ｏ田４１にし、主電源電圧■ＤＤをカットする。

■　メインｃｐｕｉがオフモード゛であるフラグをセッ
トする。そして、ステップＯに進み、リターンする。（
メインＣＰＵＪがオフモードになると、キーボードスキ
ャンはオン（ＯＮ）キーを除いて行なわない。）［相］現在の主電源電圧モードをＩ／Ｏディバイス６に
書と込む。

■　そして、メインＣＰＵ１への割り込み信号を“Ｈｉ
ｇｈ”にする。

■　メインルーチンに戻る。

第６図に、メインＣＰＵ１がオフモードのとぎに、オン
（ＯＮ）キー（電源投入キー）が押されたときの７０−
チャート例を示す。

■　キースキャンでオン（ＯＮ）キーが押されると、こ
こに進み、まず主電源電圧が充電モードか否か判断し、
充電モードならば何もしない（主電源電圧■ＤＤをオン
しない）でメインルーチンにリターンするため、ステッ
プＯに進む。

■　オンキーが押されたとき、充電モードでないと善、
まずサブＣＰＵＴから主電源９への信号２３を“Ｈｉｇ
Ｉ＋’“にし、主電源電圧ＶＤＤをオンする。

ＯサブＣＰＵ７からメインＣＰＵＩへの信号２２を“Ｈ
ｉｌｌｙ”にし、メインＣＰＵＩへの割り込み信号をオ
フ（“Ｈｉｇｈ”）にする。

［相］　メモリやＩ／Ｏセレクト信号１６をイネーブル
にするために、信号２４を＋＋　）（ｉ　ｇ１１１＋に
する。

（メインｃｐｕｉへの電圧が十分に供給され、メインＣ
ＰＵ１がリセット状態のままなので、信号２４を“Ｈｉ
ｇｌｙ”にしてもセレクト信号発生回路１６からは信号
が出力されない）。

■　メインＣＰＵ１へのリセット信号２７を“Ｈｉｇｈ
”にし、メインＣＰＵＩを動作させる。

■　メインＣＰＵＩのオフフラグをクリアして、オンモ
ードにする。

＠　メインルーチンに戻る。

以上のように、主電源電圧ＶＤＤが充電モードに入ると
、メモリやＩ／Ｏデ゛イバイスに対する内容保護と同時
に、主電源９の消費を無くすことができ、次に、主電源
電圧回復後の、パワーオン時に、充電モードからの続き
の作業を行なうこともできる。

また、充電モード時にはパワーオンしないので、利用者
は充電する必要があると判断でとる。（なお、より利用
者にわかりやすく知らせるために、サブＣＰＵ７か簡単
な表示をつけて知らせることも考えられる。）また、メインＣＰＵＩ　　が現在の主電源電圧ＶＤＤの
状態をＬ　ＣＤ　５に出して、利用者に知らせるとぎに
は、メインｃｐｕｉがサブＣＰＵ７へ電圧Ｖｌｅｖｅｉ
のＡ／Ｄコンバータ値を返すコマンドを送り、サブＣＰ
Ｕ７は電圧ＶｌｅｖｅｌのＡ／Ｄコンバータ値をメイン
ＣＰＵ１へ返すことによって、主電源電圧■ＤＤを表示
できる。

〈発明の効果〉以上の説明より明らかなように、この発明によれば、次
の効果を奏することができる。

（ｉ）　　メインＣＰＵ及びハードウェアに負担をかけ
ることなく、主電源の電圧の低下を容易に利用者に知ら
せることができる。

（ｉｉ）　　Ａ／Ｄ変換しているので、主電源の電圧を
モニタでき、電源の充電時期成いは交換のメトがつけら
れる。

（ｉｉｉ）主電源の電圧がメインＣＰＵの動作電圧とほ
ぼ同じ値になると、メモリ保護を行なった後、主電源の
回路への供給を中断するので、主電源の消費を防止でき
る。

（ｉｖ）　　上記サブＣＰＵによって主電源の回復状態
を知らせるようにすることが可能である。

（１）　　メモリをサブＣＰＵ用の補助電源でバックア
ップすることが可能である。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図は主
電源電圧検出回路の回路図、第３図、第４図、第５図、
第６図は上記実施例の動作を説明するフローチャートで
ある。１・・・メインＣＰＵ、５・・・ＬＣＤ、？・・・サブ
ＣＰＵ、９・・・主電源、／Ｏ・・・補助電源、１４・
・・セレクト信号発生回路。

Claims

【特許請求の範囲】

（１）主電源の電圧をＡ／Ｄ変換して、サブＣＰＵに取
り込み、上記サブＣＰＵは、上記主電源の電圧が一定電
圧よりも低下したことを検出すると、上記主電源の電圧
が上記一定電圧よりも低下したことをメインＣＰＵに知
らせ、さらに、上記主電源の電圧が上記一定電圧よりも
低い別の一定電圧よりも低下したことを上記サブＣＰＵ
が検出すると、上記サブＣＰＵがメインＣＰＵの作動を
停止させる信号を出力すると共に、メモリ及びＩ／Ｏデ
ィバイスのセレクトを禁止して、上記主電源から回路へ
の電力の供給を切断するようにしたことを特徴とする低
電圧検出及びメモリ保護方式。
（２）上記特許請求の範囲第１項に記載の低電圧検出及
びメモリ保護方式において、上記サブＣＰＵは、上記主
電源の電圧と一定電圧とを比較して上記電圧が回復した
ことを検出してメインＣＰＵに知らせるようにしたこと
を特徴とする低電圧検出及びメモリ保護方式。