JPH03217922A - 電力供給方法 - Google Patents

電力供給方法

Info

Publication number
JPH03217922A
JPH03217922A JP2014176A JP1417690A JPH03217922A JP H03217922 A JPH03217922 A JP H03217922A JP 2014176 A JP2014176 A JP 2014176A JP 1417690 A JP1417690 A JP 1417690A JP H03217922 A JPH03217922 A JP H03217922A
Authority
JP
Japan
Prior art keywords
backup
power supply
arithmetic processing
processing circuit
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014176A
Other languages
English (en)
Inventor
Yasuhiro Yamakawa
靖弘 山川
Shinichi Yamano
山野 真市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2014176A priority Critical patent/JPH03217922A/ja
Publication of JPH03217922A publication Critical patent/JPH03217922A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 概  要 内燃機関の制御装置のような複数個の演算処理回路が協
働して演算動作を行い、また各演算処理回路には共通の
電源回路から電力が供給される装置において、演算動作
用の電力供給が遮断されると、副演算処理回路をバック
アップ状態とした後、主演算処理回路をバックアップ状
態とする.このように副演算処理回路がバックアップ状
態に切換わってから、間隔をあけて主演算処理回路をバ
ックアップ状態に切換えることによって,各演算処理回
路へ供給される電力が演算動作用からバックアップ用に
切換わる過渡状態において、供給すべき電力量の変動幅
を小さくし、バックアップ時における電源回路の負担を
軽減する。
産業上の利用分野 本発明は、複数の演算処理回路に共通の電源回路から電
力を供給するための方法に関する.従来の技術 第4図は、典型的な従来技術の電力供給方法が用いられ
る制御装置1の電気的構成を示すプロツク図である.こ
の制御装置1は、内燃機関の制御のために用いられ、し
たがって吸気圧や冷却水温度などの各種のセンサ2から
の入力結果に応答して、点火プラグや燃料噴射弁などの
アクチュエータ3を制御する. 制御装置1内には、マイクロコンピュータなどで実現さ
れる2つの演算処理回路4.5が設けられており、これ
らの演算処理回路4,5は、入力インタフエイス回路6
を介して入力される前記センサ2からの出力に応答して
、協働して演算動作を行い、その演算結果を出力インタ
フエイス回路7を介して前記アクチュエータ3へ出力す
る。
制御装W1には、電源回路10と2つのトランジスタ1
1.12とが設けられており、イグニションキースイッ
チ13が導通されると、バツテリ14からトランジスタ
11にコレクタ電流が流れ、電源ライン15に電圧Vc
cの定電圧の電流が供給される.これによってトランジ
スタ12が導通し、電源ライン16を介して、各演算処
理回路4.5の電源入力端子PI,P2に前記電圧Vc
eが印加される。
前記電源ライン15にはまた、アクチュエータコイルな
どの外部負荷8が接続されるため、該電源ライン15に
は外部負荷8への電力供給を安定させるために、大容量
のコンデンサ1つが設けられている。
電源回路10内には、バックアップ用電源回路17が設
けら゛れており、前記イグニションキースイッチ13が
遮断されると、バツテリ14からの電力が、ダイオード
18を介してこのバックアップ用電源回路17で、前記
電圧Vccより低い電圧Vl)pの定電圧として前記電
源ライン16に導出される.これによって、演算処理回
路4,5はメモリ内容の保持などのバックアップ動作を
行うことができる。
演算処理回路4にはまた、前記電源電圧■CCの電圧レ
ベルを検出し、その検出結果に基づいて、動作状態を通
常の演算動作状態とバックアップ状態とに切換える端子
HALTIと、書込み禁止信号が入力される端子WII
と、初期化信号が入力される端子INIT1とが設けら
れている。同様に、演算処理回路5にも、端子HALT
2,WI2,INIT2が設けられている.端子WII
,WI2には、電源回路10の端子WI3から書込み禁
止信号が与えられ、端子INITI,INIT2には、
電源回路10の端子INIT3から初期化信号が入力さ
れる。
第5図は、上述のように構成された制御装置1のイグニ
ションキースイッチ13遮断時における通常の演算動作
状態からバックアップ状態への移行時の動作を説明する
ためのタイミングチャートである.第5図(1)に示さ
れるように時刻t1でイグニションキースイッチ,13
が遮断されると、外部負荷8の抵抗値とコンデンサ19
の静電容量とに対応した時定数に従って、第5図(2)
で示されるように電源ライン16の電狂レベルが低下し
てゆく。
電源ライン16の電圧レベルが4.5V以下となると、
その時刻t2において電源回路10は、第5図(3)で
示されるように書込み禁止信号を出力し、これによって
演算処理回路4.5は、メモリ内へのデータの書込みを
禁止する。前記電圧レベルが予め定めるバックアップ電
圧VQOである4.4V以下となると、その時刻t3か
ら電源回路10はトランジスタ12を遮断してバックア
ップ用電源回路17から電源ライン16へ電力供給を行
う. 前記電圧レベルがさらに低下して3.7V以下となると
、その時刻t4で電源回路10は、第5図(4)で示さ
れるように初期化信号を出力し、これによって演算処理
回路4,5が初期化される.さらに電圧レベルが低下し
、■。。/2である22V以下となると、演算処理回路
4,5の端子HALTI,HALT2に接続される回路
の電圧レベルが、第5図(5)で示されるようにローレ
ベルとなり、これによって演算処理回路4.5内の水晶
発振子の動作が第5図(6)で示されるように停止され
、演算処理回路4,5はバックアップ状態となる. 発明が解決しようとする課題 上述の従来技術では、演算処理回路4,5は、ベルがV
。t,/2である前記2.2Vとなる時刻t5まて、共
に演算動作状態となっており、したがって電源回路10
が、電源ライン16に供給する電力を通常動作用からバ
ックアップ用に切換えた時刻七3からこの時刻t5まで
は、バックアップ用電源回路17から、演算処理回路4
.5を大消費電力の通常の演算動作状態で保持すること
ができるだけの電力を供給する必要がある.したがって
、バックアップ用電源回路17の電力供給能力は、演算
処理回路が1つであるときの2@となり、さらに演算処
理回路の数が増えると、その倍数分の能力が必要となる
本発明の目的は、演算処理回路の数が複数であっても、
バックアップ用の電力の供給能力を1つである場合と同
程度に抑えることができる電力供給方法を提供すること
である。
課題を解決するための手段 本発明は、複数の演算処理回路に、演算動作用の電力と
バックアップ用の電力とを供給する電力供給方法におい
て、 電源回路は、主演算処理回路および副演算処理回路に、
共通に前記演算動作用の電力とバックアップ用の電力と
を供給するとともに、演算動作用の電力が、予め定める
第1の電圧レベル以下となると制御信号を出力し、 主演算処理回路は、前記制御信号に応答して、副演算処
理回路をバックアップ状態に切換えるためのバックアッ
プ信号を出力するとともに、演算用電源入力端子の電圧
レベルを検出し、検出された電圧レベルが前記第1の電
圧レベルより低い第2の電圧レベル以下となった時点で
バックアップ状態となることを特徴とする電力供給方法
である6作  用 本発明に従えば、電源回路は、複数の演算処理回路に、
共通に演算動作用の電力とバックアップ用の電力とを供
給している。電源回路は、電力源からの前記演算動作用
の電力供給が遮断され、その電圧レベルが予め定める第
1の電圧レベル以下となると、主演算処理回路に制御信
号を出力する。
主演算処理回路は、前記制御信号に応答して、副演算処
理回路にバックアップ信号を出力して副演算処理回路を
バックアップ状態に切換える。
また主演算処理回路は、演算用電源入力端子の電圧レベ
ルを検出しており、前記演算動作用の電圧レベルがさら
に低下して、前記第1電圧レベルより低い第2の電圧レ
ベル以下となると、該主演算処理回路自身もバックアッ
プ状態となる。
したがって、副演算処理回路は演算動作用の電圧レベル
が前記第1の電圧レベル以下となった時点でバックアッ
プ状態とされ、主演算処理回路はこの第1の電圧レベル
よりも低い第2の電圧レベルとなった時点でバックアッ
プ状態となる。このようにして、通常の演算動作状態か
らバックアップ状態に移る過渡時において、主演算処理
回路と副演算処理回路とがバックアップ状態に切換わる
タイミングをずらして、電源回路の負担を軽減する。
実施例 第1図は、本発明の一実施例の電力供給方法が実施され
る内燃機関の制御装置21の電気的構成を示すブロック
図である。この制御装置21は、内燃機関の制御のため
に用いられ、したがって吸気圧や冷却水温度などの各種
のセンサ22からの入力結果に応答して、点火プラグや
燃料噴射弁などのアクチュエータ23を制御する。
制御装置21内には、マイクロコンピュータなどで実現
される2つの演算処理回路24.25が設けられており
、これらの演算処理回路24.25は、入力インタフエ
イス回路26を介して入力される前記センサ22からの
出力に応答して協働して演算動作を行い、その演算結果
を出力インタフエイス回路27を介して前記アクチュエ
ータ23へ出力する。
制御装置21には、電源回路30と2つのトランジスタ
31 32とが設けられており、イグニションキースイ
ッチ33が導通されると、バツテリ34からトランジス
タ31にコレクタ電流が流れ、電源ライン35に電圧V
ccの定電圧の電流が供給される。これによってトラン
ジスタ32が導通し、電源ライン36を介して、各演算
処理回路24 25の電源入力端子Pll,P12に前
記電圧Vccが印加される. 前記電源ライン35にはまた、アクチュエータコイルな
どの外部負荷28が接続されており、したがってこの外
部負荷28への電力供給を安定させるために、たとえば
220μF程度の大容量のコンデンサ39が介在されて
いる。
電源回路30には、バックアップ用電源回路37が設け
られており、前記イグニションキースイッチ33が遮断
されると、バツテリ34からの電力が、ダイオード38
を介してこのバックアップ用電源回路37で、前記電圧
Vccより低い電圧V。0の定電圧として前記電源ライ
ン36に導出される,これによって、演算処理回路24
.25はメモリ内容の保持などのバックアップ動作を行
うことができる。
主演算処理回路である演算処理回路24にはまた、演算
動作用の電源電圧レベルを検出するための端子HALT
IIと、初期化信号が入力される端子INITI 1と
、書込み禁止信号が入力される端子WII1などの入力
端子が設けられている.同様に、副演算処理回路である
演算処理回路25にも、端子HALT12,INIT1
2,WI 12が設けられている。
演算処理回路24において、端子HALTIIは演算動
作用の電源ライン35の電圧レベルを検出しており、ま
た端子INITIIには電源回路30の端子INIT1
3から初期化信号が入力され、端子WILLには電源回
路30の端子WII3から書込み禁止信号が入力される
演算処理回路25において、端子HALT12,INI
T12には、演算処理回路24の出力端子XI,X2か
らの出力がそれぞれ入力されている。
また端子WI12には、前記電源回路30の端子WI1
3から書込み禁止信号が入力される。
演算処理回路24は、イグニションキースイッチ33が
遮断されて電源回路30から端子WII1に、制御信号
であり、第2図(1)で示される書込み禁止信号が入力
されると、その入力開始時刻titから予め定める時間
W1だけ遅れた時刻t12において、第2図(2)で示
されるバックアップ信号を端子X1から出力する。また
このとき、端子X2からは第2図(3)で示される初期
化信号が出力される. 一方、電源立上げ時には、前記書込み禁止信号が時刻t
l3で立上ると、端子X1からの前記バックアップ信号
は時刻tl3から前記時間W1だけ経過した時刻tl4
で立上る.また端子x2からの初期化信号は、前記時刻
tl4で演算処理回路25が立上げられてから、水晶発
振が安定するまでの時間W2だけ経過した時刻tl5ま
で出力される. 第3図は、上述のように構成された制御装置21の電源
遮断時における動作を説明するためのタイミングチャー
トである。第3図(1)で示されるように時刻t21で
イグニションキースイッチ33が遮断されると、コンデ
ンサ39の静電容量と外部負荷28の抵抗値とに対応し
た時定数に従って、電源ライン35の電圧レベルが第3
図(2)で示されるように低下してゆく。
時刻t22で電源ライン35の電圧レベルが第1の電圧
レベルである4.5V以下となると、電源回路30は第
3図(3)で示されるように、その時刻t22から書込
み禁止信号を出力する.またこの時刻t’22から前記
時間W1が経過した時刻t23において、演算処理回路
24は端子X1から第3図(7)で示されるバックアッ
プ信号と、第3図(8)で示される初期化信号を出力す
る。
これによって演算処理回路25は、第3図(9)で示さ
れるように水晶発振子の発振が停止されてバックアップ
状態となる。
さらに前記電源ライン35の電圧レベルが低下し、電圧
■。D(=4.4’l以下となると、その時刻t24に
おいて、電源回路30はトランジスタ32を遮断し、こ
れによって電源ライン36へはバックアップ用電源回路
37からの電力が供給される。
その後、前記電源ライン35の電圧が低下して3 7■
以下となると、第3図(4〉で示されるように電源回路
30の端子INI713から初期化信号が出力され、第
2の電圧レベルである電圧V.,/2 (=2.2V)
以下となると、端子HALTIIの電圧レベルに応じて
設定される演算処理回路24の動作状態は、第3図(5
)で示されるようにバックアップ状態となり、第3図(
6)で示されるように水晶発振子の発振が停止される.
このように本発明に従う制御装置21では、電源回路3
0がトランジスタ32を導通して演算処理回路24.2
5に共通の演算動作用の電力が供給されている状態で、
イグニションキースイッチ33が遮断されると、演算処
理回路25をバックアップ状態とし、その後にバックア
ップ用の電源回路37からバックアップ用の電力を供給
する。
したがって、バックアップ用電源回路37の電力供給能
力は、演算処理回路24を演算動作状態で保持し、演算
処理回路25をバックアップ状態で保持することができ
る程度でよく、すなわち2つの演算処理回路24.25
を同時に演算動作状態に保持することができるような大
容量とする必要はない。
このようにして、演算処理回路24.25が通常の演算
動作状態からバックアップ状態に切換わる過渡状態にお
いて、供給すべき電力量を低減し、バックアップ用電源
回路37の負担を軽減することができる。したがって演
算処理回路の数が増えても、バックアップ用電源回路の
電力供給能力を、演算処理回路が1つである場合とほぼ
同程度とすることができ、多数の演算処理回路に共通の
バックアップ用電源回路を接続する場合に特に好適に実
施することができる. 発明の効果 以上のように本発明によれば、副演算処理回路がバック
アップ状態となってから、電源回路がバックアップ用電
力供給状態となり、さらにその後に主演算処理回路がバ
ックアップ状態となるようにしたので、電源回路のバッ
クアップ用電力供給能力を、演算処理回路が1つである
場合とほぼ同程度に抑えることがでる.
【図面の簡単な説明】
第1図は本発明の一実施例の電力供給方法が実施される
制御装置21の電気的構成を示すブロック図、第2図は
主演算処理回路24による副演算処理回路25の動作状
態の切換え動作を説明するためのタイミングチャート、
第3図は演算処理回路24.25が演算動作状態からバ
ックアップ状態に切換わる過渡状態における動作を説明
するためのタイミングチャート、第4図は従来技術の電
力供給方法が用いられる制御装置1の電気的構成を示す
ブロック図、第5図は演算処理回路4,5が演算動作状
態からバックアップ状態に切換わる過渡状態の動作を説
明するためのタイミングチャートである。 21・・・制御装置、22・・・センサ、23・・・ア
クチュエー夕、24.25・・・演算処理回路、28・
・・外部負荷、30・・・電源回路、31.32・・・
トランジスタ、33・・・イグニションキースイッチ、
34・・・バツテリ、35.36・・・電源ライン、3
7・・・バックアツプ用電源回路、 3 9・・・コンデンサ

Claims (1)

  1. 【特許請求の範囲】 複数の演算処理回路に、演算動作用の電力とバックアッ
    プ用の電力とを供給する電力供給方法において、 電源回路は、主演算処理回路および副演算処理回路に、
    共通に前記演算動作用の電力とバックアップ用の電力と
    を供給するとともに、演算動作用の電力が、予め定める
    第1の電圧レベル以下となると制御信号を出力し、 主演算処理回路は、前記制御信号に応答して、副演算処
    理回路をバックアップ状態に切換えるためのバックアッ
    プ信号を出力するとともに、演算用電源入力端子の電圧
    レベルを検出し、検出された電圧レベルが前記第1の電
    圧レベルより低い第2の電圧レベル以下となつた時点で
    バックアップ状態となることを特徴とする電力供給方法
JP2014176A 1990-01-23 1990-01-23 電力供給方法 Pending JPH03217922A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014176A JPH03217922A (ja) 1990-01-23 1990-01-23 電力供給方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014176A JPH03217922A (ja) 1990-01-23 1990-01-23 電力供給方法

Publications (1)

Publication Number Publication Date
JPH03217922A true JPH03217922A (ja) 1991-09-25

Family

ID=11853836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014176A Pending JPH03217922A (ja) 1990-01-23 1990-01-23 電力供給方法

Country Status (1)

Country Link
JP (1) JPH03217922A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214042A (ja) * 1985-03-20 1986-09-22 Sharp Corp 低電圧検出及びメモリ保護方式
JPH01258017A (ja) * 1988-04-07 1989-10-16 Fuji Photo Film Co Ltd マルチcpuシステム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214042A (ja) * 1985-03-20 1986-09-22 Sharp Corp 低電圧検出及びメモリ保護方式
JPH01258017A (ja) * 1988-04-07 1989-10-16 Fuji Photo Film Co Ltd マルチcpuシステム

Similar Documents

Publication Publication Date Title
US5382839A (en) Power supply control circuit for use in IC memory card
US7388800B2 (en) Memory control device having less power consumption for backup
EP0800259B1 (en) Standby voltage boosting stage and method for a memory device
EP0440204B1 (en) Semiconductor integrated circuit device having main power terminal and backup power terminal independently of each other
KR100391879B1 (ko) 대기 모드를 갖는 데이타 처리 회로
EP0905597B1 (en) A method and apparatus for reducing the bias current in a reference voltage circuit
JPH03217922A (ja) 電力供給方法
JP3215150B2 (ja) 電源スイッチ回路
JP3504016B2 (ja) スイッチング電源回路
JP2000050526A (ja) 電源供給制御装置
KR0138768B1 (ko) 소멸성 메모리 보존 시스템
JPH05297992A (ja) プログラマブルコントローラの入力回路
JPH069553Y2 (ja) 電源回路
US20060061397A1 (en) Power up circuit of semiconductor memory device and compensating method thereof
KR910007917Y1 (ko) 스태틱램의 보조 전원회로
JP2697837B2 (ja) リセット回路
JPS5930284A (ja) チツプセレクト制御回路
JP3354413B2 (ja) 電子回路のバックアップ電圧検出装置
JP2690788B2 (ja) 半導体装置
JPH04518A (ja) 電源制御装置
JPS62243017A (ja) メモリの電源バツクアツプ回路
JP2655766B2 (ja) 情報カード
JPH09102751A (ja) 音声ミュート回路
JP2927002B2 (ja) Dramのバックアップ装置
JPS63245705A (ja) Icのメモリ−バツクアツプ装置