JPH04340148A

JPH04340148A - パーソナルコンピュータ

Info

Publication number: JPH04340148A
Application number: JP915090A
Authority: JP
Inventors: Shuzo Nakajima; 中島　修三
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1991-01-21
Filing date: 1991-01-21
Publication date: 1992-11-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［発明の目的］

【０００１】

【産業上の利用分野】この発明は、電源として二次電池
（以下、バッテリーと称す。）を使用するパーソナルコ
ンピュータに係わり、特に、記憶手段として、ＥＥＰＲ
ＯＭを使用するパーソナルコンピュータに関わる。

【０００２】

【従来の技術】従来、パーソナルコンピュータはデスク
トップ型であった。特定用途向けのＩＣ（ＡＳＩＣ）や
表面実装技術ＰＣＢ等の技術的進歩に伴いラップトップ
型やブック型と進化して来た。また、前記進化に伴い、
パーソナルコンピュータへの電源供給に於いても、ＡＣ
駆動電源から電池駆動電源へと移行した。そして、パー
ソナルコンピュータを制御する基本入出力（ＢＩＯＳ）
プログラムは、消去可能な読み出し専用メモリＥＰＲＯ
Ｍに格納されていた。機能強化によるバージョンアップ
やエラー訂正のための修正変更が生じた時、ＥＰＲＯＭ
の場合直接書込み出来なかった。そのため、新たに修正
変更した別のＥＰＲＯＭを再度パーソナルコンピュータ
にアセンブリし直す事を行っていた。最近では、再度、
アセンブリし直す作業はせずＢＩＯＳプログラムを電気
的に消去可能でプログラム可能な読み出し専用メモリ（
以下、ＥＥＰＲＯＭと称す。）をパーソナルコンピュー
タに搭載する事も始めている。

【０００３】このＥＥＰＲＯＭをパーソナルコンピュー
タに搭載する場合、ある特定のメモリ領域だけを変更修
正することは出来ない。そのため、ＢＩＯＳプログラム
を１バイトでも変更修正する場合、一度、ＥＥＰＲＯＭ
の記憶内容全てを消去する。そして、一から記憶内容を
書込む作業を必要とする。記憶容量１ＭｂｙｔｅＥＥＰ
ＲＯＭの場合、一から記憶内容を書込むのに約１０秒か
かる。この書込みを実行している途中でパーソナルコン
ピュータのバッテリーがローバッテリー状態または無く
なった時、電源供給が停止してしまいＥＥＰＲＯＭへの
書込みが最後まで実行出来ない。その結果、ＥＥＰＲＯ
Ｍに格納されたＢＩＯＳプログラムは再起動時正常に動
作しないという不具合を生じた。

【０００４】

【発明が解決しようとする課題】本発明は、上記のよう
な従来技術の欠点を除去し、パーソナルコンピュータの
バッテリーの電圧容量を検出する。さらに、その電圧容
量が少なくなった時、ＥＥＰＲＯＭへの書込みを禁止す
ることによって、より使い勝手の向上したパーソナルコ
ンピュータを提供することを目的とする。［発明の構成
］

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本発明においては、バッテリー内蔵のパーソナルコ
ンピュータにおいて、前記パーソナルコンピュータを制
御する基本入出力プログラム等を格納するメモリ手段と
、前記プログラムを起動し前記メモリ手段に格納された
記憶内容を更新する手段と、前記バッテリーの電圧容量
を検出する手段と、バッテリーの電圧容量を検出し、前
記検出手段によりローバッテリーを検出した時、前記メ
モリ手段に格納された記憶内容の更新を禁止する手段を
具備することを特徴としたパーソナルコンピュータを提
供する。

【０００６】

【作用】このように構成されたものに於いては、パーソ
ナルコンピュータ内蔵のバッテリーの電圧容量を検出す
る。検出された電圧容量が少なくなった時、読み出し専
用メモリへの書込みを禁止する。その結果、メモリへの
書込み最中にバッテリーの電圧容量が減少し、パーソナ
ルコンピュータが再起動できなくなる不具合を解消する
。

【０００７】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図１は、本発明の一実施例のシステム構成
を示すブロック図である。

【０００８】図において、符号１はＣＰＵであり、ＲＯ
Ｍに格納されたプログラムを実行し、システムバス２７
を介して各ハードウェアを制御する。このＣＰＵ１は、
例えば、インテル社製の１６ビットＣＰＵ「８０Ｃ２８
６」である。本パーソナルコンピュータはバッテリー駆
動用電源を用いる。この為、消費電力の少ないＣＭＯＳ
タイプのＣＰＵを使用する。符号２はＥＥＰＲＯＭであ
り、電気的にプログラム内容を消去することができるプ
ログラマブルＲＯＭである。このＥＥＰＲＯＭ２には、
システムの電源投入時の初期化プログラムや各ハードウ
エアの基本動作を規定したＢＩＯＳプログラム等を格納
する。ＥＥＰＲＯＭ２は、例えば、インテル社製の１０
２４ＫｂｙｔｅのＣＭＯＳ　　ＦＬＡＳＨ　　ＭＥＭＯ
ＲＹ「２８Ｆ０１０」である。符号３はＲＡＭであり、
ＭＳ−ＤＯＳやアプリケーションプログラム等を格納す
る。符号４はプログラム可能な割込みコントローラ（ＰＩＴ
）であり、ＣＰＵ１への割込みを発生する。このＰＩＴ
４は、通常市販されている汎用ＬＳＩを使用する。符号
５はＤＭＡコントローラであり、ＣＰＵ１を介さずに直
接にＩ／Ｏ機器とＲＡＭ３間でシステムバス２７を介し
てデータのやりとりを行う。これにより高速・大容量の
データ転送がＣＰＵ１のオーバーヘッドを伴わずに可能
となる。符号６はタイマであり、特定の時間間隔をＣＰ
Ｕ１に知らせる。符号７はリアルタイムクロックＲＴＣ
であり、クロックを生成しＣＰＵ１に知らせる。このＲ
ＴＣ７は、ある事象と他の事象との間の経過時間の測定
を行う。また、一定時間になると開始しなければならな
い処理を起動するための時刻を示す。符号８は漢字ＲＯ
Ｍであり、漢字、文字、数字や特殊記号パターンを記憶
する。符号９はフロッピーディスクコントローラＦＤＣ
であり、ＣＰＵ１からの制御信号を受取り、フロッピー
ディスクドライブＦＤＤへのデータの入出力を制御する
。符号１０は３．５インチＦＤＤであり、ＭＳ−ＤＯＳ
の管理の下、記憶装置Ａとして割当てる。符号１２はプ
リンタコントローラであり、ＣＰＵ１からの印字命令を
受取り、プリンタへのデータの入出力を制御する。符号
１１は５インチＦＤＤまたはプリンタであり、パーソナ
ルコンピュータ筐体に設置されたＦＤＤ／ＰＲＴコネク
タを介して本体システムに接続される。５インチＦＤＤ
１１は、ＭＳ−ＤＯＳの管理の下、記憶装置Ｂとして割
当てる。符号１３はキーボードコントローラＫＢＣであ
り、キーボードＫＢ１４から入力されたデータに基づき
、キーボードマトリックスコードＫＭＣを生成する。このＫＢＣ１３はＫＭＣデータをＣＰＵ１へ送信する。ＣＰＵ１は受信したＫＭＣデータに基づき、ＫＢ１４か
らの入力データを判別する。符号１５はＲＳ−２３２Ｃ
コントローラであり、本パーソナルコンピュータとデー
タ通信装置とのインタフェースを行う。符号１６はハー
ドディスクコントローラＨＤＣであり、ＣＰＵ１からの
制御信号を受取り、３．５インチハードディスクドライ
ブＨＤＤ１７を制御する。このＨＤＤ１７はフロッピー
ディスクＦＤに比べて記憶容量が大きく、データの読み
書きが高速である。ＭＳ−ＤＯＳの管理の下、記憶装置
Ｃとして割当てる。符号１８はＣＲＴコントローラ（Ｃ
ＲＴＣ）であり、ＣＲＴディスプレイ２０及びプラズマ
ディスプレイＰＤＰ１９とＣＰＵ１との間のインターフ
ェース機能を果たすＩＣである。ＫＢ１４からの入力デ
ータに基づき、ＣＰＵ１はキー入力データを判断しシス
テムバス２７を介してＣＲＴＣへ制御信号等を送信する
。ＣＲＴＣ１８は制御信号等に基づき、キャラクタ、外
字やグラフィック情報を夫々対応するメモリ（テキスト
ＲＡＭ２２、外字ＲＡＭ２３とＶＲＡＭ２１）に書込み
水平／垂直同期信号に同期してディスプレイに出力する
。符号２４は電源コントローラであり、４ビットパワー
コントロールＣＰＵを内蔵し、ＡＣアダプター（図示省
略）からの電源供給を制御する。さらに、バッテリーパ
ック２５への充電容量も制御する。バッテリーパック２
５から出力された直流電圧をＤＣ／ＤＣコンバータ２６
を介して所定の直流電圧を生成する。ＤＣ／ＤＣコンバ
ータ２６で生成された＋５Ｖと＋１２Ｖは夫々ＥＥＰＲ
ＯＭ２に供給される。図２は、本発明の第１の実施例に
示したＥＥＰＲＯＭ２の記憶内容書替え機構を示した要
部ブロック図である。図３は、本発明のＲＯＭ内容書換
えルーチンを示したフローチャートである。

【０００９】図２において、ＥＥＰＲＯＭ２は、１２８
Ｋｂｙｔｅ×８の記憶容量を持つ。通常、＋５Ｖの直流
電圧がＤＣ／ＤＣコンバータを介してＥＥＰＲＯＭ２の
ＶｃｃとＶｐｐ端子に電源供給される。ＥＥＰＲＯＭ２
は＋５Ｖの直流電圧で通常の読み出し専用のＲＯＭと同
じ動作を行う。今、ＣＰＵ１がＥＥＰＲＯＭ２に格納さ
れたＢＩＯＳプログラム等の書替えを実行する。ＣＰＵ
１は、ローレベル状態のｗｒｉｔｅ　信号４９を送出す
る。ｗｒｉｔｅ　信号４９は、ＯＲ回路４１の入力端子
に接続される。電源コントローラ２４は、常時、バッテリーの電圧容量
を検出し、バッテリーがローバッテリー状態であるか否
かをＣＰＵ１に知らせる。ＣＰＵ１は所定のレジスタに
前記バッテリーの状態をセットする。即ち、ローバッテ
リー状態の時所定のレジスタに０をセットし、それ以外
のとき１をセットする。前記レジスタは、ＣＰＵ１内蔵
の汎用レジスタ又はＣＰＵ１外部の専用のレジスタを設
けてもよい。ＣＰＵ１は前記レジスタのフラッグ状態を
読込み１の状態の時、ハイレベルのｗｒｉｔｅ　ｅｎａ
ｂｌｅ信号４７を出力する。ｗｒｉｔｅ　ｅｎａｂｌｅ
信号４７はインバーター３９に入力される。インバータ
ー３９はハイレベルのｗｒｉｔｅ　ｅｎａｂｌｅ信号４
７をローレベルのｗｒｉｔｅ　ｅｎａｂｌｅ信号４７へ
反転させる。インバーター３９から出力されたローレベ
ルのｗｒｉｔｅ　ｅｎａｂｌｅ信号４７は、ＯＲ回路４
１のもう一方の入力端子に接続される。ＯＲ回路４１は
ＯＲ論理を実行する。ＯＲ回路４１の両入力端子にロー
レベル信号が入力されるので、ローレベル信号がＯＲ回
路４１の出力端子に生成される。ＯＲ回路４１の出力端
子は、ＥＥＰＲＯＭ２のＰＧＭ端子に接続する。ＰＧＭ
端子は負論理なので、ＯＲ回路４１の出力端子からロー
レベル信号が出力されるとＥＥＰＲＯＭ２はＢＩＯＳプ
ログラム等の内容を書替え可能とする。

【００１０】ＣＰＵ１から出力されたハイレベルのｗｒ
ｉｔｅ　ｅｎａｂｌｅ信号４７はｎチャネルエンハンス
メント形ＭＯＳＦＥＴ（以下、ｎＦＥＴと称す。）３１
にも出力される。ｎＦＥＴ３１のゲート端子とソース端
子との間に所定の＋ＶＧＳ電圧を印加すると、ｎＦＥＴ
３１のスイッチがオンし電流Ｉ１　がドレイン端子から
ソース端子へ流れ出す。ｐチャネルエンハンスメント形
ＭＯＳＦＥＴ（以下、ｐＦＥＴと称す。）３３のソース
端子は＋１２Ｖ直流電圧４５に接続する。ｐＦＥＴ３３
のゲート端子は、ｎＦＥＴ３１のドレーン端子に所定の
抵抗３２を介して接続する。ｎＦＥＴ３１のスイッチが
オンすると、ｐＦＥＴ３３のゲート端子の印加電圧が引
張られ電圧降下を生じる。この時、ｐＦＥＴ３３のゲー
ト端子とソース端子との間に所定の−ＶＧＳ電圧を印加
する。そして、ｐＦＥＴ３３のスイッチがオンし、電流
Ｉ２　がソース端子からドレイン端子へ流れ出す。符号
３５はバイパスコンデンサーであり、交流成分をパスす
る。符号３７は逆流防止ダイオードであり、＋１２Ｖ直
流電圧が＋５Ｖ直流電圧端子に印加されるのを防ぐ。ｐ
ＦＥＴ３３のスイッチがオンすると、＋１２Ｖ直流電圧
がＥＥＰＲＯＭ２のＶｐｐ端子に印加される。ＥＥＰＲ
ＯＭ２が書込み可能の状態になった時、ＣＰＵ１は書込
みアドレス信号２９とＥＥＰＲＯＭ２内蔵のアドレスデ
コーダをセレクトするｃｈｉｐ　ｓｅｌｅｃｔ　信号を
出力しＥＥＰＲＯＭ２の所定の位置に書込みを行う。以
下、図２と図３を用いて、本発明の動作説明を行う。

【００１１】本パーソナルコンピュータのユーザーは、
ＥＥＰＲＯＭ２のＢＩＯＳプログラム等記憶内容を書換
える事を決める。新たなＢＩＯＳプログラム等が格納さ
れたＦＤを３．５インチＦＤＤ１０にセットする。ユー
ザーは書換えコマンドをＫＢから入力する。前記書換え
コマンドに基づき、ＣＰＵ１はローレベルのｗｒｉｔｅ
　信号４９をＥＥＰＲＯＭ２に出力する。書換えコマン
ド実行後、ＣＰＵ１はＦＤの記憶内容をＲＡＭ３の所定
位置にコピーする（以上、ステップ１００）。前記ステ
ップ１００実行後、ＣＰＵ１は電源コントローラ２４か
ら送られて来たバッテリーの電圧状態をローバッテリー
基準電圧と比較する。前記比較結果に基づき、バッテリ
ー電圧がローバッテリー基準電圧より大きい場合、前記
レジスタに１を立てる。また、バッテリー電圧がローバ
ッテリー基準電圧以下の場合、前記レジスタに０を立て
る。ＣＰＵ１は前記レジスタのフラッグの状態を判断す
る。前記フラッグの状態が０ならば、ローレベルのｗｒ
ｉｔｅ　ｅｎａｂｌｅ信号を出力する。また、前記フラ
ッグの状態が１ならば、ハイレベルのｗｒｉｔｅ　ｅｎ
ａｂｌｅ信号を出力する（以上、ステップ１１０）。前
記ステップ１１０実行後、バッテリーの電圧容量がロー
バッテリーでない、即ち、前記フラッグの状態が１なら
ば、本プロセスルーチンはステップ１２０へ進む。ステ
ップ１２０では、ＲＡＭ３に移されたプログラムをＥＥ
ＰＲＯＭ２に移す。ステップ１３０では、コピーされた
ＥＥＰＲＯＭ２のプログラム内容とＲＡＭ３のプログラ
ム内容とを比較する。前記ステップ１３０でコピーされ
たＥＥＰＲＯＭ２のプログラム内容とＲＡＭ３のプログ
ラム内容とが一致しない時、本プロセスルーチンはステ
ップ１２０へリターンする。また、前記ステップ１３０
で、ＥＥＰＲＯＭ２のプログラム内容とＲＡＭ３のプロ
グラム内容とが一致する時、本プロセスルーチンはステ
ップ１４０へ進む。ステップ１４０では、ＥＥＰＲＯＭ
２にＲＡＭ３のプログラム全てを移したか比較される。ステップ１４０で、ＲＡＭ３のプログラム全てを移し終
えてない時、本プロセスルーチンはステップ１２０へリ
ターンする。また、一方、前記ステップ１４０で、ＲＡ
Ｍ３のプログラム全てを移し終えた時、本プロセスルー
チンは終了する。

【００１２】また、先のステップ１１０で、バッテリー
の電圧容量がローバッテリー状態であると判断されたな
らば、本プロセスーチンはステップ１５０へ進む。ステ
ップ１５０では、バッテリーがローバッテリー状態であ
るとユーザーにビープ音と共にディスプレイ上に表示警
告する。その後、本プロセスルーチンは終了する。

【００１３】

【発明の効果】以上述べてきたように、本発明によれば
、パーソナルコンピュータのバッテリーの電圧容量を検
出し、その電圧容量が少なくなった時、ＥＥＰＲＯＭへ
の書込みを禁止する。その結果、より使い勝手の向上し
たパーソナルコンピュータを提供する。

【図面の簡単な説明】

【図１】図１は、本発明の一実施例のシステム構成を示
すブロック図である。

【図２】図２は、本発明の第１の実施例に示したＥＥＰ
ＲＯＭ２の記憶内容書替え機構を示した要部ブロック図
である。

【図３】図３は、本発明のＲＯＭ内容書換えルーチンを
示したフローチャートである。

【符号の説明】

１…ＣＰＵ、２…ＥＥＰＲＯＭ、１０…ＦＤＤ、１４…
ＫＢ、１９…ＰＤＰ、２０…ＣＲＴディスプレイ、２４
…電源コントローラ、２５…バッテリーパック、２６…
ＤＣ／ＤＣコンバータ

Claims

【特許請求の範囲】

【請求項１】バッテリー内蔵のパーソナルコンピュータ
において、前記パーソナルコンピュータを制御する基本
入出力プログラム等を格納するメモリ手段と、前記プロ
グラムを起動し前記メモリ手段に格納された記憶内容を
更新する手段と、前記バッテリーの電圧容量を検出する
手段と、バッテリーの電圧容量を検出し前記検出手段に
よりローバッテリーを検出した時、前記メモリ手段に格
納された記憶内容の更新を禁止する手段を具備すること
を特徴としたパーソナルコンピュータ。