JP2013175093A - 通信装置およびそのプロセッサ再開方法 - Google Patents

通信装置およびそのプロセッサ再開方法 Download PDF

Info

Publication number
JP2013175093A
JP2013175093A JP2012039904A JP2012039904A JP2013175093A JP 2013175093 A JP2013175093 A JP 2013175093A JP 2012039904 A JP2012039904 A JP 2012039904A JP 2012039904 A JP2012039904 A JP 2012039904A JP 2013175093 A JP2013175093 A JP 2013175093A
Authority
JP
Japan
Prior art keywords
path
processor
management area
main signal
setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2012039904A
Other languages
English (en)
Inventor
Yuichi Tazaki
雄一 田崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2012039904A priority Critical patent/JP2013175093A/ja
Publication of JP2013175093A publication Critical patent/JP2013175093A/ja
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Stored Programmes (AREA)

Abstract

【課題】必要なデータを退避させることなくプロセッサを再開できる通信装置およびプロセッサ再開方法を提供する。
【解決手段】プロセッサ(100)の制御により主信号パスを設定するハードウエア(103−112)を有する通信装置(10)において、プロセッサが動作するアプリケーションプログラムを格納するプログラム作業用メモリ(102)に主信号パスを設定するためのパス情報を管理するパス管理領域(201)を確保し、プロセッサを再起動した時にパス管理領域を保持した状態でアプリケーションプログラムをプログラム作業用メモリに展開し、パス管理領域のパス情報に従ってハードウエアの制御を再開する。
【選択図】図1

Description

本発明は交換機やルータ等の通信装置に係り、特に通信制御のためのソフトウエアを実行するプロセッサの再開方法に関する。
一般に、交換機やルータ等の通信装置では、API(Application Program Interface)を用いて主信号パスを司るハードウエアを制御し任意のパス設定を行っている。このような通信装置において通信制御のためのアプリケーションがアップデートされると、プロセッサをリセットして再起動させ、アップデートされたアプリケーションをプログラム作業用メモリに展開して処理を再開する。その際にAPIも初期化されるので、それまでハードウエアに設定していた情報をプログラム作業用メモリに退避させ、プロセッサ再起動後に読み出して、ハードウエアのレジスタ/メモリに設定することが必要である。
たとえば特許文献1に開示された再起動方法では、プログラム作業用メモリとは別にフラッシュメモリを備え、動作環境を規定する情報をフラッシュメモリに退避させて再起動し、退避させた情報をプログラム作業用メモリに読み出すことで以前と同じ動作環境でプログラムを再起動する。
特開2003−131896号公報
しかしながら、上述したように、必要なデータを退避させてからプロセッサを起動し、退避したデータを再度展開して動作を継続するシステムでは、退避用のメモリ領域を確保する必要があり、さらに再同期を取るために起動時間がかかるという問題点があった。
そこで本発明の目的は、必要なデータを退避させることなくプロセッサを再開できる通信装置およびプロセッサ再開方法を提供することにある。
本発明によるプロセッサ再開方法は、プロセッサの制御により主信号パスを設定するハードウエアを有する通信装置におけるプロセッサの再開方法であって、前記プロセッサが動作するアプリケーションプログラムを格納するプログラム作業用メモリに前記主信号パスを設定するためのパス情報を管理するパス管理領域を確保し、前記プロセッサを再起動した時に、前記パス管理領域を保持した状態で、アプリケーションプログラムを前記プログラム作業用メモリに展開し、前記パス管理領域のパス情報に従って前記ハードウエアの制御を再開する、ことを特徴とする。
本発明による通信装置は、プロセッサの制御により主信号パスを設定するハードウエアを有する通信装置であって、前記プロセッサが動作するアプリケーションプログラムを格納するアプリケーション展開領域と前記主信号パスを設定するためのパス情報を管理するパス管理領域とを確保したプログラム作業用メモリを有し、前記プロセッサが再起動した時に、前記パス管理領域を保持した状態で、アプリケーションプログラムを前記プログラム作業用メモリに展開し、前記パス管理領域のパス情報に従って前記ハードウエアの制御を再開する、ことを特徴とする。
本発明によれば、必要なデータを退避させることなくプロセッサを再開できる。
図1は本発明の一実施形態による通信装置の概略的構成を示すブロック図である。 図2は図1におけるプログラム作業用メモリの内容を示す模式図である。 図3は本実施形態によるプロセッサ再開方法における初期起動時の動作を示すフローチャートである。 図4は本実施形態によるプロセッサ再開方法におけるアプリケーション更新の再開動作を示すフローチャートである。 図5は本実施形態によるプロセッサ再開方法におけるパス設定の一例を説明するため通信装置の模式的ブロック図である。 図6は図5に示すパス設定に対応するプログラム作業用メモリの内容を示す模式図である。
本発明の実施形態によれば、プロセッサ作業用メモリにプログラムを展開するプログラム展開領域とは別に、信号パス情報を管理するパス管理領域を予め確保しておき、プロセッサの再起動前にパス管理領域で管理されていたパス情報が再起動時に維持され、当該パス情報に従ってプロセッサを再開する。このようにプロセッサ作業用メモリにパス管理領域を確保し再起動時に初期化しないことで、必要なデータを退避させることなくプロセッサの再開が可能となる。以下、図面を参照しながら本発明の実施形態について詳細に説明する。
1.一実施形態
1.1)装置構成
図1に示すように、本発明の一実施形態による通信装置10は制御主体の制御系と制御対象のスイッチ系とからなる。通信装置10の制御系は、プロセッサとしてのCPU(Central Processing Unit)100と、オペレーティングシステム(OS)およびアプリケーションプログラムを格納したフラッシュメモリ101と、CPU100が使用するプログラム作業用メモリ102と、からなる。通信装置10のスイッチ系は、ここではTDM(Time Division Multiplexing)スイッチ103、パケットスイッチ104、TDM系の複数のデバイス105−108およびパケット系の複数のデバイス109−112からなる。TDMスイッチ103は、TDM系の複数のデバイス105−108の間の任意の主信号パスを制御系からのパス設定指示に従って設定する。パケットスイッチ104は、パケット系の複数のデバイス109−112の間の任意の主信号パスを制御系からのパス設定指示に従って設定する。CPU100はバス113を通してスイッチ系の制御を行う。バス113には汎用的なバスを用いることができる。
CPU100は通信装置10を制御するプロセッサであり、後述するように、初期起動時に、プログラム作業用メモリ102に主信号パス管理領域201を固定的に確保し、ユーザの主信号パス設定指示があると主信号パス管理領域201の該当するパス情報を固定的に使用する。プログラム作業用メモリ102の主信号パス管理領域201以外の領域はアプリケーション展開領域202として用いられる。すなわち、アプリケーション展開領域202には、フラッシュメモリ101から読み出されたアプリケーションプログラムが展開され格納される。アプリケーションのアップデートによってアプリケーション展開領域202に新たなアプリケーションが展開されても、主信号パス管理領域201の内容は維持される。詳しくは後述する。
TDMスイッチ103は、API経由でパス情報がレジスタ/メモリに設定され、TDM系デバイス105〜108間のパスが設定される。例えば、TDM系デバイス105からTDM系デバイス108へのパス設定が行われると、TDMスイッチ103を通してTDM系デバイス105からTDM系デバイス108へTDMデータの転送が可能となる。同様に、パケットスイッチ104においても、API経由でパス情報がレジスタ/メモリに設定され、パケット系デバイス109〜112間のパスが設定される。例えば、パケット系デバイス109からパケット系デバイス111へのパス設定が行われると、パケットスイッチ104を通してパケット系デバイス109からパケット系デバイス111へパケットデータの転送が可能となる。なお、TDMスイッチ103およびパケットスイッチ104のレジスタ/メモリはAPIで隠蔽されているので、これらのスイッチに対してパス設定を行う場合には、APIで用意された関数を使用し、API側でスイッチに具備されているレジスタ/メモリに必要な値を設定する。
TDM系デバイス105〜108は、CPU100によって制御されるフレーマ機能を有するハードウエアであり、TDMデータを終端し、TDMスイッチ103における主信号パスの接続端点となる。パケット系デバイス109〜112は、CPU100によって制御されるフレーマ機能を有するハードウエアであり、パケットデータを終端し、パケットスイッチ104における主信号パスの接続端点となる。
1.2)プログラム作業用メモリ
図2に示すように、プログラム作業用メモリ102は、DRAMなどの大容量メモリで構成されており、主信号パス管理領域201とアプリケーション展開領域202とから成る。主信号パス管理領域201は、主信号パス管理のために固定的に確保された領域であり、アプリケーションで許容される最大数の主信号パスを格納可能である。ここでは、n個のパス情報#1〜#nを格納できる容量が予め確保され、それぞれのパス情報の内容はユーザからの主信号パス設定要求により決定され、主信号パス管理領域201に順次格納される。
パス情報は2以上の接続端点(TDM系デバイスあるいはパケット系デバイス)とパス名称等のパラメータとを含む。ここでは、パス情報203は、接続端点aを特定する情報204と、接続端点bを特定する情報205と、パス名称、VLAN(Virtual LAN)のID、IPアドレス等のユーザパラメータ206と、からなる。例えば、あるパス情報の接続端点aが「TDM系デバイス105」、接続端点bが「TDM系デバイス108」であるとすれば、TDMスイッチ103は、TDM系デバイス105からユーザパラメータで特定されるTDMデータを入力すると、それをTDM系デバイス108へ転送する。
パス情報の番号#1〜#nはAPIと同期するようにアプリケーションで予め決められているので、ユーザの設定とは無関係に一意的に設定することができる。すなわち、アプリケーションとして許容する主信号パスの最大数nは設計時に決定されているので、確保が必要な枠、すなわちパス情報の本数nもパス情報#1〜#nを格納する容量も一意的に決定することができる。
CPU100は、フラッシュメモリ101に格納されたプログラムをアプリケーション展開領域202に展開するが、アプリケーションプログラムのアップデートの際には、主信号パス管理領域201に格納されているアップデート直前のパス情報がリセットされることなく保持される。したがって、APIが初期化されても、TDMスイッチ103およびパケットスイッチ104に対して必ず同じ空間に設定されるようなアプリケーション管理が行われる。以下、初期起動時とアプリケーション更新時の動作について図3〜図6を参照しながら説明する。
1.3)初期起動
図3において、装置の電源オン等によりCPU100が起動すると(動作301)、CPU100はフラッシュメモリ101からアプリケーションを読み出し(動作302)、プログラム作業用メモリ102のアプリケーション展開領域202に展開する(動作303)。続いて、CPU100は、展開されたアプリケーションに従って装置の初期化を開始し(動作304)、TDMスイッチ103、パケットスイッチ104、TDM系デバイス105〜108、パケット系デバイス109〜112のレジスタ/メモリに初期設定を行う(動作305)。
初期設定を完了すると、CPU100は、上述したように、アプリケーションで許容される全信号パス情報(ここでは、図2に示すパス情報#1〜#n)をプログラム作業用メモリ102の主信号パス管理領域201に確保し起動する(動作306)。
装置起動後、ユーザからの主信号パス設定要求に従って、2つ(あるいは3つ以上の)TDMデバイスもしくはパケットデバイスが接続されるようにTDMスイッチ103あるいはパケットスイッチ104を制御する。このとき、ユーザは任意のTDMデバイス/パケットデバイス間で主信号パスを設定するため、主信号パス情報は設定された順番にプログラム作業用メモリ102の主信号パス管理領域201に格納される。すなわち、CPU100は、上述したように、接続端点a、接続端点bおよびユーザパラメータ(パス名称、VLAN ID、IPアドレス等)からなる主信号パス情報のみを主信号パス情報領域201に追加で格納し、同時に、TDMスイッチ103およびパケットスイッチ104に対して接続端点間の接続設定を行う。
1.4)アプリケーション更新時のCPU再開
図4において、フラッシュメモリ101に新アプリケーションが書き込まれると(動作401)、CPU100はリセットされて再度起動する(動作402,403)。起動すると、CPU100は、フラッシュメモリ101からアプリケーションを読み出し(動作404)、プログラム作業用メモリ102のアプリケーション展開領域202に展開する(動作405)。その際、主信号パス情報に関しては、アップデート前にユーザが設定済みのものを含めてデータの変更が行われていないので、書き換えや再設定といった処理は行わず、書き込み済みの主信号パス情報をそのまま継続使用して装置を制御する。すなわち、プログラム作業用メモリ102の主信号パス管理領域201に保持されているパス情報に従って、CPU100はTDMスイッチ103およびパケットスイッチ104に対して接続端点間の接続設定を行う(動作406)。
このように、本実施形態によれば、プログラム作業用メモリ102上に主信号パス管理情報が保存されているため、アプリケーションのアップデート後に、主信号パス管理情報の書き換えや再設定、ハードウエアからの情報取得といった処理を行わずに装置の制御を行うことができる。また、主信号パス管理情報の格納先をプログラム作業用メモリ102の作業領域上に確保しているので、データの退避用のメモリ領域の確保が不要となる。
一例として、図5に示すように、TDM系デバイス105と108、TDM系デバイス106と107、パケット系デバイス109と112がそれぞれこの順番で接続設定され、この状態でアプリケーションのアップデートが行われたとする。この場合、プログラム作業用メモリ102の主信号パス管理領域201には、図6に示すように、たとえばパス情報#1−#3が保持されており、これをそのまま継続使用してCPU100は装置を制御する。
1.5)効果
上述したように、本実施形態によれば、プロセッサ作業用メモリ102にパス管理領域201を確保し、その内容を再起動時に初期化せずに保持しておくことで、必要なデータを退避させることなくプロセッサの再開が可能となる。データの退避領域および退避動作が不要となることで、メモリ容量の削減と装置再開時間の短縮が可能となる。
2.他の実施形態
本発明は、図1に示すような通信装置10だけでなく、通信装置が運用系と待機系の冗長構成を有する場合も同様に適用可能である。このような冗長構成の交換機やルータでは、CPUの切り替え時に、待機系のCPUは、運用系のメモリデータをコピーしなくても、プログラム作業用メモリから主信号パス管理情報(接続端点およびパラメータ)を取得するだけで、そのまま運用を継続することができる。
本発明はCPU等のプロセッサがプログラム作業用メモリを用いてスイッチ等を制御する通信装置に適用可能である。
100 CPU
101 フラッシュメモリ
102 プログラム作業用メモリ
103 TDMスイッチ
104 パケットスイッチ
105〜108 TDM系デバイス
109〜112 パケット系デバイス
201 主信号パス管理領域
202 アプリケーション展開領域
203 パス情報
204,205 接続端点情報
206 ユーザパラメータ

Claims (9)

  1. プロセッサの制御により主信号パスを設定するハードウエアを有する通信装置におけるプロセッサの再開方法であって、
    前記プロセッサが動作するアプリケーションプログラムを格納するプログラム作業用メモリに前記主信号パスを設定するためのパス情報を管理するパス管理領域を確保し、
    前記プロセッサを再起動した時に、前記パス管理領域を保持した状態で、アプリケーションプログラムを前記プログラム作業用メモリに展開し、
    前記パス管理領域のパス情報に従って前記ハードウエアの制御を再開する、
    ことを特徴とするプロセッサの再開方法。
  2. 前記パス管理領域は、前記通信装置の初期起動時に前記アプリケーションプログラムで許容される最大数のパス情報の枠として確保され、ユーザからのパス設定要求に応じて主信号パスを設定するパス情報が格納される、ことを特徴とする請求項1に記載のプロセッサの再開方法。
  3. 前記パス管理領域に格納されるパス情報は、前記ハードウエアの接続端点の情報と当該主信号パスを特定するユーザパラメータとを含むことを特徴とする請求項1または2に記載のプロセッサの再開方法。
  4. 前記パス管理領域に格納されるパス情報はAPI(Application Program Interface)を介して前記ハードウエアに設定されることを特徴とする請求項1−3のいずれか1項に記載のプロセッサの再開方法。
  5. プロセッサの制御により主信号パスを設定するハードウエアを有する通信装置であって、
    前記プロセッサが動作するアプリケーションプログラムを格納するアプリケーション展開領域と前記主信号パスを設定するためのパス情報を管理するパス管理領域とを確保したプログラム作業用メモリを有し、
    前記プロセッサが再起動した時に、前記パス管理領域を保持した状態で、アプリケーションプログラムを前記プログラム作業用メモリに展開し、前記パス管理領域のパス情報に従って前記ハードウエアの制御を再開する、ことを特徴とする通信装置。
  6. 前記パス管理領域は、前記通信装置の初期起動時に前記アプリケーションプログラムで許容される最大数のパス情報の枠として確保され、ユーザからのパス設定要求に応じて主信号パスを設定するパス情報が格納される、ことを特徴とする請求項5に記載の通信装置。
  7. 前記パス管理領域に格納されるパス情報は、前記ハードウエアの接続端点の情報と当該主信号パスを特定するユーザパラメータとを含むことを特徴とする請求項5または6に記載の通信装置。
  8. 前記パス管理領域に格納されるパス情報はAPI(Application Program Interface)を介して前記ハードウエアに設定されることを特徴とする請求項5−7のいずれか1項に記載の通信装置。
  9. プロセッサの制御により主信号パスを設定するハードウエアを有する通信装置におけるプロセッサを機能させるプログラムであって、
    前記プロセッサが動作するアプリケーションプログラムを格納するプログラム作業用メモリに前記主信号パスを設定するためのパス情報を管理するパス管理領域を確保し、
    前記プロセッサを再起動した時に、前記パス管理領域を保持した状態で、アプリケーションプログラムを前記プログラム作業用メモリに展開し、
    前記パス管理領域のパス情報に従って前記ハードウエアの制御を再開する、
    ように前記プロセッサを機能させることを特徴とするプログラム。
JP2012039904A 2012-02-27 2012-02-27 通信装置およびそのプロセッサ再開方法 Abandoned JP2013175093A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012039904A JP2013175093A (ja) 2012-02-27 2012-02-27 通信装置およびそのプロセッサ再開方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012039904A JP2013175093A (ja) 2012-02-27 2012-02-27 通信装置およびそのプロセッサ再開方法

Publications (1)

Publication Number Publication Date
JP2013175093A true JP2013175093A (ja) 2013-09-05

Family

ID=49267932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012039904A Abandoned JP2013175093A (ja) 2012-02-27 2012-02-27 通信装置およびそのプロセッサ再開方法

Country Status (1)

Country Link
JP (1) JP2013175093A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59160395A (ja) * 1983-02-28 1984-09-11 Fujitsu Ltd システム構成化処理方法
JPS59189423A (ja) * 1983-04-13 1984-10-27 Hitachi Ltd マイクロコンピュータ
JPH0527875A (ja) * 1991-07-18 1993-02-05 Canon Inc 電子機器
JPH08251197A (ja) * 1995-03-15 1996-09-27 Hitachi Ltd Atmパーマネント・バーチャル・チャネル(pvc)リンク救済方式
JPH0981275A (ja) * 1995-09-13 1997-03-28 Fuji Electric Co Ltd 演算処理装置
JP2000148465A (ja) * 1998-10-29 2000-05-30 Hewlett Packard Co <Hp> ファ―ムウェア変更方法
JP2001127780A (ja) * 1999-10-29 2001-05-11 Toshiba Corp ネットワークシステム
JP2006244509A (ja) * 2006-03-10 2006-09-14 Toshiba Corp ネットワークシステム、ネットワークシステムの初期化方法、およびノード装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59160395A (ja) * 1983-02-28 1984-09-11 Fujitsu Ltd システム構成化処理方法
JPS59189423A (ja) * 1983-04-13 1984-10-27 Hitachi Ltd マイクロコンピュータ
JPH0527875A (ja) * 1991-07-18 1993-02-05 Canon Inc 電子機器
JPH08251197A (ja) * 1995-03-15 1996-09-27 Hitachi Ltd Atmパーマネント・バーチャル・チャネル(pvc)リンク救済方式
JPH0981275A (ja) * 1995-09-13 1997-03-28 Fuji Electric Co Ltd 演算処理装置
JP2000148465A (ja) * 1998-10-29 2000-05-30 Hewlett Packard Co <Hp> ファ―ムウェア変更方法
JP2001127780A (ja) * 1999-10-29 2001-05-11 Toshiba Corp ネットワークシステム
JP2006244509A (ja) * 2006-03-10 2006-09-14 Toshiba Corp ネットワークシステム、ネットワークシステムの初期化方法、およびノード装置

Similar Documents

Publication Publication Date Title
JP5681465B2 (ja) 情報処理システム、情報処理装置、準備方法、プログラムおよび記録媒体
EP3407187B1 (en) Optical line terminal, and method for upgrading master device and slave device
US20120311240A1 (en) Information processing apparatus, information processing method, and storage medium
JP2006190141A (ja) 移動処理プログラム、情報処理装置、コンピュータシステム及び移動処理プログラムを格納したコンピュータ読み取り可能な記録媒体
JP2015523768A5 (ja)
JP6072352B2 (ja) ディスク配信システム
US9792106B1 (en) Technique for fast network device configuration upgrade and reload
JP2016122268A (ja) 情報処理装置、bios設定情報変更方法、並びにコンピュータ・プログラム
JP2015032301A (ja) 仮想ホストのバージョンアップ方法、および、ネットワーク装置
JP6073710B2 (ja) 情報処理装置、起動障害からの自動復旧方法、及び起動障害からの自動復旧プログラム
WO2023198056A1 (zh) 嵌入式设备固件更新方法以及嵌入式设备
WO2017054695A1 (zh) 基于kvm部署备份虚拟网卡虚拟机的方法、装置及系统
JP5545432B2 (ja) Biosアップデート方法、biosアップデート装置及びbiosアップデートプログラム
JP2013175093A (ja) 通信装置およびそのプロセッサ再開方法
JP6079777B2 (ja) 管理装置、データ取得方法およびデータ取得プログラム
JPWO2019116984A1 (ja) Fpgaシステム、パーシャルリコンフィグレーション実行方法、記憶媒体及びデータ構造
JP6146092B2 (ja) 仮想化システム、仮想サーバ、仮想マシン制御方法、及び仮想マシン制御プログラム
JP6070282B2 (ja) 仮想マシン管理装置、方法及びプログラム
JP5975003B2 (ja) 仮想化制御装置、仮想化システム、仮想化方法、および、仮想化制御プログラム。
JP5944017B2 (ja) 情報処理装置およびプログラム
JP2017016454A (ja) ファームウェア書き換え方法およびプリンター
CN105938417B (zh) 更新配置数据的方法及装置
JP2015153128A (ja) 呼処理制御装置及びそのソフトウェア更新方法、呼処理システム、並びにコンピュータ・プログラム
JP6149624B2 (ja) ファームウェア実行装置、ファームウェア実行方法、コンピュータ・プログラム、および、コンピュータ装置
JP7208497B2 (ja) バックアップリストア方法及びバックアップリストア装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160824

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160905

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20161028

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20170629