JP2013175093A - 通信装置およびそのプロセッサ再開方法 - Google Patents
通信装置およびそのプロセッサ再開方法 Download PDFInfo
- Publication number
- JP2013175093A JP2013175093A JP2012039904A JP2012039904A JP2013175093A JP 2013175093 A JP2013175093 A JP 2013175093A JP 2012039904 A JP2012039904 A JP 2012039904A JP 2012039904 A JP2012039904 A JP 2012039904A JP 2013175093 A JP2013175093 A JP 2013175093A
- Authority
- JP
- Japan
- Prior art keywords
- path
- processor
- management area
- main signal
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
【解決手段】プロセッサ(100)の制御により主信号パスを設定するハードウエア(103−112)を有する通信装置(10)において、プロセッサが動作するアプリケーションプログラムを格納するプログラム作業用メモリ(102)に主信号パスを設定するためのパス情報を管理するパス管理領域(201)を確保し、プロセッサを再起動した時にパス管理領域を保持した状態でアプリケーションプログラムをプログラム作業用メモリに展開し、パス管理領域のパス情報に従ってハードウエアの制御を再開する。
【選択図】図1
Description
1.1)装置構成
図1に示すように、本発明の一実施形態による通信装置10は制御主体の制御系と制御対象のスイッチ系とからなる。通信装置10の制御系は、プロセッサとしてのCPU(Central Processing Unit)100と、オペレーティングシステム(OS)およびアプリケーションプログラムを格納したフラッシュメモリ101と、CPU100が使用するプログラム作業用メモリ102と、からなる。通信装置10のスイッチ系は、ここではTDM(Time Division Multiplexing)スイッチ103、パケットスイッチ104、TDM系の複数のデバイス105−108およびパケット系の複数のデバイス109−112からなる。TDMスイッチ103は、TDM系の複数のデバイス105−108の間の任意の主信号パスを制御系からのパス設定指示に従って設定する。パケットスイッチ104は、パケット系の複数のデバイス109−112の間の任意の主信号パスを制御系からのパス設定指示に従って設定する。CPU100はバス113を通してスイッチ系の制御を行う。バス113には汎用的なバスを用いることができる。
図2に示すように、プログラム作業用メモリ102は、DRAMなどの大容量メモリで構成されており、主信号パス管理領域201とアプリケーション展開領域202とから成る。主信号パス管理領域201は、主信号パス管理のために固定的に確保された領域であり、アプリケーションで許容される最大数の主信号パスを格納可能である。ここでは、n個のパス情報#1〜#nを格納できる容量が予め確保され、それぞれのパス情報の内容はユーザからの主信号パス設定要求により決定され、主信号パス管理領域201に順次格納される。
図3において、装置の電源オン等によりCPU100が起動すると(動作301)、CPU100はフラッシュメモリ101からアプリケーションを読み出し(動作302)、プログラム作業用メモリ102のアプリケーション展開領域202に展開する(動作303)。続いて、CPU100は、展開されたアプリケーションに従って装置の初期化を開始し(動作304)、TDMスイッチ103、パケットスイッチ104、TDM系デバイス105〜108、パケット系デバイス109〜112のレジスタ/メモリに初期設定を行う(動作305)。
図4において、フラッシュメモリ101に新アプリケーションが書き込まれると(動作401)、CPU100はリセットされて再度起動する(動作402,403)。起動すると、CPU100は、フラッシュメモリ101からアプリケーションを読み出し(動作404)、プログラム作業用メモリ102のアプリケーション展開領域202に展開する(動作405)。その際、主信号パス情報に関しては、アップデート前にユーザが設定済みのものを含めてデータの変更が行われていないので、書き換えや再設定といった処理は行わず、書き込み済みの主信号パス情報をそのまま継続使用して装置を制御する。すなわち、プログラム作業用メモリ102の主信号パス管理領域201に保持されているパス情報に従って、CPU100はTDMスイッチ103およびパケットスイッチ104に対して接続端点間の接続設定を行う(動作406)。
上述したように、本実施形態によれば、プロセッサ作業用メモリ102にパス管理領域201を確保し、その内容を再起動時に初期化せずに保持しておくことで、必要なデータを退避させることなくプロセッサの再開が可能となる。データの退避領域および退避動作が不要となることで、メモリ容量の削減と装置再開時間の短縮が可能となる。
本発明は、図1に示すような通信装置10だけでなく、通信装置が運用系と待機系の冗長構成を有する場合も同様に適用可能である。このような冗長構成の交換機やルータでは、CPUの切り替え時に、待機系のCPUは、運用系のメモリデータをコピーしなくても、プログラム作業用メモリから主信号パス管理情報(接続端点およびパラメータ)を取得するだけで、そのまま運用を継続することができる。
101 フラッシュメモリ
102 プログラム作業用メモリ
103 TDMスイッチ
104 パケットスイッチ
105〜108 TDM系デバイス
109〜112 パケット系デバイス
201 主信号パス管理領域
202 アプリケーション展開領域
203 パス情報
204,205 接続端点情報
206 ユーザパラメータ
Claims (9)
- プロセッサの制御により主信号パスを設定するハードウエアを有する通信装置におけるプロセッサの再開方法であって、
前記プロセッサが動作するアプリケーションプログラムを格納するプログラム作業用メモリに前記主信号パスを設定するためのパス情報を管理するパス管理領域を確保し、
前記プロセッサを再起動した時に、前記パス管理領域を保持した状態で、アプリケーションプログラムを前記プログラム作業用メモリに展開し、
前記パス管理領域のパス情報に従って前記ハードウエアの制御を再開する、
ことを特徴とするプロセッサの再開方法。 - 前記パス管理領域は、前記通信装置の初期起動時に前記アプリケーションプログラムで許容される最大数のパス情報の枠として確保され、ユーザからのパス設定要求に応じて主信号パスを設定するパス情報が格納される、ことを特徴とする請求項1に記載のプロセッサの再開方法。
- 前記パス管理領域に格納されるパス情報は、前記ハードウエアの接続端点の情報と当該主信号パスを特定するユーザパラメータとを含むことを特徴とする請求項1または2に記載のプロセッサの再開方法。
- 前記パス管理領域に格納されるパス情報はAPI(Application Program Interface)を介して前記ハードウエアに設定されることを特徴とする請求項1−3のいずれか1項に記載のプロセッサの再開方法。
- プロセッサの制御により主信号パスを設定するハードウエアを有する通信装置であって、
前記プロセッサが動作するアプリケーションプログラムを格納するアプリケーション展開領域と前記主信号パスを設定するためのパス情報を管理するパス管理領域とを確保したプログラム作業用メモリを有し、
前記プロセッサが再起動した時に、前記パス管理領域を保持した状態で、アプリケーションプログラムを前記プログラム作業用メモリに展開し、前記パス管理領域のパス情報に従って前記ハードウエアの制御を再開する、ことを特徴とする通信装置。 - 前記パス管理領域は、前記通信装置の初期起動時に前記アプリケーションプログラムで許容される最大数のパス情報の枠として確保され、ユーザからのパス設定要求に応じて主信号パスを設定するパス情報が格納される、ことを特徴とする請求項5に記載の通信装置。
- 前記パス管理領域に格納されるパス情報は、前記ハードウエアの接続端点の情報と当該主信号パスを特定するユーザパラメータとを含むことを特徴とする請求項5または6に記載の通信装置。
- 前記パス管理領域に格納されるパス情報はAPI(Application Program Interface)を介して前記ハードウエアに設定されることを特徴とする請求項5−7のいずれか1項に記載の通信装置。
- プロセッサの制御により主信号パスを設定するハードウエアを有する通信装置におけるプロセッサを機能させるプログラムであって、
前記プロセッサが動作するアプリケーションプログラムを格納するプログラム作業用メモリに前記主信号パスを設定するためのパス情報を管理するパス管理領域を確保し、
前記プロセッサを再起動した時に、前記パス管理領域を保持した状態で、アプリケーションプログラムを前記プログラム作業用メモリに展開し、
前記パス管理領域のパス情報に従って前記ハードウエアの制御を再開する、
ように前記プロセッサを機能させることを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012039904A JP2013175093A (ja) | 2012-02-27 | 2012-02-27 | 通信装置およびそのプロセッサ再開方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012039904A JP2013175093A (ja) | 2012-02-27 | 2012-02-27 | 通信装置およびそのプロセッサ再開方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013175093A true JP2013175093A (ja) | 2013-09-05 |
Family
ID=49267932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012039904A Abandoned JP2013175093A (ja) | 2012-02-27 | 2012-02-27 | 通信装置およびそのプロセッサ再開方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013175093A (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59160395A (ja) * | 1983-02-28 | 1984-09-11 | Fujitsu Ltd | システム構成化処理方法 |
JPS59189423A (ja) * | 1983-04-13 | 1984-10-27 | Hitachi Ltd | マイクロコンピュータ |
JPH0527875A (ja) * | 1991-07-18 | 1993-02-05 | Canon Inc | 電子機器 |
JPH08251197A (ja) * | 1995-03-15 | 1996-09-27 | Hitachi Ltd | Atmパーマネント・バーチャル・チャネル(pvc)リンク救済方式 |
JPH0981275A (ja) * | 1995-09-13 | 1997-03-28 | Fuji Electric Co Ltd | 演算処理装置 |
JP2000148465A (ja) * | 1998-10-29 | 2000-05-30 | Hewlett Packard Co <Hp> | ファ―ムウェア変更方法 |
JP2001127780A (ja) * | 1999-10-29 | 2001-05-11 | Toshiba Corp | ネットワークシステム |
JP2006244509A (ja) * | 2006-03-10 | 2006-09-14 | Toshiba Corp | ネットワークシステム、ネットワークシステムの初期化方法、およびノード装置 |
-
2012
- 2012-02-27 JP JP2012039904A patent/JP2013175093A/ja not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59160395A (ja) * | 1983-02-28 | 1984-09-11 | Fujitsu Ltd | システム構成化処理方法 |
JPS59189423A (ja) * | 1983-04-13 | 1984-10-27 | Hitachi Ltd | マイクロコンピュータ |
JPH0527875A (ja) * | 1991-07-18 | 1993-02-05 | Canon Inc | 電子機器 |
JPH08251197A (ja) * | 1995-03-15 | 1996-09-27 | Hitachi Ltd | Atmパーマネント・バーチャル・チャネル(pvc)リンク救済方式 |
JPH0981275A (ja) * | 1995-09-13 | 1997-03-28 | Fuji Electric Co Ltd | 演算処理装置 |
JP2000148465A (ja) * | 1998-10-29 | 2000-05-30 | Hewlett Packard Co <Hp> | ファ―ムウェア変更方法 |
JP2001127780A (ja) * | 1999-10-29 | 2001-05-11 | Toshiba Corp | ネットワークシステム |
JP2006244509A (ja) * | 2006-03-10 | 2006-09-14 | Toshiba Corp | ネットワークシステム、ネットワークシステムの初期化方法、およびノード装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5681465B2 (ja) | 情報処理システム、情報処理装置、準備方法、プログラムおよび記録媒体 | |
EP3407187B1 (en) | Optical line terminal, and method for upgrading master device and slave device | |
US20120311240A1 (en) | Information processing apparatus, information processing method, and storage medium | |
JP2006190141A (ja) | 移動処理プログラム、情報処理装置、コンピュータシステム及び移動処理プログラムを格納したコンピュータ読み取り可能な記録媒体 | |
JP2015523768A5 (ja) | ||
JP6072352B2 (ja) | ディスク配信システム | |
US9792106B1 (en) | Technique for fast network device configuration upgrade and reload | |
JP2016122268A (ja) | 情報処理装置、bios設定情報変更方法、並びにコンピュータ・プログラム | |
JP2015032301A (ja) | 仮想ホストのバージョンアップ方法、および、ネットワーク装置 | |
JP6073710B2 (ja) | 情報処理装置、起動障害からの自動復旧方法、及び起動障害からの自動復旧プログラム | |
WO2023198056A1 (zh) | 嵌入式设备固件更新方法以及嵌入式设备 | |
WO2017054695A1 (zh) | 基于kvm部署备份虚拟网卡虚拟机的方法、装置及系统 | |
JP5545432B2 (ja) | Biosアップデート方法、biosアップデート装置及びbiosアップデートプログラム | |
JP2013175093A (ja) | 通信装置およびそのプロセッサ再開方法 | |
JP6079777B2 (ja) | 管理装置、データ取得方法およびデータ取得プログラム | |
JPWO2019116984A1 (ja) | Fpgaシステム、パーシャルリコンフィグレーション実行方法、記憶媒体及びデータ構造 | |
JP6146092B2 (ja) | 仮想化システム、仮想サーバ、仮想マシン制御方法、及び仮想マシン制御プログラム | |
JP6070282B2 (ja) | 仮想マシン管理装置、方法及びプログラム | |
JP5975003B2 (ja) | 仮想化制御装置、仮想化システム、仮想化方法、および、仮想化制御プログラム。 | |
JP5944017B2 (ja) | 情報処理装置およびプログラム | |
JP2017016454A (ja) | ファームウェア書き換え方法およびプリンター | |
CN105938417B (zh) | 更新配置数据的方法及装置 | |
JP2015153128A (ja) | 呼処理制御装置及びそのソフトウェア更新方法、呼処理システム、並びにコンピュータ・プログラム | |
JP6149624B2 (ja) | ファームウェア実行装置、ファームウェア実行方法、コンピュータ・プログラム、および、コンピュータ装置 | |
JP7208497B2 (ja) | バックアップリストア方法及びバックアップリストア装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160824 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160905 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20161028 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20170629 |