CN106063071B

CN106063071B - 用于低功率模式期间的电荷恢复的装置

Info

Publication number: CN106063071B
Application number: CN201380081055.3A
Authority: CN
Inventors: J·P·库尔卡尼; P·A·迈纳扎根; D·索马谢卡尔; J·W·查汉茨; V·K·德
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2013-12-20
Filing date: 2013-12-20
Publication date: 2019-03-19
Anticipated expiration: 2033-12-20
Also published as: EP3084916A1; WO2015094374A1; CN106063071A; EP3084916A4; US20160294281A1; US9948179B2

Abstract

描述了一种用于功率管理的装置。实施装置包括：第一电源节点；第二电源节点；耦合到所述第一电源节点并且耦合到所述第二电源节点的可控器件，所述可控器件能够操作用于将所述第一电源节点与所述第二电源节点短接；耦合到所述第二电源节点的负载；以及耦合到所述第一电源节点和所述第二电源节点的电荷恢复泵(CRP)。

Description

用于低功率模式期间的电荷恢复的装置

背景技术

功率门控(例如，睡眠模式)为用于降低电路块的功率消耗的流行技术。在功率门控期间，将不活动的电路块与电源断开连接以使漏电流最小化。通过图1A公开了一个这样的常规功率门控方案100。方案100图示了外部电源，例如，电池101，其向电压调节器(VR)102提供输入供电。 VR 102然后生成到集成电路(例如，芯片103)的电源节点V_CC，global的受调节的供电(具有电流I_ext)。这里，芯片103包括处理内核(即，内核104)，内核操作在由p型睡眠晶体管MP提供的上电供电V_CC，core上。将内核104 表示为具有负载电容C_L的负载和具有漏电流I_leak的电路。睡眠晶体管MP 能够由睡眠信号控制。当睡眠晶体管MP接通时，V_CC，global与V_CC，core短接，并且内核被提供有用于操作的功率。当睡眠晶体管MP关断时，V_CC，global与V_CC，core断开连接，并且将内核104下电，即，功率门控。

在常规功率门控方案中，驻留于电容性功率分布网络上的电荷经由功率门控电路块的漏电流而损失。图1B图示了与图1A的方案100相关联的三个波形的绘图120。这里，x轴是时间，并且y轴对顶端的两个波形而言为电压(范围为从V_CC到V_SS)，并且y轴对底端波形而言为电流(范围从 0A到I_active)。顶端的第一信号为睡眠(Sleep)信号。当睡眠信号为逻辑低时，睡眠晶体管MP接通。当睡眠晶体管MP接通时，V_CC，core与V_CC，global (即，V_CC)相同，并且I_ext等于I_active(即，由活动的内核104消耗的电流)。当睡眠信号断言时，即，睡眠信号从逻辑低转变为逻辑高时，睡眠晶体管 MP关断。这里，V_CC，core与V_CC，global断开连接。V_CC，core然后开始经由漏电流I_leak，SS而衰减(即，C_L损失电荷)，并且达到V_XSS的稳定态水平。该电荷损失为现有功率门控方案的限制。当睡眠信号取消断言时，睡眠晶体管 MP接通，并且V_CC，core上升到V_CC，global(即，V_CC)水平，并且I_ext变为等于I_active(即，由活动的内核104消耗的电流)。

然而，常规功率门控方案100的缺点为：在进入睡眠状态之后，门控电源网格(即，V_CC，core)上的电荷由于内核104中的漏电流而泄漏，并且最终将V_CC，core放电至接近地的电压水平(即，通过由高阻抗MP头器件以及内核的等效阻抗组成的电压分频器给出的最终电压水平)。一旦唤醒， (即，当MP接通时)先于通过内核104的恢复计算，V_CC，core典型地随着由外部VR 102提供的电流I_ext再次斜升。由于非计划的V_CC，core线放电以及随后的充电过程的能量损失在短睡眠时段的情况下占优势。在睡眠信号启用(即，睡眠信号为逻辑高)时观察到的电荷损失限制了由功率门控引起的能量节省，这导致对于净能量节省的最小睡眠时间要求，并且随后限制有利地进入睡眠状态的频度。

附图说明

根据以下给出的具体实施方式并且根据本公开内容的各实施例的附图，将更充分地理解本公开内容的实施例，然而，这不应被视为将本公开内容限制为特定实施例，而是仅为了说明和理解。

图1A图示了常规功率门控方案。

图1B图示了与图1A的常规功率门控方案相关联的各信号的绘图。

图2A图示了根据本公开内容的一个实施例的具有电荷恢复(或再循环)泵(CRP)的功率门控方案。

图2B图示了与图1A的常规功率门控方案以及图2A的基于电荷恢复泵的功率门控方案相关联的各信号的绘图。

图3图示了根据本公开内容的一个实施例的具有多个处理内核(或单元)以及共享的CRP的功率门控方案。

图4图示了根据本公开内容的一个实施例的带有共享的全局供电节点以及均具有自己的CRP的多个处理内核(或单元)的功率门控方案。

图5A图示了根据本公开内容的一个实施例的具有根据具有二极管开关的电压加倍器来实施的CRP的装置。

图5B图示了根据本公开内容的一个实施例的在图5A的CRP的第一相期间可适用的电容性模型。

图5C图示了根据本公开内容的一个实施例的在图5A的CRP的第二相期间可适用的电容性模型。

图6图示了根据本公开内容的一个实施例的具有不带有二极管开关的电压加倍器的CRP。

图7图示了根据本公开内容的一个实施例的具有电压加倍器的CRP从初始条件到终止条件的操作。

图8图示了示出在随着多次迭代和多个相的电荷恢复期间的绘图。

图9A图示了根据本公开内容的一个实施例的具有带有二极管开关的混合电压加倍器和电压三倍器CRP的装置。

图9B图示了根据本公开内容的一个实施例的图9A的CRP的电压加倍器和电压三倍器的第一相和第二相期间的电容性模型。

图10图示了根据本公开内容的一个实施例的V_CC，core随着时间的绘图以及在放电时应该启用或禁用电压加倍器、电压三倍器、电压四倍器等以从V_CC，core恢复电荷的时间点的绘图。

图11图示了根据本公开内容的一个实施例的示出理想电压加倍器、实际电压加倍器以及具有二极管开关的电压加倍器的效率的绘图。

图12为根据本公开内容的一个实施例的禁用CRP的电压加倍器和/或三倍器的基于反相器的自停止感测电路。

图13为根据本公开内容的一个实施例的用于禁用CRP的电压加倍器和/或电压三倍器的时间数字转换器(TDC)自停止感测电路。

图14图示了根据本公开内容的一个实施例的示出理想电压加倍器、组合的理想电压加倍器和电压三倍器、实际电压加倍器以及不具有二极管开关的组合的实际电压加倍器和电压三倍器的效率的绘图。

图15图示了根据本公开内容的一个实施例的示出理想电压加倍器、组合的理想电压加倍器和电压三倍器、实际电压加倍器以及不具有二极管开关的组合的实际电压加倍器和电压三倍器的平均CRP电流的绘图。

图16A图示了根据本公开内容的一个实施例的基于多相多级电压加倍器的CRP。

图16B图示了根据本公开内容的一个实施例的图16A的基于多相多级电压加倍器的CRP的级中的一级。

图17为根据本公开内容的一个实施例的带有具有CRP的功率门控方案的智能设备或计算机系统或SoC(片上系统)。

具体实施方式

实施例描述了一种装置，所述装置用于在电路块已经被功率门控之后或立即在电路块已经被功率门控之后从电路块的电容性功率分布网络恢复最大量的电荷。在一个实施例中，可以将所恢复的电荷供应到活动的电路块，返回到电池或SoC(片上系统)的主电源。在一个实施例中，可以在功率门控电路块的唤醒期间再次使用所恢复的电荷。在这样的实施例中，降低了从电池或主电源汲取的电流。在一个实施例中，由于降低的对于净能量节省的最小睡眠时间要求，包括电荷恢复泵(CRP)的装置允许处理器或系统更频繁地进入睡眠模式(与不具有电荷恢复的基线功率门控相比)，并且因此使电池寿命更长。

在以下描述中，将讨论很多细节，以提供对本公开内容的实施例的更透彻的解释。但是，对于本领域的技术人员将显而易见的是，可以在不需要这些具体细节的情况下来实践本公开内容的实施例。在其它情况下，通过框图的形式而非以细节示出了公知的结构和设备，以避免模糊本公开内容的实施例。

注意，在实施例的对应附图中，用线来表示信号。一些线可能较粗，以指代较多的构成信号路径，和/或在一个或多个末端具有箭头，以指代主要的信息流/电流方向。这样的指代并非旨在限制性的。相反，结合一个或多个示例性实施例来使用线以便更容易理解电路或逻辑单元。任何被表示的如通过设计需要或偏好所指代的信号都可以实际上包括可以沿任一方向传播并且可以用任何适合类型的信号方案来实施的一个或多个信号。

贯穿说明书中通篇并且在权利要求中，术语“连接”指代所连接的东西之间的直接电气连接，而没有任何中间设备。术语“耦合”要么指代所连接的东西之间的直接电连接，要么指代通过一个或多个无源或有源中间设备的间接连接。术语“电路”指代布置为彼此协作以提供期望功能的一个或多个无源和/或有源部件。术语“信号”指代至少一个电流信号、电压信号或数据/时钟信号。单数冠词的含义包括复数参考。“中”的含义包括 “中”和“上”。

术语“缩放”通常是指使设计(原理图和布局)从一种工艺技术转换到另一种工艺技术。术语“缩放”通常还指在相同的技术节点内缩小布局和设备。术语“缩放”还可以指相对于另一参数(例如，电源水平)而对信号频率的调整(例如，放慢)。术语“大体上”、“接近”、“大约”、 “近乎”以及“约”通常是指处于目标值的+/-20％内。

除非另行规定，否则描述共同对象的“第一”、“第二”、“第三” 等顺序形容词的使用，只是指代正在参考同类对象的不同实例，而不是旨在暗示如此描述的对象必须时间地、空间地、排列地或者任何其它方式处于给定顺序。

为了实施例的目的，晶体管是金属氧化物半导体(MOS)晶体管，其包括漏极、源极、栅极和体(bulk)端子。晶体管还包括三栅极和FinFET 晶体管、栅极全环绕圆柱形晶体管或者其它实施晶体管的功能的器件，例如，碳纳米管或电子自旋器件。源极和漏极端子可以是等同的端子，并且在本文中可互换使用。本领域的技术人员将认识到在不背离本公开内容的范围的情况下可以采用其它晶体管，例如，双极结型晶体管——BJT PNP/NPN、BiCMOS、CMOS、eFET等。术语“MN”是指n型晶体管(例如，NMOS、NPN BJT等)，并且术语“MP”是指p型晶体管(例如，PMOS、 PNP BJT等)。

图2A图示了根据本公开内容的一个实施例的具有电荷恢复(或再循环)泵(CRP)的功率门控方案200。要指出的是，图2A的那些与任何其它图的元件具有相同附图标记(或名称)的元件可以与所描述的方式类似的任何方式操作或作用，但是不限于此。

在该实施例中，功率门控方案200包括具有CRP 201的芯片203，并且在其它方面类似于功率门控方案100。在一个实施例中，CRP 201耦合到 V_CC，core和V_CC，global电源节点。在一个实施例中，CRP 201能够操作用于由 EN_CRP信号启用或禁用。在一个实施例中，CRP 201从V_CC，core(其具有负载电容器C_L)恢复电荷并且向V_CC，global节点提供电流I_CRP。

在一个实施例中，CRP 201在电路块已经被功率门控之后或立即在电路块已经被功率门控之后从V_CC，core(即，内核104的电容性功率分布网络) 恢复最大量的电荷。在一个实施例中，可以将所恢复的电荷供应到耦合到 V_CC，global节点的活动电路块，返回到电池101或SoC的主电源。在一个实施例中，在功率门控内核104的唤醒期间再次使用所恢复的电荷。在这样的实施例中，降低了从电池或主电源汲取的电流。在一个实施例中，由于降低的对于净能量节省的最小睡眠时间要求，CRP 201允许芯片203或SoC 更频繁地进入睡眠模式(与不具有电荷恢复的基线功率门控相比)，并且因此使电池寿命更长。

在一个实施例中，芯片为包括一个或多个计算内核的微处理器SoC。在一个实施例中，芯片包括睡眠晶体管MP，MP为能够操作用于将局部功率分布网络V_CC，core(例如，对每个内核独立)与全局功率分布网络V_CC，global (例如，在所有内核中共享)断开连接的一个或多个PMOS头晶体管。在该实施例中，由于关断的PMOS头器件展现高阻抗，在“睡眠”信号的断言时，从全局电源线V_CC，global到地(V_SS)的漏电流大幅降低。在一个实施例中，为了缓和V_CC，core上的电荷损失以降低I_ext，CRP 201在电荷泄漏之前尽可能多地恢复V_CC，core上的电荷。在一个实施例中，以电流I_CRP的形式将所恢复的电荷供应到全局电源线V_CC，global，到总是在线(Always-ON) 的单元或任何活动内核/电路块。

图2B图示了与图2A的功率门控方案相关联的各信号的绘图220。要指出的是，图2B的那些与任何其它图的元件具有相同附图标记(或名称) 的元件可以与所描述的方式类似的任何方式操作或作用，但是不限于此。

这里，x轴是时间，并且y轴对顶端的三个波形而言为电压(范围为从 V_CC到V_SS)，并且y轴对底端波形而言为电流(范围从0A到I_active)。顶端的第一信号为睡眠信号。当睡眠信号为逻辑低时，睡眠晶体管MP接通。当睡眠晶体管MP接通时，V_CC，core与V_CC，global(即，V_CC)相同，并且I_ext等于I_active(即，由活动的内核104消耗的电流)。当睡眠信号断言时，即，睡眠信号从逻辑低转变为逻辑高时，睡眠晶体管MP关断。这里，V_CC，core与V_CC，global断开连接。实线V_CC，core为在CRP 201禁用时的V_CC，core。虚线为在CRP 201被启用EN_CRP脉冲宽度的持续时间时的V_CC，core。EN_CRP用于启用或禁用CRP 201。在该示例中，CRP 201被启用少于aμs但是在一些其它情况下可以更高。在EN_CRP的脉冲宽度期间，CRP 201从V_CC，core恢复电荷并且将其提供为V_CC，global上的电流。

虚线V_CC，core电压水平初始下降到V_CC/2是因为通过CRP的快速电荷移除。随着时间进行，V_CC，core开始经由漏电流I_leak，ss而衰减(即，C_L损失电荷)，并且达到V_xss的稳定态水平。当睡眠信号取消断言时，睡眠晶体管MP接通，并且V_CC，core上升到V_CC，global(即，V_CC)水平，并且I_ext变为等于I_active(即，由活动的内核消耗的电流)。

图3图示了根据本公开内容的一个实施例的具有多个处理内核(或单元)以及共享的CRP的功率门控方案300。要指出的是，图3的那些与任何其它图的元件具有相同附图标记(或名称)的元件可以与所描述的方式类似的任何方式操作或作用，但是不限于此。

在一个实施例中，方案300包括CRP 301、开关MP1_A-N、MP2_A-N、内核A至内核N以及睡眠晶体管PG_A-N(与MP_A-N相同)。这里，示出多个器件或节点字母的使用只是为了示例。可以使用任何数量的器件或节点。在一个实施例中，每个睡眠晶体管由它对应的睡眠信号来控制。例如，PG_A由睡眠信号-A控制，PG_B由睡眠信号-B控制，等等。在一个实施例中，开关MP1_A-N由通过开关MP1_A-N的对应的栅极端子所接收的对应的控制信号 EN_OUT-A至EN_OUT-N来控制。在一个实施例中，开关MP2_A-N由通过开关 MP2_A-N的对应的栅极端子所接收的对应的控制信号EN_IN-A至EN_IN-N来控制。

在一个实施例中，开关MP1_A-N的源极/漏极端子耦合到CRP 301的 V_CC-IN端子。在一个实施例中，开关MP1_A-N的漏极/源极端子耦合到对应的局部电源节点V_CC-A至V_CC-N。在一个实施例中，开关MP2_A-N的源极/漏极端子耦合到CRP 301的V_CC-OUT端子。在一个实施例中，开关MP2_A-N的漏极/源极端子耦合到对应的局部电源节点V_CC-A至V_CC-N。在一个实施例中， PG_A-N中的每个睡眠晶体管(也被称作功率门)耦合到主(或全局)电源 V_CC，global以及对应的局部电源节点(例如，V_CC-A至V_CC-N的其中之一)。

在一个实施例中，例如，CRP 301为单CRP，其能够操作用于从与在该示例中处于睡眠模式的内核A相关联的局部供电线(例如，V_CC-A)恢复电荷，并且能够操作用于根据供电电压(或电流)来将所恢复的电荷转移到与活动的内核N相关联的另一局部供电线(例如，V_CC-N)。随着该示例继续，因为内核A由于PG_A关断而处于睡眠模式，通过EN_OUT-A来接通MP1_A，使得CRP 301可以从V_CC-A恢复电荷。在一个实施例中，对于处于睡眠模式的内核，它们对应的开关MP2关断。例如，如果内核A关断，那么由EN_IN-A信号来关断MP2_A。

随着该示例继续，内核B至内核(N-1)处于睡眠模式，并且所以相应的开关MP1_B至MP1_(N-1)由它们对应的信号EN_OUT-B至EN_OUT-(N-1)而接通，并且相应的开关MP2_A至MP2_(N-1)由它们对应的信号EN_IN-A至EN_IN-(N-1)而关断，所以CRP 301可以从节点V_CC-B至V_CC-(N-1)恢复电荷。在一个实施例中，CRP 301在CRP 301的V_CC-Out端子上将所恢复的电荷传出并且最终传到(多个)内核处于活动模式的那些供电节点。在一个实施例中，如果没有内核为活动的，那么CRP 301将所恢复的电荷存储到V_CC，global或电池上。

在一个实施例中，由EN_CRP信号来启用或禁用CRP 301。在一个实施例中，将CRP301启用短的持续时间以恢复电荷。在一个实施例中，如果内核中的至少一个处于睡眠模式，则启用CRP 301。在一个实施例中，如果没有内核处于睡眠模式(即，内核为活动的)，那么使用EN_CRP信号来禁用CRP 301。在一个实施例中，通过有限状态机(未示出)来生成信号EN_IN-A至EN_IN-N、信号EN_OUT-A至EN_OUT-N以及信号EN_CRP。

图4图示了根据本公开内容的一个实施例的带有共享的全局供电节点以及均具有自己的CRP的多个处理内核(或单元)的功率门控方案400。要指出的是，图4的那些与任何其它图的元件具有相同附图标记(或名称) 的元件可以与所描述的方式类似的任何方式操作或作用，但是不限于此。

在一个实施例中，方案400包括多个CRP 401_1-N，其中，‘N’为大于一的整数。在一个实施例中，方案400还包括多个处理单元403_1-N，每个处理单元具有它对应的CRP。在一个实施例中，每个处理单元类似于图2A 的装置。再参考图4，在一个实施例中，每个内核具有它自己的CRP馈送全局电源线V_CC，global。可以容易地将该模块化的方法修改为甚至更复杂的具有稳定增长数量的内核的SoC，而无需用于更复杂的互连网络的额外设计努力。在一个实施例中，每个内核耦合到能够由相应的睡眠信号来控制的睡眠晶体管。例如，耦合到内核1的睡眠晶体管能够由睡眠-1信号来控制，并且耦合到内核2的睡眠晶体管能够由睡眠-2信号来控制。在一个实施例中，可以独立地控制每个晶体管。

在一个实施例中，将睡眠晶体管对其关断的处理单元的CRP启用以从将电荷从局部V_CC，core节点恢复到V_CC，global节点。在一个实施例中，将睡眠晶体管对其接通的处理单元的CRP禁用，并且通过活动的内核来使用从另一CRP添加到V_CC，global的电荷。

图5A图示了根据本公开内容的一个实施例的具有根据带有二极管开关的电压加倍器来实施的CRP的装置500。要指出的是，图5A的那些与任何其它图的元件具有相同附图标记(或名称)的元件可以与所描述的方式类似的任何方式操作或作用，但是不限于此。

在一个实施例中，装置500包括CRP 501、睡眠晶体管MP以及负载 (例如，内核、存储器或任何可以进入或退出睡眠模式的器件)。在一个实施例中，CRP 501包括第一开关SW1、第二开关SW2、第三开关SW3、二极管开关MPd以及飞跨电容器C_fly。为完整起见，示出了飞跨电容器C_fly的每个端子上的寄生电容C_fly，p1以及C_fly，p2。在一个实施例中，SW1能够由周期信号的第一相Φ₁来控制。在一个实施例中，SW2能够由周期信号的第二相Φ₂来控制。在一个实施例中，SW3能够由周期信号的第一相Φ₁来控制。

在一个实施例中，SW1能够操作用于将飞跨电容器C_fly的第一端子与 V_core(也被称作V_CC，core)耦合或解耦。在一个实施例中，SW2能够操作用于将飞跨电容器C_fly的另一端子(即，第二端子)与V_core耦合或解耦。在一个实施例中，SW3能够操作用于将飞跨电容器C_fly的第二端子与V_ss耦合或解耦。在一个实施例中，SW4能够操作用于将飞跨电容器C_fly的第一端子与二极管开关MPd的漏极端子耦合或解耦，其中，MPd的栅极端子耦合到它的源极端子V_CC(与V_CC，global相同)。

图5B图示了根据本公开内容的一个实施例的在图5A的CRP的第一相期间的电容性模型520。要指出的是，图5B的那些与任何其它图的元件具有相同附图标记(或名称)的元件可以与所描述的方式类似的任何方式操作或作用，但是不限于此。在一个实施例中，在周期信号的第一相Φ₁期间，SWl和SW3闭合，并且SW2和SW4打开，使得飞跨电容器C_fly并联耦合到负载电容器C_L。这里，负载电容器C_L为表示内核的集总负载，并且耦合到V_core(与V_CC，core相同)节点和地。

图5C图示了根据本公开内容的一个实施例的在图5A的CRP的第二相期间的电容性模型530。要指出的是，图5C的那些与任何其它图的元件具有相同附图标记(或名称)的元件，可以与所描述的方式类似的任何方式操作或作用，但是不限于此。在一个实施例中，在周期信号的第二相Φ₂期间，SWl和SW3打开，并且SW2和SW4闭合，使得飞跨电容器C_fly串联耦合到负载电容器C_L。在一个实施例中，第一相与第二相不交叠。

再参考图5A，根据开关式电容器(SC)电路来实施电压加倍器CRP 501。该电路的操作基于两个非交叠的时钟相(即，Φ₁和Φ₂)。在第二相 Φ₂期间，“飞跨”电容器C_fly与内核电容器C_L并联耦合。这里，C_L为功率门控内核(或通常而言电路块)的功率分布网络的总解耦和寄生电容的等效集总表示。在一个实施例中，两个电容器C_L和C_fly之间发生电荷共享直到它们的两端展现相同的电压V_CC，core。在一个实施例中，一旦电荷共享完成，就开始第二相Φ₂，在第二相Φ₂期间C_fly与C_L串联耦合。在一个实施例中，在切换到第二相Φ₂之后(例如，立即之后)，在C_fly的顶板处的开路电压V_boost等于2V_CC，core。在该实施例中，升高的电势2×V_CC，core(其高于全局电源线的电势V_CC，global)产生从电容器到全局电源线的电流I_CRP(或电荷Q_out)。

在一个实施例中，将串联耦合的C_L和C_fly电容器放电到V_CC，global电势完成了充电再循环的第一次迭代。在一个实施例中，在该第一次迭代结束时，可以远小于C_L的飞跨电容器C_fly几乎完全放电，而C_L两端的电压轻微降低。在一个实施例中，通过再次进入第一相Φ₁来开始第二次迭代，以从 C_L对飞跨电容器C_fly再次充电并且以在后续的第二相Φ₂期间再次恢复一些电荷。将从C_L和C_fly的串联到并联的循环重复给定数量‘n’次迭代，直到在每次迭代所恢复的电荷量逐渐变小。

在一个实施例中，二极管开关MPd为单向开关。在一个实施例中， MPd避免了逆电流从全局、受调节的电源线流入CRP 501的飞跨电容器C_fly中。例如，当电压加倍器501的V_CC，core由于寄生电容(例如，C_fly，p1和C_fly，p2)和内核漏电流而耗尽到V_CC/2之下时，逆电流从V_CC，global流到C_fly。然而，像MPd一样的单向输出开关可能具有阈值电压(V_T)下降的缺点(即，电压加倍器501在V_CC，core＝(V_CC+V_T)/2时已经停止输送输出电流)。

图6图示了根据本公开内容的一个实施例的具有根据不带有二极管开关的电压加倍器来实施的CRP的装置600。要指出的是，图6的那些与任何其它图的元件具有相同附图标记(或名称)的元件可以与所描述的方式类似的任何方式操作或作用，但是不限于此。

为了不模糊实施例，参考图5A来描述装置600。简单起见，不再次重复先前讨论过的部件。在该实施例中，装置600包括具有直接耦合到V_CC， _global节点的输出而没有图5A的中间二极管开关MPd的CRP 601。这里， CRP 601还是以与操作电压加倍器501相同的方式来操作的电压加倍器。假如CRP 601在逆电流变得占优势之前的最佳时间停止，那么与装置500相比，装置600展现了更高的电荷恢复效率(η－Q_out/Q_init，其中，Q_out和 Q_init分别为总恢复电荷和总初始电荷)。在一个实施例中，提供自停止电路以检测最优CRP停止时间。参考图12-13来讨论自停止电路。

图7图示了根据本公开内容的一个实施例的示出了具有电压加倍器的 CRP 601从初始条件到终止条件的操作的流程图700。要指出的是，图7 的那些与任何其它图的元件具有相同附图标记(或名称)的元件可以与所描述的方式类似的任何方式操作或作用，但是不限于此。

流程图700图示了电压加倍器CRP 601的操作，涵盖了从初始条件，经过第一个两次迭代的所有相，到任何中间迭代‘n’，并且到终止条件的所有步骤。通过框701示出了初始条件。通过框702示出了第一次迭代。通过框703示出了第二次迭代，并且通过框704示出了第n次迭代。在每次迭代中，在第一相Φ₁的开始、第一相Φ₁的结束、第二相Φ₂的开始以及第二相Φ₂的结束处，示出电容器C_L和C_fly上的电压。通过框705示出了最终条件。

如框701所示，假设C_L初始充电到等于V_CC的V_CC，global，而假设C_fly初始完全放电。还假设将所恢复的电荷输送到具有电势V_CC，global＝V_CC的电源线。在大数量的迭代后，在理想情况下(忽略寄生电容和漏电流)，门控内核的斜降电压(V_x(n)＝V_CC，core)接近V_CC/2的最终值。这里，只要C_fly和C_L对于并联连接展现V_CC/2，对于串联连接而言它们就实现了V_CC的开路电压(即，等于目标电源线的电势的电压)，并且不能向负载输送任何更多的电荷。对于具有两个飞跨电容器的电压三倍器构造的情况，如参考图9A-B所讨论，恢复额外的电荷量直到V_CC，core达到V_CC/3的值。

图8图示了示出在随着多次迭代和多个相的电荷恢复期间的电流的绘图800。要指出的是，图8的那些与任何其它图的元件具有相同附图标记(或名称)的元件可以与所描述的方式类似的任何方式操作或作用，但是不限于此。

绘图800示出了三个电流波形。这里，x轴为时间，并且y轴对于每个波形而言为电流。顶端的第一波形为TCLK(即，周期时钟)的两次迭代的流过负载电容器C_L的电流i_CL。对于每次迭代，示出了在第一相Φ₁期间以及在第二相Φ₂期间的电流行为。顶端的第二波形为TCLK的两次迭代的流过负载电容器C_fly的电流i_Cfly。顶端的第三波形为TCLK的两次迭代的向节点V_CC，global提供的输出电流i_out。简单起见，讨论了第一次迭代。第二次迭代表现得类似于第一次迭代。

在第一次迭代期间并且在第一相Φ₁期间，C_L和C_fly并联耦合在一起。初始地，C_L上的电荷ΔQ₁放电(因此，ΔQ₁上为负号)，并且电流i_CL用于对C_fly充电。相应地，i_Cfly为正的，因为C_fly从C_L接收ΔQ₁(因此，Δ Q₁上为正号)。在第二相Φ₂期间，C_L和C_fly串联耦合在一起。这里，C_L上的电荷ΔQ₂放电(因此，ΔQ₂上为负号)。在第二相Φ₂期间，C_fly耦合到V_CC，global并且电荷从C_fly提供到V_CC，global，这通过﹣ΔQ₂(ΔQ₂上的负号指代通过C_fly损失电荷)来指代，因此通过i_Cfly的负方向来指代。该损失的电荷被V_CC，global获取为它的电容(即，节点V_CC，global上的分布电容)，该电容向节点V_CC，global提供ΔQ₂的电流i_out来充电。对于理想情况，在CRP 的电压加倍器构造中，电荷恢复效率为25％。这里，将电荷恢复效率定义为分别为总恢复电荷和总初始电荷的Q_out与Q_init的比率。

图9A图示了根据本公开内容的一个实施例的具有带有二极管开关的混合电压加倍器和电压三倍器CRP的装置900。要指出的是，图9A的那些与任何其它图的元件具有相同附图标记(或名称)的元件可以与所描述的方式类似的任何方式操作或作用，但是不限于此。

在一个实施例中，装置900包括基于电压加倍器的CRP 901、基于电压三倍器的CRP 902、由漏电流源I_leak，core和集总电容C_L表示的负载(即，内核)以及能够由睡眠信号控制的睡眠晶体管PG。这里，基于电压加倍器的CRP 901与基于电压加倍器的CRP 501相同。对于基于电压加倍器的 CRP 901，飞跨电容器C_fly为第一飞跨电容器C_fly1，并且相关联的寄生电容器为C_fly1，p1和C_fly1，p2，并且二极管开关MPd为第一二极管开关MPd1。在一个实施例中，CRP 901和902一起允许恢复额外的电荷量，直到V_CC，core达到V_CC/2的值。如参考图5A所讨论，电压加倍器可以单独理想地恢复电荷直到V_CC，core达到V_CC/2的值。

再参考图9A，在一个实施例中，基于电压三倍器的CRP 902包括：能够由第一相Φ₁控制的第四开关SW4、能够由门控第二相Φ_2dt(其使SW5 只在电压加倍器启用时接通)控制的第五开关SW5、能够由第一相Φ₁控制的第六开关SW6、第二飞跨电容器C_fly2及其相关联的寄生电容器C_fly2，p1和C_fly2，p2以及第二二极管开关MPd2。

在一个实施例中，SW能够操作用于将C_fly2的第一端子与V_core(与V_CC，core相同)耦合或解耦。在一个实施例中，SW5能够操作用于将C_fly2的第二端子与V_core耦合或解耦。在一个实施例中，SW6能够操作用于将C_fly2的第二端子与地耦合或解耦。在一个实施例中，第二二极管开关MPd2具有耦合到C_fly2的第一端子的漏极端子以及耦合到V_CC，global的源极和栅极端子。分别具有第一二极管开关和第二二极管开关MPd1和MPd2的一个技术效果为防止逆电流对V_CC，global放电。在一个实施例中，移除第一二极管开关和第二二极管开关MPd1和MPd2，并且将C_fly1和C_fly2的第一端子直接耦合到V_CC，global。

图9B图示了根据本公开内容的一个实施例的在图9A的CRP的电压加倍器和电压三倍器的第一相和第二相期间的电容性模型920。要指出的是，图9B的那些与任何其它图的元件具有相同附图标记(或名称)的元件可以与所描述的方式类似的任何方式操作或作用，但是不限于此。

在一个实施例中，在电压加倍器模式期间，如虚线框921所图示，对于第一相Φ₁和第二相Φ₂，电容器C_L、C_fly1和C_fly2不同地耦合在一起。在一个实施例中，在第一相Φ₁期间，C_L、C_fly1和C_fly2并联耦合在一起。在第二相Φ₂期间，C_L与并联耦合的C_fly1和C_fly2串联耦合。

在一个实施例中，在电压三倍器模式期间，如虚线框922所图示，对于第一相Φ₁和第二相Φ₂，电容器C_L、C_fly1和C_fly2不同地耦合在一起。在一个实施例中，在第一相Φ₁期间，C_L、C_fly1和C_fly2并联耦合在一起。在第二相Φ₂期间，C_L、C_fly1和C_fly2串联耦合在一起。

再参考图9A，如上文讨论，一旦V_CC，core接近V_CC，core/2，电压加倍器 CRP 901(或501)就停止工作。为了耗尽V_CC，core，甚至为了恢复更多的电荷，使用了电压三倍器，其中，两个飞跨电容器C_fly1和C_fly2与C_L串联耦合以生成与3×V_CC，core一样高的开路电压。在一个实施例中，在两个分立的连续模式(第一模式和第二模式)下使用并且操作装置900。

在一个实施例中，在第一模式中，装置900操作在加倍器模式下，其中，两个电容器C_fly1和C_fly2持续地并联连接(分别贯穿第一相和第二相Φ₁和Φ₂)以初始地与使用图5A的电压加倍器电路一样快地从V_CC，core恢复电荷。在该实施例中，图5A的C_fly分为两部分，例如，C_fly＝C_fly1+C_fly2。

在一个实施例中，在第二模式中，装置900操作在三倍器模式下。在该实施例中，Φ_2dt用于将C_fly2的第二端子耦合到的C_fly1第一端子以形成串联连接。在一个实施例中，在后续的三倍器模式期间，两个电容器C_fly1和 C_fly2在第一相Φ₁期间依旧与C_L并联耦合。在一个实施例中，在第二相Φ₂期间，所有的三个电容器现在串联耦合来生成三倍的电压增强以将电荷输送到电压在V_CC处调节的电源线V_CC，global。在该实施例中，在每次迭代期间输送到V_CC，global的电荷变得比以前更小，不仅因为总是更小的电压差，还由于在三倍器模式期间飞跨电容器的更小的值(与加倍模式相比)。在一个实施例中，由于在低V_CC，core下的低的漏电流，在三倍器模式下快速恢复电荷较不关键。

图10图示了根据本公开内容的一个实施例的V_CC，core随着时间的绘图以及在放电时应该启用或禁用电压加倍器、电压三倍器、电压四倍器等以从V_CC，core恢复电荷的时间点的绘图1000。要指出的是，图10的那些与任何其它图的元件具有相同附图标记(或名称)的元件可以与所描述的方式类似的任何方式操作或作用，但是不限于此。

这里，x轴为时间，并且y轴为V_CC，core的电压。y轴从V_SS到V_CC，并且还示出了V_CC/2、V_CC/3、V_CC/4以及V_CC/5的电平。绘图1000还示出了当电压加倍器(加倍器)、电压三倍器(三倍器)、电压四倍器(四倍器)、电压5倍乘法器(5倍乘法器)激活或去激活时的时间区间。参考图 9A来解释绘图1000。

在一个实施例中，CRP 901的电压加倍器启用，其操作直到V_CC，core降低了V_CC/2。当V_CC，core达到Vcc/2时，理想地，从V_CC，core恢复了约25％的电荷。在一个实施例中，当V_CC，core大体上达到V_CC/2电平时，CRP 901 的电压加倍器禁用并且电压三倍器启用(其使用901和902)。在一个实施例中，电压三倍器从V_CC，core恢复更多的电荷，并且工作直到V_CC，core电平下降到V_CC/3，即，V_CC，core从电压加倍器禁用的点下降了V_CC/6。电压三倍器恢复约31％的电荷。

尽管实施例没有示出四倍器和5倍乘法器，但是可以拓展电压加倍器和电压三倍器的概念以实现四倍器和5倍乘法器以及其它更高级别的电压恢复电路。在一个实施例中，当V_CC，core下降到V_CC/3电平时，电压三倍器关断并且四倍器接通。在一个实施例中，四倍器从衰减的V_CC，core恢复更多的电荷，并且操作直到V_CC，core下降到V_CC/4电平。在该点，四倍器关断并且5倍乘法器接通。四倍器从V_CC，core恢复约32.5％的电荷，这与由电压三倍器恢复的电荷相比有小的上升。在一个实施例中，5倍乘法器还从衰减的 V_CC，core恢复电荷，并且工作直到V_CC，core下降到V_CC/5电平。5倍乘法器从 V_CC，core恢复约33.5％的电荷，这与由四倍器和电压三倍器恢复的电荷相比又有小的上升。如绘图1000所示，大多数电荷由电压三倍器所跟随的电压加倍器来恢复，并且然后所恢复的电荷量随时间下降。在一个实施例中，最大理论恢复效率为约35.5％。

图11图示了根据本公开内容的一个实施例的示出理想电压加倍器、实际电压加倍器以及具有二极管开关的电压加倍器的效率的绘图1100。要指出的是，图11的那些与任何其它图的元件具有相同附图标记(或名称)的元件可以与所描述的方式类似的任何方式操作或作用，但是不限于此。

这里，x轴为时间(μs)，并且y轴为CRP效率η＝Q_out/Q_init。波形1101 为理想电压加倍器效率，该效率为25％。波形1102为具有建模的寄生电容和泄漏影响的实际电压加倍器的效率。在该示例中，不具有二极管开关的实际电压加倍器的效率峰值为20％，并且然后由于逆电流，效率开始下降。波形1103为具有二极管开关MPd并且具有建模的寄生电容和泄漏影响的实际电压加倍器的效率。为了避免逆电流，主要因为二极管开关阈值V_T，二极管开关MPd将效率固定在约12％。

在一个实施例中，假如CRP在逆电流变得占优势之前的最佳时间(例如，在标记1104)停止，那么CRP和V_CC，global节点之间的双向输出开关导致更高的电荷恢复效率(如波形1102所示)。在一个实施例中，自停止电路用于检测最佳CRP停止时间。在一个实施例中，自停止电路基于追踪以下量：电压(V_CC，core)，从V_CC，core供应的环形振荡器的频率，或CRP迭代计数。

在一个实施例中，电压比较器用于检测V_CC，core穿过表1所示的跳变点时的时间瞬间，以停止电压加倍器并且以启用电压三倍器，并且以停止电压三倍器。

表1：用于启用和/或禁用电压加倍器和电压三倍器的跳变点

图12为根据本公开内容的一个实施例的禁用CRP的电压加倍器和/或电压三倍器的基于反相器的自停止感测电路1200。要指出的是，图12的那些与任何其它图的元件具有相同附图标记(或名称)的元件可以与所描述的方式类似的任何方式操作或作用但是不限于此。

在一个实施例中，自停止感测电路1200包括p型晶体管P1、P2、P3 和P4；n型晶体管N1、N2、N3和N4；以及反相器inv1。在一个实施例中， P1与P2串联耦合，其中，P1的源极端子耦合到非门控电源(V_{cc_global})。在一个实施例中，N1与N2串联耦合，其中，N2的源极端子耦合到地。在一个实施例中，P3形成反馈路径使得P3的栅极端子耦合到P2和N1的漏极端子，并且P3的源极端子耦合到P1的漏极端子和P2的源极端子，并且 P3的漏极端子耦合到地。在一个实施例中，N3形成反馈路径使得N3的栅极端子耦合到P2和N1的漏极端子，并且N3的漏极端子耦合到N1的源极端子和N2的漏极端子，并且N3的源极端子耦合到供电(V_{cc_global})。

在一个实施例中，P3、N3的栅极端子以及P2和N1的漏极端子耦合到反相器inv1的输入端。在一个实施例中，反相器inv的输出为 COMP_OUT。在一个实施例中，P1、P2、N1和N2的栅极端子耦合到 COMP_IN。在一个实施例中，P4和N4形成传输门(TG)，使得P4的栅极端子能够由RO_EN(环形振荡器启用信号)控制，并且N4的栅极端子能够由RO_ENB(其为RO_EN的反相信号)控制。在一个实施例中，TG 接收VCC_PUMP(即，V_CC，core)并且输出COMP_IN。这里，可交换地使用节点和信号的标记。例如，COMP_IN用于描述节点COMP_IN或信号 COMP_IN，取决于句子的语境。在一个实施例中，N5耦合到COMP_IN 并且能够由RO_ENB控制。

在一个实施例中，通过制定晶体管尺寸，将电路1200的跳变点设计为根据表1的期望值。在一个实施例中，将滞后作用加到电压传输特性以避免在可能包括一些波纹或其它噪声的缓慢变化的V_CC，core发生时对CRP的不受控和重复的启用和禁用。在一个实施例中，为了避免电路1200中的过量短路电流，对于短的时间量，周期性地对V_CC，core采样并且将其施加到电路1200的输入端。在一个实施例中，相应的TG由来源于环形振荡器的时钟脉冲的脉冲(即，RO_EN和RO_ENB)来控制。在一个实施例中，通过制定P3和N3的尺寸来调整电路1200的跳变点。在一个实施例中，P3和 N3的尺寸能够由引信信号来控制。

图13为根据本公开内容的一个实施例的用于禁用CRP的电压加倍器和/或电压三倍器的时间数字转换器(TDC)自停止感测电路1300。要指出的是，图13的那些与任何其它图的元件具有相同附图标记(或名称)的元件可以与所描述的方式类似的任何方式操作或作用，但是不限于此。

用于检测最佳CRP停止时间的替代(另外)方法是监控环形振荡器频率的变化。如图2B所示，V_CC，core初始快速下降，并且在稍后的CRP迭代期间以较低的速率耗尽。该电压变化率产生环形振荡器的频率变化率。在一个实施例中，一旦从迭代到迭代的频率变化，下降到特定阈值之下，CRP 就可以停止(或者三倍器部分可以启用)。

再参考图13，在一个实施例中，TDC包括N级——0到(N-l)，其中，‘N’为整数。在一个实施例中，TDC级的一部分操作在V_CC，global电源域1301，并且TDC级的一部分操作在V_CC，core电源域1302。在一个实施例中，每个TDC级包括两个触发器、XOR门和缓冲器。在一个实施例中，每级中的缓冲器形成延迟线1303。在一个实施例中，将延迟线1303的每个延迟单元的输出接收为到TDC态的第一触发器的输入数据。在一个实施例中，由该TDC态的第二触发器来将第一触发器的输出接收为数据。在一个实施例中，延迟线1303的延迟单元由V_CC，global供电并且展现恒定的传播延迟t_d，TDC。

在一个实施例中，环形振荡器的第一相(本文未示出)用作TDC的开始信号并且沿着延迟线1303传播。在一个实施例中，来源于环形振荡器的少量的延迟时钟相的脉冲用作TDC停止信号，并且在半个时钟周期后采集延迟线1303的状态。在一个实施例中，对于V_CC/3的最低目标的V_CC，core，延迟线的设计是为了满足N×t_d，TDC>T_clk，CRP/2，其中，‘N’表示TDC的延迟级的数量，并且表示CRP环形振荡器的频率(图16A示出了其实施例)。

再参考图13，在一个实施例中，为了检测T_clk，CRP/2的持续时间的变化，停止脉冲不仅采集延迟线的当前状态，还将先前状态传输到第二触发器列。在一个实施例中，将延迟线1303的当前状态和先前状态进行比较(使用 XOR门)，以检测最小频率变化，低于该最小频率变化时，CRP停止(或切换到三倍器模式)。

在一个实施例中，取决于C_L/C_fly比率，并且对于最差工艺-温度-电压 (PVT)拐角，可以定义CRP迭代的最小数量。在一个实施例中，为了降低由自停止电路1300引起的功率开销，在早期迭代期间可以根据计数器来重新配置触发器列(即，每个TDC级中的第一触发器和第二触发器)以在所有预测的PVT条件下执行所需的最小数量的迭代。在一个实施例中，在完成最小数量的迭代后启用TDC，以找到在当前电压和温度条件下对于每个制造芯片的最佳CRP停止时间。

图14图示了根据本公开内容的一个实施例的示出理想电压加倍器、组合的理想电压加倍器和电压三倍器、实际电压加倍器以及不具有二极管开关的组合的实际电压加倍器和电压三倍器的效率的绘图1400。要指出的是，图14的那些与任何其它图的元件具有相同附图标记(或名称)的元件可以与所描述的方式类似的任何方式操作或作用，但是不限于此。

这里，x轴为时间(μs)，并且y轴为CRP效率η＝Q_out/Q_init。波形1101 (图11中)为理想电压加倍器效率，该效率为25％。波形1102(图11中) 为具有建模的寄生电容和泄漏影响的实际电压加倍器的效率。实际电压加倍器包括诸如寄生电容、开关的接通电阻、内核漏电流、功率门(或睡眠晶体管)漏电流之类的非理想性。在该示例中，不具有二极管开关的实际电压加倍器的效率峰值为20％，并且然后由于逆电流，效率开始下降。波形1401为不具有二极管开关的组合的理想电压加倍器和电压三倍器的效率，该效率为约30％。波形1402为具有建模的寄生电容和泄漏影响并且不具有二极管开关MPd的组合的实际电压加倍器和电压三倍器的效率。

在理想情况1101和1401中，电压加倍器以及组合的加倍器和三倍器电路可以分别恢复C_L上存储的初始电荷的25％和31％。对于电压加倍器以及组合的加倍器和三倍器电路，寄生电容和内核漏电流产生分别为约20％和22.5％的轻微降级的效率。由寄生电容引起的损失机制为从C_L对C_fly，p2充电并且随后将其放电到V_SS。

在一个实施例中，自停止电路(例如，参考图12和图13讨论的那些自停止电路)用于检测通常在波形1102和1104的转降之前的最佳CRP停止时间。波形1102和1104指示电压加倍器可以在1104标记周围关断，并且此时可以接通电压三倍器。波形1102和1104还指示电压加倍器可以在 1404标记周围关断以实现最优CRP效率。

图15图示了根据本公开内容的一个实施例的示出理想电压加倍器、组合的理想电压加倍器和电压三倍器、实际电压加倍器以及不具有二极管开关的组合的实际电压加倍器和电压三倍器的平均CRP电流的绘图1500。要指出的是，图15的那些与任何其它图的元件具有相同附图标记(或名称) 的元件可以与所描述的方式类似的任何方式操作或作用，但是不限于此。

这里，x轴为时间(μs)，并且y轴为以mA为单位的CRP平均电流 I^avg。绘图1500示出了四个波形1501a、1501b、1502a以及1502b。波形1501a 为理想电压加倍器的电流(即，没有寄生和漏电流)。随着时间进行，I^avg降低，因为CRP不再能从V_CC，core恢复更多的电荷(因此电流)并且将其供应到V_CC，global。波形1501b为组合的理想电压加倍器和电压三倍器的电流(即，没有寄生和漏电流)。随着时间进行，I^avg降低，并且然后在电压加倍器关断并且电压三倍器启用时上升约0.15μs(在该示例中)。在电压三倍器关断之后，电流继续降低到零，因为CRP不再能从V_CC，core恢复更多的电荷(因此电流)并且将其供应到V_CC，global。

波形1502a为实际电压加倍器的电流。实际电压加倍包括诸如寄生电容、开关的接通电阻、内核漏电流、功率门(或睡眠晶体管)漏电流之类的非理想性。波形1502b为组合的实际电压加倍器和电压三倍器的电流。波形1502a和1501a之间以及波形1502b和1501b之间的差别为：由于漏电流，电流继续在零之下降低，而不是衰减到零。

绘图1500将每次迭代的平均CRP输出电流示为时间的函数。在波形1501a和1501b的理想情况下，CRP输出电流在大量的迭代之后变为零。对于波形1502a和1502b，由于寄生电容和漏电流的将V_CC，core耗尽到在CRP 仍可以工作的点之下的影响，如果CRP不在正确的时间停止，负的逆电流开始从V_CC，global流入CRP内部。在示例性波形中，尽管电压加倍器具有单电流峰值，但是一旦三倍器部分启用，与三倍器结合的加倍器电路就展现第二电流峰值。

图16A图示了根据本公开内容的一个实施例的具有基于多相多级电压加倍器的CRP的装置1600。要指出的是，图16A的那些与任何其它图的元件具有相同附图标记(或名称)的元件可以与所描述的方式类似的任何方式操作或作用，但是不限于此。

在一个实施例中，装置1600包括睡眠晶体管PG₁和PG₂，内核Core-1 和Core-2，p型开关MP1_A和MP1_B，以及多相CRP 1601。在一个实施例中， PG₁能够由睡眠-1控制，并且PG₂能够由睡眠-2信号控制。在一个实施例中，MP1_A耦合到Vir-Vcc₁和VCC_PUMP节点，如所示。在一个实施例中， MP1_B耦合到Vir-Vcc₂以及VOUT_PUMP节点，如所示。在一个实施例中，当 MP1_A由OUT_EN-1接通时，CRP 1601开始从Vir-Vcc₁(与其它实施例中 V_CC，core的相同)恢复电荷。在一个实施例中，当MP1_B由OUT_EN-2接通时，CRP 1601开始从VOUT_PUMP向Vir-Vcc₂恢复电荷。

在一个实施例中，CRP 1601包括多个泵级1602-1至1602-N，其中， ‘N’为整数；环形振荡器(Ring Osc)1603，其部分嵌入在泵级中的每个泵级中；自停止电路1604，NAND门NAND1；以及反相器inv1。在一个实施例中，每个泵级随着多个相和多次迭代将所恢复电荷的小部分添加到 Vout_PUMP以避免Vout_PUMP因此V_CC，global上的过冲。在一个实施例中，每个泵表现得像多相电压发生器中的相。

在一个实施例中，环形振荡器1603包括成链的多个反相器(或延迟单元)。在一个实施例中，通过n型器件来门控到多个反相器中的每个反相器的接地路径。在一个实施例中，该n型器件的源极端子耦合到地，并且该n型器件的漏极端子耦合到反相器。在一个实施例中，n型器件的漏极端子彼此短接以提供虚拟接地Vg。在一个实施例中，由VCC_PUMP来为多个反相器供电。在一个实施例中，第一解耦电容器C_{PUMP_IN}耦合到VCC_PUMP和地。在一个实施例中，第二解耦电容器C_{PUMP_OUT}耦合到VOUT_PUMP和地。

在一个实施例中，NAND门NAND2用于驱动多个反相器中的第一反相器。在一个实施例中，NAND2用于禁用多个反相器的输出的翻转 (togging)。在一个实施例中，NAND2接收输入RO_EN以及多个反相器中的最后反相器的输出。

在该实施例中，NAND1门用于停止时钟信号，以及所有泵级中的 NMOS脚器件，以降低电荷恢复之后的漏电流。在一个实施例中，由V_CC， _core来对CRP的大多数电路进行供电以避免从全局电源线V_CC，global汲取电流。在这样的实施例中，CRP 1601的操作频率随着减小的V_CC，core而减小。在一个实施例中，由受调节的V_CC，global来对诸如电压比较器1604等需要稳定供电电压的电路供电。在一个实施例中，多个反相器中的每个反相器的输出驱动飞跨电容器的端子。

在一个实施例中，自停止电路1604(例如，电路1200和1300)接收 VCC_PUMP并且生成COMP_OUT信号，该信号用于停止电压加倍器，即，用于禁用环形振荡器1603并且因此停止CRP的正常操作。例如，根据电压比较器而实施的自停止电路1604可以用于感测V_CC，core，并且一旦V_CC， _core斜降到接近V_CC/2的值，就停止电压加倍器CRP(或者启用电压三倍器 CRP拓展，如在一些实施例中所讨论)。

在一个实施例中，为了降低CRP 1601中的输出电流尖峰以及负载系统中的相关联的电压干扰，飞跨电容器分为许多部分并且跨过多个泵级而分布。图16B图示了根据本公开内容的一个实施例的具有图16A的基于多相多级电压加倍器的CRP的级中的一级的装置1620。要指出的是，图16B 的那些与任何其它图的元件具有相同附图标记(或名称)的元件可以与所描述的方式类似的任何方式操作或作用，但是不限于此。

在CRP永不停止的假设下，生成绘图1620的波形以图示轻微不准确的非最佳停止时间的低严重性。根据一个实施例，电荷恢复效率η曲线在它们的最大值周围相当平坦，使得小的停止时间不准确度只导致η的轻微降级。

在一个实施例中，每个CRP泵级(例如，1620)包括处于互补的相的两个交叉耦合的半部。在一个实施例中，交叉耦合的半部中的器件包括 MP1、MP2、MN1和MN2。在一个实施例中，MP1和MP2的源极端子的耦合到V_CC-OUT。在一个实施例中，MP2的栅极端子耦合到飞跨电容器C_flyA的第一端子以及MP1的漏极端子。在一个实施例中，MP1的栅极端子耦合到飞跨电容器C_flyB的第一端子以及MP2的漏极端子。在一个实施例中， MN1的源极端子的耦合到C_flyA的第一端子。在一个实施例中，MN1的栅极端子的耦合到C_flyB的第一端子。在一个实施例中，MN1和MN2的漏极端子的耦合到V_CC-IN(与VCC_PUMP相同)。在一个实施例中，通过环形振荡器1603的反相器来生成第一相和第二相(Φ₁和Φ₂)。例如，反相器i1 生成第一相Φ₁，并且反相器i2生成第二相Φ₂。在一个实施例中，反相器 i1和i2由NAND2的门控输出来禁用，并且来自由RO_EN信号控制的n 型晶体管MNel和MNe2。

在一个实施例中，如果左半部(即，MP1、MN1和C_flyA)处于第一相 Φ₁，那么右半部(即，MP2、MN2和C_flyB)处于第二相Φ₂，反之亦然。这允许提高的(到V_CC之上的电平)开关控制信号的局部生成。在一个实施例中，一个半部在第二相Φ₂期间在飞跨电容器的顶板(即，第一端子)处生成提高的电压，这可以被另一半部使用以恰当地在接通NMOS输入开关(MN1或MN2)的同时关断PMOS输出开关(MP1或MP2)，以在第一相Φ₁期间从C_L对飞跨电容器充电。

在一个实施例中，根据反相器来实施在飞跨电容器的底板(即，第二端子)处的进行控制的开关，这反过来通过级联几个泵级而形成环形振荡器1603。在这样的实施例中，实现低开销解决方案以生成多级多相电压加倍器CRP 1601的各时钟相。可以通过将其应用到三个基准微处理器SoC 来评价具有电荷恢复的功率门控方案的各实施例的效率，如表2所示，表2 假设小型、中型以及大型计算内核将被功率门控。

表2：使用带有单向输出开关的电压加倍器CRP的具有电荷恢复的功率门控的应用示例

对于表2呈现的多个示例，例如，对范围为从250ns到3.85μs的睡眠时间，具有电荷恢复的功率门控方案的实施例为有利的并且高度显著。对于较长的睡眠时间(例如，大于3.85μs)，使用CRP可能不产生任何缺点 (除了小面积开销之外)。在一个实施例中，与功率门控内核的漏电流相比，由CRP引起的能量节省变得可忽略。

对于较短的不活动周期(例如，少于250ns)，可以避免具有电荷恢复的功率门控，因为它将导致比由非门控内核的漏电流引起的能量损失更高的能量损失(以在再次进入活动模式时斜升C_L)。与不具有电荷恢复的常规功率门控相比，实施例的电荷恢复方案可以产生对于净能量节省的最小睡眠时间要求的12.5％的降低。

表2还示出：对于CRP拓扑，例如，对于具有单向二极管连接的输出开关，建模的效率η在12％左右(考虑V_T＝300mV以及寄生电容)。假设了根据MIM(金属-绝缘体-金属)电容器来实施的飞跨电容器的晶体管级仿真示出了11％左右的相当好的相应效率。将MOSCAP用作飞跨电容器可以将效率降级到8％左右。

总的电荷恢复时间，对应于V_CC，core斜降时间，取决于T＝C_L/C_fly比率，并且例如分别对T＝200和T＝5000从200ns到4μs左右变化。使用具有双向输出开关、MIM电容器以及正确的自停止电路的电压加倍器CRP，晶体管级电路仿真可以显示20％左右的电荷恢复效率。

图17为根据本公开内容的一个实施例的带有具有CRP的功率门控方案的智能设备或计算机系统或SoC(片上系统)。要指出的是，图17的那些与任何其它图的元件具有相同附图标记(或名称)的元件可以与所描述的方式类似的任何方式操作或作用，但是不限于此。

图17图示了可以使用平坦表面界面连接器的移动设备的实施例的框图。在一个实施例中，计算设备1700表示移动计算设备，例如，计算平板电脑、移动电话或智能手机、无线启用的电子阅读器或其它无线移动设备。将理解的是，计算设备1700中一般地示出了特定部件，并且未示出这样的设备的所有部件。

在一个实施例中，计算设备1700包括带有参考所讨论的实施例描述的具有CRP的功率门控方案的第一处理器1710。计算设备1700的其它块也可以包括参考所讨论的实施例描述的具有CRP的功率门控方案。本公开内容的各种实施例还在1770内包括诸如无线接口等网络接口，使得系统实施例可以并入诸如手机或个人数字助理等无线设备中。

在一个实施例中，处理器1710(和处理器1790)可以包括一个或多个物理设备，例如，微处理器、应用处理器、微控制器、可编程逻辑设备或其它处理设备。由处理器1710执行的处理操作包括可以在其上执行应用和 /或设备功能的操作平台或操作系统的执行。所述处理操作包括与和人类用户或者和其它设备的I/O(输入/输出)相关的操作、与功率管理相关的操作、和/或与将计算设备1700连接至另一设备相关的操作。所述处理操作还可以包括与音频I/O和/或与显示I/O相关的操作。

在一个实施例中，计算设备1700包括音频子系统1720，音频子系统 1720表示与向所述计算设备提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动程序、编解码器)部件。音频功能可以包括扬声器和/或耳机输出以及麦克风输入。可以将用于这样的功能的设备集成到计算设备1700内，或者将其连接至计算设备1700。在一个实施例中，用户通过提供由处理器1710接收和处理的音频命令而与计算设备1700交互。

显示子系统1730表示为用户提供可视和/或触感显示以与计算设备 1700交互的硬件(例如，显示设备)和软件(例如，驱动程序)部件。显示子系统1730包括显示界面1732，显示界面1732包括用于向用户提供显示的具体屏幕或硬件设备。在一个实施例中，显示界面1732包括与处理器 17710分离的逻辑以执行至少某种与所述显示相关的处理。在一个实施例中，显示子系统1730包括为用户既提供输出又提供输入的触摸屏(或者触摸板)设备。

I/O控制器1740表示与和用户之间的交互相关的硬件设备和软件部件。 I/O控制器1740能够操作以管理作为音频子系统1720和/或显示子系统 1730的一部分的硬件。此外，I/O控制器1740图示了用于连接至计算设备 1700的额外设备的连接点，用户可以通过该连接点与所述系统交互。例如，能够附接至计算设备1700的设备可以包括麦克风设备、扬声器或者立体声系统、视频系统或者其它显示设备、键盘或小键盘设备或者供特定应用使用的其它I/O设备，例如，读卡机或其它设备。

如上文所提及，I/O控制器1740可以与音频子系统1720和/或显示子系统1730交互。例如，通过麦克风或其它音频设备的输入能够为计算设备 1700的一个或多个应用或功能提供输入或命令。此外，能够代替显示输出或者除显示输出之外提供音频输出。在另一个示例中，如果显示子系统1730 包括触摸屏，那么所述显示设备还充当输入设备，该设备可以至少部分受到I/O控制器1740管理。在计算设备1700上还可以有额外的按钮或开关，以提供受到I/O控制器1740管理的I/O功能。

在一个实施例中，I/O控制器1740管理诸如加速度计、照相机、光传感器或其它环境传感器、或者其它能够包含到计算设备1700中的硬件的设备。所述输入可以是直接用户交互的一部分，也可以向所述系统提供环境输入以影响其操作(例如，对噪声的过滤、调整显示器以用于亮度检测、为照相机施加闪光或者其它特征)。

在一个实施例中，计算设备1700包括功率管理1750，功率管理1750 管理电池功率使用、电池的充电以及与节能操作相关的特征。存储器子系统1760包括用于存储计算设备1700内的信息的存储器设备。存储器可以包括非易失性(如果对存储器设备的供电中断那么状态不发生变化)和/或易失性(如果对存储器设备的供电中断那么状态不确定)存储器设备。存储器子系统1760可以存储应用数据、用户数据、音乐、照片、文档或其它数据以及与计算设备1700的应用和功能的执行相关的系统数据(不管是长期的还是暂时的)。

也可以将实施例的元件提供为用于存储计算机可执行指令(例如，用于实施本文中讨论的任何其它过程的指令)的机器可读介质(例如，存储器1760)。所述机器可读介质(例如，存储器1760)可以包括但不限于：闪速存储器、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)或者其它类型的适于存储电子或计算机可读指令的机器可读介质。例如，可以将本公开内容的实施例作为计算机程序(例如，BIOS)进行下载，可以经由通信链路(例如，调制解调器或网络连接)通过数据信号将该计算机程序从远程计算机(例如，服务器) 传输至请求计算机(例如，客户端)。

连接(connectivity)1770包括使计算设备1700能够与外部设备通信的硬件设备(例如，无线和/或有线连接器和通信硬件)和软件部件(例如，驱动程序、协议栈)。计算设备1700可以是单独的设备，例如，其它计算设备、无线接入点或基站，以及外围设备，例如，耳机、打印机或其它设备。

连接1770可以包括多种不同类型的连接。为了通用化，将计算设备 1700图示为具有蜂窝连接1772和无线连接1774。蜂窝连接1772一般是指通过无线载波提供的蜂窝网络连接，例如，经由GSM(全球移动通信系统) 或者其变型或衍生品、CDMA(码分多址)或者其变型或衍生品、TDM(时分多路复用)或者其变型或衍生品或者其它蜂窝服务标准所提供的蜂窝网络连接。无线连接(或无线接口)1774是指非蜂窝的无线连接，并且可以包括个人区域网(例如，蓝牙、近场等)、局域网(例如，Wi-Fi)和/或广域网(例如WiMax)或者其它无线通信。

外围连接(peripheral connections)1780包括用于实施外围连接的硬件接口和连接器以及软件部件(例如，驱动程序、协议栈)。应当理解，计算设备1700既可以是到其它计算设备(“到”1782)的外围设备，也可以具有与之连接的外围设备(“从”1784)。计算设备1700通常具有连接至其它计算设备的“对接”连接器，从而实现诸如对计算设备1700上的内容进行管理(例如，下载和/或上载、修改、同步)的目的。此外，对接连接器能够允许计算设备1700连接至某些外围设备，从而允许计算设备1700 控制对例如视听系统或其它系统的内容输出。

除了专有对接连接器或其它专有连接硬件之外，计算设备1700还能够经由公用的或者基于标准的连接器来实施外围连接1780。常见类型可以包括通用串行总线(USB)连接器(其可以包括很多不同硬件接口中的任何接口)、包括迷你显示端口(MDP)的显示端口、高清晰度多媒体接口 (HDMI)、火线(Firewire)或其它类型。

在说明书中对“实施例”、“一个实施例”、“一些实施例”或者“其它实施例”的参考是指在至少一些实施例中但是未必在所有实施例中包括的结合所述实施例描述的具体特征、结构或特性。“实施例”、“一个实施例”或者“一些实施例”的各种出现未必全部是指相同的实施例。如果说明书陈述“可以”、“或许”或者“可能”包括部件、特征、结构或特性，那么就是说不要求包含该具体的部件、特征、结构或特性。如果说明书或者权利要求以单数冠词提及元件，那么其不表示只有一个所述元件。如果说明书或权利要求提到“额外的”元件，那么不排除有不只一个的额外元件。

此外，可以在一个或多个实施例中通过任何适当方式组合特定特征、结构、功能或特性。例如，只要是在未指出与第一实施例和第二实施例相关的具体特征、结构、功能或特点相互排斥的地方，就可以将这两个实施例相结合。

尽管已经结合本公开内容的具体实施例描述了本公开内容，但是考虑到上述说明，这样的实施例的很多替代方案、修改和变化对本领域的技术人员显而易见。例如，其它存储器架构，例如，动态RAM(DRAM)也可以采用所讨论的实施例。本公开内容的实施例旨在包含落在所附权利要求的宽范围内的所有这样的替代方案、修改和变化。

此外，在所给出的附图当中可以或可以不示出公知的与集成电路(IC) 芯片和其它部件的电源/接地连接，其目的在于简化图示和讨论，并且为了不对本公开内容造成模糊。此外，布置可能是按照块图的形式示出的，以避免对本公开造成模糊，而且还鉴于这样的事实，即，关于这样的块图布置的实施方式的细节高度依赖于要实施本公开内容的平台(即，这样的细节应当充分地处于本领域的技术人员的权限内)。在为了描述本公开内容的示例性实施例而阐述了细节(例如，电路)的地方，对本领域的技术人员显而易见的是，可以在无需这些细节的情况下或者可以采用这些细节的变型来实践本公开。因而，应当将说明书视为是说明性的，而非限制性的。

以下示例涉及另外的实施例。可以在一个或多个中的任何地方采用所述示例中的细节。可以关于方法或过程来实施本文中描述的设备的所有可选特征。

例如，提供了一种装置，所述装置包括：第一电源节点；第二电源节点；可控器件，所述可控器件耦合到所述第一电源节点并且耦合到所述第二电源节点，所述可控器件能够操作用将所述第一电源节点短接到所述第二电源节点；负载，所述负载耦合到所述第二电源节点；以及电荷恢复泵 (CRP)，所述CRP耦合到所述第一电源节点和所述第二电源节点。

在一个实施例中，所述CRP能够操作用于在所述可控器件关断时接通。在一个实施例中，所述CRP能够操作用于从与所述负载相关联的负载电容中恢复电荷，并且所述CRP能够操作用于将所恢复的电荷提供到所述第一电源节点。在一个实施例中，所述CRP包括电压加倍器。在一个实施例中，所述CRP包括禁用电路，所述禁用电路用于在预定时间之后禁用所述电压加倍器。在一个实施例中，所述禁用电路包括施密特触发器器件。在一个实施例中，所述禁用电路包括时间延迟(TDC)转换器。

在一个实施例中，所述CRP包括电压加倍器和电压三倍器的组合。在一个实施例中，所述CRP包括：第一禁用电路，所述第一禁用电路用于在第一预定时间之后禁用所述电压加倍器并且启用所述电压三倍器；以及第二禁用电路，所述第二禁用电路用于在第二预定时间之后禁用所述电压三倍器。

在一个实施例中，所述负载为处理器、处理器内核或一组逻辑单元。在一个实施例中，包括所述负载的多个不同负载共享所述CRP。在一个实施例中，所述装置还包括：用于从所述多个不同负载中的处于睡眠模式的一个或多个负载中恢复电荷并且用于将所恢复的电荷提供到活动的另一负载的逻辑。在一个实施例中，所述装置还包括二极管连接器件，所述二极管连接器件耦合到所述CRP和所述第一电源节点。在一个实施例中，所述 CRP直接耦合到所述第一电源节点。在一个实施例中，所述可控器件为能够由睡眠信号控制的睡眠晶体管。在一个实施例中，所述CRP包括与解耦电容器共享的电容器。

在另一示例中，提供了一种装置，所述装置包括：第一电源节点；第二电源节点；多个电压加倍器，所述多个电压加倍器中的每个电压加倍器耦合到所述第一电源节点和所述第二电源节点；以及环形振荡器，所述环形振荡器用于提供多个相，所述多个相中的每个相耦合到每个电压加倍器的电容器。在一个实施例中，所述环形振荡器耦合到所述第二电源节点。在一个实施例中，所述电压加倍器中的每个电压加倍器包括第一电容器，所述第一电容器用于与耦合到所述第二电源的负载电容器共享电荷。在一个实施例中，所述电压加倍器中的每个电压加倍器包括第二电容器，所述第二电容器用于向所述第一电源节点提供电荷。在一个实施例中，所述电压加倍器中的每个电压加倍器用于在不同时间向所述第一电源节点提供电荷。

在一个实施例中，所述的装置还包括比较器，所述比较器用于将所述第二电源节点上的电源电平与阈值电平比较，并且所述比较器用于输出控制信号以启用或禁用所述环形振荡器。在一个实施例中，所述环形振荡器耦合到用于禁用到所述环形振荡器的电流路径的逻辑。在一个实施例中，所述装置还包括多个电压三倍器，所述多个电压三倍器中的每个电压三倍器耦合到所述第一电源节点和所述第二电源节点。

在一个实施例中，所述装置还包括：第一禁用电路，所述第一禁用电路用于在第一预定时间之后禁用所述多个电压加倍器中的电压加倍器并且启用所述多个电压三倍器中的电压三倍器；以及第二禁用电路，所述第二禁用电路用于在第二预定时间之后禁用所述电压三倍器。

在另一示例中，提供了一种装置，所述装置包括：电源节点；多个处理器内核；耦合到所述第一电源节点的多个睡眠晶体管，所述睡眠晶体管中的每个晶体管耦合到所述多个处理器内核中的处理器内核，其中，所述处理器内核中的每个处理器内核具有耦合到所述睡眠晶体管的内部电源节点；以及多个电荷恢复泵(CRP)，所述CRP中的每个CRP耦合到处理器内核和所述电源节点。

在一个实施例中，所述CRP中的每个CRP能够操作用于在耦合到所述CRP的睡眠晶体管关断时接通。在一个实施例中，所述CRP中的每个 CRP能够操作用于从所述内部电源节点恢复电荷，并且能够操作用于将所恢复的电荷提供到所述电源节点。在一个实施例中，所述CRP中的每个 CRP包括电压加倍器。在一个实施例中，所述CRP中的每个CRP包括禁用电路，所述禁用电路用于在预定时间之后禁用所述电压加倍器。在一个实施例中，所述禁用电路包括施密特触发器器件。

在一个实施例中，所述禁用电路包括时间延迟(TDC)转换器。在一个实施例中，所述CRP中的每个CRP包括电压加倍器和电压三倍器的组合。在一个实施例中，所述CRP中的每个CRP包括：第一禁用电路，所述第一禁用电路用于在第一预定时间之后禁用所述电压加倍器并且启用所述电压三倍器；以及第二禁用电路，所述第二禁用电路用于在第二预定时间之后禁用电压三倍器。

在另一示例中，提供了一种系统，所述系统包括：存储器单元；处理器，所述处理器耦合到所述存储器单元，所述处理器具有根据以上所讨论的装置的装置；以及无线接口，所述无线接口用于允许所述处理器与另一设备通信。在一个实施例中，所述系统还包括显示单元。在一个实施例中，所述显示单元为显示屏。

提供了说明书摘要，其将允许读者确认本技术公开内容的实质和主旨。在理解不将说明书摘要用于限制权利要求的范围或含义的情况下来提交说明书摘要。据此将以下权利要求并入具体实施方式中，每个权利要求自身代表一个独立的实施例。

Claims

1.一种用于恢复电荷的装置，所述装置包括：

第一电源节点；

第二电源节点；

可控器件，所述可控器件耦合到所述第一电源节点并且耦合到所述第二电源节点，所述可控器件能够操作用将所述第一电源节点短接到所述第二电源节点；

负载，所述负载耦合到所述第二电源节点；以及

电荷恢复泵(CRP)，所述电荷恢复泵耦合到所述第一电源节点和所述第二电源节点，其中所述电荷恢复泵包括电压加倍器和电压三倍器，所述装置被配置为在电压加倍器模式下操作，并且然后在电压三倍器模式下操作，在所述电压加倍器模式的第一相期间，与所述负载相关联的负载电容、所述电压加倍器的第一电容器和所述电压三倍器的第二电容器并联耦合在一起，在所述电压加倍器模式的第二相期间，所述负载电容与并联耦合的所述第一电容器和所述第二电容器串联耦合，在所述电压三倍器模式的第一相期间，所述负载电容、所述第一电容器和所述第二电容器并联耦合在一起，并且在所述电压三倍器模式的第二相期间，所述负载电容、所述第一电容器和所述第二电容器串联耦合在一起。

2.根据权利要求1所述的装置，其中，所述电荷恢复泵能够操作用于在所述可控器件关断时接通。

3.根据权利要求1所述的装置，其中，所述电荷恢复泵能够操作用于从与所述负载相关联的所述负载电容中恢复电荷，并且所述电荷恢复泵能够操作用于将所恢复的电荷提供到所述第一电源节点。

4.根据权利要求1所述的装置，其中，所述电荷恢复泵还包括电压四倍器。

5.根据权利要求1所述的装置，其中，所述电荷恢复泵包括禁用电路，所述禁用电路用于在预定时间之后禁用所述电压加倍器。

6.根据权利要求5所述的装置，其中，所述禁用电路包括施密特触发器器件。

7.根据权利要求5所述的装置，其中，所述禁用电路包括时间延迟(TDC)转换器。

8.根据权利要求1所述的装置，其中，所述电荷恢复泵包括电压5倍乘法器和/或更高级别的乘法器。

9.根据权利要求1所述的装置，其中，所述电荷恢复泵包括：

第一禁用电路，所述第一禁用电路用于在第一预定时间之后禁用所述电压加倍器并且启用所述电压三倍器；以及

第二禁用电路，所述第二禁用电路用于在第二预定时间之后禁用所述电压三倍器。

10.根据权利要求1所述的装置，其中，所述负载为处理器或处理器内核。

11.根据权利要求1所述的装置，其中，包括所述负载的多个不同负载共享所述电荷恢复泵。

12.根据权利要求11所述的装置，还包括：

用于从所述多个不同负载中的处于睡眠模式的一个或多个负载中恢复电荷并且用于将所恢复的电荷提供到活动的另一负载的逻辑。

13.根据权利要求1所述的装置，还包括二极管连接器件，所述二极管连接器件耦合到所述电荷恢复泵和所述第一电源节点。

14.根据权利要求1所述的装置，其中，所述电荷恢复泵直接耦合到所述第一电源节点。

15.根据权利要求1所述的装置，其中，所述可控器件为能够由睡眠信号控制的睡眠晶体管。

16.根据权利要求1所述的装置，其中，所述电荷恢复泵包括与解耦电容器共享的电容器。

17.根据权利要求1所述的装置，其中，所述负载为一组逻辑单元。

18.一种用于功率管理的系统，包括：

存储器单元；

处理器，所述处理器耦合到所述存储器单元，所述处理器具有根据权利要求1至17中的任一项所述的装置；以及

无线接口，所述无线接口用于允许所述处理器与另一设备通信。