CN106170905A - 可切换的解耦电容器 - Google Patents

可切换的解耦电容器 Download PDF

Info

Publication number
CN106170905A
CN106170905A CN201580019571.2A CN201580019571A CN106170905A CN 106170905 A CN106170905 A CN 106170905A CN 201580019571 A CN201580019571 A CN 201580019571A CN 106170905 A CN106170905 A CN 106170905A
Authority
CN
China
Prior art keywords
circuit
switch
voltage source
decoupling capacitors
decoupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580019571.2A
Other languages
English (en)
Other versions
CN106170905B (zh
Inventor
R·M·库茨
M·波波维奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106170905A publication Critical patent/CN106170905A/zh
Application granted granted Critical
Publication of CN106170905B publication Critical patent/CN106170905B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H02J9/061—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for DC powered loads
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Logic Circuits (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Dc-Dc Converters (AREA)

Abstract

公开了集成电路的各方面。该集成电路包括配置成由第一电压源供电的第一电路、配置成由第二电压源供电的第二电路、解耦电容器、以及配置成在第一与第二电压源之间切换解耦电容器的控制器。

Description

可切换的解耦电容器
相关申请的交叉引用
本申请要求于2014年4月16日提交的题为“SWITCHABLE DECOUPLING CAPACITORS(可切换的解耦电容器)”的美国专利申请号14/254,872的权益，其通过援引全部明确纳入于此。
背景
领域
本公开一般涉及电子电路，并且尤其涉及可切换的解耦电容器。
背景
集成电路制造工艺中的近期进步已经使得设计者能够将计算机或其他电子系统的所有组件集成到被称为“片上系统”(SOC)的单个单片集成电路上。这些集成电路通常在由电池供电的移动设备(诸如蜂窝电话、智能电话、个人数字助理、嵌入式系统、膝上型计算机、媒体播放器、电子游戏系统、全球定位系统、传感器、或任何其他合适的设备)中使用。取决于设备，SOC可包括执行各种功能的各种数字和模拟电路。例如，SOC可包括处理器、控制器、图形、视频电路、音频电路、无线调制解调器、联网电路、存储器、外围接口电路、总线接口电路、传感器、检测器、用户接口、和/或其他合适的电路。
随着对具有更多处理能力的需求持续地扩张，对于有效的电源管理系统的需要不断增大以减少功耗并且由此节省移动设备中的电池寿命。已经采用了各种技术。一种此类技术涉及在未使用时在低功率或睡眠模式中操作某些电路。此技术减少功耗，但是在电路从睡眠模式转变到活跃模式时可能不利地影响瞬时电压电平。具体而言，转变电路所需要的电流的瞬时增大可导致SOC上其他电路的突然电压降。解耦电容器往往被用于向转变电路提供此电流以帮助维持跨其他电路的恒定电压。然而，解耦电容器占用SOC上相当可观数量的表面面积。因此，本领域中存在对于减少瞬时电压电平的变化的、具有小占用面积的解耦电容器的需要。
概述
公开了集成电路的各方面。该集成电路包括配置成由第一电压源供电的第一电路、配置成由第二电压源供电的第二电路、解耦电容器、以及配置成在第一电压源与第二电压源之间切换解耦电容器的控制器。
公开了集成电路的进一步方面。该集成电路包括用于处理数据的第一处理装置，该第一处理装置被配置成由第一电压源供电；用于处理数据的第二处理装置，该第二处理装置被配置成由第二电压源供电；用于将第一电路装置和第二电路装置进行解耦的解耦装置；以及用于在第一电压源与第二电压源之间切换解耦装置的装置。
将第一电路和第二电路进行解耦的方法的各方面包括用由第一电压源供电的第一电路来处理数据，用由第二电压供电的第二电路来处理数据，以及在第一电压源与第二电压源之间切换解耦电容器。
应理解，根据以下详细描述，装备和方法的其他方面对于本领域技术人员而言将变得容易明白，其中以解说方式示出和描述了装备和方法的各个方面。如将认识到的，这些方面可以按其他和不同的形式来实现并且其若干细节能够在各个其他方面进行修改。相应地，附图和详细描述应被认为在本质上是解说性的而非限制性的。
附图简述
现在将参照附图藉由示例而非限定地在详细描述中给出装置和方法的各个方面，其中：
图1是片上系统(SOC)的示例性实施例的概念图。
图2是解说在共享SOC上的解耦电容器的不同功率阈中操作的第一和第二电路的示例性实施例的功能框图。
图3A是解说当在活跃模式与睡眠模式之间切换第一电路时控制器的示例性实施例的操作的流程图。
图3B是解说当在活跃模式与睡眠模式之间切换第二电路时控制器的示例性实施例的操作的流程图。
图4是控制器的示例性实施例的示意图。
图5是具有可变电阻开关的控制器的示例性实施例的示意图。
图6是解说将第一电路与第二电路解耦的方法的示例性实施例的流程图。
详细描述
以下结合附图阐述的详细描述旨在作为本发明的各种示例性实施例的描述，而无意表示能在其中实践本发明的仅有实施例。本详细描述包括具体细节以提供对本发明的透彻理解。然而，对于本领域技术人员而言明显的是，本发明无需这些具体细节也可实践。在一些实例中，以框图形式示出众所周知的结构和组件以便避免湮没本发明的概念。首字母缩写和其它描述性术语可能仅为方便和清楚而使用，且无意限定本发明的范围。
措辞“示例性”在本文中用于表示用作示例、实例、或解说。本文中描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。同样，术语装置或方法的“实施例”不要求本发明的所有实施例包括所描述的组件、结构、特征、功能性、过程、优点、益处、或操作模式。
术语“连接”、“耦合”或其任何变体，意指在两个或更多个元件之间的或直接或间接的任何连接或耦合，且可涵盖被“连接”或“耦合”在一起的两个元件之间存在一个或多个中间元件。
本文中使用诸如“第一”、“第二”等之类的指定对元素的任何引述一般并不限定那些元素的数量或次序。确切而言，这些指定在本文中用作区别两个或更多个元素或者元素实例的便捷方法。因此，对第一元素和第二元素的引述并不意味着只能采用两个元素、或者第一元素必须位于第二元素之前。
术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指明所陈述的特征、整数、步骤、操作、元素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或其群组的存在或添加。
将在用于由电池供电的移动设备的SOC的上下文中给出可切换的解耦电容器的各个方面。然而，此类方面可被扩展至用于电子设备的SOC，该电子设备具有固定的位置和/或不是由电池供电的(例如，台式计算机、家用电器等)。此外，如本领域技术人员将容易领会的，在本公开中给出的可切换的解耦电容器的各个方面不限定于SOC，还可应用于其他类型的集成电路或芯片例如，可切换的解耦电容器可在处理器芯片、控制器芯片、图形芯片、数字信号处理芯片、专用集成电路、视频芯片、音频芯片、无线调制解调器芯片、逻辑芯片、和/或其他合适的集成电路中使用。相应地，对可切换的解耦电容器的具体应用的任何引用仅仅旨在解说本发明的示例性方面，并且要理解这些方面可具有宽广范围的应用。
如在本公开的背景部分中所讨论的，SOC往往在由电池供电的移动设备(诸如蜂窝电话、智能电话、个人数字助理、嵌入式系统、膝上型计算机、媒体播放器、电子游戏系统、全球定位系统、传感器、和其他合适的设备)中使用。将参照图1来给出SOC的示例性实施例。SOC 100包括用于执行软件程序的中央处理单元(CPU)102和用于渲染图形的图形处理单元(GPU)106。系统总线(未示出)将CPU 102、GPU 106、和存储器(未示出)互连。外围总线(未示出)将系统总线与集中式逻辑108和各种外围接口(包括支持任何合适的空中接口标准或协议的无线调制解调器110)互连。
SOC 100还可包括用于向电路系统供电的装置，该装置包括正电压轨VDD(未示出)以及负电压轨Vss(未示出)(例如，接地)。在SOC 100的至少一个示例性实施例中，可由一个或多个内部(或外部)电压调控器来生成多个电压域。在两个电压域之间共享的解耦电容器112可被用于向在SOC 100上操作的各种电路提供更稳定的电源。通过在两个电压域之间共享解耦电容器，与每个电压域具有单独的解耦电容器相比，可节省SOC上相当可观数量的表面面积。替换地，提供给每个电压域的解耦电容可通过共享解耦电容器来增大，而不会如原本将在每个电压域具有单独的解耦电容器的情况下所要求的那样增加SOC上的表面面积。
如将在以下更详细地解释的，解耦电容器112可充当能量储备以防止或减少切换期间电压电平的瞬时变化。例如，解耦电容器112可向第一电压域中正从睡眠模式切换到活跃模式的电路提供瞬时电流源以防止或减少在第一电压域中操作的其他电路系统的电压的突然下降。类似地，解耦电容器112可向第二电压域中正从睡眠模式切换到活跃模式的电路提供瞬时电流源以防止或减少在第二电压域中操作的其他电路系统的电压的突然下降。
图2是解说在共享SOC上的解耦电容器的不同功率阈中操作的两个电路的示例性实施例的功能框图。在此示例中，第一电路202提供用于处理数据的第一处理装置并且第二电路204提供用于处理数据的第二处理装置。第一电路202连接到第一电压源VDD1并且第二电路204连接到第二电压源VDD2。控制器206提供用于在第一与第二电路202和204之间切换解耦电容器112的装置。解耦电容器112提供用于将第一与第二电路202和204解耦的装置。第一电路202可以是CPU 102并且第二电路204可以是GPU 106(参见图1)。然而，如本领域技术人员将容易领会的，本文中给出的可切换的解耦电容器的各个方面可被应用于图1中示出的电路的任何组合或/和可驻留在SOC或其他集成电路上的任何其他合适的电路。例如，控制器206可被配置成在CPU 102、GPU106、存储器(未示出)、或任何合适的电路组合之间切换解耦电容器112。在一些示例性实施例中，控制器206可被配置成在驻留在CPU 102、GPU106、或其他合适的电路之内的电路之间切换解耦电容器112。基于本公开通篇给出的教导，本领域技术人员将容易能够将切换解耦电容器的各个方面应用到SOC上的电路或其他集成电路的任何合适的组合。
图3A是解说在活跃模式与睡眠模式之间切换第一电路的诸部分时控制器的示例性实施例的操作的流程图。参照图2和图3A，在第一和第二电路202和204两者都处于活跃模式中时，在框302中，控制器206可以按若干不同方式来配置解耦电容器的连接。例如，控制器206可将解耦电容器112从第一和第二电压源VDD1和VDD2断开连接，或者替换地，将解耦电容器112连接到第一和第二电压源VDD1和VDD2之一。在第一和第二电压源VDD1和VDD2的电压电平相等的情形中，可通过将解耦电容器112连接到第一和第二电压源VDD1和VDD2两者来共享解耦电容器112。
在框304中，当第一电路202的诸部分进入睡眠模式时，控制器206配置解耦电容器的连接，以使得解耦电容器112从第一电压源VDD1断开连接并且连接到第二电压源VDD2。在此配置中，解耦电容器112通过第二电压源VDD2来充电。在框306中，刚好在将第一电路202的这些部分转变回到活跃模式之前，控制器206将解耦电容器112从第二电压源VDD2断开连接并且将其连接到第一电压源VDD1。通过解耦电容器112来提供第一电路202的这些部分所需要的瞬时电流，由此通过第一电压源VDD1来防止或减少第一电路202的其他部分的电压的突然下降。
在活跃模式与睡眠模式之间切换第二电路204的诸部分时，执行类似的操作。图3B是解说在这些情况下的控制器的示例性实施例的操作的流程图。参照图2和图3B，在第一和第二电路202和204两者都处于如以上结合图3A所解释的活跃模式中时，在框352中，控制器206可以按若干不同方式来配置解耦电容器的连接。在框354中，当第二电路204的诸部分进入睡眠模式时，控制器206配置解耦电容器的连接，以使得解耦电容器112从第二电压源VDD2断开连接并且连接到第一电压源VDD1。在此配置中，解耦电容器112通过第一电压源VDD1来充电。在框356中，刚好在将第二电路204的这些部分转变回到活跃模式之前，控制器206将解耦电容器112从第一电压源VDD1断开连接并且将其连接到第二电压源VDD2。通过解耦电容器112来提供第二电路204的这些部分所需要的瞬时电流，由此通过第二电压源VDD2来防止或减少第二电路204的其他部分的电压的突然下降。
图4是控制器的示例性实施例的示意图。控制器206被示为具有第一开关电路402和第二开关电路404，第一开关电路402提供用于控制解耦电容器112与第一电压源VDD1之间的连接的装置，并且第二开关电路404提供用于控制解耦电容器112与第二电压源VDD2之间的连接的装置。第一开关电路402在解耦电容器112与第一电路202之间，并且第二开关电路404在解耦电容器112与第二电路204之间。开关解码器406提供用于响应于来自电源管理电路(未示出)的命令而控制第一和第二开关402和406的装置。开关解码器406通过闭合第一开关402来将解耦电容器112连接到第一电压源VDD1并且通过断开第一开关402来将解耦电容器112从第一电压源VDD1断开连接。类似地，开关解码器406通过闭合第二开关404来将解耦电容器112连接到第二电压源VDD2并且通过断开第二开关404来将解耦电容器112从第二电压源VDD2断开连接。
如以上结合图2、3A和3B所描述的，在第一和第二电路202和204两者都处于活跃模式时，开关解码器406从电源管理电路接收命令以按若干不同的方式来配置第一和第二开关402和404。在第一电路202的诸部分进入睡眠模式时，开关解码器406从电源管理电路接收第一命令以断开第一开关402并且闭合第二开关404以便使解耦电容器112充电。在一个示例性实施例中，在第一电路202的这些部分切换回到活跃模式时，开关解码器406从电源管理电路接收第二命令以首先断开第二开关404并且闭合第一开关402。这使得解耦电容器112能够提供由第一电路202的转变回到活跃模式的部分所需要的瞬时电流，由此防止或减少连接到第一电压源VDD1的第一电路202的其他部分的电压的突然下降。在整个第一电路202活跃之后，电源管理电路向开关解码器406提供另一命令以将第一和第二开关402和404配置成支持第一电路202和第二电路204的当前操作状态。
以类似的方式，在第二电路204的诸部分进入睡眠模式时，开关解码器406从电源管理电路接收第一命令以闭合第一开关402并且断开第二开关404以便使解耦电容器112充电。在第二电路204的这些部分切换回到活跃模式时，开关解码器406从电源管理电路接收第二命令以断开第一开关402并且闭合第二开关404。这使得解耦电容器112能够提供第二电路402的转变回到活跃模式的部分所需要的瞬时电流，由此防止或减少连接到第二电压源VDD2的第二电路204的其他部分的电压的突然下降。在整个第二电路204活跃之后，电源管理电路向开关解码器406提供另一命令以将第一和第二开关402和404配置成支持第一电路202和第二电路204的当前操作状态。
在其中第一和第二电压源VDD1和VDD2的电压电平相等的情形中，开关解码器406可以按任何次序来断开和闭合第一和第二开关402和404以便在第一与第二电路202和204之间切换解耦电容器112。然而，在电压源VDD1和VDD2不相等时，应该以先断后接的方式来操作第一和第二开关402和404。即，在将解耦电容器112从第一电路202切换到第二电路204时，解耦电容器112应当在被连接到第二电路204之前从第一电路202断开连接。类似地，在将解耦电容器112从第二电路204切换到第一电路202时，解耦电容器112应当在被连接到第一电路202之前从第二电路204断开连接。
图5是具有可变电阻开关的控制器的示例性实施例的示意图。在此实施例中，在操作期间，开关402和404是用可由开关解码器406改变的电阻来实现的。例如，每个开关可以按晶体管的并行排列来实现，这些晶体管将解耦电容器112连接到电压源之一。参照图5，第一开关402用解耦电容器112与第一电压源VDD1之间并联连接的四个晶体管402A-402D来实现，并且第二开关404用解耦电容器112与第二电压源VDD2之间并联连接的四个晶体管404A-404D来实现。
开关解码器406通过控制其晶体管的相应并联组合的栅极输入来改变第一和第二开关402和404的电阻。例如，开关解码器406可以通过禁用形成第一开关402的所有晶体管402A-402D来将解耦电容器112从第一电压源VDD1断开连接。这可以通过将逻辑电平0施加给栅极(在开关402是用n沟道晶体管402A-402D来实现的情况下)或者将逻辑电平1施加给栅极(在开关402是用p沟道晶体管402A-402D来实现的情况下)来达成。通常，开关是用p沟道晶体管来实现的。开关解码器406可以通过改变施加给栅极的逻辑电平的极性来启用晶体管402A-402D中的一个或多个晶体管的方式将解耦电容器112连接到第一电压源VDD1。开关解码器406启用的开关402的晶体管越多，则开关402的电阻越低。例如，在操作开关402以便将解耦电容器112连接到第一电压源VDD1时，开关402将在启用四个晶体管402A-402D之一的情况下具有最大电阻，并且在启用所有四个晶体管402A-402D的情况下具有最小电阻。开关解码器406可以通过启用晶体管402A-402B中的两个或三个晶体管来将开关402设置为最小值与最大值之间的电阻。开关解码器406可以通过按步进方式启用晶体管402A-402D来递减开关402的电阻，该步进方式通过启用第一晶体管402A、跟随着启用第二晶体管402B、随后启用第三晶体管402C、以及最后启用第四晶体管402D来实现。可以使此操作反向以递增电阻。取决于任何特定应用所要求的电阻分辨率，可改变用于实现第一开关402的并联晶体管的数目。
开关解码器406以类似方式来操作第二开关404。开关解码器406可以通过禁用形成第二开关404的所有晶体管404A-404D来将解耦电容器112从第二电压源VDD2断开连接。这可以通过将逻辑电平0施加给栅极(在开关404是用n沟道晶体管404A-404D来实现的情况下)或者将逻辑电平1施加给栅极(在开关404是用p沟道晶体管404A-404D来实现的情况下)来达成。开关解码器406可以通过改变施加给栅极的逻辑电平的极性来启用晶体管404A-404D中的一个或多个晶体管的方式将解耦电容器112连接到第二电压源VDD2。开关解码器406启用的开关404的晶体管越多，则开关404的电阻越低。例如，在操作开关404以将解耦电容器112连接到第二电压源VDD2时，开关404将在启用四个晶体管404A-404D之一的情况下具有最大电阻，并且在启用所有四个晶体管404A-404D的情况下具有最小电阻。开关解码器406可以通过启用晶体管404A-404B中的两个或三个晶体管来将开关404设置为最小值与最大值之间的电阻。开关解码器406可以通过按步进方式启用晶体管404A-404D来递减开关404的电阻，该步进方式通过启用第一晶体管404A、跟随着启用第二晶体管404B、随后启用第三晶体管404C、以及最后启用第四晶体管404D来实现。可以使此操作反向以递增电阻。取决于任何特定应用所要求的电阻分辨率，可改变用于实现第二开关404的并联晶体管的数目。
可变电阻开关402和404可被开关解码器406用于控制阻尼。例如，在第一电路202处于活跃模式并且第二电路204的诸部分处于睡眠模式时，解耦电容器112通过第一开关402连接到第一电压源VDD1，并且通过第二开关404从第二电压源VDD2断开连接。第一开关402的电阻可被设置为高以提供对解耦电容器112的缓慢充电，并且由此防止由于对电容器的充电而在VDD1电压域中发生电压的突然下降。在第二电路204的这些部分从睡眠模式转变到活跃模式时，通过开关解码器406来切换解耦电容器112的连接，其中解耦电容器112通过第二开关404连接到第二电压源VDD2并且通过第一开关402从第一电压源VDD1断开连接。第二开关404的电阻可被开关解码器406设置为低以提供解耦电容器112至第二电路204的快速放电路径，以便防止或最小化VDD2电压域中的电压的突然下降。
类似地，在第二电路204处于活跃模式并且第一电路202处于睡眠模式时，解耦电容器112通过第二开关404连接到第二电压源VDD2，并且通过第一开关402从第一电压源VDD1断开连接。第二开关404的电阻可被设置为高以提供对解耦电容器112的缓慢充电，并且由此防止VDD1电压域中的电压的突然下降。在第一电路202从睡眠模式转变到活跃模式时，通过开关解码器406来切换解耦电容器112的连接，其中解耦电容器112通过第一开关402连接到第一电压源VDD1并且通过第二开关404从第二电压源VDD2断开连接。第一开关404的电阻可被开关解码器406设置为低以提供解耦电容器112至第一电路202的快速放电路径，以便防止或最小化VDD1电压域中的电压的突然下降。
图6是解说将第一与第二电路解耦的方法的示例性实施例的流程图。在此示例中，第一电路由第一电压源供电，并且第二电路由第二电压源供电。该方法包括在框602中用第一电路来处理数据，以及在框604中用第二电路来处理数据。该方法进一步包括在框606中在第一与第二电压源之间切换解耦电容器。
在至少一个示例性实施例中，通过用第一开关电路来控制解耦电容器与第一电压源之间的连接，以及用第二开关电路来控制解耦电容器与第二电压源之间的连接的方式切换解耦电容器。解耦电容器与第一电压源之间的连接被控制以从第一电压源对解耦电容器进行充电，并且解耦电容器与第二电压源之间的连接被控制以从经充电的解耦电容器向第二电路提供电流。例如，在第一电路处于活跃模式并且第二电路处于睡眠模式时，解耦电容器与第一电压源之间的连接可被控制以从第一电压源对解耦电容器进行充电，并且在第二电路从睡眠模式转变到活跃模式时，解耦电容器与第二电压源之间的连接可被控制以从经充电的解耦电容器向第二电路提供电流。
在一些示例性实施例中，第一和第二开关电路中的每一者包括可变电阻。如以上更详细描述的，可以通过可独立地控制以改变其电阻的多个并联晶体管来实现可变电阻。在此示例中，解耦电容器与第一电压源之间的连接可被控制以通过第一电阻来从第一电压源对解耦电容器进行充电，并且解耦电容器与第二电压源之间的连接被控制以通过第二电阻从经充电的解耦电容器向第二电路提供电流，其中第一电阻高于第二电阻。例如，在第一电路处于活跃模式并且第二电路处于睡眠模式时，解耦电容器与第一电压源之间的连接可被控制以从第一电压源对解耦电容器缓慢地充电，并且在第二电路从睡眠模式转变到活跃模式时，解耦电容器与第二电压源之间的连接可被控制以从经充电的解耦电容器向第二电路提供电流。
以上所描述的操作方法中的框的具体次序或阶层仅是作为示例而提供的。基于设计偏好，该操作方法中的框的具体次序或阶层可以被重新安排、修正和/或修改。除非在权利要求中明确指出，否则伴随的方法权利要求包括关于操作方法的各种限定，但是所述及的限定并不意味着以任何方式受到具体次序或阶层的限制。
提供了本公开的各个方面以使本领域普通技术人员能够实践本发明。对本公开通篇给出的示例性实施例的各种修改对于本领域技术人员而言将是显而易见的，并且本文中公开的概念可扩展到其他磁性存储设备。由此，权利要求并非旨在限定于本公开的各个方面，而是要被给予与权利要求的语言相一致的完全范围。本公开中通篇描述的示例性实施例的各个组件的所有结构和功能上为本领域普通技术人员所知或将来所知的等效方案通过应用明确纳入于此，且意在被权利要求书所涵盖。此外，本文中所公开的任何内容都并非旨在贡献给公众，无论这样的公开是否在权利要求书中被显式地叙述。权利要求的任何要素都不应当在35U.S.C.§112(f)的规定下来解释，除非该要素是使用短语“用于…的装置”来明确叙述的或者在方法权利要求情形中该要素是使用短语“用于…的步骤”来叙述的。

Claims (24)

1.一种集成电路，包括：
配置成由第一电压源供电的第一电路；
配置成由第二电压源供电的第二电路；
解耦电容器；以及
配置成在所述第一电压源与所述第二电压源之间切换所述解耦电容器的控制器。
2.如权利要求1所述的集成电路，其特征在于，所述控制器包括：
在所述解耦电容器与所述第一电压源之间的第一开关电路；
在所述解耦电容器与所述第二电压源之间的第二开关电路；以及
配置成控制所述第一开关电路和所述第二开关电路的开关解码器。
3.如权利要求2所述的集成电路，其特征在于，所述开关解码器进一步被配置成控制所述第一开关电路以从所述第一电压源对所述解耦电容器进行充电，以及控制所述第二开关电路以从经充电的解耦电容器向所述第二电路提供电流。
4.如权利要求2所述的集成电路，其特征在于，所述开关解码器进一步被配置成：在所述第一电路处于活跃模式并且所述第二电路处于睡眠模式时，控制所述第一开关电路以从所述第一电压源对所述解耦电容器进行充电，以及在所述第二电路从所述睡眠模式转变到活跃模式时，控制所述第二开关电路以从经充电的解耦电容器向所述第二电路提供电流。
5.如权利要求2所述的集成电路，其特征在于，所述第一开关电路和所述第二开关电路中的每一者包括可变电阻。
6.如权利要求5所述的集成电路，其特征在于，所述第一开关电路和所述第二开关电路中的每一者包括多个并联晶体管，所述多个并联晶体管各自能由所述开关解码器独立地控制以改变所述多个并联晶体管的电阻。
7.如权利要求5所述的集成电路，其特征在于，所述开关解码器进一步被配置成控制所述第一开关电路以通过第一电阻来从所述第一电压源对所述解耦电容器进行充电，并且控制所述第二开关电路以通过第二电阻来从经充电的解耦电容器向所述第二电路提供电流，所述第一电阻高于所述第二电阻。
8.如权利要求7所述的集成电路，其特征在于，所述开关解码器进一步被配置成：在所述第一电路处于活跃模式并且所述第二电路处于睡眠模式时，控制所述第一开关电路以从所述第一电压源对所述解耦电容器进行充电，以及在所述第二电路从所述睡眠模式转变到活跃模式时，控制所述第二开关电路以从经充电的解耦电容器向所述第二电路提供电流。
9.一种集成电路，包括：
用于处理数据的第一处理装置，所述第一处理装置被配置成由第一电压源供电；
用于处理数据的第二处理装置，所述第二处理装置被配置成由第二电压源供电；
用于将所述第一电路装置和所述第二电路装置解耦的解耦装置；以及
用于在所述第一电压源与所述第二电压源之间切换所述解耦装置的装置。
10.如权利要求9所述的集成电路，其特征在于，所述用于切换的装置包括：
用于控制所述解耦装置与所述第一电压源之间的连接的第一开关装置；
用于控制所述解耦装置与所述第二电压源之间的连接的第二开关装置；以及
用于控制所述第一开关装置和所述第二开关装置的装置。
11.如权利要求10所述的集成电路，其特征在于，所述用于控制所述第一开关装置和所述第二开关装置的装置进一步被配置成：控制所述第一开关装置以从所述第一电压源对所述解耦装置进行充电，以及控制所述第二开关装置以从经充电的解耦装置向所述第二处理装置提供电流。
12.如权利要求10所述的集成电路，其特征在于，所述用于控制所述第一开关装置和所述第二开关装置的装置进一步被配置成：在所述第一处理装置处于活跃模式并且所述第二处理装置处于睡眠模式时，控制所述第一开关装置以从所述第一电压源对所述解耦装置进行充电，以及在所述第二处理装置从所述睡眠模式转变到活跃模式时，控制所述第二开关装置以从经充电的解耦装置向所述第二处理装置提供电流。
13.如权利要求10所述的集成电路，其特征在于，所述第一开关装置和所述第二开关装置中的每一者包括可变电阻。
14.如权利要求13所述的集成电路，其特征在于，所述第一开关装置和第二开关装置中的每一者包括多个并联晶体管，所述多个并联晶体管各自能由所述用于控制所述第一开关装置和所述第二开关装置的装置独立地控制以改变所述多个并联晶体管的电阻。
15.如权利要求13所述的集成电路，其特征在于，所述用于控制所述第一开关装置和所述第二开关装置的装置进一步被配置成：控制所述第一开关装置以通过第一电阻来从所述第一电压源对所述解耦装置进行充电，以及控制所述第二开关装置以通过第二电阻来从经充电的解耦装置向所述第二处理装置提供电流，所述第一电阻高于所述第二电阻。
16.如权利要求15所述的集成电路，其特征在于，所述用于控制所述第一开关装置和所述第二开关装置的装置进一步被配置成：在所述第一处理装置处于活跃状态并且所述第二处理装置处于睡眠模式时，控制所述第一开关装置以从所述第一电压源对所述解耦装置进行充电，以及在所述第二处理装置从所述睡眠模式转变到活跃模式时，控制所述第二开关装置以从经充电的解耦装置向所述第二处理装置提供电流。
17.一种将第一电路和第二电路解耦的方法，包括：
用由第一电压源供电的所述第一电路来处理数据；
用由第二电压源供电的所述第二电路来处理数据；以及
在所述第一电压源与所述第二电压源之间切换解耦电容器。
18.如权利要求17所述的方法，其特征在于，通过用第一开关电路控制所述解耦电容器与所述第一电压源之间的连接，以及用第二开关电路控制所述解耦电容器与所述第二电压源之间的连接来切换所述解耦电容器。
19.如权利要求18所述的方法，其特征在于，所述解耦电容器与所述第一电压源之间的连接被控制以从所述第一电压源对所述解耦电容器进行充电，并且其中所述解耦电容器与所述第二电压源之间的连接被控制以从经充电的解耦电容器向所述第二电路提供电流。
20.如权利要求18所述的方法，其特征在于，在所述第一电路处于活跃模式并且所述第二电路处于睡眠模式时，所述解耦电容器与所述第一电压源之间的连接被控制以从所述第一电压源对所述解耦电容器进行充电，并且其中在所述第二电路从所述睡眠模式转变到活跃模式时，所述解耦电容器与所述第二电压源之间的连接被控制以从经充电的解耦电容器向所述第二电路提供电流。
21.如权利要求18所述的方法电路，其特征在于，所述第一开关电路和所述第二开关电路中的每一者包括可变电阻。
22.如权利要求21所述的方法，其特征在于，所述第一开关电路和所述第二开关电路中的每一者包括多个并联晶体管，所述多个并联晶体管各自能被独立地控制以改变所述多个并联晶体管的电阻。
23.如权利要求21所述的方法电路，其特征在于，所述解耦电容器与所述第一电压源之间的连接被控制以通过第一电阻来从所述第一电压源对所述解耦电容器进行充电，并且其中所述解耦电容器与所述第二电压源之间的连接被控制以通过第二电阻来从经充电的解耦电容器向所述第二电路提供电流，所述第一电阻高于所述第二电阻。
24.如权利要求23所述的方法，其特征在于，在所述第一电路处于活跃模式并且所述第二电路处于睡眠模式时，所述解耦电容器与所述第一电压源之间的连接被控制以从所述第一电压源对所述解耦电容器进行充电，并且其中在所述第二电路从所述睡眠模式转变到活跃模式时，所述解耦电容器与所述第二电压源之间的连接被控制以从经充电的解耦电容器向所述第二电路提供电流。
CN201580019571.2A 2014-04-16 2015-03-13 可切换的解耦电容器 Active CN106170905B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/254,872 US9871506B2 (en) 2014-04-16 2014-04-16 Switchable decoupling capacitors
US14/254,872 2014-04-16
PCT/US2015/020539 WO2015160454A1 (en) 2014-04-16 2015-03-13 Switchable decoupling capacitors

Publications (2)

Publication Number Publication Date
CN106170905A true CN106170905A (zh) 2016-11-30
CN106170905B CN106170905B (zh) 2019-06-04

Family

ID=52808137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580019571.2A Active CN106170905B (zh) 2014-04-16 2015-03-13 可切换的解耦电容器

Country Status (7)

Country Link
US (1) US9871506B2 (zh)
EP (1) EP3132327B1 (zh)
JP (1) JP6419843B2 (zh)
KR (1) KR101837606B1 (zh)
CN (1) CN106170905B (zh)
BR (1) BR112016024212A2 (zh)
WO (1) WO2015160454A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106165342B (zh) * 2014-01-14 2019-10-15 飞利浦灯具控股公司 针对电力分配系统中的受电设备的低电力待机
WO2016072023A1 (ja) * 2014-11-07 2016-05-12 株式会社ソシオネクスト 半導体集積回路
US9825627B2 (en) * 2015-08-07 2017-11-21 Mediatek Inc. Apparatus for performing signal driving in an electronic device with aid of different types of decoupling capacitors for pre-driver and post-driver
KR20180081042A (ko) * 2015-08-31 2018-07-13 메이오 파운데이션 포 메디칼 에쥬케이션 앤드 리써치 위 신생물 검출 방법
US20170373587A1 (en) * 2016-06-28 2017-12-28 Intel Corporation Compact partitioned capacitor for multiple voltage domains with improved decoupling
EP3264241A1 (en) * 2016-06-29 2018-01-03 Saint-Gobain Glass France Lighting laminated glazing with a capacitive touch sensitive device and a light emitting diode and the manufacturing
US10664035B2 (en) * 2017-08-31 2020-05-26 Qualcomm Incorporated Reconfigurable power delivery networks
US11105844B2 (en) 2019-06-28 2021-08-31 Microsoft Technology Licensing, Llc Predictive voltage transient reduction in integrated circuits
KR102515565B1 (ko) * 2019-12-17 2023-04-04 장승욱 센서보드의 전원 노이즈가 감소된 스마트팜 복합환경 제어시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1607656A (zh) * 2003-05-12 2005-04-20 展讯通信（上海）有限公司 一种解耦噪声的方法和设备
US20090179669A1 (en) * 2008-01-10 2009-07-16 Bartley Gerald K Techniques for Providing Switchable Decoupling Capacitors for an Integrated Circuit
CN102959865A (zh) * 2010-06-30 2013-03-06 超威半导体公司 静电放电电路
US20130138978A1 (en) * 2011-11-30 2013-05-30 International Business Machines Corporation Charge Recycling Between Power Domains of Integrated Circuits

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4420156B2 (ja) 2000-06-14 2010-02-24 日本電気株式会社 半導体装置
US6949967B2 (en) 2003-09-24 2005-09-27 Taiwan Semiconductor Manufacturing Company Dynamically adjustable decoupling capacitance to reduce gate leakage current
US20070127169A1 (en) * 2005-12-07 2007-06-07 Rambus, Inc. Integrated circuit with configurable bypass capacitance
JP5175597B2 (ja) * 2007-11-12 2013-04-03 エスケーハイニックス株式会社 半導体集積回路
US7701277B2 (en) 2007-12-12 2010-04-20 Synopsys, Inc. Variable-impedance gated decoupling cell
US9425192B2 (en) 2008-12-11 2016-08-23 Altera Corporation Integrated circuit decoupling capacitors
CN101807105B (zh) * 2009-02-17 2014-12-10 国家电网公司 时序控制电路
JP5271850B2 (ja) * 2009-08-26 2013-08-21 ルネサスエレクトロニクス株式会社 半導体集積回路
JP5481211B2 (ja) * 2010-01-20 2014-04-23 国立大学法人 東京大学 半導体集積回路装置
US8339757B2 (en) * 2010-04-19 2012-12-25 Faraday Technology Corp. Electrostatic discharge circuit for integrated circuit with multiple power domain
US8427224B2 (en) 2011-07-26 2013-04-23 National Chiao Tung University On-chip active decoupling capacitors for regulating voltage of an integrated circuit
US20150077170A1 (en) * 2013-09-13 2015-03-19 International Business Machines Corporation Efficient wakeup of power gated domains through charge sharing and recycling

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1607656A (zh) * 2003-05-12 2005-04-20 展讯通信（上海）有限公司 一种解耦噪声的方法和设备
US20090179669A1 (en) * 2008-01-10 2009-07-16 Bartley Gerald K Techniques for Providing Switchable Decoupling Capacitors for an Integrated Circuit
CN102959865A (zh) * 2010-06-30 2013-03-06 超威半导体公司 静电放电电路
US20130138978A1 (en) * 2011-11-30 2013-05-30 International Business Machines Corporation Charge Recycling Between Power Domains of Integrated Circuits

Also Published As

Publication number Publication date
KR20160145013A (ko) 2016-12-19
JP2017514389A (ja) 2017-06-01
US9871506B2 (en) 2018-01-16
EP3132327A1 (en) 2017-02-22
KR101837606B1 (ko) 2018-03-12
US20150303912A1 (en) 2015-10-22
EP3132327B1 (en) 2019-08-14
CN106170905B (zh) 2019-06-04
BR112016024212A2 (pt) 2017-08-15
WO2015160454A1 (en) 2015-10-22
JP6419843B2 (ja) 2018-11-07

Similar Documents

Publication Publication Date Title
CN106170905A (zh) 可切换的解耦电容器
EP3479450B1 (en) Adaptive power multiplexing for a power distribution network
US9836071B2 (en) Apparatus for multiple-input power architecture for electronic circuitry and associated methods
TWI626816B (zh) 用於提供電源的設備以及能夠提供電源的系統、計算裝置及可攜式電子裝置
TWI600994B (zh) 運用回饋之多模式電壓調節技術
US9964986B2 (en) Apparatus for power regulator with multiple inputs and associated methods
US9419455B2 (en) Multimode battery charger
US9600062B2 (en) Single capacitor multi-phase three-level buck voltage regulator
TWI676887B (zh) 伴隨活躍的負載的功率多工
KR20110108315A (ko) 전력 부스트 플랫폼
Ueda et al. Low-power on-chip charge-recycling DC-DC conversion circuit and system
TW201546596A (zh) 電子裝置中的功率閘控
US9958922B2 (en) Low ripple mechanism of mode change in switched capacitor voltage regulators
Rajapandian et al. Implicit DC-DC downconversion through charge-recycling
CN114647296A (zh) 多级存储器系统功率管理装置和方法
CN106896855A (zh) 动态电容器调制电压调节器
Blutman et al. A low-power microcontroller in a 40-nm cmos using charge recycling
US9160312B2 (en) Low leakage circuits, devices, and techniques
JP5902136B2 (ja) 電池監視装置および電池監視システム
EP4092864A1 (en) Power delivery architecture for high power portable devices
Rajapandian et al. Energy-efficient low-voltage operation of digital CMOS circuits through charge-recycling
Chang et al. High efficiency power management system for solar energy harvesting applications
Rajapandian et al. Charge-recycling voltage domains for energy-efficient low-voltage operation of digital CMOS circuits
Liu et al. A 33nW Fully Autonomous SoC With Distributed Cooperative Energy Harvesting and Multi-Chip Power Management for mm-Scale System-in-Fiber
Aswath et al. An Implementation of Integral Low Power Techniques for Modern Cell-Based VLSI Designs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant