TWI600994B - 運用回饋之多模式電壓調節技術 - Google Patents

運用回饋之多模式電壓調節技術 Download PDF

Info

Publication number
TWI600994B
TWI600994B TW101149527A TW101149527A TWI600994B TW I600994 B TWI600994 B TW I600994B TW 101149527 A TW101149527 A TW 101149527A TW 101149527 A TW101149527 A TW 101149527A TW I600994 B TWI600994 B TW I600994B
Authority
TW
Taiwan
Prior art keywords
mode
voltage
feedback
reference voltage
feedback controller
Prior art date
Application number
TW101149527A
Other languages
English (en)
Other versions
TW201337494A (zh
Inventor
蘭納拉雅南 木蘇卡魯潘
普拉杜瑪 雅加瑟
烏達Ｂ 卡達利
珍妮絲華 馬杜剛達
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201337494A publication Critical patent/TW201337494A/zh
Application granted granted Critical
Publication of TWI600994B publication Critical patent/TWI600994B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Dc-Dc Converters (AREA)

Description

運用回饋之多模式電壓調節技術 發明領域
本發明係有關於運用回饋之多模式電壓調節技術之領域。
發明背景
對以電池供電之運算裝置及/或通訊裝置，及其他裝置而言，功率消耗管理是重要的。
在以電池供電之裝置中，處理器核心及圖形分割區消耗顯著之功率量。例如行動電話可包括雙處理器核心，而桌上型電腦可包括四處理器核心，未來之桌上型電腦可包括八處理器核心或更多核心。未來之系統可能也包括日漸增加之應用程式之數目，運用所增加之處理器核心之數目以執行多個線程。圖形處理需求也如預期地增加，這些因素中之各個因素可能衝擊電池放電之速率。
一般行動式或電池供電裝置可包括一外部電力管理IC(PMIC)，以提供一晶片外調節電壓軌至一晶片上之系統(SOC)積體電路(IC)，來供電給所有處理器核心及一圖形處理器，或於該SOC內之分割區。該晶片外調節電壓可以被歸類為一功率管理IC電壓標識數位(PMIC VID)。
這樣的一種分享式晶片外調節電壓軌無法提供各別核心之電壓之最佳化。可從一初始晶片外調節電壓來產生多個晶片外之電壓軌，以允許各核心之最佳化。但必須付出其他各軌電路之代價，就如同下面所要討論之保護帶及濾波部分。
一晶片外調節電壓軌可能需要比一晶片上之電壓軌更多之保護帶，以處理於晶片上電力遞送路徑中之變動及/或容忍度要求。
一晶片外調節電壓軌可能須於一相對低頻下切換，其可能少於一百萬赫芝(Mhz)。這可對應至一相對大體積之具有長暫態時間之濾波器組件，其可於SOC內之處理器核心的甦醒及睡眠狀態間緩慢遷移。結果，核心被遷移至睡眠狀態可能比所想要的慢，而被遷移至甦醒狀態則比所需要來的快，導致較少時間於睡眠狀態。
相同之問題也發生於包括多個執行單元及記憶體區塊之圖形處理器，或圖形分割區，在此處這些統稱為圖形處理器構件。
一般之電壓調節器(VR)包括切換式電容VR(SCVR)、線性VR，如低壓降(LDO)VR。一個給定型態之VR可於一指定之電壓範圍內相對有效率，但在指定之範圍外之電壓則可能相對沒效率。各型態之VR可包括一對應之VR控制器。對核心及圖形處理器構件而言，去實現多個VR及對應之VR控制器於一晶粒上可能因此是不實際的。
發明概要
依據本發明之一實施例，係特地提出一種裝置，其包含：一多模式電壓調節器(VR)，其可依據多個VR模式來組配；以及一回饋控制器，其基於一參考電壓及與所對應之該等多個VR模式相關聯之電壓範圍來選擇該等多個VR模式之一者，且依照所選擇之該VR模式來組配該多模式VR以調節一電壓，來將該參考電壓及一經感測之回饋電壓之差異最小化。
100‧‧‧多模式電壓調節器
102-1、102-n‧‧‧電源單元
104‧‧‧回饋控制器
106‧‧‧節點
108‧‧‧經感測回饋
110‧‧‧參考信號
112‧‧‧電源
200‧‧‧多模式電壓調節器
202-1‧‧‧閘電源單元(閘PU)
202-2‧‧‧線性電源單元(線性PU)
202-3‧‧‧切換式電容電源單元(切換式電容PU、SCPU)
204‧‧‧數位回饋控制器
206‧‧‧節點
208、408‧‧‧經感測回饋
210‧‧‧參考信號
212‧‧‧電源
300‧‧‧多模式電壓調節器
302‧‧‧可組態電路
304‧‧‧回饋控制器
306‧‧‧節點
310‧‧‧參考信號
312‧‧‧電源
316-1、316-i‧‧‧電路
318-1、318-q‧‧‧組
418-1‧‧‧組
416-1、416-2、416-j‧‧‧電路
420-1、420-2、420-j、430-1、430-2、430-j、424-1、424-2、424-j、434-1、434-2、434-j‧‧‧P型元件
432-1、432-2、432-j‧‧‧N型元件
406‧‧‧輸出節點
408、1608‧‧‧經感測回饋
412‧‧‧電源
422-1、428-1、436-1、422-2、428-2、436-2、422-j、428-j、436-j‧‧‧節點
426-1、426-2、426-3、426-j‧‧‧電容器
500、800、1100‧‧‧組
600、700、900、1000‧‧‧等效電路圖
1200、1300‧‧‧LDO VR
1202‧‧‧運算放大器
1210、1410、1610‧‧‧參考信號
1400‧‧‧閘VR
1402、1604‧‧‧回饋控制器
1500‧‧‧等效電路圖
1630‧‧‧類比至數位轉換器
1632‧‧‧數位差異碼
1634‧‧‧PID控制器
1636‧‧‧數位控制1636
1642‧‧‧環形振盪器
1644‧‧‧相位
1646‧‧‧解碼器
1648‧‧‧閘致能控制
1650‧‧‧模式控制邏輯組件
1654‧‧‧特定模式參數
1656‧‧‧相位控制
1700‧‧‧系統
1701‧‧‧電路
1702、1722‧‧‧多模式VR
1704‧‧‧電源區域
1708、1724‧‧‧電壓軌
1710‧‧‧參考信號
1712‧‧‧回饋電壓
1714、1726‧‧‧電路
1720‧‧‧電源
1730‧‧‧通訊系統
1732‧‧‧顯示器
1734‧‧‧人性化介面裝置層
1736‧‧‧音訊系統
1800、1900‧‧‧方法
1802、1804、1902、1904、1906、1908、1910、1912、1914、1916、1918‧‧‧步驟
2000‧‧‧處理器系統2000
2002‧‧‧控制器
2004‧‧‧記憶體
2006‧‧‧電腦程式指令
2008‧‧‧資料
2010‧‧‧數位控制
2012‧‧‧數位差異碼
2014‧‧‧PID指令
2018‧‧‧累積值
2020‧‧‧預測未來值
2022‧‧‧閘VR PID濾波器係數
2024‧‧‧SCVR PID濾波器係數
2026‧‧‧電路組態指令
2028‧‧‧閘VR電路組態參數
2030‧‧‧SCVR電路組態參數
2032‧‧‧LDO VR電路組態參數
第1圖為一電壓調節器(VR)之一方塊圖，該VR包括一回饋控制器以選擇及控制多個電源單元(PU)之一，以基於一經感測之回饋電壓及一參考電壓來調節一電壓。
第2圖為一VR之一方塊圖，該VR包括一閘PU、一線性PU及切換式電容PU(SWPU)，和一回饋控制器。
第3圖為一VR之一方塊圖，該VR包括回饋控制器，其根據多個可選擇之VR模式之一者來組配一電路。
第4圖是一組可組態電路之一電路圖。
第5圖為第4圖之各種電路中之一圖，其根據1：3/4之一SCVR模式來組配成一切換式電容(SC)組。
第6圖為第5圖之一等效電路圖，其中相位1為低準位，而相位2為高準位。
第7圖為第5圖之一等效電路圖，其中相位2為低準位，而相位1為高準位。
第8圖為第4圖之各種電路中之一圖，其根據1：1/2 之一SCVR模式來組配成一SC組。
第9圖為第8圖之一等效電路圖，其中相位1為低準位，而相位2為高準位。
第10圖為第8圖之一等效電路圖，其中相位2為低準位，而相位1為高準位。
第11A及11B圖為第4圖之各種電路中之一圖，其根據1：2/3之一SCVR模式來組配成一SC組。
第12圖為第4圖之各種電路中之一圖，其進一步包括一運算放大器，且組配成低壓降VR(LDO VR)。
第13圖為第12圖之一等效電路圖。
第14圖為第4圖之各種電路中之一圖，其組配一閘VR。
第15圖為第14圖之一等效電路圖。
第16圖為一回饋控制器之一方塊圖，其基於一參考電壓及一感測之回饋電壓來調節一電壓。
第17圖為一系統之一方塊圖，其包括一多模式VR，以調節於一IC中之一電源區域之一電壓。
第18圖為控制一多模式VR之方法之一流程圖。
第19圖為控制一相關於一閘VR模式、一SCVR模式，及一LDO VR模式中之一或多者之一多模式VR之方法之一流程圖。
第20圖為一處理器系統之一方塊圖，其用來實現多個可選擇之VR模式。
在這些圖式中，一個參考號碼之最左邊之數字是 用來識別這個參考號碼第一次出現之圖式。
較佳實施例之詳細說明
第1圖為一多模式電壓調節器(VR)100之一方塊圖，該VR包括一回饋控制器104，其組配及/或控制多個電源單元(PUs)102-1至102-n，以基於一選擇之VR模式，經感測之回饋108及一參考信號110來調節於節點106之一電壓。控制器104可包括一數位及/或類比回饋控制器。
節點106可代表IC之一電壓軌，或是用於該IC晶粒內之電路之一部分或區域之一次軌，就如同參考於第17圖之如底下所要描述之部分。
參考信號110可代表用於一經調節電壓VOUT於節點106處之一目標電壓。可接收參考信號110以作為一目標電壓及/或一指示該目標電壓之一數位碼，如同一電壓標識數位(VID)。其中參考信號110包括一數位碼，可實現控制器104去轉換該數位碼成為該目標電壓。可從一電源管理系統或從一電源管理單元(PMU)接收參考信號110。
電源單元(PUs)102可從一電源供應器或電源112接收電力。其中VR 100係於一積體電路(IC)晶粒內實現。電源112可代表經由該IC所被安裝之一基板上來提供之一晶片外之電源，或一晶片上之電源，就如同該IC之一經調節之電壓軌，在此可被歸類為VCC。
PUs 102可代表對應於特定VR模式之電路。另一種情況或其他情況，多個PUs 102可代表一可組態電路之對 應式組態或VR模式。這些可組態電路就如同參考於第2-15圖之如底下所要描述之部分。
至少某些PUs 102可代表彼此不相同之電路架構或VR模式。PU電路架構或VR模式之例子係描述於下面之實例中。然而PU架構及VR模式並不限於在此所提供之實例。
至少某些PUs 102具有彼此不相同之操作特性或特徵。並且可實現控制器104基於所對應之特性及參考信號110來從PUs 102中選擇。
例如，各個PU 102可以和一對應之電壓範圍相關聯，而可實現控制器104去選擇包括由參考信號110所指出之目標電壓之相關聯之電壓範圍之一PU。
和PUs 102相關聯之電壓範圍可以是基於如同在該相關聯之電壓範圍內之操作效率及/或可控制性等特徵。
例如且並非限制地，PUs 102可包括一基於閘或電源閘之PU、一切換式電容PU，及一線性PU，及/或其中之組合中之一或多者。
第2圖為包括一閘PU 202-1、一線性PU 202-2，及一切換式電容PU(SCPU)202-3之一VR 200之一方塊圖。VR 200更進一步包括一回饋控制器204，以基於一經感測之回饋208及一參考信號210來選擇、組配及/或控制PUs 202，以調節於節點206處之電壓VOUT。
閘PU 202-1可包括多數個閘或開關彼此互相並聯來將電源212耦合至節點206。各閘可包括一或多個電源 裝置，或電源閘，如同一或多個經調整尺寸以提供相對高電流及具有相對低損失之電晶體。
當閘被致能時，此閘可代表一介於電源212及節點206間相對低之本質電阻。當多個閘被致能時，由於這些閘之並聯組態電阻值可被降低。這電阻值可直接衝擊跨越閘PU 202-1之一電壓降，使得VOUT可以實質等於介於在電源212處VIN及跨越閘PU 202-1之電壓降之差值。
可實現控制器204以控制及/或調整被致能之閘之數目，以控制該電阻值，且藉此來調節VOUT。這可被歸為調變被致能之閘之數目
當一相對實質數目之閘被致能時，閘PU 202-1之電阻值可為相對低，而於節點206之VOUT可實質等於在電源212處之VIN。在此情況下，閘PU 202-1就相對有效率，並且可以比其他PU(例如是線性PU 202-2，及/或SCPU 202-3)更有效率。當參考信號210代表一接近於VIN之目標電壓時，及/或於節點206之負載為最大時，可因此實現回饋控制器204以選擇閘PU 202-1。選擇閘PU 202-1可以被視為一高效能模式或一渦輪模式。
於VR 200中包括控制器204、PU 202-1，及感測回饋208之一控制迴路可被界定。可藉由一施加於控制器204之一時脈頻率來決定迴路之帶寬。控制器204可包括一數位式控制振盪器以產生該時脈頻率，其可提供比一對應IC晶粒之一系統時脈較高之頻率。此振盪器可包括一數位式可控制多相環形振盪器，如在後面所要進一步描述之部 分。
線性PU 202-2可包括一或多個電源裝置，於該等裝置之一線性範圍內提供電源至該節點206。線性PU 202-2可進一步包括一運算放大器，以基於感測回饋208及參考信號210間之一差異來控制該線性裝置。當線性PU 202-2未被選擇時，該差動放大器會被去能，以節省電力。線性PU 202-2可包括一低壓降(LDO)VR。
可實現控制器204以控制SCPU 202-3為一切換式電容VR(SCVR)。例如SCPU 202-3可包括多個可選擇之電壓轉換模式，且可實現控制器204依據參考信號210來選擇該等多個電壓轉換模式之其中一者。
SCPU 202-3可包括多組之切換式電容電路，其可依照一或多個各種一般切換式電容(SC)架構來實現。SCPU 202-3可被組配且/或可組配為例如1：3/4、1：2/3，及1：1/2之SC模式。然而SCPU 202-3並不限制於這些實例。
可實現控制器204來控制SCPU 203-3成為一切換式電容VR(SCVR)。控制器204可包括一數位式可控制振盪器來提供多個時鐘相位至SCPU 203-3，並且可以被實現以控制該振盪器去最小化參考信號210和經感測回饋208間之差異。
線性PU 202-2於中間範圍電壓可具有一相對高的效率，同時SCPU 203-3於較低電壓可提供較大的效率。如以上所描述，當參考電壓對應至一用於VOUT之一相對高之目標電壓，可實現控制器204去選擇閘PU 202-1；當參考 電壓對應至一中間範圍之目標電壓，可進一步實現控制器204去選擇線性PU 202-2以調節VOUT；以及當參考信號210對應至一較低之目標電壓時，去選擇SCPU 202-3。
另一情況，SCPU 202-3可被組配以操作於1：1模式之用於中間範圍之電壓，而線性PU 202-2則可被省略。
於第1圖中，VR 100可包括一個混成之PU，其可被組配且/或可控制以操作於多個可選擇之VR模式之一。這些多個可選擇之VR模式可參考第3-15圖如同下面所要描述之部分。
第3圖是一多模式VR 300之一方塊圖，其包括一回饋控制器304以根據多個可選擇之VR架構或模式之一者來組配及/或控制一電路302。VR 300可進一步包括一或多個特定VR模式的PU單元，就如同上面所描述之一或多個實例。
電路302可包括多個各別可組態之電路316，其可被配置及/或可組配成一或多組之電路318。電路316可以彼此實質相似。另一情況或是其他情況，一或多個電路316可以是和一或多個其他之電路316不同。可實現一或多個電路316，如同參考第4圖之下面所要描述之部分。
第4圖是一可組態電路416-1至416-j之一組418之一電路方塊圖。
電路416-1包括一第一P型元件420-1，其可控制以耦接電源412至一第一節點422-1，以及一第二P型元件424-1，其可控制以耦接第一節點422-1至一輸出節點406。 電源412可對應至於第1、2及3圖之各別之一或多個電源112、212及312。輸出節點406可對應至於第1、2及3圖之各別之一或多個節點106、206及306。
電路416-1進一步包括耦接至第一節點422-1及至一第二節點428-1之一電容器426-1。
電路416-1進一步包括一P型元件430-1，其可控制以耦接輸出節點406至第二節點428-1。
電路416-1進一步包括一N型元件432-1，其可控制以耦接第二節點428-1至接地端或一較低邏輯狀態。
電路416-1進一步包括一P型元件434-1，其可控制以耦接第二節點428-1至一第三節點436-1，其可對應至一第二電路416-2之一第一節點422-2。
於第4圖之實例中，可實現電路416-2到416-j如同上面參考416-1之所描述之部分。
於第4圖中，一個或多個元件420、424、430、432及434和電容426可表示多個像這樣之元件，其可以彼此並聯且/或串聯之方式來實現。
該等電容426可各包括一或多個相對高密度之晶粒上之電容。
於第3圖中，可實現回饋控制器304去控制各個電路416之元件420、424、430、432及434之閘極端，以根據多個可選擇VR模式之一者來組配該等電路，就如同參考第5-15圖之一或多者之下面所要描述之部分。
第5圖是以電路416-1、416-2及416-3組配成一切 換式電容組500之一方塊圖，其根據1：3/4之一SCVR模式來調節於節點406處之VOUT。
組500可被配置以分別具有第一及第二時鐘相位及，及一個相位之反相表示，在此表示為。可產生及之相位，使得它們在相同之時間不會同時處於低準位。
一或多個其他組之電路416可以類似地組配成組500，並且各個其他組也可被配置一對應組之相位，其可能不同於相位及。像這樣之組態可被歸類為多相位SCVR。
第6圖是當相位為低且為高時組500之一等效電路圖600，在此稱之為第一相。如第6圖所示，在第一相期間，電路416-1、416-2及416-3之電容器426係在電源412及節點406間並聯耦接，以基於VIN及VOUT間之電壓差來對各電容器426充電。
第7圖是當相位為低且為高時組500之一等效電路圖700，在此稱之為第二相。如第7圖所示，在第二相期間，電路416-1、416-2及416-3之電容器426係在節點406及接地間串聯耦接，以從串聯耦接電容器426提供電荷至接地端。
第8圖是以電路416-1、416-2及416-3組配成一切換式電容組800之一方塊圖，其根據1：1/2之一SCVR模式來調節於節點406處之VOUT。
組800可被配置以分別具有第一及第二時脈及 ，及時脈之反相表示，在此表示為。可產生及之相位，使得它們在相同之時間不會同時處於低準位。於第8圖中之相位及可能和第5圖之相位及相同或不同。
一或多個其他組電之路416可以類似地組配成組800，就如參考組500之同上面所描述之部分。
第9圖是當相位為低且為高時組800之一等效電路圖900，在此稱之為第一相。如第9圖所示，在第一相期間，電路416-1、416-2及416-3之電容器426係在電源412及節點406間並聯耦接，以基於VIN及VOUT間之電壓差來對各電容器426充電。
第10圖是當相位為低且為高時組800之一等效電路圖1000，在此稱之為第二相。如第10圖所示，在第二相期間，電路416-1、416-2及416-3之電容器426係在節點406及接地間有效地並聯耦接。
第11A及11B圖是以電路416-1至416-6組配成一切換式電容組1100之圖式，其根據1：2/3之一SCVR模式來調節於節點406處之VOUT。
組1100可被配置以分別具有第一及第二時脈及，及時脈之反相表示，在此表示為。可產生及之相位，使得它們在相同之時間不會同時處於低準位。於第11A及11B圖中之相位及可能和第5及8圖之相位及相同或不同。
一或多個其他組之電路416可以類似地組配成組1100，就如參考組500之同上面所描述之部分。
用於組1100於第一相及第二相期間之等效電路圖可基於從第5圖至第10圖之了解而輕易確定。
第12圖為電路416-1、416-2及416-3、包括一運算放大器1202來組配成一LDO VR 1200之圖式。一或多個電路416之其他組庫可被組配成一或多個其他的LDO VR。
第13圖為LDO VR 1200之等效電路圖1300。
於第12及13圖中，可組配運算放大器1202基於經感測回饋408及一參考信號1210間之差異來控制裝置420。可控制裝置420在裝置420之一線性範圍內來從電源412提供電量至節點406。
第14圖是以電路416-1、416-2、至416-3組配成一閘VR 1400之圖式。
第15圖為閘VR 1400之等效電路圖1500。
於第14及15圖中，可操作裝置420為耦接電源412至節點406之開關。可實現一回饋控制器1402以提供一各別之致能控制1404至各個裝置420。另種情況或其他情況，多組之電路416可以各被組配成如第14圖所示，以及可實現回饋控制器1402以提供一對應之致能控制至各組，在各個組之基礎上來選擇性地對一給定之組中之所有裝置420致能或失能。回饋控制器1402可對應至控制器104(第1圖)、控制器204(第2圖)及控制器304(第3圖)之一或多個。
在以上之例子中，SCVR 500、SCVR 800、LDO VR 1200及閘VR 1400係各被組配成具有3個電路416。而SCVR 1100係被組配成具有6個電路416。在此所揭示之方 法及系統並不限於這些例子。
於第3圖中，可實現控制器304於VR模式間轉移使得可以最小化於節點306之VOUT之擾動。例如控制器304可按照該第一VR模式來初始組配多組318之每一者，之後基於參考電壓310之一改變而選擇一第二VR模式。在一轉移期間，控制器304可按照第二VR模式來重組配多組318中之一第一子集合，同時維持按照第一VR模式來所組配之多組318中之一第二子集合。控制器304可隨後按照該第二VR模式重組配多組318中之該第二子集合，以完成此轉移期間。控制器304可包括一狀態機來處理此轉移。
就如以上所描述關於之一或多個例子而言，一個回饋控制器係可規劃以用於多個VR模式之各者，就如同參考第16圖之下面所要描述之部分。
第16圖係一回饋控制器1604之一方塊圖，回饋控制器1604用來一或多個VR模式以最小化一參考訊號1610及一經感測回饋1608間之差異。
控制器1604可包括一快閃式類比至數位轉換器(flash ADC)1630，用以產生對應於經感測回饋1608及參考訊號1610間之差異值之一數位差異碼1632。可實現flash ADC 1630為一窗式flash ADC以產生相對於一移動式時間窗之差異碼1632。
控制器1604可包括一比例式積分微分(PID)控制器1634，以基於數位差異碼1632及一所選擇之VR模式來產生一數位控制1636。然而控制器1604可不受限於一PID控制 器。
控制器1604包括一模式控制邏輯組件1650，其可包括用於多個VR模式之各者之特定模式參數1654，並且可規劃PID控制器1634基於所選擇之VR模式來具有一組特定模式參數1654。特定模式參數1654可包括PID濾波器係數。
可選擇VR模式可包括但不限於一閘VR模式、一SCVR模式及一LDO VR模式之一或多者。
當一閘VR模式被選擇時，數位控制1636可包括指示要被致能之閘之數目的一個二元加權碼。控制器1604可包括一解碼器1646以將該二元加權碼轉換成閘致能控制1648。閘致能控制1648可對應於第12、13圖中之致能控制1404。
控制器1604可包括一數位式控制振盪器，於此圖中顯示為一環形振盪器，其可包括一多相環形振盪器以提供時鐘相位1644。
當一SCVR模式被選擇時，可施加相位1644或其之一子集合至SCVR電路，就如同以上之參考第5、8、11A及11B圖之一或多圖中所描述的部分。當該SCVR模式被選擇時，數位控制1636可包括相位控制1656以控制施加至SCVR電路之相位。
當一閘VR模式及/或一SCVR模式被選擇時，一或多個相位1644可被提供至數位錯誤處理邏輯組件，如ADC1630及/或PID控制器1634。這是有用處的，比如，去提供一比來自控制器1604外部之電路之可用的系統時脈頻 率還高之一時脈頻率。
可實現模式控制邏輯1650以基於參考信號1610及與VR模式相關之電壓範圍來選擇一或多個VR模式。
可實現模式控制邏輯1650就一個所選擇之模式，如同以上之參考第3-15圖之一或多圖中所描述的部分，來組配一個電路。
可實現一多模式VR去調節一積體電路晶粒之一對應之電源區域，如同下面之參考第17圖之所描述的部分。
第17圖是系統1700之一方塊圖，其包括具有一多模式VR 1702來調節電源區域1704之電路1701。電路1701可對應至電路板、IC晶粒、或其中之部分之一或多者。
VR 1702可根據一或多個可選擇之模式來減少於參考信號1710及與一經感測之回饋電壓1712間之差異，以調節電壓軌1708之電壓。如同參考一或多個以上所描述之實例。
系統1700可包括一電源控制單元(PCU)1718來提供參考信號1710。
電路1701可包括接收來自電壓軌1708之電源之電路1714。可調節於電壓軌1708之電壓以操作電路1714於一個和系統1700中之其他電路之功率消耗狀態無關之一個功率消耗狀態。這樣可允許更有效率地使用可用之電力。
系統1700可包括其他的電路1726，其接收來自一第二電壓軌1724之電源，以及包括一第二多模式VR 1722來調節電壓軌1724。這樣可允許各別管理電路1714及1726 之操作狀態。
例如，電路1714及1726可各包括一處理器核心，以及電壓軌1708及1724可各別地調節，使得可以保持一或多個核心於一個主動狀態，或一或多個功率消耗狀態，同時其他處理器核心係處於減少之功率消耗狀態或一睡眠狀態。
類似地，多個記憶體區塊及/或一個圖形分割區之多個執行單元之操作狀態可被各別地管理。
系統1700可進一步包括一通訊系統1730以作為電路1701及一通訊網路之介面。通訊系統1730可包括一有線及/或無線通訊系統。
系統1700可進一步包括一監視器或顯示器1732，以顯示來自於電路1701之資訊。
系統1700可進一步包括一人性化介面裝置(HID)1734，以提供至電路1701之使用者輸入。例如但並非作為限制之用，HID 1734可包括一或多個鍵盤、一游標裝置，一觸控感測裝置，以及或者一移動及/或影像感測器。HID 1734可包括一實體裝置及/或一虛擬裝置，如同一監測顯示或虛擬鍵盤。
系統1700可進一步包括一音訊系統1736，以從電路1701及/或通訊系統1730提供一音訊輸出。
系統1700可包括一收納電路1701、通訊系統1730、顯示器1732、音訊系統1736及HID 1734及/或其等之介面之外殼。此外殼可包括但不限於一可安裝支架外殼、 一桌上型外殼、一膝上型外殼、一筆記型外殼、一網路電腦(net-book)外殼、一機上盒外殼、一手持式外殼，及/或其他一般性電子產品之外殼，及/或未來所發展出之外殼。系統1700可對應至例如但不限於一電腦系統、一伺服器系統，及/或一手持式處理器及/或通訊裝置。系統1700可進一步包括一電池系統以提供電源1720。
第18圖為控制一多模式VR之一方法1800之一流程圖。
於步驟1802中，選擇多個VR模式中之一者。可基於一個參考電壓及與該選擇之VR模式相關之一電壓範圍來選擇VR模式，就如同以上所描述之一或多個實例。
於步驟1804中，根據所選擇之模式來控制一多模式VR電路，來最小化介於參考電壓及一個經感測回饋電壓間之差異以調節一電壓，就如同以上所描述之一或多個實例。
第19圖為根據可選擇之一閘VR模式、一SCVR模式及一LDO VR模式中之一者，來控制控制一多模式VR之一方法1900之一流程圖。
於步驟1902中，選擇多個VR模式中之一者。該選擇步驟可包括比較一個參考電壓與一或多個臨界值，及/或與該多個VR模式相關之一或多個臨界範圍。
其中若參考電壓對應至一上限範圍之電壓，處理程序可前進到1904。
於步驟1904中，可產生一數位差異碼，以代表一 介於該參考電壓及一經感測回饋電壓間之差異，就如同以上所描述之參考第16圖中窗式ADC1630之部分。
於步驟1906中，可組態一多模式電路成為介於一電源及一經調節電壓節點之多個開關，就如同以上所描述之參考第14及15圖之部分。
於步驟1908中，基於該數位差異碼，可決定及/或調整將被關閉或致能之開關數目。
回到步驟1902，其中若參考電壓對應至一較低範圍之電壓，處理程序可前進到1910。
於步驟1910中，可產生一數位差異碼，以代表一介於該參考電壓及經感測回饋電壓間之差異，就如同以上所描述之參考1904之部分。
於步驟1912中，可組態多模式電路成為多組之一切換式電容VR(SCVR)，就如同以上所描述之參考第5至11B圖之一或多者。
於步驟1914中，時鐘相位可提供至SCVR，並且基於該數位差異碼來數位式地控制時脈相位，就如同以上所描述之參考第16圖之部分。
回到步驟1902，其中若該多模式VR電路係可組配為一低壓降(LDO)VR，且其中參考電壓對應至一中間範圍之電壓，處理程序可前進到1916。
於步驟1916中，多模式VR電路中之一運算放大器(OPamp)可被組配以接收該參考電壓及經感測回饋電壓。
於步驟1918中，多模式VR電路之一裝置可被該 OPamp控制，於該裝置之一線性範圍內，從該電源轉移一經調節之電量至該經調節之電壓節點，就如同以上所描述之參考第12及13圖之部分。
其中參考電壓改變時，處理程序可從方法1900之一VR模式或分支於步驟1902處切換至另一個VR模式或分支。此切換可被控制以最小化於該經調節電壓節點處之擾動，就如同以上所描述之一或多個實例。
在這裡所描述之一或多個特徵可以硬體、軟體或韌體及其中之組合來加以實現，包括分離及積體電路邏輯組件、特殊應用積體電路(ASIC)邏輯組件及微控制器。也可以實現這些特徵作為特殊領域積體電路封裝體之一部分，及/或積體電路封裝體之一組合。軟體部分可包括一電腦可讀取媒體，其被編碼具有指令之一電腦程式，使得一處理器響應於這些指令來執行一或多個功能。該電腦可讀取媒體可包括一暫時性及/或非暫時性媒體。該處理器可包括一般目的指令處理器、一控制器、一微控器及其他基於指令之處理器。
第20圖是一處理器系統2000之一方塊圖，其組配成一多模式VR控制器。
可實現處理器系統2000基於一數位差異碼2012與一選擇之VR模式，使用一控制2010來調節一選擇之VR模式。控制2010可對應至第16圖中之數位控制1636，且數位差異碼2012可對應至第16圖中之數位差異碼1632。
處理器系統2000可包括一或多個指令處理單 元，顯示於圖中為一控制器2002，其可包括一處理器、一處理器核心、或製造於一多模式VR之一IC晶粒內之一微控器。
電腦系統2000可包括記憶體、快取器、暫存器及/或儲存器。在這裡所顯示的是記憶體2004。
記憶體2004可包括一非暫時性電腦可讀取媒體，其被編碼具有包括指令2006之一電腦程式，該指令2006可被控制器2002執行。指令2006可被嵌入於韌體中，當例行動作時可被複製到記憶體中。
記憶體2004可包括由控制器2002於執行指令2006時所使用之資料2008，及/或於執行指令2006期間由控制器2002所產生之資料。
指令2006可包括控制器指令2014，於下文中將描述為比例積分微分(PID)控制器指令。然而控制器指令2014並不限於PID指令。
PID指令2014可包括指令而使控制器2002基於差異碼2012之一加權和、差異碼2012之一累積值2018，及差異碼2012之一預測未來值2020，或其之子集合來產生控制2010。
PID指令2014可包括PID組態指令，以致使控制器2002基於VR特定模式濾波器係數來產生控制2010。VR特定模式濾波器係數在這裡所顯示的為閘VR PID濾波器係數2022及SCVR PID濾波器係數2024，就如同以上所描述之參考第16圖之部分。
指令2006可包括可包括電路組態指令2026以使得控制器2002根據所選擇之多VR模式之一者去組態一多模式VR電路。資料2008可包括電路組態參數，其可包括去開啟及/或關閉開關以組配一多模式VR電路之指示，就如同以上所描述之參考第3-15圖中之一或多者。於第20圖之實例中，電路組態參數包括閘VR電路組態參數2028、SCVR電路組態參數2030，及LDO VR電路組態參數2032。
電路組態指令2026可包括指令以使得控制器2002基於一參考電壓來選擇一VR模式，就如同以上所描述之一或多個實例。
方法及系統在此以顯示功能、特徵及其關係之功能建構方塊來幫助說明。這些功能建構方塊之至少一些邊界為了描述上之方便在此被隨心所欲地界定。也可以用其他方式界定邊界，只要其所指定之功能及關係被適當地執行。
然而在此所揭示的各種實施例，只是以實例之方式呈現，而並非作為限制本發明應該是可以被了解的。對相關技術領域之熟於此技者而言，這些實例之詳細內容及形式可以被改變而並未背離在此所揭示之方法及系統之精神及範圍是明顯的。所以，申請專利範圍之廣度及範圍不應受限於在此所揭示之任何實施例。
100‧‧‧多模式電壓調節器
102-1、102-n‧‧‧電源單元
104‧‧‧回饋控制器
106‧‧‧節點
108‧‧‧經感測回饋
110‧‧‧參考信號
112‧‧‧電源

Claims (23)

  1. 一種用於多模式電壓調節之裝置，其包含：一多模式電壓調節器(VR)，其可依據多個VR模式來組配；以及一回饋控制器，其基於一參考電壓及與所對應之該等VR模式相關聯之電壓範圍來選擇該等多個VR模式之一者，且依照所選擇之該VR模式來組配該多模式VR以調節一電壓，來將該參考電壓及一經感測之回饋電壓間之一差異最小化，其中該等多個VR模式包括一閘VR模式、一切換式電容VR(SCVR)模式及一低壓降VR(LDO VR)模式。
  2. 如申請專利範圍第1項之裝置，其中：實現該回饋控制器以當該閘VR模式被選擇時，組配該多模式VR為多個開關，該等多個開關之每一者具有耦接至一電源之一第一接點，及耦接至一經調節電壓節點之一第二接點；及實現該回饋控制器以當該閘VR模式被選擇時，基於指示該參考電壓及該經感測之回饋電壓間之該差異之一數位差異碼來決定將被關閉之該等開關之一數目。
  3. 如申請專利範圍第1項之裝置，其中：該回饋控制器包括一數位式可控制多相振盪器；實現該回饋控制器以當該SCVR模式被選擇時，組配該多模式VR電路為多組切換式電容電路，該等多組 切換式電容電路之各組從該振盪器接收一對應組之時鐘相位；及進一步實現該回饋控制器以當該SCVR模式被選擇時，基於指示該參考電壓及該經感測之該回饋電壓間之該差異之一數位差異碼來控制該振盪器。
  4. 如申請專利範圍第1項之裝置，其中：該多模式VR包括一運算放大器(OpAmp)；以及實現該回饋控制器以當該LDO VR模式被選擇時執行下列動作：組配該多模式VR為具有耦接至一電源之一第一接點及耦接至一經調節電壓節點之一第二接點之一線性裝置；提供該參考電壓及該經感測之回饋電壓作為該OpAmp之輸入；以及提供該OpAmp之一輸出至該線性裝置之一控制端點。
  5. 如申請專利範圍第1項之裝置，其中：實現該回饋控制器以當該參考電壓是在一第一範圍內時，選擇該閘VR模式，以及當該參考電壓是在低於該第一範圍之一第二範圍內時，選擇該SCVR模式。
  6. 如申請專利範圍第5項之裝置，其中：實現該回饋控制器以當該參考電壓是落在該第一及第二範圍間之一第三範圍內時，選擇該LDO VR模式。
  7. 如申請專利範圍第1項之裝置，其中該多模式VR包括多 組多模式VR電路，各自可組配以按照該等多個VR模式來調節該電壓，且其中實現該回饋控制器以進行：組配該等多組多模式VR電路之每一組按照該等VR模式之一第一VR模式來調節該電壓；基於該參考電壓之一改變而選擇該等VR模式之一第二VR模式；按照該第二VR模式重組配該等多組中之一第一子集合，同時在從該第一VR模式轉移至該第二VR模式期間，維持該等多組中之一第二子集合按照該第一VR模式被組配；以及按照該第二VR模式重組配該等多組中之該第二子集合，以完成該轉移。
  8. 如申請專利範圍第1項之裝置，其中該多模式VR包括一電晶體元件，且其中實現該回饋控制器以組配該電晶體元件成為：當該閘VR模式被選擇時，具有耦接至一電源之一第一接點、耦接至一經調節電壓節點之一第二接點及從該回饋控制器接收一致能控制之一控制端點之一開關；以及當該切換式電容VR模式被選擇時，具有耦接至該電源之一第一接點、耦接至一電容之一第二接點及從該回饋控制器接收一時鐘相位之一控制端點之一開關。
  9. 如申請專利範圍第8項之裝置，其中進一步實現該回饋控制器以組配該電晶體元件成為：一線性裝置，當該低壓降(LDO)VR模式被選擇時，該線性裝置具有耦接至該電源之一第一接點、耦接至該 經調節電壓節點之一第二接點，及接收一運算放大器(OpAmp)之一輸出之一控制端點；其中當該低壓降(LDO)VR模式被選擇時，該OpAmp可組配以接收該參考電壓及該經感測之回饋電壓作為輸入。
  10. 如申請專利範圍第1項之裝置，其中該回饋控制器包括：一窗式快閃類比至數位控制器，其輸出指示該參考電壓及該經感測之回饋電壓間之該差異之一數位差異碼；一數位控制器，其基於該數位差異碼及該所選擇之該VR模式來產生一數位控制；及一數位可控制多相環式振盪器，其基於該數位控制來產生一或多個時鐘相位；其中當該閘VR模式被選擇時，該多模式VR係可由該數位碼來控制；及其中當該切換式電容VR模式被選擇時，該多模式VR係可由該等多個時鐘相位來控制。
  11. 一種用於多模式電壓調節之系統，其包含：一積體電路(IC)晶粒；一第一多模式電壓調節器(VR)，其可依據多個VR模式來組配以調節一第一電壓軌之一電壓；一第一回饋控制器，其基於一第一參考電壓及與所對應之該等VR模式相關聯之電壓範圍來選擇該第一多模式VR之該等多個VR模式之一者，且依照所選擇之該VR模式來組配該第一多模式VR以調節該第一電壓軌之 該電壓，來將該參考電壓及一經感測之回饋電壓間之一差異最小化；第一電路，其自該第一電壓軌接收電力；以及一電源控制單元，其提供該第一參考電壓；其中該等多個VR模式包括一閘VR模式、一切換式電容VR(SCVR)模式及一低壓降VR(LDO VR)模式；及其中該第一多模式VR、該第一回饋控制器、該電路，及該電源控制單元係於該IC晶粒內實現。
  12. 如申請專利範圍第11項之系統，其進一步包括：一第二多模式電壓調節器(VR)，其可依據多個VR模式來組配以調節一第二電壓軌之一電壓；一第二回饋控制器，其基於一第二參考電壓而近似於該第一回饋控制器來實現以控制該第二多模式VR；第二電路，其自該第二電壓軌接收電力；以及一圖形處理器多核心處理器；其中該第一及第二電路各包括一處理器核心、一圖形分割區及一記憶體區塊的一或多個。
  13. 如申請專利範圍第11項或第12項之系統，其進一步包括：於該IC晶粒內之一處理器；一通訊系統，其介接於該處理器及一通訊網路間；一顯示器，其顯示來自於該處理器之資訊；以及一人性化介面裝置(HID)，其提供使用者輸入至該 處理器。
  14. 如申請專利範圍第13項之系統，其中該通訊系統包括一無線通訊系統，該系統進一步包括：一行動手持式外殼，其收納該IC晶粒、該通訊系統、該顯示器，及提供電力至該第一電壓軌之一電池。
  15. 一種用於多模式電壓調節之方法，其包含以下步驟：基於一參考電壓及與多個電壓調節器(VR)模式相關聯之電壓範圍來選擇該等多個VR模式之一第一VR模式；以及依照該第一VR模式來組配一多模式VR以調節一電壓，來將該參考電壓及一經感測之回饋電壓間之一差異最小化；其中該選擇步驟及該組配步驟係以一回饋控制器來實現；及其中該等多個VR模式包括一閘VR模式、一切換式電容VR(SCVR)模式及一低壓降VR(LDO VR)模式。
  16. 如申請專利範圍第15項之方法，其中該組配步驟包括以下子步驟：當該閘VR模式被選擇時，組配該多模式VR為多數個開關，該等多數個開關之每一者具有耦接至一電源之一第一接點，及耦接至一經調節電壓節點之一第二接點；及當該閘VR模式被選擇時，基於指示該參考電壓及該經感測之回饋電壓間之該差異之一數位差異碼來決 定將被關閉之該等開關之一數目。
  17. 如申請專利範圍第15項之方法，其中該組配步驟包括，當該SCVR模式被選擇時，組配該多模式VR為多組切換式電容電路，並從一數位式控制振盪器提供一對應組之時鐘相位至該等多組之每一者，該方法進一步包括以下步驟：當該SCVR模式被選擇時，基於指示該參考電壓及該經感測之回饋電壓間之該差異之一數位差異碼，以該回饋控制器來控制該振盪器。
  18. 如申請專利範圍第15項之方法，其中當該LDO VR模式被選擇時，該組配步驟包括以下子步驟：組配該多模式VR為具有耦接至一電源之一第一接點，及耦接至一經調節電壓節點之一第二接點之一線性裝置；提供該參考電壓及該經感測之回饋電壓作為一運算放大器(OpAmp)之輸入；以及提供該OpAmp之一輸出至該線性裝置之一控制端點。
  19. 如申請專利範圍第15項之方法，其中：該選擇步驟包括當該參考電壓是在一第一範圍內時，選擇該閘VR模式，以及當該參考電壓是在低於該第一範圍之一第二範圍內時，選擇該SCVR模式。
  20. 如申請專利範圍第19項之方法，其中：該選擇步驟進一步包括當該參考電壓是落在該第 一及第二範圍間之一第三範圍內時，選擇該LDO VR模式。
  21. 如申請專利範圍第15項之方法，其中該多模式VR電路包括多組多模式VR電路，各自可組配以按照該等多個VR模式來調節該電壓，且其中該組配步驟包括以下子步驟：組配該等多組之每一者按照該第一VR模式來調節該電壓；基於該第一參考電壓之一改變而選擇該等VR模式之一第二VR模式；按照該第二VR模式重組配該等多組中之一第一子集合，同時在一轉移期間，維持該等多組中之一第二子集合按照該第一VR模式被組配；以及按照該第二VR模式重組配該等多組中之該第二子集合，以完成該轉移期間。
  22. 如申請專利範圍第15項之方法，其中該組配步驟包括以下子步驟：組配一電晶體元件成為當該閘VR模式被選擇時具有耦接至一電源之一第一接點、耦接至一經調節電壓節點之一第二接點及從該回饋控制器接收一致能控制之一控制端點之一開關；以及組配該電晶體元件成為當該切換式電容VR(SCVR)模式被選擇時具有耦接至該電源之一第一接點、耦接至一電容之一第二接點及從該回饋控制器接收一時鐘相 位之一控制端點之一開關。
  23. 如申請專利範圍第22項之方法，其中該組配步驟進一步包括以下子步驟：當該低壓降(LDO)VR模式被選擇時，組配該電晶體元件成為一線性裝置，該線性裝置具有耦接至該電源之一第一接點、耦接至該經調節電壓節點之一第二接點，及接收一運算放大器(OpAmp)之一輸出之一控制端點；當該LDO VR模式被選擇時，組配該OpAmp以接收該參考電壓及該經感測之回饋電壓作為輸入。
TW101149527A 2011-12-27 2012-12-24 運用回饋之多模式電壓調節技術 TWI600994B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IN3828DE2011 2011-12-27

Publications (2)

Publication Number Publication Date
TW201337494A TW201337494A (zh) 2013-09-16
TWI600994B true TWI600994B (zh) 2017-10-01

Family

ID=48698567

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101149527A TWI600994B (zh) 2011-12-27 2012-12-24 運用回饋之多模式電壓調節技術

Country Status (5)

Country Link
US (1) US9651961B2 (zh)
EP (1) EP2798884A4 (zh)
CN (1) CN203350757U (zh)
TW (1) TWI600994B (zh)
WO (1) WO2013101718A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101682779B1 (ko) 2011-12-27 2016-12-05 인텔 코포레이션 게이팅된 도메인의 부하 조건들에 기초하여 게이팅된 도메인의 활성 상태 동안 전력 게이트들을 제어하기 위한 방법들 및 시스템들
EP2798884A4 (en) 2011-12-27 2015-09-09 Intel Corp MULTIMODAL VOLTAGE CONTROL WITH FEEDBACK
US9348383B2 (en) * 2013-03-01 2016-05-24 Intel Corporation Apparatus for starting up switching voltage regulator
CN105917285B (zh) 2013-09-26 2018-09-14 英特尔公司 与数字功率门驱动器集成的低压差电压调节器
US9564794B2 (en) 2013-12-04 2017-02-07 Broadcom Corporation System, apparatus, and method for a ping-pong charge pump
EP2911281B1 (en) * 2014-02-24 2019-04-10 Nxp B.V. Electronic device
US9411353B2 (en) 2014-02-28 2016-08-09 Texas Instruments Incorporated Method and circuitry for regulating a voltage
WO2015183268A1 (en) * 2014-05-29 2015-12-03 Hewlett-Packard Development Company, L.P. Voltage selectors coupled to processor cores
US9998105B2 (en) 2014-05-30 2018-06-12 Cypress Semiconductor Corporation Programmable switched capacitor block
US9634486B2 (en) * 2014-07-09 2017-04-25 Qualcomm Incorporated Dynamic power rail control for clusters of loads
US9882472B2 (en) * 2014-09-25 2018-01-30 Intel Corporation Techniques for power supply topologies with capacitance management to reduce power loss associated with charging and discharging when cycling between power states
US10234932B2 (en) * 2015-07-22 2019-03-19 Futurewei Technologies, Inc. Method and apparatus for a multiple-processor system
TWI588657B (zh) * 2016-03-25 2017-06-21 晨星半導體股份有限公司 雙處理器系統及其控制方法
US10037075B2 (en) * 2016-04-02 2018-07-31 Intel Corporation Voltage regulation techniques for electronic devices
US10866606B2 (en) * 2018-03-28 2020-12-15 Qualcomm Incorporated Methods and apparatuses for multiple-mode low drop out regulators
WO2019196064A1 (zh) 2018-04-12 2019-10-17 深圳市汇顶科技股份有限公司 电荷帮浦电路及其控制方法
CN110161839B (zh) * 2019-05-16 2022-08-16 南京理工大学 反射型激光清除异物装置的转台位置多模态伺服控制方法
US11323026B2 (en) 2019-09-06 2022-05-03 Intel Corporation Hybrid digital linear and switched capacitor voltage regulator
US11429129B2 (en) 2020-05-13 2022-08-30 Sensata Technologies, Inc. Multi-deck circuits with common rails
US12074514B2 (en) * 2020-09-18 2024-08-27 Intel Corporation Two stage multi-input multi-output regulator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504422B1 (en) * 2000-11-21 2003-01-07 Semtech Corporation Charge pump with current limiting circuit
US20060087297A1 (en) * 2004-10-25 2006-04-27 Qi Deng Multi-mode multi-phase inductor-less DC/DC regulator
US20070234078A1 (en) * 2006-03-31 2007-10-04 Nguyen Don J Optimized compensation in a voltage regulator

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59218042A (ja) 1983-05-26 1984-12-08 Toshiba Corp 半導体集積回路
US5773966A (en) * 1995-11-06 1998-06-30 General Electric Company Dual-mode, high-efficiency dc-dc converter useful for portable battery-operated equipment
US5955870A (en) * 1997-09-29 1999-09-21 Intel Corporation Multi-mode low power voltage regulator
US6636023B1 (en) * 1999-10-14 2003-10-21 Juniper Networks, Inc. Combined linear and switching voltage regulator
JP3878431B2 (ja) 2000-06-16 2007-02-07 株式会社ルネサステクノロジ 半導体集積回路装置
US20020138778A1 (en) 2001-03-22 2002-09-26 Cole James R. Controlling CPU core voltage to reduce power consumption
US8055914B2 (en) * 2001-08-27 2011-11-08 Intel Corporation Voltage regulation for a computer system providing voltage positioning for multi-component load
US7112978B1 (en) 2002-04-16 2006-09-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US7454643B2 (en) 2003-04-30 2008-11-18 Marvell World Trade Ltd. Pre-emptive power supply control system and method
US7190210B2 (en) * 2004-03-25 2007-03-13 Integral Wave Technologies, Inc. Switched-capacitor power supply system and method
US7570100B2 (en) 2004-08-16 2009-08-04 Texas Instruments Incorporated Potential and rate adjust header switch circuitry reducing transient current
US20060224337A1 (en) 2005-03-31 2006-10-05 Intel Corporation, A Delaware Corporation Programmable current load systems and methods
US20070018622A1 (en) * 2005-07-08 2007-01-25 02Micro, Inc. Flexible buck converter to generate an output voltage higher or lower than an input voltage
US7498835B1 (en) 2005-11-04 2009-03-03 Xilinx, Inc. Implementation of low power standby modes for integrated circuits
US7712066B2 (en) 2005-12-29 2010-05-04 Agere Systems, Inc. Area-efficient power switching cell
US7584370B2 (en) 2006-06-22 2009-09-01 Skyworks Solutions, Inc. Circuits, switch assemblies, and methods for power management in an interface that maintains respective voltage differences between terminals of semiconductor devices in open and close switch states and over a range of voltages
US7518355B2 (en) 2007-03-30 2009-04-14 Intel Corporation Package level voltage sensing of a power gated die
US7880284B2 (en) 2007-09-29 2011-02-01 Intel Corporation Embedded power gating
US7928705B2 (en) 2008-03-12 2011-04-19 Sony Ericsson Mobile Communications Ab Switched mode voltage converter with low-current mode and methods of performing voltage conversion with low-current mode
US7759916B2 (en) * 2008-05-12 2010-07-20 Microchip Technology Incorporated Regulator with device performance dynamic mode selection
US7525373B1 (en) 2008-05-19 2009-04-28 International Business Machines Corporation Compensation of process and voltage variability in multi-threshold dynamic voltage scaling circuits
US8330436B2 (en) * 2008-06-30 2012-12-11 Intel Corporation Series and parallel hybrid switched capacitor networks for IC power delivery
TWI375872B (en) * 2008-08-11 2012-11-01 Asustek Comp Inc Multi-phase voltage regulator module and method controlling the same
US8193799B2 (en) * 2008-09-23 2012-06-05 Globalfoundries Inc. Interposer including voltage regulator and method therefor
US8068938B2 (en) 2009-05-15 2011-11-29 General Electric Company Method and system for managing a load demand on an electrical grid
US8400778B2 (en) * 2010-02-02 2013-03-19 Monolithic Power Systems, Inc. Layout schemes and apparatus for multi-phase power switch-mode voltage regulator
US8564262B2 (en) * 2010-11-11 2013-10-22 International Business Machines Corporation Voltage regulator module with power gating and bypass
EP2798884A4 (en) 2011-12-27 2015-09-09 Intel Corp MULTIMODAL VOLTAGE CONTROL WITH FEEDBACK
KR101682779B1 (ko) 2011-12-27 2016-12-05 인텔 코포레이션 게이팅된 도메인의 부하 조건들에 기초하여 게이팅된 도메인의 활성 상태 동안 전력 게이트들을 제어하기 위한 방법들 및 시스템들

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504422B1 (en) * 2000-11-21 2003-01-07 Semtech Corporation Charge pump with current limiting circuit
US20060087297A1 (en) * 2004-10-25 2006-04-27 Qi Deng Multi-mode multi-phase inductor-less DC/DC regulator
US20070234078A1 (en) * 2006-03-31 2007-10-04 Nguyen Don J Optimized compensation in a voltage regulator

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Rong Guo, Zhigang Liang, Huang, A., "A multi-modes charge-pump based high efficiency wide input range DC-DC converter," Energy Conversion Congress and Exposition (ECCE),2010年9月, pp.2706-2712 *
Zhang, Jianhui, Sanders, S.R., "A Digital Multi-Mode Multi-Phase IC Controller for Voltage Regulator Application," Applied Power Electronics Conference,2007年2月25日, pp.719-726 *

Also Published As

Publication number Publication date
EP2798884A1 (en) 2014-11-05
US20140344589A1 (en) 2014-11-20
TW201337494A (zh) 2013-09-16
CN203350757U (zh) 2013-12-18
EP2798884A4 (en) 2015-09-09
US9651961B2 (en) 2017-05-16
WO2013101718A1 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
TWI600994B (zh) 運用回饋之多模式電壓調節技術
US9836071B2 (en) Apparatus for multiple-input power architecture for electronic circuitry and associated methods
US10642329B2 (en) Peak current support for a power rail system via a shared secondary power supply
EP3084556B1 (en) Digital synthesizable low dropout regulator with adaptive gain
US9964986B2 (en) Apparatus for power regulator with multiple inputs and associated methods
CN106471691B (zh) 用于负载群集的动态电源轨控制
US10955885B2 (en) Methods and systems to control power gates during an active state of a gated domain based on load conditions of the gated domain
US9939828B2 (en) DC-DC converting circuit and a power management chip package including the same
JP2018501569A (ja) ポータブルコンピューティングデバイスにおけるピーク動的電力管理のためのシステムおよび方法
US11150723B2 (en) Electronic circuit for controlling power
Lee et al. Optimizing the power delivery network in a smartphone platform
KR20220051159A (ko) 디지털 방식으로 조정된 동적으로 적응가능한 클록 및 전압 공급 장치 및 방법
KR20170085505A (ko) 총체적 에너지 관리를 위한 전압 스케일링
CN115514036A (zh) 自适应突发功率和快速电池充电装置和方法
US9715272B2 (en) Portable electronic device and core swapping method thereof
CN114090227A (zh) 高能效核心电压选择装置和方法
CN101133375A (zh) 控制时钟分配域的时钟分配的顺序
CN115378253A (zh) 计算型电流传感器
CN115079809A (zh) 降低待机功率的装置和方法
JP2022097390A (ja) 動的ｕｓｂ－ｃモード選択ｏｓｐｍポリシー方法及び装置
KR20220040376A (ko) 프로세서 피크 전류 제어 장치 및 방법
JP7269073B2 (ja) 電源制御回路、パワーマネージメント回路および電子機器
TW202226016A (zh) 安全的裝置電力啟動設備及方法
CN103580099A (zh) 电源管理
US11194384B2 (en) Circuit and method for improved battery life during suspend mode