CN106471691B - 用于负载群集的动态电源轨控制 - Google Patents

用于负载群集的动态电源轨控制 Download PDF

Info

Publication number
CN106471691B
CN106471691B CN201580036598.2A CN201580036598A CN106471691B CN 106471691 B CN106471691 B CN 106471691B CN 201580036598 A CN201580036598 A CN 201580036598A CN 106471691 B CN106471691 B CN 106471691B
Authority
CN
China
Prior art keywords
power rail
power
rail
processor
big
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580036598.2A
Other languages
English (en)
Other versions
CN106471691A (zh
Inventor
H·J·朴
Y·C·潘
C·K·Y·全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106471691A publication Critical patent/CN106471691A/zh
Application granted granted Critical
Publication of CN106471691B publication Critical patent/CN106471691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/10—Parallel operation of dc sources
    • H02J1/102—Parallel operation of dc sources being switching converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/08—Three-wire systems; Systems having more than three wires
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Supply And Distribution Of Alternating Current (AREA)

Abstract

管理电源轨，包括：多个电源轨，每个电源轨耦合到至少一个电源并被配置成支持多个类似配置的负载；以及被配置成基于该多个类似配置的负载的总功耗来合并和拆分该多个电源轨的电源轨控制器。该电源轨管理还基于每个轨道的当前负载来确定最优电源轨模式(合并/拆分)并根据该电源轨模式来调节动态时钟和电压缩放策略、每个核上的工作负载分配和性能限制/扼流管理。

Description

用于负载群集的动态电源轨控制
背景
领域
本发明涉及动态电源轨控制，尤其涉及供应给多个电源轨的功率的合并和拆分。
背景技术
集成电路已变得日益复杂。由此，单个集成电路可以包括大量处理器。此外，每处理器的峰值电流也日益增大。相应地，多个电源轨可被用于为不同类型的处理器供电。
概述
本发明允许动态地管理和控制多个电源轨，包括诸如电源轨合并和拆分控制、电压反馈控制、输出电压控制、动态时钟频率和电压缩放(DCVS)控制以及任务迁移控制之类的任务。
在一个实施例中，公开了一种电源轨管理系统。该系统包括：多个电源轨，每个电源轨耦合到至少一个电源并被配置成支持多个类似配置的负载；以及被配置成基于该多个类似配置的负载的总功耗来合并和拆分该多个电源轨的电源轨控制器。
在另一实施例中，公开了一种用于管理多个电源轨的设备。该设备包括：用于通过多个电源轨中的每个电源轨来将多个类似配置的负载耦合到至少一个电源的装置；以及用于基于该多个类似配置的负载的总功耗来合并和拆分该多个电源轨的装置。
在又一实施例中，公开了一种用于管理多个电源轨的方法。该方法包括：通过多个电源轨中的每个电源轨来将多个类似配置的负载耦合到至少一个电源；以及基于该多个类似配置的负载的总功耗来合并和拆分该多个电源轨。
本发明的其它特征和优点将从通过示例解说本发明的诸方面的本描述而变得明了。
附图简述
本发明的细节(就其结构和操作两者而言)可通过研究所附的附图来部分收集，其中类似的附图标记指代类似的部分，并且其中：
图1是解说根据本发明的一个实施例的动态电源轨管理系统的功能框图；
图2是解说根据本发明的一个实施例的轨道合并和拆分过程的流程图；以及
图3是根据本发明的一个实施例的突出显示电压合并和拆分过程中所涉及的部分的动态电源轨管理系统的部分视图。
详细描述
如以上所述，集成电路可以包括大量处理器。由此，多个电源轨可被用来为处理器供电。在存在多个电源轨的情况下，用于动态电源轨控制和管理的诸系统和诸方法是合乎期望的。
如本文所描述的某些实施例允许动态地管理和控制多个电源轨，包括诸如电源轨合并和拆分控制、电压反馈控制、输出电压控制、动态时钟频率和电压缩放(DCVS)控制以及任务迁移控制之类的任务。在阅读本描述之后，如何在各种实现和应用中实现本发明将变得显而易见。尽管本文将描述本发明的各种实现，但要理解，这些实现是仅作为示例而非限制来给出的。因此，对各种实现的本详细描述不应当被解读成限制本发明的范围或广度。
图1是解说根据本发明的一个实施例的动态电源轨管理系统100的功能框图。动态电源轨管理系统100包括用于电源轨合并和拆分控制的电源轨控制器102和场效应晶体管(FET)开关104。电源轨控制器102与功率管理集成电路(PMIC)110协同操作。在电源轨合并和拆分控制的其他实施例中，可以使用除FET开关以外的(诸)元件(诸如机械开关)。尽管图1因仅存在两个电源轨而示出仅一个开关，但是在涉及两个以上电源轨时，多个开关被用来控制多个电源轨。
在图1的所解说实施例中，PMIC 110包括配置成向编群成群集(例如，群集A和群集B)的多个负载供电的多个开关模式电源(SMPS)120、122、124、126以及其他元件，其中每个群集包括一组类似配置的处理器(例如，群集A的核-a1到核-a4和群集B的核-b1到核-b4)。群集A耦合到第一电源轨(电源轨A)130，而群集B耦合到第二电源轨(电源轨B)132。由此，在一个实施例中，多个类似配置的负载耦合到每个电源轨，其中术语“类似配置的负载”是指在大小、功率或其他相关特性(诸如吞吐量和处理功率)上类似的负载。另外，术语“负载”可以指任何类型的负载，包括处理器、存储器、接口或不同类型的负载的组合。
在图1的所解说实施例中，PMIC 110向第一电源轨130分配一个SMPS 120，而向第二电源轨132分配三个SMPS 122、124、126。相应地，在一个实施例中，核-a1到核-a4被配置为小型处理器，而核-b1到核-b4被配置为大型处理器。在异构计算架构中，小型处理器与具有较高性能和较高功耗的大型处理器相比具有较低性能和较低功耗。在图1的示例中，因为PMIC 110向耦合到小型处理器的第一电源轨130分配一个SMPS 120且向耦合到大型处理器的第二电源轨132分配三个SMPS 122、124、126，所以该大型处理器可被配置为在大小、所消耗功率量、吞吐量、MIPS评级和/或其他相关参数上比小型处理器大三倍。
在图1的所解说实施例中，群集A和群集B的诸核、电源轨控制器102、电源轨130、132和开关104全部都驻留在片上系统(SoC)170上，并且SMPS 120-126驻留在PMIC 110内。在替换实施例中，电源轨控制器102、电源轨130、132和开关104可被包括在PMIC 110内或者作为分开的元件被包括在母板上。在另一替换实施例中，电源轨控制器102可以例如在SoC170的诸核中的一个核上执行的软件中实现。
图2是解说根据本发明的一个实施例的轨道合并和拆分过程的流程图200。在步骤210，轨道合并和拆分过程从耦合到电源轨的负载接收关于包括每个群集的当前负载在内的某些输入条件的信息并确定轨道模式(即，合并或拆分)，以及在步骤220到252，生成/执行输出控制(例如，轨道模式、DCVS控制、任务控制、电压控制以及核功率降低(CPR)/数字电流计(DCM)控制)。该过程的步骤210到252解说了根据输入条件生成和执行的各种输出控制。在步骤212，电源轨控制器102确定输入条件是否必需拆分模式的改变。如果不要求改变，则该过程返回到步骤210。否则，如果要求拆分模式的改变，则在步骤214，电源轨控制器102确定电源轨是否应当被拆分或合并。如果输入条件必需电源轨的合并，则执行步骤220到232，否则如果输入条件必需电源轨的拆分，则执行步骤240到252。
表1
以上所示的表1概述了由电源轨控制器102根据输入条件生成和执行的各种输出控制。在表1中所示的实施例中，输出控制在假定群集A的负载是小型处理器而群集B的负载是大型处理器的情况下生成的。然而，在其他实施例中，群集A和群集B的诸处理器可被不同地配置。根据表1的第三行，当群集A的负载低于预定义阈值A且群集B的负载低于另一预定义阈值B时，输出控制由电源轨控制器102如下设置：使用轨道合并/拆分控制线144来拆分电源轨并且分开地控制它们；针对每个群集分开电压和频率控制142；任务迁移控制146不迁移任务；针对每个电源轨分开电压反馈环路160、162；针对每个群集分开功率降低环路150；以及每处理器分开测得的功率反馈148。负载可以用SoC 170中的嵌入式电流/功率计来以电流或功率进行测量或者可以基于操作频率、电压和/或温度来估计。在图1中所示的一个示例中，群集A的负载包括四个小型处理器，而群集B的负载包括四个大型处理器，群集A的负载的总功耗的范围从0到3W，群集B的负载的总功耗的范围从0到12W，并且群集A+B的负载的总功耗的范围从0到15W。另外，假定一个SMPS被连接到电源轨A且三个SMPS被连接到电源轨B(如图1中所示)，阈值A被设为约3.5W，阈值B被设为约10.5W，并且阈值AB被设为约14W。如以上所述，电源轨控制器102接收以上输入条件并生成输出控制。
根据表1的第四行，当群集A的负载低于预定义阈值A，且群集B的负载高于预定义阈值B，同时群集A+B的负载低于另一预定义阈值AB时，输出控制如下设置：合并电源轨并将它们作为一个电源轨来控制；群集B的处理器超驰合并电源轨的电压(即，群集B的处理器控制合并轨道的电压并阻止群集A的处理器控制该合并轨道的电压)，而群集A的处理器针对合并轨道上的轨道电压调节其频率；任务迁移控制可以包括群集A的处理器内的任务的迁移(例如，并非在群集A的四个核之间展布任务，而是将任务迁移到一个或两个核以使得剩余的核可以功率塌陷)或者从群集A的处理器到群集B的处理器的迁移(若需要)；用于合并电源轨的组合电压反馈环路；以及用于所有群集的组合核功率降低(CPR)环路。CPR实时感测每个轨道上的剩余电压裕度并执行对供电电压的精细粒度调节以用于功率降低。
根据表1的第五行，当群集A的负载低于预定义阈值A，且群集B的负载高于预定义阈值B，同时群集A+B的负载也高于另一预定义阈值AB时，输出控制如下设置：合并电源轨并将它们作为一个电源轨来控制；群集B的处理器超驰电压，而用于群集A的处理器的功率塌陷；任务迁移控制可以包括群集A的处理器内的所有任务迁移到群集B的处理器的迁移；用于合并电源轨的组合电压反馈环路；用于所有群集的组合CPR环路；以及数字电流计(DCM)限制管理。DCM限制管理测量或估计每个轨道的电流并通过暂时地限制核性能或负载量来保护电源免受高峰值电流。
根据表1的第六行，当群集A的负载显著低于预定义阈值A(非常轻的负载)，且群集B的负载也显著低于另一预定义阈值B(非常轻的负载)时，输出控制如下设置：合并电源轨并将它们作为一个电源轨来控制；为所有群集设置相同的低操作电压；任务迁移控制可以包括根据性能需求分配任务给群集A和B的处理器；用于合并电源轨的组合电压反馈环路；以及用于所有群集的组合CPR环路。在一个实施例中，负载在其至少比预定义阈值A或B小50倍的情况下是“显著低于”。由此，在其中阈值A为3.5W且阈值B为10.5W的以上示例中，群集A的负载在其低于约0.07W(或70mW)的情况下将是非常轻的负载，而群集B的负载在其低于约0.21W(或210mW)的情况下将是非常轻的负载。
返回到关于轨道合并和拆分过程的图2，如果电源轨控制器102确定要合并电源轨，则执行步骤220到232。在步骤220，电源轨控制器102取决于群集的负载水平而按需将任务迁移到其他处理器或群集。例如，当群集A的负载低于预定义阈值A，且群集B的负载高于预定义阈值B，同时群集A+B的负载低于另一预定义阈值AB时，任务按需或在群集A的处理器内被迁移或从群集A的处理器迁移到群集B的处理器。在另一示例中，当群集A的负载低于预定义阈值A，且群集B的负载高于预定义阈值B，同时群集A+B的负载也高于另一预定义阈值AB时，群集A的处理器内的所有任务被迁移到群集B的处理器。在又一个示例中，当群集A的负载和群集B的负载两者均非常轻时，任务迁移可能不是必需的，但是电源轨控制器102可以根据处理器的性能需求来确定是否要迁移任务。
一旦任务被恰适地迁移，在步骤222，驱动诸群集的处理器的时钟就由电源轨控制器102暂时地门控来暂停在处理器上运行的所有进程以使得处理器在当前指令完成之际停止。在步骤224、226、228，电源轨控制器102合并电源轨的电压。在步骤224，一个电源轨的目标或参考电压被设为与其他电源轨的电压相同的电压。例如，参照图1，电源轨A 130的目标电压被设为与电源轨B 132的电压相同的电压。该过程随后在步骤226等待直至电源轨A130上的电压与电源轨B 132上的电压相同。在步骤228，FET开关104被导通以合并电源轨。如上所述的合并电源轨上的电压涉及使用图1中所示的线140、160、162进行电压反馈控制。
图3是根据本发明的一个实施例的动态电源轨管理系统100的替换视图，其突出显示在电压合并和拆分过程以及电压反馈过程中所涉及的系统100的诸部分。在图3的所解说实施例中，核-a1到核-aN(N个核)被编群成耦合到电源轨A的群集A，而核-b1到核-bM(M个核)被编群成耦合到电源轨B的群集B。SMPS A1到SMPS Ax(x个SMPS)被编群成供应电源轨A的电源组A(PS A)，而SMPS B1到SMPS By(y个SMPS)被编群成供应电源轨B的电源组B(PSB)。
在电源轨被合并之前，电源轨A和电源轨B的功率电平由电源轨控制器102分开管理。用于电源轨A的电压反馈环路的电压感测点在点A处，而用于电源轨B的电压反馈环路的电压感测点在点B处。电压反馈环路是PMIC 110的一部分，其在特定点(例如，图3中的点A或B)处感测电压电平并将感测出的电压反馈给每个电源(例如，SMPS)，每个电源调节其输出电压以将目标电压维持在特定点处。当电源轨要被合并时，电源轨A的目标电压被设为与电源轨B的电压相同的电压(步骤224)，并且该过程等待直至电源轨A上的电压与电源轨B上的电压相同(步骤226)。一旦电源轨A上的电压等于电源轨B上的电压，FET开关104被导通以合并电源轨(步骤228)。在其他实施例中，FET开关104的配置可以包括在电源轨合并过程期间使多个小型FET开关并联，在该电源轨合并过程中在任一时间一个或几个小型FET开关被导通以使得合并逐渐地发生而不具有任何电流尖峰。电压反馈环路随后使用模拟复用器300(或其他开关机构；示出了2-1复用器)来合并(步骤230)以将PS A的感测点从点A移动到点B。由此，将用于PS A(SMPS A1到SMPS An)的电源的电压反馈环路与用于PS B(SMPS B1到SMPS Bn)的电源的电压反馈环路合并。PS A的电源现在基于新感测出的电压(在点B处)来将电源轨A的电压电平调节为与电源轨B相同的电压。
再次返回到图2，一旦电源轨被合并，在步骤230，反馈环路(诸如电压反馈环路、CPR反馈环路(用于核功率的微调)以及DCM反馈环路)也被合并。如以上所述，组合各CPR和DCM反馈环路以用于所有群集。在步骤232，终止核时钟门控并重新开始核操作。
步骤240到252示出了由电源轨控制器102执行的电源轨拆分过程，该电源轨拆分过程应当是在步骤220到232中所描述的合并过程的逆过程。作为在步骤214处作出的查询的结果，如果输入条件必需电源轨的拆分，则执行步骤240到252。在步骤240，电源轨控制器102暂时地使用线150(图1中)来门控驱动群集的处理器的时钟以暂停在处理器上运行的所有进程以使得处理器在当前指令完成之际停止。在步骤242，电源轨控制器102关断FET开关104以拆分电源轨A和B。在步骤244，电源轨控制器102还向电压反馈、DVCS、CPR、DCM控制逻辑通知关于电源轨的拆分。SMPS将随后开始针对每个电源轨驱动不同电压。在步骤246，电源轨控制器102或者(1)等待某个量的时间以供电源轨稳定至某些目标值、或者(2)周期性地感测电压并等待直至传感器指示目标值。
在图3中所示的示例中，在电源轨被拆分之前，电源轨A和电源轨B的功率电平被一起管理。用于电源轨A和电源轨B两者的电压反馈环路的电压感测点在点B处。随后通过关断FET开关104(步骤242)并分开地设置用于电源轨A和电源轨B的目标电压(步骤244)来拆分电源轨。另外，该过程等待直至每个电源轨稳定至设置的目标电压(步骤246)。在该时段期间，电源轨控制器102控制模拟复用器300(或其他任何开关机构)来将PS A的电压感测点从点B切换回到点A。由此，用于PS A(SMPS A1到SMPS An)的电源的电压反馈环路与点A处的反馈感测点分开。用于PS B的电源的电压反馈环路使用点B处的反馈感测点来维护。由此，在图3中，感测线360类似于图1中的感测线160且感测线362类似于图1中的感测线162。在其他实施例中，FET开关104可被实现为一组并联的FET开关。并联的FET开关中的每一个FET开关使其源极端接连接到电源轨A并使其漏极端连接到电源轨B。并联的FET开关的栅极可被个体地控制。作为结果，一种结合电源轨A和B的方法可涉及导通并联的FET开关中的第一FET开关，随后导通该并联的FET开关中的第二FET开关，并以此类推直至所有并联的FET开关均导通。相应地，并联的FET开关的此逐渐导通防止电流尖峰，因为电源轨A与电源轨B之间的电阻可以因个体的FET开关被导通而随时间减小。
再次回来参照图2，一旦电源轨被拆分，在步骤248，反馈环路(诸如电压反馈环路、CPR反馈环路以及DCM反馈环路)也被拆分。在步骤250，终止核时钟门控并重新开始核操作。最后，在步骤252，任务按需被迁移到其他处理器/群集。
尽管以上描述了本发明的若干实施例，但本发明的许多变型是可能的。例如，尽管所解说的实施例使用两个电源轨和两个负载群集，但可使用任何数目的电源轨和负载群集。另外，各个实施例的特征可在与以上所描述的不同的组合中进行组合。此外，为了清楚和简要描述起见，已简化了对系统和方法的许多描述。许多描述使用特定标准的术语和结构。然而，所公开的系统和方法更广泛地适用。
本领域技术人员将领会，结合本文公开的实施例所描述各种解说性框和模块能以各种形式实现。一些框和模块已经在上文以其功能性的形式作了一般化描述。此类功能性如何被实现取决于加诸于整体系统上设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性，但这样的实现决策不应被解读成导致脱离了本发明的范围。另外，在一个模块、框或步骤内的功能的编群是为了便于描述。具体功能或步骤可以从一个模块或框中移除而不会脱离本发明。
结合本文所公开的实施例描述的各种解说性逻辑框、单元、步骤、组件以及模块可用设计成执行本文所描述的功能的处理器(诸如通用处理器)、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，处理器可以是任何处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核协作的一个或多个微处理器、或任何其他此类配置。另外，实现本文所描述的实施例和功能框以及模块的电路可以使用各种晶体管类型、逻辑族和设计方法来实现。
提供以上对所公开的实施例的描述是为了使本领域任何技术人员皆能制作或使用本发明。对这些实施例的各种修改对本领域技术人员来说将是显而易见的，且本文所描述的一般原理可被应用于其它实施例而不背离本发明的精神或范围。由此，将理解本文给出的描述和附图表示本发明的当前优选实施例并且代表本发明所广泛地构想的主题。将进一步理解，本发明的范围完全涵盖可对本领域技术人员显而易见的其它实施例，并且本发明的范围相应地除了所附权利要求之外不受任何限制。

Claims (23)

1.一种电源轨管理系统，包括：
多个电源轨，每个电源轨耦合到至少一个电源并被配置成支持多个类似配置的负载；
电源轨控制器，其被配置成基于所述多个类似配置的负载的总功耗来合并和拆分所述多个电源轨,所述多个类似配置的负载包括在大小、功率、吞吐量和处理功率上类似的负载，
其中所述多个类似配置的负载是多个类似大小的处理器，所述多个类似大小的处理器是多个小型处理器或多个大型处理器中的一者，
其中所述多个电源轨至少包括第一电源轨和第二电源轨，所述第一电源轨耦合到并支持所述多个小型处理器，而所述第二电源轨耦合到并支持所述多个大型处理器；以及
开关，其耦合到所述多个电源轨，
其中所述电源轨控制器被配置成在所述多个小型处理器的总功耗低于第一阈值且所述多个大型处理器的总功耗低于第二阈值时断开所述开关以拆分所述多个电源轨并设置用于所述第一电源轨的第一目标电压以及用于所述第二电源轨的第二目标电压。
2.如权利要求1所述的电源轨管理系统，其特征在于，进一步包括：
感测点，其耦合到所述每个电源轨并被配置成感测所述每个电源轨的电压。
3.如权利要求2所述的电源轨管理系统，其特征在于，所述电源轨控制器被配置成在所述多个电源轨被合并时设置用于所述多个电源轨的单个目标电压。
4.如权利要求3所述的电源轨管理系统，其特征在于，
所述电源轨控制器被配置成闭合所述开关以合并所述多个电源轨以及基于从所述多个电源轨的感测点反馈回的电压来确认所述多个电源轨上的电压已达到所述单个目标电压。
5.如权利要求4所述的电源轨管理系统，其特征在于，进一步包括：
复用器，其被配置成在所述第一电源轨和所述第二电源轨被合并时将所述多个电源轨中的第一电源轨的感测点切换到所述多个电源轨中的第二电源轨的感测点。
6.如权利要求1所述的电源轨管理系统，其特征在于，所述电源轨控制器被配置成在所述多个小型处理器的总功耗低于第一阈值、所述多个大型处理器的总功耗高于第二阈值、且组合的小型和大型处理器的总功耗高于组合第三阈值时将在所述多个小型处理器上运行的任务迁移到所述多个大型处理器。
7.如权利要求1所述的电源轨管理系统，其特征在于，所述电源轨控制器被配置成在所述多个小型处理器的总功耗低于第一阈值、所述多个大型处理器的总功耗高于第二阈值、但组合的小型和大型处理器的总功耗低于组合第三阈值时按需将在所述多个小型处理器上运行的任务迁移到所述多个小型处理器或所述多个大型处理器中的一者。
8.如权利要求1所述的电源轨管理系统，其特征在于，所述电源轨控制器被配置成在所述多个电源轨被合并时执行动态时钟和电压缩放(DCVS)，其中在所述多个小型处理器的总功耗低于第一阈值、所述多个大型处理器的总功耗高于第二阈值、且组合的小型和大型处理器的总功耗低于组合第三阈值时，所述多个小型处理器针对合并电源轨上的单个目标电压调节其频率，而所述多个大型处理器超驰所述合并电源轨上的所述单个目标电压。
9.如权利要求1所述的电源轨管理系统，其特征在于，所述电源轨控制器被配置成在所述多个电源轨被合并时执行动态时钟和电压缩放(DCVS)，其中在所述多个小型处理器的总功耗低于第一阈值、所述多个大型处理器的总功耗高于第二阈值、且组合的小型和大型处理器的总功耗高于组合第三阈值时，所述多个小型处理器迁移任务并塌陷其功率，而所述多个大型处理器超驰所述合并的电源轨上的单个目标电压。
10.一种用于管理多个电源轨的设备，包括：
用于通过所述多个电源轨中的每个电源轨来将多个类似配置的负载耦合到至少一个电源的装置；
用于基于所述多个类似配置的负载的总功耗来合并和拆分所述多个电源轨的装置，所述多个类似配置的负载包括在大小、功率、以及包括吞吐量和处理功率的其它相关特性上类似的负载，
其中所述多个类似配置的负载是多个类似大小的处理器，所述多个类似大小的处理器是多个小型处理器或多个大型处理器中的一者，
其中所述多个电源轨至少包括第一电源轨和第二电源轨，所述第一电源轨耦合到并支持所述多个小型处理器，而所述第二电源轨耦合到并支持所述多个大型处理器；以及
用于切换的装置，其耦合到所述多个电源轨，
其中所述用于基于所述多个类似配置的负载的总功耗来合并和拆分所述多个电源轨的装置被配置成在所述多个小型处理器的总功耗低于第一阈值且所述多个大型处理器的总功耗低于第二阈值时断开所述用于切换的装置以拆分所述多个电源轨并设置用于所述第一电源轨的第一目标电压以及用于所述第二电源轨的第二目标电压。
11.如权利要求10所述的设备，其特征在于，进一步包括：
用于将感测点耦合到所述每个电源轨以感测所述每个电源轨的电压的装置。
12.如权利要求11所述的设备，其特征在于，进一步包括：
用于在所述多个电源轨被合并时设置用于所述多个电源轨的单个目标电压的装置。
13.如权利要求12所述的设备，其特征在于，进一步包括：
用于合并多个电源轨并基于从所述多个电源轨的感测点反馈回的电压来确认所述多个电源轨上的电压已达到所述单个目标电压的装置。
14.如权利要求13所述的设备，其特征在于，进一步包括用于复用的装置，所述用于复用的装置被配置成将所述多个电源轨中的所述第一电源轨的感测点切换到所述多个电源轨中的所述第二电源轨的感测点。
15.一种用于管理多个电源轨的方法，包括：
通过所述多个电源轨中的每个电源轨来将多个类似配置的负载耦合到至少一个电源；以及
基于所述多个类似配置的负载的总功耗来合并和拆分所述多个电源轨，所述多个类似配置的负载包括在大小、功率、以及包括吞吐量和处理功率的其它相关特性上类似的负载，
其中所述多个类似配置的负载是多个类似大小的处理器，所述多个类似大小的处理器是多个小型处理器或多个大型处理器中的一者，
其中所述多个电源轨至少包括第一电源轨和第二电源轨，所述第一电源轨耦合到并支持所述多个小型处理器，而所述第二电源轨耦合到并支持所述多个大型处理器；以及
在所述多个小型处理器的总功耗低于第一阈值且所述多个大型处理器的总功耗低于第二阈值时断开开关以拆分所述多个电源轨并设置用于所述第一电源轨的第一目标电压以及用于所述第二电源轨的第二目标电压。
16.如权利要求15所述的方法，其特征在于，进一步包括：
将感测点耦合到所述每个电源轨以感测所述每个电源轨的电压。
17.如权利要求16所述的方法，其特征在于，进一步包括：
在所述多个电源轨被合并时设置用于所述多个电源轨的单个目标电压。
18.如权利要求17所述的方法，其特征在于，进一步包括：
合并所述多个电源轨并基于从所述多个电源轨的感测点反馈回的电压来确认所述多个电源轨上的电压已达到所述单个目标电压。
19.如权利要求18所述的方法，其特征在于，进一步包括：
在所述第一电源轨和所述第二电源轨被合并时将所述多个电源轨中的所述第一电源轨的感测点切换到所述多个电源轨中的所述第二电源轨的感测点。
20.如权利要求15所述的方法，其特征在于，进一步包括：
在所述多个小型处理器的总功耗低于第一阈值、所述多个大型处理器的总功耗高于第二阈值、且组合的小型和大型处理器的总功耗高于组合第三阈值时，将在所述多个小型处理器上运行的任务迁移到所述多个大型处理器。
21.如权利要求15所述的方法，其特征在于，进一步包括：
在所述多个小型处理器的总功耗低于第一阈值、所述多个大型处理器的总功耗高于第二阈值、但组合的小型和大型处理器的总功耗低于组合第三阈值时，按需将在所述多个小型处理器上运行的任务迁移到所述多个小型处理器或所述多个大型处理器中的一者。
22.如权利要求15所述的方法，其特征在于，进一步包括：
在所述多个电源轨被合并时执行动态时钟和电压缩放(DCVS)，其中
在所述多个小型处理器的总功耗低于第一阈值、所述多个大型处理器的总功耗高于第二阈值、且组合的小型和大型处理器的总功耗低于组合第三阈值时，所述多个小型处理器针对合并电源轨上的单个目标电压调节其频率，而所述多个大型处理器超驰所述合并电源轨上的所述单个目标电压。
23.如权利要求15所述的方法，其特征在于，进一步包括：
在所述多个电源轨被合并时执行动态时钟和电压缩放(DCVS)，其中
在所述多个小型处理器的总功耗低于第一阈值、所述多个大型处理器的总功耗高于第二阈值、且组合的小型和大型处理器的总功耗高于组合第三阈值时，所述多个小型处理器迁移任务并塌陷其功率，而所述多个大型处理器超驰所述合并的电源轨上的单个目标电压。
CN201580036598.2A 2014-07-09 2015-05-15 用于负载群集的动态电源轨控制 Active CN106471691B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/327,410 2014-07-09
US14/327,410 US9634486B2 (en) 2014-07-09 2014-07-09 Dynamic power rail control for clusters of loads
PCT/US2015/031006 WO2016007222A1 (en) 2014-07-09 2015-05-15 Dynamic power rail control for clusters of loads

Publications (2)

Publication Number Publication Date
CN106471691A CN106471691A (zh) 2017-03-01
CN106471691B true CN106471691B (zh) 2018-07-17

Family

ID=53277082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580036598.2A Active CN106471691B (zh) 2014-07-09 2015-05-15 用于负载群集的动态电源轨控制

Country Status (8)

Country Link
US (1) US9634486B2 (zh)
EP (1) EP3167520A1 (zh)
JP (1) JP6185208B1 (zh)
KR (1) KR101831231B1 (zh)
CN (1) CN106471691B (zh)
BR (1) BR112017000141B1 (zh)
CA (1) CA2950891C (zh)
WO (1) WO2016007222A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199863B2 (en) * 2014-10-29 2019-02-05 Solarcity Corporation Dynamic curtailment of an energy generation system
KR102387203B1 (ko) * 2015-06-03 2022-04-15 삼성전자주식회사 병합된 파워 레일을 통해 전원전압을 공급받는 시스템 온 칩 및 이를 포함하는 모바일 시스템
US9921629B2 (en) * 2015-11-25 2018-03-20 Dell Products L.P. Systems and methods for a multi-rail voltage regulator with configurable phase allocation
US10936037B2 (en) * 2016-04-07 2021-03-02 Dell Products L.P. Multi-power rail power supply unit mismatch detection system
US20170308153A1 (en) * 2016-04-25 2017-10-26 Mediatek Inc. Power delivery system for multicore processor chip
US10481673B2 (en) * 2017-06-27 2019-11-19 Infineon Technologies Austria Ag Multi-port extension for multi-rail point-to-point power management interfaces
US10529407B2 (en) * 2017-07-20 2020-01-07 Samsung Electronics Co., Ltd. Memory device including a plurality of power rails and method of operating the same
CN107480710B (zh) * 2017-08-01 2020-05-22 歌尔股份有限公司 特征点匹配结果处理方法和装置
KR20200084987A (ko) * 2019-01-03 2020-07-14 삼성전자주식회사 전력을 제어하기 위한 전자 회로
CN110932346B (zh) * 2019-11-20 2022-02-25 华为技术有限公司 供电方法、供电装置及终端设备
TWI785785B (zh) * 2021-09-09 2022-12-01 華碩電腦股份有限公司 電子裝置及其電源管理方法
CN114967903B (zh) * 2022-07-26 2022-11-04 南京芯驰半导体科技有限公司 电源管理方法、系统、电子设备及储存介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102301301A (zh) * 2009-01-30 2011-12-28 惠普开发有限公司 计算机系统关机状态的辅助电源轨控制
CN103049065A (zh) * 2011-10-14 2013-04-17 苹果公司 用于处理核的电源供应门控布置
CN203350757U (zh) * 2011-12-27 2013-12-18 英特尔公司 利用反馈的多模电压调节装置和系统

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488531A (en) 1994-06-30 1996-01-30 Tandem Computers Incorporated Redundant power mixing element with fault detection for DC-to-DC converter
US6121693A (en) * 1998-08-20 2000-09-19 Cisco Technology, Inc. Distributed power system
JP2000099166A (ja) * 1998-09-21 2000-04-07 Toshiba Corp 情報処理システムにおける電源制御方法ならびに装置
JP3673245B2 (ja) * 2002-06-28 2005-07-20 株式会社東芝 情報処理装置および同装置における電源制御方法
US7560829B2 (en) * 2004-12-31 2009-07-14 Intel Corporation Power system using multiple battery pack types
US20100133317A1 (en) 2006-09-29 2010-06-03 Shelton Iv Frederick E Motor-Driven Surgical Cutting And Fastening Instrument with Tactile Position Feedback
US7609047B2 (en) * 2006-11-09 2009-10-27 Intel Corporation Dynamically configurable voltage regulator for integrated circuits
US8129971B2 (en) * 2007-12-15 2012-03-06 Intel Corporation Multi-cell voltage regulator
JP4600489B2 (ja) * 2008-02-21 2010-12-15 日本電気株式会社 電源制御装置
US8892931B2 (en) * 2009-10-20 2014-11-18 Empire Technology Development Llc Power channel monitor for a multicore processor
CN102971710B (zh) * 2010-07-06 2016-06-29 松下电器（美国）知识产权公司 虚拟计算机系统、虚拟计算机控制方法、及集成电路
US9397503B2 (en) * 2011-02-16 2016-07-19 Hewlett-Packard Development Company, L.P. Providing power in an electronic device
US9444456B2 (en) * 2011-07-20 2016-09-13 Nxp B.V. Circuit and method for powering an integrated circuit having first and second power regulators respectively configured and arranged to provide regulated power at main and standby power levels
US9569278B2 (en) * 2011-12-22 2017-02-14 Intel Corporation Asymmetric performance multicore architecture with same instruction set architecture
US8896147B2 (en) * 2011-12-23 2014-11-25 Ati Technologies Ulc Low power implementation to allow for high potential rails to come up in any order
KR101390641B1 (ko) * 2012-05-07 2014-04-30 한국에너지기술연구원 전력변환 시스템 및 전력변환 방법과, 그 시스템을 제어하는 장치 및 방법
US9240685B2 (en) * 2013-01-21 2016-01-19 Hamilton Sundstrand Corporation Reconfigurable matrix-based power distribution architecture
US9667068B2 (en) 2013-12-18 2017-05-30 Nvidia Corporation System, method, and computer program product for a switch mode current balancing rail merge circuit
US9570907B2 (en) 2014-01-16 2017-02-14 Nvidia Corporation Input rail dynamic power balancing and merging
US20160013654A1 (en) * 2014-07-09 2016-01-14 Qualcomm Incorporated Dynamic power supply selection based on system requirements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102301301A (zh) * 2009-01-30 2011-12-28 惠普开发有限公司 计算机系统关机状态的辅助电源轨控制
CN103049065A (zh) * 2011-10-14 2013-04-17 苹果公司 用于处理核的电源供应门控布置
CN203350757U (zh) * 2011-12-27 2013-12-18 英特尔公司 利用反馈的多模电压调节装置和系统

Also Published As

Publication number Publication date
WO2016007222A1 (en) 2016-01-14
EP3167520A1 (en) 2017-05-17
US20160013643A1 (en) 2016-01-14
JP6185208B1 (ja) 2017-08-23
KR20170030492A (ko) 2017-03-17
KR101831231B1 (ko) 2018-02-22
CA2950891C (en) 2019-05-21
CN106471691A (zh) 2017-03-01
JP2017527012A (ja) 2017-09-14
CA2950891A1 (en) 2016-01-14
BR112017000141B1 (pt) 2022-12-06
US9634486B2 (en) 2017-04-25
BR112017000141A2 (pt) 2017-11-07

Similar Documents

Publication Publication Date Title
CN106471691B (zh) 用于负载群集的动态电源轨控制
TWI600994B (zh) 運用回饋之多模式電壓調節技術
Qu What is the limit of energy saving by dynamic voltage scaling?
Sturcken et al. A switched-inductor integrated voltage regulator with nonlinear feedback and network-on-chip load in 45 nm SOI
US20160094121A1 (en) Power supply topologies with capacitance management
WO2013032753A2 (en) Systems and methods for switched-inductor integrated voltage regulators
US11537375B2 (en) Digitally coordinated dynamically adaptable clock and voltage supply apparatus and method
TW202215788A (zh) 無縫式非線性電壓調節控制至線性控制之設備及方法
DE102021126686A1 (de) Leistungsverwaltungseinrichtung und -verfahren für mehrebenenspeichersysteme
KR20160048965A (ko) Fpga 전력 관리 시스템
Lee et al. Optimizing the power delivery network in a smartphone platform
CN105549671B (zh) 用于改善稳压器效用的系统和装置以及相关方法
Shan et al. Pre-energized auxiliary circuits for very fast transient loads: Coping with load-informed power management for computer loads
US9715272B2 (en) Portable electronic device and core swapping method thereof
Bukreyev et al. Four monolithically integrated switched-capacitor DC–DC converters with dynamic capacitance sharing in 65-nm CMOS
Li et al. Adaptive power delivery system management for many-core processors with on/off-chip voltage regulators
DE102022105671A1 (de) Phasenregelkreis-unterstützte schnellstartvorrichtung und schnellstartverfahren
JP2022177797A (ja) 高出力ポータブル装置向けの電源供給アーキテクチャ
US20210152090A1 (en) Stacked buck converter with inductor switching node pre-charge and conduction modulation control
Li et al. Workload-aware adaptive power delivery system management for many-core processors
TW202215200A (zh) 統合的保持及喚醒箝位之設備及方法
Calhoun et al. Flexible on-chip power delivery for energy efficient heterogeneous systems
Xu Circuit and System Level Design Optimization for Power Delivery and Management
Najafi et al. Regenerative Breaking: Recovering Stored Energy from Inactive Voltage Domains for Energy-efficient Systems-on-Chip
KR20150067846A (ko) 상태천이머신을 이용한 반도체 시스템의 전력 절감 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant