TW202215788A - 無縫式非線性電壓調節控制至線性控制之設備及方法 - Google Patents

無縫式非線性電壓調節控制至線性控制之設備及方法 Download PDF

Info

Publication number
TW202215788A
TW202215788A TW110128190A TW110128190A TW202215788A TW 202215788 A TW202215788 A TW 202215788A TW 110128190 A TW110128190 A TW 110128190A TW 110128190 A TW110128190 A TW 110128190A TW 202215788 A TW202215788 A TW 202215788A
Authority
TW
Taiwan
Prior art keywords
duty cycle
threshold
voltage
controller
path
Prior art date
Application number
TW110128190A
Other languages
English (en)
Inventor
哈里許 克里許納木錫
謝爾登 翁
納西凱特 迪薩伊
金秀奐
法布里斯 派雷特
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW202215788A publication Critical patent/TW202215788A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0211—Frequency selective networks using specific transformation algorithms, e.g. WALSH functions, Fermat transforms, Mersenne transforms, polynomial transforms, Hilbert transforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Algebra (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一數位控制方案控制一PID濾波器之一積分器以實施使工作週期飽和之非線性控制，在此期間，PID濾波器之比例及微分項係設定為0，而積分器及其內部狀態(前值或記憶)係設定為一工作週期，該工作週期係目前標稱工作週期加上一deltaD之總和。deltaD係最大工作週期增量，其用於將一電壓調節器從ICCmin調節到ICCmax，並且係可矽後設定之一組態暫存器。一FSM自一非線性全通狀態移至一開迴路工作週期，使輸出電壓維持略高於所需Vref。在此開迴路中經過某一期間後，FSM接著使開迴路工作週期值斜降，直到輸出電壓接近於Vref為止。

Description

無縫式非線性電壓調節控制至線性控制之設備及方法
本揭示係有關於無縫式非線性電壓調節控制至線性控制之設備及方法。
電流變化率(di/dt)在當今之現代處理器及系統晶片(SoC)中一直在增加。一輸出供應節點上之解耦電容量無法適應輸出供應節點上不斷增加之di/dt (電流隨時間之變化)，並且新增至每個電壓調節器之幾個主要防護帶之一係下垂防護帶。如完全整合式電壓調節器(FIVR)一般之整合式電壓調節器(IVR)運用非線性箝位(NLC)使電壓下垂對輸出供應節點之影響達到最小。NLC之架構涉及一非線性動作，用以針對短持續時間使一脈衝列之工作週期達到最大(例如：100%)，以快速為輸出供應節點充電，同時允許傳統線性控制接著取而代之並確保輸出電壓最終安定。非線性控制器頻寬之等級一般為數百MHz (由迴路延遲判定)，而線性頻寬則可能為數十MHz。兩個控制迴路頻寬之這種差異會造成輸​​出供應節點上之輸出電壓震顫，導致NLC之多個動作，以允許線性控制器增加其工作週期，並最終採取及阻止進一步非線性控制器動作。在這裡，震顫意指為一節點上之似振盪雜訊(電流及/或電壓)。
然而，輸出供應節點上之輸出電壓震顫對比例-積分-微分(PID)第三型控制器中之積分器沒有幫助，因為誤差電壓(輸出電壓與一參考電壓之間的差異)變化如此頻繁，導致一更長之震顫持續時間。再者，輸出電壓之下降係脈衝列之工作週期之一函數，其確定電壓調節器之電感器中之電流、輸出解耦電容、及負載電流量。這種震顫可導致電壓下垂低於NLC首次起動(或啟用)，其可造成一Vmin降低。在這裡，Vmin意指為最低操作電壓，低於該操作電壓時，一處理器之邏輯電路不能適當地且可靠地作用。這種震顫對電壓下垂造成一巨量變異性，從而使Vmin具有不確定性。一不確定性Vmin最終需要新增一更大防護帶，以確保設計不會低於該Vmin值，並且防護帶成為大量製造(HVM)及驗核中之一試誤遊戲，而不是智慧財產(IP)規範所提供之一數字。
依據本發明之一實施例，係特地提出一種設備，其包含：一類比數位轉換器，其用以將一類比電壓轉換成一數位表示型態，該數位表示型態指出該類比電壓與一閾值電壓之間的一誤差；以及一數位濾波器，用以接收該數位表示型態並用以產生一工作週期命令，其中該工作週期命令是用以指導一控制器調整用於調整該類比電壓之一信號之一工作週期，其中該數位濾波器包含一前饋路徑及一積分路徑，其中該前饋路徑係經由一多工器耦合至該積分路徑。
圖1繪示一組作圖100，其展示一非線性箝位(NLC)之操作，展現NLC起動時輸出電壓之震顫。當電力供應節點Vout上之電壓經歷低於一參考閾值(一下垂閾值)之一下垂時，一NLC邏輯產生一脈衝(本文中稱為NLCFired脈衝)，該脈衝開啟NLC以減輕下垂之效應。NLC可包含一高側開關及與該高側開關串聯耦合之一低側開關，並且其中兩開關都耦合至輸出供應節點(直接或經由一電感器耦合)。當NLCFired脈衝開啟時，NLC之高側開關開啟藉由NLCFired脈衝之一脈寬所確定之一持續時間。只要輸出電壓Vout低於設定閾值，NLCFired脈衝便維持處於高位準。
一電壓調節器可包括一線性回授控制路徑，其中一脈寬調變波之工作週期係經調整以控制藉由一橋接器注入到電力供應節點Vout之電流。在線上性回授控制路徑中，對照一參考(用以調節Vout之一典型參考)監測輸出電壓Vout，並且從而調整脈寬調變波之工作週期。電壓調節器亦包括一次級回授控制路徑，該次級回授控制路徑包括NLC。當NLCFired脈衝產生時，脈寬調變波之工作週期增加，以向電力供應節點Vout提供一增加之電流，用以減輕輸出電壓Vout之下垂。次級回授控制路徑具有比線性回授控制路徑之一頻寬更高之一頻寬。更高之頻寬係用於NLC之更快回應，用以減輕下垂並返回正常線性回授控制路徑。兩個控制迴路頻寬之這種差異會造成輸出電壓及/或電流震顫(例如雙態觸變)，導致NLC之多個動作，以允許線性控制器增加其工作週期，並最終採取及阻止進一步非線性控制器動作，如圖1所示。
然而，輸出供應節點Vout上之輸出電壓震顫對PID/第三型控制器中之積分器沒有幫助，因為誤差電壓變化如此頻繁，導致一更長之震顫持續時間。再者，輸出電壓之下降係工作週期之一函數，其確定電感器中之電流、輸出解耦及負載電流量。有時，這種震顫可導致電壓下垂低於NLC首次起動，其可造成如圖1中可見之一Vmin降低，其中第4或第5震顫之Vmin低於第一個，從而消除設定閾值之效應，這不再反映可保證之Vmin。這對下垂造成一巨量變異性，且從而在確定性Vmin方面造成一變異性。在這裡，Vmin意指為Vout之一電壓位準，低於該電壓位準時，由Vout供電之邏輯電路不能適當地作用。
在一些實例中，可將NLC實施成一簡單推挽式線性調節器，其等效於帶有一寄生電感，用以減緩輸出電荷之迴轉率。可新增一VID (電壓識別升壓特徵)以防止NLC特徵接管來自線性控制器之輸出調節。一電力管理單元(PMU)可預測輸出供應節點Vout上之一負載程度並設定一適當之VID升壓。然而，VID升壓特徵對於始終保持正確具有複雜性及挑戰性。
Vout上之輸出震顫由於有限頻寬及迴路中之延遲而導致Vmin降低。這針對相同工作負載導致非確定性下垂，其可針對下降導致一膨脹之防護帶。這種震顫可造成位元在靈敏之暫存器檔案區域中翻轉，其可造成一故障之處理器。VID升壓要求及其對PMU之相依性使得該技巧之成功取決於所預期目前負載階躍之準確指示。類比控制大致具有不良可擴縮性及可移植性，並且在數個節點上需要IP之今日及年代，用以在所有市場區隔中保持競爭力。
各項實施例使用一數位控制方案來管理比例-積分-微分(PID)第三型控制器(或PID濾波器)之狀態。數位控制方案控制PID濾波器之積分器以實施使工作週期飽和之非線性控制，在此期間，PID之比例及微分項係設定為0，而積分器及其內部狀態(前值或記憶)係設定為一工作週期，該工作週期係目前標稱工作週期(Dnom)加上一deltaD之總和。deltaD係最大工作週期增量，其用於將電壓調節器從ICCmin調節到ICCmax，並且係可矽後設定之一組態暫存器。在這裡，ICCmin意指為負載抽取之最小電流(例如，當負載處於低功率模式時)，而ICCmax則意指為負載抽取之最大電流(例如，當負載處於高功率模式時，諸如渦輪模式)。
一些實施例使用一狀態機，該狀態機從一非線性全通狀態(其將輸出電壓Vout帶回到一調節窗)移至一開迴路工作週期(施用Dnom + deltaD)，其維持輸出電壓稍微高於所需參考電壓Vref。於受命工作週期處於此開迴路狀態某一期間之後，狀態機使開迴路工作週期值斜降，直到輸出電壓接近於受命之Vref為止。當從一類比數位轉換器(ADC)之一輸出電壓偵測到之誤差電壓(Vout與Vref之間的差異)接近於0時，電壓調節器重新進入閉迴路，並且重新啟用PID之比例及微分項。
在一些實施例中，提供一電壓調節器，其包含一低頻寬回授路徑以在一穩態期間控制一輸出供應電壓相對於一第一參考電壓之調節。在一些實施例中，該電壓調節器包含一高頻寬回授路徑，用以在該輸出供應電壓跨越一第二閾值時控制該輸出供應電壓之調節，其中該第二閾值低於該第一閾值。在一些實施例中，該電壓控制器包含一控制器，用以經由一多工器促進從該高頻寬回授路徑到該低頻寬回授路徑之轉變以旁通該控制器之一前饋路徑。在一些實施例中，該控制器係一第一控制器，其中該控制器接收該輸出供應電壓與該第一參考之間的一誤差之一數位表示型態，並且用以產生一工作週期命令。該工作週期命令指導一第二控制器調整用於調整該輸出供應電壓之一信號之一工作週期。該電壓調節器包含一暫存器以儲存要被加至該工作週期命令之一偏移量，其中該偏移量係於該輸出供應電壓跨越該第二閾值之前加至該工作週期。該偏移量係用於延長控制該等開關之信號之工作週期，該等開關進而控制提供給輸出供應節點之電流量。隨著偏移量增加，工作週期增加，這因為向輸出供應節點提供更多電流，進而提升輸出供應電壓。
在一些實施例中，該電壓調節器包含一計數器以隨著該類比電壓與該第一閾值之間的該誤差減小而降低該偏移量。在一些實施例中，該電壓調節器包含邏輯以在該偏移量接近零時允許該前饋路徑之一輸出通過該多工器至該第一控制器之一積分路徑。在一些實施例中，該電壓調節器包含邏輯以在該輸出供應電壓與該第一閾值之間的該誤差實質為零時允許該前饋路徑之一輸出通過該多工器至該第一控制器之一積分路徑。在一些實施例中，該低頻寬回授路徑及該高頻寬回授路徑包含具有一高側開關及一低側開關之一橋接器，其中該高側開關及該低側開關可由一第一信號及一第二信號控制，其中該等第一及第二信號具有根據該工作週期命令調整之一工作週期。在這種狀況中，該低頻寬回授路徑及該高頻寬回授路徑兩者共享相同之橋接器。根據一些實施例，在任何給定時間，啟用該低頻寬回授路徑及該高頻寬回授路徑中之一者。
有許多各項實施例之技術功效。舉例而言，完全消除(或實質消除)輸出供應節點上之輸出震顫，並且僅有單一下衝轉變，這可能基於一比較器延遲(或ADC延遲)及帶有可用輸出解耦電容之負載之di/dt而導致一保證之Vmin。輸出解耦電容係介於輸出供應節點Vout與接地之間的電容。震顫之消除針對相同之工作負載導致一確定性下垂，這可能針對電壓下垂導致一精確防護帶。由於各項實施例之技巧消除來自輸出電壓之震顫，因此亦無電感性耦合對諸如暫存器檔案區域等靈敏電路之實際風險，允許處理器啟用下垂降低技巧而在現場沒有任何感知到之風險。
各項實施例之技巧提供確定性及有限下垂，且因此簡化大量製造(HVM)及驗核以設定正確之Vref閾值，用以使下垂防護帶達到最小。在一些實施例中，可不需要VID升壓特徵，且因此本文中所述之技巧獨立於一數位類比轉換器(DAC)速度或PMU介面速度，使該技巧在處置彼此接近之多個di/dt事件時更加穩健且有影響力。各項實施例之技巧係數位技巧，其依賴於一比較器，用以偵測下垂，使得此技巧可擴縮且可移植到多個程序世代，並促進最大重復使用，顯著改善上市時間。各項實施例之技巧改善電壓調節器之安定時間，且因此改善狀態轉變時間並提升電力。
各項實施例之技巧解除對於數位控制器具有一更高線性頻寬之需求，因為輸出波形屬於可重複且可再生，這促進針對面積及電力最佳化控制器設計，並確保頻寬大於VID轉變斜坡率(舉例而言，其最大可為2V/μs)。各項實施例之技巧節省大量靜態電力額外負荷，而且還使數位控制器之面積額外負荷達到最小，允許IP (智慧財產)區塊之總體尺寸縮小。從各種圖式及實施例，其他技術功效將顯而易見。
在以下說明中，論述許多細節是為了更透徹解釋本揭露之實施例。然而，所屬技術領域中具有通常知識者將會明白，無需這些特定細節也可實踐本揭露之實施例。在其他例子中，為了避免混淆本揭露之實施例，眾所周知的結構與裝置是以方塊圖形式來展示，而不是展示細節。
請注意，在實施例之對應圖式中，信號是以線條來表示。有些線條可能更厚，用以指出更多構成信號路徑，及/或在一或多個末端具有箭頭，用以指出主要資訊流動方向。此類指示非意欲作為限制。反而，是將線條與一或多個例示性實施例搭配用於促進更容易理解一電路或一邏輯單元。任何表示之信號，如設計需要或偏好所規定，可實際包含可順著擇一方向行進、並且可用任何適合的信號策略類型來實施的一或多個信號。
在本說明書中，並且在申請專利範圍中，「連接」一詞意味著不用任何中間裝置連接之東西之間的一直接連接，諸如電氣、機械性、或磁性連接。
「耦合」一詞意味著連接之東西之間的一直接或間接連接，諸如一直接電氣、機械性或磁性連接，或透過一或多個被動或主動中間裝置的一間接連接。
「相鄰」一詞在這裡大致意指為一東西旁鄰於(例如，緊鄰於或兩物之間有一或多個東西並靠近於)或聯接另一東西(例如，與其毗鄰)之一位置。
「電路」或「模組」一詞可意指為布置來彼此相配合提供一所欲功能之一或多個被動及/或主動組件。
「信號」一詞可意指為至少一個電流信號、電壓信號、磁性信號、或資料/時脈信號。「一」及「該」的意義包括複數參考。「中」之意義包括「中」及「上」。
「類比信號」一詞係任何連續信號，對於該信號，其時變特徵(變數)係某其他時變量之一表示型態，亦即類似於另一時變信號。
「數位信號」一詞係一物理信號，其係一離散值序列(一量化之離散時間信號)之一表示型態，舉例而言，係一任意位元串流之一表示型態、或一數位化(經取樣及類比數位轉換之)類比信號之一表示型態。
「擴縮」一詞大致意指為將一設計(示意圖及布局)從一種程序技術轉換成另一種程序技術，並且可隨後使布局面積縮減。在一些狀況中，擴縮還意指為將一設計從一種程序技術擴大到另一種程序技術，並且可隨後增加布局面積。「擴縮」一詞大致還意指為使相同技術節點內之布局及裝置尺寸縮小或擴大。「擴縮」一詞還可意指為相對於另一參數，例如電力供應位準，調整(例如，減緩或加速 - 亦即分別比例縮小、或比例放大)一信號頻率。
「實質」、「接近」、「大約」、「幾乎」及「約」等詞大致意指為一目標值之+/-10%內。
除非另有所指，「第一」、「第二」及「第三」等用以說明一公用物件的原始形容詞，僅指出相似物件之不同例子係意指為，並且非意欲意味著如此說明之該等物件必須依照一依據時間、空間、等級、或任何其他方式之給定次序。
就本揭露之目的而言，「A及/或B」及「A或B」等字詞意味著(A)、(B)或(A及B)。就本揭露之目的而言，「A、B及/或C」一詞意味著(A)、(B)、(C)、(A及B)、(A及C)、(B及C)、或(A、B及C)。
本說明中及申請專利範圍中的「左」、「右」、「前」、「後」、「頂端」、「底端」、「上方」、「底下」及類似者若有的話，係為了描述性目的而使用，而且不必然是為了說明永久相對位置而使用。
指出圖式中與任何其他圖式之元件具有相同參考數字符號(或名稱)的那些元件可採用與所述類似的任何方式來操作或作用，但不限於如此。
為了實施例之目的，這裡所述各種電路及邏輯塊中之電晶體係金屬氧化物半導體(MOS)電晶體或其衍生物，其中MOS電晶體包括汲極、源極、閘極及塊體端子。電晶體及/或MOS電晶體衍生物亦包括三閘及FinFET電晶體、環繞式閘極圓柱形電晶體、穿隧式FET (TFET)、正方形導線、或矩形帶狀電晶體、鐵電FET (FeFET)、或實施功能與奈米碳管或自旋電子裝置相似之電晶體的其他裝置。MOSFET對稱源極與汲極端子即是等同之端子，並且在這裡可交換使用。另一方面，一TFET裝置具有不對稱源極與汲極端子。所屬技術領域中具有通常知識者將了解的是，可使用其他電晶體，例如雙載子接面電晶體(BJT PNP/NPN)、BiCMOS、CMOS等，但不會脫離本揭露之範疇。
圖2根據一些實施例，繪示帶有設備用於從非線性控制無縫式轉變到線性調節模式之電壓調節器(VR) 200。VR 200 (亦稱為一整合式VR (IVR))包含耦合至對應電感器L 1至L 8之複數個階段(例如：階段1至階段8) 201 1-8、輸出電容Cout、類比數位轉換器(ADC) 202、第三型數位控制器或濾波器203、NLC邏輯204、脈寬調變(PWM)產生邏輯 205 (例如：205 1-8)、及相位時脈產生器206。VR 200係電壓調節器之一簡化版本。所屬技術領域中具有通常知識者將了解，調節器可包括過電流保護邏輯、電流感測器、數位類比轉換器(DAC)、延遲鎖定迴路(DLL)、獨立於複數個階段之箝位橋接器等。
在一些實施例中，各階段(例如：201 1)包括複數個橋接器。橋接器可屬於溫度計加權式或二進制加權式(如所示)。在一些實施例中，各階段包括一高側開關MPhs (例如：二進制加權式MPhs 1至MPhs 8)及一低側開關MNls (例如：二進制加權式MNls 1至MNls 8)。在一些實施例中，高側開關MPhs係直接耦合至低側開關MNls。耦合高側開關MPhs及低側開關MNls之共用節點係耦合至一電感器(例如：用於階段1 201 1之電感器L 1)。
在一些實施例中，偏置電晶體MPb及MNb係耦合於高側開關MPhs與低側開關MNls之間。舉例而言，偏置電晶體MPb 1至MPb 8係分別耦合至高側開關MPhs 1至MPhs 8，且偏置電晶體MNb 1至MNb 8係分別耦合至低側開關MNhs 1至MNhs 8，如所示。偏置電晶體MPb及MNb可藉由諸如Vmid (例如：Vin/2)之一偏壓來控制。在各項實施例中，高側開關及低側開關係藉由其各自之驅動器(例如：201b 1到201b 8)來驅動，該等驅動器係根據其驅動之開關來調整大小。高側開關係藉由pDrv來驅動，而低側開關係藉由nDrv來驅動。pDrv及nDrv係藉由橋接控制器201a來產生。在各項實施例中，pDrv及nDrv係彼此互補。調整pDrv及nDrv之工作週期以改變分別經由電感器起源自及汲取自Cout之電流。
在這裡，負載係藉由一電流源來表示。負載可以是任何適合的負載，諸如一處理器、處理器核心、一處理器或處理器核心內之一邏輯域。ADC 202對照參考Vref監測輸出電壓Vout (或Vout之一劃分版本)並產生Vout與Vref之間的一差異之一數位表示型態e(k)。此差異係一誤差項。ADC 202係將一連續物理量(例如：電壓)轉換成一對應數位數字之一設備，該對應數位數字代表該物理量之振幅。ADC 202可包含一比較器，該比較器帶有耦合至Vref之一個輸入、及耦合至Vout或Vout之一劃分版本的另一輸入。比較器之輸出係e[k]。第三型數位控制器203係一線性數位補償器(Linear)或PID濾波器，其取用電壓誤差e[k]作為一輸入，並且針對各作動階段向數位PWM (DPWM)區塊(205 1至205 8)輸出一工作週期命令d[k]。工作週期命令d[k]對控制pDrv及nDrv之一脈寬調變波之工作週期進行控制。
在各項實施例中，第三型數位控制器203利用數位控制及其對PID濾波器，尤其是PID濾波器之積分器，之狀態進行控制之能力。在一些實施例中，第三型數位控制器203實施使pDrv及/或nDrv之工作週期飽和之非線性控制，在此期間，PID之比例及微分項係設定為0，而積分器及其內部狀態(前值或記憶)係設定為一工作週期，該工作週期係目前標稱工作週期(Dnom)加上一deltaD之總和。deltaD係將IVR 200從ICCmin調節至ICCmax所需之最大工作週期增量。
在一些實施例中，deltaD係儲存在可矽後設定之一組態暫存器中。在一些實施例中，deltaD係一可藉由軟體(例如：韌體)或硬體(例如：組態暫存器)來修改之一可規劃數字。第三型數位控制器203將NLC 204之輸出(NLCfired)用於判斷何時要實施使工作週期命令d[k]飽和之非線性控制，這進而使藉由PWM產生邏輯205 (例如：205 1至205 8)所產生之PWM波之工作週期飽和。在一些實施例中，NLC邏輯204包括將輸出電壓Vout與某一設定閾值(一下垂閾值)作比較之一比較器。當Vout跨越此閾值時(例如，變為低於閾值時)，NLC邏輯204設定一NLCfired信號，並且只要輸出電壓低於該設定閾值，此信號便維持處於高位準。
在一些實施例中，提供對第三型數位控制器203進行控制之一有限狀態機(FSM)或任何適合的邏輯。FSM從一非線性全通狀態(將輸出電壓帶回到調節窗)移至一開迴路工作週期狀態(Dnom + deltaD)，其使輸出電壓Vout維持稍微高於所需之Vref。在這裡，「全通」狀態意指開啟所有橋接器或電力列201。在命令工作週期下處於開迴路工作週期狀態某一期間之後，FSM使開迴路工作週期值d[k]斜降，直到輸出電壓Vout接近於受命之Vref (例如，ADC所使用之Vref 202)為止。根據一些實施例，當從輸出電壓ADC 202偵測到之誤差電壓e[k]接近於0時，調節器200回到閉迴路，並且重新啟用PID控制器203之比例及微分項。
在一些實施例中，PWM產生器邏輯205 (例如：205 1至205 8)。在一些實施例中，PWM產生器邏輯205包含產生一週期性三角波之一三角波(或其他波形)產生器。三角波係輸入至一比較器。比較器之另一輸入係耦合至一閾值電壓。在一些實施例中，調整(例如，升高或降低)閾值電壓以改變比較器之輸出之一工作週期。在一些實施例中，工作週期命令d[k]對PWM產生器邏輯205之閾值電壓提供調整，以在PWM產生器邏輯205之比較器之輸出處實現工作週期之改變。PWM產生器邏輯205之輸出係一PWM波，其接著係藉由橋接控制器201a轉換成pDrv及nDrv信號。橋接控制器201a包括一FSM以基於輸出供應節點Vout上之加載條件來決定要啟用多少階段。舉例而言，橋接控制器201a確定要促動或止動之一階段中之橋接數量。在這裡，節點名稱及信號名稱可互換使用。舉例而言，Vout可意指為輸出供應節點Vout或輸出供應電壓Vout，端視句子之內容而定。在一些實施例中，PWM產生邏輯205之比較器係一時控比較器，其藉由相位時脈產生器206所產生之一或多個相位Clk phases之時脈對比較器之輸出進行取樣。
儘管這裡之各項實施例係參照八個每相橋接器、八個階段、八個電感器、及八個PWM產生邏輯作說明，仍可使用任意數量的每相橋接器、階段、電感器、及PWM產生邏輯。
圖3繪示一典型第三型數位控制器300，其包括一前饋(FF)路徑301及一積分路徑302。FF路徑301包括如所示耦合之乘法器301a、延遲單元301b、及一加法器301c (或求和節點)。積分路徑302包含乘法器302a、延遲單元302b、及積分器302c (或求和節點)。
線性數位補償器300取用誤差電壓e[k]作為一輸入，並且為各作動階段向數位PWM (DPWM)區塊205 1至205 8輸出一工作週期命令d[k]。線性補償器係憑藉差分方程式來實施。圖3展示一典型第三型控制器，其實施一積分器，用以保證零穩態誤差，兩個複數/實數零點，用以消除降壓轉換器之複數LC極點，以及大約置於ESR (等效串聯電阻)輸出零頻率或大約LC極點乘以5處之另兩個極點，用以確保更高頻率下更快之滾離，使對高頻雜訊之任何靈敏性達到最小。差分方程式係以RTL (硬體描述語言)實施，並且寫成如下：
Figure 02_image001
. . . (1)
乘法因子a 1、a 2、a 3及a 4、以及k 1、k 2、及 k 3係使用乘法器來實施，並且係使用暫存器來組配。所有資料都以一取樣頻率隨著每個新輸出電壓樣本更新，該取樣頻率可介於1x與8x之間，端視頻寬之於面積/功率要求而定。
圖4根據一些實施例，繪示用以促進從非線性控制無縫式轉變到線性調節模式之一修改型第三型數位控制器400 (例如：濾波器203)。相較於第三型數位控制器300，一多工器403係設置於FF路徑301與積分路徑402之間。在一些實施例中，多工器403係藉由邏輯404所產生之控制信號來控制。邏輯404可包括組合閘及/或序列單元(例如：正反器、閂鎖器等)，其接收NLCfired及計時器信號以確定控制之邏輯值。在一些實施例中，邏輯404係藉由一FSM來實施。積分路徑402係進一步藉由來自暫存器405之DeltaD及Dnom值來控制。在這裡，DeltaD指出要被加至工作週期項(d(k)、d(k-1)、d(k-2))之一偏移量，而Dmon則指出標稱工作週期項d(k)、d(k-1)、d(k-2)、d(k-3)，沒有人為偏移量加至或減自該等標稱工作週期項。
修改型第三型數位控制器400促進從非線性模式無縫轉變至線性模式，而在Vout上沒有任何輸出電壓震顫。當NLC邏輯204中帶有一設定閾值(例如：下垂閾值)之一比較器觸發NLCfired信號(例如，因為Vout上之一電壓下垂而觸發)時，邏輯404產生經由多工器403旁通誤差項e(k)並且更換為0之一控制。舉例而言，當如圖1所示斷定NLCfired時，邏輯404斷定選擇預定值(例如：0)作為多工器403之輸出的控制信號。同時，儲存DeltaD值之暫存器405之內容係於NLCfired信號變高之前加至取樣之Dnom，並且係饋送到d(k-1)、d(k-2)、及d(k-3)項之初始狀態。
產生之工作週期命令d(k)因此等於Dnom + DeltaD，因為k 1、k 2、及k 3之總和等於一無限直流增益積分器所需之1。如此，手持第三型補償器400以在正確設定積分器狀態時輸出所需工作週期之值，這將避免造成輸出震顫之任何收尾(wind-up)或其他典型機制。
FSM之下一個階段是用以使控制器400針對可組配數量之時脈循環保持處於此以上狀態，之後，使值Dnom + DeltaD逐步降低以降低輸出電壓，使其更接近於其標稱輸出電壓。在一些實施例中，在將NLCfired解除斷定之後並且在如計時器信號所指可組配數量之時脈循環之後，邏輯404產生選擇求和節點301c之輸出的控制信號。在一些實施例中，當輸出電壓Vout約為(或接近於)參考值Vref時，如藉由觀察e(k)所偵測，積分器值停止遞減，並且比例及微分值係正常發送過去以執行第三型方程式(1)。
在e(k)值為0時，誤差項之貢獻為0，因為e(k-1)、e(k-2)及e(k-3)先前為0且e(k)亦為0。在這種狀況中，可將方程式(1)表示為：
Figure 02_image003
. . . (2)
再者，由於積分器輸出係d(k)之值，其導致為0之e(k)亦導致工作週期維持相同，藉此消除來自輸出波形之震顫，且控制器繼續接著進行調節，如針對其頻寬及相位裕度所規劃。此狀態機不僅在從非線性模式轉變成線性模式時消除來自輸出電壓波形Vout之震顫，而且還解除數位控制器處於其線性模式中對於具有一更高頻寬之需求，其可接著針對面積及功率予以最佳化。在一項實例中，此技巧之結果在下垂方面展現比傳統線性控制器多出約70%之改善。
圖5根據一些實施例，繪示藉由一有限狀態機實施，用於從非線性控制無縫式轉變到線性調節模式的流程圖500。儘管流程圖500中之程序塊係以特定順序示出，但仍可修改該順序。舉例而言，有些程序塊可在其他程序塊之前進行，而有些則可與其他程序塊平行或同時進行。流程圖500所進行之各種操作可用軟體、硬體或以上之一組合來實施。
於程序塊501，電壓調節器200使用PID控制器203之方程式(1)在線性模式(例如：線性回授模式)中操作。在這種狀況中，Vout (或Vout之一劃分版本)係藉由ADC 202與Vref作比較，並且pDrv及nDrv之工作週期係經調節以使Vout (或其劃分版本)接近於或等同於Vref。此為一低頻寬操作，其隨著時間緩慢調整Vout以參考Vref (一第一閾值)對其進行調節。偵測到下垂後，NLC邏輯204便起動或斷定NLCfirst信號。當輸出電壓Vout下降到低於一第二閾值(一下垂閾值)時，NLC邏輯204起動NLCfirst信號，其中第二閾值低於第一閾值。於程序塊502，判斷是否斷定NLCfirst信號。如果斷定NLCfirst信號，則出現一下垂條件，並且要修改pDrv及nDrv之工作週期以盡快使Vout接近於或等同於Vref。此為一更高頻寬控制迴路。不存在下垂時，程序塊在低頻寬回授迴路中繼續進行，如程序塊501所指。
於程序塊503，邏輯404致使多工器403選擇0作為其輸出。在這種狀況中，忽略或旁通來自ADC 202 (或比較器)之誤差項e[k]。如此，PID控制器203實施方程式(2)。於程序塊504，DeltaD偏移量係加至標稱工作週期命令項d(k)及其前項d(k-1)、d(k-2)且接續向前。在一項實例中，儲存DeltaD值之暫存器405之內容係於NLCfired信號變高之前加至取樣之Dnom，並且係饋送到d(k-1)、d(k-2)、及d(k-3)項之初始狀態。產生之d(k)因此等於Dnom + DeltaD，因為k 1、k 2、及k 3之總和等於一無限直流增益積分器所需之1。如此，手持第三型補償器400以在正確設定積分器狀態時輸出所需工作週期之值，這將避免造成輸出震顫之任何收尾(wind-up)或其他典型機制。
FSM 500接著開始從高頻寬控制迴路(方程式2)無縫移至低頻寬控制迴路(方程式1)之程序。於程序塊505，判斷是否解除斷定NLCfirst。如果仍然斷定NLCfired，則繼續下垂減輕。如果解除斷定NLCfired，則程序繼續進行到程序塊506，其中DeltaD遞減。舉例而言，DeltaD遞減或其值藉由一計數器遞減一或一預定值。在一些實施例中，當於程序塊507確定Vout未接近於Vref時，DeltaD初始遞減(例如：4)一更大階躍(如二元搜尋演算法)，並且隨後遞減一更小階躍(例如：1)。如果Vout接近於Vref，則多工器403選擇誤差項以實施方程式(1)。在一些實施例中，一計時器信號係用於在轉變至程序塊501之低頻寬控制迴路之前，等待可組配數量之時脈循環(如程序塊508所指)。在一些實施例中，程序塊508與程序塊506及507平行進行，並且無論程序塊507或508哪一個先達到其目標，該指示均用於將多工器403切換到誤差項以移至低頻寬控制迴路。
各項實施例之技巧亦可用於利用電力管理(PM)信號，其警告一即將來臨之負載暫態。舉例而言，當一PM信號抵達時，該方案可安全地從一預設之開迴路值轉變至一稍微更高值，之後，可發生停留在那裡之相同狀態機操作並返回到設定點。這促進使用帶有更小電感器之IVR之固有速度及轉變至更快推升之電壓值，用以避免在習知及傳統VID升壓機制中用到DAC，以促進適應無法在5 ns之前給予一事先警告之PM信號。
在一些實施例中，估計或預測一下垂抵達(例如，藉由監測一執行管線中之工作負載)，並且NLC 204起動NLCfired信號(例如，在di/dt事件之前起動5 ns至10 ns)，以及數位控制器203接著轉至高於其標稱電壓之一預規劃工作週期值，並允許在此升高之電壓位準下發生負載暫態，之後電壓回到其原始設定點。此機制可消除對於下垂相關防護帶之需求，並且節省總電力消耗量，亦可將其用於在等電力下增強效能。
手持積分器狀態及其記憶(例如：偏移值)同時旁通比例及微分項之技巧亦可用於其他數位控制型調節器，如低壓差(LDO)調節器、數位低電壓調節器(DLVR)、如升壓、降壓-升壓等其他切換式轉換器、線性控制器，如I/P或比例-積分(PI)或PID或第一型或第二型或第三型控制器。手持積分器狀態及其記憶(例如：偏移值)同時旁通比例及微分項之概念亦可用於PWM (脈寬調變)至PFM (脈衝調頻)或針對效率之典型模式切換中之遲滯轉變、包絡追蹤或具有一數位閉迴路並想要實施一模式變更以包括非線性控制、可變頻率控制、或任何其他變化用以推升系統效能之任何線性系統。
根據一些實施例，圖6根據一些實施例，繪示帶有電壓調節器之一智慧型裝置或一電腦系統或一SoC (系統晶片)，該電壓調節器具有用於對線性調節模式進行無縫式非線性控制之設備。
在一些實施例中，裝置2400代表一適當之運算裝置，諸如一運算平板電腦、一行動電話或智慧型手機、一膝上型電腦、一桌上型電腦、一物聯網(IOT)裝置、一伺服器、一穿戴式裝置、一機上盒、一無線致能電子閱讀器、或類似者。將瞭解的是，大致示出某些組件，且裝置2400中並未將此一裝置之所有組件都示出。
在一實例中，裝置2400包含一SoC (系統晶片) 2401。SoC 2401之一例示性邊界在圖6中係使用虛線繪示，且將一些例示性組件繪示為包括於SoC 2401內，然而，SoC 2401可包括裝置2400之任何適當之組件。
在一些實施例中，裝置2400包括處理器2404。處理器2404可包括一或多個實體裝置，諸如微處理器、應用處理器、微控制器、可規劃邏輯裝置、處理核心、或其他處理構件。藉由處理器2404進行之處理操作包括一操作平台或作業系統之執行，其上執行應用程式及/或裝置功能。處理操作包括與憑藉一人類使用者或憑藉其他裝置之I/O (輸入/輸出)相關之操作、與電力管理相關之操作、與將運算裝置2400連接至另一裝置相關之操作、及/或類似者。處理操作亦可包括與音訊I/O及/或顯示I/O相關之操作。
在一些實施例中，處理器2404包括多個處理核心(亦稱為核心) 2408a、2408b、2408c。雖然圖6中僅繪示三個核心2408a、2408b、2408c，處理器2404仍可包括任何其他適當數量之處理核心，例如，數十個或甚至數百個處理核心。可在單一積體電路(IC)晶片上實施處理器核心2408a、2408b、2408c。此外，晶片可包括一或多個共享及/或私用快取、匯流排或互連、圖形及/或記憶體控制器、或其他組件。
在一些實施例中，處理器2404包括快取2406。在一實例中，快取2406之諸區段可專屬於個別核心2408 (例如：專屬於核心2408之快取2406之一第一區段、專屬於核心2408b之快取2406之一第二區段，以此類推)。在一實例中，可在核心2408中之二或更多者之中共享快取2406之一或多個區段。可將快取2406拆分成不同層級，例如，第1階(L1)快取、第2階(L2)快取、第3階(L3)快取等。
在一些實施例中，處理器核心2404可包括一擷取單元，用以擷取指令(包括帶有條件分支之指令)以供藉由核心2404執行。可從諸如記憶體2430之任何儲存裝置擷取該等指令。處理器核心2404亦可包括一解碼單元，用以解碼所擷取之指令。舉例而言，解碼單元可將擷取之指令解碼成複數個微操作。處理器核心2404可包括一排程單元，用以進行與儲存已解碼指令相關聯之各種操作。舉例而言，排程單元可保持來自解碼單元之資料，直到指令準備好供分派為止，例如，直到一已解碼指令之所有來源值都變為可用為止。在一項實施例中，排程單元可排程及/或發出(或分派)已解碼指令至一執行單元以供執行。
執行單元可在執行所分派指令之前，先對其進行解碼(例如，藉由解碼單元解碼)及分派(例如，藉由排程單元分派)。在一實施例中，執行單元可包括多於一個執行單元(諸如一成像運算單元、一圖形運算單元、一通用運算單元等)。執行單元亦可進行各種算術運算，諸如加法、減法、乘法、及/或除法，並且可包括一或多個算術邏輯單元(ALU)。在一實施例中，一共處理器(圖未示)可搭配執行單元來進行各種算術運算。
再者，執行單元可無次序執行指令。因此，在一項實施例中，處理器核心2404可以是一無次序處理器核心。處理器核心2404亦可包括一引退單元。引退單元可在引退所執行指令之前先對其進行承諾。在一實施例中，所執行指令之引退可導致從指令之執行承諾處理器狀態、解除分配指令所使用之實體暫存器等。處理器核心2404亦可包括一匯流排單元，用以使處理器核心2404之組件與其他組件之間能夠經由一或多條匯流排進行通訊。處理器核心2404亦可包括一或多個暫存器，用以儲存藉由核心2404之各種組件存取之資料(諸如與所指派應用程式優先權及/或子系統狀態(模式)相關性相關之值)。
在一些實施例中，裝置2400包含連接性電路系統2431。舉例而言，連接性電路系統2431包括硬體裝置(例如：無線及/或有線連接器及通訊硬體)及/或軟體組件(例如：驅動程式、協定堆疊)，例如用以使裝置2400能夠與外部裝置通訊。裝置2400可與外部裝置分離，諸如與其他運算裝置、無線接取點或基地台等分離。
在一實例中，連接性電路系統2431可包括多種不同類型之連接性。大致說來，連接性電路系統2431可包括蜂巢式連接性電路系統、無線連接性電路系統等。連接性電路系統2431之蜂巢式連接性電路系統大致意指為藉由無線電信業者所提供之蜂巢式網路連接性，諸如經由GSM (全球行動通訊系統)或變種標準或衍生標準、CDMA (分時多重進接)或變種標準或衍生標準、TDM(分時多工)或變種標準或衍生標準、第三代合夥專案(3GPP)通用移動電信系統(UMTS)系統或變種標準或衍生標準、3GPP長期演進(LTE)系統或變種標準或衍生標準、3GPP進階LTE (LTE-A)系統或變種標準或衍生標準、第五代(5G)無線系統或變種標準或衍生標準、5G行動網路系統或變種標準或衍生標準、5G新無線電(NR)系統或變種標準或衍生標準、或其他蜂巢式服務標準所提供。連接性電路系統2431之無線連接性電路系統(或無線介面)意指為非蜂巢式之無線連接性，並且可包括個人區域網路(諸如藍牙、近場等)、區域網路(諸如Wi-Fi)、及/或廣域網路(諸如WiMax)、及/或其他無線通訊。在一實例中，連接性電路系統2431可包括一網路介面，諸如一有線或無線介面，舉例而言，以使得可將一系統實施例併入一無線裝置，例如一手機或個人數位助理器。
在一些實施例中，裝置2400包含控制集線器2432，其代表與一或多個I/O裝置之互動相關之硬體裝置及/或軟體組件。舉例而言，處理器2404可經由控制集線器2432與顯示器2422、一或多個週邊裝置2424、儲存裝置2428、一或多個其他外部裝置2429等之一或多者通訊。控制集線器2432可以是一晶片組、一平台控制集線器(PCH)、及/或類似者。
舉例而言，控制集線器2432繪示用於附加裝置之一或多個連接點，該等附加裝置連接至裝置2400，舉例而言，一使用者可能透過裝置2400與系統互動。舉例而言，可附接至裝置2400之裝置(例如：裝置2429)包括麥克風裝置、揚聲器或立體聲系統、音訊裝置、視訊系統或其他顯示裝置、鍵盤或鍵板裝置、或供配合特定應用程式使用之其他I/O裝置，諸如讀卡機或其他裝置。
如上述，控制集線器2432可與音訊裝置、顯示器2422等互動。舉例而言，透過一麥克風或其他音訊裝置之輸入可為裝置2400之一或多個應用程式或功能提供輸入或命令。另外，可提供音訊輸出來代替顯示輸出，或除了顯示輸出以外還可提供音訊輸出。在另一實例中，如果顯示器2422包括一觸控螢幕，則顯示器2422亦當作一輸入裝置，其可至少部分地藉由控制集線器2432來管理。運算裝置2400上還可有附加按鈕或開關，用以提供藉由控制集線器2432管理之I/O功能。在一項實施例中，控制集線器2432管理諸如加速計、相機、光感測器或其他環境感測器之裝置、或可包括在裝置2400中之其他硬體。輸入可以是直接使用者互動之部分，也可向系統提供環境輸入以影響其操作(諸如雜訊濾波、調整顯示器以供亮度偵測、將一閃光施用於一相機、或其他特徵)。
在一些實施例中，控制集線器2432可使用例如PCIe (快速週邊組件互連)、USB (通用串列匯流排)、Thunderbolt、高畫質多媒體介面(HDMI)、Firewire等任何適當之通訊協定來耦合至各種裝置。
在一些實施例中，顯示器2422代表提供一視覺及/或觸覺顯示以供一使用者與裝置2400互動之硬體(例如：顯示裝置)及軟體(例如：驅動程式)組件。顯示器2422可包括用於向一使用者提供一顯示之一顯示介面、一顯示螢幕一及/或硬體裝置。在一些實施例中，顯示器2422包括向一使用者提供輸出及輸入兩者之一觸控螢幕(或觸控板)裝置。在一實例中，顯示器2422可與處理器2404直接通訊。顯示器2422可以是如位在一行動電子裝置或一膝上型裝置中之一內部顯示裝置、或經由一顯示介面(例如：DisplayPort等)附接之一外部顯示裝置中的一或多者。在一項實施例中，顯示器2422可以是一頭戴式顯示器(HMD)，諸如用於虛擬實境(VR)應用或擴增實境(AR)應用中之一立體顯示裝置。
在一些實施例中，且雖然未在圖式中示出，除了處理器2404以外(或將其取而代之)，裝置2400可包括包含一或多個圖形處理核心之圖形處理單元(GPU)，該等圖形處理核心可控制在顯示器2422上顯示內容之一或多項態樣。
控制集線器2432 (或平台控制器集線器)可包括硬體介面及連接器、以及軟體組件(例如：驅動程式、協定堆疊)，用以施作週邊連接，例如連至週邊裝置2424。
將瞭解的是，裝置2400既可以是連至其他運算裝置之一週邊裝置，也可具有與其連接之週邊裝置。裝置2400可具有一「對接」連接器，用以連接至其他運算裝置，目的在於諸如管理(例如，下載及/或上傳、變更、同步化)裝置2400上之內容。另外，一對接連接器可允許裝置2400連接至某些週邊，該等週邊允許運算裝置2400控制例如送至視聽或其他系統之內容輸出。
除了一專屬對接連接器或其他專屬連接硬體以外，裝置2400還可經由常見或基於標準之連接器施作週邊連接。常見類型可包括一通用串列匯流排(USB)連接器(其可包括若干不同硬體介面中之任何一者)、包括MiniDisplayPort (MDP)在內之DisplayPort、高畫質多媒體介面(HDMI)、Firewire、或其他類型。
在一些實施例中，連接性電路系統2431可耦合至控制集線器2432，舉例而言，另外還或代替直接耦合至處理器2404。在一些實施例中，顯示器2422可耦合至控制集線器2432，舉例而言，另外還或代替直接耦合至處理器2404。
在一些實施例中，裝置2400包含經由記憶體介面2434耦合至處理器2404之記憶體2430。記憶體2430包括用於在裝置2400中儲存資訊之記憶體裝置。
在一些實施例中，記憶體2430包括如參照各項實施例所述用以維持穩定時控之設備。記憶體可包括非依電性(如果送至記憶體裝置之電力未中斷則狀態不改變)及/或依電性(如果送至記憶體裝置之電力中斷則狀態不確定)記憶體裝置。記憶體裝置2430可以是一動態隨機存取記憶體(DRAM)裝置、一靜態隨機存取記憶體(SRAM)裝置、快閃記憶體裝置、相變記憶體裝置、或對當作處理記憶體使用具有適合效能之一些其他記憶體裝置。在一項實施例中，記憶體2430可操作為用於裝置2400之系統記憶體，用以儲存資料及指令，以供一或多個處理器2404執行一應用程式或程序時使用。記憶體2430可儲存應用程式資料、使用者資料、音樂、照片、文件、或其他資料、以及與裝置2400之應用程式及功能之執行相關之系統資料(無論屬於長期還是臨時)。
亦提供各項實施例及實例之元件作為用於儲存電腦可執行指令(例如：用以實施本文中所論述之任何其他程序的指令)之一機器可讀媒體(例如：記憶體2430)。機器可讀媒體(例如：記憶體2430)可包括、但不限於快閃記憶體、光碟、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相變記憶體(PCM) 、或適用於儲存電子或電腦可執行指令之其他類型之機器可讀媒體。舉例而言，可下載本揭露之實施例作為一電腦程式(例如：BIOS)，可經由一通訊鏈路(例如一數據機或網路連線)，藉由資料信號，將其自一遠端電腦(例如：一伺服器)轉移至一提出請求之電腦(例如：一用戶端)。
在一些實施例中，裝置2400包含溫度測量電路系統2440，舉例而言，用於測量裝置2400之各種組件之溫度。在一實例中，可將溫度測量電路系統2440嵌埋、或耦合或附接至要予以測量及監測溫度之各種組件。舉例而言，溫度測量電路系統2440可測量核心2408a、2408b、2408c、電壓調節器2414、記憶體2430、SoC 2401之一主機板、及/或裝置2400之任何適當組件中之一或多者之(或裡面之)溫度。
在一些實施例中，裝置2400包含電力測量電路系統2442，舉例而言，用於測量藉由裝置2400之一或多個組件所消耗之功率。在一實例中，除了、或代替測量功率，電力測量電路系統2442可測量電壓及/或電流。在一實例中，可將電力測量電路系統2442嵌埋、或耦合或附接至要予以測量及監測功率、電壓、及/或電流消耗之各種組件。舉例而言，電力測量電路系統2442可測量藉由一或多個電壓調節器2414所提供之功率、電流及/或電壓、供應給SoC 2401之功率、供應給裝置2400之功率、裝置2400之處理器2404 (或任何其他組件)所消耗之功率等。
在一些實施例中，裝置2400包含一或多個電壓調節器電路系統，大致稱為電壓調節器(VR) 2414。VR 2414產生適當電壓位準之信號，可供應該等信號以操作裝置2400之任何適當組件。單純舉一例來說，VR 2414係繪示為向裝置2400之處理器2404供應信號。在一些實施例中，VR 2414接收一或多個電壓識別(VID)信號，並且基於VID信號來產生位處一適當位準之電壓信號。各種類型之VR可用於VR 2414。舉例而言，VR 2414可包括一「降壓」VR、「升壓」VR、降壓與升壓VR之一組合、低壓差(LDO)電壓調節器、切換式直流對直流調節器、基於恆定導通時間控制器之直流對直流調節器等。降壓VR大致係用於電力遞送應用中，其中一輸入電壓需要以小於1之一比率轉換成一輸出電壓。升壓VR大致係用於需要將一輸入電壓以大於1之一比率轉換成一輸出電壓之電力遞送應用中。在一些實施例中，各處理器核心具有其自有VR，該VR係藉由PCU 2410a/b及/或PMIC 2412來控制。在一些實施例中，各核心具有一分散式LDO網路以針對電力管理提供有效率之控制。LDO可以是數位LDO、類比LDO、或數位或類比LDO之一組合。在一些實施例中，VR 2414包括電流追蹤設備，用以測量經過電力供應軌之電流。
在一些實施例中，VR 2414包括一數位控制方案，用以管理一比例-積分-微分(PID)濾波器(亦稱為一數位第三型補償器)之狀態。數位控制方案控制PID濾波器之積分器以實施使工作週期飽和之非線性控制，在此期間，PID之比例及微分項係設定為0，而積分器及其內部狀態(前值或記憶)係設定為一工作週期，該工作週期係目前標稱工作週期加上一deltaD之總和。deltaD係最大工作週期增量，其用於將一電壓調節器從ICCmin調節到ICCmax，並且係可矽後設定之一組態暫存器。一狀態機從一非線性全通狀態(其將輸出電壓Vout帶回到一調節窗)移至一開迴路工作週期，其維持輸出電壓稍微高於所需參考電壓Vref。於受命工作週期處於此開迴路狀態某一期間之後，狀態機接著使開迴路工作週期值斜降，直到輸出電壓接近於受命之Vref為止。如此，完全消除(或實質消除)來自VR 2414之輸出供應上之輸出震顫，並且僅有單一下衝轉變，這可能基於一比較器延遲及帶有可用輸出解耦電容之負載之di/dt而導致一保證之Vmin。
在一些實施例中，裝置2400包含一或多個時脈產生器電路系統，大致稱為時脈產生器2416。時脈產生器2416產生處於適當頻率位準之時脈信號，可將其供應給裝置2400之任何適當組件。單純舉一例來說，時脈產生器2416係繪示為向裝置2400之處理器2404供應時脈信號。在一些實施例中，時脈產生器2416接收一或多個頻率識別(FID)信號，並且基於FID信號以一適當頻率產生時脈信號。
在一些實施例中，裝置2400包含向裝置2400之各種組件供應電力之電池2418。單純舉一例來說，電池2418係繪示為向處理器2404供應電力。雖然未在圖式中示出，裝置2400仍可包含一充電電路系統，舉例而言，用以基於從一交流配接器接收之交流(AC)電力供應對電池再充電。
在一些實施例中，裝置2400包含電力控制單元(PCU) 2410 (亦稱為電力管理單元(PMU)、電力控制器等)。在一實例中，PCU 2410之一些區段可藉由一或多個處理核心2408來實施，並且PCU 2410之這些區段係使用一虛線方塊象徵性地繪示並標示為PCU 2410a。在一實例中，可在處理核心2408外面實施PCU 2410之一些其他區段，並且PCU 2410之這些區段係使用一虛線方塊象徵性地繪示並標示為PCU 2410b。PCU 2410可為裝置2400實施各種電力管理操作。PCU 2410可包括硬體介面、硬體電路系統、連接器、暫存器等、以及軟體組件(例如：驅動程式、協定堆疊)，用以針對裝置2400實施各種電力管理操作。
在一些實施例中，裝置2400包含電力管理積體電路(PMIC) 2412，舉例而言，用以針對裝置2400實施各種電力管理操作。在一些實施例中，PMIC 2412係一可重新組配電力管理IC (RPMIC)及/或一IMVP (IntelR行動電壓定位)。在一實例中，PMIC位於與處理器2404分離之一IC晶片內。可為裝置2400實施各種電力管理操作。PMIC 2412可包括硬體介面、硬體電路系統、連接器、暫存器等、以及軟體組件(例如：驅動程式、協定堆疊)，用以針對裝置2400實施各種電力管理操作。
在一實例中，裝置2400包含PCU 2410或PMIC 2412中之一者或兩者。在一實例中，PCU 2410或PMIC 2412中之任何一者可不存在於裝置2400中，因此，這些組件係使用虛線來繪示。
裝置2400之各種電力管理操作可藉由PCU 2410、藉由PMIC 2412、或藉由PCU 2410與PMIC 2412之一組合來進行。舉例而言，PCU 2410及/或PMIC 2412可為裝置2400之各種組件選擇一電力狀態(例如：P狀態)。舉例而言，PCU 2410及/或PMIC 2412可為裝置2400之各種組件選擇一電力狀態(例如，根據ACPI (先進組態與電力介面)規範來選擇)。單純舉一例來說，PCU 2410及/或PMIC 2412可致使裝置2400之各種組件轉變至一休眠狀態、轉變至一作動狀態、轉變至一適當之C狀態(例如，C0狀態、或另一適當之C狀態，以ACPI規範為依據)等。在一實例中，PCU 2410及/或PMIC 2412可控制藉由VR 2414輸出之一電壓及/或藉由時脈產生器輸出之一時脈信號之一頻率，舉例而言，分別藉由輸出VID信號及/或FID信號來控制。在一實例中，PCU 2410及/或PMIC 2412可控制電池電力使用量、電池2418之充電、以及與省電操作相關之特徵。
時脈產生器2416可包含一鎖相迴路(PLL)、鎖頻迴路(FLL)、或任何適合的時脈源。在一些實施例中，處理器2404之各核心均具有其自有時脈源。如此，各核心均可在獨立於另一核心之操作頻率的一頻率下操作。在一些實施例中，PCU 2410及/或PMIC 2412進行適應性或動態頻率擴縮或調整。舉例而言，如果核心未在其最大電力消耗閾值或限制下操作，則可增加一處理器核心之時脈頻率。在一些實施例中，PCU 2410及/或PMIC 2412確定一處理器之各核心之操作條件，並且當PCU 2410及/或PMIC 2412確定核心操作低於一目標效能位準時，在核心時控源(例如：該核心之PLL)未喪失鎖定之情況下，機會性地調整該核心之頻率及/或電力供應電壓。舉例而言，如果一核心從一電力供應軌汲取之電流小於針對該核心或處理器2404分配之一總電流，則PCU 2410及/或PMIC 2412可暫時性針對該核心或處理器2404增加電力汲取(例如，藉由增加時脈頻率及/​​或電力供應電壓位準來增加)，以使得核心或處理器2404可在更高效能位準下進行。如此，可為處理器2404暫時性增加電壓及/或頻率而不違反產品可靠性。
在一實例中，PCU 2410及/或PMIC 2412可進行電力管理操作，舉例而言，至少部分地基於從電力測量電路系統2442、溫度測量電路系統2440、電池2418之充電量位準、及/或可用於電力管理之任何其他適當資訊接收測量結果來進行。為此，PMIC 2412係通訊性耦合至一或多個感測器，用以感測/偵測對系統/平台之電力/熱行為具有一效應之一或多個因子中之各種值/變化。一或多個因子之實例包括電流、電壓下垂、溫度、操作頻率、操作電壓、功率消耗、核心間通訊活動等。這些感測器中之一或多者可設置成與一運算系統之一或多個組件或邏輯/IP區塊實體近接(及/或熱接觸/耦合)。另外，在至少一項實施例中，(諸)感測器可直接耦合至PCU 2410及/或PMIC 2412，用以允許PCU 2410及/或PMIC 2412至少部分地基於藉由該等感測器中之至少一者所偵測之值來管理處理器核心能量。
亦繪示裝置2400之一例示性軟體堆疊(但未繪示軟體堆疊之所有元件)。單純舉一例來說，處理器2404可執行應用程式2450、作業系統2452、一或多個電力管理(PM)特定應用程式(例如，一般稱為PM應用程式2458)、及/或類似者。PM應用程式2458亦可藉由PCU 2410及/或PMIC 2412來執行。OS 2452亦可包括一或多個PM應用程式2456a、2456b、2456c。OS 2452亦可包括各種驅動程式2454a、2454b、2454c等，其中一些可特定用於電力管理目的。在一些實施例中，裝置2400可更包含一基本輸入/輸出系統(BIOS) 2420。BIOS 2420可與OS 2452通訊(例如，經由一或多個驅動程式2454通訊)、與處理器2404通訊等。
舉例而言，PM應用程式2458、2456、驅動程式2454、BIOS 2420等之一或多者可用於實施電力管理特定任務，舉例而言，用以控制裝置2400之各種組件之電壓及/或頻率、用以控制裝置2400之各種組件之喚醒狀態、休眠狀態、及/或任何其他適當之電力狀態、控制電池用電量、電池2418之充電、與省電操作相關之特徵等。
在一些實施例中，電池2418係帶有一壓力腔之一鋰金屬電池，用以使一電池上之壓力均勻。壓力腔係藉由用於為電池提供均勻壓力之金屬板(諸如壓力等化板)支撐。壓力腔可包括加壓氣體、彈性材料、彈簧板等。 壓力腔之外皮可自由呈現弓形，在其邊緣處受到(金屬)表皮約束，但仍然在壓縮電池胞元之板子上施加一均勻壓力。壓力腔向電池給予均勻壓力，用於實現例如延長20%電池壽命之高能量密度電池。
在一些實施例中，在PCU 2410a/b上執行之pCode具有為pCode之運行時間支援啟用額外運算及遙測資源之一能力。在這裡，pCode意指為藉由PCU 2410a/b執行之一韌體，用以管理2401之效能。舉例而言，pCode可為處理器設定頻率及適當電壓。pCode之部分可經由OS 2452存取。在各項實施例中，提供基於工作負載、使用者行為、及/或系統條件來動態地變更一能量效能偏好(EPP)值之機制及方法。OS 2452與pCode之間可有一定義良好之介面。該介面可允許或促進數個參數之軟體組配及/或可向pCode提供提示。舉一例來說，一EPP參數可針對效能或電池壽命是否更重要通知一pCode演算法。
此支援也可藉由包括機器學習支援作為OS 2452之部分、以及按照機器學習預測調諧OS向硬體(例如：SCO 2401之各種組件)提示之EPP值、或採用類似於一動態調諧技術(DTT)驅動程式所做之一方式藉由向pCode遞送機器學習預測，透過OS 2452來完成。在此模型中，OS 2452對一DTT可用之同一組遙測可具有可見性。作為一DTT機器學習提示設定之一結果，pCode可調諧其內部演算法，用以在啟動類型之機器學習預測之後實現最佳電力及效能結果。舉例來說，pCode可增加對於處理器利用率變化之責任以實現對於使用者活動之快速回應，或可藉由減少對於處理器利用率之責任或藉由節省更多電力並增加因調諧能量節省最佳化而損失之效能來增加對於能量節省之偏置。在啟用之活動類型隨著系統可啟用者而失去某些效能位準之狀況中，這種方法可促進節省更多之電池壽命。pCode可包括用於動態EPP之一演算法，其可採取兩個輸入，一個來自OS 2452且另一個來自諸如DTT之軟體，並且可選擇性地選擇提供更高效能及/或回應性。作為這種方法之部分，pCode可在DTT中啟用一選項，用以針對不同類型之活動調諧其對於DTT之反應。
本說明書中對「一實施例」、「一項實施例」、「一些實施例」、或「其他實施例」之參照意味著至少一些實施例中，但不必然所有實施例中，包括參照該等實施例所述之一特定特徵、結構、或特性。「一實施例」、「一項實施例」、或「一些實施例」之各種呈現不必然全都意指為相同的實施例。若本說明書敍述「可」、「可能」、或「可以」包括一組件、特徵、結構、或特性，並非必需包括該特定組件、特徵、結構、或特性。若本說明書或申請專利範圍意指為「一」或「一種」元件，並不意味著只有該等元件其中一者。若本說明書或申請專利範圍意指為「一附加」元件，並未排除有超過該等附加元件之一者。
再者，該等特定特徵、結構、功能、或特性可在一或多項實施例中以任何適合的方式來組合。舉例而言，一第一實施例與一第二實施例只要與這兩項實施例相關聯之特定特徵、結構、功能、或特性未互斥便可予以組合起來。
儘管本揭露已搭配其特定實施例作說明，此類實施例之許多替代例、修改及變例鑑於前述說明，對所屬技術領域中具有通常知識者將會顯而易見。就落於隨附申請專利範圍之廣泛範疇內而論，本揭露之實施例係意欲囊括所有此類替代例、修改及變例。
另外，為了便於說明及論述，且為了不混淆本揭露，呈現的圖式內可以或可不展示連至積體電路(IC)晶片及其他組件之眾所周知的電力/接地連接。再者，可採用方塊圖形式來展示布置結構，為的是要避免混淆本揭露，另外還鑑於與此類方塊圖布置結構之實作態樣有關之特定內容高度地取決於裡面待實施本揭露之平台(亦即此類特定內容應妥適地在所屬技術領域中具有通常知識者之見識範圍內)的事實。倘若為了說明本揭露之例示性實施例而提出特定細節(例如電路)，對所屬技術領域中具有通常知識者應該顯而易見的是，不用這些特定細節、或利用這些特定細節之變例也可實踐本揭露。本說明因此乃視為具有說明性，而不是限制性。
以下實例涉及進一步實施例。該等實例的特定內容可用在一或多項實施例的任何地方。本文中所述設備之所有任選特徵亦可針對一種方法或過程來實施。可將該等實例組合成任何組合。舉例而言，實例4可與實例2組合。
實例1：一種設備，其包含：一類比數位轉換器，其用以將一類比電壓轉換成一數位表示型態，該數位表示型態指出該類比電壓與一閾值電壓之間的一誤差；以及一數位濾波器，用以接收該數位表示型態並用以產生一工作週期命令，其中該工作週期命令是用以指導一控制器調整用於調整該類比電壓之一信號之一工作週期，其中該數位濾波器包含一前饋路徑及一積分路徑，其中該前饋路徑係經由一多工器耦合至該積分路徑。
實例2：實例1之設備，其中該閾值係一第一閾值，其中該多工器是用以在該類比電壓跨越一第二閾值時旁通該前饋路徑，其中該第二閾值指出該類比電壓中之一電壓下垂。
實例3：實例2之設備包含一暫存器以儲存要被加至該工作週期命令之一偏移量，其中該偏移量係於該類比電壓跨越該第二閾值之前加至該工作週期。
實例4：實例2之設備，其中該第二閾值低於該第一閾值。
實例5：實例3之設備包含一計數器以隨著該類比電壓與該第一閾值之間的該誤差減小而降低該偏移量。
實例6：實例5之設備包含邏輯以在該偏移量接近零時允許該前饋路徑之一輸出通過該多工器至該積分路徑。
實例7：實例5之設備包含邏輯以在該類比電壓與該第一閾值之間的該誤差實質為零時允許該前饋路徑之一輸出通過該多工器至該積分路徑。
實例8：實例1之設備包含耦合該類比數位轉換器之一電感器。
實例9：實例1之設備包含具有一高側開關及一低側開關之一橋接器，其中該高側開關及該低側開關可由第一信號及一第二信號控制，其中該等第一及第二信號具有根據該工作週期命令調整之一工作週期。
實例10：一種電壓調節器，其包含：一低頻寬回授路徑，用以在一穩態期間控制一輸出供應電壓相對於一第一參考電壓之調節；一高頻寬回授路徑，用以在該輸出供應電壓跨越一第二閾值時控制該輸出供應電壓之調節，其中該第二閾值低於該第一閾值；以及一控制器，用以經由一多工器促進從該高頻寬回授路徑到該低頻寬回授路徑之轉變以旁通該控制器之一前饋路徑。
實例11：實例10之電壓調節器，其中該控制器係一第一控制器，其中該控制器是用以接收該輸出供應電壓與該第一參考之間的一誤差之一數位表示型態，並且用以產生一工作週期命令，其中該工作週期命令是用以指導一第二控制器調整用於調整該輸出供應電壓之一信號之一工作週期。
實例12：實例11之電壓調節器包含一暫存器以儲存要被加至該工作週期命令之一偏移量，其中該偏移量係於該輸出供應電壓跨越該第二閾值之前加至該工作週期。
實例13：實例12之電壓調節器包含一計數器以隨著該輸出供應電壓與該第一閾值之間的該誤差減小而降低該偏移量。
實例14：實例13之電壓調節器包含邏輯以在該偏移量接近零時允許該前饋路徑之一輸出通過該多工器至該第一控制器之一積分路徑。
實例15：實例13之電壓調節器包含邏輯以在該輸出供應電壓與該第一閾值之間的該誤差實質為零時允許該前饋路徑之一輸出通過該多工器至該第一控制器之一積分路徑。
實例16：實例11之電壓調節器，其中該低頻寬回授路徑及該高頻寬回授路徑包含具有一高側開關及一低側開關之一橋接器，其中該高側開關及該低側開關可由一第一信號及一第二信號控制，其中該等第一及第二信號具有根據該工作週期命令調整之一工作週期。
實例17：一種系統，其包含：一記憶體；一處理器，其耦合至該記憶體；以及一無線介面，用以允許該處理器與另一裝置通訊，其中該處理器包括一電壓調節器，該電壓調節器包含：一低頻寬回授路徑，用以在一穩態期間控制一輸出供應電壓相對於一第一參考電壓之調節；一高頻寬回授路徑，用以在該輸出供應電壓跨越一第二閾值時控制該輸出供應電壓之調節，其中該第二閾值低於該第一閾值；以及一控制器，用以經由一多工器促進從該高頻寬回授路徑到該低頻寬回授路徑之轉變以旁通該控制器之一前饋路徑。
實例18：實例17之系統，其中該控制器係一第一控制器，其中該控制器是用以接收該輸出供應電壓與該第一參考之間的一誤差之一數位表示型態，並且用以產生一工作週期命令，其中該工作週期命令是用以指導一第二控制器調整用於調整該輸出供應電壓之一信號之一工作週期。
實例19：實例18之系統，其中該處理器包含：一暫存器以儲存要被加至該工作週期命令之一偏移量，其中該偏移量係於該輸出供應電壓跨越該第二閾值之前加至該工作週期；一計數器以隨著該輸出供應電壓與該第一閾值之間的該誤差減小而降低該偏移量；以及邏輯以在該偏移量接近零時允許該前饋路徑之一輸出通過該多工器至該第一控制器之一積分路徑。
實例20：實例18之系統，其中該低頻寬回授路徑及該高頻寬回授路徑包含具有一高側開關及一低側開關之一橋接器，其中該高側開關及該低側開關可由一第一信號及一第二信號控制，其中該等第一及第二信號具有根據該工作週期命令調整之一工作週期。
所提供的一摘要將容許讀者確定本技術揭露的性質及要義。該摘要係基於瞭解將不會用於限制申請專利範圍之範疇或意義來提交。以下申請專利範圍藉此係併入本文的詳細說明中，各請求項本身代表一各別的實施例。
100:作圖 200:VR 201,2011~2018:階段 201a:橋接控制器 201b 1~201b 8:驅動器 202:ADC 203:濾波器 204:NLC邏輯 205 1~205 8:PWM產生邏輯 206:相位時脈產生器 2454a,2454b,2454c:驅動程式 300:線性數位補償器 301:FF路徑 301a,302a:乘法器 301b,302b:延遲單元 301c:加法器 302,402:積分路徑 302c:積分器 400:修改型第三型數位控制器 403:多工器 404:邏輯 405:暫存器 500:流程圖 501~508:程序塊 2400:裝置 2401:SoC 2404:處理器 2406:快取 2408,2408a,2408b,2408c:核心 2410a,2410b:PCU 2412:PMIC 2414:電壓調節器 2416:時脈產生器 2418:電池 2420:BIOS 2422:顯示器 2424:週邊裝置 2428:儲存裝置 2429:外部裝置 2430:記憶體 2431:連接性電路系統 2432:控制集線器 2434:記憶體介面 2440:溫度測量電路系統 2442:電力測量電路系統 2450:應用程式 2452:OS 2456a,2456b,2456c,2458:PM應用程式
經由下文提供的詳細說明且經由本揭露各項實施例的附圖將會更完整理解本揭露之實施例，然而，此詳細說明與該等附圖不應該拿來將本揭露限制於特定實施例，而應該只是用於解釋與理解。
圖1繪示一組作圖，其展示NLC之操作，展現NLC起動時輸出電壓之震顫。
圖2根據一些實施例，繪示帶有設備用於從非線性控制無縫式轉變到線性調節模式之一電壓調節器。
圖3繪示一典型第三型數位控制器。
圖4根據一些實施例，繪示用以促進從非線性控制無縫式轉變到線性調節模式之一修改型第三型數位控制器。
圖5根據一些實施例，繪示用於從非線性控制無縫式轉變到線性調節模式之一有限狀態機(FSM)的一流程圖。
圖6根據一些實施例，繪示帶有電壓調節器之一智慧型裝置或一電腦系統或一SoC (系統晶片)，該電壓調節器具有用於從非線性控制無縫式轉變到線性調節模式之設備。
500:流程圖
501~508:程序塊

Claims (20)

  1. 一種設備，其包含： 一類比數位轉換器，其用以將一類比電壓轉換成一數位表示型態，該數位表示型態指出該類比電壓與一閾值電壓之間的一誤差；以及 一數位濾波器，其用以接收該數位表示型態並用以產生一工作週期命令，其中該工作週期命令是用以指示一控制器去調整被用於調整該類比電壓之一信號之一工作週期，其中該數位濾波器包含一前饋路徑及一積分路徑，其中該前饋路徑係經由一多工器耦合至該積分路徑。
  2. 如請求項1之設備，其中該閾值係一第一閾值，其中該多工器是用以在該類比電壓跨越一第二閾值時旁通該前饋路徑，其中該第二閾值指出於該類比電壓中之一電壓下垂。
  3. 如請求項2之設備，其包含一暫存器以儲存要被加至該工作週期命令之一偏移量，其中該偏移量係於該類比電壓跨越該第二閾值之前被加至該工作週期。
  4. 如請求項2之設備，其中該第二閾值低於該第一閾值。
  5. 如請求項3之設備，其包含一計數器以隨著該類比電壓與該第一閾值之間的該誤差減小而降低該偏移量。
  6. 如請求項5之設備，其包含邏輯以在該偏移量接近於零時允許該前饋路徑之一輸出通過該多工器至該積分路徑。
  7. 如請求項5之設備，其包含邏輯以在該類比電壓與該第一閾值之間的該誤差實質為零時允許該前饋路徑之一輸出通過該多工器至該積分路徑。
  8. 如請求項1之設備，其包含耦合該類比數位轉換器之一電感器。
  9. 如請求項1之設備，其包含具有一高側開關及一低側開關之一橋接器，其中該高側開關及該低側開關可由第一信號及一第二信號控制，其中該等第一及第二信號具有根據該工作週期命令調整之一工作週期。
  10. 一種電壓調節器，其包含： 一低頻寬回授路徑，其用以在一穩態期間控制一輸出供應電壓相對於一第一參考電壓之調節； 一高頻寬回授路徑，其用以在該輸出供應電壓跨越一第二閾值時控制該輸出供應電壓之調節，其中該第二閾值低於該第一閾值；以及 一控制器，其用以經由一多工器促進從該高頻寬回授路徑到該低頻寬回授路徑之轉變以旁通該控制器之一前饋路徑。
  11. 如請求項10之電壓調節器，其中該控制器係一第一控制器，其中該控制器是用以接收該輸出供應電壓與該第一參考之間的一誤差之一數位表示型態，並且用以產生一工作週期命令，其中該工作週期命令是用以指示一第二控制器去調整被用於調整該輸出供應電壓之一信號之一工作週期。
  12. 如請求項11之電壓調節器，其包含一暫存器以儲存要被加至該工作週期命令之一偏移量，其中該偏移量係於該輸出供應電壓跨越該第二閾值之前被加至該工作週期。
  13. 如請求項12之電壓調節器，其包含一計數器以隨著該輸出供應電壓與該第一閾值之間的該誤差減小而降低該偏移量。
  14. 如請求項13之電壓調節器，其包含邏輯以在該偏移量接近於零時允許該前饋路徑之一輸出通過該多工器至該第一控制器之一積分路徑。
  15. 如請求項13之電壓調節器，其包含邏輯以在該輸出供應電壓與該第一閾值之間的該誤差實質為零時允許該前饋路徑之一輸出通過該多工器至該第一控制器之一積分路徑。
  16. 如請求項11之電壓調節器，其中該低頻寬回授路徑及該高頻寬回授路徑包含具有一高側開關及一低側開關之一橋接器，其中該高側開關及該低側開關可由一第一信號及一第二信號控制，其中該等第一及第二信號具有根據該工作週期命令調整之一工作週期。
  17. 一種系統，其包含： 一記憶體； 一處理器，其耦合至該記憶體；以及 一無線介面，其用以允許該處理器與另一裝置通訊，其中該處理器包括一電壓調節器，該電壓調節器包含： 一低頻寬回授路徑，其用以在一穩態期間控制一輸出供應電壓相對於一第一參考電壓之調節； 一高頻寬回授路徑，其用以在該輸出供應電壓跨越一第二閾值時控制該輸出供應電壓之調節，其中該第二閾值低於該第一閾值；以及 一控制器，其用以經由一多工器促進從該高頻寬回授路徑到該低頻寬回授路徑之轉變以旁通該控制器之一前饋路徑。
  18. 如請求項17之系統，其中該控制器係一第一控制器，其中該控制器是用以接收該輸出供應電壓與該第一參考之間的一誤差之一數位表示型態，並且用以產生一工作週期命令，其中該工作週期命令是用以指示一第二控制器去調整被用於調整該輸出供應電壓之一信號之一工作週期。
  19. 如請求項18之系統，其中該處理器包含： 一暫存器以儲存要被加至該工作週期命令之一偏移量，其中該偏移量係於該輸出供應電壓跨越該第二閾值之前被加至該工作週期； 一計數器以隨著該輸出供應電壓與該第一閾值之間的該誤差減小而降低該偏移量；以及 邏輯以在該偏移量接近於零時允許該前饋路徑之一輸出通過該多工器至該第一控制器之一積分路徑。
  20. 如請求項18之系統，其中該低頻寬回授路徑及該高頻寬回授路徑包含具有一高側開關及一低側開關之一橋接器，其中該高側開關及該低側開關可由一第一信號及一第二信號控制，其中該等第一及第二信號具有根據該工作週期命令調整之一工作週期。
TW110128190A 2020-09-01 2021-07-30 無縫式非線性電壓調節控制至線性控制之設備及方法 TW202215788A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/009,661 2020-09-01
US17/009,661 US11658570B2 (en) 2020-09-01 2020-09-01 Seamless non-linear voltage regulation control to linear control apparatus and method

Publications (1)

Publication Number Publication Date
TW202215788A true TW202215788A (zh) 2022-04-16

Family

ID=80357545

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110128190A TW202215788A (zh) 2020-09-01 2021-07-30 無縫式非線性電壓調節控制至線性控制之設備及方法

Country Status (3)

Country Link
US (1) US11658570B2 (zh)
CN (1) CN114204810A (zh)
TW (1) TW202215788A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11409312B1 (en) 2019-04-24 2022-08-09 Renesas Electronics America Inc. Non-linear load line for a multiphase voltage regulator
US11589610B2 (en) 2019-12-15 2023-02-28 Shaheen Innovations Holding Limited Nicotine delivery device having a mist generator device and a driver device
US11666713B2 (en) 2019-12-15 2023-06-06 Shaheen Innovations Holding Limited Mist inhaler devices
US11730191B2 (en) 2019-12-15 2023-08-22 Shaheen Innovations Holding Limited Hookah device
EP3996270A1 (de) * 2020-11-10 2022-05-11 Wobben Properties GmbH Verfahren zum steuern eines stromrichters
US20230188901A1 (en) * 2021-12-15 2023-06-15 Shaheen Innovations Holding Limited Apparatus for transmitting ultrasonic waves
US20230188900A1 (en) * 2021-12-15 2023-06-15 Shaheen Innovations Holding Limited Microchip for driving a resonant circuit
US11967968B2 (en) * 2022-01-28 2024-04-23 Texas Instruments Incorporated Apparatus and method of over-current limit for multi-channel digital-to-analog converters

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952194B2 (en) * 2001-10-26 2011-05-31 Intel Corporation Silicon interposer-based hybrid voltage regulator system for VLSI devices
US7626369B2 (en) * 2003-09-25 2009-12-01 Nxp B.V. Switch mode power converter
US20050242791A1 (en) * 2004-04-30 2005-11-03 Intel Corporation High-speed, dual-loop push-pull voltage regulator
US7492134B2 (en) * 2004-07-02 2009-02-17 Primarion, Inc. Multiphase power regulator with load adaptive phase control
US7521907B2 (en) * 2006-03-06 2009-04-21 Enpirion, Inc. Controller for a power converter and method of operating the same
US8294441B2 (en) * 2006-11-13 2012-10-23 Decicon, Inc. Fast low dropout voltage regulator circuit
US20080157740A1 (en) * 2006-12-18 2008-07-03 Decicon, Inc. Hybrid low dropout voltage regulator circuit
US7622820B1 (en) * 2007-03-16 2009-11-24 Aleksandar Prodic Switch-mode power supply (SMPS) with auto-tuning using limit-cycle oscillation response evaluation
US8330529B1 (en) * 2010-01-28 2012-12-11 Xilinx, Inc. Voltage regulator
US20120319478A1 (en) * 2011-06-20 2012-12-20 Volterra Semiconductor Corporation Dc to dc converter with ripple cancellation
US9069365B2 (en) * 2012-02-18 2015-06-30 R2 Semiconductor, Inc. DC-DC converter enabling rapid output voltage changes
US8611459B2 (en) * 2012-02-29 2013-12-17 Crestcom, Inc. Transmitter linearized using look-up table with unadaptable data and method therefor
CN105103426B (zh) * 2013-04-11 2018-01-26 瑞典爱立信有限公司 在电压调节的开关模式电源中的电压下降控制
US9244473B2 (en) * 2013-05-08 2016-01-26 Intersil Americas LLC Current ramping during multiphase current regulation
US9793804B2 (en) * 2014-10-23 2017-10-17 Qualcomm Incorporated Circuits and methods for controlling a three-level buck converter
US9785222B2 (en) * 2014-12-22 2017-10-10 Qualcomm Incorporated Hybrid parallel regulator and power supply combination for improved efficiency and droop response with direct current driven output stage attached directly to the load
US9684325B1 (en) * 2016-01-28 2017-06-20 Qualcomm Incorporated Low dropout voltage regulator with improved power supply rejection
US10175655B2 (en) * 2017-03-17 2019-01-08 Intel Corporation Time-to-digital converter
US10635124B2 (en) * 2017-04-11 2020-04-28 Intel Corporation Adaptive digital controller including linear and non-linear control mechanism
US11340641B2 (en) * 2018-11-07 2022-05-24 Mediatek Inc. Hybrid voltage regulator using bandwidth suppressed series regulator and associated voltage regulating method
US11163327B2 (en) * 2019-11-18 2021-11-02 International Business Machines Corporation Digitally assisted low dropout (LDO) voltage regulator

Also Published As

Publication number Publication date
US11658570B2 (en) 2023-05-23
CN114204810A (zh) 2022-03-18
US20220069703A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
US11658570B2 (en) Seamless non-linear voltage regulation control to linear control apparatus and method
US20170031419A1 (en) Efficient integrated switching voltage regulation
US10976764B2 (en) Differential to single-ended high bandwidth compensator
US11205962B2 (en) Real-time switching period estimation apparatus and method
US11444532B2 (en) Non-linear clamp strength tuning method and apparatus
US11728731B2 (en) Accurate load current sensing apparatus and method
US11757357B2 (en) Hybrid digital linear and switched capacitor voltage regulator
US11742754B2 (en) Enhanced constant-on-time buck intellectual property apparatus and method
US11537375B2 (en) Digitally coordinated dynamically adaptable clock and voltage supply apparatus and method
US11474547B2 (en) Apparatus and method of balancing input power from multiple sources
WO2022132262A1 (en) Dual loop voltage regulator
US11336270B2 (en) Fuse-less self-start controller
CN115378253A (zh) 计算型电流传感器
WO2022060503A1 (en) Dual-folded boot-strap based buck-boost converter
KR20220040376A (ko) 프로세서 피크 전류 제어 장치 및 방법
US20210152090A1 (en) Stacked buck converter with inductor switching node pre-charge and conduction modulation control
US20210208656A1 (en) Digital linear regulator clamping method and apparatus
TW202215200A (zh) 統合的保持及喚醒箝位之設備及方法
US20240154526A1 (en) Maximum frequency adjustment control for a switched capacitor power converter