BR112017000141B1 - Sistema, aparelho e método para gerenciar uma pluralidade de trilhos de potência - Google Patents

Sistema, aparelho e método para gerenciar uma pluralidade de trilhos de potência Download PDF

Info

Publication number
BR112017000141B1
BR112017000141B1 BR112017000141-1A BR112017000141A BR112017000141B1 BR 112017000141 B1 BR112017000141 B1 BR 112017000141B1 BR 112017000141 A BR112017000141 A BR 112017000141A BR 112017000141 B1 BR112017000141 B1 BR 112017000141B1
Authority
BR
Brazil
Prior art keywords
power
processors
rails
power rail
rail
Prior art date
Application number
BR112017000141-1A
Other languages
English (en)
Other versions
BR112017000141A2 (pt
Inventor
Hee Jun Park
Yuancheng Christopher Pan
Christopher Kong Yee Chun
Original Assignee
Qualcomm Incorporated
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Incorporated filed Critical Qualcomm Incorporated
Publication of BR112017000141A2 publication Critical patent/BR112017000141A2/pt
Publication of BR112017000141B1 publication Critical patent/BR112017000141B1/pt

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00Circuit arrangements for dc mains or dc distribution networks
    • H02J1/08Three-wire systems; Systems having more than three wires
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00Circuit arrangements for dc mains or dc distribution networks
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/28Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00Circuit arrangements for dc mains or dc distribution networks
    • H02J1/10Parallel operation of dc sources
    • H02J1/102Parallel operation of dc sources being switching converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00Circuit arrangements for ac mains or ac distribution networks
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Supply And Distribution Of Alternating Current (AREA)

Abstract

Trata-se do gerenciamento de trilhos de potência, que inclui: uma pluralidade de trilhos de potência, sendo que cada trilho de potência é acoplado a pelo menos uma fonte de alimentação e é configurado para apoiar uma pluralidade de cargas configuradas de maneira semelhante; e um controlador de trilho de potência configurado para unir e separar a pluralidade de trilhos de potência com base no consumo de potência total da pluralidade de cargas configuradas de maneira semelhante. O gerenciamento do trilho de potência determina, ainda, o modo de trilho de potência ótimo (unir/separar) com base na carga atual de cada trilho e ajusta a política de escalonamento de tensão e relógio dinâmico, alocação de carga de trabalho em cada núcleo e gerenciamento do estrangulamento/limite de desempenho de acordo com o modo de trilho de potência.

Description

ANTECEDENTES CAMPO
[0001] Esta invenção refere-se ao controle de trilho de potência dinâmica e, mais especificamente, à união e separação da potência alimentada à pluralidade de trilhos de potência.
ANTECEDENTES
[0002] Circuitos integrados têm se tornado cada vez mais complexos. Assim, um circuito integrado único pode incluir um grande número de processadores. Além disso, a corrente de pico por processador também tem aumentado. Consequentemente, múltiplos trilhos de potência podem ser usados para alimentar diferentes tipos de processadores.
DESCRIÇÃO RESUMIDA
[0003] A presente invenção proporciona o controle e gerenciamento dinâmicos dos múltiplos trilhos de potência, incluindo-se tarefas tais como controle de união e separação de trilho de potência, controle de retroalimentação de tensão, controle de tensão de saída, controle de escalonamento de tensão e frequência de relógio dinâmico (DCVS) e controle de migração de tarefa.
[0004] Em uma modalidade, é revelado um sistema de gerenciamento do trilho de potência. O sistema inclui: uma pluralidade de trilhos de potência, sendo que cada trilho de potência é acoplado a pelo menos uma fonte de alimentação e é configurado para apoiar uma pluralidade de cargas configuradas de maneira semelhante; e um controlador de trilho de potência configurado para unir e separar a pluralidade de trilhos de potência com base no consumo de potência total da pluralidade de cargas configuradas de maneira semelhante.
[0005] Em outra modalidade, é revelado um aparelho para gerenciamento de uma pluralidade de trilhos de potência. O aparelho inclui: um meio para acoplar uma pluralidade de cargas configuradas de maneira semelhante a pelo menos uma fonte de alimentação através de cada trilho de potência da pluralidade de trilhos de potência; e um meio para unir e separar a pluralidade de trilhos de potência com base no consumo de potência total da pluralidade de cargas configuradas de maneira semelhante.
[0006] Em outra modalidade, ainda, é revelado um método de gerenciamento de uma pluralidade de trilhos de potência. O método inclui: acoplar uma pluralidade de cargas configuradas de maneira semelhante a pelo menos uma fonte de alimentação através de cada trilho de potência da pluralidade de trilhos de potência; e unir e separar a pluralidade de trilhos de potência com base no consumo de potência total da pluralidade de cargas configuradas de maneira semelhante.
[0007] Outros recursos e vantagens da presente invenção devem ser evidentes a partir da presente descrição que ilustra, a título de exemplo, aspectos da invenção.
BREVE DESCRIÇÃO DAS FIGURAS
[0008] Os detalhes da presente invenção, tanto em relação à estrutura quanto à operação da mesma, podem ser obtidos em parte através do estudo das figuras adicionais anexas, nas quais algarismos de referência semelhantes se referem a partes semelhantes, e nas quais:
[0009] A Figura 1 é um diagrama de blocos funcionais que ilustra um sistema de gerenciamento de trilho de potência dinâmica de acordo com uma modalidade da presente invenção;
[0010] A Figura 2 é um diagrama de fluxo que ilustra um processo de união e separação de trilho de acordo com uma modalidade da presente invenção; e
[0011] A Figura 3 é uma vista parcial do sistema de gerenciamento de trilho de potência dinâmica destacando-se a porção envolvida no processo de união e separação de tensão de acordo com uma modalidade da presente invenção.
DESCRIÇÃO DETALHADA
[0012] Conforme mencionado acima, um circuito integrado pode incluir um grande número de processadores. Assim, múltiplos trilhos de potência podem ser usados para alimentar os processadores. Com a presença de múltiplos trilhos de potência, sistemas e métodos de controle de trilho de potência dinâmica e gerenciamento são desejáveis.
[0013] Determinadas modalidades conforme descritas no presente documento proporcionam um controle e gerenciamento dinâmico dos múltiplos trilhos de potência, incluindo-se tarefas tais como controle de união e separação de trilho de potência, controle de retroalimentação de tensão, controle de tensão de saída, controle de escalonamento de tensão e frequência de relógio dinâmico (DCVS) e controle de migração de tarefa. Após ler essa descrição, será evidente como implantar a invenção em várias implantações e aplicações. Embora várias implantações da presente invenção sejam descritas no presente documento, entende-se que essas implantações são apresentadas apenas a título de exemplo, e sem limitação. Como tal, essa descrição detalhada de várias implantações não deve ser interpretada como limitante do escopo ou amplitude da presente invenção.
[0014] A Figura 1 é um diagrama de blocos funcionais que ilustra um sistema de gerenciamento de trilho de potência dinâmica 100 de acordo com uma modalidade da presente invenção. O sistema de gerenciamento de trilho de potência dinâmica 100 compreende um controlador de trilho de potência 102 e um comutador de transistor de efeito de campo (FET) 104 usado para o controle de união e separação de trilho de potência. O controlador de trilho de potência 102 opera em conjunto com um circuito integrado de gerenciamento de potência (PMIC) 110. Em outras modalidades do controle de união e separação de trilho de potência, elemento (s) além de um comutador de FET, tais como um comutador mecânico, podem ser usados. Embora a Figura 1 mostre apenas um comutador, visto que há apenas dois trilhos de potência, quando mais de dois trilhos de potência são envolvidos, múltiplos comutadores são usados para controlar múltiplos trilhos de potência.
[0015] Na modalidade ilustrada da Figura 1, o PMIC 110 inclui, dentre outros elementos, uma pluralidade de fontes de alimentação de modo comutador (SMPS) 120, 122, 124, 126 configuradas para alimentar potência a uma pluralidade de cargas que é reunida em agrupamentos (por exemplo, Agrupamento A e Agrupamento B) sendo que cada agrupamento inclui um grupo de processadores configurados de maneira semelhante (por exemplo, Núcleo-al a Núcleo-a4 para o Agrupamento A e Núcleo-bl a Núcleo-b4 para o Agrupamento B). O Agrupamento A é acoplado a um primeiro trilho de potência (Trilho de Potência A) 130, enquanto o Agrupamento B é acoplado a um segundo trilho de potência (Trilho de Potência B) 132. Assim, em uma modalidade, uma pluralidade de cargas configuradas de maneira semelhante é acoplada a cada trilho de potência, em que o termo "cargas configuradas de maneira semelhante" se refere a cargas que são semelhantes em tamanho, potência ou outras características relevantes tais como taxa de transferência e potência de processamento. Além disso, o termo "cargas" pode se referir a qualquer tipo de cargas que incluem processadores, memórias, interfaces ou uma combinação de diferentes tipos de cargas.
[0016] Na modalidade ilustrada da Figura 1, o PMIC 110 aloca uma SMPS 120 para o primeiro trilho de potência 130, enquanto três SMPSs 122, 124, 126 são alocadas para o segundo trilho de potência 132. Consequentemente, em uma modalidade, o Núcleo-al ao Núcleo- a4 são configurados como processadores pequenos, enquanto o Núcleo-bl ao Núcleo-b4 são configurados como processadores grandes. Em uma arquitetura de computação heterogênea, processadores pequenos têm desempenho inferior e consumo de potência mais baixo em comparação com processadores grandes, que têm desempenho superior e consumo de potência mais alto. No exemplo da Figura 1, visto que o PMIC 110 aloca uma SMPS 120 para o primeiro trilho de potência 130 acoplado aos processadores pequenos e aloca três SMPSs 122, 124, 126 para o segundo trilho de potência 132 acoplado aos processadores grandes, os processadores grandes podem ser configurados como três maiores que os processadores pequenos em tamanho, quantidade de potência consumida, taxa de transferência, taxa de MIPS e/ou outros parâmetros relacionados.
[0017] Na modalidade ilustrada da Figura 1, os núcleos do Agrupamento A e do Agrupamento B, o controlador de trilho de potência 102, os trilhos de potência 130, 132 e o comutador 104 residem, todos, em um sistema em chip (SoC) 170 e as SMPSs 120 a 126 residem dentro do PMIC 110. Em uma modalidade alternativa, o controlador de trilho de potência 102, os trilhos de potência 130, 132 e o comutador 104 podem ser incluídos no PMIC 110 ou em uma placa-mãe como elementos separados. Em outra modalidade alternativa, o controlador de trilho de potência 102 pode ser implantado em um software que é executado, por exemplo, em um dos núcleos de SoC 170.
[0018] A Figura 2 é um diagrama de fluxo 200 que ilustra um processo de união e separação de trilho de acordo com uma modalidade da presente invenção. O processo de união e separação de trilho recebe informações das cargas acopladas aos trilhos de potência em relação a determinadas condições de entrada que incluem a carga atual de cada agrupamento e determina o modo de trilho (isto é, unir ou separar), na etapa 210, e gera/executa controles de saída (por exemplo, modo de trilho, controle DCVS, controle de tarefa, controle de tensão e controle de medidor de corrente digital (DCM)/redução de potência de núcleo (CPR)), nas etapas 220 a 252. As etapas 210 a 252 do processo ilustram vários controles de saída gerados e executados de acordo com as condições de entrada. Na etapa 212, o controlador de trilho de potência 102 determina se a condição de entrada precisa de uma alteração no modo de separação. Se nenhuma alteração for requerida, o processo retornará à etapa 210. Caso contrário, se a alteração no modo de separação for requerida, o controlador de trilho de potência 102 determinará, na etapa 214, se os trilhos de potência devem ser separados ou unidos. Se a condição de entrada precisar de uma união dos trilhos de potência, as etapas 220 a 232 serão realizadas, caso contrário se a condição de entrada precisar de uma separação dos trilhos de potência, as etapas 240 a 252 serão realizadas.
Figure img0001
Figure img0002
TABELA 1
[0019] A Tabela 1 mostrada acima resume os vários controles de saída gerados e executados pelo controlador de trilho de potência 102 de acordo com as condições de entrada. Na modalidade mostrada na Tabela 1, os controles de saída são gerados supondo-se que as cargas do agrupamento A são processadores pequenos, enquanto as cargas do agrupamento B são processadores grandes. Entretanto, em outras modalidades, os processadores do agrupamento A e do agrupamento B podem ser configurados de maneira diferente. De acordo com a terceira fileira da Tabela 1, quando a Carga do Agrupamento A está abaixo de um Limiar A predefinido e a Carga do Agrupamento B está abaixo de outro Limiar B predefinido, os controles de saída são definidos pelo controlador de trilho de potência 102 como segue: separar os trilhos de potência e controlar os mesmos separadamente usando-se uma linha de controle de união/separação de trilho 144; separar o controle de frequência e tensão 142 para cada agrupamento; nenhuma migração de tarefas pelo controle de migração de tarefa 146; separar o laço de retroalimentação de tensão 160, 162 para cada trilho de potência; separar o laço de redução de potência 150 para cada agrupamento; e separar a retroalimentação de potência medida 148 por processador. A carga pode ser medida em corrente ou potência com medidores de corrente/potência incorporador no SoC 170 ou pode ser estimada com base na frequência, tensão e/ou temperatura de operação. Em um exemplo mostrado na Figura 1, a Carga do Agrupamento A consiste em quatro processadores pequenos, enquanto a Carga do Agrupamento B consiste em quatro processadores grandes, o consumo de potência total da Carga do Agrupamento A varia de 0 a 3 W, a Carga do Agrupamento B varia de 0 a 12 W e a Carga do Agrupamento A+B varia de 0 a 15 W. Além disso, supondo-se que uma SMPS está conectada ao Trilho de Potência A e três SMPSs estão conectadas ao Trilho de Potência B (conforme mostrado na Figura 1), o Limiar A é definido para aproximadamente 3,5 W, o Limiar B é definido a aproximadamente 10,5 W e o Limiar AB é definido a aproximadamente 14 W. Conforme mencionado acima, o controlador de trilho de potência 102 recebe as condições de entrada acima e gera controles de saída.
[0020] De acordo com a quarta fileira da Tabela 1, quando a Carga do Agrupamento A está abaixo de um Limiar A predefinido e a Carga do Agrupamento B está acima de um Limiar B predefinido, enquanto a Carga do Agrupamento A+B está abaixo de outro Limiar AB predefinido, os controles de saída são definidos como segue: unir os trilhos de potência e controlar os mesmos como um; os processadores do agrupamento B cancelam a tensão dos trilhos de potência unidos (isto é, os processadores do agrupamento B controlam a tensão do trilho unido e impedem que os processadores do agrupamento A controlem a tensão do trilho unido), enquanto os processadores do agrupamento A ajustam a frequência para a tensão de trilho no trilho unido; o controle de migração de tarefas pode incluir migrações de tarefas dentro dos processadores do agrupamento A (por exemplo, em vez que espalhar as tarefas entre os quatro núcleos do agrupamento A, migrar as tarefas para um ou dois núcleos de modo que os núcleos restantes possam ter a potência desativada) ou migração dos processadores do agrupamento A para os processadores do agrupamento B, se necessário; um laço de retroalimentação de tensão combinado para o trilho de potência unido; um laço de redução de potência de núcleo (CPR) combinado para todos os agrupamentos. A CPR detecta a margem de tensão restante em cada trilho em tempo real e realiza a regularização de granularidade da tensão de alimentação para redução de potência.
[0021] De acordo com a quinta fileira da Tabela 1, quando a Carga do Agrupamento A está abaixo de um Limiar A predefinido e a Carga do Agrupamento B está acima de um Limiar B predefinido, enquanto a Carga do Agrupamento A+B também está acima de outro Limiar AB predefinido, os controles de saída são definidos como segue: unir os trilhos de potência e controlar os mesmos como um; os processadores do agrupamento B cancelam a tensão, enquanto a potência para o processadores do agrupamento A é desativada; o controle de migração de tarefas pode incluir migrações de todas as tarefas dentro dos processadores do agrupamento A que migram para os processadores do agrupamento B; um laço de retroalimentação de tensão combinado para o trilho de potência unido; laço de CPR combinado para todos os agrupamentos; e um gerenciamento de limite de Medidor de Corrente Digital (DCM). O gerenciamento de limite de DCM mede ou estima a corrente de cada trilho e protege a fonte de alimentação de uma corrente de pico alta limitando-se temporariamente o desempenho do núcleo ou a quantidade de carga.
[0022] De acordo com a sexta fileira da Tabela 1, quando a Carga do Agrupamento A está significativamente abaixo de um Limiar A predefinido (carga muito leve) e a Carga do Agrupamento B também está significativamente abaixo de outro Limiar B predefinido (carga muito leve), os controles de saída são definidos como segue: unir os trilhos de potência e controlar os mesmos como um; uma mesma tensão de operação baixa é definida para todos os agrupamentos; o controle de migração de tarefas pode incluir a alocação de tarefas para processadores dos agrupamentos A e B de acordo com demandas de desempenho; um laço de retroalimentação de tensão combinado para o trilho de potência unido; e um laço de CPR combinado para todos os agrupamentos. Em uma modalidade, a carga está "significativamente abaixo" se for pelo menos 50 vezes menor que os Limiares A ou B predefinidos. Assim, no exemplo acima o no qual o Limiar A é 3,5 W e o Limiar B é 10,5 W, uma Carga do Agrupamento A seria uma carga muito leve se a mesma estivesse abaixo de cerca de 0,07 W (ou 70 mW) e uma Carga do Agrupamento B seria uma carga muito leve se a mesma estivesse abaixo de cerca de 0,21 W (ou 210 mW).
[0023] Retornando-se à Figura 2 em relação ao processo de união e separação de trilho, se o controlador de trilho de potência 102 determinar a união dos trilhos de potência, as etapas 220 a 232 serão realizadas. Na etapa 220, o controlador de trilho de potência 102 migra as tarefas para outros processadores ou agrupamentos conforme necessário, dependendo dos níveis da carga dos agrupamentos. Por exemplo, quando a Carga do Agrupamento A está abaixo de um Limiar A predefinido e a Carga do Agrupamento B está acima de um Limiar B predefinido, enquanto a Carga do Agrupamento A+B está abaixo de outro Limiar AB predefinido, as tarefas serão migradas para dentro dos processadores do agrupamento A ou migradas dos processadores do agrupamento A para os processadores do agrupamento B, conforme necessário. Em outro exemplo, quando a Carga do Agrupamento A está abaixo de um Limiar A predefinido e a Carga do Agrupamento B está acima de um Limiar B predefinido, enquanto a Carga do Agrupamento A+B também está acima de outro Limiar AB predefinido, todas as tarefas dentro dos processadores do agrupamento A são migradas para os processadores do agrupamento B. Em um exemplo adicional, quando tanto a Carga do Agrupamento A quanto a Carga do Agrupamento B são muito leves, a migração de tarefa pode não ser necessária, mas o controlador de trilho de potência 102 pode determinar sobre a necessidade de migração de tarefas de acordo com as demandas de desempenho dos processadores.
[0024] Uma vez que as tarefas sejam migradas de maneira apropriada, os relógios que acionam os processadores dos agrupamentos são temporariamente fechados pelo controlador de trilho de potência 102, na etapa 222, para pausar todos os processos que são executados nos processadores de modo que os processadores parem uma vez que as instruções de corrente são concluídas. O controlador de trilho de potência 102 une as tensões dos trilhos de potência nas etapas 224, 226, 228. A tensão-alvo ou de referência de um trilho de potência é definida para ser a mesma tensão do outro trilho de potência, na etapa 224. Por exemplo, referindo-se à Figura 1, a tensão-alvo do Trilho de Potência A 130 é definida como a mesma tensão do Trilho de Potência B 132. O processo então espera, na etapa 226, até que a tensão no Trilho de Potência A 130 seja igual à tensão no Trilho de Potência B 132. Na etapa 228, o comutador de FET 104 é ligado para unir os trilhos de potência. A união das tensões nos trilhos de potência conforme descrito acima envolve um controle de retroalimentação de tensão que usa a linha 140, 160, 162 mostrada na Figura 1.
[0025] A Figura 3 é uma vista alternativa do sistema de gerenciamento de trilho de potência dinâmica 100 que destaca porções do sistema 100 envolvidas no processo de união e separação de tensão, bem como no processo de retroalimentação de tensão, de acordo com uma modalidade da presente invenção. Na modalidade ilustrada da Figura 3, os Núcleo-al a Núcleo-aN (N número de núcleos) são agrupados no agrupamento A que é acoplado ao Trilho de Potência A, e os Núcleo-bl a Núcleo-bM (M número de núcleos) são agrupados no agrupamento B que é acoplado ao Trilho de Potência B. As SMPS Al a SMPS Ax (x número de SMPSs) são agrupadas no grupo de fonte de alimentação A (PS A) que alimenta o Trilho de Potência A, enquanto as SMPS Bl a SMPS By (y número de SMPSs) são agrupadas no grupo de fonte de alimentação B (PS B) que alimenta o Trilho de Potência B.
[0026] Antes da união dos trilhos de potência, os níveis de potência do Trilho de Potência A e do Trilho de Potência B são gerenciados separadamente pelo controlador de trilho de potência 102. O ponto de detecção de tensão de um laço de retroalimentação de tensão para o Trilho de Potência A está no ponto A, enquanto o ponto de detecção de tensão de um laço de retroalimentação de tensão para o Trilho de Potência B está no ponto B. O laço de retroalimentação de tensão é parte do PMIC 110 que detecta o nível de tensão em um ponto específico (por exemplo, ponto A ou B na Figura 3) e retroalimenta a tensão detectada para cada fonte de alimentação (por exemplo, SMPS) que ajusta a tensão de saída para manter uma tensão- alvo no ponto específico. Quando os trilhos de potência estão para ser unidos, a tensão-alvo do Trilho de Potência A é definida para ser igual à tensão do Trilho de Potência B (etapa 224) e o processo espera até que a tensão no Trilho de Potência A seja igual à tensão no Trilho de Potência B (etapa 226). Uma vez que a tensão no Trilho de Potência A é igual à tensão no Trilho de Potência B, o comutador de FET 104 é ligado para unir os trilhos de potência (etapa 228). Em outras modalidades, a configuração do comutador de FET 104 pode incluir ter múltiplos comutadores de FET pequenos em paralelo durante o processo de união de trilho de potência no qual um ou alguns dos comutadores de FET pequenos são ligados a qualquer momento de modo que a união ocorra gradualmente sem quaisquer picos de corrente. O laço de retroalimentação de tensão é, então unido (etapa 230) com o uso de um multiplexador analógico 300 (ou outros mecanismos de comutação; um multiplexador 2 a 1 é mostrado) para mover o ponto de detecção para PS A do ponto A ao ponto B. Assim, o laço de retroalimentação de tensão para as fontes de alimentação PS A (SMPS Al a SMPS An) são unidos ao laço de retroalimentação de tensão para as fontes de alimentação de PS B (SMPS Bl a SMPS Bn). As fontes de alimentação PS A agora ajustam o nível de tensão do Trilho de Potência A para ser igual à tensão do Trilho de Potência B com base na tensão recém-detectada (no ponto B).
[0027] Voltando-se novamente à Figura 2, uma vez que os trilhos de potência são unidos, os laços de retroalimentação tais como o laço de retroalimentação de tensão, o laço de retroalimentação de CPR (usado para regularizar a potência do núcleo) e o laço de retroalimentação de DCM também são unidos, na etapa 230. Conforme mencionado acima, os laços de retroalimentação de CPR e DCM são combinados para todos os agrupamentos. O fechamento de relógio de núcleo é encerrado e a operação do núcleo é retomada, na etapa 232.
[0028] As etapas 240 a 252 mostram o processo de separação de trilho de potência realizado pelo controlador de trilho de potência 102 que deve ser o inverso do processo de união descrito nas etapas 220 a 232. As com o resultado da consulta realizada na etapa 214, se a condição de entrada precisar de uma separação dos trilhos de potência, as etapas 240 a 252 serão realizadas. O controlador de trilho de potência 102 fecha temporariamente os relógios que acionam os processadores dos agrupamentos com o uso da linha 150 (na Figura 1), na etapa 240, para pausar todos os processos que são executados nos processadores de modo que os processadores parem uma vez que as instruções de corrente são concluídas. Na etapa 242, o controlador de trilho de potência 102 desliga o comutador de FET 104 para separar os trilhos de potência A e B. O controlador de trilho de potência 102 também notifica as lógicas de controle de retroalimentação de tensão, DVCS, CPR, DCM sobre a separação dos trilhos de potência, na etapa 244. As SMPSs começarão, então, a acionar uma tensão diferente para cada trilho de potência. Na etapa 246, o controlador de trilho de potência 102 (1) espera por uma determinada quantidade de tempo para que os trilhos de potência sejam adaptados a alguns valores-alvo ou (2) detecta tensões periodicamente e espera até que o sensor indique os valores-alvo.
[0029] No exemplo mostrado na Figura 3, antes dos trilhos de potência serem separados, os níveis de potência do Trilho de Potência A e do Trilho de Potência B são gerenciados juntos. O ponto de detecção de tensão de um laço de retroalimentação de tensão tanto para o Trilho de Potência A quanto para o Trilho de Potência B está no ponto B. Os trilhos de potência são, então, separados desligando- se o comutador de FET 104 (etapa 242) e definindo-se as tensões-alvo do Trilho de Potência A e do Trilho de Potência B separadamente (etapa 244). Além disso, os o processo espera até que cada trilho de potência seja adaptado a uma tensão-alvo definida (etapa 246). Durante esse período, o controlador de trilho de potência 102 controla o multiplexador analógico 300 (ou qualquer outro mecanismo de comutação) para comutar o ponto de detecção de tensão para PS A do ponto B de volta ao ponto A. Assim, o laço de retroalimentação de tensão para as fontes de alimentação PS A (SMPS A1 a SMPS An) é separado com o ponto de detecção de retroalimentação no ponto A. O laço de retroalimentação de tensão para as fontes de alimentação de PS B é mantido com o ponto de detecção de retroalimentação no ponto B. Assim, na Figura 3, a linha de detecção 360 é semelhante à linha de detecção 160 na Figura 1 e a linha de detecção 362 é semelhante à linha de detecção 162 na Figura 1. Em outras modalidades, o comutador de FET 104 pode ser implantado como um conjunto de comutadores de FET paralelos. Cada um dos comutadores de FET paralelos tem um terminal de fonte conectado ao trilho de potência A e um terminal de fuga conectado ao trilho de potência B. Os portões dos comutadores de FET paralelos podem ser controlados individualmente. Como resultado, um método de união dos trilhos de potência A e B pode envolver ligar um primeiro comutador dentre os comutadores de FET paralelos, em seguida ligar um segundo comutador dentre os comutadores de FET paralelos e assim por diante, até que todos os comutadores de FET paralelos sejam ligados. Consequentemente, essa ligação gradual dos comutadores de FET paralelos impede picos de corrente visto que a resistência entre o trilho de potência A e o trilho de potência B pode diminuir ao longo do tempo à medida que comutadores de FET individuais são ligados.
[0030] Referindo-se novamente à Figura 2, uma vez que os trilhos de potência são separados, os laços de retroalimentação tais como o laço de retroalimentação de tensão, o laço de retroalimentação de CPR e o laço de retroalimentação de DCM também são separados, na etapa 248. O fechamento de relógio de núcleo é encerrado e a operação do núcleo é retomada, na etapa 250. Finalmente, as tarefas são migradas para outros processadores/agrupamentos, na etapa 252, conforme necessário.
[0031] Embora diversas modalidades da invenção sejam descritas acima, muitas variações da invenção são possíveis. Por exemplo, embora as modalidades ilustradas usem dois trilhos de potência com dois agrupamentos de cargas, qualquer número de trilhos de potência e agrupamentos de cargas pode ser usado. Além disso, os recursos das várias modalidades podem ser combinados de maneiras que diferem daquelas descritas acima. Ademais, para uma descrição clara e breve, muitas descrições dos sistemas e métodos foram simplificadas. Muitas descrições usam uma terminologia e estruturas de padrões específicos. Entretanto, os sistemas e métodos revelados são aplicáveis de maneira mais ampla.
[0032] Indivíduos versados observarão que os vários blocos e módulos ilustrativos descritos em conexão com as modalidades reveladas no presente documento podem ser implantados de várias formas. Alguns blocos e módulos foram descritos acima de maneira geral em termos da funcionalidade dos mesmos. Como tal funcionalidade é implantada depende das restrições de projeto impostas em um sistema geral. Indivíduos versados podem implantar a funcionalidade descrita de diversas maneiras para cada aplicação particular, mas tais decisões de implantação não devem ser interpretadas como um distanciamento do escopo da invenção. Além disso, o agrupamento de funções dentro de um módulo, bloco ou etapa é para facilitar a descrição. Funções ou etapas específicas podem ser movidas de um módulo ou bloco sem que se distancie da invenção.
[0033] Os vários módulos, componentes, etapas, unidades e blocos lógicos ilustrativos descritos em conexão com as modalidades reveladas no presente documento podem ser implantados ou realizados com um processador, tal como um processador de propósito geral, um processador de sinal digital (DSP), um circuito integrado específico para aplicação (ASIC), um arranjo de portas programável em campo (FPGA) ou outro dispositivo de lógica programável, lógica de transistor ou porta discreta, componentes de hardware discretos ou qualquer combinação dos mesmos projetada para realizar as funções descritas no presente documento. Um processador de propósito geral pode ser um microprocessador mas, alternativamente, o processador pode ser qualquer processador, controlador, microcontrolador ou máquina de estado. Um processador pode ser implantado, ainda, como uma combinação de dispositivos de computação, por exemplo, uma combinação de um DSP e um microprocessador, uma pluralidade de microprocessadores, um ou mais microprocessadores em conjunto com um núcleo de DSP ou qualquer outra configuração similar. Além disso, os circuitos que implantam as modalidades e módulos e blocos funcionais descritos no presente documento podem ser concretizados com o uso de vários tipos de transistor, famílias de lógica e metodologias de projeto.
[0034] A descrição acima das modalidades reveladas é fornecida para permitir que qualquer indivíduo versado na técnica fabrique ou use a invenção. Várias modificações a essas modalidades serão prontamente evidentes àqueles versados na técnica, e os princípios genéricos descritos no presente documento podem ser aplicados a outras modalidades sem que se distancie do espírito ou escopo da invenção. Assim, deve-se entender que a descrição e figuras apresentadas no presente documento representam atualmente modalidades preferencias da invenção e são, portanto, representativas da matéria que é amplamente contemplada pela presente invenção. Deve-se entender, ainda, que o escopo da presente invenção engloba completamente outras modalidades que possa se tornar óbvias àqueles versados na técnica e que o escopo da presente invenção é consequentemente limitado apenas pelas reivindicações anexas.

Claims (23)

1. Sistema de gerenciamento de trilho de potência (100) compreendendo: uma pluralidade de trilhos de potência (130, 132), cada trilho de potência acoplado a pelo menos uma fonte de alimentação (120, 122, 124, 126); um controlador de trilho de potência (102); e um comutador (104) acoplado à pluralidade de trilhos de potência (130, 132); o sistema de gerenciamento de trilho de potência (100) caracterizado por: a pluralidade de trilhos de potência (130, 132) ser configurada para apoiar uma pluralidade de cargas configuradas de maneira semelhante; em que o controlador de trilho de potência (102) é configurado para unir e separar a pluralidade de trilhos de potência (130, 132) com base no consumo total de potência da pluralidade de cargas configuradas de maneira semelhante, o que inclui cargas que são semelhantes em tamanho, potência, taxa de transferência e potência de processamento, em que a pluralidade de cargas configuradas de maneira semelhante é uma pluralidade de processadores de dimensões semelhantes, que é um dentre uma pluralidade de processadores pequenos ou uma pluralidade de processadores grandes, em que um processador grande é pelo menos três vezes maior que um processador pequeno em tamanho, quantidade de potência consumida, taxa de transferência e taxa de milhões de instruções por segundo, MIPS, em que a pluralidade de trilhos de potência (130, 132) compreende pelo menos um primeiro trilho de potência (130) e um segundo trilho de potência (132), o primeiro trilho de potência (130) acoplado à e suportando a pluralidade de processadores pequenos e o segundo trilho de potência (132) acoplado à e suportando a pluralidade de processadores grandes; e em que o controlador de trilho de potência (102) é configurado para abrir o comutador (104) para separar a pluralidade de trilhos de potência (130, 132) e para definir uma primeira tensão-alvo para o primeiro trilho de potência (130) e uma segunda tensão-alvo para o segundo trilho de potência (132), quando o consumo total de potência da pluralidade de processadores pequenos está abaixo de um primeiro valor limite e o consumo total de potência da pluralidade de processadores grandes está abaixo de um segundo valor limite.
2. Sistema de gerenciamento de trilho de potência (100), de acordo com a reivindicação 1, caracterizado por compreender adicionalmente um ponto de detecção acoplado ao dito cada trilho de potência e configurado para detectar a tensão do dito cada trilho de potência.
3. Sistema de gerenciamento de trilho de potência (100), de acordo com a reivindicação 2, caracterizado pelo controlador de trilho de potência (102) ser configurado para definir uma tensão-alvo única para a pluralidade de trilhos de potência (130, 132) quando os trilhos de potência da pluralidade são unidos.
4. Sistema de gerenciamento de trilho de potência (100), de acordo com a reivindicação 3, caracterizado por compreender adicionalmente um comutador (104) acoplado à pluralidade de trilhos de potência (130, 132), em que o controlador de trilho de potência (102) é configurado para fechar o comutador (104) para unir a pluralidade de trilhos de potência (130, 132) e para confirmar que as tensões na pluralidade de trilhos de potência (130, 132) alcançaram a tensão-alvo única com base nas tensões retroalimentadas a partir dos pontos de detecção da pluralidade de trilhos de potência (130 ,132).
5. Sistema de gerenciamento de trilho de potência (100), de acordo com a reivindicação 4, caracterizado por compreender adicionalmente um multiplexador configurado para comutar o ponto de detecção de um primeiro trilho de potência (130) da pluralidade de trilhos de potência (130, 132) para o ponto de detecção de um segundo trilho de potência (132) da pluralidade de trilhos de potência (130, 132) quando o primeiro e o segundo trilhos de potência são unidos.
6. Sistema de gerenciamento de trilho de potência (100), de acordo com a reivindicação 1, caracterizado pelo controlador de trilho de potência (102) ser configurado para migrar tarefas que são executadas na pluralidade de processadores pequenos para a pluralidade de processadores grandes, quando o consumo total de potência da pluralidade de processadores pequenos está abaixo de um primeiro valor limite, o consumo total de potência da pluralidade de processadores grandes está acima de um segundo valor limite e o consumo total de potência de processadores pequenos e grandes combinados está acima de um terceiro valor limite combinado.
7. Sistema de gerenciamento de trilho de potência (100), de acordo com a reivindicação 1, caracterizado pelo controlador de trilho de potência (102) ser configurado para migrar tarefas que são executadas na pluralidade de processadores pequenos para uma dentre a pluralidade de processadores pequenos ou a pluralidade de processadores grandes, conforme necessário, quando o consumo total de potência da pluralidade de processadores pequenos está abaixo de um primeiro valor limite, o consumo total de potência da pluralidade de processadores grandes está acima de um segundo valor limite, mas o consumo total de potência de processadores pequenos e grandes combinados está abaixo de um terceiro valor limite combinado.
8. Sistema de gerenciamento de trilho de potência (100), de acordo com a reivindicação 1, caracterizado pelo controlador de trilho de potência (102) ser configurado para realizar escalonamento de tensão e relógio dinâmico, DCVS, quando os trilhos de potência da pluralidade são unidos, em que a pluralidade de processadores pequenos ajusta sua frequência para uma tensão-alvo única nos trilhos de potência unidos, enquanto a pluralidade de processadores grandes cancela a tensão-alvo única nos trilhos de potência unidos, quando o consumo total de potência da pluralidade de processadores pequenos está abaixo de um primeiro valor limite, o consumo total de potência da pluralidade de processadores grandes está acima de um segundo valor limite e o consumo total de potência de processadores pequenos e grandes combinados está abaixo de um terceiro valor limite combinado.
9. Sistema de gerenciamento de trilho de potência (100), de acordo com a reivindicação 1, caracterizado pelo controlador de trilho de potência (102) ser configurado para realizar DCVS quando os trilhos de potência da pluralidade são unidos, em que a pluralidade de processadores pequenos migra tarefas e tem sua potência desativada, enquanto a pluralidade de processadores grandes cancela uma tensão-alvo única nos trilhos de potência unidos, quando o consumo total de potência da pluralidade de processadores pequenos está abaixo de um primeiro valor limite, o consumo total de potência da pluralidade de processadores grandes está acima de um segundo valor limite e o consumo total de potência de processadores pequenos e grandes combinados está acima de um terceiro valor limite combinado.
10. Aparelho para gerenciar uma pluralidade de trilhos de potência (130, 132) compreendendo: meios para acoplar pelo menos uma fonte de alimentação (120, 122, 124, 126) através de cada trilho de potência da pluralidade de trilhos de potência (130, 132); meios para unir e separar a pluralidade de trilhos de potência (130, 132); e meios para comutar (104); o aparelho caracterizado por: os meios para acoplar serem meios para acoplar uma pluralidade de cargas configuradas de maneira semelhante a pelo menos uma fonte de alimentação (120, 122, 124, 126) através de cada trilho de potência da pluralidade de trilhos de potência (130, 132); os meios para unir e separar serem meios para unir e separar a pluralidade de trilhos de potência (130, 132) com base no consumo total de potência da pluralidade de cargas configuradas de maneira semelhante, o que inclui cargas que são semelhantes em tamanho, potência e outras características importantes incluindo taxa de transferência e potência de processamento, em que a pluralidade de cargas configuradas de maneira semelhante é uma pluralidade de processadores de dimensões semelhantes, que são um dentre uma pluralidade de processadores pequenos ou uma pluralidade de processadores grandes, em que um processador grande é pelo menos três vezes maior que um processador pequeno em tamanho, quantidade de potência consumida, taxa de transferência e taxa de milhões de instruções por segundo, MIPS, em que a pluralidade de trilhos de potência (130, 132) compreende pelo menos um primeiro trilho de potência (130) e um segundo trilho de potência (132), o primeiro trilho de potência (130) acoplado à e suportando a pluralidade de processadores pequenos e o segundo trilho de potência (132) acoplado à e suportando a pluralidade de processadores grandes; e os meios para comutar (104) serem meios para comutar (104) de forma acoplada à pluralidade de trilhos de potência (130, 132), em que os meios para unir e separar são configurados para abrir os meios para comutar (104) para separar a pluralidade de trilhos de potência (130, 132) e para definir uma primeira tensão-alvo para o primeiro trilho de potência (130) e uma segunda tensão-alvo para o segundo trilho de potência (132), quando o consumo total de potência da pluralidade de processadores pequenos está abaixo de um primeiro valor limite e o consumo total de potência da pluralidade de processadores grandes está abaixo de um segundo valor limite.
11. Aparelho, de acordo com a reivindicação 10, caracterizado por compreender adicionalmente meios para acoplar um ponto de detecção ao dito cada trilho de potência para detectar tensão do dito cada trilho de potência.
12. Aparelho, de acordo com a reivindicação 11, caracterizado por compreender adicionalmente meios para definir uma tensão-alvo única para a pluralidade de trilhos de potência (130, 132) quando os trilhos de potência da pluralidade são unidos.
13. Aparelho, de acordo com a reivindicação 12, caracterizado por compreender adicionalmente meios para unir a pluralidade de trilhos de potência (130, 132) e confirmar que as tensões na pluralidade de trilhos de potência (130, 132) alcançaram a tensão-alvo única com base nas tensões retroalimentadas a partir dos pontos de detecção da pluralidade de trilhos de potência (130, 132).
14. Aparelho, de acordo com a reivindicação 13, caracterizado pelos meios para comutar (104) serem configurados para comutar o ponto de detecção de um primeiro trilho de potência (130) da pluralidade de trilhos de potência (130, 132) para o ponto de detecção de um segundo trilho de potência (132) da pluralidade de trilhos de potência (130, 132).
15. Método (200) de gerenciamento de uma pluralidade de trilhos de potência (130, 132) caracterizado por compreender: acoplar uma pluralidade de cargas configuradas de maneira semelhante a pelo menos uma fonte de alimentação (120, 122, 124, 126) através de cada trilho de potência da pluralidade de trilhos de potência (130, 132); e unir e separar (214) a pluralidade de trilhos de potência (130, 132) com base no consumo total de potência da pluralidade de cargas configuradas de maneira semelhante, o que inclui cargas que são semelhantes em tamanho, potência e outras características importantes incluindo taxa de transferência e potência de processamento, em que a pluralidade de cargas configuradas de maneira semelhante é uma pluralidade de processadores de dimensões semelhantes, que são um dentre uma pluralidade de processadores pequenos ou uma pluralidade de processadores grandes, em que um processador grande é pelo menos três vezes maior que um processador pequeno em tamanho, quantidade de potência consumida, taxa de transferência e taxa de milhões de instruções por segundo, MIPS, em que a pluralidade de trilhos de potência (130, 132) compreende pelo menos um primeiro trilho de potência (130) e um segundo trilho de potência (132), o primeiro trilho de potência (130) acoplado à e suportando a pluralidade de processadores pequenos e o segundo trilho de potência (132) acoplado à e suportando a pluralidade de processadores grandes; e abrir um comutador (104) para separar a pluralidade de trilhos de potência (130, 132) e definir uma primeira tensão-alvo para o primeiro trilho de potência (130) e uma segunda tensão-alvo para o segundo trilho de potência (132), quando o consumo total de potência da pluralidade de processadores pequenos está abaixo de um primeiro valor limite e o consumo total de potência da pluralidade de processadores grandes está baixo de um segundo valor limite.
16. Método (200), de acordo com a reivindicação 15, caracterizado por compreender adicionalmente acoplar um ponto de detecção ao dito cada trilho de potência para detectar a tensão do dito cada trilho de potência.
17. Método (200), de acordo com a reivindicação 16, caracterizado por compreender adicionalmente definir (224, 244) uma tensão-alvo única para a pluralidade de trilhos de potência (130, 132) quando os trilhos de potência da pluralidade são unidos.
18. Método (200), de acordo com a reivindicação 17, caracterizado por compreender adicionalmente unir (228) a pluralidade de trilhos de potência (130, 132) e confirmar (226) que as tensões na pluralidade de trilhos de potência (130, 132) alcançaram a tensão-alvo única com base nas tensões retroalimentadas a partir dos pontos de detecção da pluralidade de trilhos de potência (130, 132).
19. Método (200), de acordo com a reivindicação 18, caracterizado por compreender adicionalmente comutar o ponto de detecção de um primeiro trilho de potência (130) da pluralidade de trilhos de potência (130, 132) para o ponto de detecção de um segundo trilho de potência (132) da pluralidade de trilhos de potência (130, 132) quando o primeiro trilho de potência (130) e o segundo trilho de potência (132) são unidos.
20. Método (200), de acordo com a reivindicação 15, caracterizado por compreender adicionalmente migrar (220, 252) tarefas que são executadas na pluralidade de processadores pequenos para pluralidade de processadores grandes, quando o consumo total de potência da pluralidade de processadores pequenos está abaixo de um primeiro valor limite, o consumo total de potência da pluralidade de processadores grandes está acima de um segundo valor limite e o consumo total de potência de processadores pequenos e grandes combinados está acima de um terceiro valor limite combinado.
21. Método (200), de acordo com a reivindicação 15, caracterizado por compreender adicionalmente migrar (220, 252) tarefas que são executadas na pluralidade de processadores pequenos para uma dentre a pluralidade de processadores pequenos ou a pluralidade de processadores grandes, conforme necessário, quando o consumo total de potência da pluralidade de processadores pequenos está abaixo de um primeiro valor limite, o consumo total de potência da pluralidade de processadores grandes está acima de um segundo valor limite, mas o consumo total de potência de processadores pequenos e grandes combinados está abaixo de um terceiro valor limite combinado.
22. Método (200), de acordo com a reivindicação 15, caracterizado por compreender adicionalmente realizar DCVS quando os trilhos de potência da pluralidade são unidos, em que a pluralidade de processadores pequenos ajusta sua frequência para uma tensão-alvo única nos trilhos de potência unidos, enquanto a pluralidade de processadores grandes cancela a tensão-alvo única nos trilhos de potência unidos, quando o consumo total de potência da pluralidade de processadores pequenos está abaixo de um primeiro valor limite, o consumo total de potência da pluralidade de processadores grandes está acima de um segundo valor limite e o consumo total de potência de processadores pequenos e grandes combinados está abaixo de um terceiro valor limite combinado.
23. Método (200), de acordo com a reivindicação 15, caracterizado por compreender adicionalmente realizar DCVS quando os trilhos de potência da pluralidade são unidos, em que a pluralidade de processadores pequenos migra tarefas e desativa sua potência, enquanto a pluralidade de processadores grandes cancela uma tensão- alvo única nos trilhos de potência unidos, quando o consumo total de potência da pluralidade de processadores pequenos está abaixo de um primeiro valor limite, o consumo total de potência da pluralidade de processadores grandes está acima de um segundo valor limite e o consumo total de potência de processadores pequenos e grandes combinados está acima de um terceiro valor limite combinado.
BR112017000141-1A 2014-07-09 2015-05-15 Sistema, aparelho e método para gerenciar uma pluralidade de trilhos de potência BR112017000141B1 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/327,410 US9634486B2 (en) 2014-07-09 2014-07-09 Dynamic power rail control for clusters of loads
US14/327,410 2014-07-09
PCT/US2015/031006 WO2016007222A1 (en) 2014-07-09 2015-05-15 Dynamic power rail control for clusters of loads

Publications (2)

Publication Number Publication Date
BR112017000141A2 BR112017000141A2 (pt) 2017-11-07
BR112017000141B1 true BR112017000141B1 (pt) 2022-12-06

Family

ID=53277082

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112017000141-1A BR112017000141B1 (pt) 2014-07-09 2015-05-15 Sistema, aparelho e método para gerenciar uma pluralidade de trilhos de potência

Country Status (8)

Country Link
US (1) US9634486B2 (pt)
EP (1) EP3167520A1 (pt)
JP (1) JP6185208B1 (pt)
KR (1) KR101831231B1 (pt)
CN (1) CN106471691B (pt)
BR (1) BR112017000141B1 (pt)
CA (1) CA2950891C (pt)
WO (1) WO2016007222A1 (pt)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199863B2 (en) * 2014-10-29 2019-02-05 Solarcity Corporation Dynamic curtailment of an energy generation system
KR102387203B1 (ko) * 2015-06-03 2022-04-15 삼성전자주식회사 병합된 파워 레일을 통해 전원전압을 공급받는 시스템 온 칩 및 이를 포함하는 모바일 시스템
US9921629B2 (en) * 2015-11-25 2018-03-20 Dell Products L.P. Systems and methods for a multi-rail voltage regulator with configurable phase allocation
US10936037B2 (en) * 2016-04-07 2021-03-02 Dell Products L.P. Multi-power rail power supply unit mismatch detection system
US20170308153A1 (en) * 2016-04-25 2017-10-26 Mediatek Inc. Power delivery system for multicore processor chip
US10481673B2 (en) * 2017-06-27 2019-11-19 Infineon Technologies Austria Ag Multi-port extension for multi-rail point-to-point power management interfaces
US10529407B2 (en) * 2017-07-20 2020-01-07 Samsung Electronics Co., Ltd. Memory device including a plurality of power rails and method of operating the same
CN107480710B (zh) * 2017-08-01 2020-05-22 歌尔股份有限公司 特征点匹配结果处理方法和装置
KR20200084987A (ko) * 2019-01-03 2020-07-14 삼성전자주식회사 전력을 제어하기 위한 전자 회로
CN110932346B (zh) * 2019-11-20 2022-02-25 华为技术有限公司 供电方法、供电装置及终端设备
TWI785785B (zh) * 2021-09-09 2022-12-01 華碩電腦股份有限公司 電子裝置及其電源管理方法
CN114967903B (zh) * 2022-07-26 2022-11-04 南京芯驰半导体科技有限公司 电源管理方法、系统、电子设备及储存介质

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488531A (en) 1994-06-30 1996-01-30 Tandem Computers Incorporated Redundant power mixing element with fault detection for DC-to-DC converter
US6121693A (en) * 1998-08-20 2000-09-19 Cisco Technology, Inc. Distributed power system
JP2000099166A (ja) * 1998-09-21 2000-04-07 Toshiba Corp 情報処理システムにおける電源制御方法ならびに装置
JP3673245B2 (ja) * 2002-06-28 2005-07-20 株式会社東芝 情報処理装置および同装置における電源制御方法
US7560829B2 (en) 2004-12-31 2009-07-14 Intel Corporation Power system using multiple battery pack types
US20100133317A1 (en) 2006-09-29 2010-06-03 Shelton Iv Frederick E Motor-Driven Surgical Cutting And Fastening Instrument with Tactile Position Feedback
US7609047B2 (en) * 2006-11-09 2009-10-27 Intel Corporation Dynamically configurable voltage regulator for integrated circuits
US8129971B2 (en) * 2007-12-15 2012-03-06 Intel Corporation Multi-cell voltage regulator
JP4600489B2 (ja) * 2008-02-21 2010-12-15 日本電気株式会社 電源制御装置
WO2010087855A1 (en) * 2009-01-30 2010-08-05 Hewlett-Packard Development Company, L.P. Computer system powered-off state auxiliary power rail control
US8892931B2 (en) * 2009-10-20 2014-11-18 Empire Technology Development Llc Power channel monitor for a multicore processor
US9069589B2 (en) * 2010-07-06 2015-06-30 Panasonic Intellectual Property Corporation Of America Virtual computer system, virtual computer control method and accumulation circuit
US9397503B2 (en) * 2011-02-16 2016-07-19 Hewlett-Packard Development Company, L.P. Providing power in an electronic device
US9444456B2 (en) * 2011-07-20 2016-09-13 Nxp B.V. Circuit and method for powering an integrated circuit having first and second power regulators respectively configured and arranged to provide regulated power at main and standby power levels
US8990604B2 (en) * 2011-10-14 2015-03-24 Apple Inc. Alternately sensing voltage on supply side or load side of a power gate of an electronic device and modifying feedback input of a power supply controlled by the power gate based on which side of the power gate is currently sensed
US9569278B2 (en) * 2011-12-22 2017-02-14 Intel Corporation Asymmetric performance multicore architecture with same instruction set architecture
US8896147B2 (en) * 2011-12-23 2014-11-25 Ati Technologies Ulc Low power implementation to allow for high potential rails to come up in any order
EP2798884A4 (en) * 2011-12-27 2015-09-09 Intel Corp MULTIMODAL VOLTAGE CONTROL WITH FEEDBACK
KR101390641B1 (ko) * 2012-05-07 2014-04-30 한국에너지기술연구원 전력변환 시스템 및 전력변환 방법과, 그 시스템을 제어하는 장치 및 방법
US9240685B2 (en) * 2013-01-21 2016-01-19 Hamilton Sundstrand Corporation Reconfigurable matrix-based power distribution architecture
US9667068B2 (en) 2013-12-18 2017-05-30 Nvidia Corporation System, method, and computer program product for a switch mode current balancing rail merge circuit
US9570907B2 (en) 2014-01-16 2017-02-14 Nvidia Corporation Input rail dynamic power balancing and merging
US20160013654A1 (en) * 2014-07-09 2016-01-14 Qualcomm Incorporated Dynamic power supply selection based on system requirements

Also Published As

Publication number Publication date
KR20170030492A (ko) 2017-03-17
BR112017000141A2 (pt) 2017-11-07
CN106471691A (zh) 2017-03-01
EP3167520A1 (en) 2017-05-17
CA2950891A1 (en) 2016-01-14
JP2017527012A (ja) 2017-09-14
CN106471691B (zh) 2018-07-17
JP6185208B1 (ja) 2017-08-23
KR101831231B1 (ko) 2018-02-22
US20160013643A1 (en) 2016-01-14
US9634486B2 (en) 2017-04-25
CA2950891C (en) 2019-05-21
WO2016007222A1 (en) 2016-01-14

Similar Documents

Publication Publication Date Title
BR112017000141B1 (pt) Sistema, aparelho e método para gerenciar uma pluralidade de trilhos de potência
US10521002B2 (en) Systems and methods for dynamic spatial power steering
US9084330B2 (en) Short circuit detection for lighting circuits
US9882472B2 (en) Techniques for power supply topologies with capacitance management to reduce power loss associated with charging and discharging when cycling between power states
TWI524166B (zh) 電力管理時脈啟動策略
EP3021194B1 (en) An energy efficiency strategy for interrupt handling in a multi-cluster system
US9106136B2 (en) Pulse width modulation load share bus
BR112017010418B1 (pt) Método, aparelho e sistema para o controle de energia temporal dinâmico
JP2016197410A (ja) 電力回収条件に基づいて集積回路の電源投入またはブートシーケンスを制御するためのシステム、方法、および装置
US20160294286A1 (en) Power consumption reduced type power converter
AU2016202345B2 (en) Arc Fault And Ground Fault Interrupter Using Dual Adc
KR101560493B1 (ko) 출력 장치 및 그 진단 방법
US9389914B2 (en) Information processing apparatus and control method thereof
US20170155320A1 (en) Voltage regulator
TW201308855A (zh) 控制金屬氧化物半導體單元的功耗的方法和設備
TWI651731B (zh) 電源閘控控制器、電源閘控電子系統及其操作方法
Pridhiviraj et al. Adaptive post-silicon server validation using machine learning
CN114665729A (zh) 用于控制整流器的方法
Shen et al. Real-time programmable VR for power delivery efficiency enhancement

Legal Events

Date Code Title Description
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B06A Patent application procedure suspended [chapter 6.1 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 15/05/2015, OBSERVADAS AS CONDICOES LEGAIS