TWI651731B - 電源閘控控制器、電源閘控電子系統及其操作方法 - Google Patents
電源閘控控制器、電源閘控電子系統及其操作方法 Download PDFInfo
- Publication number
- TWI651731B TWI651731B TW107103337A TW107103337A TWI651731B TW I651731 B TWI651731 B TW I651731B TW 107103337 A TW107103337 A TW 107103337A TW 107103337 A TW107103337 A TW 107103337A TW I651731 B TWI651731 B TW I651731B
- Authority
- TW
- Taiwan
- Prior art keywords
- gating
- power
- circuit
- controller
- enable input
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
- Power Sources (AREA)
Abstract
一種用於同步電源轉換的電源閘控電子系統包括:電源產生區塊,包括多個單元,每一單元包括單元致能輸入;電路區塊,包括多個電路,每一電路包括電路致能輸入;以及電源閘控控制器,包括多個閘控信號輸出。在所述電源閘控電子系統中,每一閘控信號輸出耦合到所述單元致能輸入中的一個及所述電路致能輸入中的一個。
Description
本發明涉及一種電源閘控電子系統及一種電源閘控方法,且更具體來說涉及一種用於實行電源轉換的電源閘控電子系統。
電源閘控是用於減少電子器件功耗的方法,在此種方法中,將待用(inactive)電路(或電路的待用部分)與電源供應器斷開。舉例來說,當手機待機並等待來電時,可使用開關將與呼叫相關聯的電路與電源軌條/接地軌條斷開。將電路斷開或“斷電”可減小經由電路而耗散的電流,使功耗最小化,並改善電池壽命。當需要斷電的電路運行(例如,接收到電話呼叫)時,所述電路被重新連接到電源供應器或“通電”。
利用電源閘控技術來對電路進行操作例如以使電路斷電或通電可在電源轉換期間遭受雜訊及電流浪湧(current surge)。由於暫態充電電流流過被啟動的開關裝置或電壓產生器,因此電源供應與電源需求之間的差會造成電流波動及雜訊。此種雜訊可能與接合線的自感(self-inductance)、電源軌的寄生電容及/或影響電源穩定性的動態阻抗相關聯。由電源閘控造成的雜訊可能在電路的操作中具有不期望的後果。舉例來說,如果與電源轉換相關聯的雜訊大於電路的雜訊容忍度(noise tolerance),則電路可錯誤地鎖定不正確的值及/或實行所不期望的操作。
本發明的一個方面涉及一種電源閘控電子系統。所述電源閘控電子系統包括:電源產生區塊,包括多個單元,每一單元包括單元致能輸入;電路區塊,包括多個電路,每一電路包括電路致能輸入;以及電源閘控控制器,包括多個閘控信號輸出。每一閘控信號輸出耦合到所述單元致能輸入中的一個及所述電路致能輸入中的一個。
本發明的另一方面涉及一種電源閘控控制器。所述電源閘控控制器包括記憶體裝置、控制單元以及多個閘控信號輸出。所述記憶體裝置儲存指令,所述指令在被所述控制單元執行時使所述控制單元:以決定閘控信號產出的等待時間間隔;並且基於所決定的等待時間間隔來依序產生多個閘控信號。每一閘控信號皆可提供所述多個閘控信號輸出中不同的一個門控信號。
本發明的又一方面涉及一種操作電源閘控電子系統的方法。所述方法包括:決定用於閘控信號產生的等待時間間隔;決定進入斷電模式的電路的數目;以及基於所決定的等待時間間隔來依序產生多個閘控信號,每一閘控信號被提供在電源閘控控制器的多個閘控信號輸出中的不同的一個門控信號輸出。每一閘控信號輸出耦合到電源產生區塊中的單元的一個單元致能輸入及電路區塊中的電路的一個電路致能輸入。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
本發明大體涉及一種對電源轉換的時序進行控制以使雜訊最小化的電源閘控電子系統。在某些實施例中,所述電源閘控電路系統包括產生閘控信號的電源閘控控制器。所述電源閘控控制器與來自電源區塊的單元以及來自電路區塊的電路耦合。舉例來說,電源閘控控制器的輸出可連接到一個電路及一個單元。此種配置通過對例如用於同時啟用或停用單元與電路的時序進行控制來控制例如用於在電源轉換期間使電源需求與電源供應同步的時序。所述電源閘控控制器還可被配置成依序產生閘控信號。為了對電源轉換進行分段且使雜訊最小化,當等待時間間隔終止時,所述電源閘控控制器可產生個別的閘控信號。所述電源閘控控制器還可包括動態地決定等待時間間隔的功能。在某些實施例中,電源閘控電子系統可被配置成在輸出與輸入之間具有等效的電性距離。
現在將詳細參考本發明的實施例,所述實施例的實例在附圖中進行說明。在所有圖式中將盡可能使用相同參考編號來指代相同或相似的部件。
圖1是根據一個實施例的示例性記憶體裝置的示意圖。記憶體裝置100可為非易失性記憶體裝置,例如(舉例來說)閃速記憶體裝置、電阻式隨機存取記憶體(Resistive Random Access Memory,ReRAM)裝置、或磁阻式隨機存取記憶體(Magnetoresistive Random Access Memory,MRAM)裝置。記憶體裝置100包括記憶體陣列110、控制單元120、位址解碼器130、行選擇電路140、列選擇電路150、感測電路160、資料處理器170及資料寄存器180。在某些實施例中,記憶體裝置100還包括電源產生區塊220及電源閘控控制器260。記憶體裝置100還包括與外部裝置(圖中未示出)進行通信的多個引腳,例如時鐘引腳CLK、晶片選擇引腳CSb、串列輸入引腳SI、串行輸出引腳SO、電源引腳VCC及接地引腳GND。
記憶體陣列110包括多個記憶體單元(圖中未示出),所述多個記憶體單元在多個字線(圖中未示出)與多個位線(圖中未示出)之間排列成行及列。每行記憶體單元的多個閘極通常連接到所述多個字線中的相應一個字線。每列記憶體單元連接到所述多個位線中的相應一個位線。
控制單元120耦合到所述多個引腳,且被配置成經由串列輸入引腳來接收從外部裝置傳送的多個命令、多個位址及輸入資料,並且回應於所述命令而控制記憶體裝置100的各種元件(例如位址解碼器130、行選擇電路140、列選擇電路150、感測電路160及資料處理器170)的操作。在圖1所說明的實施例中,控制單元120包括記憶體處理器122、記憶體儲存單元124及記憶體電壓產生器126。記憶體儲存單元124被配置成儲存多個指令,所述多個指令由記憶體處理器122執行以回應於多個命令來控制記憶體裝置100的所述各種元件的操作。記憶體處理器122是通用處理器,可被配置成執行記憶體儲存單元124中所儲存的所述多個指令。記憶體電壓產生器126被配置成產生各種電壓以用於控制記憶體裝置100的所述各種元件的操作。在替代實施例中,控制單元120可包括專用邏輯電路,所述專用邏輯電路被配置成控制記憶體裝置100的所述各種元件的操作。
位址解碼器130耦合到控制單元120、行選擇電路140及列選擇電路150,且被配置成:接收傳輸自控制單元120的記憶體位址,並將所接收的位址解碼以獲得記憶體陣列110中的行地址及列地址。位址解碼器130也被配置成將行位址傳輸到行選擇電路140以及將列位址傳輸到列選擇電路150。
行選擇電路140耦合到記憶體陣列110,且被配置成:接收來自位址解碼器130的行位址,並向記憶體陣列110的字線供應字線電壓以根據所述行位址選擇至少一個字線。
列選擇電路150耦合到記憶體陣列110,且被配置成:接收來自位址解碼器130的列位址,並向記憶體陣列110的位元線供應位元線電壓以根據所述列位址選擇至少一個位元線。
感測電路160耦合到記憶體陣列110,且被配置成:讀取記憶體陣列110中所儲存的陣列資料,並將所述陣列資料傳輸到控制單元120或資料處理器170。
資料處理器170耦合在控制單元120與感測電路160之間,且被配置成:接收來自控制單元120的輸入資料及來自感測電路160的陣列資料,基於所述陣列資料來處理所述輸入資料以產生經處理資料,並將經處理資料寫入到資料寄存器180中。資料處理器170也被配置成從資料寄存器180讀取資料。
資料寄存器180耦合到資料處理器170,且被配置成儲存欲寫入到記憶體陣列110中的資料。舉例來說,資料寄存器180儲存由資料處理器170產生的經處理資料。資料寄存器180也被配置成儲存從記憶體陣列110讀取的資料。
儘管將控制單元120、位址解碼器130、行選擇電路140、列選擇電路150、感測電路160、資料處理器170及資料寄存器180作為單獨的元件來說明,但所屬領域中的技術人員現在將認識到,這些元件中的兩個或更多個可組合成一個電路。
電源產生區塊220與電源閘控控制器260可彼此耦合並與控制單元120耦合。作為另外一種選擇,在某些實施例中,電源產生區塊220及電源閘控控制器260可直接耦合到記憶體裝置100的元件中的每一個元件(圖中未示出其連接)。電源閘控控制器260被配置成接收來自控制單元120的指令,並產生閘控信號。電源產生區塊220被配置成向記憶體裝置100的其他元件供應電源,並接收來自電源閘控控制器260的信號。
圖2A是示例性電源閘控電子系統200的示意圖。電源閘控電子系統200包括電源閘控控制器260、電源產生區塊220及電路區塊240。在某些實施例中,電源閘控電子系統200可為記憶體裝置100的一部分。在此種實施例中,電路區塊240可表示記憶體裝置100的元件中的一個。舉例來說,電路區塊240可被包括在記憶體陣列100中。然而,在其他實施例中,電源閘控電子系統200可為不同裝置(例如微控制器或個人電腦)的一部分。在又一些實施例中,電源閘控電子系統200可不為任何裝置的一部分而是獨立的系統。
電源產生區塊220包括多個電源單元,所述多個電源單元包括:閘控單元225a、225b、…、225n,在本文中被統稱為閘控單元225;以及非閘控單元226a、…、226n,在本文中被統稱為非閘控單元226。閘控單元225包括輸出閘控引腳227,且非閘控單元226包括被配置成對電路提供電流的輸出非閘控引腳228。出於本發明目的,輸出閘控引腳227與輸出非閘控引腳228也可被稱為單元電源輸出。閘控單元225包括在本文中被統稱為單元致能引腳222的單元致能引腳222a、222b、…、222n。在某些實施例中,閘控引腳227及輸出非閘控引腳228耦合到電壓輸出節點224。
在某些實施例中,電源產生區塊220的所有閘控單元225及非閘控單元226均具有相同的輸出容量。在其他實施例中,所有閘控單元225均具有相同的電源輸出能力,而非閘控單元226均具有不同的輸出能力。在又一些實施例中,閘控單元225具有各自不同的輸出能力。
在某些實施例中,電源產生區塊220還可包括變壓器、電壓調節器、電壓電平轉換器、整流器及電容器。在某些實施例中,電源產生區塊220可為電池系統,且每一單元可為電池單元。
電路區塊240包括多個電路,所述多個電路包括:閘控電路242a、242b、…、242n,在本文中被統稱為閘控電路242;以及非閘控電路243a、…、243n,在本文中被統稱為非閘控電路243。在某些實施例中,閘控電路242a、242b、…、242n分別包括在本文中被統稱為電路致能引腳244的電路致能引腳244a、244b、…、244n。閘控電路242中的每一個及非閘控電路243中的每一個包括信號輸出引腳246a、246b、…、246n(在本文中被統稱為信號輸出引腳246)以及電源供應引腳247。出於本發明目的,電源供應引腳247也可被稱為電路電源輸入。在某些實施例中,電源供應引腳247中的某些或全部連接到單個電壓輸入節點245。
在某些實施例中,所有閘控電路242及非閘控電路243均具有相同的電流需求。在其他實施例中,所有閘控電路242均可具有相同的電流需求,而非閘控電路243具有不同的電流需求。在又一些實施例中,相應的閘控電路具有不同的電流需求。
在某些實施例中,電壓輸入節點245連接到電壓輸出節點224。在此種實施例中,每一閘控單元225可具有與對應的閘控電路242的電流需求匹配的電流供應。然而,在其他實施例中,輸出閘控引腳227及輸出非閘控引腳228可直接連接到電路242及243中的一個或多個。舉例來說,每一閘控單元225可通過獨立的連接部而非共用節點來連接到單個閘控電路242。在此種實施例中,輸出閘控引腳227及/或輸出非閘控引腳228直接連接到不同的電源供應引腳247。此外,在某些實施例中,閘控引腳227可僅在對應的閘控單元225的電流供應及閘控電路242的電流需求匹配時直接連接到電源供應引腳247。在又一些實施例中,某些單元可連接到電壓輸出節點224,而其他單元直接連接到電路242、243。
電源閘控控制器260包括在本文中被統稱為閘控信號輸出262的多個閘控信號輸出262a、262b、…、262n。在某些實施例中,閘控信號輸出262中的每一個均並聯連接到一個單元致能引腳222及一個電路致能引腳244。然而,在其他實施例中,閘控信號輸出262、單元致能引腳222及電路致能引腳244之間的並聯連接及/或串聯連接可加以組合。舉例來說,並非具有圖2A中所示從閘控信號輸出262到單元致能引腳222及電路致能引腳244的並聯連接,而是在某些實施例中,閘控信號輸出262可首先串聯連接到單元致能引腳222並接著連接到電路致能引腳244。在其他實施例中,如在圖2B中所示,閘控信號輸出262可首先串聯連接到電路致能引腳244並接著連接到單元致能引腳222。
本文所述的電性距離或電性長度是指連接兩個引腳的導體的長度。在某些實施例中,各引腳之間的電性距離可被配置成相似的以使信號同步。使電源閘控電子系統200中的信號同步可使電源供應與電源需求之間的失配最小化且使雜訊最小化。舉例來說,閘控信號輸出262a與單元致能引腳222a之間的電性距離和閘控信號輸出262a與電路致能引腳244a之間的電性距離可被配置成相同的或實質上相同的。
在其他實施例中,各引腳之間的電性距離可不為實質上相同的。然而,當各引腳之間的傳播時間相似時,仍可使信號同步。舉例來說,閘控信號輸出262a與單元致能引腳222a之間的傳播時間和閘控信號輸出262a與電路致能引腳244a之間的傳播時間可被配置成即使在電性距離不同時仍為相同的或實質上相同的。本文所述的傳播時間或“傳導時間(flight time)”是指信號在兩個不同引腳之間行進需要的時間量。信號的傳播時間依賴於傳播路徑的介電常數。舉例來說,傳播時間可依賴於環繞導體的材料的介電常數。基於介電常數的傳播時間的變化在由方程式(1)表示的傳播速度中得到證明:…………(1)
其中,v為以米/秒為單位的傳播速度,εr
為傳播路徑中的材料的介電常數,且c為自由空間中電磁波的速度。因此,當在各引腳之間的傳播路徑中包含具有不同介電常數的材料時,可對傳播時間進行操縱。舉例來說,可在兩個引腳之間的傳播路徑中包含緩衝區段(即,具有不同介電常數的材料的區段),以對傳播速度進行操縱。在某些實施例中,在閘控信號輸出262與致能引腳222之間以及在閘控信號輸出262與電路致能引腳244之間的傳播路徑中可視需要包括在本文中被統稱為緩衝區段272的緩衝區段272a、272b、…、272n,以具有相等或實質上相等的傳播時間。相似的傳播時間有利於使由電源閘控控制器260產生且在電路區塊240及電源產生區塊220處接收到的信號的遞送同步。
在某些實施例中,可通過將對引腳進行連接的導體上的介電質圖案化來包括緩衝區段272。舉例來說,可將具有已知介電常數的材料選擇性地圖案化在連接兩個引腳的導體上以修改傳播時間。在其中在引腳之間可具有多個導電層的其他實施例中(例如,在印刷電路板中),可透過改變連接的導電層來包括緩衝區段272。舉例來說,閘控信號輸出262a與電路致能引腳244a之間的連接件可行進通過裝置的多個導電層。接著,可透過使導體在具有不同介電常數的導電層中行進來對閘控信號輸出262a與電路致能引腳244a之間的傳播時間進行操縱。以此種方式,可將各引腳之間的傳播時間定制成相等的或實質上相等的。在又一些實施例中,各引腳之間的連接的某些部分可包括其他種類的此種緩衝區段272(例如同軸部分)。
如上所解釋,圖2B是示出串聯連接的示例性電源閘控電子系統的簡化示意圖。
圖3是示例性電源閘控控制器260的示意圖。示例性電源閘控控制器260包括電源閘控偵測器302、振盪器304、記憶體306、電流感測器308、電容感測器310、處理單元350、溫度感測器312、解多工器320及閘控信號輸出262。
處理單元350包括處理器352、儲存單元354、電壓產生器356及輸入/輸出單元358。儲存單元354被配置成儲存多個指令,所述指令由處理器352執行以對閘控信號的產生進行控制。處理器352可為通用處理器,其可被配置成執行儲存單元354中儲存的所述指令。電壓產生器356被配置成產生各種電壓以用於控制電源閘控控制器260中的其他元件的操作。輸入/輸出單元358被配置成與處理單元350外部的其他部件進行通信。輸入/輸出單元358被配置成對欲從電源閘控控制器260傳送的信號進行編碼並將電源閘控控制器260所接收的信號解碼。在替代實施例中,處理單元350可包括被配置成對與產生閘控信號及傳送閘控信號有關的操作進行控制的專用邏輯電路。
電源閘控偵測器302可連接到與電源閘控控制器260進行通信的外部元件。電源閘控偵測器302所接收的信號觸發電路區塊240中的電路及電源產生區塊220中的單元的電源轉換。舉例來說,電源閘控偵測器302可接收多個數位信號,所述多個數位信號規定需要“斷電”或“通電”的電路及單元的數目或身份。在此種實施例中,電源閘控控制器260向所決定數目的單元及電路或者特定單元及電路發送閘控信號。舉例來說,當電源閘控偵測器302接收到僅使閘控電路242b斷電的指令時,電源閘控控制器260可僅使閘控單元225b及閘控電路242b斷電,而不向任何其他電路或單元發送信號。在其他實施例中,電源閘控偵測器302可接收指令電源閘控控制器260使所有閘控電路242及所有閘控單元225斷電的單個信號。在又一些實施例中,電源閘控偵測器302可接收用於計算時間延遲的電路參數的資訊。
振盪器304是產生週期性信號(例如正弦波或方波)的電子電路。振盪器304連接到處理單元350,處理單元350使用振盪器信號來例如對閘控信號的產生進行時序。振盪器304可與記憶體裝置100的其他元件耦合並與所述其他組件同步。
記憶體306可包括儲存一個或多個程式及資料的易失性或非易失性儲存裝置、磁性儲存裝置、半導體儲存裝置、固態儲存裝置、磁帶儲存裝置、光學儲存裝置、可移除式儲存裝置、非可移除式儲存裝置、或其他類型的儲存裝置抑或有形(即,非暫時性)電腦可讀媒體。記憶體306中所儲存的資料可包括例如裝置資訊、任務資訊、以及設置及偏好。在某些實施例中,記憶體306中所儲存的資料可包括一個或多個用於對閘控信號進行優先順序排序及產生閘控信號的規則集。記憶體306還可包括用於計算等待時間間隔的參數或權重的資訊。
電流感測器308、電容感測器310及溫度感測器312可為數位感測器或類比感測器。電流感測器308及電容感測器310可被配置成檢測電路區塊240中的電流及電容。舉例來說,電流感測器可橋接電壓輸出節點224與電壓輸入節點245以測量由電源產生區塊220提供的電流。另外,電容感測器310可連接到電壓輸入節點245以測量電路區塊240的電容。另外,溫度感測器312可被定位成監測電源閘控控制器260、電源產生區塊220及/或電路區塊240的溫度。
解多工器320耦合到處理單元350。解多工器320將來自處理單元350的閘控信號路由到閘控信號輸出262中的一個。舉例來說,電壓產生器356可產生經由輸入/輸出單元358傳送並接著經由解多工器320路由到閘控信號輸出262中的一個閘控信號輸出262的信號。在某些實施例中,解多工器320可一次傳送單個信號。在其他實施例中,解多工器320可被配置成同時傳送多個信號。在某些實施例中,解多工器320所選擇的閘控信號輸出262與電源閘控偵測器302所接收的信號相關。舉例來說,電源閘控偵測器302可接收使閘控電路242a斷電的指令。因此,解多工器320將閘控信號路由到閘控信號輸出262a。
在某些實施例中,解多工器320可基於連接到所選擇閘控信號輸出262的閘控電路242的電流需求來選擇閘控信號輸出262中的一個。作為另外一種選擇或另外,解多工器320可基於連接到所選擇閘控信號輸出的閘控單元225的電流供應來選擇閘控信號輸出262。
圖4是說明電源閘控電子系統中的信號的示例性時序圖。時序圖400示出閘控信號402、信號輸出404、電流需求406及電流供應408。另外,時序圖400示出時間延遲或等待時間間隔420。
閘控信號402是由電源閘控控制器260產生並在閘控信號輸出262中提供。閘控信號402可使電源閘控電子系統200的電路及單元斷電或通電。信號輸出404是由閘控電路242產生並在信號輸出引腳246中提供。電流供應408表示由電源產生區塊220提供的電流。電流需求406表示電路區塊240的電流負荷。作為另外一種選擇,電流需求406及電流供應408可分別為在電壓輸入節點245及電壓輸出節點224中流動的電流。
在時序圖中,如果信號輸出404波動,則對應電路被通電。舉例來說,如果信號輸出404a波動,則閘控電路242a被通電。作為另外一種選擇,如果信號輸出404a始終為低的,則意味著閘控電路242a被禁用或斷電。此外,在時序圖中,高的閘控信號402表示電路及/或單元被斷電,而低的閘控信號402表示電路及/或單元被通電。
所述時序圖示出,在時間t1之前所有閘控信號402為低的且所有信號輸出404波動,此表示所述電路被通電。由於所有電路被通電,因此在時間t1之前電流需求406處於最大量(標度4)且與電流需求408匹配。在時間t1處,電源閘控控制器260觸發在第一閘控信號輸出262a中提供的第一閘控信號。如在圖2A中所述,閘控信號輸出262a連接到一個單元致能輸入222a及一個電路致能引腳244a。於是,第一閘控信號同時使閘控單元225a及閘控電路242a斷電。因此,在電源閘控電子系統200中,單個閘控信號402a同時停用一個電路及一個單元。此種架構有利於在電源轉換期間進行同步且使雜訊最小化。同步地斷電會使電源失配最小化,這是因為將單元停用會減小電源供應且將電路停用會減小電源需求。因此,在時間t1之後電流需求406及電流供應408均處於比標度4低的標度3處。如在圖4中所述,所有這些事件在時間t1處同時發生。
在等待時間間隔420在時間t2處終止之後,電源閘控控制器260產生在第二閘控信號輸出262b中提供的第二閘控信號402b。閘控信號402之間的等待時間間隔420可用於對電源轉換進行分段並使由驟然的電源需求造成的雜訊最小化。第二閘控信號輸出262b耦合到與第一單元致能引腳222a不同的第二單元致能引腳222b及與第一電路致能引腳244a不同的第二電路致能引腳244b。因此,閘控電路242b及閘控單元225b被同時斷電,且電流需求及電流供應減小為標度2且電源供應/需求失配最小。電源閘控電子系統200使由閘控電路242b及閘控單元225b的同步斷電造成的雜訊最小化。在等待時間間隔420在時間t3處終止之後,重複進行電路與單元的同步斷電。電源閘控控制器260產生用於停用第三閘控電路242c與對應的第三閘控單元225c的信號,且將所述迴圈重複‘n’次,最終在時間tn處結束。在每一迴圈中,電源閘控控制器260產生使單元與電路同時斷電的閘控信號402。在每一迴圈中,電源閘控控制器260在產生閘控信號402之前等待等待時間間隔420。
在某些實施例中,如在圖4中所示,等待時間間隔可為均一的。然而,在其他實施例中,等待時間間隔可遵循等待時間間隔的長度遞減或遞增的函數。舉例來說,當斷電程序開始時,初始等待時間間隔可為短的。單個單元及單個電路可僅表示電流供應及電流需求的一小部分。因此,一個單元及一個電路斷電不會體現出顯著的電流變化,且電路會快速地穩定下來,從而實現短的間隔。然而,隨著保持通電的電路越來越少,由每一斷電造成的供應及需求變化的比例越來越大,且所需要的穩定時間可能越來越長。因此,後面的等待時間間隔可長於初始等待時間間隔。
在其他實施例中,每當產生閘控信號402時,可重新計算等待時間間隔。舉例來說,在產生閘控信號402a之後,電源閘控控制器260可讀取電流感測器308、電容感測器310及/或溫度感測器312,並基於所述資訊來調整等待時間間隔。舉例來說,如果電源閘控控制器260決定出溫度為高的,則可減小等待時間間隔以加快節電。
在時間tn之後,電路及單元被停用,且因此電流需求406及電流供應408處於最低標度0。在此種狀態下,電路區塊處於其中功耗減小的斷電模式。在某些實施例中,標度0可等價於零電流。然而,在其他實施例中,標度0可為非閘控裝置相關聯的基礎電流。
圖4展示了每一等待時間間隔處的單個電路的斷電。然而,在某些實施例中,可有多於一個電路同時斷電。在此種實施例中,電源閘控控制器260可在兩個或更多個閘控信號輸出262中提供信號。舉例來說,電源閘控控制器260可同時對閘控信號輸出262a及閘控信號輸出262b兩者施加閘控信號,從而將閘控信號402傳送到兩個閘控電路242及兩個閘控單元225。這些實施例可在電源轉換期間增大雜訊,但也可加速電源轉換。另外,與等待時間間隔的上述變化相似地,由電源閘控控制器260產生的信號的數目也可為時間、剩餘工作電路的數目、溫度、電容及/或電流的函數。舉例來說,電源閘控控制器260可開始對‘n’個閘控信號輸出262施加閘控信號。在斷電程序後續階段中,隨著每一電路及單元的供應/需求貢獻比率增大,電源閘控控制器260可對‘n-1’個閘控信號輸出施加閘控信號。
圖4示出在時間ton處,所有閘控信號402返回到低的狀態。因此,所有閘控電路242及所有閘控單元225被同時通電。時序圖400示出在時間ton之後,信號輸出404波動,電流供應408增大到標度4,且電流需求406也增大到標度4。因此,在時間ton之後,斷電及通電迴圈完成。
儘管圖4呈現了同時通電且所有閘控信號402在時間ton處減小,但其他實施例可採用步進式電路及單元通電。舉例來說,可使用在斷電迴圈期間所使用的各個閘控信號402之間的相同等待時間間隔來對電路及單元通電。此外,在其他實施例中,電路可成組地通電。此外,與斷電迴圈相似地,在通電期間被通電電路的數目或等待時間間隔可為電流、溫度及電容的函數。
圖5是在電源閘控電子系統上實行的比較模擬(comparative simulation)的示例性圖。圖5將常規電源轉換的模擬與根據本發明實施例的受控電源轉換的模擬進行比較。常規電源轉換模擬建立了將單個閘控信號輸出連接到所有電路及所有單元的系統的模型。受控電源轉換模擬則建立了使用電源閘控電子系統200的系統的模型,在電源閘控電子系統200中,每一閘控單元225與每一閘控電路242共用獨立的閘控信號輸出262。
對於常規電源轉換,常規閘控信號512使所有電路及單元同時斷電。因此,所有電流信號510同時減小。另一方面,對於受控電源轉換,各電路與單元獨立地斷電。如關於圖4的時序圖400所述,電源閘控控制器260依序產生控制閘控信號522來獨立地減小電流信號520。
常規斷電方法與受控斷電方法具有不同的結果電壓530。對於常規電源轉換,模擬會得到有雜訊的供應電壓531(圖5中的實線),而受控電源轉換則得到受控供應電壓532(圖5中的虛線)。
在常規電源轉換中,當由常規閘控信號512控制的電流供應408與電流需求406失配時,有雜訊的供應電壓531會波動。此電壓雜訊與突然的電源需求變化相關聯,所述突然的電源需求變化迫使電源輸出急劇變化以補償電流供應與電流需求失配。即使所有閘控信號連接到同一節點,在常規電源轉換中仍難以避免此種失配。傳導時間的差異、熱波動及/或佈局或裝置缺陷會妨礙信號的準確同步。因此在常規電源轉換中可觀察到大的電壓波動,所述大的電壓波動可損壞電路且造成故障。
另一方面,受控電源轉換遵循以上關於圖4所述的電路及單元的依序斷電。首先,在時間t1處,單個受控閘控信號522減小且在等待時間間隔之後。接著,在時間t2處,第二受控閘控信號522減小。然後,將其他閘控信號依序產生多次。此種依序斷電產生具有較低電壓波動的受控供應電壓532。
在受控斷電中觀察到的雜訊的減少主要歸因於兩個因素。第一,電路的依序或步進式斷電通過對電流需求/供應變化進行分段來限制電流波動。供應/需求變化的步階越小,則會越快地達到穩定,且減小電流失配。第二,電源閘控電子系統200使一個閘控信號輸出262連接到一個單元致能引腳222及一個電路致能引腳244。因此,由於每一單元與對應電路一起被停用,因而供應與需求得以同步。對於受控電源轉換,電源產生區塊220對於其容量而言始終“看到”相同的負荷。此種佈置使暫態階段、電流峰值、或接地彈跳(ground bounce)最小化。
圖6是說明根據所公開實施例的一種示例性電源閘控同步方法600的流程圖。方法600可由例如電源閘控控制器260來實行。
在步驟602中,電源閘控控制器260接收使一個或多個電路斷電的信號。舉例來說,電源閘控偵測器302接收使電路區塊240中的電路斷電的信號。在某些實施例中,使電路斷電的信號可為布林(Boolean)型信號。在其他實施例中,所述信號可為資訊資料包。在此種實施例中,斷電信號可包括欲被斷電的電路的數目或指定欲被斷電的電路的標識。在又一些實施例中,斷電信號可包括電源減小百分比。舉例來說,所接收的斷電信號可指示將電源減小到電流負荷的一半。
在步驟604中,電源閘控控制器260決定將被斷電的電路的數目或身份。這可基於由電源閘控偵測器302在步驟602中所接收的資訊及/或電路區塊240上的閘控電路的數目來進行。舉例來說,在步驟604中,電源閘控控制器260可決定出‘n’個電路將被斷電。
在步驟606中,電源閘控控制器260擷取來自電流感測器308、電容感測器310及/或溫度感測器312的資訊。處理單元350儲存此種資訊以用於後續進行的決定。
在步驟608中,電源閘控控制器260決定將各閘控信號402分隔開的等待時間間隔420。作為另外一種選擇,電源閘控控制器260可定義用於計算等待時間間隔的函數。等待時間間隔可基於多個變數來決定。在某些實施例中,等待時間間隔可與在時鐘引腳CLK(圖1)上接收的在外部產生的時鐘信號相關聯。在其他實施例中,等待時間間隔可與來自電流感測器308、電容感測器310及/或溫度感測器312的資訊相關聯。舉例來說,等待時間間隔420可利用方程式(2)來計算:…………(2)
其中Tdealy
表示等待時間間隔420,I表示經測量電流,C表示經測量電容,T表示經測量溫度,K表示恒定間隔或起始間隔,且a、b、g可表示為特定應用所選擇的權重。在某些實施例中,權重可為負的。舉例來說,b可表示負因數以建立間隔與電容之間的反比關係。另外,a可為正係數以使得電流越高導致等待時間間隔越大。
在步驟610中,電源閘控控制器260可將與欲被斷電的電路的數目相關聯的迴圈變數初始化。此變數可用於監測對反覆並且分配適宜的閘控信號輸出262。在步驟612中,如果迴圈變數大於零,則需要使更多電路斷電。電源閘控控制器260產生新閘控信號402並將新閘控信號402提供到多個閘控信號輸出262中的一個。
在步驟616中,迴圈變數遞減以反映一個電路與單元對已被斷電。在步驟618中,電源閘控控制器260等待所決定的等待時間間隔420,且所述程序返回到步驟612。重複進行電路及單元的斷電,直到迴圈變數等於零且所述程序在步驟620結束。
根據上述實施例,電路及單元的電源轉換受到控制並得以同步。因此,在電源轉換期間產生的雜訊減少。另外,可透過在每次反覆運算中動態地改變等待時間間隔及/或被斷電的電路的數目來改善電源轉換時間及雜訊。此外,上述實施例能夠透過在引腳之間的傳播路徑中納入緩衝區段來實現信號的準確同步。
本發明的另一方面涉及儲存多個指令的記憶體裝置306,所述指令在被執行時使處理單元350實行上述方法。記憶體裝置306可包括易失性或非易失性電腦可讀媒體或電腦可讀儲存裝置、磁性電腦可讀媒體或電腦可讀儲存裝置、半導體電腦可讀媒體或電腦可讀儲存裝置、磁帶電腦可讀媒體或電腦可讀儲存裝置、光學電腦可讀媒體或電腦可讀儲存裝置、可移除式電腦可讀媒體或電腦可讀儲存裝置、非可移除式電腦可讀媒體或電腦可讀儲存裝置或其他類型的電腦可讀媒體或電腦可讀儲存裝置。作為另外一種選擇,指令可儲存在所公開的儲存單元354中。在某些實施例中,記憶體裝置306及/或儲存單元354可為上面儲存有電腦指令的盤或快閃記憶體驅動器。
對於所屬領域中的技術人員顯而易見,可對所公開的遠端控制系統及相關方法做出各種修改及變型。根據所公開的遠端控制系統及相關方法的說明及實踐,其他實施例對於所屬領域中的技術人員來說將顯而易見。旨在將本說明書及實例僅視為示例性的,本發明的真正範圍由以上權利要求及其等效範圍來指示。
100‧‧‧記憶體裝置
110‧‧‧記憶體陣列
120‧‧‧控制單元
122‧‧‧記憶體處理器
124‧‧‧記憶體儲存單元
126‧‧‧記憶體電壓產生器
130‧‧‧地址解碼器
140‧‧‧行選擇電路
150‧‧‧列選擇電路
160‧‧‧感測電路
170‧‧‧資料處理器
180‧‧‧資料寄存器
200‧‧‧電源閘控電子系統
220‧‧‧電源產生區塊
222a、222b、222c、222n‧‧‧單元致能引腳
224‧‧‧電壓輸出節點
225a、225b、225c、225n‧‧‧閘控單元
226a、226n‧‧‧非閘控單元
227‧‧‧閘控引腳
228‧‧‧非閘控引腳
240‧‧‧電路區塊
242a、242b、242c、242n‧‧‧閘控電路
243a、243n‧‧‧非閘控電路
244a、244b、244c、244n‧‧‧電路致能引腳
245‧‧‧電壓輸入節點
246a、246b、246c、246n‧‧‧信號輸出引腳
247‧‧‧電源供應引腳
260‧‧‧電源閘控控制器
262a、262b、262c、262n‧‧‧閘控信號輸出
262a、262b、262c、262d、262n‧‧‧節電輸出
272a、272b、272c、272n‧‧‧緩衝區段
302‧‧‧電源閘控偵測器
304‧‧‧振盪器
306‧‧‧記憶體
308‧‧‧電流感測器
310‧‧‧電容感測器
312‧‧‧溫度感測器
320‧‧‧解多工器
350‧‧‧處理單元
352‧‧‧處理器
354‧‧‧儲存單元
356‧‧‧電壓產生器
358‧‧‧輸入/輸出單元
400‧‧‧時序圖
402、402a、402b、402c、402n‧‧‧閘控信號
404、404a、404b、404c、404n‧‧‧信號輸出
406‧‧‧電流需求
408‧‧‧電流供應
420‧‧‧等待時間間隔
510、520‧‧‧電流信號
512‧‧‧常規閘控信號
522‧‧‧閘控信號
530‧‧‧所得電壓
531‧‧‧有雜訊的供應電壓
532‧‧‧受控供應電壓
600‧‧‧方法
602、604、606、608、610、612、614、616、618、620‧‧‧步驟
t1~tn、ton‧‧‧時間
CLK‧‧‧時鐘引腳
CSb‧‧‧晶片選擇引腳
SI‧‧‧串列輸入引腳
SO‧‧‧串行輸出引腳
VCC‧‧‧電源引腳
GND‧‧‧接地引腳
圖1是根據一個實施例的示例性記憶體裝置的示意圖。 圖2A是示例性電源閘控電子系統的示意圖。 圖2B是示出串聯連接的示例性電源閘控電子系統的簡化示意圖。 圖3是示例性電源閘控控制器的示意圖。 圖4是說明來自電源閘控電子系統的信號的示例性時序圖。 圖5是在電源閘控電子系統上實行的比較模擬的示例性圖。 圖6是說明根據所公開實施例的一種示例性電源閘控同步方法的流程圖。
Claims (10)
- 一種電源閘控電子系統,包括:一電源產生區塊,包括多個單元,每一所述單元包括一單元致能輸入;一電路區塊,包括多個電路,每一所述電路包括一電路致能輸入;以及一電源閘控控制器,包括多個閘控信號輸出,其中所述電源閘控控制器動態決定閘控信號產出的一等待時間間隔,並基於所述等待時間間隔來依序產生多個閘控信號,每一所述閘控信號提供所述多個閘控信號輸出中不同的一個閘控信號,其中每一所述閘控信號輸出耦合到所述單元致能輸入中的一個及所述電路致能輸入中的一個。
- 如申請專利範圍第1項所述的電源閘控電子系統,其中所述電源閘控控制器被配置成基於所述等待時間間隔來依序產生所述多個閘控信號,每一所述閘控信號提供所述多個閘控信號輸出中不同的一個閘控信號,其中每一所述閘控信號輸出首先與所述一個電路致能輸入串聯連接,接著與所述一個單元致能輸入串聯連接。
- 如申請專利範圍第1項所述的電源閘控電子系統,其中每一所述閘控信號輸出與所述一個電路致能輸入及所述一個單元致能輸入並聯連接, 其中連接在一起的所述閘控信號輸出中的一第一閘控信號輸出與所述單元致能輸入中的一第一單元致能輸入之間的一第一電性距離實質上等於連接在一起的所述第一閘控信號輸出與所述電路致能輸入中的一第一電路致能輸入之間的一第二電性距離,其中連接在一起的所述閘控信號輸出中的一第一閘控信號輸出與所述單元致能輸入中的一第一單元致能輸入之間的一第一傳播時間實質上等於連接在一起的所述第一閘控信號輸出與所述電路致能輸入中的一第一電路致能輸入之間的一第二傳播時間,其中所述第一閘控信號輸出與所述第一電路致能輸入之間的一第一信號傳播路徑及所述第一閘控信號輸出與所述第一單元致能輸入之間的一第二信號傳播路徑包括一緩衝區段。
- 如申請專利範圍第2項所述的電源閘控電子系統,其中所述電源閘控控制器進一步包括一電流感測器、一電容感測器及一溫度感測器中的至少一個,其中所述電源閘控控制器基於一經測量電流、一經測量電容及一經測量溫度中的至少一個來計算所述等待時間間隔。
- 如申請專利範圍第2項所述的電源閘控電子系統,其中所述多個閘控信號被產生並且成組地提供,其中當產生所述閘控信號時,所述等待時間間隔被修改,或者所述等待時間間隔增大。
- 如申請專利範圍第1項所述的電源閘控電子系統,其中每一所述單元包括一單元電源輸出且每一所述電路包括一電路電源輸入,其中每一所述單元電源輸出直接連接到所述電路電源輸入中的一個,其中每一所述單元電源輸出與每一所述電路電源輸入均連接到一電壓節點。
- 一種電源閘控控制器,包括:一記憶體裝置;一控制單元;以及多個閘控信號輸出;其中所述記憶體裝置儲存多個指令,所述指令在被所述控制單元執行時使所述控制單元:動態決定閘控信號產出的一等待時間間隔;以及基於所決定的所述等待時間間隔來依序產生多個閘控信號,每一所述閘控信號提供所述多個閘控信號輸出中不同的一個閘控信號。
- 如申請專利範圍第7項所述的電源閘控控制器,更包括:一電源閘控偵測器,與所述控制單元進行通信;以及一解多工器,耦合在所述控制單元與所述多個閘控信號輸出之間,以將所述閘控信號中的一個路由到所述閘控信號輸出中所選擇的一個,其中所述電源閘控控制器更包括一電流感測器、一電容感測器及一溫度感測器中的至少一個, 其中所述等待時間間隔是基於一經測量電流、一經測量電容及一經測量溫度中的至少一個來決定。
- 如申請專利範圍第7項所述的電源閘控控制器,其中所述記憶體裝置進一步儲存多個指令,所述指令使所述控制單元在產生所述閘控信號時修改所述等待時間間隔。
- 一種操作電源閘控電子系統的方法,包括:動態決定閘控信號產出的一等待時間間隔;決定進入一斷電模式的電路的數目;以及基於所決定的所述等待時間間隔來依序產生多個閘控信號,每一所述閘控信號提供在一電源閘控控制器的多個閘控信號輸出中不同的一個閘控信號,其中每一所述閘控信號輸出耦合到一電源產生區塊中的一單元的一個單元致能輸入及一電路區塊中的一電路的一個電路致能輸入。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/441,615 | 2017-02-24 | ||
US15/441,615 US10296070B2 (en) | 2017-02-24 | 2017-02-24 | Power-gating control and method |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201832230A TW201832230A (zh) | 2018-09-01 |
TWI651731B true TWI651731B (zh) | 2019-02-21 |
Family
ID=63246780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107103337A TWI651731B (zh) | 2017-02-24 | 2018-01-30 | 電源閘控控制器、電源閘控電子系統及其操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10296070B2 (zh) |
CN (1) | CN108735250B (zh) |
TW (1) | TWI651731B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220198022A1 (en) * | 2020-12-23 | 2022-06-23 | Intel Corporation | Secure device power-up apparatus and method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7911855B2 (en) * | 2006-02-24 | 2011-03-22 | Renesas Technology Corp. | Semiconductor device with voltage interconnections |
US8219834B2 (en) * | 2009-08-12 | 2012-07-10 | International Business Machines Corporation | Predictive power gating with optional guard mechanism |
US8519772B2 (en) * | 2011-03-30 | 2013-08-27 | International Business Machines Corporation | Alternate power gating enablement |
US8901986B2 (en) * | 2010-11-25 | 2014-12-02 | Freescale Semiconductor, Inc. | Integrated circuit and a method of power management of an integrated circuit |
US9450580B2 (en) * | 2013-06-05 | 2016-09-20 | Via Technologies, Inc. | Digital power gating with programmable control parameter |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4842531B2 (ja) * | 2003-10-07 | 2011-12-21 | エーケージー アコースティックス ゲーエムベーハー | バッテリー駆動デバイス |
US7577053B2 (en) | 2006-11-13 | 2009-08-18 | Qimonda North America Corp. | Memory including deep power down mode |
KR100826649B1 (ko) | 2006-11-24 | 2008-05-06 | 주식회사 하이닉스반도체 | 딥 파워다운 모드 제어 회로 |
EP2628235B1 (en) * | 2010-10-12 | 2019-06-26 | Heartware, Inc. | Fault-tolerant power supply |
CN103426466B (zh) | 2012-05-25 | 2016-12-14 | 安凯(广州)微电子技术有限公司 | 一种动态随机存取存储器的控制方法、装置和设备 |
US10297855B2 (en) * | 2012-05-29 | 2019-05-21 | Nutech Ventures | Rechargeable multi-cell battery |
CN103986241B (zh) * | 2013-06-05 | 2016-03-30 | 威盛电子股份有限公司 | 数字电源闸控的集成电路 |
US9059696B1 (en) * | 2013-08-01 | 2015-06-16 | Altera Corporation | Interposer with programmable power gating granularity |
US9851777B2 (en) * | 2014-01-02 | 2017-12-26 | Advanced Micro Devices, Inc. | Power gating based on cache dirtiness |
JP6717604B2 (ja) * | 2015-02-09 | 2020-07-01 | 株式会社半導体エネルギー研究所 | 半導体装置、中央処理装置及び電子機器 |
TWI596595B (zh) * | 2016-06-02 | 2017-08-21 | 凌巨科技股份有限公司 | 顯示裝置及其顯示面板的驅動方法 |
-
2017
- 2017-02-24 US US15/441,615 patent/US10296070B2/en active Active
-
2018
- 2018-01-30 TW TW107103337A patent/TWI651731B/zh active
- 2018-02-22 CN CN201810153514.9A patent/CN108735250B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7911855B2 (en) * | 2006-02-24 | 2011-03-22 | Renesas Technology Corp. | Semiconductor device with voltage interconnections |
US8219834B2 (en) * | 2009-08-12 | 2012-07-10 | International Business Machines Corporation | Predictive power gating with optional guard mechanism |
US8901986B2 (en) * | 2010-11-25 | 2014-12-02 | Freescale Semiconductor, Inc. | Integrated circuit and a method of power management of an integrated circuit |
US8519772B2 (en) * | 2011-03-30 | 2013-08-27 | International Business Machines Corporation | Alternate power gating enablement |
US9450580B2 (en) * | 2013-06-05 | 2016-09-20 | Via Technologies, Inc. | Digital power gating with programmable control parameter |
Also Published As
Publication number | Publication date |
---|---|
TW201832230A (zh) | 2018-09-01 |
CN108735250A (zh) | 2018-11-02 |
CN108735250B (zh) | 2020-12-15 |
US20180246560A1 (en) | 2018-08-30 |
US10296070B2 (en) | 2019-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7984310B2 (en) | Controller, information processing apparatus and supply voltage control method | |
TWI494742B (zh) | 溫度節流之控制器和系統及其方法 | |
US6535449B2 (en) | Semiconductor memory unit in which power consumption can be restricted | |
CN101470454B (zh) | 降压电路、半导体器件以及降压电路控制方法 | |
KR102270022B1 (ko) | 입력 버퍼에서의 오프셋 전압 조정 장치 | |
US10078358B2 (en) | System and method for reducing power delivery network complexity through local power multiplexers | |
KR101161994B1 (ko) | 멀티 칩 패키지 장치 및 그의 동작 방법 | |
KR20150016097A (ko) | 듀얼 서플라이 메모리 | |
CN106095037B (zh) | 处理设备以及相关控制方法 | |
US10218273B2 (en) | On die voltage regulation with distributed switches | |
KR102104188B1 (ko) | 메모리 디바이스들에서 저 전력 상태들을 종료하기 위한 장치들 및 방법들 | |
US20140380066A1 (en) | Control scheme to temporarily raise supply voltage in response to sudden change in current demand | |
TWI651731B (zh) | 電源閘控控制器、電源閘控電子系統及其操作方法 | |
US10802742B2 (en) | Memory access control | |
KR101027698B1 (ko) | 반도체 장치 및 그 제어 방법 | |
US9569389B2 (en) | Semiconductor system for tuning skew of semiconductor chip | |
JP2007147626A (ja) | Efuseプログラミング・データ配列検証装置および方法 | |
US7382677B2 (en) | Memory device having internal voltage supply providing improved power efficiency during active mode of memory operation | |
JP6196380B2 (ja) | 回路における電力管理 | |
US9471136B2 (en) | Predictively turning off a charge pump supplying voltage for overdriving gates of the power switch header in a microprocessor with power gating | |
US10203743B2 (en) | Reference voltage circuits in microcontroller systems | |
CN112002363A (zh) | 电压供应装置与其操作方法 | |
CN104733038A (zh) | 半导体存储装置 | |
CN209000009U (zh) | 平衡电路及计算机 | |
US20140215118A1 (en) | Switching circuit, semiconductor device, and electronic apparatus |