JP6196380B2

JP6196380B2 - 回路における電力管理

Info

Publication number: JP6196380B2
Application number: JP2016533512A
Authority: JP
Inventors: ゴンサレス，アルフレードクエバ; ロペス，ミゲルセルバンテス; エルナンデス，アルトゥロサンチェス; バケロ，ヘオルヘスファウレ; ステイミー，リチャード; コルウェル，ジェフリー; ナス，ゴータム; ファイト，ロバート; アギラール，フアンラミレス
Original assignee: インテルコーポレイション
Priority date: 2013-08-30
Filing date: 2014-08-29
Publication date: 2017-09-13
Anticipated expiration: 2034-08-29
Also published as: US9304561B2; CN105408834A; WO2015031721A1; EP3039506A4; CN105408834B; JP2016532200A; EP3039506B1; KR101774179B1; KR20160023862A; US20150067376A1; EP3039506A1

Description

本出願は、Ｐ６０１９７なる代理人整理番号の２０１３年８月３０日に出願された米国特許出願第１４／０１４，９１８号の利益を主張するものであり、それをここに援用する。

本開示は概して電力管理に関する。より具体的には、本開示は概してコンピュータプロセッサの電源回路に関する。

コンピュータプロセッサは、コンピュータプログラムの算術演算、論理演算、及び入力／出力処理を担うコンピュータシステム内のハードウェアである。コンピュータプロセッサは、マザーボードに接続された回路ボード上に担持され得る。コンピュータプロセッサは、コンピュータシステム内の電源ユニットから、あるいはマザーボードから電力を受け取り得る。電力は、コンピュータプロセッサ内の様々なコンポーネントに供給される。

以下の詳細な説明は、開示される事項の数多くの目的及び特徴の具体例を含むものである添付図面を参照することによって、より十分に理解され得る。
実施形態に従った、プロセッサ用の回路ボードを例示する図である。実施形態に従った、電力ステアリング回路のブロック図である。回路ボードに電力を供給する方法のプロセスフロー図である。実施形態に従った、電力ステアリング回路の一実施形態に関する電力管理シナリオを示すチャートである。実施形態に従った、電力ダウン回路のブロック図である。

本開示は概して、回路ボード上のコンピュータプロセッサに関する。ここに説明される実施形態は、入力／出力（Ｉ／Ｏ）を一元管理し得る回路ボードにおいて電力の送達及び管理を行うための方法及びシステムを提供する。回路ボードは、コンピュータプロセッサ用の電力を受け取る複数の電源コネクタを有することができる。受け取られた電力は、電力入力レールを介して複数の電圧レールに届けられることができ、次いで、電圧レールがコンピュータプロセッサのコンポーネントに電力を供給し得る。しかしながら、接続される電源ケーブルから電源コネクタが電力を受け取っていない場合、回路ボードは規定量の電力を受け取れないことになる。故に、電源レールは、コンピュータプロセッサのコンポーネントに電力を届けることができない。また、電圧レールにまたがる電圧差が過度に高い場合、内部トランジスタの消耗に起因して、コンピュータプロセッサの寿命が短縮されてしまい得る。

回路ボード上の電力ステアリング（電力操縦）回路により、電源コネクタが電源ケーブルに接続されないときであっても回路ボードが規定量の電力を受け取り得ることを確保することができる。さらに、電力ダウン（電力低減）回路により、例えば電力上昇及び電力低下などの動作中に電圧レールにまたがる電圧差が一定の制限を超えないことを確保することができる。

図１は、実施形態に従った、プロセッサ用の回路ボードの例示である。回路ボード１００は、プロセッサの機能を実行するコア１０２及びメモリ１０４を含むことができる。回路ボード１００はまた、マザーボードとのインタフェースとして機能し得るエッジコネクタ１０６を含むことができる。回路ボード１００は更に、第１の電源コネクタ１０８及び第２の電源コネクタ１１０を含むことができる。第１の電源コネクタ１０８及び第２の電源コネクタ１１０は、プロセッサに電力を届けるために、電源ユニットからの電源ケーブルとインタラクトすることができる。回路ボード１００は、特定の電力仕様を有し得る。一部の実施形態において、第１の電源コネクタ１０８及び第２の電源コネクタ１１０は、異なる種類の電源ケーブルとインタラクトするように構成される。一部の実施形態において、電力はまた、エッジコネクタ１０６を介して届けられることもできる。エッジコネクタ１０６、第１の電源コネクタ１０８、及び第２の電源コネクタ１１０は各々、電力入力レールに結合され得る。電力入力レールは、多数の電圧レギュレータに電力を送達することができ、次いで、それらの電圧レギュレータが、プロセッサのコア１０２、メモリ１０４及びその他のコンポーネントの電圧レールに電力を供給する。

回路ボード１００はまた、電源コネクタ１０８、１１０と電源ケーブルとの間の接続に応じて、回路ボード１００に電力をルーティングする電力ステアリング回路を含んでいる。電力ステアリング回路１１２は、第１の電源コネクタ１０８と第２の電源コネクタ１１０とに結合されることができる。電力ステアリング回路１１２は、第１の電源コネクタ１０８及び第２の電源コネクタ１１０における電源ケーブル接続を検出して、十分な電力が回路ボード１００に供給されることを確保するための措置を取ることができる。回路ボード１００はまた、回路ボード活動中の電圧レールの電圧レベルを制御する電力ダウン回路１１４を含むことができる。電力ダウン回路は、電圧レールに結合されることができる。電力ダウン回路１１４は、例えば電力上昇及び電力低下などの動作中に電圧レールにまたがる電圧差が一定の制限を超えないことを確保することができる。

プロセッサはマルチコアプロセッサとし得る。回路ボード１００はＰＣＩｅ（Peripheral Component Interconnect Express）ボードとし得る。回路ボード１００は、動作のための２２５Ｗ又は３００Ｗの電力仕様と有し得る。エッジコネクタ１０６は、マザーボードから７５Ｗを受領するように構成される１２ＶＰＣＩｅエッジコネクタとし得る。第１の電源コネクタ１０８は、２ｘ３電源ケーブルから７５Ｗ、又は２ｘ４電源ケーブルから１５０Ｗを受領するように構成される１２Ｖ２ｘ４電源コネクタとし得る。第２の電源コネクタ１１０は、２ｘ３電源ケーブルから７５Ｗを受領するように構成される１２Ｖ２ｘ３電源コネクタとし得る。

図２は、実施形態に従った、電力ステアリング回路のブロック図である。電力ステアリング回路１１２は、プロセッサの回路ボード１００上に置かれることができる。電力ステアリング回路１１２は、電力ステアリング回路１１２によって検出された電源接続に応じて、規定量の電力を回路ボード１００にルーティングすることができる。

電力ステアリング回路１１２は、電力ステアリング回路１１２の活動を制御する電力制御モジュール２０２を含み得る。電力ステアリング回路１１２は、プロセッサの複数の電圧レールに電力を分配する第１の電力入力レール２０４及び第２の電力入力レール２０６を含むことができる。第１の電力入力レール２０４は、第１の電源コネクタ１０８に結合され得る。第２の電力入力レール２０６は、第１の電源コネクタ１０８又は第２の電源コネクタ１１０の何れかに結合されることができる。

電力制御モジュール２０２は、第１の電源コネクタ１０８の存在（プレゼンス）を検出することができる。電力制御モジュール２０２は、第１の電源コネクタ１０８が電源ケーブルに接続されているかを検出する。一部の実施形態において、電力制御モジュール２０２は、電源コネクタプレゼンスロジック２０８によって、どのような型式の電源ケーブルが第１の電源コネクタ１０８に接続されているか、及びどれだけの電力が第１の電源コネクタ１０８を介して届けられているかを決定することができる。一部の実施形態において、第１の電源コネクタ１０８は１２Ｖ２ｘ４電源コネクタであり、電力制御モジュール２０２は、第１の電源コネクタ１０８が、２ｘ３電源ケーブルから７５Ｗを受け取っているのか、又は２ｘ４電源ケーブルから１５０Ｗを受け取っているのかを検出することができる。

電力制御モジュール２０２はまた、回路ボード１００に関するボード電力仕様を決定することができる。一部の実施形態において、ボード電力仕様は２２５Ｗ又は３００Ｗとすることができる。

電力制御モジュール２０２はまた、第２の電源コネクタ１１０における電圧を検知する電圧センサ２１２を含むことができる。検知電圧がゼロ又は略ゼロである場合、電力制御モジュール２０２は、第２の電源コネクタ１１０が電源ケーブルに接続されていないと決定する。検知電圧が非ゼロ（例えば、１２Ｖ）である場合、電力制御モジュール２０２は、第２の電源コネクタ１１０が電源ケーブルに接続されていると決定する。一部の実施形態において、電力制御モジュール２０２は、電圧センサ２１２を読み取ることによって、電源ケーブルが第２の電源コネクタ１１０に接続されているかどうかを決定することができるとともに、どれだけの電力が第２の電源コネクタ１１０を介して届けられているかを決定することができる。一部の実施形態において、第２の電源コネクタ１１０は１２Ｖ２ｘ３電源コネクタであり、電力制御モジュール２０２は、第２の電源コネクタが２ｘ３電源ケーブルから７５Ｗを受け取っていることを検出することができる。一部の実施形態において、電力制御モジュール２０２は、決定が為される前の所定の時間量（例えば、２５から３０μｓ）にわたって検知電圧が安定に保持されることを必要とし得る。

ボード電力仕様２１０と検知電圧とに応じて、電力制御モジュール２０２は、第２の電力入力レール２０６を、第１の電源コネクタ１０８又は第２の電源コネクタ１１０の何れかに結合することができる。電力制御モジュール２０２は、スイッチモジュール２１４をイネーブルにするとともにステアリングモジュール２１６をディセーブルにすることによって、第２の電源コネクタ１１０を第２の電力入力レール２０６に結合し得る。電力制御モジュール２０２は、スイッチモジュール２１４をディセーブルにするとともにステアリングモジュール２１６をイネーブルにすることによって、第１の電源コネクタ１０８を第２の電力入力レール２０６に結合し得る。

一部の実施形態において、初期設定により、スイッチモジュール２１４はイネーブルにされ、ステアリングモジュール２１６はディセーブルにされる。電力制御モジュール２０２が、第２の電源コネクタ１１０が電源ケーブルに接続されていないと決定する場合、電力制御モジュール２０２は、第１の電源コネクタ１０８を介して届けられている電力量がボード電力仕様を満足するのに十分である場合に、第１の電源コネクタ１０８を第２の電力入力レール２０６に結合し得る。電力制御モジュール２０２が、第２の電源コネクタ１１０が電源ケーブルに接続されていると決定する場合、電力制御モジュール２０２は、ボード電力仕様が満足されると仮定して、第２の電源コネクタ１１０を第２の電力入力レール２０６に結合し得る。

図３は、回路ボードに電力を供給する方法のプロセスフロー図である。方法３００は、プロセッサの電力ステアリング回路１１２によって実行され得る。電力ステアリング回路は、一対の電源コネクタを通じて電力を受け取り、受け取った電力を一対の電力入力レールを介して回路ボードに届けることができる。

ブロック３０２にて、電力ステアリング回路は、回路ボードの電力仕様を決定する。電力仕様は、電力ステアリング回路からの容易なアクセスのために、回路ボードのメモリユニットに格納され得る。一部の実施形態において、回路ボードは、マザーボードから電力を受け取るエッジコネクタを含む。

ブロック３０４にて、電力ステアリング回路は、第１の電力入力レールに結合される第１の電源コネクタに接続された電源ケーブルを検出する。電力ステアリング回路は、どのような型式の電源ケーブルが第１の電源コネクタに接続されているか、及びどれだけの電力が第１の電源コネクタを通じて届けられているかを検出することができる。

ブロック３０６にて、電力ステアリング回路は、第２の電源コネクタにおける電圧を検知する。検知電圧がゼロ又は略ゼロである場合、電力ステアリング回路は、第２の電源コネクタが電源ケーブルに接続されていないと決定することができる。検知電圧が非ゼロである場合、電力ステアリング回路は、第２の電源コネクタが電源ケーブルに接続されていると決定することができる。一部の実施形態において、電力ステアリング回路は、検知電圧が所定の時間量の後に比較的安定したままである場合にのみ、電源ケーブルが接続されていると決定する。電力ステアリング回路は、電源ケーブルが第２の電源コネクタに接続されているかを決定することができるとともに、どれだけの電力が第２の電源コネクタを通じて届けられているかを決定することができる。

ブロック３０８にて、電力ステアリング回路は、決定した回路ボードの電力仕様及び検知した第２の電源コネクタにおける電圧に応じて、第２の電力入力レールを第１の電源コネクタ又は第２の電源コネクタと結合する。第２の電源コネクタが電源ケーブルに接続されていない場合、電力ステアリング回路は、第１の電源コネクタ（及びエッジコネクタ）によって受け取られる総電力量が回路ボードの電力仕様を満足するという条件下で、第２の電力入力レールを第１の電源コネクタと結合することができる。受け取られる総電力量が電力仕様を満足しない場合、第２の電力入力レールは、第１の電源コネクタから切り離される。第２の電源コネクタが電源ケーブルに接続されている場合、電力ステアリング回路は、第１の電源コネクタ及び第２の電源コネクタ（並びにエッジコネクタ）によって受け取られる総電力量が回路ボードの電力仕様を満足するという条件下で、第２の電力入力レールを第２の電源コネクタと結合することができる。

図４は、実施形態に従った、電力ステアリング回路の一実施形態に関する電力管理シナリオを示すチャートである。（図２に関して説明したような）ＰＣＩｅ（Peripheral Component Interconnect Express）ボードが、電力ステアリング回路と、１２Ｖ２ｘ４電源コネクタと、１２Ｖ２ｘ３電源コネクタと、ＰＣＩｅエッジコネクタとを含む。ＰＣＩｅボードの電力仕様は２２５Ｗ又は３００Ｗとし得る。ＰＣＩｅエッジコネクタは、マザーボードから７５Ｗを受け取ることができる。２ｘ４電源コネクタは、２ｘ３電源ケーブルから７５Ｗ、又は２ｘ４電源ケーブルから１５０Ｗを受け取り得る。２ｘ３電源コネクタは、２ｘ３電源ケーブルから７５Ｗを受け取り得る。第１の電力入力レールが２ｘ４電源コネクタに結合され得る。第２の電力入力レールが、２ｘ４電源コネクタ又は２ｘ３電源コネクタの何れかに結合され得る。電力ステアリング回路によって実行される措置は、ＰＣＩｅボードの電力仕様と、２ｘ３電源コネクタで検知される電圧とに依存し得る。チャート４００は、各々を一行で表した４つの取り得るシナリオを詳述している。

行４０２では、電力ステアリング回路が、２ｘ３電源コネクタにおいてゼロ電圧を検知しており、これは、２ｘ３電源コネクタが電源ケーブルに接続されていないことを指し示す。ＰＣＩｅボードの電力仕様は２２５Ｗである。２ｘ４電源コネクタは、２ｘ４電源ケーブルから１５０Ｗを受け取っている。２ｘ４電源コネクタとＰＣＩｅエッジコネクタとによって受け取られる電力の総量が、ＰＣＩｅボードの電力仕様を満足する。故に、電力ステアリング回路は、ステアリングをイネーブルにして、２ｘ４電源コネクタを第２の電力入力レールに結合する。

行４０４では、電力ステアリング回路が、２ｘ３電源コネクタにおいてゼロ電圧を検知しており、これは、２ｘ３電源コネクタが電源ケーブルに接続されていないことを指し示す。ＰＣＩｅボードの電力仕様は３００Ｗである。２ｘ４電源コネクタは、２ｘ４電源ケーブルから１５０Ｗを受け取っている。２ｘ４電源コネクタとＰＣＩｅエッジコネクタとによって受け取られる電力の総量が、ＰＣＩｅボードの電力仕様を満足しない。故に、電力ステアリング回路は、ステアリングをイネーブルにせず、２ｘ４電源コネクタは第２の電力入力レールに結合されない。

行４０６では、電力ステアリング回路が、２ｘ３電源コネクタにおいて１２Ｖを検知しており、これは、２ｘ３電源コネクタが電源ケーブルに接続されていることを指し示す。ＰＣＩｅボードの電力仕様は２２５Ｗである。２ｘ４電源コネクタ及び２ｘ３電源コネクタは各々、２ｘ３電源ケーブルから７５Ｗを受け取っている。２ｘ４電源コネクタと２ｘ３電源コネクタとＰＣＩｅエッジコネクタとによって受け取られる電力の総量が、ＰＣＩｅボードの電力仕様を満足する。故に、電力ステアリング回路は、ステアリングをイネーブルにせず、２ｘ３電源コネクタが第２の電力入力レールに結合される。

行４０８では、電力ステアリング回路が、２ｘ３電源コネクタにおいて１２Ｖを検知しており、これは、２ｘ３電源コネクタが電源ケーブルに接続されていることを指し示す。ＰＣＩｅボードの電力仕様は３００Ｗである。２ｘ４電源コネクタは２ｘ４電源ケーブルから１５０Ｗを受け取っており、２ｘ３電源コネクタは２ｘ３電源ケーブルから７５Ｗを受け取っている。２ｘ４電源コネクタと２ｘ３電源コネクタとＰＣＩｅエッジコネクタとによって受け取られる電力の総量が、ＰＣＩｅボードの電力仕様を満足する。故に、電力ステアリング回路は、ステアリングをイネーブルにせず、２ｘ３電源コネクタが第２の電力入力レールに結合される。

図５は、実施形態に従った、電力ダウン回路のブロック図である。電力ダウン回路１１４は、プロセッサの回路ボード１００上に置かれ得る。電力ダウン回路１１４は、回路ボードの電圧レールにまたがる電圧差が一定の制限を超えないことを確保する助けとなるよう、回路ボード１００によって使用され得る。電圧レールは、回路ボードの電源コネクタ１０８、１１０及びエッジコネクタ１０６から電力を受け取る電圧レギュレータを源（ソース）とする。

電力ダウン回路１１４は、第１の電圧レール（図示せず）に結合された第１の電圧レギュレータ５０２と、第２の電圧レール５０５に結合された第２の電圧レギュレータ５０４とを含み得る。第１の電圧レギュレータ５０２及び第２の電圧レギュレータ５０４は、それぞれ、第１の電圧レール及び第２の電圧レール５０５における電力の供給及び調節を行うように構成され得る。第１の電圧レールはグラフィック・ダブルデータレート（ＧＤＤＲ）メモリと結合されることができ、第２の電圧レール５０５はフェーズロックループ（ＰＬＬ）に結合されることができる。第１の電圧レール及び第２の電圧レール５０５は、回路ボード１００上のコア１０２、メモリ１０４及びその他のコンポーネントに電力を届けることができる。一部の実施形態において、第１の電圧レールはＶＤＤＧ（Voltage Drain for Graphic Processor Unit）電圧レールである。一部の実施形態において、第２の電圧レール５０５は、ＶＳＦＲ（Voltage of Super Filter Regulator）電圧レールである。一部の実施形態において、第１の電圧レギュレータ５０２は、エッジコネクタ１０６、第１の電源コネクタ１０８、及び第２の電源コネクタ１１０から電力を受け取る。一部の実施形態において、第２の電圧レギュレータ５０４は、エッジコネクタ１０６から電力を受け取る。一部の実施形態において、第１の電圧レールは１．０Ｖを使用し、第２の電圧レール５０５は１．８Ｖを使用する。一部の実施形態において、電力ダウン回路１１４は、第１の電圧レールと第２の電圧レール５０５との間の電圧差が如何なるときにも１．０Ｖを超えないことを保証するように構成される。

電圧レールコントローラ５０６が、第２の電圧レギュレータ５０４及び第２の電圧レール５０５に結合され得る。一部の実施形態において、第２の電圧レール５０５にインダクタ５０８及びフィルタ５１０が結合される。一部の実施形態において、電力ダウン回路１１４は更に、ｐチャネル金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）と、第１のｎチャネルＭＯＳＦＥＴと、第２のｎチャネルＭＯＳＦＥＴとを含む。第１のｎチャネルＭＯＳＦＥＴのゲートが、第１の電圧レール５０２の出力に結合され得る。第１のｎチャネルのソースはグランドに結合されることができ、ドレインは、第２のレギュレータ５０４の入力イネーブルと、第２のｎチャネルＭＯＳＦＥＴのゲートの位置にある電圧レールコントローラ５０６とに結合され得る。第２のｎチャネルＭＯＳＦＥＴのソースはグランドに結合されることができ、ドレインは、ｐチャネルＭＯＳＦＥＴのゲートに結合され得る。ｐチャネルＭＯＳＦＥＴのソースは第２の電圧レール５０４の出力に結合されることができ、ドレインはグランドに結合され得る。

電力上昇（パワーアップ）において、第１の電圧レギュレータ５０２がイネーブルされる。第１の電圧レール５０２はその定格電圧（例えば、１．０Ｖ）に近いので、第１の電圧レギュレータ５０２は、第２の電圧レギュレータ５０４へのイネーブル信号５０３をアサートする（アクティブにする）ことができる。このイネーブル信号は第１のｎチャネルＭＯＳＦＥＴを閉じさせることができ、故に、第２のレギュレータ５０４のロー（低）にイネーブルされた入力をグランドに接続し、第２の電圧レギュレータ５０４の電圧を上昇させる。電圧レールコントローラ５０６に関し、第２のｎチャネルＭＯＳＦＥＴが開くことができ、電圧（例えば、３．３Ｖ）がｐチャネルＭＯＳＦＥＴのゲートに与えられ得る。ｐチャネルＭＯＳＦＥＴは開いたままであることができ、第２の電圧レギュレータ５０４及び第２の電圧レール５０５の通常動作を可能にする。この電力上昇シーケンスにおいて、第１の電圧レール５０２と第２の電圧レール５０４との間の電圧差は、所定の電圧制限（例えば、１．０Ｖ）を超えない。

電力低下（パワーダウン）においては、第１の電圧レギュレータ５０２がシャットダウンされる。第１の電圧レール５０２は結果としてシャットダウンされるので、第１の電圧レギュレータ５０２は、第２の電圧レギュレータ５０４へのイネーブル信号５０３をアサートしない。これは第１のｎチャネルＭＯＳＦＥＴを開かせることができ、電圧レールコントローラ５０６が電圧（例えば、３．３Ｖ）を受け取ることを可能にし、故に、第２の電圧レギュレータ５０４をシャットダウンする。従って、第２のｎチャネルＭＯＳＦＥＴを閉じることができ、故に、次いで、ｐチャネルＭＯＳＦＥＴが閉じられて、第２の電圧レギュレータ５０４の出力をグランドに接続する。第２の電圧レール５０４は、第１の電圧レール５０２よりも高速に電力低下することができ、その結果、第１の電圧レール５０２と第２の電圧レール５０４との間の電圧差が所定の電圧制限（例えば、１．０Ｖ）を超えないようにされる。

例１
回路ボード上の電力管理用の回路がここに記載される。当該回路は、第１の電力入力レールに結合される第１の電源コネクタを含み得る。当該回路は第２の電源コネクタを含み得る。当該回路は第２の電力入力レールを含み得る。当該回路は電力制御モジュールを含み得る。電力制御モジュールは、回路ボードの電力仕様を決定し得る。電力制御モジュールは、第１の電源コネクタに接続された電源ケーブルを検出し得る。電力制御モジュールは、第２の電源コネクタにおける電圧を検知し得る。電力制御モジュールは、決定された回路ボードの電力仕様及び検知された第２の電源コネクタにおける電圧に応じて、第２の電力入力レールを第１の電源コネクタ又は第２の電源コネクタと結合し得る。

例２
回路における電力管理の方法がここに記載される。当該方法は、回路ボードの電力仕様を決定することを含み得る。当該方法は、第１の電力入力レールに結合される第１の電源コネクタに接続された電源ケーブルを検出することを含み得る。当該方法は、第２の電源コネクタにおける電圧を検知することを含み得る。当該方法は、決定された回路ボードの電力仕様及び検知された第２の電源コネクタにおける電圧に応じて、第２の電力入力レールを第１の電源コネクタ又は第２の電源コネクタと結合することを含み得る。

例３
プロセッサボードは電力管理用の回路を含み得る。この回路は、第１の電力入力レールに結合される第１の電源コネクタを含み得る。この回路は第２の電源コネクタを含み得る。この回路は第２の電力入力レールを含み得る。この回路は電力制御モジュールを含み得る。電力制御モジュールは、回路ボードの電力仕様を決定し得る。電力制御モジュールは、第１の電源コネクタに接続された電源ケーブルを検出し得る。電力制御モジュールは、第２の電源コネクタにおける電圧を検知し得る。電力制御モジュールは、決定された回路ボードの電力仕様及び検知された第２の電源コネクタにおける電圧に応じて、第２の電力入力レールを第１の電源コネクタ又は第２の電源コネクタと結合し得る。

特定の実装を参照して一部の実施形態を説明したが、一部の実施形態によればその他の実装も可能である。また、図面に示されたりここに記載されたりした回路要素又はその他の機構の配置及び順序は、図示して説明した特定の手法にて構成される必要はない。一部の実施形態によれば数多くの他の構成も可能である。

図に示した各システムにおいては、表現される要素が異なっていてもよいし同様であってもよいことを示唆するよう、幾つかのケースにおける要素が各々、同じ参照符号を持つこともあれば、異なる参照符号を持つこともある。しかしながら、要素は、異なる実装を有するのに十分な柔軟さを持ち得るものであり、ここに示されたり説明されたりしたシステムの一部又は全てとともに機能し得る。図面に示された様々な要素は、同じであってもよいし異なってもよい。どれを第１の要素として参照し、どれを第２の要素と呼ぶかは、恣意的である。

明細書及び請求項において、用語“結合される”及び“接続される”、並びにこれらの派生語が使用されることがある。理解されるべきことには、これらの用語は互いに同義語であるとは意図されていない。むしろ、特定の実施形態において、“接続される”は、２つ以上の要素が物理的又は電気的に互いに直接的に接触していることを指し示すように使用されることがある。“結合される”は、２つ以上の要素が物理的又は電気的に直接的に接触していることを意味し得る。しかしながら、“結合される”はまた、２つ以上の要素が互いに直接的には接触していないが、なおも互いに協働あるいは相互作用することを意味することもある。

実施形態は、本発明の実装又は例である。本明細書における“或る実施形態”、“一実施形態”、“一部の実施形態”、又は“他の実施形態”への言及は、それらの実施形態に関して記述される特定の特徴、構造、又は特性が、本発明の必ずしも全ての実施形態ではないが少なくとも一部の実施形態に含まれることを意味する。様々な箇所で現れる“或る実施形態”、“一実施形態”、又は“一部の実施形態”、は、必ずしも全てが同じ実施形態に言及しているわけではない。

ここに記載されて図示されるコンポーネント、特徴、構造、特性などの全てが、特定の１つ以上の実施形態に含まれる必要はない。本明細書が、“may”、“might”、“can”又は“could”を用いて、例えば、コンポーネント、特徴、構造、又は特性が含まれると述べる場合、それら特定のコンポーネント、特徴、構造、又は特性は必ずしも含まれる必要はない。本明細書又は請求項が“a”又は“an”として要素を参照する場合、それは、その要素が１つのみ存在するということを意味するものではない。本明細書又は請求項が“an additional”として要素を参照する場合、それは、その更なる要素が２つ以上存在することを排除するものではない。

実施形態を記述するためにフロー図及び状態図がここで使用されているかもしれないが、本発明は、それらの図又はここでの対応する説明に限定されるものではない。例えば、フローは、図示される各々のボックス若しくは状態を通って移る必要もなければ、ここに図示して説明されるのと正確に同じ順序で移る必要もない。

本発明は、ここに列挙された特定の細部に限定されない。実際、本開示の恩恵を受けた当業者は、以上の説明及び図面からの、本発明の範囲内で為され得る数多くの他のバリエーションを理解することになる。また、本発明の範囲を定めるものは、何らかの補正を含めた以下の請求項である。

Claims

回路ボード上の電力管理用の回路であって、
第１の電力入力レールに結合されるとともに、選択的に第２の電力入力レールに結合される第１の電源コネクタと、
選択的に前記第２の電力入力レールに結合される第２の電源コネクタと、
電力制御モジュールと
を有し、
前記電力制御モジュールは、
前記回路ボードの電力仕様を決定し、
前記第１の電源コネクタに接続された電源ケーブルを検出し、
前記第２の電源コネクタにおける電圧を検知し、且つ
前記回路ボードの前記決定された電力仕様及び前記第２の電源コネクタにおける前記検知された電圧に応じて、前記第２の電力入力レールを前記第１の電源コネクタ又は前記第２の電源コネクタと結合する、
ように構成され、
前記第２の電力入力レールは、前記第２の電源コネクタにおいて検知された前記電圧がゼロであり、且つ供給される電力が合計で前記決定された電力仕様を満足する場合に、前記第１の電源コネクタに結合され、それ以外の場合には、前記第１の電源コネクタから切り離される、
回路。
第３の電力入力レールに結合されるエッジコネクタを有し、前記エッジコネクタは、マザーボードから電力を受け取る、請求項１に記載の回路。
前記電力制御モジュールは、前記第２の電源コネクタにおけるゼロ電圧を検知する、請求項１に記載の回路。
前記電力制御モジュールは、供給される電力が合計で前記決定された電力仕様を満足する場合に、前記第２の電力入力レールを前記第１の電源コネクタと結合する、請求項３に記載の回路。
前記電力制御モジュールは、供給される電力が合計で前記決定された電力仕様を満足しない場合に、前記第２の電力入力レールを前記第１の電源コネクタから切り離す、請求項３に記載の回路。
前記電力制御モジュールは、前記第２の電源コネクタにおける非ゼロ電圧を検知する、請求項１に記載の回路。
前記電力制御モジュールは、前記第２の電力入力レールを前記第２の電源コネクタと結合する、請求項６に記載の回路。
回路における電力管理の方法であって、
回路ボードの電力仕様を決定し、
第１の電力入力レールに結合されるとともに選択的に第２の電力入力レールに結合される第１の電源コネクタに接続された電源ケーブルを検出し、
選択的に前記第２の電力入力レールに結合される第２の電源コネクタにおける電圧を検知し、
前記回路ボードの前記決定された電力仕様及び前記第２の電源コネクタにおける前記検知された電圧に応じて、第２の電力入力レールを前記第１の電源コネクタ又は前記第２の電源コネクタと結合する
ことを有し、
前記第２の電力入力レールは、前記第２の電源コネクタにおいて検知された前記電圧がゼロであり、且つ供給される電力が合計で前記決定された電力仕様を満足する場合に、前記第１の電源コネクタに結合され、それ以外の場合には、前記第１の電源コネクタから切り離される、
方法。
前記第２の電源コネクタにおけるゼロ電圧を検知することを有する請求項８に記載の方法。
供給される電力が合計で前記決定された電力仕様を満足する場合に、前記第２の電力入力レールを前記第１の電源コネクタと結合することを有する請求項９に記載の方法。
供給される電力が合計で前記決定された電力仕様を満足しない場合に、前記第２の電力入力レールを前記第１の電源コネクタから切り離すことを有する請求項９に記載の方法。
前記第２の電源コネクタにおける非ゼロ電圧を検知することを有する請求項８に記載の方法。
前記第２の電力入力レールを前記第２の電源コネクタと結合することを有する請求項１２に記載の方法。
電力管理用の回路を有するプロセッサボードであって、前記回路は、
第１の電力入力レールに結合されるとともに選択的に第２の電力入力レールに結合される第１の電源コネクタと、
選択的に前記第２の電力入力レールに結合される第２の電源コネクタと、
電力制御モジュールと
を有し、
前記電力制御モジュールは、
前記プロセッサボードの電力仕様を決定し、
前記第１の電源コネクタに接続された電源ケーブルを検出し、
前記第２の電源コネクタにおける電圧を検知し、且つ
前記プロセッサボードの前記決定された電力仕様及び前記第２の電源コネクタにおける前記検知された電圧に応じて、前記第２の電力入力レールを前記第１の電源コネクタ又は前記第２の電源コネクタと結合する、
ように構成され、
前記第２の電力入力レールは、前記第２の電源コネクタにおいて検知された前記電圧がゼロであり、且つ供給される電力が合計で前記決定された電力仕様を満足する場合に、前記第１の電源コネクタに結合され、それ以外の場合には、前記第１の電源コネクタから切り離される、
プロセッサボード。
第３の電力入力レールに結合されるエッジコネクタを有し、前記エッジコネクタは、マザーボードから電力を受け取る、請求項１４に記載のプロセッサボード。
前記電力制御モジュールは、前記第２の電源コネクタにおけるゼロ電圧を検知する、請求項１４に記載のプロセッサボード。
前記電力制御モジュールは、供給される電力が合計で前記決定された電力仕様を満足する場合に、前記第２の電力入力レールを前記第１の電源コネクタと結合する、請求項１６に記載のプロセッサボード。
前記電力制御モジュールは、供給される電力が合計で前記決定された電力仕様を満足しない場合に、前記第２の電力入力レールを前記第１の電源コネクタから切り離す、請求項１６に記載のプロセッサボード。
前記電力制御モジュールは、前記第２の電源コネクタにおける非ゼロ電圧を検知する、請求項１４に記載のプロセッサボード。
前記電力制御モジュールは、前記第２の電力入力レールを前記第２の電源コネクタと結合する、請求項１９に記載のプロセッサボード。