TWI569209B - 基於電池電荷狀態控制處理器轉換率的技術 - Google Patents

基於電池電荷狀態控制處理器轉換率的技術 Download PDF

Info

Publication number
TWI569209B
TWI569209B TW104105093A TW104105093A TWI569209B TW I569209 B TWI569209 B TW I569209B TW 104105093 A TW104105093 A TW 104105093A TW 104105093 A TW104105093 A TW 104105093A TW I569209 B TWI569209 B TW I569209B
Authority
TW
Taiwan
Prior art keywords
processor
power
conversion rate
battery pack
voltage
Prior art date
Application number
TW104105093A
Other languages
English (en)
Other versions
TW201602915A (zh
Inventor
亞歷山大Ｂ 袁洛里
唐Ｊ 尼古耶
喬治Ｐ 羅德烈古茲
剛 紀
菲利普Ｒ 利沃德
瓦蘇德芳 斯林尼法森
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201602915A publication Critical patent/TW201602915A/zh
Application granted granted Critical
Publication of TWI569209B publication Critical patent/TWI569209B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3212—Monitoring battery levels, e.g. power saving mode being initiated when battery voltage goes below a certain level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)
  • Power Sources (AREA)

Description

基於電池電荷狀態控制處理器轉換率的技術 發明領域
本揭示一般係關於電子設備領域。尤其是，一實施例係有關基於電池電荷狀態控制處理器轉換率的技術。
發明背景
為降低功率消耗，一些系統包含具有以各種低電力(Cx)或閒置狀態進行之能力的處理器。各個C狀態可表明某一位準的功能性以及一對應的電力狀態。例如，C0可以表明該處理器是在正常位準操作，C1可以表明該處理器不是正執行指令但是可能快速地返回至一執行狀態，等等。
但是，隨著更具電力效益系統之需求的出現，例如，以允許使用來自一單一電荷之電池電力而供全天操作時，此等僅基於處理器狀態之粗劣的電力降低解決方案可能見拙。
發明概要
依據本發明之一實施例，係特地提出一種設備，其包括：邏輯組件，其至少一部份是硬體，該邏輯組件導致 基於一電池組之至少一電荷位準而對一處理器之一轉換率予以修改，其中該電池組是用以供應電力至該處理器。
100‧‧‧系統
102‧‧‧處理器
104‧‧‧互連部
106‧‧‧處理器核心
108‧‧‧快取
110‧‧‧路由器
112‧‧‧互連部
114‧‧‧記憶體
116‧‧‧L1快取
120‧‧‧電源
130‧‧‧電壓調整器(VR)
140‧‧‧邏輯組件
150‧‧‧感測器
200‧‧‧電力輸送系統
300‧‧‧電池電力系統
400‧‧‧模擬降壓調整器
502‧‧‧平臺電壓
504‧‧‧電池電流
506‧‧‧總平均系統電流
602‧‧‧燃料計量規邏輯組件
604‧‧‧系統代理
606‧‧‧處理器
700‧‧‧操作圖
702-712‧‧‧操作動作
800‧‧‧電腦系統
802‧‧‧處理器
803‧‧‧電腦網路
804‧‧‧互連網路
806‧‧‧晶片組
808‧‧‧圖形和記憶體控制中樞
810‧‧‧記憶體控制器
812‧‧‧記憶體
814‧‧‧圖形介面
816‧‧‧顯示裝置
818‧‧‧中樞介面
820‧‧‧快取(ICH)
822‧‧‧匯流排
824‧‧‧週邊接橋
826‧‧‧音訊裝置
828‧‧‧碟片驅動器
830‧‧‧網路介面裝置
900‧‧‧電腦系統
902、904‧‧‧處理器
906、908‧‧‧區域性記憶體控制器中樞(MCH)
910、912‧‧‧記憶體
914‧‧‧點對點(PtP)介面
916、918‧‧‧PtP介面電路
920‧‧‧晶片組
922、924‧‧‧PtP介面
926、928‧‧‧點對點介面電路
930、932‧‧‧點對點介面電路
934‧‧‧高性能圖形電路
936‧‧‧高性能圖形介面
937‧‧‧PtP介面電路
940‧‧‧匯流排
941‧‧‧PtP介面電路
942‧‧‧匯流排橋
943‧‧‧I/O裝置
944‧‧‧匯流排
945‧‧‧鍵盤/滑鼠
946‧‧‧通訊裝置
947‧‧‧音訊裝置
948‧‧‧資料儲存裝置
949‧‧‧程式碼
1002‧‧‧單晶片系統(SOC)
1020‧‧‧中央處理單元核心
1030‧‧‧圖形處理器單元核心
1040‧‧‧輸入/輸出(I/O)介面
1042‧‧‧記憶體控制器
1060‧‧‧記憶體
1070‧‧‧I/O裝置
詳細說明藉由參考附圖而提供。於該等附圖中，最左邊的參考號碼之數字用以識別參考號碼首先出現之圖形。於不同圖形中相同參考號碼之使用表明相似或相同的項目。
圖1和8-10例示電腦系統實施例之方塊圖，其可以被採用以實行此處討論之各種實施例。
圖2展示依據一實施例之電力輸送系統方塊圖。
圖3和6例示根據一些實施例之用於動態電池電力系統的方塊圖。
圖4例示依據一實施例之藉由電池電力所供電的降壓調整器之電路圖。
圖5A和5B例示根據一些實施例之樣本波形圖。
圖7例示依據一實施例，用以基於電池電荷狀態而控制處理器轉換率之方法的流程圖。
較佳實施例之詳細說明
在下面說明中，許多特定細節已於此處提出以提供實施例之整體的了解。但是，各種實施例可被實施而不必該等特定細節。於其他實例中，習知的方法、步驟、構件、以及電路並未詳細地被說明以避免因而混淆特定實施例。進一步地，實施例之各種論點可以使用各種構件而進 行，例如，整合半導體電路(「硬體」)、組織進入一個或多個程式(「軟體」)中之電腦可讀取指令、或硬體和軟體之一些組合。對於這揭示之目的，提及之「邏輯組件」將是指硬體、軟體、韌體、或其一些組合。
移動式電腦裝置(例如，超級書(UltrabookTM)電腦)之成功最後可以取決於兩件事情-製造商/設計人員是否可提供優良的性能以及是否可能延伸電池之使用壽命。第二個需求可藉由將電池組自一傳統3S2P組態(3個電池串列，2個電池併列)改變至一2S3P組態(2個電池串列，3個電池併列)而至少部份地解決。因為這改變結果，系統電壓自大約9V-12.6V降低至大約6V-8.4V(所給予的範圍是對於不同位準之餘存的電池電荷狀態)。降低系統電壓之結果是在重負載和輕負載兩者的電壓調整器(VR)之較佳效能。具有此一電池組態之系統可更容易地滿足電池運行時間之需求(例如，對於微軟視窗(Windows®)8)。但是，降低系統電壓之一負面結果是系統關閉之危險，例如，當電池幾乎沒有剩餘電荷且系統需要高電力時，將足以導致系統電壓相當多的下降。
為了這目的，一些實施例基於電池電荷狀態而控制處理器轉換率。如此處所討論地，「轉換率」通常是指每個時間單位之輸出電壓的最大改變率(例如，以每秒伏特來表示)。於一實施例中，一處理器(或CPU(中央處理單元))之轉換率基於平臺之電池電荷狀態而調變。於一實施例中，轉換率調變是基於電池電荷狀態配合限制處理器Iccmax之 組合方式而應用。如此處所討論地，「Iccmax」通常是指最大處理器電流(或在其它用語，是最大處理器功率消耗)，其是最大處理器時脈頻率之一函數。此外，此等實施例可以提供電池模式之較佳性能，而同時也改善電池運行時間，例如，尤其是於連接待機中(例如，其中一電腦裝置是在比一致動狀態較低的功率消耗狀態中卻仍然維持一致動網路連接，並且同時該系統也週期地選擇性喚醒以執行所需求的任務)。
此外，一些實施例可以被應用至包含一個或多個處理器(例如，具有一個或多個處理器核心)之電腦系統中，例如，參考圖1-10所討論的那些者，例如，包含移動式電腦裝置，例如，一智慧型手機、平板電腦、UMPC(超級移動式個人電腦)、膝上型電腦、超級書(UltrabookTM)電腦裝置、智慧型手錶、智慧型眼鏡、可穿戴式裝置、等等。尤其是，第1圖例示依據一實施例之一電腦系統100的方塊圖。該系統100可以包含一個或多個處理器102-1至102-N(於此通稱為「處理器102」)。該等處理器102可以經由一互連部或匯流排104而通訊。各個處理器可以包含各種構件，為清楚起見，其中一些構件將僅參考處理器102-1而討論。因此，其餘的處理器102-2至102-N之各者可以包含參考處理器102-1之討論的相同或相似構件。
於一實施例中，該處理器102-1可以包含一個或多個處理器核心106-1至106-M(於此稱為「核心106」)、一快取108、及/或一路由器110。該等處理器核心106可以是 實行在一單一積體電路(IC)晶片上。此外，該晶片可以包含一個或多個共用及/或私用快取(例如，快取108)、匯流排或互連部(例如，一匯流排或互連部112)、圖形及/或記憶體控制器(例如，那些關於圖8-10所討論者)、或其他構件。
於一實施例中，路由器110可以被使用以在處理器102-1的各種構件及/或系統100之間通訊。此外，處理器102-1可以包含多於一個的路由器110。更進一步地，多個路由器110可以通訊以致能資料在處理器102-1內部或外部的各種構件之間依安排路線路由。
快取108可以儲存為處理器102-1之一個或多個構件(例如，核心106)所採用的資料(例如，包含指令)。例如，該快取108可以局域性地快取儲存在一記憶體114中之資料以供處理器102之構件更快地存取(例如，更快地為核心106所存取)。如於圖1之展示，記憶體114可以經由互連部104而與處理器102通訊。於一實施例中，該快取108(其可能是共用)可以是一中間位準快取(MLC)、一最末位準快取(LLC)等等。同時，該等核心106之各者也可以包含一位準1(L1)快取(116-1)(於此處通稱為「L1快取116」)或其他快取位準，例如，一位準2(L2)快取。此外，處理器102-1之各種構件可以直接地與快取108通訊，經由一匯流排(例如，匯流排112)、及/或一記憶體控制器或中樞。
系統100也可以包含一平臺電源120(例如，一直流電(DC)電源或一交流電(AC)電源)以提供電力至系統100之一個或多個構件。於一些實施例中，電源120可以包含一 個或多個電池組及/或電源供應器。該電源120可以經由一電壓調整器(VR)130而耦合至系統100之構件。此外，雖然第1圖例示一電源120和一電壓調整器130，電源及/或電壓調整器亦可以被採用。例如，該等處理器102之一者或多者可以具有對應的電壓調整器及/或電源。同時，電壓調整器130也可以經由一單一電力平面(例如，供應電力至所有的核心106)或多數個電力平面(例如，其中各電力平面可以供應電力至一不同的核心或核心族群)而耦合至處理器102。
另外地，雖然第1圖例示電源120和電壓調整器130如個別構件，但該電源120和該電壓調整器130可以併入系統100的其他構件中。例如，所有或部份的VR130可以併入電源120及/或處理器102中。
如於圖1之展示，該處理器102可以進一步地包含一電力控制邏輯組件140以控制電力供應至處理器102之構件(例如，核心106)。邏輯組件140可以存取此處討論之一個或多個儲存裝置(例如，系統100中之快取108、L1快取116、記憶體114、或另一記憶體)以儲存關於邏輯組件140之操作的資訊，例如，如此處所討論之與系統100的各種構件通訊之資訊。如所展示，邏輯組件140可以耦合至VR130及/或系統100的其他構件，例如，核心106及/或電源120。
例如，邏輯組件140可以耦合以接收資訊(例如，以一個或多個位元或信號形式)以表明一個或多個感測器150之狀態及/或電池電荷位準(例如，來自圖3及/或6之燃料計量規邏輯組件)。感測器150可以被提供接近系統100之構 件(或此處討論之其他電腦系統，例如，那些關於，例如，包含圖8-10之其他圖形所討論者)，例如，核心106、互連部104或112、在處理器102之外的構件、電池電荷狀態/位準等等，以檢測影響系統/平臺之電力/熱運行狀態之各種係數的變化，例如，溫度、操作頻率、操作電流、操作電壓、功率消耗、及/或核心間通訊活動、過電流等等。
邏輯組件140接著可以指示VR130、電源120、及/或系統100之分別構件(例如，核心106)以修改它們的操作。例如，邏輯組件140可以對VR130及/或電源120(或PSU)表明以調整它們的輸出。於一些實施例中，邏輯組件140可以要求核心106以修改它們的轉換率、操作頻率、功率消耗等等。同時，雖然所展示構件140和150是包含於處理器102-1中，這些構件也可以在系統100中之別處提供。例如，電力控制邏輯組件140可以提供於VR130中、於電源120中、直接地耦合至互連部104、在一個或多個(或另外地是全部)處理器102之內、在電腦裝置/系統(例如，如一獨立裝置)之外、耦合至電源120(或與電源120整合)等等。更進一步地，如於圖1之展示，電源120及/或電壓調整器130可以與電力控制邏輯組件140通訊，例如，以報告它們的電力相關說明及/或狀態。
圖2展示依據一實施例之電力輸送系統200的方塊圖。電流自電池組通過電池電阻Rcell、二個具有電阻Rf1和Rf2之通行FET(場效電晶體)、感測電阻器Rs1、連接器電阻器Rcon(其是在電池側上)、具有電阻Rf3之通行FET以及 感測電阻器Rs2(其是平臺側上)。該系統電壓接著為一個或多個平臺VR所使用以供應具有指定電壓之不同的輸送軌道。供應5V輸送軌道之VR需要其之輸入電壓是至少5.6V(依據VR之實行例，可以是較低或較高)，並且如果輸入電壓下降至那數值之下，則5V的輸送軌道可能是在規範之外，因而系統可能崩潰或停機。
圖3展示依據一實施例用於一動態電池電力系統300之方塊圖。於一實施例中，一處理器之最大渦輪位準(Iccmax)基於相對於最小系統輸入電壓之電池最大輸出電力性能而調整以及是依據於電池電荷餘存狀態以及系統阻抗。如此處所討論，一「渦輪」模式是指下述之一模式，於其中一個或多個構件(例如，一處理器)更費力地被驅動以供用於，例如，自數百微秒到數十秒週期範圍。當系統電壓是較高於或等於最小系統電壓時，燃料計量規IC(積體電路)監視電池電荷狀態、其之輸出電壓和阻抗、並且計算電池可傳送至平臺之最大電力(Pmax)。系統代理邏輯組件(例如，包含EC(嵌入式控制器)及/或軟體)將報告該Pmax至處理器，並且該處理器將基於該Pmax(以及其餘的平臺功率消耗)而調整處理器Imax(最大電流)。
此外，在處理器電壓斜升期間，該處理器功率消耗或該處理器VR之功率消耗也可能受阻。為展示這效應，對於利用電池電力而供應的一降壓調整器之一樣本模擬可以藉由下面的參數而進行(例如，依據一實施例之圖4中的展示)，該等參數如：(a)電池電壓：Vbat=6V；(b)電池電阻 Rbat=100m歐姆；(c)電池寄生電感Lbat=3nH；以及(d)VR輸入解耦C=100uF。該VR電感是500nH，並且輸出解耦以23個電容器，各為22uF而被組裝。為了滿足現有之需求的處理器轉換率，系統消耗之電流在375微秒(us)中是自0A上升至9.6A。
圖5A和5B例示根據一些實施例之樣本波形圖。尤其是，圖5A展示依據一實施例之產生的模擬波形。平臺電壓(頂部502之曲線)、總平均系統電流(中間曲線506)、以及電池電流(底部曲線504)作為一時間函數而展示。具有48mV/微秒之轉換率的VR輸出電壓自0V上升至1.8V，並且輸入系統電流自0A上升至9.6A。因為輸入解耦，故該電池電流是稍微地較小，且其自0A上升至6.5A。來自該電池之總電力達到幾乎40W。一真實的平臺可以具有另外的15W以供應平臺之其餘者，其將導致55W的電池輸出電力。因為VR輸入電流之切換性質，用於一真正系統的數量可能是略為較大些。同時，如果轉換率中有一些延遲，則系統電流甚至也將是要較大些，因為該VR將需要「趕上」，以便滿足48mV/微秒之轉換率。如所可知，系統輸入電壓快速地自6V下降至5.3V。
圖5B展示當VR輸出電流是自0A斜升至9.6A時，可作為一時間函數之平臺電壓(頂部之曲線510)、總平均系統電流(曲線514)以及電池電流(曲線512)。於此情況中，該電池電流抑制至近乎6A，其轉化傳送至核心VR的60W。假設15W是為所其餘的平臺消耗，則總電池電力接著成為 75W。如所可知，該系統輸入電壓自6V快速地下降至5.1V。如所可知，下降至5.3V(更不用說5.1V)之該系統電壓將很有可能導致系統關閉，因為一傳統的5V調整器將是無法保持在規格範圍之內。為了這目的，如此處討論地，一些實施例將在處理器電壓斜升期間保護系統免於無意中的關閉。
圖6展示依據一實施例用於一動態電池電力系統600的方塊圖。圖6展示一系統，其防止由於處理器快速斜升(例如，以及5V的VR關閉)而無意中使系統關閉。燃料計量規邏輯組件602是預期將報告電池可基於二種情況而供應之最大電力(Pmax或PMAXbatt)，該等二情況是：(1)輸入至平臺之最小輸入電壓(Vmin)；及/或(2)電池/電池組之最大輸出電流(Imax_pack)。如於圖3和6之展示，於一些正常操作的實施例中，PMAXbatt每1/3秒至1秒而更新，以及可能利用EC於關閉模式而較不頻繁地更新，或如果需要的話則更頻繁地更新。
更進一步地，韌體/邏輯組件可以被使用以允許基於系統Vmin和系統-電池-電阻之精確和及時Pmax計算。例如，該燃料計量規邏輯組件602估計電池電阻，其可能由於不同的電池電荷位準、不同的電池溫度、耗損等等而改變。燃料計量規邏輯組件602使用該估計的電池電阻值以估計一電力，其將導致電壓下降到大的足以使該系統電壓降低至Vmin(其可以是例如，藉由一客製或OEM(原始裝置製造商)或該電池組供應商所規劃的一預規劃數值)。二個計算/判定(基於電池之最小電壓以及最大輸出電流)之最小Pmax 將被報告至系統代理604(例如，實行作為邏輯組件，例如，EC或軟體)以導致基於電池電荷狀態/位準而對處理器606之轉換率的調整。
圖7例示依據一實施例用以基於電池電荷狀態而控制處理器轉換率之方法700的流程圖(例如，用於圖6之系統)。於一實施例中，參考圖1-6和8-10所討論的各種構件(例如，包含邏輯組件140、系統代理604、及/或燃料計量規邏輯組件602)可以採用以進行參考圖7所討論的一個或多個操作。
參看至圖6-7，在一操作702，PMAXbatt被讀取/判定(例如，藉由燃料計量規邏輯組件602)。在一操作704，Pmax，可用於SOC之最大電力，基於最大交流轉接器電力PMAXadaptor(用於當AC轉接器連接到平臺時之情況)、電池之最大電力(PMAXbatt)以及其餘平臺之最大功率消耗(PMAXROP)而判定。在一操作706，如參考圖6所討論地，新的/更新的Pmax轉換率被計算(例如，藉由系統代理604及/或邏輯組件140)。操作708判定該Pmax轉換率是否超出所允許的最大轉換率。如果是，則操作710將處理器轉換率設定至最大允許轉換率；否則，在操作712，該轉換率則設定至Pmax轉換率。迴路(操作702-710/712)在每「x」秒數(其是可組態，例如，藉由使用者及/或OEM顧客)被重複。
因此，基於該Pmax數值，處理器606將設定其之最大轉換率(每個來自系統代理604之資訊，於一些實施例中，系統代理604可以是相同或相似於邏輯組件140)。在狀 態轉換，啟始開機以及其類似者的期間，該處理器將在等於或低基於最大電力所計算的最大轉換率而設定VR輸出電壓轉換率，其中該最大電力是可藉由電池傳送而不過度使電池耗損或不會由於系統電壓下降到最小值之下而使系統關機。此等實施例可以藉由處理器製造商(例如，經由邏輯組件，例如，在EC中之它們的軟體碼或韌體碼中)而實行。終端/OEM顧客可以具有或不具有來自處理器製造商之協助而自己使用它。
圖8例示依據一實施例之電腦系統800的方塊圖。該電腦系統800可以包含一個或多個中央處理單元(CPU)或處理器802-1至802-P(其於此處可以稱為「處理器802」)。該等處理器802可以經由一互連網路(或匯流排)804而通訊。該等處理器802可以包含一般用途處理器、一網路處理器(其處理在電腦網路803之上通訊之資料)、或其他型式的一處理器(包含一簡化指令集電腦(RISC)處理器或一複雜指令集電腦(CISC))。
此外，處理器802可以具有單一核心或複數個核心設計。具有複數個核心設計之處理器802可以將不同型式的處理器核心整合在相同積體電路(IC)晶模上。同時，具有複數個核心設計之處理器802也可以實行作為對稱或非對稱之多處理器。於一實施例中，一個或多個處理器802可以是相同或相似於圖1之處理器102。於一些實施例中，一個或多個處理器802可以包含圖1的核心106、邏輯組件140、以及感測器150之一者或多者。同時，參考圖1-7所討論的 操作也可以藉由系統800之一個或多個構件而進行。例如，一電壓調整器(例如，圖1之VR130)可以在邏輯組件140(其也可控制升壓模式啟動)之引導下調整供應至圖8之一個或多個構件的電壓。
一晶片組806也可以與互連網路804通訊。該晶片組806可以包含一圖形和記憶體控制中樞(GMCH)808。該GMCH 808可以包含與一記憶體812通訊之一記憶體控制器810。該記憶體812可以儲存包含指令序列之資料，該指令序列可藉由處理器802、或任何包含於電腦系統800中之其他裝置來執行。於一實施例中，記憶體812可以包含一個或多個依電性儲存裝置(或記憶體)，例如，隨機存取記憶體(RAM)、動態RAM(DRAM)、同步DRAM(SDRAM)、靜態RAM(SRAM)、或其他型式的儲存裝置。非依電性記憶體也可以採用，例如，一硬碟。另外的裝置可以經由互連網路804而通訊，例如，複數個CPU及/或複數個系統記憶體。
GMCH 808也可以包含與一顯示裝置816通訊之一圖形介面814。於一實施例中，該圖形介面814可以經由一加速圖形埠(AGP)或週邊構件互連(PCI)(或PCI快速(PCIe)介面)而與顯示裝置816通訊。於一實施例中，顯示器816(例如，一平面顯示器、一陰極射線管(CRT)、一投射屏幕等等)可以經由，例如，一信號轉換器而與圖形介面814通訊，該信號轉換器可使儲存在一儲存裝置(例如，視訊記憶體或系統記憶體)中的一影像之一數位表示轉換成為受解譯之顯示信號並且利用顯示裝置618而顯示。所產生之該等顯示信 號可以在受解譯之前通過各種控制裝置並且隨後顯示在顯示裝置450上。
一中樞介面818可以允許該GMCH 808以及一輸入/輸出控制中樞(ICH)820通訊。該ICH 820可以提供一介面至與電腦系統800通訊之I/O裝置。該ICH 820可以經由週邊接橋(或控制器)824而與匯流排822通訊，該週邊接橋(或控制器)，例如，是一週邊構件互連(PCI)接橋、一通用序列匯流排(USB)控制器、或其他型式的週邊接橋或控制器。該接橋824可以提供在處理器802和週邊裝置之間的一資料通道。其他型式的拓撲結構亦可以被採用。同時，複數個匯流排，例如，也可以經由複數個接橋或控制器而與ICH 820通訊。此外，於各種實施例中，與ICH 820通訊的其他週邊裝置可以包含，整合型驅動電子設備(IDE)或小型電腦系統介面(SCSI)硬碟驅動器、USB埠、一鍵盤、一滑鼠、併列埠、串列埠、軟式磁碟驅動器、數位輸出支援裝置(例如，數位視訊介面(DVI))、或其他裝置。
匯流排822可以與一音訊裝置826、一個或多個碟片驅動器828、以及一個或多個網路介面裝置830(其是與電腦網路803通訊)而通訊。其他裝置可以經由匯流排822通訊。同時，於一些實施例中，各種構件(例如，網路介面裝置830)也可以與GMCH 808通訊。此外，處理器802和GMCH 808可以組合以形成一單晶片。更進一步地，於其他實施例中，一圖形加速設備(例如，AGP及/或PCI/PCIe圖形裝置)可以包含在GMCH 808之內。
更進一步地，該電腦系統800可以包含依電性及/或非依電性記憶體(或儲存器)。例如，非依電性記憶體可以包含下面之一者或多者：唯讀記憶體(ROM)、可程控ROM(PROM)、可消除PROM(EPROM)、電氣地EPROM(EEPROM)、一碟片驅動器(例如，828)、一軟式磁碟片、一小型碟片ROM(CD-ROM)、一數位多功能碟片(DVD)、快閃記憶體、一磁式光碟、或可儲存電子設備資料(例如，包含指令)之其他型式的非依電性機器可讀取媒體。於一實施例中，系統800之構件可以一點對點(PtP)組態方式而配置。例如，處理器、記憶體、及/或輸入/輸出裝置可以藉由一些點對點介面而互連。
圖9例示依據一實施例以一點對點(PtP)組態方式而配置之電腦系統900。尤其是，圖9展示一系統，於其中處理器、記憶體、以及輸入/輸出裝置利用一些點對點介面而互連。參考圖1-8所討論的操作可以藉由系統900之一個或多個構件而進行。例如，一電壓調整器(例如，圖1之VR130)可以在邏輯組件140之引導下而調整供應至圖9的一個或多個構件之電壓。
如圖9中之例示，系統900可以包含許多處理器，為清楚起見，於其中只有兩處理器902和904被展示。處理器902和904可以各包含一局域性記憶體控制器中樞(MCH)906和908以致能與記憶體910和912之通訊。記憶體910及/或912可以儲存各種資料，例如，那些參考圖8之記憶體812所討論者。同時，處理器902和904也可以包含圖1 的核心106、邏輯組件140、及/或感測器150之一者或多者。
於一實施例中，處理器902和904可以是參考圖8所討論的該等處理器802之一者。處理器902和904可以分別地使用PtP介面電路916和918，經由一點對點(PtP)介面914而交換資料。同時，處理器902和904各者也可以使用點對點介面電路926、928、930、以及932，經由分別的PtP介面922和924而與一晶片組920交換資料。晶片組920可以進一步地，例如，使用一PtP介面電路937，經由一高性能圖形介面936而與一高性能圖形電路934交換資料。
於至少一實施例中，參考圖1-8所討論的一個或多個操作可以藉由處理器902或904及/或系統900之其他構件，例如，那些經由匯流排940通訊者而進行。但是，其他實施例，可以存在於圖9之系統900內的其他電路、邏輯組件單元、或裝置中。更進一步地，一些實施例可以分佈於圖9中所例示的許多電路、邏輯組件單元、或裝置。
晶片組920可以使用一PtP介面電路941而與匯流排940通訊。匯流排940可以具有與其通訊之一個或多個裝置，例如，一匯流排接橋942以及I/O裝置943。經由一匯流排944，匯流排接橋942可以與其他裝置通訊，例如，一鍵盤/滑鼠945、通訊裝置946(例如，可以與電腦網路803通訊之數據機、網路介面裝置或其他通訊裝置)、音訊I/O裝置、及/或一資料儲存裝置948。資料儲存裝置948可以儲存可藉由處理器902及/或904來執行的程式碼949。
於一些實施例中，此處討論之一個或多個構件可 作為一單晶片系統(SOC)裝置而實施。圖10例示依據一實施例之一SOC封裝的方塊圖。如圖10中所例示地，SOC 1002包含一個或多個中央處理單元(CPU)核心1020、一個或多個圖形處理器單元(GPU)核心1030、一輸入/輸出(I/O)介面1040、以及一記憶體控制器1042。SOC封裝1002之各種構件可以耦合至一互連或匯流排，例如，此處參考其他圖形所討論者。同時，該SOC封裝1002也可以包含更多或較少之構件，例如，那些參考其他圖形在此處所討論者。進一步地，SOC封裝1020之各個構件可以包含一個或多個其他構件，例如，如在此處參考其他圖形所討論者。於一實施例中，SOC封裝1002(以及其之構件)於一個或多個積體電路(IC)晶模上被提供，例如，其封裝進入一單一半導體裝置中。
如圖10中之例示，SOC封裝1002經由記憶體控制器1042而耦合至一記憶體1060(其可以是相似於或相同如在此處參考其他圖形所討論之記憶體)。於一實施例中，記憶體1060(或其之一部份)可整合在SOC封裝1002上。
I/O介面1040可以，例如，經由一互連及/或匯流排，例如，在此處參考其他圖形所討論者，而耦合至一個或多個I/O裝置1070。I/O裝置1070可以包含下列構件之一者或多者，如一鍵盤、一滑鼠、一觸控板、一顯示器、一影像/視訊捕獲裝置(例如，一照相機或攝影機/視訊記錄器)、一觸控銀幕、一擴音機、或其類似者。更進一步地，於一實施例中，SOC封裝1002可以包含/整合邏輯組件140。另外 地，該邏輯組件140可以在SOC封裝1002之外來提供(亦即，如一離散邏輯組件)。
下面的範例係關於進一步的實施例。範例1包含一設備包含：邏輯組件，其至少一部份是硬體，該邏輯組件導致基於一電池組之至少一電荷位準而對一處理器之一轉換率予以修改，其中該電池組是用以供應電力至該處理器。範例2包含範例1之設備，其中該轉換率是基於一判定電池電力位準轉換率以及一臨限轉換率之比較而被判定。範例3包含範例2之設備，其中該判定電池電力位準轉換率是基於該電池組之一最小輸入電壓以及一最大輸出電流而被判定。範例4包含範例1之設備，其進一步地包括一個或多個感測器以檢測溫度、操作頻率、操作電壓、以及功率消耗之一者或多者的變化。範例5包含範例1之設備，其中該處理器是包括一個或多個處理器核心。範例6包含範例1之設備，其中該邏輯組件、一處理器、以及記憶體之一者或多者是在一單一積體電路上。範例7包含範例1之設備，其中該電池組是用以供應電力至該邏輯組件。
範例8包含一方法，其包括下列步驟：導致基於一電池組之至少一電荷位準而對一處理器之一轉換率予以修改，其中該電池組是用以供應電力至該處理器。範例9包含範例8之方法，其進一步地包括基於一判定電池電力位準轉換率以及一臨限轉換率之比較而判定該轉換率。範例10包含範例9之方法，其進一步地包括基於該電池組之一最小輸入電壓以及一最大輸出電流而判定該電池電力位準轉換 率。範例11包含範例8之方法，其進一步地包括一個或多個感測器以檢測溫度、操作頻率、操作電壓、以及功率消耗之一者或多者的變化。
範例12包含一電腦可讀取媒體，其包括一個或多個指令，當該等指令在一處理器上執行時，則組態該處理器以進行一個或多個操作而有下列動作：導致基於一電池組之至少一電荷位準而對一處理器之一轉換率予以修改，其中該電池組是用以供應電力至該處理器。範例13包含範例12之電腦-可讀取媒體，其進一步地包括一個或多個指令，當該等指令在該處理器上被執行時，則組態該處理器進行一個或多個操作以基於一判定電池電力位準轉換率以及一臨限轉換率之比較而判定該轉換率。範例14包含範例13之電腦-可讀取媒體，其進一步地包括一個或多個指令，當該等指令在該處理器上被執行時，則組態該處理器進行一個或多個操作以基於該電池組之一最小輸入電壓以及一最大輸出電流而判定該電池電力位準轉換率。範例15包含範例12之電腦可讀取媒體，其進一步地包括一個或多個指令，當該等指令在一處理器上執行時，則組態該處理器進行一個或多個操作以導致一個或多個感測器檢測溫度、操作頻率、操作電壓、以及功率消耗之一者或多者的變化。
範例16包含一系統，該系統包含：一處理器；以及邏輯組件，其至少一部份是硬體，該邏輯組件導致基於一電池組之至少一電荷位準而對該處理器之一轉換率予以修改，其中該電池組是用以供應電力至該處理器。範例17 包含範例16之系統，其中該轉換率是基於一判定電池電力位準轉換率以及一臨限轉換率之比較而被判定。範例18包含範例17之系統，其中該判定電池電力位準轉換率是基於該電池組之一最小輸入電壓以及一最大輸出電流而被判定。範例19包含範例16之系統，其進一步地包括一個或多個感測器以檢測溫度、操作頻率、操作電壓、以及功率消耗之一者或多者的變化。範例20包含範例16之系統，其中該處理器包括一個或多個處理器核心。範例21包含範例16之系統，其中該邏輯組件、一處理器、以及記憶體之一者或多者是在一單一積體電路上。範例22包含範例16之系統，其中該電池組是用以供應電力至該邏輯組件。範例23包含範例16之系統，其進一步地包括耦合至該處理器之一顯示裝置以顯示一影像。
範例24包含一電腦可讀取媒體，其包括一個或多個指令，當該等指令在一處理器上被執行時，則組態該處理器以進行範例8至11之任一項的一個或多個操作。
範例25包含一設備，其包括用以進行如於範例8至11之任一項中所提出的方法之構件。
範例26包含一設備，其包括用以進行如任何先前範例中所提出的方法之構件。
範例27包含一機器可讀取儲存器，其包括機器-可讀取指令，當該等機器可讀取指令被執行時，則實行如於任何先前請求項中所提出的方法或實現一設備。
於各種實施例中，此處所討論之操作，例如，參 考圖1-10，可以實行作為硬體(例如，邏輯組件電路)、軟體、軔體、或其組合，其可以提供作為一電腦程式產品，例如，包含具有指令(或軟體步驟)儲存在其上之一有形之機器可讀取或電腦可讀取媒體，其被使用以程控一電腦而進行此處討論之一處理程序。該機器可讀取媒體可以包含一儲存裝置，例如，那些參考圖1-10所討論者。
另外地，此等電腦可讀取媒體可下載作為一電腦程式產品，其中該程式可以經由一通訊鏈路(例如，一匯流排、一數據機、或一網路連接)，藉由提供於一載波或其他傳輸媒體中的資料信號而自一遠處電腦(例如，一伺服器)轉移至一要求電腦(例如，一客戶)。
於說明文中提及之「一實施例」或「一個實施例」意謂著配合實施例所說明之一特定的特點、結構、及/或特性可以包含於至少一實行例中。說明文中各處所出現之用語「於一實施例中」可以是或可以不是都涉及相同實施例。
同時，於說明文和申請專利範圍中，詞語「耦合」和「連接」與它們的衍生詞，也可以一起被使用。於一些實施例中，「連接」可以使用以表明二個或更多個元件是彼此直接實際或電氣接觸。「耦合」可以表示二個或更多個元件是直接實際或電氣接觸。但是，「耦合」也可以表示二個或更多個元件可能不是彼此直接接觸，但仍然是可協同操作或彼此互動。
因此，雖然實施例已藉由特定之結構特點及/或方法論作用來說明，應了解，於附加申請專利範圍中所界 定之主題事件不必定得受限定於所述之特定特點或作用。反而，該等特定特點以及作用被揭示作為實行申請專利範圍主題事件之樣本形式。
702-712‧‧‧操作步驟

Claims (23)

  1. 一種設備，其包括：至少一部份是硬體的邏輯組件，用以至少基於一電池組之一電荷位準而導致對耦合至一處理器之一電壓調整器或一電源的一輸出予以修改，其中該電池組是用以經由該電壓調整器或該電源來供應電力至該處理器，其中該修改的一位準是至少部份基於該處理器的一最大電流消耗、以及當該電壓調整器或該電源的該輸出在一最小系統電壓位準以上時該電池組可傳送的一最大電力位準而被判定。
  2. 如請求項1之設備，其中該處理器的一轉換率是基於一判定電池電力位準轉換率以及一臨限轉換率之比較而被判定。
  3. 如請求項2之設備，其中該判定電池電力位準轉換率是基於該電池組之一最小輸入電壓以及一最大輸出電流而被判定。
  4. 如請求項1之設備，其進一步地包括一個或多個感測器以檢測溫度、操作頻率、操作電壓、以及功率消耗之一者或多者的變化。
  5. 如請求項1之設備，其中該處理器是包括一個或多個處理器核心。
  6. 如請求項1之設備，其中該邏輯組件、一處理器、以及記憶體之一者或多者是在一單一積體電路上。
  7. 如請求項1之設備，其中該電池組是用以供應電力至該邏輯組件。
  8. 一種方法，其包含下列步驟：至少基於一電池組之一電荷位準而導致對耦合至一處理器之一電壓調整器或一電源的一輸出予以修改，其中該電池組是用以經由該電壓調整器或該電源來供應電力至該處理器，其中該修改的一位準是至少部份基於該處理器的一最大電流消耗、以及當該電壓調整器或該電源的該輸出在一最小系統電壓位準以上時該電池組可傳送的一最大電力位準而被判定。
  9. 如請求項8之方法，進一步地包括基於一判定電池電力位準轉換率以及一臨限轉換率之比較而判定該處理器的一轉換率。
  10. 如請求項9之方法，進一步地包括基於該電池組之一最小輸入電壓以及一最大輸出電流而判定該電池電力位準轉換率。
  11. 如請求項8之方法，進一步地包括一個或多個感測器以檢測溫度、操作頻率、操作電壓、以及功率消耗之一者或多者的變化。
  12. 一種電腦可讀取媒體，其包括一個或多個指令，當該等指令在一處理器上執行時，則組態該處理器以進行一個或多個操作而有下列動作：至少基於一電池組之一電荷位準而導致對耦合至 一處理器之一電壓調整器或一電源的一輸出予以修改，其中該電池組是用以經由該電壓調整器或該電源來供應電力至該處理器，其中該修改的一位準是至少部份基於該處理器的一最大電流消耗、以及當該電壓調整器或該電源的該輸出在一最小系統電壓位準以上時該電池組可傳送的一最大電力位準而被判定。
  13. 如請求項12之電腦可讀取媒體，其中當該等一個或多個指令在該處理器上被執行時，則進一步地組態該處理器進行一個或多個操作以基於一判定電池電力位準轉換率以及一臨限轉換率之比較而判定該處理器的一轉換率。
  14. 如請求項13之電腦可讀取媒體，其中當該等一個或多個指令在該處理器上被執行時，則進一步地組態該處理器進行一個或多個操作，以基於該電池組之一最小輸入電壓以及一最大輸出電流而判定該電池電力位準轉換率。
  15. 如請求項12之電腦可讀取媒體，其中當該等一個或多個指令在一處理器上執行時，則進一步地組態該處理器進行一個或多個操作以導致一個或多個感測器檢測溫度、操作頻率、操作電壓、以及功率消耗之一者或多者的變化。
  16. 一種系統，其包含：一處理器；以及 至少一部份是硬體的邏輯組件，用以至少基於一電池組之一電荷位準而導致對耦合至該處理器之一電壓調整器或一電源的一輸出予以修改，其中該電池組是用以經由該電壓調整器或該電源來供應電力至該處理器，其中該修改的一位準是至少一部份基於該處理器的一最大電流消耗、以及當該電壓調整器或該電源的該輸出在一最小系統電壓位準以上時該電池組可傳送的一最大電力位準而被判定。
  17. 如請求項16之系統，其中該處理器的一轉換率是基於一判定電池電力位準轉換率以及一臨限轉換率之比較而被判定。
  18. 如請求項17之系統，其中該判定電池電力位準轉換率是基於該電池組之一最小輸入電壓以及一最大輸出電流而被判定。
  19. 如請求項16之系統，其進一步地包括一個或多個感測器以檢測溫度、操作頻率、操作電壓、以及功率消耗之一者或多者的變化。
  20. 如請求項16之系統，其中該處理器包括一個或多個處理器核心。
  21. 如請求項16之系統，其中該邏輯組件、一處理器、以及記憶體之一者或多者是在一單一積體電路上。
  22. 如請求項16之系統，其中該電池組是用以供應電力至該邏輯組件。
  23. 如請求項16之系統，進一步地包括耦合至該處理器之一顯示裝置以顯示一影像。
TW104105093A 2014-03-29 2015-02-13 基於電池電荷狀態控制處理器轉換率的技術 TWI569209B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/229,864 US9612643B2 (en) 2014-03-29 2014-03-29 Controlling the CPU slew rates based on the battery state of charge

Publications (2)

Publication Number Publication Date
TW201602915A TW201602915A (zh) 2016-01-16
TWI569209B true TWI569209B (zh) 2017-02-01

Family

ID=54165749

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105093A TWI569209B (zh) 2014-03-29 2015-02-13 基於電池電荷狀態控制處理器轉換率的技術

Country Status (4)

Country Link
US (1) US9612643B2 (zh)
CN (1) CN104951042B (zh)
DE (1) DE102015102689A1 (zh)
TW (1) TWI569209B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929582B2 (en) 2014-12-23 2018-03-27 Intel Corporation Adaptive charge current for a battery
JP6626882B2 (ja) * 2015-09-22 2019-12-25 オッポ広東移動通信有限公司 充電制御方法と装置及び電子機器
CA2961094A1 (en) * 2016-03-16 2017-09-16 Tti (Macao Commercial Offshore) Limited Power tool battery pack with wireless communication
KR102531858B1 (ko) * 2016-03-24 2023-05-11 에스케이하이닉스 주식회사 전력 관리를 수행하는 반도체 장치 및 그 동작 방법
US10996731B2 (en) * 2017-07-25 2021-05-04 Dell Products, L.P. Buck-boost conversion in an information handling system
US11209888B2 (en) * 2017-09-29 2021-12-28 Intel Corporation History based peak power prediction
US10802565B2 (en) 2019-02-06 2020-10-13 Intel Corporation Extending processor performance
TWI710888B (zh) * 2019-04-10 2020-11-21 宏碁股份有限公司 電子裝置及其控制方法
US11892893B2 (en) 2019-10-01 2024-02-06 Microsoft Technology Licensing, Llc Systems and methods for thermal system management

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6484265B2 (en) * 1998-12-30 2002-11-19 Intel Corporation Software control of transistor body bias in controlling chip parameters
US20070174586A1 (en) * 2005-04-15 2007-07-26 Rambus, Inc. Processor controlled interface
WO2013147874A1 (en) * 2012-03-30 2013-10-03 Intel Corporation Methods and apparatus for communicating available battery power

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5781784A (en) * 1992-07-09 1998-07-14 Zilog, Inc. Dynamic power management of solid state memories
US6009488A (en) 1997-11-07 1999-12-28 Microlinc, Llc Computer having packet-based interconnect channel
US7657692B2 (en) 1999-08-04 2010-02-02 Super Talent Electronics, Inc. High-level bridge from PCIE to extended USB
US7099318B2 (en) 2001-12-28 2006-08-29 Intel Corporation Communicating message request transaction types between agents in a computer system using multiple message groups
US20060256989A1 (en) 2003-03-17 2006-11-16 Olsen Henrik B Hearing prosthesis comprising rechargeable battery information
US7631118B2 (en) 2003-12-31 2009-12-08 Intel Corporation Lane to lane deskewing via non-data symbol processing for a serial point to point link
US7698575B2 (en) 2004-03-30 2010-04-13 Intel Corporation Managing power consumption by requesting an adjustment to an operating point of a processor
US7480808B2 (en) 2004-07-16 2009-01-20 Ati Technologies Ulc Method and apparatus for managing power consumption relating to a differential serial communication link
US7664970B2 (en) * 2005-12-30 2010-02-16 Intel Corporation Method and apparatus for a zero voltage processor sleep state
JP4594761B2 (ja) 2005-02-10 2010-12-08 株式会社東芝 情報処理装置およびその制御方法
US7719236B2 (en) 2005-02-18 2010-05-18 O2Micro International Limited Parallel powering of portable electrical devices
CA2564021C (en) 2005-10-14 2010-12-07 Research In Motion Limited Mobile device with a smart battery
US7536490B2 (en) 2006-07-20 2009-05-19 Via Technologies, Inc. Method for link bandwidth management
US7949794B2 (en) 2006-11-02 2011-05-24 Intel Corporation PCI express enhancements and extensions
US8185072B2 (en) 2007-03-23 2012-05-22 Intel Corporation Method and apparatus for power reduction for interconnect links
US7908501B2 (en) 2007-03-23 2011-03-15 Silicon Image, Inc. Progressive power control of a multi-port memory device
US7793030B2 (en) 2007-10-22 2010-09-07 International Business Machines Corporation Association of multiple PCI express links with a single PCI express port
DE102007054253B3 (de) * 2007-11-14 2009-07-30 Texas Instruments Deutschland Gmbh Adaptiver Algorithmus für die Leistungssteuerung einer Kamerabblitzlicht-LED als Funktion von Batterieimpedanz, Entladungszustand (SoD), Alterung, Temperatureinflüssen
US7903642B2 (en) 2007-12-04 2011-03-08 Nokia Corporation Multi-processor architecture for a device
US8218580B2 (en) 2008-07-15 2012-07-10 Intel Corporation Managing timing of a protocol stack
US8352764B2 (en) 2008-09-29 2013-01-08 Intel Corporation Dynamic squelch detection power control
US20100123435A1 (en) 2008-11-18 2010-05-20 International Business Machines Corporation Reduction of peak current requirements
US8667311B2 (en) 2009-06-23 2014-03-04 Broadcom Corporation Method and system for optimized power management for a network device supporting PCI-E and energy efficient ethernet
US8812878B2 (en) 2009-06-30 2014-08-19 Intel Corporation Limiting false wakeups of computing device components coupled via links
US8275560B2 (en) 2009-09-10 2012-09-25 Intel Corporation Power measurement techniques of a system-on-chip (SOC)
CN102576313A (zh) 2009-11-02 2012-07-11 惠普发展公司，有限责任合伙企业 采用分布式嵌入式切换的多处理计算
US8479026B2 (en) 2009-12-09 2013-07-02 Texas Instruments Incorporated Processor power management
TW201210200A (en) 2010-08-24 2012-03-01 Hon Hai Prec Ind Co Ltd Power booster and electronic system using same
US8577459B2 (en) 2011-01-28 2013-11-05 Cyberonics, Inc. System and method for estimating battery capacity
US8629649B2 (en) 2011-07-14 2014-01-14 O2Micro International, Ltd. Battery charging apparatus with a common control loop for a low drop-out voltage regulator and a boost regulator
US9246348B2 (en) 2011-10-06 2016-01-26 Intersil Americas Llc. Battery charge modulator with boost capability
TWM427729U (en) 2011-12-01 2012-04-21 Powercom Co Ltd Uninterrupted power supply apparatus with voltage regulating function
US9093855B2 (en) 2012-05-16 2015-07-28 Powerstick.Com Inc. Portable battery charger
US8437343B1 (en) 2012-05-22 2013-05-07 Intel Corporation Optimized link training and management mechanism
US8549205B1 (en) 2012-05-22 2013-10-01 Intel Corporation Providing a consolidated sideband communication channel between devices
US8446903B1 (en) 2012-05-22 2013-05-21 Intel Corporation Providing a load/store communication protocol with a low power physical unit
US8972640B2 (en) 2012-06-27 2015-03-03 Intel Corporation Controlling a physical link of a first protocol using an extended capability structure of a second protocol
US9411398B2 (en) 2012-09-28 2016-08-09 Intel Corporation Electronic device and method to extend battery life
US9261934B2 (en) 2013-03-15 2016-02-16 Intel Corporation Dynamic response improvement of hybrid power boost technology

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6484265B2 (en) * 1998-12-30 2002-11-19 Intel Corporation Software control of transistor body bias in controlling chip parameters
US20070174586A1 (en) * 2005-04-15 2007-07-26 Rambus, Inc. Processor controlled interface
WO2013147874A1 (en) * 2012-03-30 2013-10-03 Intel Corporation Methods and apparatus for communicating available battery power

Also Published As

Publication number Publication date
DE102015102689A1 (de) 2015-10-29
US9612643B2 (en) 2017-04-04
US20150277535A1 (en) 2015-10-01
TW201602915A (zh) 2016-01-16
CN104951042A (zh) 2015-09-30
CN104951042B (zh) 2018-09-21

Similar Documents

Publication Publication Date Title
TWI569209B (zh) 基於電池電荷狀態控制處理器轉換率的技術
US9372521B2 (en) Systems and methods for providing auxiliary reserve current for powering information handling systems
US10910870B2 (en) Charging device and charging method
TWI497272B (zh) Ｕｓｂ集線器和ｕｓｂ集線器的電力供應方法
TWI526813B (zh) 混合電源升壓技術之動態響應改善
EP2984536B1 (en) Controlling supply of power to computing devices with dynamically variable energy capacity
JP6113538B2 (ja) 制御装置、制御方法、プログラムおよび半導体装置
US20130328399A1 (en) Method for reducing the number of power terminal connectors
US11360540B2 (en) Processor core energy management
US20140189376A1 (en) Total platform power control
US9411398B2 (en) Electronic device and method to extend battery life
US20140184518A1 (en) Variable touch screen scanning rate based on user presence detection
US9958922B2 (en) Low ripple mechanism of mode change in switched capacitor voltage regulators
US9110649B2 (en) Storage apparatus, control apparatus and control method
EP2972660B1 (en) Controlling power supply unit power consumption during idle state
US20170293445A1 (en) Dynamic voltage regulator sensing and reference voltage setting techniques for multiple gated loads
US9612652B2 (en) Controlling power consumption by power management link
US20230409105A1 (en) Avoiding damage to universal serial bus sink switch device
JP2011090423A (ja) コンピュータおよび電源装置
JP6649579B2 (ja) 電子システム、機能拡張装置及び電源管理プログラム
TWI488032B (zh) 電子裝置及其供電控制方法
TW201617772A (zh) 一體電腦及其電源控制方法