TWI494742B - 溫度節流之控制器和系統及其方法 - Google Patents

溫度節流之控制器和系統及其方法 Download PDF

Info

Publication number
TWI494742B
TWI494742B TW097132031A TW97132031A TWI494742B TW I494742 B TWI494742 B TW I494742B TW 097132031 A TW097132031 A TW 097132031A TW 97132031 A TW97132031 A TW 97132031A TW I494742 B TWI494742 B TW I494742B
Authority
TW
Taiwan
Prior art keywords
bus
throttling
temperature
memory
reading
Prior art date
Application number
TW097132031A
Other languages
English (en)
Other versions
TW200917012A (en
Inventor
Tahsin Askar
Philip E Madrid
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of TW200917012A publication Critical patent/TW200917012A/zh
Application granted granted Critical
Publication of TWI494742B publication Critical patent/TWI494742B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Description

溫度節流之控制器和系統及其方法
本發明大致上係有關記憶體控制器之設計領域,且尤係有關一種能夠使DDR3記憶體安全及有效率地操作記憶體的溫度節流機構之設計。
許多數位系統,特別是那些具有高效能以及高速的電路,容易受到由於溫度變化的影響而有操作的變數。監控溫度以及電壓的裝置通常被包括為系統之一部份以保持及維護系統組件的完整性。個人電腦(PC),尤其是訊號處理器以及高速圖形轉接器特別地受益於此種溫度監控電路。例如,當一典型的中央處理器(CPU)由於其作業溫度已到達某級數高溫而過熱時,其便需要一內建於個人電腦之溫度感測器來確保其不被過熱問題而發生故障或損壞。
通常來說,解決積體電路(IC)測量系統內的溫度的設計將監控在不同電流強度通過之一或數個二極體電壓以取得溫度值。此種方法通常牽涉到包括放大(或上取)二極體產生之小電壓,然後減去放大的溫度相關(temperature-dependent)電壓以使取得的放大電壓集中而藉由一類比到數位轉換器(ADC)進行電壓轉換。換言之,用於解決基於積體電路(IC)溫度測量之溫度到數位的轉換通常係藉由測量數個通過不同電流強度典型相同的PN接面二極體之不同電壓來完成。在基射極間電壓中二極體(△VBE )間所產生的改變通常與溫度成正比。雖然溫度感測器已被主導性的組 構在CPU及/或分離的溫度輸出模組,近來他們已經開始被包括在其他重要的系統組件中,例如,系統記憶體,其在許多系統中包括了雙數據速率同步動態隨機存取記憶體(簡稱為DDR SDRAM或DDR)。
特別是在現今更快速的系統中,典型的記憶體裝置(例如DDR)如果一旦疏於查看即超過其最大的作業溫度而容易有過熱的情形,進而導致潛在相關記憶體可靠性的問題。一種矯正或防止上述過熱情形的方法係為記憶體匯流排的節流,其係用以確保記憶體裝置能在其溫度限制內持續操作。記憶體節流通常是提供一種藉由減少允許在記憶體匯流排的流量(traffic)的解決方法以使記憶體裝置降溫,藉此減少記憶體裝置所消耗的電力而導致降低溫度輸出。
雖然在許多情形中,基於半導體相關的溫度感測方法已被應用來取得可對應溫度值的讀數值,但有些情況中則是取得對應溫度值的讀數值並不直接對應實際的溫度值。例如,由溫度感測器取得係組構在記憶體裝置中之訊號可能被用於提供顯示超過某些溫度級數但無法回報實際的溫度值。在此種情形下,便需要一種智慧型的匯流排節流方法來增加系統最大的效能並同時確保存取的記憶體裝置能在其指定的溫度限制內持續操作無虞。
在與以下所敘述之本發明作比較後,熟習此技術者將能清楚明瞭其他相關於先前技術的議題。
一種匯流排節流方法,例如記憶體匯流排,可用於增加系統最大效能以及同時確保耦合至匯流排的裝置,例如記憶體裝置的溫度不超過其限定的操作溫度限制。組構於記憶體裝置或鄰近裝置之溫度量測器所提供之一或數個信號可顯示是否裝置已超過一或數個特定溫度等級,其係同時稱為跳脫點(trip point)。在一組實施例中,可使用一例如為DDR SDRAM控制器之記憶體控制器來將從與記憶體匯流排耦合之記憶體裝置接收到的回饋信號以實施記憶體匯流排節流,用以增加系統之最大效能同時確保連接至匯流排的記憶體裝置能在特定溫度限制內安全的持續作業。
在一實施例中,一種用於存取與一記憶體匯流排耦合的一或數個裝置,例如為記憶體裝置的方法可包括指定一第一跳脫點以及一較高的第二跳脫點,以及組構一用以操作固定及/或動態節流模式之匯流排控制器,例如為記憶體控制器。該方法可包括根據基於跳脫點以及使用的節流模式而選擇之指定的演算法以控制存取一或數個裝置。在一組實施例中,若只使用較低的跳脫點則可根據第一演算法使用匯流排控制器以實施匯流排節流;若同時使用兩個跳脫點以及該控制器被組構成於兩個跳脫點間操作固定節流模式,則可根據第二演算法使用匯流排控制器;以及若同時使用兩個跳脫點以及該控制器被組構成於兩個跳脫點間操作動態節流模式,則可根據第三演算法來使用匯流排控制器。
當只使用較低的跳脫點時,可假設較低的跳脫點與裝 置最大的操作溫度(MOT)符合。當同時使用兩個跳脫點時,則可假設較高的跳脫點與裝置最大的操作溫度(MOT)符合,而較低的跳脫點則相應於一種警示顯示裝置正趨向其最大的操作溫度(MOT)。此時可取得來自裝置的連續讀數來決定是否目前裝置的溫度已超過其指定的一或數個跳脫點,然後根據處理的讀數以及選擇的一種演算法來實施匯流排節流。每一連續之讀數皆可為某一特定的讀出時間間隔所分離。讀出時間間隔可根據記憶體裝置中的溫度改變比率而被指定。在一些實施例中,讀出時間間隔可能與記憶體裝置中的溫度改變比例成反比,即較高的溫度改變比率將產生較短的讀出時間間隔。更具體來說,讀出時間間隔可被決定為一最短的讀出時間間隔,在此期間內任何與匯流排耦合的裝置的溫度可藉由一例如為攝氏一度(1C)之指定溫度值改變。譬如,若是任何裝置最快的的溫度改變為攝氏一度(1C)的時間間隔為“T”,則讀出時間間隔可指定為“T”,或是非常接近“T”的數值。
在一組實施例中,一種例如為DDR SDRAM之記憶體控制器可被組構成由在某特定情況下實施記憶體匯流排節流,用以控制存取與記憶體匯流排耦合之記憶體裝置。該記憶體控制器可包括一暫存器,其係用以儲存節流模式訊息顯示是否兩跳脫點間實施之固定或動態節流模式,以及儲存一對應組之可能節流比例值。該暫存器可進一步組構為儲存記憶體之MOT訊息,其包括了至少兩個不同的最大操作溫度(MOT)數值且同時顯示其中之一MOT為假定之最 大操作溫度(MOT)數值。該暫存器可同時儲存顯示從記憶體取得讀數值的頻率之讀出時間間隔。
該記憶體控制器可包括,當記憶體之最大操作溫度(MOT)訊息顯示較低的數值為記憶體的假定最大操作溫度(MOT)時,根據第一演算法而藉由實施記憶體匯流排節流來控制存取記憶體裝置;當記憶體之最大操作溫度(MOT)訊息顯示較高的數值為記憶體的假定最大操作溫度(MOT),以及該節流模式訊息顯示兩個跳脫點間為固定模式操作時,即根據第二演算法使用匯流排控制器,當記憶體之最大操作溫度(MOT)訊息顯示較高的數值為記憶體的假定最大操作溫度(MOT),以及該節流模式訊息顯示兩個跳脫點間為動態模式操作,則根據第三演算法使用匯流排控制器。在一實施例中,第二溫度高於第一溫度。控制單元可組構成可由記憶體裝置取得連續讀數,以及根據一選擇演算法讀數來實施記憶體匯流排節流。
每一演算法可具有組合性的固定比例節流,以及可在不同情形下上增及/或下減節流以達到最佳的組合效能及安全性,藉以提供超越以及別於以往任何特定的記憶體控制器所用之單石節流(monolithic throttling)或是根據單一演算法執行固定節流的功能優點。
第1圖為一基本示範系統100之方塊圖,其係為一電腦系統,具有與一記憶體控制器103耦合以及組構有處理器核心101之處理單元100。記憶體控制器103可耦合至 記憶體匯流排111,經由該記憶體匯流排111記憶體控制器103可控制存取記憶體105以幫助處理單元100與記憶體105間之資訊交換。熟習此技術者將了解可用各種方法實作系統100,而僅顯示藉由記憶體控制器控制記憶體存取的基本組構。
在一組實施例中,記憶體控制器103可包括一耦合至內部暫存器109之控制單元107。不同實施例之記憶體控制器103可包括其他子電路及/或組件,其包括支援系統100所需功能而添加的暫存器。例如,記憶體控制器103可包括不同之緩衝器係用於緩衝記憶體105與處理器核心101間轉換資訊,而控制單元107可被分為數個子控制區塊。同樣的,記憶體105可包括複數個不同組構之記憶體元件或記憶體裝置,用以經由該記憶體匯流排111與記憶體控制器103接合(interface)。其他不同的實施例是可能且可被考慮的。
在一實施例中,記憶體105可為雙數據速率同步動態隨機存取記憶體DDR DRAM(DDR),例如DDR3記憶體,因此,記憶體控制器103可組構成提供DDR3記憶體之記憶體控制。再者,記憶體裝置105可與溫度感測器共同組構,以及可通過記憶體匯流排111而被操作以提供記憶體控制器103顯示是否已超過跳脫點(trip point)之讀數值(其可相應於特定之最大操作溫度值)。同樣的,若是記憶體裝置105並無包括上述溫度感測器,可採取在其鄰近處配置感測器來提供記憶體控制器103顯示是否已超過跳脫點之讀 數值。在一組實施例中,讀數值可包括實際的溫度讀數值,以及記憶體控制器103可組構成判斷是否跳脫點已被超過。
記憶體控制器103可因此組構成執行記憶體匯流排111之記憶體節流而增加系統100之最大效能,且同時確保耦合至記憶體匯流排111的記憶體裝置105能在特定溫度限制內安全的持續作業。控制單元107可組構成根據至少由記憶體裝置105所接收到之讀數值以執行一或數個演算法以對記憶體匯流排111執行節流,而暫存器109可組構成用以儲存控制單元107所使用之組構資訊及/或參數資訊,用以實施匯流排節流功能。於此需注意的是,雖然在此呈現實施記憶體匯流排節流各種不同新的方式,根據本發明的原則其他裝置的節流以及不同種類的匯流排的實施例是可能且可被考慮的。同時,節流可根據參數而非溫度,其中可指定一或數個跳脫點為特定之參數值以及根據將執行的節流方式取得系統效能與系統安全間所需的平衡。具有相應特點之參數讀數值可經由組構於系統中不同位置所需的感測器及/或系統中某裝置內取得。
請再次參閱第1圖,由控制單元107所執行之節流演算法可組構成同時將記憶體匯流排111節流的時間及程度減至最小。記憶體匯流排111節流包括以一最大可能之記憶體匯流排速率/容量的比例降低記憶體裝置105之存取,藉此減少來往於記憶體裝置105之流量而使其能在溫度限制內持續操作。例如,相較於正常操作之記憶體匯流 排111,應用20%記憶體匯流排111之控制節流可降低大約20%在記憶體匯流排111的匯流排流量。因此有助於維持記憶體裝置105的溫度使其不致超過最大操作溫度限制。
不同的記憶體裝置可能具有不同的熱(最大操作溫度)限制。因此,使記憶體匯流排111節流最佳化可包括指定記憶體裝置105可能具有的不同的最大操作溫度。在一個實施例中,記憶體裝置105中所包括的感測器(或當其為組構在外時相應的感測器)可提供數個跳脫點之指示。例如,在一個實施例中,可使用感測器來提供指示何時以及何處已超過任一不同的跳脫點以及每個相應於個別之之最大操作溫度跳脫點。其他的實施例可包括指定多於兩個最大操作溫度值。在所示之實施例中,具有多於兩個最大操作溫度值被考慮。熟習此技術者可明瞭在此討論之演算法可組構成指定更多或更少之最大操作溫度值,且亦可根據相同的原理作改變。為了可在記憶體匯流排111節流進行時更加增強及調整系統100效能,可設計有不同的節流模式。其中一實施例著重於可選擇以及可定義為一固定節流模式以及一動態節流模式,例如當溫度改變時決定是否應在兩跳脫點間執行固定或動態節流模式。其他實施例的特徵則以可根據採用藉由控制單元107所執行之附加的模式以及演算法。
在一組實施例中,固定節流模式代表記憶體匯流排111是以固定的比例進行節流。動態節流模式則代表著記 憶體匯流排111是以不同的比例進行節流。有關於固定節流模式與/或動態節流模式特徵的實施例,以及控制單元107執行記憶體匯流排111節流所採用之演算法根據將進一步於以下討論。另外如以上所述,當組構記憶體控制器103時可設計及考慮其他的控制參數。暫存器109可用以儲存部份或所有的參數,而在此所述之演算法亦可同時為這些參數所採用。
在一組實施例中,暫存器109可組構成用以儲存以下:顯示是否受溫度監控組構於記憶體裝置105上之感測器已被致能之資訊;有關哪一個跳脫點將被使用之資訊;有關節流模式使用之資訊(固定或動態);有關由配置於記憶體裝置105記憶體控制器103之感測器中取得之讀數值讀出時間間隔(連續讀數值間持續期間)之資訊。應注意的是在此描述之“讀出間隔”,“時間間隔”及/或“特定時間間隔”代表一段時間長度(即由特定時脈所決定之時間週期),而並非代表複數時間間隔中某一特定時間間隔)。即是,“於特定時間間隔實施節流”代表“於一段指定長度時間實施節流”,亦即,一段長度時間被稱為特定時間間隔,其代表一指定長度時間而非複數時間間隔中某一特定時間間隔。
應注意的是讀出時間間隔可根據裝置內溫度改變之比率而指定。在一些實施例中,讀出時間間隔可能與記憶體裝置中的溫度改變比例成反比,即較高的溫度改變比例將 產生較短的讀出時間間隔。亦即,裝置內之溫度改變越快則讀出時間間隔越短。更具體來說,讀出時間間隔可為一最短之讀出時間間隔,在此期間內任何與記憶體匯流排耦合的裝置的溫度可按照例如為攝氏一度(1C)之指定溫度值改變。例如,若是任何裝置的溫度改變攝氏一度(1C)最快的時間間隔為“T”微秒/毫秒/秒,則讀出時間間隔可指定為“T”微秒/毫秒/秒或是非常接近“T”微秒/毫秒/秒的數值。
在選擇的實施例中,附加的資訊也可被儲存於暫存器109,上述的資訊可根據不同的系統參數及需求而應用。
在一組實施例中,兩個不同的最大操作溫度(MOT)數值可為指定跳脫點之根據。例如,85C及95C,且可顯示其中之一為記憶體裝置105假定之最大操作溫度(MOT)數值。節流模式資訊可以一組比例值為基礎,其中每一比例值顯示在那比例值內之固定節流。附加的節流模式資訊可能顯示動態節流,其中節流可在始於某個比例值然後視情況增加或減少。另外的節流模式可包括藉由不同方式達到實際中止存取記憶體裝置,例如將記憶體裝置設定為預充電關機狀態,以及自我恢復更新模式等。在一組實施例中,讀出時間間隔(以下簡稱為時間間隔或讀出間隔)可以一特定組時間間隔值為基礎,其中每一時間間隔值相應於發生在記憶體裝置內之溫度改變比率。另外如前所述,讀出時間間隔可能與記憶體裝置中的溫度改變比例成反比,其亦可能相應於最短的期間內記憶體裝置特定溫度的改變。例如, 記憶體裝置內之溫度改變比率愈高,取得連續讀數值間之讀出時間間隔則最短。如此即可確保任何及所有記憶體裝置的實際溫度改變可被適當的推論。然而,亦可根據其他及/或另外的考量而選擇所需的時間間隔。
暫存器109可程式化成以不同方式儲存記憶體節流資訊。在一實施例中,可使用基本輸入/輸出系統(BIOS)按照在記憶體裝置內所偵測之溫度改變比例以程式化讀出時間間隔。溫度改變的比例可同樣解讀是否增加或降低。程式化小幅較高的讀出頻率可能較為安全,亦即,比可能顯示的實際溫度改變比例較低之時間間隔。另外,可藉由考慮由配置於記憶體裝置內之溫度感測器所提供之寬限期而指定相應於不同MOT值之跳脫點。例如,當記憶體裝置之最大操作溫度(MOT)數值為95C時,可指定跳脫點為93C,同樣的,如果最大操作溫度(MOT)數值為85C時,則可指定83C為跳脫點。因此,為實施記憶體匯流排節流,當記憶體控制器被通知其溫度已超越其相應之跳脫點時,即假定記憶體已超越其最大操作溫度(MOT)數值。
為實際考量,記憶體匯流排節流之比例數值可根據當超越最低的跳脫點期間時記憶體匯流排之實際命令生產率(throughput)。例如,當記憶體裝置具有兩個可能的跳脫點時,最低的跳脫點即被視為決定100%命令生產率之限制。亦即,當超越那個跳脫點時記憶體匯流排的實際命令生產率可視為100%。例如,10%的記憶體匯流排節流表示與超越跳脫點時記憶體匯流排的實際命令生產率相較時將 降低10%的實際命令生產率。
此時請參閱第二圖,在此將討論一個用於實施記憶體匯流排節流的演算法之基本組構實施例。在此實施例中,將指定兩個跳脫點,亦即,83C(跳脫點一)以及93C(跳脫點二)。每一跳脫點可具有相應之MOT值,例如分別為85C及95C。同時,在此實施例中,節流比例已被指定為一組可能之節流比例值,更具體係為5%、10%、25%、50%,以及75%。如此,其設定的最低跳脫點為5%,而最高的跳脫點則為75%。其中一維溫度圖表201、203、205將個別顯示如何在三個不同情形下指定實施記憶體匯流排節流之匯流排節流比例。每一圖表皆顯示出記憶體裝置不同溫度範圍之不同節流比例的操作溫度範圍。在一組實施例中,組構於記憶體控制器的控制單元107可分別執行相應於三個不同溫度圖表三種不同的運算。
溫度圖表201
溫度圖表201顯示一具有單一指定跳脫點為83C之例子(例如為藉由儲存相應資訊於組構於記憶體控制器103之暫存器109)。溫度圖表203顯示一具有兩個指定跳脫點其個別為83C的低跳脫點以及93C的高跳脫點之例子,其節流模式係設定為固定模式(例如藉由儲存相應資訊於組構於記憶體控制器103之暫存器109)。溫度圖表205則顯示一具有兩個指定跳脫點其個別為83C的低跳脫點以及93C的高跳脫點的例子,而其節流模式則設定為動態模式。為易於了解,以上各例子的溫度範圍個別以綠色,黃 色,以及紅色區域標示。
在溫度圖表201的例子中,綠色區域代表正常的操作狀態,其取得之讀數值顯示目前記憶體裝置的溫度並無超過有關記憶體指定的跳脫點。紅色區域代表特別的操作狀態,其取得之讀數值顯示目前記憶體裝置的溫度已超過有關記憶體在此例子中指定的83C跳脫點。在此例子中,一旦超過指定的83C跳脫點時,可以指定最高的比例實施命令節流(在此例子為75C)。如果下一個溫度讀數值(其可在特定讀出間隔之後取得)顯示目前記憶體裝置的溫度仍然在紅色區域內,假設其溫度已超過84C(例如溫度在一特定數量增加,在此例為1C),可中止記憶體的存取,例如藉由設定記憶體為預充電關機狀態。如果接續的讀數值顯示目前記憶體裝置的溫度仍然在紅色區域內,假設其溫度已超過85C,記憶體管道(相應於記憶體匯流排以及使用的記憶體裝置)可能被重新初始化。當再次確定溫度安全時,可重新開始記憶體後續的使用。在一組實施例中,可以此為考量以組構記憶體的初始化。如果讀數值顯示記憶體裝置的溫度不再超過此例中指定的83C跳脫點(及顯示溫度已降至低於83C),此時如同溫度圖表201顯示可實施減少節流且在期間內命令節流比例可逐漸降低。假設其溫度在一讀出間隔期間仍然停留在綠色區域(低於83C),可在該讀出間隔期間實施逐漸減少節流。祇要讀數值顯示記憶體裝置的溫度一直停留在綠色區域,其節流比例可最終到達0%以及停留在0%。
溫度圖表203
在溫度圖表203的例子中,兩個跳脫點被指定以提供更加細微的控制以及記憶體匯流排節流。如前所述,溫度圖表203相應於一設定節流模式為固定模式的例子。在此例子中,綠色區域代表正常的操作狀態,其取得之讀數值顯示目前記憶體裝置的溫度並無超過指定的83C跳脫點。黃色區域代表特別的操作狀態,其取得之讀數值顯示目前記憶體裝置的溫度已超過此例中指定的第一跳脫點但尚未超過在此例中指定的93C第二跳脫點。須注意在此例子中第二跳脫點可能實際上相應於(雖不等於)記憶體裝置所指定的最大操作溫度(MOT)。紅色區域則代表特別的操作狀況,其取得之讀數值顯示目前記憶體裝置的溫度已超過此例中指定的第二跳脫點。
在此實施例中,在超過第一跳脫點(83C)後,記憶體裝置的溫度便在黃色區域內,因此使用諸如暫存器109設定下所指定的固定比率實施命令節流。如果下一個溫度讀數值顯示目前記憶體裝置的溫度仍然在黃色區域內,便在指定的固定比例實施命令節流,但若是相同的下一個溫度讀數值顯示目前記憶體裝置的溫度在紅色區域內,則以指定最高的比例實施控制節流(在此例子為75%)。
在目前記憶體裝置的溫度顯示在紅色區域內以及以指定最高的比例實施控制節流的情況下,若是接下來的(即下一個)溫度讀數值顯示記憶體裝置的溫度仍然在紅色區域內,則可假設其溫度已超過94C,此時可中止對記憶體的 存取,例如藉由設定記憶體為預充電關機狀態或自我恢復模式。如果相同的下一個讀數值顯示記憶體裝置已返回到在黃色區域內,此時可實施減少節流而期間內命令節流比例可逐漸減少。可在指定的讀出間隔期間內實施此逐漸減少,假設溫度在讀出間隔期間停留在黃色區域。祇要讀數值顯示記憶體裝置的溫度一直停留在黃色區域,其節流比例可最終到達以及可能停留在指定的固定值。如果相同的下一個讀數值顯示記憶體裝置在綠色區域內,此時命令節流比例可減少到零,藉以使記憶體控制器不再繼續對其匯流排實施節流。
在目前記憶體裝置的溫度顯示在紅色區域內而記憶體的存取已被中止的情況下,如果接連的讀數值顯示目前記憶體裝置的溫度仍然在紅色區域內,假設其溫度已超過95C,記憶體管道可能被重新初始化。當再次確定溫度安全後,記憶體接續的使用即可重新開始。如同上述,記憶體的初始化的組構可以何時可回復記憶體的使用作為安全考量。如果相同的下一個讀數值顯示記憶體裝置目前是在黃或綠色區域內,此時可再次如同之前溫度讀數值所示來分別執行減少命令節流或是停止記憶體節流。
溫度圖表205
溫度圖表205相應於一設定節流模式為動態模式的例子。指定的區域如同溫度圖表203所示。在此例子中,當超過指定的83C第一跳脫點時,記憶體裝置的溫度即被視為在黃色區域內,因此可使用諸如暫存器109設定下所指 定的最低比例實施命令節流。
如果下一個溫度讀數值顯示目前記憶體裝置的溫度在紅色區域內,可假設其溫度已超過指定的93C第二跳脫點,此時可以指定最高的比例實施控制節流(在此例子為75%)。如果下一個取得的相同溫度讀數值顯示記憶體裝置的溫度仍然在黃色區域內,則假設溫度已以一特定數量增加,在此例為1C,即可在指定期間內實施次高的比例控制節流。例如,如果當取得讀數值時目前節流的比例為10%,直到取得下一次讀數值前可使用25%的節流。如此即可為每一連續顯示記憶體裝置溫度依然在黃色區域內的讀數值實施增加節流。節流比例可因此最終到達以及可能停留在指定的最大值(在此例為75%)。如果下一個相同的讀數值顯示記憶體溫度在綠色區域內,此時可實施減少節流而期間內可逐漸減少命令節流比例。假設溫度於時間間隔期間停留在綠色區域內,即可在指定的讀出間隔期間內實施此種漸趨式減少節流。可設定開始的目前節流比例為最終使溫度回復至綠色區域內(例如在此例為低於83C)的節流比例。其節流比例可最終到達以及可能停留在指定的固定值。如果溫度的讀數值顯示記憶體裝置停留在綠色區域內,命令節流比例可能最後達到以及停留在零。
在目前記憶體裝置的溫度顯示在紅色區域內以及已在指定的最高比例實施控制節流的情況下,若是接下來的(即下一個)溫度讀數值顯示記憶體裝置的溫度仍然在紅色區域內,則可假設其溫度已超過94C,記憶體的存取可被中 止。如果相同的下一個讀數值顯示記憶體裝置已返回到在黃色區域內,直到下一個讀數值顯示之前可實施75%的命令節流,且祇要讀數值顯示記憶體裝置的溫度一直停留在黃色區域,即可持續實施這樣75%的控制節流。如果下一個相同的讀數值顯示記憶體溫度降回到綠色區域內,此時可實施減少節流而在期間內可逐漸減少命令節流比例。假設溫度於時間間隔期間停留在綠色區域內,即可在指定的讀出間隔期間內實施此種漸趨式減少節流。可設定開始的目前節流比例至一指定的固定值(在此例為50%)的節流比例。如果溫度的讀數值顯示記憶體裝置停留在綠色區域內,命令節流比例可能最後達到以及停留在零。
在目前記憶體裝置的溫度顯示在紅色區域內而記憶體的存取已被中止的情況下,如果接連的讀數值顯示目前記憶體裝置的溫度仍然在紅色區域內,假設其溫度已超過95C,記憶體管道可能被重新初始化。當再次確定溫度安全後,即可重新開始記憶體之接續使用。如同上述,記憶體的初始化的組構可以何時可回復記憶體的使用作為安全考量。如果相同的下一個讀數值顯示目前記憶體裝置溫度是在黃色區域內,此時可再次如同之前溫度讀數值所示來實施命令節流。如果相同的下一個讀數值顯示目前記憶體裝置溫度已降至綠色區域內,此時可再次如同之前溫度讀數值所示來執行減少命令節流。
須注意的是,為了能在節流比例達到相同的延遲,可於不同種類的控制間使用一重量元素以更加精準計算節流 的數量。例如,於一DDR記憶體例子中,一種啟動命令可能相應於3個單位,一種預充電命令可能相應於2個單位,而讀/寫命令可能個別相應於1個單位。
第3圖
第3圖為根據第2圖中溫度圖表201之第一演算法200實施例之一流程圖。演算法(1)200係組構為一單一跳脫點。可使用例如記憶體裝置具有溫度感測器206之讀數。當讀數202判斷已超過特定跳脫點(可例如為第2圖之溫度圖表201中之跳脫點),可以指定最高的比例實施命令節流,然後可由記憶體204在接連的指定讀出時間間隔期間取得下一個讀數。當讀數208再次判斷已超過特定跳脫點,可中止對記憶體的存取,然後可由記憶體210在接連的指定讀出時間間隔期間取得下一個讀數。當讀數214再次判斷已超過特定跳脫點,可使記憶體管道重新初始化216,當再次確定可安全使用記憶體222後,即可重新開始對記憶體的存取。當可能時218,可由記憶體取得下一個讀數。當讀數220再次判斷已超過特定跳脫點,當可能時218,可由記憶體210取得下一個讀數。當讀數220判斷未超過特定跳脫點,可離開此循環並開始繼續使用記憶體。
當讀數214判斷未超過特定跳脫點時可實施減少節流224。在一實施例中,減少節流224可包括實施目前之節流比例,於一指定時間間隔期間降低目前之節流比例,以及於到達比例為零時停止節流。於減少節流後,可由記憶體226取得下一個讀數以及執行讀數所顯示之決定202。
於取得下一個讀數226以及決定下一個讀數指示202之後,當讀數208判斷未超過特定跳脫點時可實施減少節流224。當讀數202判斷未超過特定跳脫點時,可進一步決定使用於記憶體匯流排228節流目前之節流比例。當判斷228目前之節流比例為零時(即未實施匯流排節流),在等待時間間隔期間232後,可取得下一個讀數226以及執行讀數所指示之決定202。當判斷228目前之節流比例並非為零時,於取得下一個讀數226以及決定下一個讀數指示202之後可實施對匯流排減少節流224。
須了解前述之流程圖的用意只為示範,其中某些或所有的步驟皆可被改變但仍在所示之演算法範圍內。例如,222可包括在指定的比例實施記憶體匯流排節流以及222可與224連結。在不同的實施例中,可根據系統規格以及所需之系統操作溫度而增加或移除其他的步驟。
第4圖
第4圖為根據第2圖中溫度圖表203之第二演算法300實施例之一流程圖。演算法(2)300係組構為具有兩個跳脫點,一第一較低跳脫點以及一第二較高跳脫點。如同上述之演算法(1)200,可使用例如記憶體裝置具有溫度感測器306之讀數。當讀數302判斷已超過第二較高跳脫點(可例如為第2圖中溫度圖表203中之第二較高跳脫點),可以指定最高的比例實施命令節流,然後可由記憶體304在下一個指定讀出時間間隔期間取得下一個讀數。當讀數308再次判斷已超過第二較高跳脫點(即為當讀數308依然判斷 已超過第二較高跳脫點),此時可中止對記憶體的存取,然後可由記憶體310在下一個指定讀出時間間隔期間取得下一個讀數。當讀數314再次判斷已超過第二較高跳脫點,可使記憶體管道重新初始化316,且直到再次確定可安全使用記憶體326之前無法重新開始對記憶體的存取。當可能時318,可自記憶體取得下一個讀數。當讀數320再次判斷已超過第二較高跳脫點,當可能時318,可取得下一個讀數。當讀數320判斷未超過第二較高跳脫點,可離開此循環並開始繼續使用記憶體326。
當讀數314或讀數308判斷未超過第二較高跳脫點但超過第一較低跳脫點時,可根據目前之節流比例實施節流。當決定目前之節流比例不大於指定固定的節流比例330,可於指定的時間間隔期間實施指定固定的節流比例336,之後可取得下一個讀數334以及決定再次執行下一個讀數指示302。當決定目前之節流比例大於指定固定的節流比例330,可實施減少節流比例332。在一實施例中,減少節流332可包括實施目前之節流比例,於一指定時間間隔期間逐漸降低目前之節流比例,以及於到達指定固定的節流比例時停留在指定固定的節流比例。於減少節流後332,可取得下一個讀數334以及再次執行讀數所指示之決定302。當讀數328判斷未超過第一較低跳脫點時,可停止匯流排節流(即是設定目前之節流比例為零),而於指定時間間隔334不實施匯流排節流。然後可取得下一個讀數334以及再次執行讀數所指示之決定302。
當讀數302判斷未超過第二較高跳脫點但讀數340判斷超過第一較低跳脫點時,可如同前述之決定330根據目前之節流比例再次實施節流。當讀數340判斷未超過第一較低跳脫點時將停止匯流排節流(若仍實施匯流排節流),在取得下一個讀數334以及評估讀數302後,將不會於指定時間間隔344實施匯流排節流。
須了解前述之流程圖的用意只為示範,其中某些或所有的步驟皆可被改變但仍在所示之演算法範圍內。例如,326可包括在指定的比例實施記憶體匯流排節流以及326可與328連結。在不同的實施例中,可根據系統規格以及所需之系統操作溫度而增加或移除其他的步驟。
第5圖
第5圖為根據第2圖中溫度圖表205之第三演算法400實施例之一流程圖。演算法(3)400係組構為具有兩個跳脫點,一第一較低跳脫點以及一第二較高跳脫點。如同上述之兩種運算,可取得例如記憶體裝置具有溫度感測器406之讀數值。當讀數402判斷已超過第二較高跳脫點(可例如為第2圖中溫度圖表205之第二較高跳脫點),可以指定最高的比例實施命令節流,然後可由記憶體404在下一個指定讀出時間間隔期間取得下一個讀數。當讀數408再次判斷已超過第二較高跳脫點(即為當讀數408依然判斷已超過第二較高跳脫點),可中止對記憶體的存取,然後可由記憶體410再下一個指定讀出時間間隔期間取得下一個讀數。當讀數414再次判斷超過第二較高跳脫點,可使記憶 體管道重新初始化416,且直到再次確定可安全使用記憶體426之前無法重新開始對記憶體的存取。當讀數420再次判斷已超過第二較高跳脫點,當可能時418可取得下一個讀數。當讀數420判斷未超過第二較高跳脫點,可離開此循環並開始繼續使用記憶體426。
當讀數414或讀數408判斷未超過第二較高跳脫點但超過第一較低跳脫點時,可根據目前之節流比例實施節流。當決定目前之節流比例為零時428,可於指定的時間間隔期間實施指定次高的節流百分,由於目前之節流比例設定為零,此即為於指定時間間隔期間430指定最低的節流比例,之後可取得下一個讀數438以及決定再次執行下一個讀數指示402。當決定目前之節流比例非為零時428以及決定目前之節流比例少於指定最高的節流比例426時,可於指定時間間隔期間內430實施指定次高的節流比例,之後可取得下一個讀數438以及決定如何再次執行下一個讀數指示402。當決定目前之節流比例非為零時428以及近一步決定目前之節流比例不少於指定最高的節流比例426,可於指定時間間隔期間432實施指定最高的節流比例,之後可取得下一個讀數438以及決定如何再次執行下一個讀數指示402。
當讀數424判斷未超過第一較低跳脫點時,可在一指定時間間隔期間內根據減少演算法442實施匯流排節流。第六圖顯示一個減少演算法442的實施例以及以下說明。可取得下一個讀數438以及再次執行讀數所指示之決定 402。
當讀數402判斷未超過第二較高跳脫點以及讀數440判斷未超過第一較低跳脫點時,於取得下一個讀數438以及讀數指示的決定402之後,可在指定時間間隔期間內根據減少演算法442在次實施匯流排節流。
當讀數440判斷已超過第一較低跳脫點時,如先前敘述的可根據目前的節流比例428實施匯流排節流。
須了解前述之流程圖的用意只為示範,其中某些或所有的步驟皆可被改變但仍在所示之演算法範圍內。例如,426可包括在指定的比例實施記憶體匯流排節流以及426可與428連結。在不同的實施例中,可根據系統規格以及所需之系統操作溫度而增加或移除其他的步驟。
第6圖
第5圖中使用在442的減少演算法500亦可包括根據目前的節流比例實施節流。當判斷目前的節流比例低於指定的最高節流比例502時,可以目前的節流比例實施節流,然後在一指定時間間隔期間內逐漸降低目前的節流比例,以及當節流比例到達零時停止,亦即,一旦到達零節流比例時即停止節流。當判斷目前的節流比例不低於指定的最高節流比例502時,可以改變目前的節流比例至指定固定之節流比例值,例如可選擇為一中間點,或在一些實施例中可為50%的節流比例,可以目前的節流比例實施節流,然後在指定時間間隔期間內逐漸降低目前的節流比例,以及當節流比例到達零時停止,亦即,一旦到達零節 流比例時即停止節流。
第7圖
第7圖為一流程圖顯示一種根據第2至6圖中之演算法以及由記憶體取得的讀數而執行記憶體匯流排控制方法的一個實施例。在一實施例中,可設定一指定之讀出時間間隔,以及指定第一及第二跳脫點,其中第二跳脫點高於第一跳脫點。當只使用一個跳脫點(非同時使用兩個跳脫點)104時,可根據第一演算法106實施匯流排節流。當同時使用兩個跳脫點104且須實施動態匯流排節流時110,可根據第二演算法114實施匯流排節流。當同時使用兩個跳脫點104且須實施固定匯流排節流時110,則根據第三演算法112實施匯流排節流。
如先前所提及,以上演算法可被使用於控制單元107之記憶體控制器103。熟習此技術者將了解有許多不同的方式以實施這些演算法,而上述討論的實施例僅為示範而並非用於限制本發明之範圍。熟悉此項技術者一旦完全了解前文中之揭示,將可易於作出許多變化及修改。任何對在此描述之實施例的變化、修改、增加與改善均是可能的。該等變化、修改、增加與改善可能落在如接下來的申請專利範圍所詳細描述之本發明的範疇內。
100‧‧‧示範系統/處理單元
101‧‧‧處理器核心
103‧‧‧記憶體控制器
102、104、106、110、112、114‧‧‧步驟
105‧‧‧記憶體
107‧‧‧控制單元
109‧‧‧暫存器
111‧‧‧記憶體匯流排
113‧‧‧處理單元
200‧‧‧第一演算法
201、203、205‧‧‧圖表
202、204、206、208、210、214、216、218、220、222、224、226、228、232‧‧‧步驟
300‧‧‧第二演算法
302、304、306、308、310、314、316、318、320、326、328、330、332、334、336、340、342、344‧‧‧步驟
400‧‧‧第三個演算法
402、404、406、408、410、414、416、418、420、424、426、428、430、432、438、440、442‧‧‧步驟
500‧‧‧減少演算法
502、504、506‧‧‧步驟
若參閱前文中之詳細描述,並配合附圖,將可易於了解本發明之其他目的及優點,其中:
第1圖為一方塊圖,顯示本發明中組構由一記憶體匯 流排控制存取記憶體之記憶體控制器示範系統之一個實施例。
第2圖顯示三個不同溫度圖表分別對應本發明中三個記憶體匯流排節流演算法之一個實施例。
第3圖為一流程圖,顯示根據第2圖第一溫度圖表之一個演算法之一實施例。
第4圖為一流程圖,顯示根據第2圖第二溫度圖表之一個演算法之實施例。
第5圖為一流程圖,顯示根據第2圖第三溫度圖表之一個演算法之實施例。
第6圖為一流程圖,顯示根據第5圖一減少運算之實施例。
第7圖為一流程圖,顯示一種藉由使用第4、5、6圖中之演算法而執行記憶體匯流排控制方法之一實施例。
雖然可輕易對於本發明作出各種修改及替代形式,本發明的一些特定實施例係以圖式舉例方式已在此示出,且本說明書已詳細說明了這些特定實施例。然而,需注意本發明的該等圖式及詳細說明之用意並非將本發明限於所揭示的特定形式,相反地,本發明涵蓋藉由最後申請專利範圍所界定的本發明精神及範圍內的所有修改、等效、及替代方式。
102、104、106、110、112、114‧‧‧步驟

Claims (31)

  1. 一種耦合至少一裝置之匯流排節流方法,該方法包括:取得第一讀數用以指示對應於該至少一裝置之可測量特性之第一狀態;回應該取得的第一讀數以實施該匯流排節流;於實施該匯流排節流之後,取得第二讀數用以指示該第一狀態;以及回應該取得的第二讀數以停止對於且/或來自於通過該匯流排之該至少一裝置之匯流排轉移。
  2. 如申請專利範圍第1項之方法,其中,該匯流排節流係實施一段指定長度時間。
  3. 如申請專利範圍第1項之方法,其中,該匯流排節流包括以一指定最高節流比率實施該匯流排節流。
  4. 如申請專利範圍第1項之方法,其中,該匯流排節流包括以一個或多個不同之節流比率以及於個別的時間長度期間實施該匯流排節流。
  5. 如申請專利範圍第1項之方法,其中,該至少一裝置之可測量特性係為溫度。
  6. 如申請專利範圍第4項之方法,其中,該第一狀態係為該至少一裝置之溫度大於一指定之第一溫度值。
  7. 如申請專利範圍第1項之方法,其中,該匯流排係為一記憶體匯流排以及該至少一裝置係為記憶體裝置。
  8. 如申請專利範圍第6項之方法,其中,該停止匯流排轉移包括將該記憶體裝置設定於關機狀態。
  9. 如申請專利範圍第1項之方法,其中,該取得第一讀數包括由該至少一裝置取得該第一讀數。
  10. 如申請專利範圍第1項之方法,其中,該停止匯流排轉移包括於至少一段指定長度時間停止對該匯流排轉移。
  11. 如申請專利範圍第1項之方法,進一步包括:於停止對該匯流排轉移之後,取得顯示該第一狀態之第三讀數;以及回應該取得的第三讀數以對該至少一裝置執行重新初始化。
  12. 如申請專利範圍第11項之方法,進一步包括:於對該至少一裝置執行重新初始化之後,取得顯示對應該至少一裝置之可測量特性之第二狀態的第四讀數;以及回應該取得的第四讀數以對於且/或來自通過該匯流排之該至少一裝置重新繼續匯流排轉移。
  13. 如申請專利範圍第1項之方法,進一步包括:於停止該匯流排轉移之後,取得顯示對應該至少一裝置之可測量特性之第二狀態的第三讀數;以及回應該取得的第三讀數以對於且/或來自通過該匯流排之該至少一裝置重新繼續匯流排轉移。
  14. 如申請專利範圍第13項之方法,其中,該重新繼續匯流排轉移包括該匯流排節流。
  15. 如申請專利範圍第14項之方法,其中,該包括於該重新繼續之匯流排轉移的匯流排節流包括於一段指定長 度時間實施匯流排節流。
  16. 如申請專利範圍第15項之方法,其中,該於一段指定長度時間實施該匯流排節流包括以一指定比率實施該匯流排節流。
  17. 如申請專利範圍第15項之方法,其中,該於一段指定長度時間實施該匯流排節流包括:以一規定比率實施該匯流排節流;以及於一段指定長度時間內一或數次的降低該規定的比率。
  18. 如申請專利範圍第17項之方法,其中,該降低規定的比率將繼續執行直到達到一指定之固定比率。
  19. 如申請專利範圍第13項之方法,其中,該重新繼續匯流排轉移包括重新繼續匯流排轉移但不實施該匯流排節流。
  20. 如申請專利範圍第13項之方法,其中,該重新繼續匯流排轉移包括於一指定的固定比率以及時間長度期間內實施該匯流排節流。
  21. 一種耦合至一匯流排用以控制存取至少一裝置之控制器,該控制器包括:一暫存器,用以儲存對應於匯流排節流比率之複數個數值;以及一耦合至該暫存器之控制單元,用於操作:接收各用以指示該至少一裝置之溫度的兩個連續信號,其中,該兩個連續信號包括一第一信號及一第二 信號;以第一匯流排節流比率實施該匯流排節流一段指定長度時間,以回應該收到顯示該至少一裝置之該溫度超過臨界溫度值之第一信號,其中,該指定長度時間係根據該溫度的改變比率而定;以及以第二匯流排節流比率實施該匯流排節流,以回應該接收到顯示該至少一裝置之該溫度超過該臨界溫度值之第二信號。
  22. 如申請專利範圍第21項之控制器,其中,該暫存器復用以儲存複數個時間間隔值,其中,該指定長度時間係由該複數個時間間隔值之其中一者中選擇。
  23. 如申請專利範圍第22項之控制器,其中,該複數個時間間隔值與該至少一裝置之該溫度的改變比率符合。
  24. 如申請專利範圍第23項之控制器,其中,該控制單元係用以選擇該複數個時間間隔值之其中一者,使得指定長度時間的數值與該至少一裝置之該溫度的改變比率成反比。
  25. 如申請專利範圍第21項之控制器,其中,該控制單元用以接收各指示該至少一裝置之該溫度的複數個連續信號,其中,該複數個連續信號包括該兩個連續信號;其中,為回應每一收到之複數個連續信號之一者,該控制單元用以:根據收到之複數個連續信號之一者所顯示的該溫度而選擇複數個匯流排節流比率之至少一者;以及 根據該複數個匯流排節流比率中所選擇之該至少一者實施該匯流排節流。
  26. 如申請專利範圍第25項之控制器,其中,該控制器可等待於接收任何兩個該複數個連續信號之連續信號間之該指定長度時間。
  27. 如申請專利範圍第21項之控制器,其中,該第一匯流排節流比率指定一最高之節流比率。
  28. 如申請專利範圍第21項之控制器,其中,該第二匯流排節流比率指定停止匯流排流量。
  29. 一種溫度節流之系統,包括:一匯流排;至少一裝置,耦合至該匯流排;以及一耦合至該匯流排之控制器,用以控制存取該至少一裝置,其中,該控制器用以執行:接收各指示該至少一裝置之溫度的兩個連續信號,其中,該兩個連續信號包括一第一信號及一第二信號;依據第一節流比率實施該匯流排節流一段指定長度時間,以回應該接收到顯示該溫度超過臨界溫度值之第一信號;以及依據第二節流比率實施該匯流排節流,以回應該接收到顯示該溫度超過該臨界溫度值之第二信號;其中,該指定長度時間係根據該溫度的改變比率而定。
  30. 如申請專利範圍第29項之系統,其中,該控制器係為一記憶體控制器,其中,該至少一裝置為一記憶體裝置以及其中,該匯流排為一記憶體匯流排。
  31. 如申請專利範圍第29項之系統,其中,該指定溫度與該至少一裝置之最大操作溫度符合。
TW097132031A 2007-08-22 2008-08-22 溫度節流之控制器和系統及其方法 TWI494742B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/843,428 US9122648B2 (en) 2007-08-22 2007-08-22 Temperature throttling mechanism for DDR3 memory

Publications (2)

Publication Number Publication Date
TW200917012A TW200917012A (en) 2009-04-16
TWI494742B true TWI494742B (zh) 2015-08-01

Family

ID=40011330

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097132031A TWI494742B (zh) 2007-08-22 2008-08-22 溫度節流之控制器和系統及其方法

Country Status (3)

Country Link
US (1) US9122648B2 (zh)
TW (1) TWI494742B (zh)
WO (1) WO2009025714A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078815A (ja) * 2006-09-19 2008-04-03 Ricoh Co Ltd 画像形成装置、機器管理装置、機器管理システム、状態取得方法、機器管理方法およびプログラム
US8180500B2 (en) * 2009-07-29 2012-05-15 Nanya Technology Corp. Temperature sensing system and related temperature sensing method
US9317083B2 (en) * 2013-02-22 2016-04-19 Skyera, Llc Thermal regulation for solid state memory
KR102211126B1 (ko) * 2014-04-17 2021-02-02 삼성전자주식회사 동작 성능을 조절하는 메모리 시스템 및 메모리 시스템의 동작방법
US9671767B2 (en) 2014-05-14 2017-06-06 Advanced Micro Devices, Inc. Hybrid system and method for determining performance levels based on thermal conditions within a processor
US9652019B2 (en) 2014-06-02 2017-05-16 Advanced Micro Devices, Inc. System and method for adjusting processor performance based on platform and ambient thermal conditions
US20160062421A1 (en) * 2014-09-03 2016-03-03 Lenovo (Singapore) Pte. Ltd. Device side initiated thermal throttling
US9612763B2 (en) 2014-09-23 2017-04-04 Western Digital Technologies, Inc. Apparatus and methods to control power on PCIe direct attached nonvolatile memory storage subsystems
US9646660B2 (en) 2014-09-23 2017-05-09 Intel Corporation Selectable memory access time
US9940036B2 (en) * 2014-09-23 2018-04-10 Western Digital Technologies, Inc. System and method for controlling various aspects of PCIe direct attached nonvolatile memory storage subsystems
US10275001B2 (en) * 2015-06-26 2019-04-30 Intel Corporation Thermal throttling of electronic devices
WO2017078698A1 (en) * 2015-11-04 2017-05-11 Hewlett-Packard Development Company, L.P. Throttling components of a storage device
US10452437B2 (en) 2016-06-24 2019-10-22 Advanced Micro Devices, Inc. Temperature-aware task scheduling and proactive power management
KR20180130872A (ko) * 2017-05-30 2018-12-10 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US20190033933A1 (en) * 2017-12-06 2019-01-31 Intel Corporation Cache policy responsive to temperature changes
CN109101710B (zh) * 2018-07-27 2023-06-06 天津津电供电设计所有限公司 一种倾斜悬吊管母线力学参数的计算装置和方法
US11435813B2 (en) 2018-08-29 2022-09-06 Advanced Micro Devices, Inc. Neural network power management in a multi-GPU system
US10969978B2 (en) * 2018-09-25 2021-04-06 Micron Technology, Inc. Configurable buffer manager arbitration request throttling mechanism
US10929062B2 (en) 2018-11-07 2021-02-23 International Business Machines Corporation Gradually throttling memory due to dynamic thermal conditions
TWI800777B (zh) * 2020-12-15 2023-05-01 宏碁股份有限公司 溫度控制方法與資料儲存系統
US11934238B2 (en) * 2021-05-21 2024-03-19 Western Digital Technologies, Inc. Customized thermal throttling using environmental conditions

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030117759A1 (en) * 2001-12-21 2003-06-26 Barnes Cooper Universal thermal management by interacting with speed step technology applet and operating system having native performance control
US20060248355A1 (en) * 2005-04-27 2006-11-02 Thayer Larry J Power throttling system and method for a memory controller

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548733A (en) * 1994-03-01 1996-08-20 Intel Corporation Method and apparatus for dynamically controlling the current maximum depth of a pipe lined computer bus system
US6535798B1 (en) * 1998-12-03 2003-03-18 Intel Corporation Thermal management in a system
US6662278B1 (en) 2000-09-22 2003-12-09 Intel Corporation Adaptive throttling of memory acceses, such as throttling RDRAM accesses in a real-time system
US6662136B2 (en) * 2001-04-10 2003-12-09 International Business Machines Corporation Digital temperature sensor (DTS) system to monitor temperature in a memory subsystem
US7106696B1 (en) * 2001-08-31 2006-09-12 Juniper Networks, Inc. Systems and methods for limiting the rates of data to/from a buffer
US7409572B1 (en) * 2003-12-05 2008-08-05 Lsi Corporation Low power memory controller with leaded double data rate DRAM package arranged on a two layer printed circuit board
US7064994B1 (en) * 2004-01-30 2006-06-20 Sun Microsystems, Inc. Dynamic memory throttling for power and thermal limitations
US7318130B2 (en) * 2004-06-29 2008-01-08 Intel Corporation System and method for thermal throttling of memory modules
US7426649B2 (en) * 2005-02-09 2008-09-16 International Business Machines Corporation Power management via DIMM read operation limiter
US7400945B2 (en) * 2005-03-23 2008-07-15 Intel Corporation On-die temperature monitoring in semiconductor devices to limit activity overload
US7463993B2 (en) * 2005-05-10 2008-12-09 Intel Corporation Adaptive thermal-based frequency-bounds control
US7861113B2 (en) * 2007-03-16 2010-12-28 Dot Hill Systems Corporation Method and apparatus for operating storage controller system in elevated temperature environment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030117759A1 (en) * 2001-12-21 2003-06-26 Barnes Cooper Universal thermal management by interacting with speed step technology applet and operating system having native performance control
US20060248355A1 (en) * 2005-04-27 2006-11-02 Thayer Larry J Power throttling system and method for a memory controller

Also Published As

Publication number Publication date
WO2009025714A1 (en) 2009-02-26
US9122648B2 (en) 2015-09-01
US20090052266A1 (en) 2009-02-26
TW200917012A (en) 2009-04-16

Similar Documents

Publication Publication Date Title
TWI494742B (zh) 溫度節流之控制器和系統及其方法
JP3982690B2 (ja) 熱対策を最適化するための方法および装置
TWI709986B (zh) 記憶體資源的熱監測技術
TWI417740B (zh) 用於在獨立的頻率及/或電壓操作積體電路之組件之系統及方法
US6373768B2 (en) Apparatus and method for thermal regulation in memory subsystems
US9746383B2 (en) Throttling memory in response to an internal temperature of a memory device
US20170269674A1 (en) Induced thermal gradients
EP0757821B1 (en) Temperature management for integrated circuits
JP5638110B2 (ja) 熱制御装置及び方法
US9390461B1 (en) Graphics hardware mode controls
US8032722B2 (en) Information processing apparatus and memory control method
US20080263482A1 (en) Method and Apparatus for Small Die Low Power System-on-Chip Design with Intelligent Power Supply Chip
US20100073068A1 (en) Functional block level thermal control
CN105390481A (zh) 半导体器件
US9035956B1 (en) Graphics power control with efficient power usage during stop
JP2009042211A (ja) 半導体デバイスのための電力推定
US20180166123A1 (en) Semiconductor device and control method of semiconductor device
US9483092B2 (en) Performance state boost for multi-core integrated circuit
US20200097055A1 (en) Thermal management via operating system
KR20240096825A (ko) 전원 공급 전압 드룹 시의 성능 관리
TWI408540B (zh) 藉由實施某些埠對埠延遲之雜訊減少方法與系統及輸入/輸出介面
TWI687926B (zh) 頻率調整電路、電子記憶體及複數個動態隨機存取記憶體晶片之刷新頻率的確定方法
US8122232B2 (en) Self programming slave device controller
TWI651731B (zh) 電源閘控控制器、電源閘控電子系統及其操作方法
KR20220103172A (ko) 메모리 디바이스 센서