TWI687926B - 頻率調整電路、電子記憶體及複數個動態隨機存取記憶體晶片之刷新頻率的確定方法 - Google Patents

頻率調整電路、電子記憶體及複數個動態隨機存取記憶體晶片之刷新頻率的確定方法 Download PDF

Info

Publication number
TWI687926B
TWI687926B TW107121320A TW107121320A TWI687926B TW I687926 B TWI687926 B TW I687926B TW 107121320 A TW107121320 A TW 107121320A TW 107121320 A TW107121320 A TW 107121320A TW I687926 B TWI687926 B TW I687926B
Authority
TW
Taiwan
Prior art keywords
temperature
preset
temperature difference
random access
dynamic random
Prior art date
Application number
TW107121320A
Other languages
English (en)
Other versions
TW201947592A (zh
Inventor
張全仁
李文明
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW201947592A publication Critical patent/TW201947592A/zh
Application granted granted Critical
Publication of TWI687926B publication Critical patent/TWI687926B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Abstract

本揭露提供一種頻率調整電路、電子記憶體及複數個動態隨機存取記憶體晶片之刷新頻率的確定方法。該頻率調整電路包括一溫度感測模組、一計算模組及一儲存模組。該溫度感測模組經配置以測量複數個動態隨機存取記憶體晶片的溫度。該儲存模組耦接於該溫度感測模組和該計算模組之間，且經配置以儲存該複數個動態隨機存取記憶體晶片的溫度。該計算模組耦接到該溫度感測模組，且經配置以比較經由該溫度感測模組所測量到的該複數個動態隨機存取記憶體晶片的溫度，並據以以確定一第一溫度。該計算模組經配置以比較從該儲存模組所讀取的該複數個動態隨機存取記憶體晶片的先前溫度以確定一第二溫度，以及比較該第一溫度和該第二溫度以確定該複數個動態隨機存取記憶體晶片的一刷新頻率。

Description

頻率調整電路、電子記憶體及複數個動態隨機存取記憶體晶片之刷新頻率的確定方法
本申請案主張2018/05/14申請之美國正式申請案第15/978,594號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露關於一種電路、一種記憶體以及一種刷新頻率的確定方法，用以，特別是關於一種頻率調整電路、一種電子記憶體以及複數個動態隨機存取記憶體晶片之刷新頻率的確定方法。
傳統電子記憶體包括複數個（例如8個）動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)晶片和一個控制器。當控制器讀取動態隨機存取記憶體晶片的溫度以確定動態隨機存取記憶體晶片的刷新頻率時，因為動態隨機存取記憶體晶片的讀取溫度彼此不同，控制系統可能由於錯誤而關閉。
解決系統關閉問題的常規方法是將所有動態隨機存取記憶體晶片的溫度維持在預設溫度。但是，當動態隨機存取記憶體晶片的溫度保持在預設溫度時，動態隨機存取記憶體晶片的刷新頻率也是固定的。結果，隨著動態隨機存取記憶體晶片溫度的降低，固定刷新頻率將導致功率耗損的問題。因此，有必要找到功率耗損的解決方案。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露提供一頻率調整電路，包括一溫度感測模組和一計算模組。該溫度感測模組經配置以測量複數個動態隨機存取記憶體晶片的溫度。該計算模組耦接到該溫度感測模組且經配置以確定該複數個動態隨機存取記憶體晶片的一刷新頻率。在一些實施例中，該計算模組經配置以比較經由該溫度感測模組所測量到的該複數個動態隨機存取記憶體晶片的溫度以確定一第一溫度，比較該複數個動態隨機存取記憶體晶片的先前溫度以確定一第二溫度，以及根據該第一溫度和該第二溫度以確定該刷新頻率。
在一些實施例中，該計算模組包括一第一比較單元，耦接到該溫度感測模組，且經配置以比較該複數個動態隨機存取記憶體晶片的該等溫度以獲得該第一溫度，該第一溫度是該複數個動態隨機存取記憶體晶片的該等溫度中的一最高溫度。
在一些實施例中，該計算模組更包括一第二比較單元，經配置以比較該複數個動態隨機存取記憶體晶片的該等先前溫度以獲得該第二溫度，其中該第二溫度是該複數個動態隨機存取記憶體晶片的該等先前溫度中的一最高溫度。
在一些實施例中，該計算模組更包括一第一計算單元、一第三比較單元和一選擇單元。在一些實施例中，該第一計算單元耦接到該第一比較單元和該第二比較單元，且經配置根據該第一溫度和該第二溫度以獲得一第一溫度差。在一些實施例中，該第三比較單元耦接到該第一計算單元，且經配置以比較該第一溫度差與一第一預設溫度差。在一些實施例中，該選擇單元耦接到該第一比較單元、該第二比較單元和該第三比較單元，且經配置根據該第一溫度差和該第一預設溫度差之間的一比較結果以獲得一第三溫度。
在一些實施例中，該計算模組更包括一第二計算單元，耦接到該選擇單元和一第二儲存單元，其中該第二計算單元經配置以比較該第三溫度與一預設溫度集合以確定該刷新頻率。
在一些實施例中，該預設溫度集合至少包括一個預設溫度，以定義一第一溫度範圍和一第二溫度範圍。在一些實施例中，如果該第三溫度落入該第一溫度範圍內，該第二計算單元經配置以輸出一第一預設頻率；如果該第三溫度落入該第二溫度範圍內，該第二計算單元經配置以輸出一第二預設頻率。
在一些實施例中，該預設溫度集合更包括一第二預設溫度差和一第二溫度差，該第二溫度差定義為該第三溫度與該至少一個預設溫度的差值。在一些實施例中，當該第三溫度增加並落入該第二溫度範圍內時，如果該第二個溫度差小於該第二預設溫度差，該第二計算單元經配置以輸出該第一預設頻率；當該第三溫度增加並落入該第二溫度範圍內時，如果該第二個溫度差等於或大於該第二預設溫度差，該第二計算單元經配置以輸出該第二預設頻率。
在一些實施例中，該預設溫度集合更包括一第二預設溫度差和一第二溫度差，該第二溫度差定義為該第三溫度與該至少一個預設溫度的差值。在一些實施例中，當該第三溫度下降並落入該第一溫度範圍內時，如果該第二個溫度差小於該第二預設溫度差，該第二計算單元經配置以輸出該第二預設頻率；當該第三溫度下降並落入該第一溫度範圍內時，如果該第二個溫度差等於或大於該第二預設溫度差，該第二計算單元經配置以輸出該第一預設頻率。
本揭露另提供一電子記憶體。該電子記憶體包括複數個動態隨機存取記憶體晶片；一頻率調整電路，耦接到該複數個動態隨機存取記憶體晶片且經配置以測量該複數個動態隨機存取記憶體晶片的溫度，以確定該複數個動態隨機存取記憶體晶片的一刷新頻率。在一些實施例中，該頻率調整電路包括一溫度感測模組和一計算模組。在一些實施例中，該溫度感測模組經配置以測量複數個動態隨機存取記憶體晶片的溫度。在一些實施例中，該計算模組耦接於該溫度感測模組和該複數個動態隨機存取記憶體晶片之間，且經配置以確定該複數個動態隨機存取記憶體晶片的該刷新頻率。在一些實施例中，該計算模組經配置以比較經由該溫度感測模組所測量到的該複數個動態隨機存取記憶體晶片的溫度以確定一第一溫度，比較該複數個動態隨機存取記憶體晶片的先前溫度以確定一第二溫度，以及根據該第一溫度和該第二溫度以確定該刷新頻率。
在一些實施例中，該計算模組包括一第一比較單元，耦接到該溫度感測模組，且經配置以比較該複數個動態隨機存取記憶體晶片的該等溫度以獲得該第一溫度，該第一溫度是該複數個動態隨機存取記憶體晶片的該等溫度中的一最高溫度。
在一些實施例中，該計算模組更包括一第二比較單元，經配置以比較該複數個動態隨機存取記憶體晶片的該等先前溫度以獲得該第二溫度，其中該第二溫度是該複數個動態隨機存取記憶體晶片的該等先前溫度中的一最高溫度。
在一些實施例中，該計算模組更包括一第一計算單元、一第三比較單元和一選擇單元。在一些實施例中，該第一計算單元耦接到該第一比較單元和該第二比較單元，且經配置根據該第一溫度和該第二溫度以獲得一第一溫度差。在一些實施例中，該第三比較單元耦接到該第一計算單元，且經配置以比較該第一溫度差與一第一預設溫度差。在一些實施例中，該選擇單元耦接到該第一比較單元、該第二比較單元和該第三比較單元，且經配置根據該第一溫度差和該第一預設溫度差之間的一比較結果以獲得一第三溫度。
在一些實施例中，該計算模組更包括一第二計算單元，耦接到該選擇單元，其中該第二計算單元經配置以比較該第三溫度與一預設溫度集合以確定該刷新頻率。
在一些實施例中，該預設溫度集合包括至少一個預設溫度，以定義一第一溫度範圍和一第二溫度範圍。在一些實施例中，如果該第三溫度在該第一溫度範圍內，該第二計算單元經配置以輸出一第一預設頻率；如果該第三溫度在該第二溫度範圍內，該第二計算單元經配置以輸出一第二預設頻率。
在一些實施例中，該預設溫度集合更包括一第二預設溫度差和一第二溫度差，該第二溫度差定義為該第三溫度與該至少一個預設溫度的差值。在一些實施例中，當該第三溫度增加並落入該第二溫度範圍內時，如果該第二個溫度差小於該第二預設溫度差，該第二計算單元經配置以輸出該第一預設頻率；當該第三溫度增加並落入該第二溫度範圍內時，如果該第二個溫度差等於或大於該第二預設溫度差，該第二計算單元經配置以輸出該第二預設頻率。
在一些實施例中，該預設溫度集合更包括一第二預設溫度差和一第二溫度差，該第二溫度差定義為該第三溫度與該至少一個預設溫度的差值。在一些實施例中，當該第三溫度下降並落入該第一溫度範圍內時，如果該第二個溫度差小於該第二預設溫度差，該第二計算單元經配置以輸出該第二預設頻率；當該第三溫度下降並落入該第一溫度範圍內時，如果該第二個溫度差等於或大於該第二預設溫度差，該第二計算單元經配置以輸出該第一預設頻率。
本揭露另提供一種複數個動態隨機存取記憶體晶片的刷新頻率的確定方法。該方法包括下列步驟：首先，確定一第一溫度。其次，確定一第二溫度。接著，比較該第一溫度與該第二溫度以獲得一第一溫度差。然後，比較該第一溫度差與一第一預設溫度差以獲得一第三溫度。最後，根據該第三溫度，確定該複數個動態隨機存取記憶體晶片的該刷新頻率。
在一些實施例中，確定該第一溫度的步驟，包括：首先，測量該複數個動態隨機存取記憶體晶片的一溫度；其次，比較該複數個動態隨機存取記憶體晶片的該等溫度；之後，選擇該複數個動態隨機存取記憶體晶片的該等溫度的最高溫度作為該第一溫度。在一些實施例中，確定該第二溫度的步驟，包括：讀取該複數個動態隨機存取記憶體晶片的一先前溫度；其次，比較該複數個動態隨機存取記憶體晶片的該等先前溫度；之後，選擇該複數個動態隨機存取記憶體晶片的該等先前溫度的最高溫度作為該第二溫度。
在一些實施例中，當該第一溫度差小於該第一預設溫度差時，該第三溫度被確定為與該第二溫度相同，當該第一溫度差相等於或大於該第一預設溫度差時，該第三溫度被確定為與該第一溫度相同。
在一些實施例中，根據該第三溫度以確定該複數個動態隨機存取記憶體晶片的該刷新頻率的步驟，包括：比較該第三溫度與一預設溫度集合。根據該第三溫度和該預設溫度集合的一溫度比較結果，以確定該複數個動態隨機存取記憶體晶片的該刷新頻率。
藉由上述頻率調整電路的配置，可以確定複數個動態隨機存取記憶體晶片的代表溫度，可以在不產生功率耗損下，解決系統關閉的問題，並且可根據複數個動態隨機存取記憶體晶片的代表溫度來確定複數個動態隨機存取記憶體晶片的刷新頻率。因此，可以降低習用電子記憶體的缺點。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。
「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。
為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了實施方式之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容，而是由申請專利範圍定義。
圖1是示意圖，例示本揭露的一些實施例之一電子記憶體100。參照圖1，在一些實施例中，電子記憶體100包括複數個DRAM晶片9。在一些實施例中，電子記憶體100包括八個DRAM晶片9，而在一些其他實施例中，電子記憶體100中的DRAM晶片9的數量可以變化。
圖2是方塊圖，例示本揭露的一些實施例之電子記憶體100的DRAM晶片9。參照圖2，在一些實施例中，複數個DRAM晶片9各包括記憶體陣列91；耦接到記憶體陣列91的列解碼器92；耦接到列解碼器92的位址緩衝區93；耦接到記憶體陣列91的複數個感測放大器94；耦接到感測放大器94的輸入/輸出緩衝區95；耦接到感測放大器94的行解碼器96；耦接到位址緩衝區93、行解碼器96、感測放大器94和輸入/輸出緩衝區95的時脈產生器97；設置於記憶體陣列91內的複數個字元線98；以及設置於記憶體陣列91內並與字元線98相交的複數位元線99。
圖3是方塊圖，例示本揭露的一些實施例之頻率調整電路10。在一些實施例中，頻率調整電路10耦接到複數個DRAM晶片9的指令解碼器97。參照圖3，頻率調整電路10包括溫度感測模組11、計算模組12及儲存模組13。在一些實施例中，溫度感測模組11經配置以測量複數個DRAM晶片9的溫度。在一些實施例中，計算模組12耦接於溫度感測模組11和複數個DRAM晶片9之間，且經配置以確定複數個DRAM晶片9的一刷新頻率(F)。在一些實施例中，儲存模組13耦接於溫度感測模組11和計算模組12之間，且經配置以儲存複數個DRAM晶片9的溫度。
圖4是方塊圖，例示本揭露的一些實施例之頻率調整電路10的計算模組12。參照圖4，在一些實施例中，計算模組12包括第一比較單元121、第二比較單元122、第三比較單元124、第一計算單元123、第二計算單元127和選擇單元126。
在一些實施例中，第一比較單元121耦接到溫度感測模組11，且經配置以比較複數個DRAM晶片9的溫度，以獲得第一溫度(T1)，其中第一溫度是複數個DRAM晶片9的溫度中的最高溫度。
在一些實施例中，第二比較單元122耦接到儲存模組13，且經配置以比較複數個DRAM晶片9的先前溫度，以獲得第二溫度溫度(T2)，其中第二溫度是複數個DRAM晶片9的先前溫度中的最高溫度，且複數個DRAM晶片9的先前溫度儲存在儲存模組13中。
在一些實施例中，第一計算單元123耦接到第一比較單元121和第二比較單元122，且經配置以計算第一溫度(T1)和第二溫度(T2)以獲得一第一溫度差(Td1)。
在一些實施例中，第三計算單元124耦接到第一計算單元123和第一儲存單元125，且經配置以比較第一溫度差(Td1)和第一預設溫度差(Tpd1)，其中第一預設溫差(Tpd1)為給定值。
在一些實施例中，選擇單元126是一多工器，耦接到第一比較單元121、第二比較單元122和第三比較單元124，且經配置根據第一溫度差(Td1)和第一預設溫度差(Tpd1)之間的比較結果以獲得第三溫度(T3)。在一些實施例中，第三溫度(T3)定義為DRAM晶片9的代表溫度。
在一些實施例中，如果第一溫度差(Td1)小於第一預設溫差(Tpd1)時，選擇單元126選擇第二溫度(T2)作為第三溫度(T3)，刷新頻率(F)保持不變；相對地，如果第一溫度差(Td1)等於或大於第一預設溫差(Tpd1)時，選擇單元126選擇第一溫度(T1)作為第三溫度(T3)，刷新頻率(F)將改變。在一些實施例中，此設計可防止電子記憶體100頻繁地改變複數個DRAM晶片9的刷新頻率(F)，因此減輕當頻繁更新第三溫度(T3)時，電子記憶體100關閉的問題。
在一些實施例中，第二計算單元127耦接到選擇單元126和複數個DRAM晶片9，且經配置根據第三溫度(T3)以確定刷新頻率(F)。在一些實施例中，第二計算單元127比較第三溫度(T3)和預設溫度集合(Tps)以確定刷新頻率(F)，其中預設溫度集合(Tps)包括第一預設溫度(Ta)、第二預設溫度(Tb)和第三預設溫度(Tc)。在其它些實施例中，預設溫度集合(Tps)包括的預設溫度的數量是可變的。
圖5是方塊圖，例示本揭露的一些實施例之頻率調整電路10的計算模組12的第二計算單元127。參照圖5，在一些實施例中，第二計算單元127包括第一比較區塊1271和處理區塊1272。第一比較區塊1271耦接到選擇單元126和第二儲存單元128，且經配置以比較第三溫度(T3)和第一預設溫度(Ta)、第二預設溫度(Tb)及第三預設溫度(Tc)。處理區塊1272耦接到第一比較區塊1271和複數個DRAM晶片9，且經配置根據第一比較區塊1271的一比較資訊以確定複數個DRAM晶片9的刷新頻率。
圖6是方塊圖，例示本揭露的一些實施例之頻率調整電路10的另一計算模組12'。參照圖6，在一些實施例中，除了第二計算單元127'的細節外，計算模組12'與計算模組12實質相似。
在一些實施例中，第二計算單元127'耦接到選擇單元126和複數個DRAM晶片9，且經配置根據第三溫度(T3)以確定刷新頻率(F)。在一些實施例中，第二計算單元127'比較第三溫度(T3)和預設溫度集合(Tps)以確定刷新頻率(F)，其中預設溫度集合(Tps)更包括第二預設溫度差(Tpd2)和第三預設溫度差(Tpd3)。在其它些實施例中，預設溫度集合(Tps)包括的預設溫度的數量是可變的。
圖7是方塊圖，例示本揭露的一些實施例之頻率調整電路10的計算模組12'的第二計算單元127'。參照圖7，在一些實施例中，第二計算單元127''包括第一比較區塊1271'、選擇區塊1272'、第一計算區塊1273'、第二比較區塊1274'和處理區塊1275'。
在一些實施例中，第一比較區塊1271'耦接到選擇單元126和第二儲存單元128，其中第一比較區塊1271'經配置以比較第三溫度(T3)和第一預設溫度(Ta)、第二預設溫度(Tb)及第三預設溫度(Tc)。
在一些實施例中，處理區塊1272'耦接到第一比較區塊1271'和第二儲存單元128，其中選擇區塊1272'經配置根據第一比較區塊1271'的一比較資訊以輸出第二預設溫度差(Tpd2)和第三預設溫度差(Tpd3)其中之一。
在一些實施例中，第一計算區塊1273'耦接到選擇單元126、第二儲存單元128和第一比較區塊1271'，其中第一計算區塊1273'經配置根據第一比較區塊1271'的比較資訊，從第三溫度(T3)、第一預設溫度(Ta)和第二預設溫度(Tb)產生第二溫度差(Td2)和第三預設溫度差(Td3)其中之一。在一些實施例中，第二溫度差(Td2)被定義為第三溫度(T3)和第一預設溫度(Ta)之間的差異，第三溫度差(Td3)被定義為第三溫度(T3)和第二預設溫度(Tb)之間的差異。
在一些實施例中，當DRAM晶片9的代表溫度增加並在第一預設溫度(Ta)和第二預設溫度(Tb)之間，第一計算區塊1273'產生第二溫度差(Tp2)且選擇區塊1272'輸出第二預設溫度差(Tpd2)。
在一些實施例中，當DRAM晶片9的代表溫度增加並在第二預設溫度(Tb)和第三預設溫度(Tc)之間，第一計算區塊1273'產生第三溫度差(Tp3)且選擇區塊1272'輸出第三預設溫度差(Tpd3)。
在一些實施例中，當DRAM晶片9的代表溫度下降且低於第一預設溫度(Ta)，第一計算區塊1273'產生第二溫度差(Tp2)且選擇區塊1272'輸出第二預設溫度差(Tpd2)。
在一些實施例中，當DRAM晶片9的代表溫度下降且在第一預設溫度(Ta)和第二預設溫度(Tb)之間，第一計算區塊1273'產生第三溫度差(Tp3)且選擇區塊1272'輸出第三預設溫度差(Tpd3)。
在一些實施例中，第二比較區塊1274'耦接到第一計算區塊1273'和選擇區塊1272'，其中第二比較區塊1274'經配置以對第二溫度差(Td2)和第三溫度差(Td3)其中之一與相應的第二預設溫度差(Tpd2)和第三預設溫度差(Tpd3)其中之一進行比較。
在一些實施例中，處理區塊1275'耦接到第一比較區塊1271'、第二比較區塊1274'和複數個DRAM晶片9，其中處理區塊1275'經配置根據第一比較區塊1271'和第二比較區塊1274'的一比較資訊以確定複數個DRAM晶片9的刷新頻率(F)。
在一些實施例中，第一預設溫度(Ta)、第二預設溫度(Tb)、第三預設溫度(Tc)、第二預設溫度差(Tpd2)和第三預設溫度差(Tpd3)為給定值。
圖8是流程圖，例示本揭露的一些實施例之複數個DRAM晶片9的刷新頻率(F)的確定方法2。參照圖3、圖4、圖5和圖8，在一些實施例中，方法2包括步驟21，其中確定第一溫度(T1)；步驟22，其中確定第二溫度(T2)；步驟23，其中比較第一溫度(T1)與第二溫度(T2)以獲得第一溫度差(Td1)；步驟24，比較第一溫度差(Td1)與第一預設溫度差(Tpd1)，獲得第三溫度(T3)；以及步驟25，其中根據第三溫度(T3)以確定DRAM晶片9的刷新頻率(F)。
在一些實施例中，確定第一溫度(T1)的步驟，包括：首先，測量複數個DRAM晶片9的溫度。其次，複數個DRAM晶片9的溫度傳送到計算模組12。其次，複數個DRAM晶片9的溫度同時儲存在儲存模組13中。其次，相互比較複數個DRAM晶片9的溫度。最後，選擇複數個DRAM晶片9的溫度的最高溫度作為第一溫度(T1)。
在一些實施例中，確定第一溫度(T2)的步驟，包括：首先，從儲存模組13讀取複數個DRAM晶片9的先前溫度。其次，相互比較複數個DRAM晶片9的先前溫度。最後，選擇複數個DRAM晶片9的先前溫度的最高溫度作為第二溫度(T2)。
在一些實施例中，確定複數個DRAM晶片9的刷新頻率(F)的步驟，包括：首先，比較第三溫度(T3)和一預設溫度集合(Tps)。其次，根據第三溫度(T3)和預設溫度集合(Tps)的一溫度比較結果，以確定複數個DRAM晶片9的刷新頻率(F)。
參照圖6、圖7和圖8，在一些實施例中，根據第三溫度(T3)和預設溫度集合(Tps)的溫度比較結果，以確定複數個DRAM晶片9的刷新頻率(F)的步驟，包括：。首先，確認第三溫度(T3)下降的預設溫度範圍。然後，比較第二溫度差(Td2)與第二預設溫度差(Tpd2)。最後，選擇相應的頻率作為刷新頻率(F)。
在一些實施例中，在刷新頻率確定過程中，首先將第三溫度(T3)與第一、第二和第三預設溫度(Ta、Tb、Tc)進行比較以確認第三溫度(T3)落入那個預設溫度範圍內。其次，選擇相應的頻率作為刷新頻率(F)。隨後，刷新頻率資訊輸出到複數個DRAM晶片9。
在一些實施例中，在確定刷新頻率的過程中，確認第三個溫度下降的預設溫度範圍之後，可獲得第二個溫度差(Td2)和第三溫度差(Td3)的值。隨後，將第二溫度差(Td2)和第三溫度差(Td3)與相應的第二預設溫度差(Tpd2)和第三預設溫度差(Tpd3)進行比較。最後，選擇相應的頻率作為刷新頻率(F)。在一些實施例中，確定刷新頻率(F)後，將刷新頻率資訊輸出到複數個DRAM晶片9。
在一些實施例中，當DRAM晶片9的代表溫度增加並在第一預設溫度(Ta)和第二預設溫度(Tb)之間時，比較第二溫度差(Td2)和第二預設溫度差(Tpd2)。
在一些實施例中，當DRAM晶片9的代表溫度增加並在第二預設溫度(Tb)和第三預設溫度(Tc)之間，比較第三溫度差(Td3)和第三預設溫度差(Tpd3)。
在一些實施例中，當DRAM晶片9的代表溫度下降且小於第一預設溫度(Ta)時，比較第二溫度差(Td2)和第二預設溫度差(Tpd2)。
在一些實施例中，當DRAM晶片9的代表溫度下降且在第一預設溫度(Ta)和第二預設溫度(Tb)之間時，比較第三溫度差(Td3)和第三預設溫度差(Tpd3)。
圖9是示意圖，例示本揭露的一些實施例之複數個DRAM晶片9的代表溫度對刷新頻率(F)之間的關係。在一些實施例中，預設溫度集合包括定義第一溫度範圍和第二溫度範圍的至少一個預設溫度；例如，第一預設溫度(Ta)定義第一溫度範圍(RT1)和第二溫度範圍(RT2)。參照圖9，在一些實施例中，預設溫度集合(Tps)定義複數個預設溫度範圍。在一些實施例中，第一預設溫度(Ta)和攝氏零度定義第一溫度範圍(RT1)，第一和第二預設溫度(Ta、Tb)定義第二溫度範圍(RT2)，且第二和第三預設溫度(Tb、Tc)定義第三溫度範圍(RT3)。
參照圖9，在一些實施例中，如果第三溫度(T3)落入第一溫度範圍(RT1)內，則複數個DRAM晶片9的刷新頻率(F)被確定為第一預設頻率(Fa)，如果第三溫度(T3)落入第二溫度範圍(RT2)內，則刷新頻率(F)被確定為第二預設頻率(Fb)或如果第三溫度(T3)落入第三溫度範圍(RT3)內，則刷新頻率(F)被確定為第三預設頻率(Fc)。在一些實施例中，第一預設頻率(Fa)小於第二預設頻率(Fb)，第二預設頻率(Fb)小於第三預設頻率(Fc)。
圖9是示意圖，例示本揭露的一些實施例之複數個DRAM晶片9的代表溫度對刷新頻率(F)之間的關係。參照圖10，在一些實施例中，當DRAM晶片9的代表溫度增加，且如果第二溫度差(Td2)小於第二預設溫度差(Tpd2)時，縱使第三溫度(T3)落入第二溫度範圍(RT2)，DRAM晶片9的刷新頻率(F)被確定為第一預設頻率(Fa)。在一些實施例中，當第二溫度差(Td2)小於第二預設溫度差(Tpd2)時，亦即，目前測量和先前測量之間的溫度變化足夠小(小於Tpd2)時，則不必要改變刷新頻率(F)；因此，複數個DRAM晶片9的刷新頻率(F)被維持在第一預設頻率(Fa)，以減輕電子記憶體100的操作負擔。
參照圖10，在一些實施例中，當DRAM晶片9的代表溫度增加，如果第三溫度(T3)落入第二溫度範圍(RT2)且第二溫度差(Td2)等於或大於第二預設溫度差(Tpd2)，則DRAM晶片9的刷新頻率(F)被確定為第二預設頻率(Fb)。在一些實施例中，當第二溫度差(Td2)等於或大於第二預設溫度差(Tpd2)時，亦即，目前測量和先前測量之間的溫度變化足夠大(等於或大於Tpd2)時，則不必要改變刷新頻率(F)；因此，複數個DRAM晶片9的刷新頻率(F)需要增加到第二預設頻率(Fb)以防止資料遺失。
參照圖10，在一些實施例中，當DRAM晶片9的代表溫度增加，且如果第二溫度差(Td2)小於第二預設溫度差(Tpd2)時，縱使第三溫度(T3)落入第二溫度範圍(RT2)，DRAM晶片9的刷新頻率(F)被確定為第一預設頻率(Fa)。在一些實施例中，當第二溫度差(Td2)小於第二預設溫度差(Tpd2)時，亦即，目前測量和先前測量之間的溫度變化足夠小(小於Tpd2)時，則不必要改變刷新頻率(F)；因此，複數個DRAM晶片9的刷新頻率(F)被維持在第一預設頻率(Fa)，以減輕電子記憶體100的操作負擔。
參照圖10，在一些實施例中，當DRAM晶片9的代表溫度增加，如果第三溫度(T3)落入第二溫度範圍(RT2)且第二溫度差(Td2)等於或大於第二預設溫度差(Tpd2)，則DRAM晶片9的刷新頻率(F)被確定為第二預設頻率(Fb)。在一些實施例中，當第二溫度差(Td2)等於或大於第二預設溫度差(Tpd2)時，亦即，目前測量和先前測量之間的溫度變化足夠大(等於或大於Tpd2)時，則不必要改變刷新頻率(F)；因此，複數個DRAM晶片9的刷新頻率(F)需要增加到第二預設頻率(Fb)以防止資料遺失。
圖11是另一示意圖，例示本揭露的一些實施例之複數個DRAM晶片9的代表溫度對刷新頻率(F)之間的關係。參照圖11，在一些實施例中，當DRAM晶片9的代表溫度下降，且如果第三溫度差(Td3)小於第三預設溫度差(Tpd3)時，縱使第三溫度(T3)落入第二溫度範圍(RT2)，DRAM晶片9的刷新頻率(F)被確定為第三預設頻率(Fc)。在一些實施例中，當第二溫度差(Td3)小於第二預設溫度差(Tpd3)時，亦即，目前測量和先前測量之間的溫度變化足夠小(小於Tpd3)時，則不必要改變刷新頻率(F)；因此，複數個DRAM晶片9的刷新頻率(F)被維持在第三預設頻率(Fc)，以減輕電子記憶體100的操作負擔。
參照圖11，在一些實施例中，當DRAM晶片9的代表溫度下降，如果第三溫度(T3)落入第二溫度範圍(RT2)且第三溫度差(Td3)等於或大於第三預設溫度差(Tpd3)，則DRAM晶片9的刷新頻率(F)被確定為第二預設頻率(Fb)。在一些實施例中，當第三溫度差(Td3)等於或大於第三預設溫度差(Tpd3)時，亦即，目前測量和先前測量之間的溫度變化足夠大(等於或大於Tpd3)時，則必須改變刷新頻率(F)；因此，複數個DRAM晶片9的刷新頻率(F)需要下降到第二預設頻率(Fb)以防止功率耗損。
參照圖11，在一些實施例中，當DRAM晶片9的代表溫度下降，且如果第二溫度差(Td2)小於第二預設溫度差(Tpd2)時，縱使第三溫度(T3)落入第一溫度範圍(RT1)，DRAM晶片9的刷新頻率(F)被確定為第二預設頻率(Fb)。在一些實施例中，當第二溫度差(Td2)小於第二預設溫度差(Tpd2)時，亦即，目前測量和先前測量之間的溫度變化足夠小(小於Tpd2)時，則不必要改變刷新頻率(F)；因此，複數個DRAM晶片9的刷新頻率(F)被維持在第二預設頻率(Fb)，以減輕電子記憶體100的操作負擔。
參照圖11，在一些實施例中，當DRAM晶片9的代表溫度下降，如果第三溫度(T3)落入第一溫度範圍(RT1)且第二溫度差(Td2)等於或大於第二預設溫度差(Tpd2)，則DRAM晶片9的刷新頻率(F)被確定為第一預設頻率(Fa)。在一些實施例中，當第二溫度差(Td2)等於或大於第二預設溫度差(Tpd2)時，亦即，目前測量和先前測量之間的溫度變化足夠大(等於或大於Tpd2)時，則必須改變刷新頻率(F)；因此，複數個DRAM晶片9的刷新頻率(F)需要下降到第一預設頻率(Fa)以防止功率耗損。
在一些實施例中，因為第三溫度(T3)是複數個DRAM晶片9的溫度中的最高溫度，當代表性溫度下降且當第三溫度(T3)與第二預設溫度(Tb)之間的第三溫度差(Td3)等於或大於第三預設溫度差(Tpd3)，則每一個複數個DRAM晶片9的溫度和第二預設溫度(Tb)之間的第三溫度差(Td3)被確定為等於或大於第三預設溫度差(Tpd3)。
類似地，在一些實施例中，當代表性溫度下降且當第三溫度(T3)與第一預設溫度(Ta)之間的第二溫度差(Td2)等於或大於第二預設溫度差(Tpd2)時，則每一個複數個DRAM晶片9的溫度和第一預設溫度(Ta)之間的第二溫度差(Td2)被確定為等於或大於第二預設溫度差(Tpd2)。
類似地，在一些實施例中，當代表性溫度增加且當第三溫度(T3)與第一預設溫度(Ta)之間的第二溫度差(Td2)等於或大於第二預設溫度差(Tpd2)時，則每一個複數個DRAM晶片9的溫度和第一預設溫度(Ta)之間的第二溫度差(Td2)被確定為等於或大於第二預設溫度差(Tpd2)。
類似地，在一些實施例中，當代表性溫度增加且當第三溫度(T3)與第二預設溫度(Tb)之間的第三溫度差(Td3)等於或大於第三預設溫度差(Tpd3)時，則每一個複數個DRAM晶片9的溫度和第二預設溫度(Tb)之間的第三溫度差(Td3)被確定為等於或大於第三預設溫度差(Tpd3)。
在一些實施例中，第二預設溫差(Tpd2)與第三預設溫度差(Tpd3)相同，而在另外一些實施例中，第二預設溫度差(Tpd2)可以不同於第三預設溫度差(Tpd3)。
在一些實施例中，當代表性溫度增加時設置的第二預設溫差(Tpd2)與當代表性溫度下降時設置的第二預設溫差(Tpd2)相同。在一些實施例中，當代表性溫度增加時設置的第二預設溫差(Tpd2)與當代表性溫度下降時設置的第二預設溫度差(Tpd2)不同。
在一些實施例中，當代表性溫度增加時設置的第三預設溫度差(Tpd3)與當代表性溫度下降時設置的第三預設溫度差(Tpd3)相同。在一些實施例中，當代表性溫度增加時設置的第三預設溫度差(Tpd3)與當代表性溫度下降時設置的第三預設溫度差(Tpd3)不同。
在一些實施例中，儲存模組13、第一儲存單元125和第二儲存單元128經配置為暫存器。在另一些實施例中，儲存模組13、第一儲存單元125和第二儲存單元128的配置為可變。
在一些實施例中，第一儲存單元125提供第一預設溫度差(Tpd1)到第三比較單元124。在一些實施例中，第二儲存單元128提供預設溫度集合(Tps)到第二計算單元127。在另一些實施例中，第一儲存單元125和第二儲存單元128的安排為可變。
在一些實施例中，第一預設溫度(Ta)是攝氏45度、第二預設溫度(Tb)是攝氏85度、第三預設溫度(Tc)是攝氏95度，且第一、第二和第三預設溫度差(Tpd1、Tpd2、Tpd3)是攝氏5度。在一些實施例中，第一預設溫度(Ta)、第二預設溫度(Tb)、第三預設溫度(Tc)、第一預設溫度差(Tpd1)、第二預設溫度差(Tpd2)和第三預設溫度差(Tpd3)為可變。
總而言之，藉由頻率調整電路10的配置，可以確定DRAM晶片9的代表性溫度而不會引起系統關閉的問題，且可根據DRAM晶片9的代表性溫度來確定DRAM晶片9的刷新頻率(F)。
本揭露提供一種頻率調整電路。該頻率調整電路包括一溫度感測模組該頻率調整電路和一計算模組。該溫度感測模組經配置以測量複數個動態隨機存取記憶體晶片的溫度。該計算模組耦接到該溫度感測模組且經配置以確定該複數個動態隨機存取記憶體晶片的一刷新頻率。在一些實施例中，該計算模組經配置以比較經由該溫度感測模組所測量到的該複數個動態隨機存取記憶體晶片的溫度以確定一第一溫度，比較該複數個動態隨機存取記憶體晶片的先前溫度以確定一第二溫度，以及根據該第一溫度和該第二溫度以確定該刷新頻率。
本揭露提供一種電子記憶體。該電子記憶體包括複數個動態隨機存取記憶體晶片；一頻率調整電路，耦接到該複數個動態隨機存取記憶體晶片且經配置以測量該複數個動態隨機存取記憶體晶片的溫度，以確定該複數個動態隨機存取記憶體晶片的一刷新頻率。在一些實施例中，該頻率調整電路包括一溫度感測模組和一計算模組。在一些實施例中，該溫度感測模組經配置以測量複數個動態隨機存取記憶體晶片的溫度。在一些實施例中，該計算模組耦接於該溫度感測模組和該複數個動態隨機存取記憶體晶片之間，且經配置以確定該複數個動態隨機存取記憶體晶片的該刷新頻率。在一些實施例中，該計算模組經配置以比較經由該溫度感測模組所測量到的該複數個動態隨機存取記憶體晶片的溫度以確定一第一溫度，比較該複數個動態隨機存取記憶體晶片的先前溫度以確定一第二溫度，以及根據該第一溫度和該第二溫度以確定該刷新頻率。
本揭露提供一種複數個動態隨機存取記憶體晶片的刷新頻率的確定方法。該方法包括下列步驟：首先，確定一第一溫度。其次，確定一第二溫度。接著，比較該第一溫度與該第二溫度以獲得一第一溫度差。然後，比較該第一溫度差與一第一預設溫度差以獲得一第三溫度。最後，根據該第三溫度，確定該複數個動態隨機存取記憶體晶片的該刷新頻率。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
2           方法  9           DRAM晶片  10         頻率調整電路  11          溫度感測模組  12         計算模組  12'         計算模組  13         儲存模組  21         步驟  22         步驟  23         步驟  24         步驟  25         步驟  91         記憶體陣列  92         列解碼器  93         位址緩衝區  94         感測放大器  95         輸入/輸出緩衝區  96         行解碼器  97         指令解碼器  98         字元線  99         位元線  100        電子記憶體  121        第一比較單元  122        第二比較單元  123        第一計算單元  124        第三比較單元  125        第一儲存單元  126        選擇單元  127        第二計算單元  127'       第二計算單元  128        第二儲存單元  1271      第一比較區塊  1272      處理區塊  1271'          第一比較區塊  1272'          選擇區塊  1273'          第一計算區塊  1274'          第二計算區塊  1275'          處理區塊  RT1       第一溫度範圍  RT2       第二溫度範圍  RT3       第三溫度範圍  T1         第一溫度  T2         第二溫度  T3         第三溫度  Ta          第一預設溫度  Tb         第二預設溫度  Tc          第三預設溫度  Td1       第一溫度差  Tpd1      第一預設溫度差  Tpd2      第二預設溫度差  Tpd3      第三預設溫度差  Tps        預設溫度集合
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。  圖1是示意圖，例示本揭露的一些實施例之一電子記憶體。   圖2是方塊圖，例示本揭露的一些實施例之動態隨機存取記憶體晶片。  圖3是方塊圖，例示本揭露的一些實施例之頻率調整電路。  圖4是方塊圖，例示本揭露的一些實施例之頻率調整電路的計算模組。  圖5是方塊圖，例示本揭露的一些實施例之頻率調整電路的計算模組的第二計算單元。  圖6是方塊圖，例示本揭露的一些實施例之頻率調整電路的另一計算模組。  圖7是方塊圖，例示本揭露的一些實施例之頻率調整電路的另一計算模組的第二計算單元。  圖8是流程圖，例示本揭露的一些實施例之複數個動態隨機存取記憶體晶片的刷新頻率的確定方法。  圖9是示意圖，例示本揭露的一些實施例之該複數個動態隨機存取記憶體晶片的代表溫度對刷新頻率之間的關係。  圖10是另一示意圖，例示本揭露的一些實施例之複數個動態隨機存取記憶體晶片的代表溫度對刷新頻率之間的關係。  圖11是另一示意圖，例示本揭露的一些實施例之複數個動態隨機存取記憶體晶片的代表溫度對刷新頻率之間的關係。
9           DRAM晶片  11          溫度感測模組  12         計算模組  13         儲存模組  121        第一比較單元  122        第二比較單元  123        第一計算單元  124        第三比較單元  125        第一儲存單元  126        選擇單元  127        第二計算單元  T1         第一溫度  T2         第二溫度  T3         第三溫度  Td1       第一溫度差  Tpd1      第一預設溫度差  Tps        預設溫度集合

Claims (20)

  1. 一種頻率調整電路，包括：一溫度感測模組，經配置以測量複數個動態隨機存取記憶體晶片的溫度；以及一計算模組，耦接到該溫度感測模組且經配置以確定該複數個動態隨機存取記憶體晶片的一刷新頻率；其中該計算模組經配置以比較經由該溫度感測模組所測量到的該複數個動態隨機存取記憶體晶片的溫度以確定一第一溫度，比較該複數個動態隨機存取記憶體晶片的先前溫度以確定一第二溫度，以及根據該第一溫度和該第二溫度以確定該刷新頻率。
  2. 如請求項1所述的頻率調整電路，其中該計算模組包括一第一比較單元，耦接到該溫度感測模組，且經配置以比較該複數個動態隨機存取記憶體晶片的該等溫度以獲得該第一溫度，該第一溫度是該複數個動態隨機存取記憶體晶片的該等溫度中的一最高溫度。
  3. 如請求項2所述的頻率調整電路，其中該計算模組更包括一第二比較單元，經配置以比較該複數個動態隨機存取記憶體晶片的該等先前溫度以獲得該第二溫度，其中該第二溫度是該複數個動態隨機存取記憶體晶片的該等先前溫度中的一最高溫度。
  4. 如請求項3所述的頻率調整電路，其中該計算模組更包括： 一第一計算單元，耦接到該第一比較單元和該第二比較單元，且經配置根據該第一溫度和該第二溫度以獲得一第一溫度差；一第三比較單元，耦接到該第一計算單元，且經配置以比較該第一溫度差與一第一預設溫度差；以及一選擇單元，耦接到該第一比較單元、該第二比較單元和該第三比較單元，且經配置根據該第一溫度差和該第一預設溫度差之間的一比較結果以獲得一第三溫度。
  5. 如請求項4所述的頻率調整電路，其中該計算模組更包括一第二計算單元，耦接到該選擇單元，且經配置以比較該第三溫度與一預設溫度集合以確定該刷新頻率。
  6. 如請求項5所述的頻率調整電路，其中：該預設溫度集合至少包括一個預設溫度，以定義一第一溫度範圍和一第二溫度範圍；如果該第三溫度落入該第一溫度範圍內，該第二計算單元經配置以輸出一第一預設頻率；以及如果該第三溫度落入該第二溫度範圍內，該第二計算單元經配置以輸出一第二預設頻率。
  7. 如請求項6所述的頻率調整電路，其中：該預設溫度集合更包括一第二預設溫度差和一第二溫度差，該第二溫度差定義為該第三溫度與該至少一個預設溫度的差值；以及 當該第三溫度升高並落入該第二溫度範圍內時，如果該第二溫度差小於該第二預設溫度差，該第二計算單元經配置以輸出該第一預設頻率；以及如果該第二溫度差等於或大於該第二預設溫度差，該第二計算單元經配置以輸出該第二預設頻率。
  8. 如請求項6所述的頻率調整電路，其中：該預設溫度集合更包括一第二預設溫度差和一第二溫度差，該第二溫度差定義為該第三溫度與該至少一個預設溫度的差值；以及當該第三溫度下降並落入該第一溫度範圍內時，如果該第二溫度差小於該第二預設溫度差，該第二計算單元經配置以輸出該第二預設頻率；以及如果該第二溫度差等於或大於該第二預設溫度差，該第二計算單元經配置以輸出該第一預設頻率。
  9. 一種電子記憶體，包括：複數個動態隨機存取記憶體晶片；以及一頻率調整電路，耦接到該複數個動態隨機存取記憶體晶片，且經配置以測量該複數個動態隨機存取記憶體晶片的溫度，以確定該複數個動態隨機存取記憶體晶片的一刷新頻率；其中該頻率調整電路，包括：一溫度感測模組，經配置以測量該複數個動態隨機存取記憶體晶片的溫度，以及 一計算模組，耦接於該溫度感測模組和該複數個動態隨機存取記憶體晶片之間，經配置以確定該複數個動態隨機存取記憶體晶片的一刷新頻率；以及其中該計算模組經配置以比較經由該溫度感測模組所測量到的該複數個動態隨機存取記憶體晶片的溫度以確定一第一溫度，比較該複數個動態隨機存取記憶體晶片的先前溫度以確定一第二溫度，以及根據該第一溫度和該第二溫度以確定該刷新頻率。
  10. 如請求項9所述的電子記憶體，其中該計算模組包括一第一比較單元，耦接到該溫度感測模組，且經配置以比較該複數個動態隨機存取記憶體晶片的該等溫度以獲得該第一溫度，該第一溫度是該複數個動態隨機存取記憶體晶片的該等溫度中的一最高溫度。
  11. 如請求項10所述的電子記憶體，其中該計算模組更包括一第二比較單元，經配置以比較該複數個動態隨機存取記憶體晶片的該等先前溫度以獲得該第二溫度，其中該第二溫度是該複數個動態隨機存取記憶體晶片的該等先前溫度中的一最高溫度。
  12. 如請求項11所述的電子記憶體，其中該計算模組更包括：一第一計算單元，耦接到該第一比較單元和該第二比較單元，且經配置根據該第一溫度和該第二溫度以獲得一第一溫度差；一第三比較單元，耦接到該第一計算單元，且經配置以比較該第 一溫度差與一第一預設溫度差，以及一選擇單元，耦接到該第一比較單元、該第二比較單元和該第三比較單元，且經配置根據該第一溫度差和該第一預設溫度差之間的一比較結果以獲得一第三溫度。
  13. 如請求項12所述的電子記憶體，其中該計算模組更包括一第二計算單元，耦接到該選擇單元，且經配置以比較該第三溫度與一預設溫度集合以確定該刷新頻率。
  14. 如請求項13所述的電子記憶體，其中：該預設溫度集合至少包括一個預設溫度，以定義一第一溫度範圍和一第二溫度範圍；如果該第三溫度落入該第一溫度範圍內，該第二計算單元經配置以輸出一第一預設頻率；以及如果該第三溫度落入該第二溫度範圍內，該第二計算單元經配置以輸出一第二預設頻率。
  15. 如請求項14所述的電子記憶體，其中：該預設溫度集合更包括一第二預設溫度差和一第二溫度差，該第二溫度差定義為該第三溫度與該至少一個預設溫度的差值；以及當該第三溫度升高並落入該第二溫度範圍內時，如果該第二溫度差小於該第二預設溫度差，該第二計算單元經配置以輸出該第一預設頻率；以及 如果該第二溫度差等於或大於該第二預設溫度差，該第二計算單元經配置以輸出該第二預設頻率。
  16. 如請求項14所述的電子記憶體，其中：該預設溫度集合更包括一第二預設溫度差和一第二溫度差，該第二溫度差定義為該第三溫度與該至少一個預設溫度的差值；以及當該第三溫度下降並落入該第一溫度範圍內時，如果該第二溫度差小於該第二預設溫度差，該第二計算單元經配置以輸出該第二預設頻率；以及如果該第二溫度差等於或大於該第二預設溫度差，該第二計算單元經配置以輸出該第一預設頻率。
  17. 一種記憶體晶片之刷新頻率的確定方法，包括：確定一第一溫度；確定一第二溫度；比較該第一溫度與該第二溫度以獲得一第一溫度差；比較該第一溫度差與一第一預設溫度差以獲得一第三溫度；根據該第三溫度，確定複數個動態隨機存取記憶體晶片的一刷新頻率。
  18. 如請求項17所述之記憶體晶片之刷新頻率的確定方法，其中：確定該第一溫度的步驟包括：測量該複數個動態隨機存取記憶體晶片的溫度， 比較該複數個動態隨機存取記憶體晶片的該等溫度，以及選擇該複數個動態隨機存取記憶體晶片的該等溫度的最高溫度作為該第一溫度；以及確定該第二溫度的步驟包括：讀取該複數個動態隨機存取記憶體晶片的先前溫度，比較該複數個動態隨機存取記憶體晶片的該等先前溫度，以及選擇該複數個動態隨機存取記憶體晶片的該等先前溫度的最高溫度作為該第二溫度。
  19. 如請求項17所述之記憶體晶片之刷新頻率的確定方法，其中當該第一溫度差小於該第一預設溫度差時，該第三溫度被確定為與該第二溫度相同；當該第一溫度差相等於或大於該第一預設溫度差時，該第三溫度被確定為與該第一溫度相同。
  20. 如請求項17所述之記憶體晶片之刷新頻率的確定方法，其中根據該第三溫度以確定該複數個動態隨機存取記憶體晶片的該刷新頻率的步驟，包括：比較該第一溫度與一預設溫度集合；以及根據該第三溫度和該預設溫度集合的一溫度比較結果，以確定該複數個動態隨機存取記憶體晶片的該刷新頻率。
TW107121320A 2018-05-14 2018-06-21 頻率調整電路、電子記憶體及複數個動態隨機存取記憶體晶片之刷新頻率的確定方法 TWI687926B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/978,594 US10497423B1 (en) 2018-05-14 2018-05-14 Frequency-adjusting circuit, electronic memory, and method for determining a refresh frequency for a plurality of dram chips
US15/978,594 2018-05-14

Publications (2)

Publication Number Publication Date
TW201947592A TW201947592A (zh) 2019-12-16
TWI687926B true TWI687926B (zh) 2020-03-11

Family

ID=64744527

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107121320A TWI687926B (zh) 2018-05-14 2018-06-21 頻率調整電路、電子記憶體及複數個動態隨機存取記憶體晶片之刷新頻率的確定方法

Country Status (5)

Country Link
US (1) US10497423B1 (zh)
EP (1) EP3570285B1 (zh)
JP (1) JP6744904B2 (zh)
CN (1) CN110491428B (zh)
TW (1) TWI687926B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10878881B1 (en) * 2019-11-26 2020-12-29 Nanya Technology Corporation Memory apparatus and refresh method thereof
US11210031B1 (en) * 2020-07-08 2021-12-28 Western Digital Technologies, Inc. Thermal region tags and thermal region outlier detection

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060056255A1 (en) * 2004-08-30 2006-03-16 Jean-Marc Dortu Semiconductor memory apparatus and method for operating a semiconductor memory apparatus
TWI254938B (en) * 2004-02-19 2006-05-11 Hynix Semiconductor Inc Semiconductor memory device having optimum refresh cycle according to temperature variation
TW200620287A (en) * 2004-12-07 2006-06-16 Elite Semiconductor Esmt Temperature-dependent DRAM self-refresh circuit
US7813205B2 (en) * 2005-02-22 2010-10-12 Fujitsu Semiconductor Limited Semiconductor memory device
TW201351410A (zh) * 2012-06-07 2013-12-16 Elite Semiconductor Esmt 具有自我更新時序電路的半導體記憶體元件
US20150131389A1 (en) * 2009-02-02 2015-05-14 Ps4 Luxco S.A.R.L. Semiconductor device, method for controlling the same, and semiconductor system
CN105259996A (zh) * 2015-09-23 2016-01-20 努比亚技术有限公司 移动终端温度调节装置和方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4477429B2 (ja) * 2003-11-05 2010-06-09 富士通マイクロエレクトロニクス株式会社 半導体集積回路
KR100611775B1 (ko) * 2003-12-29 2006-08-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
KR100610011B1 (ko) * 2004-07-29 2006-08-09 삼성전자주식회사 셀프 리프레쉬 주기 제어회로
US7233538B1 (en) * 2004-08-02 2007-06-19 Sun Microsystems, Inc. Variable memory refresh rate for DRAM
US7206244B2 (en) * 2004-12-01 2007-04-17 Freescale Semiconductor, Inc. Temperature based DRAM refresh
US7940591B2 (en) 2008-09-03 2011-05-10 Mitchell Jr Paul Michael Methods and apparatuses for controlling fully-buffered dual inline memory modules
JP2011154744A (ja) * 2010-01-26 2011-08-11 Sony Corp 記憶装置
US9490003B2 (en) 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
US8787105B2 (en) * 2012-05-10 2014-07-22 Nanya Technology Corporation Dynamic random access memory with multiple thermal sensors disposed therein and control method thereof
US20150003172A1 (en) * 2013-06-26 2015-01-01 Sua KIM Memory module including buffer chip controlling refresh operation of memory devices
JP6425462B2 (ja) * 2014-08-27 2018-11-21 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI254938B (en) * 2004-02-19 2006-05-11 Hynix Semiconductor Inc Semiconductor memory device having optimum refresh cycle according to temperature variation
US7075847B2 (en) * 2004-02-19 2006-07-11 Hynix Semiconductor Inc. Semiconductor memory device having optimum refresh cycle according to temperature variation
US20060056255A1 (en) * 2004-08-30 2006-03-16 Jean-Marc Dortu Semiconductor memory apparatus and method for operating a semiconductor memory apparatus
TW200620287A (en) * 2004-12-07 2006-06-16 Elite Semiconductor Esmt Temperature-dependent DRAM self-refresh circuit
US7813205B2 (en) * 2005-02-22 2010-10-12 Fujitsu Semiconductor Limited Semiconductor memory device
US20150131389A1 (en) * 2009-02-02 2015-05-14 Ps4 Luxco S.A.R.L. Semiconductor device, method for controlling the same, and semiconductor system
TW201351410A (zh) * 2012-06-07 2013-12-16 Elite Semiconductor Esmt 具有自我更新時序電路的半導體記憶體元件
CN105259996A (zh) * 2015-09-23 2016-01-20 努比亚技术有限公司 移动终端温度调节装置和方法

Also Published As

Publication number Publication date
CN110491428A (zh) 2019-11-22
US10497423B1 (en) 2019-12-03
EP3570285B1 (en) 2021-02-24
TW201947592A (zh) 2019-12-16
US20190348108A1 (en) 2019-11-14
EP3570285A1 (en) 2019-11-20
JP6744904B2 (ja) 2020-08-19
CN110491428B (zh) 2021-05-25
JP2019200832A (ja) 2019-11-21

Similar Documents

Publication Publication Date Title
US20190161341A1 (en) Systems and methods for temperature sensor access in die stacks
US11694736B2 (en) Apparatuses and methods for setting a duty cycle adjuster for improving clock duty cycle
TWI630620B (zh) 用於熱電記憶體溫度控制之系統及方法
TWI471868B (zh) 佈置有多個溫度感測器的動態隨機存取記憶體以及其控制方法
CN105390481A (zh) 半导体器件
KR20140107890A (ko) 메모리, 이를 포함하는 메모리 시스템 및 메모리 콘트롤러의 동작 방법
US10224078B2 (en) Semiconductor device and refresh rate control method of semiconductor device based on measured temperature
US11274977B2 (en) Semiconductor device including sensor
JP2005032428A (ja) メモリのリフレッシュ周期を制御するメモリコントローラおよびリフレッシュ周期制御方法
TWI687926B (zh) 頻率調整電路、電子記憶體及複數個動態隨機存取記憶體晶片之刷新頻率的確定方法
KR102435915B1 (ko) 사용자 정의 동작 및 관련 방법 및 시스템을 갖는 반도체 디바이스
JP6098418B2 (ja) 信号制御回路、情報処理装置及びデューティ算出方法
US20240078043A1 (en) Memory device, operating method of the memory device, and memory system including the same
JP2004055004A (ja) 半導体記憶装置の製造方法
JP2024508453A (ja) 不揮発性メモリのための温度センサ
JP2004152420A (ja) 半導体装置