JP2011154744A - 記憶装置 - Google Patents

Abstract

【課題】複数のダイナミック型メモリのメモリアレイに対して、温度状態に応じて適切なタイミングによりリフレッシュ動作を行う。
【解決手段】メモリチップ上に複数のメモリアレイ１０が配置され、その近傍に温度センサー２０が設けられる。温度情報出力部４０は、複数の温度センサー２０によって生成された温度情報に基づいてメモリチップの外部に総合温度情報を出力する。総合温度情報に応じて、外部からリフレッシュコマンドが入力される。リフレッシュトリガ制御部６０は、外部からのコマンド入力および複数の温度センサー２０からの温度情報に従って、リフレッシュ動作のトリガとなるリフレッシュトリガを生成する。リフレッシュアドレス制御部７０は、外部からのコマンド入力および複数の温度センサー２０からの温度情報に従って、リフレッシュアドレス生成部５０におけるリフレッシュアドレスの生成を制御する。
【選択図】図１

Description

本発明は、記憶装置に関し、特にダイナミック型メモリの温度状態に応じてリフレッシュ動作を制御する記憶装置に関する。

ダイナミック型メモリは、キャパシタに保持された電荷の有無によって情報記憶を行うため、その電荷がリーク電流により失われてしまう前にその内容を読み出して再書込みを行うというリフレッシュ動作を必要とする。このリフレッシュ動作を行うために、タイマー回路を用いて定期的にリフレッシュ動作を起動させる技術が広く知られている。

また、このダイナミック型メモリにおけるリーク電流は、低温時には減少し、高温時には増加するという温度依存性を有している。そのため、半導体チップ上において放熱上最も条件の悪い中央部にリフレッシュ用のタイマー回路を配置したダイナミック型メモリが提案されている（例えば、特許文献１参照。）。

特開平６−２８８４９号公報（図１）

上述の従来技術では、半導体チップ上において放熱上最も条件の悪い中央部にリフレッシュ用のタイマー回路を配置することにより、それよりも条件の良い領域に配置されるメモリのリフレッシュ時間の実力より長くならないよう制御している。しかしながら、チップ上に複数のメモリアレイを含む場合、最も悪い条件に合わせてしまうと、無駄なリフレッシュが頻繁に発生してしまうおそれがある。大容量のメモリであるほどチップ面積が大きくなり、このような問題が顕著なものとなる。また、メモリチップをロジックチップなどの他チップに積層するような場合、動作の集中により局所的に発熱を生じて、その影響を受けることがある。

本発明はこのような状況に鑑みてなされたものであり、複数のダイナミック型メモリのメモリアレイに対して、温度状態に応じて適切なタイミングによりリフレッシュ動作を行うことを目的とする。

本発明は、上記課題を解決するためになされたものであり、その第１の側面は、複数のメモリアレイと、上記複数のメモリアレイのリフレッシュアドレスを生成するリフレッシュアドレス生成部と、上記複数のメモリアレイの各々に対応して設けられて温度情報を生成する複数の温度センサーと、上記複数の温度センサーによって生成された上記温度情報に基づいて外部に総合温度情報を出力する温度情報出力部と、上記総合温度情報に対応した頻度により発行されたリフレッシュコマンドおよび上記複数の温度センサーによって生成された上記温度情報に従って上記複数のメモリアレイに対するリフレッシュトリガを制御するリフレッシュトリガ制御部と、上記総合温度情報に対応した頻度により発行されたリフレッシュコマンドおよび上記複数の温度センサーによって生成された上記温度情報に従って上記複数のメモリアレイに対する上記リフレッシュアドレスを制御するリフレッシュアドレス制御部とを具備する記憶装置である。これにより、総合温度情報に対応した頻度により発行されたリフレッシュコマンドに応答して、複数のメモリアレイのそれぞれの温度情報に応じてリフレッシュトリガおよびリフレッシュアドレスを複数のメモリアレイに供給するという作用をもたらす。

また、この第１の側面において、上記温度情報出力部は、上記複数の温度センサーによって生成された上記温度情報のうち最も温度が高いことを示す情報を上記総合温度情報として出力してもよい。これにより、外部とのインターフェースとしては最も悪い動作条件を提示させ、これに応じたリフレッシュコマンドの発行を受けるという作用をもたらす。

また、この第１の側面において、上記リフレッシュアドレス生成部は、リフレッシュアドレスを計数する１つのアドレスカウンタを備え、上記リフレッシュアドレス制御部は、上記総合温度情報に対応した頻度により発行されたリフレッシュコマンドおよび上記複数の温度センサーによって生成された上記温度情報に従って上記アドレスカウンタのビットフィールドの一部を選択して上記リフレッシュアドレスとするよう制御するようにしてもよい。これにより、アドレスカウンタを増やすことなく、リフレッシュアドレスを供給するという作用をもたらす。

また、この第１の側面において、上記リフレッシュアドレス制御部は、上記温度情報が変化した場合においては上記アドレスカウンタがクリアされるタイミングで上記アドレスカウンタから選択すべきビットフィールドを切り替えるようにしてもよい。これにより、リフレッシュアドレスの連続性を担保するという作用をもたらす。

また、この第１の側面において、上記リフレッシュアドレス生成部は、上記複数のメモリアレイのそれぞれに対応して設けられてリフレッシュアドレスを計数する複数のアドレスカウンタを備えもよい。これにより、単純な制御により複数のメモリアレイのそれぞれにリフレッシュトリガおよびリフレッシュアドレスを供給するという作用をもたらす。

また、本発明の第２の側面は、複数のメモリアレイと、上記複数のメモリアレイの各々に対応して設けられてリフレッシュアドレスを生成する複数のアドレスカウンタと、上記複数のメモリアレイの各々に対応して設けられて温度情報を生成する複数の温度センサーと、上記複数の温度センサーによって生成された上記温度情報のうち最も温度が高いことを示す情報を総合温度情報として外部に出力する温度情報出力部と、上記総合温度情報に対応した頻度により発行されたリフレッシュコマンドおよび上記複数の温度センサーによって生成された上記温度情報に従って上記複数のメモリアレイに対するリフレッシュトリガを制御するリフレッシュトリガ制御部と、上記総合温度情報に対応した頻度により発行されたリフレッシュコマンドおよび上記複数の温度センサーによって生成された上記温度情報に従って上記アドレスカウンタにおける上記リフレッシュアドレスを制御するリフレッシュアドレス制御部とを具備する記憶装置である。これにより、総合温度情報に対応した頻度により発行されたリフレッシュコマンドに応答して、単純な制御によりリフレッシュトリガおよびリフレッシュアドレスを複数のメモリアレイに供給するという作用をもたらす。

また、本発明の第３の側面は、複数のメモリアレイと、上記複数のメモリアレイに供給するためのアドレスを生成するアドレスカウンタと、上記複数のメモリアレイの各々に対応して設けられて温度情報を生成する複数の温度センサーと、上記複数の温度センサーによって生成された上記温度情報のうち最も温度が高いことを示す情報を総合温度情報として外部に出力する温度情報出力部と、上記総合温度情報に対応した頻度により発行されたリフレッシュコマンドおよび上記複数の温度センサーによって生成された上記温度情報に従って上記複数のメモリアレイに対するリフレッシュトリガを制御するリフレッシュトリガ制御部と、上記総合温度情報に対応した頻度により発行されたリフレッシュコマンドおよび上記複数の温度センサーによって生成された上記温度情報に従って上記アドレスカウンタに基づいて上記複数のメモリアレイに対するリフレッシュアドレスを制御するリフレッシュアドレス制御部とを具備する記憶装置である。これにより、総合温度情報に対応した頻度により発行されたリフレッシュコマンドに応答して、アドレスカウンタを増やすことなく、リフレッシュトリガおよびリフレッシュアドレスを複数のメモリアレイに供給するという作用をもたらす。

また、本発明の第４の側面は、複数のメモリアレイと、上記複数のメモリアレイに供給するためのアドレスを生成するアドレスカウンタと、上記複数のメモリアレイの各々に対応して設けられて温度情報を生成する複数の温度センサーと、上記複数の温度センサーによって生成された上記温度情報のうち最も温度が高いことを示す情報を総合温度情報として外部に出力する温度情報出力部と、上記複数のメモリアレイの各々に対応して設けられて上記総合温度情報に対応した頻度により発行されたリフレッシュコマンドおよび対応する温度センサーによって生成された上記温度情報に従って上記対応するメモリアレイに対するリフレッシュトリガを制御するリフレッシュトリガ制御部と、上記複数のメモリアレイの各々に対応して設けられて上記総合温度情報に対応した頻度により発行されたリフレッシュコマンドおよび対応する温度センサーによって生成された上記温度情報に従って上記アドレスカウンタに基づいて上記対応するメモリアレイに対するリフレッシュアドレスを制御するリフレッシュアドレス制御部とを具備する記憶装置である。これにより、総合温度情報に対応した頻度により発行されたリフレッシュコマンドに応答して、リフレッシュトリガおよびリフレッシュアドレスを複数のメモリアレイに個別に供給するという作用をもたらす。

本発明によれば、複数のダイナミック型メモリのメモリアレイに対して、温度状態に応じて適切なタイミングによりリフレッシュ動作を行うことができるという優れた効果を奏し得る。

本発明の第１の実施の形態における記憶装置の全体構成例を示す図である。 本発明の第２の実施の形態における記憶装置の全体構成例を示す図である。 本発明の第２の実施の形態における温度情報とリフレッシュ動作の頻度の関係の一例を示す図である。 本発明の第２の実施の形態におけるコマンドデコーダ１９０の構成例を示す図である。 本発明の第２の実施の形態におけるコマンドデコーダ１９０の動作例を示す真理値表である。 本発明の第２の実施の形態におけるリフレッシュ動作のタイミング例を示す図である。 本発明の第２の実施の形態において温度情報の状態をｋ値に拡張した場合のコマンドデコーダ１９０の動作例を示す真理値表である。 本発明の第３の実施の形態における記憶装置の全体構成例を示す図である。 本発明の第３の実施の形態における記憶装置の変形例を示す図である。 本発明の第３の実施の形態におけるアドレスカウンタ１５５の構成例を示す図である。 本発明の第３の実施の形態におけるコマンドデコーダ１９０の構成例を示す図である。 本発明の第４の実施の形態における記憶装置の全体構成例を示す図である。 本発明の第４の実施の形態におけるコマンドデコーダ１９９の構成例を示す図である。 本発明の第４の実施の形態におけるアドレスカウンタ１５６の構成例を示す図である。 本発明の第４の実施の形態におけるアドレスカウンタ１５６の動作例を示す真理値表である。 本発明の第４の実施の形態におけるリフレッシュ動作のタイミング例を示す図である。 本発明の実施の形態におけるメモリチップの実装例を示す図である。

以下、本発明を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（機能ブロックによる全般的説明）
２．第２の実施の形態（複数のアドレスカウンタによるリフレッシュアドレス制御）
３．第３の実施の形態（１つのアドレスカウンタによるリフレッシュアドレス制御）
４．第４の実施の形態（１つのアドレスカウンタによるリフレッシュアドレス制御およびリフレッシュトリガ制御）
５．実装例

＜１．第１の実施の形態＞
［記憶装置の全体構成］
図１は、本発明の第１の実施の形態における記憶装置の全体構成例を示す図である。この記憶装置は、ｎ個のメモリアレイ１０と、ｎ個の温度センサー２０と、ｎ個のロウ制御部３０と、温度情報出力部４０と、リフレッシュアドレス生成部５０と、リフレッシュトリガ制御部６０と、リフレッシュアドレス制御部７０とを備えている。なお、ｎは２以上の整数を表す。

メモリアレイ１０は、ダイナミック型メモリセルをアレイ状に並べた記憶素子群である。このメモリアレイ１０の各メモリセルには、縦方向に昇順となるようロウアドレスが付与され、横方向に昇順となるようカラムアドレスが付与される。このメモリアレイ１０に含まれるメモリセルがリフレッシュ動作の対象となる。このメモリアレイ１０は、メモリチップ上の互いに異なる位置に合計ｎ個配置されるものとする。

温度センサー２０は、周囲の温度を感知して温度情報を生成するセンサーである。この温度センサー２０は、ｎ個のメモリアレイ１０の各々に対応して合計ｎ個設けられるものとする。この温度センサー２０は、それぞれ対応するメモリアレイ１０の近傍に配置されることが望ましいが、チップにおける配置上の制約から、多少離れた位置に配置される場合もあり得る。

温度センサー２０の搭載数、すなわちメモリアレイ１０の論理的分割数は、任意の数で構わなく、分割もアドレスを均等に割る必要はない。ただし、論理アドレス数（またはロウの論理アドレス数）を搭載数で割り切れる数が好ましく、例えばバンクアドレスで分割することが考えられる。最適な例としては、ロウの論理アドレスを均等で割ることができ、物理的にもメモリアレイが分割されているような分割である。

ロウ制御部３０は、ｎ個のメモリアレイ１０の各々に対応して設けられ、それぞれ対応するメモリアレイ１０のロウアクセスを制御するものである。上述のようにメモリアレイ１０にはアレイ状にメモリセルが並べられており、縦方向にロウアドレスが付与されている。ロウ制御部３０は、メモリアレイ１０における１行分のアクセスを行うために、メモリアレイ１０に対してロウアドレスを供給する。このロウ制御部３０は、この構成例においてはリフレッシュのためのアドレスを供給するが、図示しない経路を通じて制御されることにより通常のリードまたはライトのためのアドレスを供給することもできる。

温度情報出力部４０は、ｎ個の温度センサー２０によって生成されたｎ個の温度情報に基づいて、メモリチップの外部に総合温度情報を出力するものである。この総合温度情報としては、例えば最も高い温度を出力することが考えられる。総合温度情報は外部のロジックチップなどに供給され、これに応じて総合温度情報に対応した頻度によりリフレッシュコマンドが発行される。このリフレッシュコマンドは、コマンド入力としてリフレッシュトリガ制御部６０に入力される。このような外部とのインターフェースは既存のものであり、本発明の実施の形態ではこのようなインターフェースを維持したままで複数のメモリアレイ１０のリフレッシュ動作を個別に制御する。

リフレッシュアドレス生成部５０は、メモリアレイ１０のリフレッシュアドレスを生成するものである。このリフレッシュアドレス生成部５０は、リフレッシュアドレスそのものを計数するアドレスカウンタ、または、リフレッシュアドレスを生成するための基礎データとなるアドレスを計数するアドレスカウンタを１つまたは複数備える。何れの構成においても、ロウ制御部３０の各々にはリフレッシュアドレスが供給される。

リフレッシュトリガ制御部６０は、外部からのコマンド入力およびｎ個の温度センサー２０からの温度情報に従って、リフレッシュ動作のトリガとなるリフレッシュトリガを生成するものである。このリフレッシュトリガ制御部６０により生成されたリフレッシュトリガはロウ制御部３０に供給され、ロウ制御部３０を介してメモリアレイ１０に対するリフレッシュが行われる。外部からのコマンド入力には、温度情報出力部４０から出力された総合温度情報に対応した頻度により発行されたリフレッシュコマンドが含まれる。リフレッシュトリガ制御部６０は、リフレッシュコマンドが入力された場合に、リフレッシュトリガをロウ制御部３０に供給するか否か判断する。

リフレッシュアドレス制御部７０は、外部からのコマンド入力およびｎ個の温度センサー２０からの温度情報に従って、リフレッシュアドレス生成部５０におけるリフレッシュアドレスの生成を制御するものである。より具体的には、リフレッシュアドレス制御部７０は、リフレッシュアドレス生成部５０に含まれるアドレスカウンタの更新を制御する。上述のように、外部からのコマンド入力には、温度情報出力部４０から出力された総合温度情報に対応した頻度により発行されたリフレッシュコマンドが含まれる。リフレッシュアドレス制御部７０は、リフレッシュコマンドが入力された場合に、リフレッシュアドレス生成部５０に対する制御を行うか否か判断する。

上述のように、外部からのリフレッシュコマンドは総合温度情報に従った頻度により発行される。例えば、最も高い温度を総合温度情報として出力する場合、リフレッシュコマンドの発行レートは高温に合わせた早いレートとなる。これに対して、ｎ個のメモリアレイ１０のうち、一部は高温であっても、それ以外はそれほど高温ではない場合もある。そこで、本発明の実施の形態では、メモリアレイ１０に対応する温度センサー２０の温度情報に従って、リフレッシュコマンドを間引いて解釈する。すなわち、温度情報が高温を示しているメモリアレイ１０についてはリフレッシュコマンドの頻度に従ってリフレッシュ動作を行う。一方、温度情報が低温を示しているメモリアレイ１０についてはリフレッシュコマンドを間引いて解釈して、その発行レートよりも遅い頻度で（長い周期で）リフレッシュ動作を行う。これにより、本発明の実施の形態では、外部インターフェースの互換性を保ちながら、メモリアレイ１０の各々の温度情報に応じたレートによってリフレッシュ動作を行うことができる。すなわち、リフレッシュ動作に伴う消費電流を低減させることができる。

ここでは第１の実施の形態として機能ブロックによる全般的な説明をしたが、以下の実施の形態では具体的な回路構成を示して説明する。

＜２．第２の実施の形態＞
［記憶装置の全体構成］
図２は、本発明の第２の実施の形態における記憶装置の全体構成例を示す図である。この第２の実施の形態における記憶装置１００は、ｎ個のメモリアレイ１１０と、ｎ個の温度センサー１２０と、ｎ個のロウ制御回路１３０と、論理和ゲート１４０と、ｎ個のアドレスカウンタ１５０と、コマンドデコーダ１９０とを備える。

メモリアレイ１１０は、第１の実施の形態のメモリアレイ１０と同様に、ダイナミック型メモリセルをアレイ状に並べた記憶素子群である。ロウアドレスおよびカラムアドレスが付与されるも同様である。このメモリアレイ１１０は、記憶装置１００上の互いに異なる位置に合計ｎ個配置されるものとする。

温度センサー１２０は、第１の実施の形態の温度センサー２０と同様に、周囲の温度を感知して温度情報を生成するセンサーである。この温度センサー１２０は、ｎ個のメモリアレイ１１０の各々に対応して合計ｎ個設けられるものとする。

ロウ制御回路１３０は、第１の実施の形態のロウ制御部３０と同様に、ｎ個のメモリアレイ１１０の各々に対応して設けられ、それぞれ対応するメモリアレイ１１０のロウアクセスを制御するものである。

論理和ゲート（ＯＲ）１４０は、第１の実施の形態の温度情報出力部４０の一例であり、ｎ個の温度センサー１２０によって生成されたｎ個の温度情報に基づいて、記憶装置１００の外部に総合温度情報を出力するものである。この構成例では、温度情報は低温と高温の２種に大別されるものとして、２値データにより「Ｌ」であれば低温、「Ｈ」であれば高温を示すものとする。すなわち、ｎ個の温度情報のうち少なくとも１つが「Ｈ」であれば総合温度情報は「Ｈ」となり、ｎ個の温度情報の全てが「Ｌ」であれば総合温度情報は「Ｌ」となる。これにより、外部に対しては最も高温を示す温度情報を出力することになる。

アドレスカウンタ１５０は、ｎ個のメモリアレイ１１０の各々に対応してｎ個設けられ、それぞれ対応するメモリアレイ１１０のリフレッシュアドレスをカウントアップ等により計数するカウンタである。このアドレスカウンタ１５０によって計数されるリフレッシュアドレスは、信号線１５９を介してロウ制御回路１３０に供給される。すなわち、これらｎ個のアドレスカウンタ１５０は、第１の実施の形態のリフレッシュアドレス生成部５０として機能するものである。

コマンドデコーダ１９０は、外部から入力されたコマンドをデコードして、そのデコードされた制御信号に基づいて記憶装置１００内の各部への制御を行うデコーダである。このコマンドデコーダ１９０は、リフレッシュコマンドが発行された場合、ｎ個の温度センサー１２０の示す温度情報に従って、ｎ個のメモリアレイ１１０の各々についてリフレッシュ動作を行うか否かを判断する。そして、リフレッシュ動作を行うメモリアレイ１１０については、信号線１６９を介してリフレッシュトリガを出力する。このリフレッシュトリガは、ロウ制御回路１３０においてリフレッシュ動作を行う契機となるとともに、アドレスカウンタ１５０の計数動作の契機となる。すなわち、このコマンドデコーダ１９０は、第１の実施の形態のリフレッシュトリガ制御部６０およびリフレッシュアドレス制御部７０として機能するものである。

［温度情報とリフレッシュ動作の頻度の関係］
図３は、本発明の第２の実施の形態における温度情報とリフレッシュ動作の頻度の関係の一例を示す図である。上述のように、図２の構成例では、温度情報は低温と高温の２種に大別されるものとして、２値データにより「Ｌ」であれば低温、「Ｈ」であれば高温を示すものとした。以下では、ｉ番目の温度センサーによる温度情報を個別温度情報ＴＱｉと称する。ただし、ｉは１からｎの整数を示す。

このとき、個別温度情報ＴＱｉが「Ｌ」であれば、リフレッシュ動作の頻度は低くても十分であり、リフレッシュレートは「１」を示す。一方、個別温度情報ＴＱｉが「Ｈ」であれば、リフレッシュ動作の頻度は高くする必要があり、リフレッシュレートは倍速の「２」を示す。したがって、コマンドデコーダ１９０は、個別温度情報ＴＱｉを参照して、個別温度情報ＴＱｉに合致したリフレッシュレートとなるように、それぞれのリフレッシュトリガを出力する。ただし、論理和ゲート１４０から出力される総合温度情報に依存して、外部から発行されるリフレッシュコマンドの頻度が変化するため、以下のようにコマンドデコーダ１９０においてリフレッシュトリガ生成のための制御が行われる。

［コマンドデコーダ１９０の構成］
図４は、本発明の第２の実施の形態におけるコマンドデコーダ１９０の構成例を示す図である。この第２の実施の形態におけるコマンドデコーダ１９０は、リフレッシュコマンドデコーダ１９１と、ｎ個のリフレッシュトリガ生成部１０９−１乃至ｎとを備えている。なお、同図において論理和ゲート１４０を示しているが、これは図２において説明したものであり、コマンドデコーダ１９０の内部または外部の何れに設けてもよい。論理和ゲート１４０は、ｎ個の個別温度情報ＴＱ１乃至ＴＱｎの論理和を生成することにより、総合温度情報ＴＱを出力する。この論理和ゲート１４０により出力された総合温度情報ＴＱは、リフレッシュトリガ生成部１０９−１乃至ｎにおいても参照される。

リフレッシュコマンドデコーダ１９１は、外部から入力されたコマンドをデコードして、そのコマンドがリフレッシュコマンドであれば、そのリフレッシュコマンドに従ってリフレッシュトリガ生成部１０９−１乃至ｎを制御するデコーダである。

リフレッシュトリガ生成部１０９−１乃至ｎ（以下、リフレッシュトリガ生成部１０９と総称する場合がある。）は、それぞれ対応するメモリアレイ１１０のためのリフレッシュトリガを生成するものである。このリフレッシュトリガ生成部１０９は、フリップフロップ１９２と、インバータ１９３と、論理積ゲート１９４と、セレクタ１９５と、排他的否定論理和ゲート１９６と、フリップフロップ１９７とを備えている。

フリップフロップ１９２は、リフレッシュコマンドデコーダ１９１からの信号をクロック入力として、入力のたびにその保持内容を反転させるフリップフロップである。インバータ１９３は、フリップフロップ１９２の出力を論理反転してフリップフロップ１９２に入力するインバータである。論理積ゲート（ＡＮＤ）１９４は、フリップフロップ１９２の出力とリフレッシュコマンドデコーダ１９１からの信号の論理積を生成するものである。セレクタ１９５は、リフレッシュコマンドデコーダ１９１からの信号、または、論理積ゲート１９４の出力の何れか一方を選択するセレクタである。排他的否定論理和（ＸＮＯＲ）ゲート１９６は、対応する温度センサー１２０からの個別温度情報ＴＱｉと論理和ゲート１４０からの総合温度情報ＴＱとが一致しているか否かを検出するものである。この排他的否定論理和ゲート１９６は、両者が一致していれば「Ｈ」を、不一致であれば「Ｌ」を出力する。フリップフロップ１９７は、全体のクロックに従ってセレクタ１９５の出力を保持して、対応するメモリアレイ１１０のためのリフレッシュトリガとして出力するものである。

図５は、本発明の第２の実施の形態におけるコマンドデコーダ１９０の動作例を示す真理値表である。

総合温度情報ＴＱが「Ｌ」かつ個別温度情報ＴＱｉが「Ｌ」の場合、または、総合温度情報ＴＱが「Ｈ」かつ個別温度情報ＴＱｉが「Ｈ」の場合、外部からのリフレッシュコマンドに合わせてリフレッシュトリガを発行してよい。すなわち、総合温度情報ＴＱと個別温度情報ＴＱｉとが一致する場合には、リフレッシュコマンドを受けるたびにリフレッシュトリガが発行される。これは、セレクタ１９５における上側の入力を選択することを意味する。

一方、総合温度情報ＴＱが「Ｈ」かつ個別温度情報ＴＱｉが「Ｌ」の場合、外部からのリフレッシュコマンドを交互に間引きながらリフレッシュトリガが発行される。これは、セレクタ１９５における下側の入力を選択することを意味する。すなわち、ｍ回目のリフレッシュコマンドを受けた際にリフレッシュトリガを発行したのであれば、ｍ＋１回目のリフレッシュコマンドを受けた際にはそのリフレッシュコマンドを無視して、リフレッシュトリガを発行しない。一方、ｍ回目のリフレッシュコマンドを受けた際にリフレッシュトリガを発行しなかったのであれば、ｍ＋１回目のリフレッシュコマンドを受けた際にはリフレッシュトリガを発行する。

なお、総合温度情報ＴＱが「Ｌ」かつ個別温度情報ＴＱｉが「Ｈ」となる場合は生じ得ない。個別温度情報ＴＱｉが「Ｈ」を示している場合には、必ず総合温度情報ＴＱも「Ｈ」になるからである。

［動作のタイミングチャート］
図６は、本発明の第２の実施の形態におけるリフレッシュ動作のタイミング例を示す図である。この例では、基本クロックを４．０μｓ（マイクロ秒）とし、高温の場合にはリフレッシュ間隔が４．０μｓになり、低温の場合にはリフレッシュ間隔が８．０μｓになることを想定している。また、記憶装置１００において、ｎ＝４、すなわち４つのメモリアレイを備えることを想定している。

図６（ａ）は、４つの温度センサー１２０の全てが低温「Ｌ」を示している場合の動作例である。この場合、総合温度情報ＴＱが「Ｌ」になるため、リフレッシュコマンドの発行レートは８．０μｓになる。また、温度センサー１２０の各々が「Ｌ」を示しているため、メモリアレイ１１０の各々のリフレッシュ動作は、リフレッシュコマンドの発行レートに合わせて８．０μｓの間隔で実行される。

図６（ｂ）は、第１番目の温度センサー１２０のみが高温「Ｈ」を示し、残る３つの温度センサー１２０が低温「Ｌ」を示している場合の動作例である。この場合、総合温度情報ＴＱは「Ｈ」になるため、リフレッシュコマンドの発行レートは４．０μｓになる。第１番目の温度センサー１２０が「Ｈ」を示しているため、第１番目のメモリアレイ１１０のリフレッシュ動作は、リフレッシュコマンドの発行レートに合わせて４．０μｓの間隔で実行される。一方、残る３つの温度センサー１２０が低温「Ｌ」を示しているため、第２番目乃至第４目の３つのメモリアレイ１１０のリフレッシュ動作は、リフレッシュコマンドを交互に間引いて実行されるため、８．０μｓの間隔で実行される。

このように、本発明の第２の実施の形態によれば、コマンドデコーダ１９０からのリフレッシュトリガにより複数のメモリアレイ１１０に対するリフレッシュ動作を駆動するとともに、複数のアドレスカウンタ１５０を制御することができる。

［温度情報の状態数の拡張］
図７は、本発明の第２の実施の形態において温度情報の状態をｋ値（ｋは３以上の整数）に拡張した場合のコマンドデコーダ１９０の動作例を示す真理値表である。上述の図５の例では温度情報として高温と低温の２値の何れかを示すことを想定したが、ここでは温度情報の状態をｋ値に拡張した場合の例を示す。温度情報の状態の値が大きくなる程、より高い温度を示すものとする。

総合温度情報ＴＱと個別温度情報ＴＱｉとが一致する場合には、リフレッシュコマンドを受ける度に第ｉ番目のメモリアレイ１１０のためのリフレッシュトリガが発行される。それ以外の場合には、リフレッシュコマンドは間引いて解釈される。例えば、総合温度情報ＴＱが状態＃ｋの場合、個別温度情報ＴＱｉが状態＃１であれば、リフレッシュコマンドを２^{（ｋ−１）}回受ける度にリフレッシュトリガが１回発行される。また、個別温度情報ＴＱｉが状態＃２であれば、リフレッシュコマンドを２^{（ｋ−２）}回受ける度にリフレッシュトリガが１回発行される。なお、ここでは、リフレッシュトリガの頻度の変化を整数倍としたが、任意の率を採用してもよい。

このように、温度情報の状態数を拡張することにより、検出温度範囲を多くして、より細かい制御を行うことが可能となる。

＜３．第３の実施の形態＞
［記憶装置の全体構成］
図８は、本発明の第３の実施の形態における記憶装置の全体構成例を示す図である。この第３の実施の形態における記憶装置１００は、ｎ個のメモリアレイ１１０と、ｎ個の温度センサー１２０と、ｎ個のロウ制御回路１３０と、論理和ゲート１４０と、アドレスカウンタ１５５と、コマンドデコーダ１９０とを備える。この第３の実施の形態では、第２の実施の形態と比べて、アドレスカウンタ１５５が一つになった点が異なっており、このアドレスカウンタ１５５に対する制御をコマンドデコーダ１９０が別途行う点も異なっている。これ以外の点については、第２の実施の形態について説明したものと同様であるため、ここでの説明は省略する。

アドレスカウンタ１５５は、リフレッシュアドレスを生成するための基礎データとなるアドレスを計数するカウンタである。このアドレスカウンタ１５５は、コマンドデコーダ１９０においてリフレッシュコマンドの発行が検出される度に計数を行う。このアドレスカウンタ１５５の保持内容は信号線１５８を介してロウ制御回路１３０に供給される。ロウ制御回路１３０は、対応する温度センサー１２０における温度情報に応じて、アドレスカウンタ１５５の保持内容に基づいてリフレッシュアドレスを生成する。なお、アドレスカウンタ１５５は、特許請求の範囲に記載のリフレッシュアドレス生成部の一例である。

なお、ここでは、温度情報は信号線１６９を介してロウ制御回路１３０に供給されるものと想定しているが、対応する温度センサー１２０から直接供給するように構成しても構わない。その場合の構成は、例えば図９のようになる。

図１０は、本発明の第３の実施の形態におけるアドレスカウンタ１５５の構成例を示す図である。この第３の実施の形態では、ｎ個のメモリアレイ１１０のためのリフレッシュアドレスを１つのアドレスカウンタ１５５により管理している。そこで、温度情報の状態を２値と想定して、第２の実施の形態のアドレスカウンタ１５０と比べてビット幅を１ビット広く設定し、高温時には上位１ビットを省き、低温時には下位１ビットを省いて、リフレッシュアドレスとして利用する。

例えば、本来のロウアドレスが２０ビット幅であったとすると、アドレスカウンタ１５５は２１ビット幅を有するよう設定される。そして、何れかの温度センサー１２０において高温が検出されて総合温度情報ＴＱが高温「Ｈ」を示す場合、低温を示すメモリアレイ１１０のためには上位２０ビットがリフレッシュアドレスとして供給される。また、この場合、高温を示すメモリアレイ１１０のためには下位２０ビットがリフレッシュアドレスとして供給される。なお、総合温度情報ＴＱが低温「Ｌ」を示す場合には、全てのメモリアレイ１１０のために同じリフレッシュアドレスを用いることができるため、下位２０ビットがリフレッシュアドレスとして供給される。

［コマンドデコーダ１９０の構成］
図１１は、本発明の第３の実施の形態におけるコマンドデコーダ１９０の構成例を示す図である。この第３の実施の形態におけるコマンドデコーダ１９０は、リフレッシュコマンドデコーダ１９１と、ｎ個のリフレッシュトリガ生成部１０９−１乃至ｎと、フリップフロップ１９８とを備えている。フリップフロップ１９８をさらに備えている点以外は、上述の第２の実施の形態におけるコマンドデコーダ１９０と同様の構成を備えている。なお、同図において論理和ゲート１４０を示しているが、これは図８において説明したものであり、コマンドデコーダ１９０の内部または外部の何れに設けてもよい。

フリップフロップ１９８は、全体のクロックに従ってリフレッシュコマンドデコーダ１９１の出力を保持して、アドレスカウンタ１５５の更新信号（リフレッシュトリガ＃０）として出力するものである。アドレスカウンタ１５５は、この更新信号を受けると、保持内容を計数（カウントアップなど）して更新を行う。したがって、アドレスカウンタ１５５は、リフレッシュコマンドが発行される度に計数を行うことになる。そして、ロウ制御回路１３０において、温度情報に応じて、アドレスカウンタ１５５の保持内容に基づいてリフレッシュアドレスが生成される。

このように、本発明の第３の実施の形態によれば、１つのアドレスカウンタ１５５の保持内容に基づいて、温度センサー１２０による温度情報に応じて、メモリアレイ１１０のためのリフレッシュアドレスをロウ制御回路１３０において生成することができる。

＜４．第４の実施の形態＞
［記憶装置の全体構成］
図１２は、本発明の第４の実施の形態における記憶装置の全体構成例を示す図である。この第４の実施の形態における記憶装置１００は、ｎ個のメモリアレイ１１０と、ｎ個の温度センサー１２０と、ｎ個のロウ制御回路１３０と、論理和ゲート１４０と、アドレスカウンタ１５６と、コマンドデコーダ１９９とを備える。この第４の実施の形態では、コマンドデコーダ１９９の機能を最小限に抑え、第１の実施の形態のリフレッシュトリガ制御部６０およびリフレッシュアドレス制御部７０の機能をアドレスカウンタ１５６に設けた点が第３の実施の形態と異なっている。これ以外の点については、第２または第３の実施の形態について説明したものと同様であるため、ここでの説明は省略する。なお、アドレスカウンタ１５６は、特許請求の範囲に記載のリフレッシュアドレス生成部およびリフレッシュトリガ制御部の一例である。

［コマンドデコーダ１９９の構成］
図１３は、本発明の第４の実施の形態におけるコマンドデコーダ１９９の構成例を示す図である。この第４の実施の形態におけるコマンドデコーダ１９９は、リフレッシュコマンドデコーダ１９１と、フリップフロップ１９８とを備えている。すなわち、この第４の実施の形態におけるコマンドデコーダ１９９は、上述の第３の実施の形態におけるコマンドデコーダ１９０からｎ個のリフレッシュトリガ生成部１０９−１乃至ｎを取り除いた構成となっている。

フリップフロップ１９８は、上述の第３の実施の形態と同様に、全体のクロックに従ってリフレッシュコマンドデコーダ１９１の出力を保持して、アドレスカウンタ１５６の更新信号（リフレッシュトリガ＃０）として出力するものである。アドレスカウンタ１５６は、この更新信号を受けると、保持内容を計数（カウントアップなど）して更新を行うとともに、リフレッシュトリガおよびリフレッシュアドレスの生成を行う。

［アドレスカウンタ１５６の構成］
図１４は、本発明の第４の実施の形態におけるアドレスカウンタ１５６の構成例を示す図である。このアドレスカウンタ１５６は、４つのメモリアレイ１１０を想定して、４つのリフレッシュ制御部２１０乃至２４０と、カウンタ２５０とを備えている。

カウンタ２５０は、リフレッシュアドレスを生成するための基礎データとなるアドレスを計数するカウンタである。このカウンタ２５０は、コマンドデコーダ１９９においてリフレッシュコマンドの発行が検出される度に信号ＲＥＦを受け、保持内容の計数を行う。このカウンタ２５０は、４ビットのアドレスを出力することを想定して、４つのフリップフロップ２５１と、４つのインバータ２５２とを備えている。初段のフリップフロップ２５１のクロック入力端子には信号ＲＥＦが入力される。フリップフロップ２５１の出力は、インバータ２５２を介して反転され、データ入力端子にフィードバックされる。また、フリップフロップ２５１の出力端子は次段のフリップフロップ２５１のクロック入力端子に入力される。このカウンタ２５０の保持内容は信号線２５６乃至２５９を介してリフレッシュ制御部２１０乃至２４０に供給される。

リフレッシュ制御部２１０乃至２４０は、対応する温度センサー１２０における温度情報に応じて、カウンタ２５０の保持内容に基づいてリフレッシュアドレスを生成するものである。ここでは、リフレッシュ制御部２４０の構成例について説明するが、他のリフレッシュ制御部２１０乃至２３０も同様の構成を有する。

リフレッシュ制御部２４０は、論理積ゲート２４１と、排他的論理和ゲート２４２と、フリップフロップ２４３と、セレクタ２４４と、論理積否定ゲート２４５とを備えている。

論理積（ＡＮＤ）ゲート２４１は、カウンタ２５０の保持内容がオール「１」からオール「０」に切り替わるタイミングを検出して、信号線２４７に変化取込みトリガを出力するものである。具体的には、この論理積ゲート２４１は、カウンタ２５０の出力信号２５６乃至２５９の反転信号およびカウンタ２５０の入力信号ＲＥＦの論理積を生成して変化取込みトリガとする。この変化取込みトリガは、温度情報に変化が生じた際にリフレッシュアドレスの生成方法を切り替えるタイミングを示す信号であり、この例では、カウンタ２５０がクリアされるタイミングを示す。この第４の実施の形態では１つのカウンタ２５０の出力からリフレッシュアドレスを生成しているため、生成方法を中途半端なタイミングで切り替えてしまうと、リフレッシュアドレスが不連続となり、正常にリフレッシュ動作を行えなくなるおそれがある。そこで、この第４の実施の形態では、変化取込みトリガのタイミングに合わせてリフレッシュアドレスの生成方法を切り替えることにより、リフレッシュアドレスの連続性を担保している。

排他的論理和（ＸＯＲ）ゲート２４２は、対応する温度センサー１２０からの個別温度情報ＴＱ４と論理和ゲート１４０からの総合温度情報ＴＱとが一致しているか否かを検出して、温度変化信号として信号線２４６に出力するものである。すなわち、この排他的論理和ゲート２４２は、両者が一致していれば「Ｌ」を、不一致であれば「Ｈ」を出力する。

フリップフロップ２４３は、信号線２４７の変化取込みトリガのタイミングに従って、信号線２４６の温度変化信号を保持するフリップフロップである。このフリップフロップ２４３の保持内容は、リフレッシュトリガ発行頻度を示す切替信号として信号線２４８に出力される。

セレクタ２４４は、信号線２４８の切替信号に従って、カウンタ２５０の４ビットのビットフィールドから３ビットを選択するセレクタである。このセレクタ２４４により、図１０において説明したように、何れかの温度センサー１２０で高温が検出された場合、低温を示すメモリアレイ１１０のためには上位側のビットが選択され、高温を示すメモリアレイ１１０のためには下位側のビットが選択される。この図においては、選択された３ビットのリフレッシュアドレスをＬＳＢ側からＡ１乃至Ａ３により示している。信号線２４８の切替信号は信号線２４７の変化取込みトリガのタイミングにより更新されるため、温度情報が変化した場合においてはカウンタ２５０がクリアされるタイミングでカウンタ２５０から選択すべきビットフィールドが切り替わることになる。

論理積否定（ＮＡＮＤ）ゲート２４５は、信号線２４８の切替信号に従って、リフレッシュトリガを出力するものである。この論理積否定ゲート２４５は、カウンタ２５０の信号線２５６のビット０と信号線２４８の切替信号との論理積の反転信号をリフレッシュトリガＢ４として出力する。

図１５は、本発明の第４の実施の形態におけるアドレスカウンタ１５６の動作例を示す真理値表である。

総合温度情報ＴＱが「Ｌ」かつ個別温度情報ＴＱｉが「Ｌ」の場合、または、総合温度情報ＴＱが「Ｈ」かつ個別温度情報ＴＱｉが「Ｈ」の場合、外部からのリフレッシュコマンドに合わせてリフレッシュトリガを発行してよい。すなわち、総合温度情報ＴＱと個別温度情報ＴＱｉとが一致する場合には、リフレッシュコマンドを受けるたびにリフレッシュトリガが発行される。このとき、信号線２４６の温度変化信号は「Ｌ」となる。これにより、セレクタ２４４における上側の入力が選択されるとともに、リフレッシュトリガＢｉが「Ｈ」に固定される。

一方、総合温度情報ＴＱが「Ｈ」かつ個別温度情報ＴＱｉが「Ｌ」の場合、外部からのリフレッシュコマンドを交互に間引きながらリフレッシュトリガが発行される。このとき、信号線２４６の温度変化信号は「Ｈ」となる。これにより、セレクタ２４４における下側の入力が選択される。また、リフレッシュトリガＢｉとしては、カウンタ２５０の信号線２５６のビット０に応じた値が出力される。

［動作のタイミングチャート］
図１６は、本発明の第４の実施の形態におけるリフレッシュ動作のタイミング例を示す図である。

図１６（ａ）は、総合温度情報ＴＱが「Ｈ」を示している場合において、個別温度情報ＴＱｉが「Ｌ」から「Ｈ」に変化した際の動作例を示す図である。当初はカウンタ２５０の出力の上位３ビットがリフレッシュアドレスとして利用されている。時刻Ｔ１において信号線２４６の温度変化信号が「Ｈ」から「Ｌ」に変化することにより、リフレッシュアドレスの生成方法を切り替える旨が指示される。そして、時刻Ｔ２においてオール「１」を示していたカウンタ２５０の出力が時刻Ｔ３においてオール「０」に変化すると、信号線２４７の変化取込みトリガがアクティブ（Ｈ）になる。これにより、フリップフロップ２４３の保持内容が変わり、セレクタ２４４の出力が切り替わる。すなわち、カウンタ２５０の出力の下位３ビットがリフレッシュアドレスとして利用されるようになる。また、リフレッシュ動作は、リフレッシュコマンドの発行タイミングに合わせて、間引くことなく行われるようになる。

図１６（ｂ）は、総合温度情報ＴＱが「Ｈ」を示している場合において、個別温度情報ＴＱｉが「Ｈ」から「Ｌ」に変化した際の動作例を示す図である。当初はカウンタ２５０の出力の下位３ビットがリフレッシュアドレスとして利用されている。時刻Ｔ５において信号線２４６の温度変化信号が「Ｌ」から「Ｈ」に変化することにより、リフレッシュアドレスの生成方法を切り替える旨が指示される。そして、時刻Ｔ６においてオール「１」を示していたカウンタ２５０の出力が時刻Ｔ７においてオール「０」に変化すると、信号線２４７の変化取込みトリガがアクティブ（Ｈ）になる。これにより、フリップフロップ２４３の保持内容が変わり、セレクタ２４４の出力が切り替わる。すなわち、カウンタ２５０の出力の上位３ビットがリフレッシュアドレスとして利用されるようになる。また、リフレッシュ動作は、リフレッシュコマンドに対して交互に間引いて行われる。

このように、本発明の第４の実施の形態によれば、カウンタ２５０の保持内容に基づいて、温度センサー１２０による温度情報に応じて、メモリアレイ１１０のためのリフレッシュアドレスをアドレスカウンタ１５６において生成することができる。また、変化取込みトリガを用いることにより、リフレッシュアドレスの生成方法を切り替える際にアドレスの連続性を担保することができる。

＜５．実装例＞
［実装例］
図１７は、本発明の実施の形態におけるメモリチップの実装例を示す図である。上述の第１乃至第４の実施の形態については、例えばメモリチップとして具現化することができる。また、メモリチップからの温度情報に基づいてリフレッシュコマンドを発行するロジックチップを想定することができる。ここでは、メモリチップ５００とロジックチップ６００との間を接続するための実装例について説明する。

図１７（ａ）は、基板７００を介してメモリチップ５００とロジックチップ６００との間を接続する実装例である。ロジックチップ６００のパッド６１１とメモリチップ５００のパッド５１１は基板７００を介して接続され、これを介してロジックチップ６００からメモリチップ５００にコマンドが発行される。また、メモリチップ５００のパッド５１２とロジックチップ６００のパッド６１２とは基板７００を介して接続され、これを介してメモリチップ５００からロジックチップ６００に温度情報が伝達される。

図１７（ｂ）は、メモリチップ５００とロジックチップ６００との間を直接接続する実装例である。このような実装形態では、例えばマイクロバンプやシリコン貫通ビア（ＴＳＶ：Through Silicon Via）などによる積層構造が利用される。ロジックチップ６００のパッド６１１からメモリチップ５００のパッド５１１へコマンドが発行され、メモリチップ５００のパッド５１２からロジックチップ６００のパッド６１２へ温度情報が伝達される点は同図（ａ）の場合と同様である。

図１７（ｃ）は、メモリチップ５００とロジックチップ６００との間をボンディングにより接続する実装例である。このような実装形態では、例えばボンディングパッドなどが利用される。ロジックチップ６００のパッド６２１とメモリチップ５００のパッド５２１はボンディングを介して接続され、これを介してロジックチップ６００からメモリチップ５００にコマンドが発行される。また、メモリチップ５００のパッド５２２とロジックチップ６００のパッド６２２とはボンディングを介して接続され、これを介してメモリチップ５００からロジックチップ６００に温度情報が伝達される。

図１７（ｄ）は、基板７００を介してメモリチップ５００とロジックチップ６００との間を接続する他の実装例である。この例では、基板７００上に接続されたロジックチップ６００に対して、メモリチップ５００と基板７００との間をボンディングにより接続することにより、間接的に接続している。すなわち、メモリチップ５００のパッド５３０と基板７００のパッド７３０との間はボンディング５３９により接続される。また、ロジックチップ６００のコマンド発行のためのパッド６３１および温度情報入力のためのパッド６３２は基板７００と接続される。コマンドおよび温度情報はボンディング５３９を介して伝達されるが、基板７００内部では異なるパスに分かれ、それぞれパッド６３１および６３２と接続される。

このように、上述の本発明の実施の形態は、多様な実装形態により実現することができる。特に、図１７（ｂ）のような積層構造においては、積層相手のチップの回路動作の集中により、発熱が集中した場合でも、本発明の実施の形態によれば適切に対処することができる。

本発明の実施の形態によれば、従来と同様のインターフェースによりリフレッシュコマンドの発行を受けても、自律的にリフレッシュ電流を削減することができる。また、メモリ容量の拡大要求からチップ面積が増大した場合、チップ内の温度分布の差の絶対値が大きくなり、一つの温度センサーでモニタしていては、誤差が大きくなってしまうおそれがある。そのため、温度状態に応じた最適なリフレッシュを要求することができなくなることが予想され、温度センサーを複数搭載する必要が生じる。本発明の実施の形態によれば、このような複数の温度センサーに対して適切に対処することができる。また、本発明の実施の形態を適用しても、リフレッシュコマンドの発行を要求する率に変化はなく、リフレッシュ制御が複雑になったとしても、コマンド割込みによる処理遅延は従来と同様である。その制御は全てメモリチップ内で行われるため、ロジックチップの制御アルゴリズムは従来のものを流用することができる。

なお、本発明の実施の形態は本発明を具現化するための一例を示したものであり、本発明の実施の形態において明示したように、本発明の実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本発明の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本発明は実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。

１０ メモリアレイ
２０ 温度センサー
３０ ロウ制御部
４０ 温度情報出力部
５０ リフレッシュアドレス生成部
６０ リフレッシュトリガ制御部
７０ リフレッシュアドレス制御部
１００ 記憶装置
１０９ リフレッシュトリガ生成部
１１０ メモリアレイ
１２０ 温度センサー
１３０ ロウ制御回路
１４０ 論理和（ＯＲ）ゲート
１５０、１５５、１５６ アドレスカウンタ
１９０、１９９ コマンドデコーダ
１９１ リフレッシュコマンドデコーダ
１９２ フリップフロップ
１９３ インバータ
１９４ 論理積（ＡＮＤ）ゲート
１９５ セレクタ
１９６ 排他的否定論理和（ＸＮＯＲ）ゲート
１９７、１９８ フリップフロップ
２４０ リフレッシュ制御部
２４１ 論理積ゲート
２４２ 排他的論理和（ＸＯＲ）ゲート
２４３ フリップフロップ
２４４ セレクタ
２４５ 論理積否定（ＮＡＮＤ）ゲート
２５０ カウンタ
２５１ フリップフロップ
２５２ インバータ
５００ メモリチップ
６００ ロジックチップ
７００ 基板

Claims (8)

1. 複数のメモリアレイと、
   前記複数のメモリアレイのリフレッシュアドレスを生成するリフレッシュアドレス生成部と、
   前記複数のメモリアレイの各々に対応して設けられて温度情報を生成する複数の温度センサーと、
   前記複数の温度センサーによって生成された前記温度情報に基づいて外部に総合温度情報を出力する温度情報出力部と、
   前記総合温度情報に対応した頻度により発行されたリフレッシュコマンドおよび前記複数の温度センサーによって生成された前記温度情報に従って前記複数のメモリアレイに対するリフレッシュトリガを制御するリフレッシュトリガ制御部と、
   前記総合温度情報に対応した頻度により発行されたリフレッシュコマンドおよび前記複数の温度センサーによって生成された前記温度情報に従って前記複数のメモリアレイに対する前記リフレッシュアドレスを制御するリフレッシュアドレス制御部と
   を具備する記憶装置。
2. 前記温度情報出力部は、前記複数の温度センサーによって生成された前記温度情報のうち最も温度が高いことを示す情報を前記総合温度情報として出力する請求項１記載の記憶装置。
3. 前記リフレッシュアドレス生成部は、リフレッシュアドレスを計数する１つのアドレスカウンタを備え、
   前記リフレッシュアドレス制御部は、前記総合温度情報に対応した頻度により発行されたリフレッシュコマンドおよび前記複数の温度センサーによって生成された前記温度情報に従って前記アドレスカウンタのビットフィールドの一部を選択して前記リフレッシュアドレスとするよう制御する
   請求項２記載の記憶装置。
4. 前記リフレッシュアドレス制御部は、前記温度情報が変化した場合においては前記アドレスカウンタがクリアされるタイミングで前記アドレスカウンタから選択すべきビットフィールドを切り替える請求項３記載の記憶装置。
5. 前記リフレッシュアドレス生成部は、前記複数のメモリアレイのそれぞれに対応して設けられてリフレッシュアドレスを計数する複数のアドレスカウンタを備える請求項２記載の記憶装置。
6. 複数のメモリアレイと、
   前記複数のメモリアレイの各々に対応して設けられてリフレッシュアドレスを生成する複数のアドレスカウンタと、
   前記複数のメモリアレイの各々に対応して設けられて温度情報を生成する複数の温度センサーと、
   前記複数の温度センサーによって生成された前記温度情報のうち最も温度が高いことを示す情報を総合温度情報として外部に出力する温度情報出力部と、
   前記総合温度情報に対応した頻度により発行されたリフレッシュコマンドおよび前記複数の温度センサーによって生成された前記温度情報に従って前記複数のメモリアレイに対するリフレッシュトリガを制御するリフレッシュトリガ制御部と、
   前記総合温度情報に対応した頻度により発行されたリフレッシュコマンドおよび前記複数の温度センサーによって生成された前記温度情報に従って前記アドレスカウンタにおける前記リフレッシュアドレスを制御するリフレッシュアドレス制御部と
   を具備する記憶装置。
7. 複数のメモリアレイと、
   前記複数のメモリアレイに供給するためのアドレスを生成するアドレスカウンタと、
   前記複数のメモリアレイの各々に対応して設けられて温度情報を生成する複数の温度センサーと、
   前記複数の温度センサーによって生成された前記温度情報のうち最も温度が高いことを示す情報を総合温度情報として外部に出力する温度情報出力部と、
   前記総合温度情報に対応した頻度により発行されたリフレッシュコマンドおよび前記複数の温度センサーによって生成された前記温度情報に従って前記複数のメモリアレイに対するリフレッシュトリガを制御するリフレッシュトリガ制御部と、
   前記総合温度情報に対応した頻度により発行されたリフレッシュコマンドおよび前記複数の温度センサーによって生成された前記温度情報に従って前記アドレスカウンタに基づいて前記複数のメモリアレイに対するリフレッシュアドレスを制御するリフレッシュアドレス制御部と
   を具備する記憶装置。
8. 複数のメモリアレイと、
   前記複数のメモリアレイに供給するためのアドレスを生成するアドレスカウンタと、
   前記複数のメモリアレイの各々に対応して設けられて温度情報を生成する複数の温度センサーと、
   前記複数の温度センサーによって生成された前記温度情報のうち最も温度が高いことを示す情報を総合温度情報として外部に出力する温度情報出力部と、
   前記複数のメモリアレイの各々に対応して設けられて前記総合温度情報に対応した頻度により発行されたリフレッシュコマンドおよび対応する温度センサーによって生成された前記温度情報に従って前記対応するメモリアレイに対するリフレッシュトリガを制御するリフレッシュトリガ制御部と、
   前記複数のメモリアレイの各々に対応して設けられて前記総合温度情報に対応した頻度により発行されたリフレッシュコマンドおよび対応する温度センサーによって生成された前記温度情報に従って前記アドレスカウンタに基づいて前記対応するメモリアレイに対するリフレッシュアドレスを制御するリフレッシュアドレス制御部と
   を具備する記憶装置。

Images