TWI588657B - 雙處理器系統及其控制方法 - Google Patents

雙處理器系統及其控制方法 Download PDF

Info

Publication number
TWI588657B
TWI588657B TW105135577A TW105135577A TWI588657B TW I588657 B TWI588657 B TW I588657B TW 105135577 A TW105135577 A TW 105135577A TW 105135577 A TW105135577 A TW 105135577A TW I588657 B TWI588657 B TW I588657B
Authority
TW
Taiwan
Prior art keywords
processor
operating system
memory
dual
setting file
Prior art date
Application number
TW105135577A
Other languages
English (en)
Other versions
TW201810052A (zh
Inventor
蔡林忠
林芳生
邱志祥
陳鴻祺
Original Assignee
晨星半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晨星半導體股份有限公司 filed Critical 晨星半導體股份有限公司
Application granted granted Critical
Publication of TWI588657B publication Critical patent/TWI588657B/zh
Publication of TW201810052A publication Critical patent/TW201810052A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4405—Initialisation of multiprocessor systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system
    • G06F9/441—Multiboot arrangements, i.e. selecting an operating system to be loaded
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Sources (AREA)
  • Stored Programmes (AREA)

Description

雙處理器系統及其控制方法
本發明與具有雙處理器的電子系統相關。
在使用便利性的考量下，戶外監視設備通常會採用電池供電。因此，如何節省耗電量以延長電池的使用時間，便是重要的設計目標之一。
為避免錯失關鍵影像，監視設備通常會持續處於待機狀態，當周邊環境一出現變化時，監視設備便立即開始進行拍攝，以避免因等待監視設備開機造成的拍攝延遲。然而，長時間維持監視設備在待機狀態會消耗大量電力，縮短電池的使用時間。
為解決上述問題，本發明提出一種雙處理器系統及其控制方法。
本發明之一實施例為一種雙處理器系統，其中包含一供電裝置、一暫存記憶體、一非揮發性記憶體、一第一處理器與一第二處理器。該非 揮發性記憶體中儲存有一初始化程式碼、對應於一第一作業系統之一第一設置檔案，以及對應於一第二作業系統之一第二設置檔案，其中，相較於該第一作業系統，該第二作業系統具有較短之中斷延遲與執行緒切換延遲。該第一處理器被預設為運作在該第一作業系統下。該第二處理器被預設為運作在該第二作業系統下。該供電裝置開始供電後，該第一處理器自該非揮發性記憶體載入並執行該初始化程式碼，以依序進行下列動作：初始化該暫存記憶體、自該非揮發性記憶體將該第二設置檔案載入該暫存記憶體、通知該第二處理器至該暫存記憶體讀取該第二設置檔案以建立該第二作業系統、自該非揮發性記憶體將該第一設置檔案載入該暫存記憶體，以及根據該第一設置檔案建立該第一作業系統。
本發明之另一實施例為一種應用於一雙處理器系統之控制方法。該雙處理器系統包含一供電裝置、一暫存記憶體、一非揮發性記憶體、一第一處理器與一第二處理器。該非揮發性記憶體中儲存有對應於一第一作業系統之一第一設置檔案，以及對應於一第二作業系統之一第二設置檔案。相較於該第一作業系統，該第二作業系統具有較短之中斷延遲與執行緒切換延遲。根據該控制方法，該供電裝置開始供電後，該第一處理器依序進行下列動作：初始化該暫存記憶體、自該非揮發性記憶體將該第二設置檔案載入該暫存記憶體、通知該第二處理器至該暫存記憶體讀取該第二設置檔案以該第二作業系統、自該非揮發性記憶體將該第一設置檔案載入該暫存記憶體，以及根據該第一設置檔案建立該第一作業系統。
關於本發明的優點與精神可以藉由以下發明詳述及所附圖式得 到進一步的瞭解。
100‧‧‧雙處理器系統
11‧‧‧供電裝置
12‧‧‧暫存記憶體
12A~12C‧‧‧儲存區域
13‧‧‧非揮發性記憶體
14‧‧‧第一處理器
15‧‧‧第二處理器
16‧‧‧擷取元件
17‧‧‧偵測裝置
18‧‧‧傳輸裝置
300‧‧‧初始化程序
S31~S36‧‧‧流程步驟
圖一為根據本發明之一實施例所繪示的雙處理器系統之方塊圖。
圖二呈現暫存記憶體的一種儲存空間配置範例。
圖三為根據本發明之一實施例所繪示的初始化程序之流程圖。
圖四呈現根據本發明之另一實施例所繪示的雙處理器系統之方塊圖。
圖五呈現根據本發明之另一實施例所繪示的雙處理器系統之方塊圖。
圖六呈現根據本發明之又一實施例所繪示的雙處理器系統之方塊圖。
圖七為根據本發明之另一實施例所繪示的初始化程序之流程圖。
須說明的是，本發明的圖式包含呈現多種彼此關聯之功能性模組的功能方塊圖。該等圖式並非細部電路圖，且其中的連接線僅用以表示信號流。功能性元件及/或程序間的多種互動關係不一定要透過直接的電性連結始能達成。此外，個別元件的功能不一定要如圖式中繪示的方式分配，且分散式的區塊不一定要以分散式的電子元件實現。
圖一為根據本發明之一實施例所繪示之一種雙處理器系100。雙處理器系統100包含一供電裝置11、一暫存記憶體12、一非揮發性記憶體13、一第一處理器14與一第二處理器15。於一等待期間，也就是雙處理器系統100不需要執行進行影像拍攝等任務時，供電裝置11不供電至第一處理器14與第二處理器15。實務上，供電裝置11可為但不限於一電池。
本發明的範疇並未限定於特定儲存機制；暫存記憶體12可為但不限於一靜態隨機存取記憶體(static random access memory,SRAM)或是一動態隨機存取記憶體(dynamic random access memory,DRAM)；非揮發性記憶體13可為但不限於一唯讀記憶體(read-only memory,ROM)或是一快閃記憶體(flash memory)。
圖二呈現暫存記憶體12的一種儲存空間配置範例。儲存區域12A僅有第一處理器14可存取，儲存區域12B與12C則是第一處理器14與第二處理器15皆可存取。
非揮發性記憶體13中儲存有一初始化程式碼、對應於一第一作業系統之一第一設置檔案，以及對應於一第二作業系統之一第二設置檔案。更具體地說，一設置檔案包含一處理器可據以建立一作業系統的程式碼與相關資料。須說明的是，根據設置檔案建立一作業系統的詳細實施方式為本發明所屬技術領域中具有通常知識者所知，於此不贅述。
在雙處理器系統100中，第一處理器14被預設為運作在第一作業系統下，第二處理器15被預設為運作在第二作業系統下；並且，相較於第一作業系統，第二作業系統具有較短之中斷延遲與執行緒切換延遲。舉例而言但不限於此，第一作業系統可為一Linux作業系統，而第二作業系統為一即時作業系統(real-time operating system,RTOS)。
在一實施例中，當供電裝置11開始供電，暫存記憶體12、非揮發性記憶體13、第一處理器14以及第二處理器15都會得到電力。首先，第一處理器14可自非揮發性記憶體13將該初始化程式碼載入其一內部記憶體(未繪示)，該內部記憶體例如可為一靜態隨機存取記憶體，其容量足以容納該初始化程式碼。接著，第一處理器14便可開始執行該初始化程式碼，以執行圖三呈現的初始化程序300。
首先，在步驟S31中，第一處理器14會初始化暫存記憶體12，使暫存記憶體12可為第一處理器14、第二處理器15所用。接著，在步驟S32中，第一處理器14會自非揮發性記憶體13將第二設置檔案載入暫存記憶體12，例如存放於圖二所示之暫存記憶體12之儲存區域12B。在步驟S33中，第一處理器14會通知第二處理器15開始建立第二作業系統。舉例來說，第一處理器14會設定第二處理器15之一暫存器，以觸發第二處理器15根據存放於暫存記憶體12之儲存區域12B的第二設置檔案開始建立第二作業系統。隨後，在步驟S34中，第一處理器14會自非揮發性記憶體13將第一設置檔案載入暫存記憶體12，例如存放於儲存區域12A。最後，在步驟S35中，第一處理器14會根據存放於儲存區域12A之第一 設置檔案建立第一作業系統。
由上可知，第一處理器14優先協助第二處理器15建立第二作業系統，而後才開始建立自己的第一作業系統。承上所述，相較於第一作業系統(例如Linux作業系統)，由於第二作業系統(例如RTOS作業系統)具有較短的中斷延遲與執行緒切換延遲，因此在第一處理器14完成第一作業系統的建立前，第二處理器15已經完成第二作業系統的建立。藉此，即使雙處理器系統100並非持續處於待機狀態，一旦供電裝置11開始供電，雙處理器系統100中之第二處理器15亦能在相當短的時間內完成第二作業系統的建立，並開始執行任務。在一實施例中，第二處理器15在第一處理器14完成第一作業系統的建立前，開始執行任務，例如擷取外部動態。如此一來，雙處理器系統100便可快速啟動來進行拍攝，以減少錯失關鍵影像的機率。此外，由於雙處理器系統100可快速啟動進行拍攝，因此不須長時間處於待機狀態，進而節省了耗電量並延長了電池的使用時間。
請參閱圖四。雙處理器系統100可進一步包含耦接至第二處理器15與暫存記憶體12之一擷取元件16。在一實施例中，第二處理器15完成第二作業系統(例如RTOS作業系統)的建立後，便執行擷取元件16之驅動程式，以控制擷取元件16擷取一外部動態，並將該外部動態儲存至暫存記憶體12中的共用儲存區域12C。舉例而言，該外部動態可包含一靜態影像、一動態影像或一聲音，擷取元件16可以包含一個攝影裝置、錄影裝置或是一錄音裝置。在一實施例中，第二處理器15在將外部 動態儲存至暫存記憶體12前，會先對自擷取元件16接收之該外部動態施以一壓縮程序，再將壓縮後的外部動態儲存至暫存記憶體12的共用儲存區域12C。
請參閱圖五。雙處理器系統100可進一步包含耦接至供電裝置11之一偵測裝置17。偵測裝置17係用以偵測一周邊環境狀況，並於該周邊環境狀況符合一預設條件時，要求供電裝置11開始供電。舉例而言，偵測裝置17可以由一個紅外線偵測器配合一電源控制模組(power controlmodule,PMU)來實現，該預設條件可為偵測到一外部物體移動，當紅外線偵測器偵測到一外部物體移動時，便會傳送一訊號給電源控制模組以開啟電源控制模組，接著電源控制模組便可控制供電裝置11開始供電給雙處理器系統100中之元件，例如包含但不限於暫存記憶體12、第一處理器14、第二處理器15與擷取元件16。
請參閱圖六。雙處理器系統100可進一步包含耦接至第一處理器14之一傳輸裝置18。在一實施例中，第一處理器14在完成第一作業系統(例如Linux作業系統)的建立後，便能自暫存記憶體12的共用儲存區域12C取出該外部動態，並請求傳輸裝置18發送該外部動態至遠端的儲存系統、監控系統或行動裝置。舉例而言，傳輸裝置18可為一無線傳輸晶片。
於一實施例中，如圖七所示，初始化程序300在步驟S31與步驟S32之間可進一步包含一步驟S36：將暫存記憶體12、非揮發性記憶體13、第一處理器14或第二處理器15，設定為以一額定速度(亦即最高速 度)運作。舉例來說，將暫存記憶體12、非揮發性記憶體13、第一處理器14與第二處理器15均設定為以一額定速度運作，藉此，雙處理器系統100便能更快地開始運作。
在上述實施例中，第二處理器15係於完成第二作業系統(例如RTOS作業系統)的建立後，才執行擷取元件16之驅動程式，來控制擷取元件16擷取外部動態，然而本發明並不以此為限。舉例來說，在另一實施例中，第二處理器15可在不建立任何作業系統下，直接執行擷取元件16之驅動程式，來控制擷取元件16擷取外部動態。
本發明之另一實施例為一種應用於一雙處理器系統之控制方法。該雙處理器系統包含一供電裝置、一暫存記憶體、一非揮發性記憶體、一第一處理器與一第二處理器。該非揮發性記憶體中儲存有對應於一第一作業系統之一第一設置檔案，以及對應於一第二作業系統之一第二設置檔案。相較於該第一作業系統，該第二作業系統具有較短之中斷延遲與執行緒切換延遲。根據該控制方法，於一等待期間，該供電裝置不供電至該第一處理器與該第二處理器。該供電裝置開始供電後，該第一處理器依序進行圖三所示之初始化程序300。本發明所屬技術領域中具有通常知識者可理解，先前在介紹雙處理器系統100時描述的各種操作變化亦可應用至上述雙處理器系統控制方法，其細節不再贅述。
本發明之另一實施例為一非暫態電腦可讀取儲存媒體，儲存有可供一雙處理器系統執行之程式碼。該雙處理器系統包含一暫存記憶體、一第一處理器與一第二處理器。該程式碼包含供一初始化程式碼、對應於 一第一作業系統之一第一設置檔案，以及對應於一第二作業系統之一第二設置檔案。相較於該第二一作業系統，該第一二作業系統具有較短之中斷延遲以及執行緒切換延遲。實務上，上述非暫態電腦可讀取媒體可為電子、磁性及光學儲存裝置，例如：唯讀記憶體(ROM)、隨機存取記憶體(RAM)、CD-ROM、DVD、磁帶、軟碟、硬碟。該程式碼可利用各種程式語言實現。請注意，上述雙處理器系統100的各種操作變化可應用至上述非暫態電腦可讀取媒體，因此相關細節不再贅述。
藉由以上實施例，係希望能更加清楚描述本發明之特徵與精神，而並非以上述實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
100‧‧‧雙處理器系統
11‧‧‧供電裝置
12‧‧‧暫存記憶體
13‧‧‧非揮發性記憶體
14‧‧‧第一處理器
15‧‧‧第二處理器
16‧‧‧擷取元件
17‧‧‧偵測裝置
18‧‧‧傳輸裝置

Claims (16)

  1. 一種雙處理器系統，包含：一供電裝置；一暫存記憶體；一非揮發性記憶體，儲存有對應於一第一作業系統之一第一設置檔案，以及對應於一第二作業系統之一第二設置檔案，其中，相較於該第一作業系統，該第二作業系統具有較短之中斷延遲(interrupt latency)與執行緒切換延遲(thread switching latency)；一第一處理器；以及一第二處理器；其中，該供電裝置開始供電給該第一處理器後，該第一處理器進行下列動作：初始化該暫存記憶體；將該第二設置檔案載入該暫存記憶體；通知該第二處理器根據該暫存記憶體中之該第二設置檔案建立該第二作業系統；將該第一設置檔案載入該暫存記憶體；以及根據該暫存記憶體中之該第一設置檔案建立該第一作業系統；其中，在第一處理器完成該第一作業系統的建立之前，該第二處理器已完成該第二作業系統的建立。
  2. 如申請專利範圍第1項所述之雙處理器系統，進一步包含： 一偵測裝置，耦接至該供電裝置，用以偵測一周邊環境狀況；其中，回應於偵測到該周邊環境狀況符合一預設條件時，該供電裝置開始供電給該第一處理器。
  3. 如申請專利範圍第1項所述之雙處理器系統，進一步包含：一擷取元件，耦接至該第二處理器與該暫存記憶體；其中，完成該第二作業系統的建立後，該第二處理器控制該擷取元件擷取一外部動態，並將該外部動態儲存至該暫存記憶體中。
  4. 如申請專利範圍第3項所述之雙處理器系統，其中，在該第一處理器完成該第一作業系統的建立前，該第二處理器控制該擷取元件開始擷取該外部動態。
  5. 如申請專利範圍第3項所述之雙處理器系統，其中該雙處理器系統進一步包含：一傳輸裝置，耦接至該第一處理器；其中該第一處理器自該暫存記憶體取出該外部動態，並請求該傳輸裝置發送該外部動態。
  6. 如申請專利範圍第1項所述之雙處理器系統，其中該第一作業系統為一Linux作業系統。
  7. 如申請專利範圍第1項所述之雙處理器系統，其中該第二作業系統為一即時作業系統(real-time operating system,RTOS)。
  8. 如申請專利範圍第1項所述之雙處理器系統，其中該第一處理器將該暫 存記憶體、該非揮發性記憶體、該第一處理器或該第二處理器，設定為以一額定速度運作。
  9. 一種應用於一雙處理器系統之控制方法，該雙處理器系統包含一供電裝置、一暫存記憶體、一非揮發性記憶體、一第一處理器與一第二處理器；該非揮發性記憶體中儲存有對應於一第一作業系統之一第一設置檔案，以及對應於一第二作業系統之一第二設置檔案；相較於該第一作業系統，該第二作業系統具有較短之中斷延遲與執行緒切換延遲；該控制方法包含：於該供電裝置開始供電給該第一處理器後：藉由該第一處理器初始化該暫存記憶體；藉由該第一處理器將該第二設置檔案載入該暫存記憶體；藉由該第一處理器通知該第二處理器根據該暫存記憶體中之該第二設置檔案建立該第二作業系統；藉由該第一處理器將該第一設置檔案載入該暫存記憶體；以及藉由該第一處理器根據該第一設置檔案建立該第一作業系統；其中，在該第一處理器完成該第一作業系統的建立之前，該第二處理器已完成該第二作業系統的建立。
  10. 如申請專利範圍第9項所述之控制方法，進一步包含：偵測一周邊環境狀況；以及回應於偵測到該周邊環境狀況符合一預設條件時，藉由該供電裝置開始供電給該第一處理器。
  11. 如申請專利範圍第9項所述之控制方法，進一步包含：在該第二處理器完成該第二作業系統的建立後，藉由該第二處理器控制一擷取元件擷取一外部動態，並將該外部動態儲存至該暫存記憶體中。
  12. 如申請專利範圍第11項所述之控制方法，進一步包含：在該第一處理器完成該第一作業系統的建立前，藉由該第二處理器控制該擷取元件開始擷取該外部動態。
  13. 如申請專利範圍第11項所述之控制方法，進一步包含：藉由該第一處理器自該暫存記憶取出將該外部動態，並請求一傳輸裝置發送該外部動態。
  14. 如申請專利範圍第9項所述之控制方法，其中該第一作業系統為一Linux作業系統。
  15. 如申請專利範圍第9項所述之控制方法，其中該第二作業系統為一即時作業系統。
  16. 如申請專利範圍第9項所述之控制方法，進一步包含：藉由該第一處理器將該暫存記憶體、該非揮發性記憶體、該第一處理器或該第二處理器，設定為以一額定速度運作。
TW105135577A 2016-03-25 2016-11-02 雙處理器系統及其控制方法 TWI588657B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662313153P 2016-03-25 2016-03-25
US62/313,153 2016-03-25

Publications (2)

Publication Number Publication Date
TWI588657B true TWI588657B (zh) 2017-06-21
TW201810052A TW201810052A (zh) 2018-03-16

Family

ID=59688338

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105135577A TWI588657B (zh) 2016-03-25 2016-11-02 雙處理器系統及其控制方法

Country Status (3)

Country Link
US (1) US10481675B2 (zh)
CN (1) CN107229460A (zh)
TW (1) TWI588657B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108280020B (zh) * 2018-01-23 2021-09-14 广州视源电子科技股份有限公司 计算机设备的监控方法、装置、终端及计算机存储介质
KR20200084730A (ko) * 2019-01-03 2020-07-13 삼성전자주식회사 전자 장치 및 이의 제어 방법
US11237841B2 (en) * 2019-08-21 2022-02-01 Micron Technology, Inc. Configurable media structure
CN112650383A (zh) * 2019-10-10 2021-04-13 Oppo广东移动通信有限公司 应用程序的控制方法、装置、电子设备及存储介质
CN113419987A (zh) * 2021-07-01 2021-09-21 星宸科技股份有限公司 双处理器电子装置及其运作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070168908A1 (en) * 2004-03-26 2007-07-19 Atmel Corporation Dual-processor complex domain floating-point dsp system on chip
TW201337494A (zh) * 2011-12-27 2013-09-16 Intel Corp 運用回饋之多模式電壓調節技術

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5925099A (en) * 1995-06-15 1999-07-20 Intel Corporation Method and apparatus for transporting messages between processors in a multiple processor system
US6522078B1 (en) * 1999-08-27 2003-02-18 Horiba, Ltd. Remotely controlled power supply switching system
US20020196744A1 (en) * 2001-06-26 2002-12-26 O'connor Michael A. Path discovery and mapping in a storage area network
CN1474594A (zh) * 2002-08-08 2004-02-11 威达电股份有限公司 通过网络监控的影象摄取装置
JP5028904B2 (ja) * 2006-08-10 2012-09-19 ソニー株式会社 電子機器、および起動方法
US20080040458A1 (en) * 2006-08-14 2008-02-14 Zimmer Vincent J Network file system using a subsocket partitioned operating system platform
CN101345857A (zh) * 2008-08-21 2009-01-14 上海理工大学 家庭智能监控系统及其监控方法
US20110106282A1 (en) * 2009-07-23 2011-05-05 Corevalus Systems, Llc Audio Processing Utilizing a Dedicated CPU Core and a Real Time OS
EP2575002B1 (de) * 2011-09-28 2018-02-21 Siemens Aktiengesellschaft Verfahren und Virtualisierungssoftware für die Bereitstellung von unabhängigen Zeitquellen für virtuelle Laufzeitumgebungen
CN102646045B (zh) * 2012-03-08 2016-02-10 杭州海康威视数字技术股份有限公司 多处理器系统及其并行启动方法
CN203984578U (zh) * 2014-07-10 2014-12-03 中国科学院上海高等研究院 一种外置红外触发的监控摄像机系统
CN105047691A (zh) * 2015-09-01 2015-11-11 京东方科技集团股份有限公司 一种显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070168908A1 (en) * 2004-03-26 2007-07-19 Atmel Corporation Dual-processor complex domain floating-point dsp system on chip
TW201337494A (zh) * 2011-12-27 2013-09-16 Intel Corp 運用回饋之多模式電壓調節技術

Also Published As

Publication number Publication date
US20170277250A1 (en) 2017-09-28
CN107229460A (zh) 2017-10-03
TW201810052A (zh) 2018-03-16
US10481675B2 (en) 2019-11-19

Similar Documents

Publication Publication Date Title
TWI588657B (zh) 雙處理器系統及其控制方法
US8176305B2 (en) Information processing apparatus, activation method, and program
US8117476B2 (en) Information processing apparatus, startup method and computer program
US7934111B2 (en) Apparatus and method for allowing quick activation of electronic equipment, and recording medium having a program stored thereon for performing such method
US8069360B2 (en) Apparatus, method and computer program for processing information
JP2007249480A5 (zh)
US9658863B2 (en) Information processing apparatus and control method therefor
US10445104B2 (en) Electronic device, method for controlling electronic device, and program
US20220210264A1 (en) Method and apparatus for executing application
JP2015156205A5 (zh)
TWI591479B (zh) 用於初始化電子裝置的埠之設備和方法
US20140200860A1 (en) Apparatus and method for booting
CN102461154A (zh) 电子设备
CN108829442B (zh) 程序启动方法及装置
WO2021217436A1 (zh) 红外数据处理方法、芯片、终端和系统
TW201308064A (zh) 資訊處理設備，資訊處理方法及程式
JP2008165587A (ja) 情報処理装置および方法、プログラム、並びに記録媒体
CN110865920B (zh) 开机异常处理方法、装置、电子设备以及存储介质
CN113867804A (zh) 实时操作系统的启动方法、电子设备及存储介质
JP6312837B2 (ja) コンピューティングデバイスにおける消費電力の低減
CN113419987A (zh) 双处理器电子装置及其运作方法
CN107333180B (zh) 电视机的信源切换方法、电视机及计算机可读存储介质
KR20160105010A (ko) 복수의 ｉｐ 카메라 영상을 표시하기 위한 영상 관제 시스템 및 그 방법
WO2017075997A1 (zh) 安卓调试桥的启动方法、装置及终端
JP5933875B1 (ja) 情報処理装置及び起動方法