KR20160145013A - 스위칭가능한 디커플링 커패시터들 - Google Patents

스위칭가능한 디커플링 커패시터들 Download PDF

Info

Publication number
KR20160145013A
KR20160145013A KR1020167028402A KR20167028402A KR20160145013A KR 20160145013 A KR20160145013 A KR 20160145013A KR 1020167028402 A KR1020167028402 A KR 1020167028402A KR 20167028402 A KR20167028402 A KR 20167028402A KR 20160145013 A KR20160145013 A KR 20160145013A
Authority
KR
South Korea
Prior art keywords
circuit
voltage source
decoupling capacitor
decoupling
switch
Prior art date
Application number
KR1020167028402A
Other languages
English (en)
Other versions
KR101837606B1 (ko
Inventor
라이언 미쉘 코우츠
미카일 포포비치
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20160145013A publication Critical patent/KR20160145013A/ko
Application granted granted Critical
Publication of KR101837606B1 publication Critical patent/KR101837606B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H02J9/061—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for DC powered loads
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Logic Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

집적 회로의 양상들이 개시된다. 집적 회로는 제 1 전압 소스에 의해 전력을 공급받도록 구성되는 제 1 회로, 제 2 전압 소스에 의해 전력을 공급받도록 구성되는 제 2 회로, 디커플링 커패시터, 및 제 1 전압 소스와 제 2 전압 소스 사이의 디커플링 커패시터를 스위칭하도록 구성되는 제어기를 포함한다.

Description

스위칭가능한 디커플링 커패시터들{SWITCHABLE DECOUPLING CAPACITORS}
관련 출원(들)에 대한 상호-참조
[0001] 본 출원은 2014년 4월 16일자로 출원된 "SWITCHABLE DECOUPLING CAPACITORS"라는 명칭의 미국 특허 출원 번호 제14/254,872호에 대한 우선권을 주장하고, 상기 출원은 그 전체 내용이 본원에 인용에 의해 명백하게 포함된다.
[0002] 본 개시 내용은 일반적으로 전자 회로들에 관한 것으로, 더 구체적으로는, 스위칭가능한 디커플링 커패시터들에 관한 것이다.
[0003] 집적 회로들에 대한 프로세스들의 제조에 대한 최근 진보들은 설계자들이 컴퓨터 또는 다른 전자 시스템의 모든 컴포넌트들을 "SOC(System-on-a-Chip)"으로 알려진 단일 모놀리식 집적 회로로 통합하는 것을 가능하게 한다. 이 집적 회로들은 종종 배터리에 의해 전력을 공급받는 모바일 디바이스들, 이를테면, 셀룰러 폰들, 스마트 폰들, 개인용 디지털 보조기들, 임베디드 시스템들, 랩탑 컴퓨터들, 미디어 플레이어들, 전자 게이밍 시스템들, 글로벌 포지셔닝 시스템들, 센서들 또는 임의의 다른 적합한 디바이스들에서 사용된다. 디바이스에 따라, SOC는 다양한 기능들을 수행하는 다양한 디지털 및 아날로그 회로들을 포함할 수 있다. 예를 들어, SOC는 프로세서들, 제어기들, 그래픽들, 비디오 회로들, 오디오 회로들, 무선 모뎀들, 네트워킹 회로들, 메모리들, 주변 인터페이스 회로들, 버스 인터페이스 회로들, 센서들, 검출기들, 사용자 인터페이스들 및/또는 다른 적합한 회로들을 포함할 수 있다.
[0004] 더 많은 프로세싱 능력에 대한 수요가 계속 확장됨에 따라, 전력 소비를 감소시키고 그에 따라 모바일 디바이스들에서 배터리 수명을 보존하기 위한, 효과적 전력 관리 시스템들에 대한 계속 증가하는 필요성이 존재한다. 다양한 기법들이 이용된다. 하나의 이러한 기법은 사용 중이지 않은 경우 저전력 또는 슬립 모드에서 특정 회로들을 동작시키는 것을 포함한다. 이 기법은 전력 소비를 감소시키지만, 회로가 슬립으로부터 활성 모드로 트랜지션하는 경우 일시적 전압 레벨들에 악영향을 미칠 수 있다. 구체적으로, 트랜지셔닝 회로에 의해 요구되는 전류의 순간적 증가는 SOC 상의 다른 회로들로의 갑작스러운(sudden) 전압 드롭을 야기할 수 있다. 디커플링 커패시터들은 종종 다른 회로들에 걸친 정전압의 유지를 돕기 위해서 이 전류를 트랜지셔닝 회로에 공급하는데 사용된다. 그러나, 디커플링 커패시터들은 SOC 상의 상당한 양의 표면 영역을 점유한다. 따라서, 일시적 전압 레벨들의 변화들을 감소시키는 작은 풋프린트를 가지는 디커플링 커패시터들에 대한 당해 기술 분야에서의 필요성이 존재한다.
[0005] 집적 회로의 양상들이 개시된다. 집적 회로는 제 1 전압 소스에 의해 전력을 공급받도록 구성되는 제 1 회로, 제 2 전압 소스에 의해 전력을 공급받도록 구성되는 제 2 회로, 디커플링 커패시터, 및 제 1 전압 소스와 제 2 전압 소스 사이의 디커플링 커패시터를 스위칭하도록 구성되는 제어기를 포함한다.
[0006] 집적 회로의 추가 양상들이 개시된다. 집적 회로는 데이터를 프로세싱하기 위한 제 1 프로세싱 수단 ― 제 1 프로세싱 수단은 제 1 전압 소스에 의해 전력을 공급받도록 구성됨 ― , 데이터를 프로세싱하기 위한 제 2 프로세싱 수단 ― 제 2 프로세싱 수단은 제 2 전압에 의해 전력을 공급받도록 구성됨 ― , 제 1 회로 수단 및 제 2 회로 수단을 디커플링시키기 위한 디커플링 수단 및 제 1 전압 소스와 제 2 전압 소스 사이의 디커플링 수단을 스위칭하기 위한 수단을 포함한다.
[0007] 제 1 회로 및 제 2 회로를 디커플링시키는 방법의 양상들은 제 1 전압 소스에 의해 전력을 공급받는 제 1 회로를 통해 데이터를 프로세싱하는 단계, 제 2 전압에 의해 전력을 공급받는 제 2 회로를 통해 데이터를 프로세싱하는 단계, 및 제 1 전압 소스와 제 2 전압 소스 사이의 디커플링 커패시터를 스위칭하는 단계를 포함한다.
[0008] 장치 및 방법들의 다른 양상들은 다음의 상세한 설명으로부터 당업자들에게 쉽게 명백해질 것이고, 장치 및 방법들의 다양한 양상들은 예시로서 도시되고 설명된다는 것이 이해된다. 실현될 바와 같이, 이 양상들은 다른 그리고 상이한 형태들로 구현될 수 있고, 그 몇몇 세부사항들은 다양한 다른 관점들에서 수정할 수 있다. 따라서, 도면들 및 상세한 설명은 제한으로서가 아니라 사실상 예시로서 간주될 것이다.
[0009] 장치 및 방법들의 다양한 양상들이 이제, 첨부한 도면들을 참조하여 제한으로서가 아닌 예로서 상세한 설명에서 제시될 것이다.
[0010] 도 1은 SOC(system-on-a-chip)의 예시적 실시예의 개념도이다.
[0011] 도 2는 SOC 상의 디커플링 커패시터를 공유하는 상이한 전력 도메인들에서 동작하는 제 1 회로 및 제 2 회로의 예시적 실시예를 예시하는 기능 블록도이다.
[0012] 도 3a는 활성 모드와 슬립 모드 사이에서 제 1 회로를 스위칭하는 경우 제어기의 예시적 실시예의 동작을 예시하는 흐름도이다.
[0013] 도 3b는 활성 모드와 슬립 모드 사이에서 제 2 회로를 스위칭하는 경우 제어기의 예시적 실시예의 동작을 예시하는 흐름도이다.
[0014] 도 4는 제어기의 예시적 실시예의 개략도이다.
[0015] 도 5는 가변 저항 스위치들을 가지는 제어기의 예시적 실시예의 개략도이다.
[0016] 도 6은 제 1 회로 및 제 2 회로를 디커플링시키는 방법의 예시적 실시예를 예시하는 흐름도이다.
[0017] 첨부된 도면들과 관련하여 아래에서 기술되는 상세한 설명은 본 발명의 다양한 예시적 실시예들의 설명으로서 의도되며, 본 발명이 실시될 수 있는 실시예들만을 표현하는 것으로 의도되는 것은 아니다. 상세한 설명은 본 발명의 철저한 이해를 제공하기 위해서 특정 세부사항들을 포함한다. 그러나, 본 발명이 이 특정 세부사항들 없이도 실시될 수 있다는 것이 당업자들에게 명백할 것이다. 일부 예들에서, 본 발명의 개념들을 모호하게 하는 것을 회피하기 위해서 잘-알려진 구조들 및 컴포넌트들이 블록도 형태로 도시된다. 약어들 및 다른 설명적 용어는 단지 편의상 그리고 명료함을 위해서 사용될 수 있으며, 본 발명의 범위를 제한하는 것으로 의도되는 것은 아니다.
[0018] "예시적"이라는 단어는 본원에서 "예, 예시 또는 예증으로서 제공되는"의 의미로 사용된다. "예시적"으로서 본원에서 설명되는 임의의 실시예는 반드시 다른 실시예들보다 선호되거나 또는 유리한 것으로 해석되는 것은 아니다. 마찬가지로, 장치 또는 방법의 "실시예"라는 용어는, 본 발명의 모든 실시예들이 설명되는 컴포넌트들, 구조, 특징들, 기능, 프로세스들, 이점들, 이익들 또는 동작 모드들을 포함하는 것을 요구하지 않는다.
[0019] "연결", "커플링"이라는 용어들 또는 이들의 임의의 변형은 2개 또는 그 초과의 엘리먼트들 사이의 직접적인 또는 간접적인 임의의 연결 또는 커플링을 의미하며, 함께 "연결"되거나 또는 "커플링"되는 2개의 엘리먼트들 사이의 하나 또는 그 초과의 중간 엘리먼트들의 존재를 포함할 수 있다.
[0020] "제 1", "제 2" 등과 같은 표기를 사용하는 본원에서의 엘리먼트에 대한 임의의 참조는 일반적으로, 이 엘리먼트들의 수량 또는 순서를 제한하지 않는다. 오히려, 이 표기들은 2개 또는 그 초과의 엘리먼트들 또는 엘리먼트의 인스턴스들 사이에서 구별하는 편리한 방법으로서 본원에서 사용된다. 따라서, 제 1 및 제 2 엘리먼트들에 대한 지칭은 단지 2개의 엘리먼트들만이 이용될 수 있다는 것 또는 제 1 엘리먼트가 제 2 엘리먼트에 선행하여야 한다는 것을 의미하지 않는다.
[0021] "포함하다(comprises)", "포함하는(comprising)", "구비하다(includes)" 및/또는 "구비하는(including)"이라는 용어들은, 본원에서 사용되는 경우, 서술된 특징들, 정수들, 단계들, 동작들, 엘리먼트들 및/또는 컴포넌트들의 존재를 특정하지만, 하나 또는 그 초과의 다른 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 컴포넌트들 및/또는 이들의 그룹들의 존재 또는 추가를 배제하지 않는다.
[0022] 이제, 스위칭가능한 디커플링 커패시터들의 다양한 양상들이 배터리에 의해 전력을 공급받는 모바일 디바이스에 대한 SOC의 맥락에서 제시될 것이다. 그러나, 이러한 양상들은 고정 위치를 가지고 그리고/또는 배터리에 의해 전력을 공급받지 않는 전자 디바이스들(예를 들어, 데스크탑 컴퓨터들, 가전 제품들 등)에 대한 SOC들로 확장될 수 있다. 더욱이, 당업자들이 쉽게 인식할 바와 같이, 본 개시 내용에 제시되는 스위칭가능한 디커플링 커패시터들의 다양한 양상들은 SOC들에 제한되는 것이 아니지만, 다른 타입들의 집적 회로들 또는 칩들에 적용될 수 있다. 예를 들어, 스위칭가능한 디커플링 커패시터들은 프로세서 칩들, 제어기 칩들, 그래픽 칩들, 디지털 신호 프로세싱 칩들, 주문형 집적 회로들, 비디오 칩들, 오디오 칩들, 무선 모뎀 칩들, 로직 칩들 및/또는 다른 적합한 집적 회로들에서 사용될 수 있다. 따라서, 이러한 양상들이 넓은 범위의 애플리케이션들을 가질 수 있다는 것을 이해하여, 스위칭가능한 디커플링 커패시터에 대한 특정 애플리케이션에 대한 임의의 참조가 단지 본 발명의 예시적 양상들을 예시하는 것으로 의도된다.
[0023] 본 개시 내용의 배경 부분에서 논의되는 바와 같이, SOC들은 종종 셀룰러 폰들, 스마트 폰들, 개인용 디지털 보조기들, 임베디드 시스템들, 랩탑 컴퓨터들, 미디어 플레이어들, 전자 게이밍 시스템들, 글로벌 포지셔닝 시스템들, 센서들 및 다른 적합한 디바이스들과 같은 배터리에 의해 전력을 공급받는 모바일 디바이스들에서 사용된다. SOC의 예시적 실시예가 도 1을 참조하여 제시될 것이다. SOC(100)는 소프트웨어 프로그램들을 실행시키기 위한 CPU(central processing unit)(102) 및 그래픽들을 렌더링하기 위한 GPU(graphics processing unit)(106)를 포함한다. 시스템 버스(도시되지 않음)는 CPU(102), GPU(106) 및 메모리(도시되지 않음)에 상호연결한다. 주변 버스(도시되지 않음)는 중앙집중형 로직(108), 및 임의의 적합한 에어 인터페이스 표준 또는 프로토콜을 지원하는 무선 모뎀(110)을 포함하는 다양한 주변 인터페이스들을 가지는 시스템 버스에 상호연결한다.
[0024] SOC(100)는 또한, 포지티브 전압 레일 VDD(도시되지 않음) 및 네거티브 전압 레일 VSS(도시되지 않음)(예를 들어, 접지)를 포함하는 회로에 전력을 공급하기 위한 수단을 포함할 수 있다. SOC(100)의 적어도 하나의 예시적 실시예에서, 다수의 전압 도메인들은 하나 또는 그 초과의 내부(또는 외부) 전압 레귤레이터들에 의해 생성될 수 있다. 2개의 전압 도메인들 사이에서 공유되는 디커플링 커패시터(112)는 SOC(100) 상에서 동작하는 다양한 회로들에 더 안정된 전력 소스를 제공하는데 사용될 수 있다. 2개의 전압 도메인들 사이에서 디커플링 커패시터를 공유함으로써, SOC 상의 상당한 양의 표면 영역은 각각의 전압 도메인에 대한 별개의 디커플링 커패시터를 가지는 것과 비교하여 절약될 수 있다. 대안적으로, 각각의 전압 도메인에 제공되는 디커플링 커패시턴스는, 그렇지 않으면 각각의 전압 도메인에 대한 별개의 디커플링 커패시터들을 통해 요구될 SOC 상의 표면 영역을 증가시키지 않고 디커플링 커패시터를 공유함으로써 증가될 수 있다.
[0025] 아래에서 더 상세하게 설명될 바와 같이, 디커플링 커패시터(112)는 스위칭 동안 전압 레벨들의 일시적 변화들을 방지하거나 또는 감소시키기 위해서 에너지 예비로서 역할을 할 수 있다. 예를 들어, 디커플링 커패시터(112)는 제 1 전압 도메인에서 동작하는 다른 회로로의 전압의 갑작스러운 드롭을 방지하거나 또는 감소시키기 위해서 슬립 모드로부터 활성 모드로 스위칭하는 제 1 전압 도메인에서 순간적 전류 소스를 회로에 제공할 수 있다. 유사하게, 디커플링 커패시터(112)는 제 2 전압 도메인에서 동작하는 다른 회로로의 전압의 갑작스러운 드롭을 방지하거나 또는 감소시키기 위해서 슬립 모드로부터 활성 모드로 스위칭하는 제 2 전압 도메인에서 순간적 전류 소스를 회로에 제공할 수 있다.
[0026] 도 2는 SOC 상의 디커플링 커패시터를 공유하여 상이한 전력 도메인들에서 동작하는 2개의 회로들의 예시적 실시예를 예시하는 기능 블록도이다. 이 예에서, 제 1 회로(202)는 데이터를 프로세싱하기 위한 제 1 프로세싱 수단을 제공하고, 제 2 회로(204)는 데이터를 프로세싱하기 위한 제 2 프로세싱 수단을 제공한다. 제 1 회로(202)는 제 1 전압 소스 VDD1에 연결되고, 제 2 회로(204)는 제 2 전압 소스 VDD2에 연결된다. 제어기(206)는 제 1 및 제 2 회로들(202 및 204) 사이에서 디커플링 커패시터(112)를 스위칭하기 위한 수단을 제공한다. 디커플링 커패시터(112)는 제 1 및 제 2 회로들(202 및 204)을 디커플링시키기 위한 수단을 제공한다. 제 1 회로(202)는 CPU(102)일 수 있고, 제 2 회로(204)는 GPU(106)일 수 있다(도 1 참조). 그러나, 당업자들이 쉽게 인식할 바와 같이, 본원에서 제시되는 스위칭가능한 디커플링 커패시터의 다양한 양상들은 도 1에 도시되는 회로들 및/또는 SOC 또는 다른 집적 회로 상에 상주할 수 있는 임의의 다른 적합한 회로들의 임의의 결합에 적용될 수 있다. 예를 들어, 제어기(206)는 CPU(102), GPU(106), 메모리(도시되지 않음), 또는 회로들의 임의의 적합한 결합 사이에서 디커플링 커패시터(112)를 스위칭하도록 구성될 수 있다. 일부 예시적 실시예들에서, 제어기(206)는 CPU(102), GPU(106) 또는 다른 적합한 회로 내에 상주하는 회로들 사이에서 디커플링 커패시터(112)를 스위칭하도록 구성될 수 있다. 당업자들은 본 개시 내용 전반에 걸쳐 제시되는 교시 내용들에 기초하여, SOC 또는 다른 집적 회로 상의 회로들의 임의의 적합한 결합에 스위칭하는 디커플링 커패시터의 다양한 양상들을 쉽게 적용시킬 수 있을 것이다.
[0027] 도 3a는 활성 및 슬립 모드 사이의 제 1 회로의 부분들을 스위칭하는 경우 제어기의 예시적 실시예의 동작을 예시하는 흐름도이다. 도 2 및 도 3a를 참조하면, 제어기(206)는 제 1 및 제 2 회로들(202 및 204) 둘 다가 활성 모드에 있는 경우 블록(302)에서 몇몇 상이한 방식들로 디커플링 커패시터의 연결(들)을 구성시킬 수 있다. 예를 들어, 제어기(206)는 제 1 및 제 2 전압 소스들 VDD1 및 VDD2 둘 다로부터 디커플링 커패시터(112)를 연결해제시킬 수 있거나, 또는 대안적으로, 디커플링 커패시터(112)를 제 1 및 제 2 전압 소스들 VDD1 및 VDD2 중 하나에 연결시킬 수 있다. 제 1 및 제 2 전압 소스들 VDD1 및 VDD2의 전압 레벨들이 동일한 경우, 디커플링 커패시터(112)는 디커플링 커패시터(112)를 제 1 및 제 2 전압 소스들 VDD1 및 VDD2 둘 다에 연결시킴으로써 공유될 수 있다.
[0028] 제 1 회로(202)의 부분들이 블록(304)에서 슬립 모드에 진입하는 경우, 제어기(206)는 디커플링 커패시터(112)가 제 1 전압 소스 VDD1로부터 연결해제되고, 제 2 전압 소스 VDD2에 연결되도록 디커플링 커패시터의 연결(들)을 구성시킨다. 이 구성에서, 디커플링 커패시터(112)는 제 2 전압 소스 VDD2에 의해 충전된다. 제어기(206)는, 블록(306)에서 제 1 회로(202)의 이 부분들을 활성 모드로 다시 트랜지션하기 직전에, 제 2 전압 소스 VDD2로부터 디커플링 커패시터(112)를 연결해제시키며, 그것을 제 1 전압 소스 VDD1에 연결시킨다. 제 1 회로(202)의 이 부분들에 의해 요구되는 순간적 전류는 디커플링 커패시터(112)에 의해 공급되고, 그에 의해, 제 1 전압 소스 VDD1에 의해 제 1 회로(202)의 다른 부분들로의 전압의 갑작스러운 드롭을 방지하거나 또는 감소시킨다.
[0029] 제 2 회로(204)의 부분들이 활성 및 슬립 모드 사이에서 스위칭되는 경우 유사한 동작이 수행된다. 도 3b는 이 조건들 하의 제어기의 예시적 실시예의 동작을 예시하는 흐름도이다. 도 2 및 도 3b를 참조하면, 제어기(206)는 제 1 및 제 2 회로들(202 및 204) 둘 다가 도 3a와 관련하여 위에서 설명된 바와 같이 활성 모드에 있는 경우 블록(352)에서 몇몇 상이한 방식들로 디커플링 커패시터의 연결(들)을 구성시킬 수 있다. 제 2 회로(204)의 부분들이 블록(354)에서 슬립 모드에 진입하는 경우, 제어기(206)는 디커플링 커패시터(112)가 제 2 전압 소스 VDD2로부터 연결해제되고, 제 1 전압 소스 VDD1에 연결되도록 디커플링 커패시터의 연결(들)을 구성시킨다. 이 구성에서, 디커플링 커패시터(112)는 제 1 전압 소스 VDD1에 의해 충전된다. 제어기(206)는, 블록(356)에서 제 2 회로(204)의 이 부분들을 활성 모드로 다시 트랜지션하기 직전에, 제 1 전압 소스 VDD1로부터 디커플링 커패시터(112)를 연결해제시키며, 그것을 제 2 전압 소스 VDD2에 연결시킨다. 제 2 회로(204)의 이 부분들에 의해 요구되는 순간적 전류는 디커플링 커패시터(112)에 의해 공급되고, 그에 의해, 제 2 전압 소스 VDD2에 의해 제 2 회로(204)의 다른 부분들로의 전압의 갑작스러운 드롭을 방지하거나 또는 감소시킨다.
[0030] 도 4는 제어기의 예시적 실시예의 개략도이다. 제어기(206)는 디커플링 커패시터(112)와 제 1 전압 소스 VDD1 사이의 연결을 제어하기 위한 수단을 제공하는 제 1 스위치 회로(402), 및 디커플링 커패시터(112)와 제 2 전압 소스 VDD2 사이의 연결을 제어하기 위한 수단을 제공하는 제 2 스위치 회로(404)를 가지는 것으로 도시된다. 제 1 스위치 회로(402)는 디커플링 커패시터(112)와 제 1 회로(202) 사이에 있고, 제 2 스위치 회로(404)는 디커플링 커패시터(112)와 제 2 회로(204) 사이에 있다. 스위치 디코더(406)는 전력 관리 회로(도시되지 않음)로부터의 커맨드들에 대한 응답으로 제 1 및 제 2 스위치들(402 및 404)을 제어하기 위한 수단을 제공한다. 스위치 디코더(406)는 제 1 스위치(402)를 폐쇄함으로써 디커플링 커패시터(112)를 제 1 전압 소스 VDD1에 연결시키며, 제 1 스위치(402)를 개방함으로써 제 1 전압 소스 VDD1로부터 디커플링 커패시터(112)를 연결해제시킨다. 유사하게, 스위치 디코더(406)는 제 2 스위치(404)를 폐쇄함으로써 디커플링 커패시터(112)를 제 2 전압 소스 VDD2에 연결시키며, 제 2 스위치(404)를 개방함으로써 제 2 전압 소스 VDD2로부터 디커플링 커패시터(112)를 연결해제시킨다.
[0031] 도 2, 도 3a 및 도 3b와 관련하여 위에서 설명된 바와 같이, 스위치 디코더(406)는 제 1 및 제 2 회로들(202 및 204) 둘 다가 활성 모드에 있는 경우 몇몇 상이한 방식들로 제 1 및 제 2 스위치들(402 및 404)을 구성시키기 위한 커맨드를 전력 관리 회로로부터 수신한다. 스위치 디코더(406)는 제 1 회로(202)의 부분들이 슬립 모드에 진입하는 경우, 디커플링 커패시터(112)를 충전하기 위해서 제 1 스위치(402)를 개방하고 제 2 스위치(404)를 폐쇄하기 위한 제 1 커맨드를 전력 관리 회로로부터 수신한다. 하나의 예시적 실시예에서, 스위치 디코더(406)는 제 1 회로(202)의 부분들이 활성 모드로 다시 스위칭하는 경우, 제 2 스위치(404)를 먼저 개방하고 제 1 스위치(402)를 폐쇄하기 위한 제 2 커맨드를 전력 관리 회로로부터 수신한다. 이것은 디커플링 커패시터(112)가 활성 모드로 다시 트랜지션하는 제 1 회로(202)의 부분들에 의해 요구되는 순간적 전류를 제공하는 것을 가능하게 하고, 그에 의해 제 1 전압 소스 VDD1에 연결된 제 1 회로(202)의 다른 부분들로의 전압의 갑작스러운 드롭을 방지하거나 또는 감소시킨다. 전체 제 1 회로(202)가 활성인 이후, 전력 관리 회로는 제 1 및 제 2 회로들(202 및 204)의 전류 동작 상태를 지원하기 위해서 제 1 및 제 2 스위치들(402 및 404)을 구성시키기 위한 또 다른 커맨드를 스위치 디코더(406)에 제공한다.
[0032] 유사한 방식으로, 스위치 디코더(406)는 제 2 회로(204)의 부분들이 슬립 모드에 진입하는 경우, 디커플링 커패시터(112)를 충전하기 위해서 제 1 스위치(402)를 폐쇄하고 제 2 스위치(404)를 개방하기 위한 제 1 커맨드를 전력 관리 회로로부터 수신한다. 스위치 디코더(406)는 제 2 회로(204)의 부분들이 활성 모드로 다시 스위칭하는 경우, 제 1 스위치(402)를 개방하고 제 2 스위치(404)를 폐쇄하기 위한 제 2 커맨드를 전력 관리 회로로부터 수신한다. 이것은 디커플링 커패시터(112)가 활성 모드로 다시 트랜지션하는 제 2 회로(402)의 부분들에 의해 요구되는 순간적 전류를 제공하는 것을 가능하게 하고, 그에 의해 제 2 전압 소스 VDD2에 연결된 제 2 회로(204)의 다른 부분들로의 전압의 갑작스러운 드롭을 방지하거나 또는 감소시킨다. 전체 제 2 회로(204)가 활성인 이후, 전력 관리 회로는 제 1 및 제 2 회로들(202 및 204)의 전류 동작 상태를 지원하기 위해서 제 1 및 제 2 스위치들(402 및 404)을 구성시키기 위한 또 다른 커맨드를 스위치 디코더(406)에 제공한다.
[0033] 제 1 및 제 2 전압 소스들 VDD1 및 VDD2의 전압 레벨들이 동일한 경우, 스위치 디코더(406)는 제 1 및 제 2 회로들(202 및 204) 사이에서 디커플링 커패시터(112)를 스위칭하기 위해서 임의의 순서로 제 1 및 제 2 스위치들(402 및 404)을 개방 및 폐쇄할 수 있다. 그러나, 전압 소스들 VDD1 및 VDD2가 동일하지 않은 경우, 제 1 및 제 2 스위치들(402 및 404)은 접속-전-채널차단(break-before-make) 방식으로 동작되어야 한다. 즉, 제 1 회로(202)로부터 제 2 회로(204)로 디커플링 커패시터(112)를 스위칭하는 경우, 디커플링 커패시터(112)는 제 2 회로(204)에 연결되기 이전에 제 1 회로(202)로부터 연결해제되어야 한다. 유사하게, 제 2 회로(204)로부터 제 1 회로(202)로 디커플링 커패시터(112)를 스위칭하는 경우, 디커플링 커패시터(112)는 제 2 회로(202)에 연결되기 이전에 제 2 회로(204)로부터 연결해제되어야 한다.
[0034] 도 5는 가변 저항 스위치들을 가지는 제어기의 예시적 실시예의 개략도이다. 이 실시예에서, 스위치들(402 및 404)은 동작 동안 스위치 디코더(406)에 의해 변경될 수 있는 저항으로 구현된다. 예를 들어, 각각의 스위치는 전압 소스들 중 하나에 디커플링 커패시터(112)를 연결하는 트랜지스터들의 병렬 어레인지먼트(arrangement)로 구현될 수 있다. 도 5를 참조하면, 제 1 스위치(402)는 디커플링 커패시터(112)와 제 1 전압 소스 VDD1 사이에 병렬로 연결되는 4개의 트랜지스터들(402A-402D)로 구현되고, 제 2 스위치(404)는 디커플링 커패시터(112)와 제 2 전압 소스 VDD2 사이에 병렬로 연결되는 4개의 트랜지스터들(404A-404D)로 구현된다.
[0035] 스위치 디코더(406)는 트랜지스터들의 그들 각각의 병렬 결합으로의 게이트 입력들을 제어함으로써 제 1 및 제 2 스위치들(402 및 404)의 저항을 변경한다. 예를 들어, 스위치 디코더(406)는 제 1 스위치(402)를 형성하는 모든 트랜지스터들(402A-402D)을 디스에이블함으로써 제 1 전압 소스 VDD1로부터 디커플링 커패시터(112)를 연결해제시킬 수 있다. 이것은 스위치(402)가 n-채널 트랜지스터들(402A-402D)로 구현되는 경우 게이트들에 로직 레벨 0을 적용시키거나 또는 스위치(402)가 p-채널 트랜지스터들(402A-402D)로 구현되는 경우 게이트들에 로직 레벨 1을 적용시킴으로써 달성될 수 있다. 전형적으로, 스위치들은 p-채널 트랜지스터들로 구현된다. 스위치 디코더(406)는 게이트(들)에 적용되는 로직 레벨의 극성을 변경시킴으로써 트랜지스터들(402A-402D) 중 하나 또는 그 초과의 트랜지스터들을 인에이블함으로써 디커플링 커패시터(112)를 제 1 전압 소스 VDD1에 연결시킬 수 있다. 스위치 디코더(406)가 인에이블되는 스위치(402)의 트랜지스터들이 많아질수록, 스위치(402)의 저항은 낮아진다. 예를 들어, 디커플링 커패시터(112)를 제 1 전압 소스 VDD1에 연결시키도록 동작하는 경우, 스위치(402)는 4개의 트랜지스터들(402A-402D) 중 하나가 인에이블되는 최대 저항 및 모든 4개의 트랜지스터들(402A-402D)이 인에이블되는 최소 저항을 가질 것이다. 스위치 디코더(406)는 트랜지스터들(402A-402B) 중 2개 또는 3개의 트랜지스터들을 인에이블함으로써 스위치(402)를 최소치와 최대치 사이의 저항으로 세팅할 수 있다. 스위치 디코더(406)는 제 1 트랜지스터(402A), 이후에 제 2 트랜지스터(402B), 그 다음 제 3 트랜지스터(402C), 그리고 마지막으로 제 4 트랜지스터(402D)를 인에이블함으로써 계단 방식으로 트랜지스터들(402A-402D)을 인에이블함으로써 스위치(402)의 저항을 증분적으로 감소시킬 수 있다. 동작은 저항을 증분적으로 증가시키도록 반전될 수 있다. 제 1 스위치(402)를 구현하는데 사용되는 병렬 트랜지스터들의 수는 임의의 특정 애플리케이션에 의해 요구되는 저항성 분해능(resolution)에 따라 변경될 수 있다.
[0036] 스위치 디코더(406)는 유사한 방식으로 제 2 스위치(404)를 동작시킨다. 스위치 디코더(406)는 제 2 스위치(404)를 형성하는 모든 트랜지스터들(404A-404D)을 디스에이블함으로써 제 2 전압 소스 VDD2로부터 디커플링 커패시터(112)를 연결해제시킨다. 이것은 스위치(404)가 n-채널 트랜지스터들(404A-404D)로 구현되는 경우 게이트들에 로직 레벨 0을 적용시키거나 또는 스위치(404)가 p-채널 트랜지스터들(404A-404D)로 구현되는 경우 게이트들에 로직 레벨 1을 적용시킴으로써 달성될 수 있다. 스위치 디코더(406)는 게이트(들)에 적용되는 로직 레벨의 극성을 변경시킴으로써 트랜지스터들(404A-404D) 중 하나 또는 그 초과의 트랜지스터들을 인에이블함으로써 디커플링 커패시터(112)를 제 2 전압 소스 VDD2에 연결시킬 수 있다. 스위치 디코더(406)가 인에이블되는 스위치(404)의 트랜지스터들이 많아질수록, 스위치(404)의 저항은 낮아진다. 예를 들어, 디커플링 커패시터(112)를 제 2 전압 소스 VDD2에 연결시키도록 동작하는 경우, 스위치(404)는 4개의 트랜지스터들(404A-404D) 중 하나가 인에이블되는 최대 저항 및 모든 4개의 트랜지스터들(404A-404D)이 인에이블되는 최소 저항을 가질 것이다. 스위치 디코더(406)는 트랜지스터들(404A-404B) 중 2개 또는 3개의 트랜지스터들을 인에이블함으로써 스위치(404)를 최소치와 최대치 사이의 저항으로 세팅할 수 있다. 스위치 디코더(406)는 제 1 트랜지스터(404A), 이후에 제 2 트랜지스터(404B), 그 다음 제 3 트랜지스터(404C), 그리고 마지막으로 제 4 트랜지스터(404D)를 인에이블함으로써 계단 방식으로 트랜지스터들(404A-404D)을 인에이블함으로써 스위치(404)의 저항을 증분적으로 감소시킬 수 있다. 동작은 저항을 증분적으로 증가시키도록 반전될 수 있다. 제 2 스위치(404)를 구현하는데 사용되는 병렬 트랜지스터들의 수는 임의의 특정 애플리케이션에 의해 요구되는 저항성 분해능에 따라 변경될 수 있다.
[0037] 가변 저항 스위치들(402 및 404)은 댐핑(damping)을 제어하기 위해서 스위치 디코더(406)에 의해 사용될 수 있다. 예를 들어, 제 1 회로(202)가 활성 모드에 있고, 제 2 회로(204)의 부분들이 슬립 모드에 있는 경우, 디커플링 커패시터(112)는 제 1 스위치(402)에 의해 제 1 전압 소스 VDD1에 연결되며, 제 2 스위치(404)에 의해 제 2 전압 소스 VDD2로부터 연결해제된다. 제 1 스위치(402)의 저항은 디커플링 커패시터(112)의 느린 충전을 제공하도록 하이(high)로 세팅될 수 있고, 그에 의해 커패시터의 충전으로 인해 VDD1 전압 도메인에서의 전압의 갑작스러운 드롭을 방지한다. 제 2 회로(204)의 부분들이 슬립 모드로부터 활성 모드로 트랜지션하는 경우, 디커플링 커패시터(112)의 연결은 제 2 스위치(404)에 의해 제 2 전압 소스 VDD2에 연결되고 제 1 스위치(402)에 의해 제 1 전압 소스 VDD1로부터 연결해제되는 디커플링 커패시터(112)를 가지는 스위치 디코더(406)에 의해 스위칭된다. 제 2 스위치(404)의 저항은 VDD2 전압 도메인에서의 전압의 갑작스러운 드롭을 방지하거나 또는 최소화하기 위해서 디커플링 커패시터(112)에 대한 빠른 방전 경로를 제 2 회로(204)에 제공하기 위해서 스위치 디코더(406)에 의해 로우(low)로 세팅될 수 있다.
[0038] 유사하게, 제 2 회로(204)가 활성 모드에 있고, 제 1 회로(202)가 슬립 모드에 있는 경우, 디커플링 커패시터(112)는 제 2 스위치(404)에 의해 제 2 전압 소스 VDD2에 연결되며, 제 1 스위치(402)에 의해 제 1 전압 소스 VDD1로부터 연결해제된다. 제 2 스위치(404)의 저항은 디커플링 커패시터(112)의 느린 충전을 제공하도록 하이로 세팅될 수 있고, 그에 의해 VDD1 전압 도메인에서의 전압의 갑작스러운 드롭을 방지한다. 제 1 회로(202)가 슬립 모드로부터 활성 모드로 트랜지션하는 경우, 디커플링 커패시터(112)의 연결은 제 1 스위치(402)에 의해 제 1 전압 소스 VDD1에 연결되고 제 2 스위치(404)에 의해 제 2 전압 소스 VDD2로부터 연결해제되는 디커플링 커패시터(112)를 가지는 스위치 디코더(406)에 의해 스위칭된다. 제 1 스위치(404)의 저항은 VDD1 전압 도메인에서의 전압의 갑작스러운 드롭을 방지하거나 또는 최소화하기 위해서 디커플링 커패시터(112)에 대한 빠른 방전 경로를 제 1 회로(202)에 제공하기 위해서 스위치 디코더(406)에 의해 로우(low)로 세팅될 수 있다.
[0039] 도 6은 제 1 및 제 2 회로들을 디커플링시키는 방법의 예시적 실시예를 예시하는 흐름도이다. 이 예에서, 제 1 회로는 제 1 전압 소스에 의해 전력을 공급받고, 제 2 회로는 제 2 전압 소스에 의해 전력을 공급받는다. 방법은 제 1 회로를 통해 블록(602)에서 데이터를 프로세싱하는 단계 및 제 2 회로를 통해 블록(604)에서 데이터를 프로세싱하는 단계를 포함한다. 방법은 블록(606)에서 제 1 및 제 2 전압 소스들 사이에서 디커플링 커패시터를 스위칭하는 단계를 더 포함한다.
[0040] 적어도 하나의 예시적 실시예에서, 디커플링 커패시터는, 디커플링 커패시터와 제 1 전압 소스 사이의 연결을 제 1 스위칭 회로를 통해 제어하고, 디커플링 커패시터와 제 2 전압 소스 사이의 연결을 제 2 스위칭 회로를 통해 제어함으로써 스위칭된다. 디커플링 커패시터와 제 1 전압 소스 사이의 연결은, 제 1 전압 소스로부터 디커플링 커패시터를 충전하도록 제어되고, 디커플링 커패시터와 제 2 전압 소스 사이의 연결은, 충전되는 디커플링 커패시터로부터 제 2 회로로 전류를 공급하도록 제어된다. 예를 들어, 디커플링 커패시터와 제 1 전압 소스 사이의 연결은, 제 1 회로가 활성 모드에 있고 제 2 회로가 슬립 모드에 있는 동안 제 1 전압 소스로부터 디커플링 커패시터를 충전하도록 제어될 수 있고, 디커플링 커패시터와 제 2 전압 소스 사이의 연결은, 제 2 회로가 슬립 모드로부터 활성 모드로 트랜지션하는 경우 충전되는 디커플링 커패시터로부터 제 2 회로로 전류를 공급하도록 제어될 수 있다.
[0041] 일부 예시적 실시예들에서, 제 1 스위칭 회로 및 제 2 스위칭 회로 각각은 가변 저항을 포함한다. 가변 저항은 위에서 더 상세하게 설명된 바와 같이, 자신들의 저항을 독립적으로 제어가능한 복수의 병렬 트랜지스터들에 의해 구현될 수 있다. 이 예에서, 디커플링 커패시터와 제 1 전압 소스 사이의 연결은, 제 1 전압 소스로부터 제 1 저항을 통해 디커플링 커패시터를 충전하도록 제어되고, 디커플링 커패시터와 제 2 전압 소스 사이의 연결은, 충전되는 디커플링 커패시터로부터 제 2 회로로 제 2 저항을 통해 전류를 공급하도록 제어되고, 제 1 저항은 제 2 저항보다 높다. 예를 들어, 디커플링 커패시터와 제 1 전압 소스 사이의 연결은, 제 1 회로가 활성 모드에 있고 제 2 회로가 슬립 모드에 있는 동안 제 1 전압 소스로부터 디커플링 커패시터를 천천히 충전하도록 제어될 수 있고, 디커플링 커패시터와 제 2 전압 소스 사이의 연결은, 제 2 회로가 슬립 모드로부터 활성 모드로 트랜지션하는 경우 충전되는 디커플링 커패시터로부터 제 2 회로로 전류를 빨리 공급하도록 제어될 수 있다.
[0042] 위에서 설명된 동작 방법에서의 블록들의 특정 순서 또는 계층 구조는 단지 예로서 제공된다. 설계 선호도들에 기초하여, 동작 방법에서의 블록들의 특정 순서 또는 계층 구조는 재배열, 보정 및/또는 수정될 수 있다. 첨부하는 방법 청구항들은 동작 방법과 관련된 다양한 제한들을 포함하지만, 청구항들에서 명백하게 서술되지 않는 한, 서술되는 제한들은 특정 순서 또는 계층 구조에 의해 임의의 방식으로 제한되는 것으로 의미되지 않는다.
[0043] 본 개시 내용의 다양한 양상들은 당업자가 본 발명을 실시하는 것을 가능하게 하도록 제공된다. 본 개시 내용 전반에 걸쳐 제시되는 예시적 실시예들에 대한 다양한 수정들은 당업자들에게 쉽게 명백할 것이고, 본원에서 개시되는 개념들은 다른 자기 저장 디바이스들로 확장될 수 있다. 따라서, 청구항들은 본 개시 내용의 다양한 양상들로 제한되는 것으로 의도되는 것이 아니라, 청구항 문언과 일치하는 전체 범위를 따를 것이다. 당업자들에게 알려지거나 또는 추후 알려질 본 개시 내용 전반에 걸쳐 설명되는 예시적 실시예들의 다양한 컴포넌트들에 대한 모든 구조적 그리고 기능적 등가물들은 인용에 의해 본원에 명백하게 포함되며, 청구항들에 의해 포함되는 것으로 의도된다. 더욱이, 본원에서 개시되는 내용은, 청구항들에 이러한 개시 내용이 명시적으로 기술되는지 여부와 관계없이, 공중이 이용하도록 의도되는 것은 아니다. 엘리먼트가 "위한 수단"이라는 문구를 사용하여 명백하게 기술되거나, 또는 방법 청구항의 경우에, 엘리먼트가 "위한 단계"라는 문구를 사용하여 기술되지 않는 한, 어떠한 청구항 엘리먼트도 35 U.S.C.§112(f)의 조문 하에서 해석되지 않을 것이다.

Claims (18)

  1. 집적 회로로서,
    제 1 전압 소스에 의해 전력을 공급받도록 구성되는 제 1 회로;
    제 2 전압 소스에 의해 전력을 공급받도록 구성되는 제 2 회로;
    디커플링 커패시터;
    제 1 전압 소스와 제 2 전압 소스 사이의 상기 디커플링 커패시터를 스위칭하도록 구성되는 제어기;
    상기 디커플링 커패시터와 상기 제 1 전압 소스 사이의 제 1 스위치 회로;
    상기 디커플링 커패시터와 상기 제 2 전압 소스 사이의 제 2 스위치 회로; 및
    상기 제 1 스위치 회로와 상기 제 2 스위치 회로를 제어하도록 구성되는 스위치 디코더를 포함하고,
    상기 스위치 디코더는, 상기 제 1 전압 소스로부터 상기 디커플링 커패시터를 충전하기 위해서 상기 제 1 스위치 회로를 제어하고, 충전되는 디커플링 커패시터로부터 상기 제 2 회로 및 상기 제 2 전압 소스로 전류를 공급하기 위해서 상기 제 2 스위치 회로를 제어하도록 추가로 구성되고,
    상기 제 1 전압 소스 및 상기 제 2 전압 소스는 동일하지 않은,
    집적 회로.
  2. 제 1 항에 있어서,
    상기 스위치 디코더는, 상기 제 1 회로가 활성 모드에 있고 상기 제 2 회로가 슬립 모드에 있는 동안 상기 제 1 전압 소스로부터 상기 디커플링 커패시터를 충전하기 위해서 상기 제 1 스위치 회로를 제어하고, 상기 제 2 회로가 상기 슬립 모드로부터 활성 모드로 트랜지션하는 경우 상기 충전되는 디커플링 커패시터로부터 상기 제 2 회로로 전류를 공급하기 위해서 상기 제 2 스위치 회로를 제어하도록 추가로 구성되는,
    집적 회로.
  3. 제 1 항에 있어서,
    상기 제 1 스위치 회로 및 상기 제 2 스위치 회로 각각은 가변 저항을 포함하는,
    집적 회로.
  4. 제 3 항에 있어서,
    상기 제 1 스위치 회로 및 상기 제 2 스위치 회로 각각은, 자신들의 저항을 변경하도록 스위치 디코더에 의해 각각 독립적으로 제어가능한 복수의 병렬 트랜지스터들을 포함하는,
    집적 회로.
  5. 제 3 항에 있어서,
    상기 스위치 디코더는, 상기 제 1 전압 소스로부터 제 1 저항을 통해 상기 디커플링 커패시터를 충전하기 위해서 상기 제 1 스위치 회로를 제어하고, 상기 충전되는 디커플링 커패시터로부터 상기 제 2 회로로 제 2 저항을 통해 전류를 공급하기 위해서 상기 제 2 스위치 회로를 제어하도록 추가로 구성되고,
    상기 제 1 저항은 상기 제 2 저항보다 높은,
    집적 회로.
  6. 제 5 항에 있어서,
    상기 스위치 디코더는, 상기 제 1 회로가 활성 모드에 있고 상기 제 2 회로가 슬립 모드에 있는 동안 상기 제 1 전압 소스로부터 상기 디커플링 커패시터를 충전하기 위해서 상기 제 1 스위치 회로를 제어하고, 상기 제 2 회로가 상기 슬립 모드로부터 활성 모드로 트랜지션하는 경우 상기 충전되는 디커플링 커패시터로부터 상기 제 2 회로로 전류를 공급하기 위해서 상기 제 2 스위치 회로를 제어하도록 추가로 구성되는,
    집적 회로.
  7. 집적 회로로서,
    데이터를 프로세싱하기 위한 제 1 프로세싱 수단 ― 상기 제 1 프로세싱 수단은 제 1 전압 소스에 의해 전력을 공급받도록 구성됨 ― ;
    데이터를 프로세싱하기 위한 제 2 프로세싱 수단 ― 상기 제 2 프로세싱 수단은 제 2 전압 소스에 의해 전력을 공급받도록 구성됨 ― ;
    상기 제 1 프로세싱 수단 및 상기 제 2 프로세싱 수단을 디커플링시키기 위한 디커플링 수단;
    제 1 전압 소스와 제 2 전압 소스 사이의 상기 디커플링 수단을 스위칭하기 위한 수단;
    상기 디커플링 수단과 상기 제 1 전압 소스 사이의 연결을 제어하기 위한 제 1 스위치 수단;
    상기 디커플링 수단과 상기 제 2 전압 소스 사이의 연결을 제어하기 위한 제 2 스위칭 수단; 및
    상기 제 1 스위치 수단과 상기 제 2 스위치 수단을 제어하기 위한 수단을 포함하고,
    상기 제 1 스위치 수단 및 상기 제 2 스위치 수단을 제어하기 위한 수단은, 상기 제 1 전압 소스로부터 상기 디커플링 수단을 충전하기 위해서 상기 제 1 스위칭 수단을 제어하고, 충전되는 디커플링 수단으로부터 상기 제 2 프로세싱 수단 및 상기 제 2 전압 소스로 전류를 공급하기 위해서 상기 제 2 스위치 수단을 제어하도록 추가로 구성되고,
    상기 제 1 전압 소스 및 상기 제 2 전압 소스는 동일하지 않은,
    집적 회로.
  8. 제 7 항에 있어서,
    상기 제 1 스위치 수단 및 상기 제 2 스위치 수단을 제어하기 위한 수단은, 상기 제 1 프로세싱 수단이 활성 모드에 있고 상기 제 2 프로세싱 수단이 슬립 모드에 있는 동안 상기 제 1 전압 소스로부터 상기 디커플링 수단을 충전하기 위해서 상기 제 1 스위칭 수단을 제어하고, 상기 제 2 프로세싱 수단이 상기 슬립 모드로부터 활성 모드로 트랜지션하는 경우 상기 충전되는 디커플링 수단으로부터 상기 제 2 프로세싱 수단으로 전류를 공급하기 위해서 상기 제 2 스위치 수단을 제어하도록 추가로 구성되는,
    집적 회로.
  9. 제 7 항에 있어서,
    상기 제 1 스위칭 수단 및 상기 제 2 스위칭 수단 각각은 가변 저항을 포함하는,
    집적 회로.
  10. 제 9 항에 있어서,
    상기 제 1 스위칭 수단 및 상기 제 2 스위칭 수단 각각은, 자신들의 저항을 변경하도록 상기 제 1 스위치 수단 및 상기 제 2 스위치 수단을 제어하기 위한 수단에 의해 각각 독립적으로 제어가능한 복수의 병렬 트랜지스터들을 포함하는,
    집적 회로.
  11. 제 9 항에 있어서,
    상기 제 1 스위치 수단 및 상기 제 2 스위치 수단을 제어하기 위한 수단은, 상기 제 1 전압 소스로부터 제 1 저항을 통해 상기 디커플링 수단을 충전하기 위해서 상기 제 1 스위칭 수단을 제어하고, 상기 충전되는 디커플링 수단으로부터 상기 제 2 프로세싱 수단으로 제 2 저항을 통해 전류를 공급하기 위해서 상기 제 2 스위치 수단을 제어하도록 추가로 구성되고,
    상기 제 1 저항은 상기 제 2 저항보다 높은,
    집적 회로.
  12. 제 11 항에 있어서,
    상기 제 1 스위치 수단 및 상기 제 2 스위치 수단을 제어하기 위한 수단은, 상기 제 1 프로세싱 수단이 활성 상태에 있고 상기 제 2 프로세싱 수단이 슬립 모드에 있는 동안 상기 제 1 전압 소스로부터 상기 디커플링 수단을 충전하기 위해서 상기 제 1 스위칭 수단을 제어하고, 상기 제 2 프로세싱 수단이 상기 슬립 모드로부터 활성 모드로 트랜지션하는 경우 상기 충전되는 디커플링 수단으로부터 상기 제 2 프로세싱 수단으로 전류를 공급하기 위해서 상기 제 2 스위치 수단을 제어하도록 추가로 구성되는,
    집적 회로.
  13. 제 1 회로 및 제 2 회로를 디커플링시키는 방법으로서,
    제 1 전압 소스에 의해 전력을 공급받는 상기 제 1 회로를 통해 데이터를 프로세싱하는 단계;
    제 2 전압에 의해 전력을 공급받는 상기 제 2 회로를 통해 데이터를 프로세싱하는 단계; 및
    상기 제 1 전압 소스와 상기 제 2 전압 소스 사이의 디커플링 커패시터를 스위칭하는 단계를 포함하고,
    상기 디커플링 커패시터는, 상기 디커플링 커패시터와 상기 제 1 전압 소스 사이의 연결을 제 1 스위칭 회로를 통해 제어하고, 상기 디커플링 커패시터와 상기 제 2 전압 소스 사이의 연결을 제 2 스위칭 회로를 통해 제어함으로써 스위칭되고,
    상기 디커플링 커패시터와 상기 제 1 전압 소스 사이의 연결은, 상기 제 1 전압 소스로부터 상기 디커플링 커패시터를 충전하도록 제어되고,
    상기 디커플링 커패시터와 상기 제 2 전압 소스 사이의 연결은, 충전되는 디커플링 커패시터로부터 상기 제 2 회로 및 상기 제 2 전압 소스로 전류를 공급하도록 제어되고,
    상기 제 1 전압 소스 및 상기 제 2 전압 소스는 동일하지 않은,
    제 1 회로 및 제 2 회로를 디커플링시키는 방법.
  14. 제 13 항에 있어서,
    상기 디커플링 커패시터와 상기 제 1 전압 소스 사이의 연결은, 상기 제 1 회로가 활성 모드에 있고 상기 제 2 회로가 슬립 모드에 있는 동안 상기 제 1 전압 소스로부터 상기 디커플링 커패시터를 충전하도록 제어되고,
    상기 디커플링 커패시터와 상기 제 2 전압 소스 사이의 연결은, 상기 제 2 회로가 상기 슬립 모드로부터 활성 모드로 트랜지션하는 경우 상기 충전되는 디커플링 커패시터로부터 상기 제 2 회로로 전류를 공급하도록 제어되는,
    제 1 회로 및 제 2 회로를 디커플링시키는 방법.
  15. 제 13 항에 있어서,
    상기 제 1 스위칭 회로 및 상기 제 2 스위칭 회로 각각은 가변 저항을 포함하는,
    제 1 회로 및 제 2 회로를 디커플링시키는 방법.
  16. 제 15 항에 있어서,
    상기 제 1 스위칭 회로 및 상기 제 2 스위칭 회로 각각은, 자신들의 저항을 변경하도록 각각 독립적으로 제어가능한 복수의 병렬 트랜지스터들을 포함하는,
    제 1 회로 및 제 2 회로를 디커플링시키는 방법.
  17. 제 15 항에 있어서,
    상기 디커플링 커패시터와 상기 제 1 전압 소스 사이의 연결은, 상기 제 1 전압 소스로부터 제 1 저항을 통해 상기 디커플링 커패시터를 충전하도록 제어되고,
    상기 디커플링 커패시터와 상기 제 2 전압 소스 사이의 연결은, 상기 충전되는 디커플링 커패시터로부터 상기 제 2 회로로 제 2 저항을 통해 전류를 공급하도록 제어되고,
    상기 제 1 저항은 상기 제 2 저항보다 높은,
    제 1 회로 및 제 2 회로를 디커플링시키는 방법.
  18. 제 17 항에 있어서,
    상기 디커플링 커패시터와 상기 제 1 전압 소스 사이의 연결은, 상기 제 1 회로가 활성 모드에 있고 상기 제 2 회로가 슬립 모드에 있는 동안 상기 제 1 전압 소스로부터 상기 디커플링 커패시터를 충전하도록 제어되고,
    상기 디커플링 커패시터와 상기 제 2 전압 소스 사이의 연결은, 상기 제 2 회로가 상기 슬립 모드로부터 활성 모드로 트랜지션하는 경우 상기 충전되는 디커플링 커패시터로부터 상기 제 2 회로로 전류를 공급하도록 제어되는,
    제 1 회로 및 제 2 회로를 디커플링시키는 방법.
KR1020167028402A 2014-04-16 2015-03-13 스위칭가능한 디커플링 커패시터들 KR101837606B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/254,872 US9871506B2 (en) 2014-04-16 2014-04-16 Switchable decoupling capacitors
US14/254,872 2014-04-16
PCT/US2015/020539 WO2015160454A1 (en) 2014-04-16 2015-03-13 Switchable decoupling capacitors

Publications (2)

Publication Number Publication Date
KR20160145013A true KR20160145013A (ko) 2016-12-19
KR101837606B1 KR101837606B1 (ko) 2018-03-12

Family

ID=52808137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167028402A KR101837606B1 (ko) 2014-04-16 2015-03-13 스위칭가능한 디커플링 커패시터들

Country Status (7)

Country Link
US (1) US9871506B2 (ko)
EP (1) EP3132327B1 (ko)
JP (1) JP6419843B2 (ko)
KR (1) KR101837606B1 (ko)
CN (1) CN106170905B (ko)
BR (1) BR112016024212A2 (ko)
WO (1) WO2015160454A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210077510A (ko) * 2019-12-17 2021-06-25 월드시스템주식회사 센서보드의 전원 노이즈가 감소된 스마트팜 복합환경 제어시스템

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106165342B (zh) * 2014-01-14 2019-10-15 飞利浦灯具控股公司 针对电力分配系统中的受电设备的低电力待机
WO2016072023A1 (ja) * 2014-11-07 2016-05-12 株式会社ソシオネクスト 半導体集積回路
US9825627B2 (en) * 2015-08-07 2017-11-21 Mediatek Inc. Apparatus for performing signal driving in an electronic device with aid of different types of decoupling capacitors for pre-driver and post-driver
KR20180081042A (ko) * 2015-08-31 2018-07-13 메이오 파운데이션 포 메디칼 에쥬케이션 앤드 리써치 위 신생물 검출 방법
US20170373587A1 (en) * 2016-06-28 2017-12-28 Intel Corporation Compact partitioned capacitor for multiple voltage domains with improved decoupling
EP3264241A1 (en) * 2016-06-29 2018-01-03 Saint-Gobain Glass France Lighting laminated glazing with a capacitive touch sensitive device and a light emitting diode and the manufacturing
US10664035B2 (en) * 2017-08-31 2020-05-26 Qualcomm Incorporated Reconfigurable power delivery networks
US11105844B2 (en) 2019-06-28 2021-08-31 Microsoft Technology Licensing, Llc Predictive voltage transient reduction in integrated circuits

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4420156B2 (ja) 2000-06-14 2010-02-24 日本電気株式会社 半導体装置
US6949967B2 (en) 2003-09-24 2005-09-27 Taiwan Semiconductor Manufacturing Company Dynamically adjustable decoupling capacitance to reduce gate leakage current
US20040226735A1 (en) * 2003-05-12 2004-11-18 Ping Wu Method and apparatus for integrated noise decoupling
US20070127169A1 (en) * 2005-12-07 2007-06-07 Rambus, Inc. Integrated circuit with configurable bypass capacitance
JP5175597B2 (ja) * 2007-11-12 2013-04-03 エスケーハイニックス株式会社 半導体集積回路
US7701277B2 (en) 2007-12-12 2010-04-20 Synopsys, Inc. Variable-impedance gated decoupling cell
US7667487B2 (en) * 2008-01-10 2010-02-23 International Business Machines Corporation Techniques for providing switchable decoupling capacitors for an integrated circuit
US9425192B2 (en) 2008-12-11 2016-08-23 Altera Corporation Integrated circuit decoupling capacitors
CN101807105B (zh) * 2009-02-17 2014-12-10 国家电网公司 时序控制电路
JP5271850B2 (ja) * 2009-08-26 2013-08-21 ルネサスエレクトロニクス株式会社 半導体集積回路
JP5481211B2 (ja) * 2010-01-20 2014-04-23 国立大学法人 東京大学 半導体集積回路装置
US8339757B2 (en) * 2010-04-19 2012-12-25 Faraday Technology Corp. Electrostatic discharge circuit for integrated circuit with multiple power domain
US8400743B2 (en) * 2010-06-30 2013-03-19 Advanced Micro Devices, Inc. Electrostatic discharge circuit
US8427224B2 (en) 2011-07-26 2013-04-23 National Chiao Tung University On-chip active decoupling capacitors for regulating voltage of an integrated circuit
US8972758B2 (en) 2011-11-30 2015-03-03 International Business Machines Corporation Charge recycling between power domains of integrated circuits
US20150077170A1 (en) * 2013-09-13 2015-03-19 International Business Machines Corporation Efficient wakeup of power gated domains through charge sharing and recycling

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210077510A (ko) * 2019-12-17 2021-06-25 월드시스템주식회사 센서보드의 전원 노이즈가 감소된 스마트팜 복합환경 제어시스템

Also Published As

Publication number Publication date
JP2017514389A (ja) 2017-06-01
US9871506B2 (en) 2018-01-16
EP3132327A1 (en) 2017-02-22
KR101837606B1 (ko) 2018-03-12
US20150303912A1 (en) 2015-10-22
EP3132327B1 (en) 2019-08-14
CN106170905B (zh) 2019-06-04
BR112016024212A2 (pt) 2017-08-15
WO2015160454A1 (en) 2015-10-22
CN106170905A (zh) 2016-11-30
JP6419843B2 (ja) 2018-11-07

Similar Documents

Publication Publication Date Title
KR101837606B1 (ko) 스위칭가능한 디커플링 커패시터들
US8395440B2 (en) Apparatus and method for controlling power gating in an integrated circuit
US9836071B2 (en) Apparatus for multiple-input power architecture for electronic circuitry and associated methods
CN107924223B (zh) 用于集成电路电网效率的功率多路复用器
US9964986B2 (en) Apparatus for power regulator with multiple inputs and associated methods
US7376037B1 (en) Programmable logic device with power-saving architecture
USRE47832E1 (en) Clock generation circuit with fast-startup standby mode
US10630290B2 (en) Low leakage power switch
KR101420559B1 (ko) 다이 상의 전압 스케일링을 위한 분산된 전력 전달 체계
JP2008506260A (ja) リーク管理システム及びシステム、方法、適応型リーク制御装置、負電圧調整器、チャージポンプ
EP3582066A1 (en) Power supply gating arrangement for processing cores
EP3652611B1 (en) Digital power multiplexor
US11121711B2 (en) Method for multiplexing between power supply signals for voltage limited circuits
US9715272B2 (en) Portable electronic device and core swapping method thereof
US10739845B2 (en) Apparatus for power consumption reduction in electronic circuitry and associated methods
US9871507B1 (en) Generating an overdrive voltage for power switch circuitry
CN114144742B (zh) 跨域功率控制电路
CN111465910A (zh) 具有电压斜率检测器的电压调节器及其方法
US20230369972A1 (en) Multi-Phase Power Converter with External Phase Circuits
CN115552349A (zh) 具有共轨的多层电路
KR20110133402A (ko) 내부 전압 생성기 및 이를 포함하는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant