CN115552349A - 具有共轨的多层电路 - Google Patents

具有共轨的多层电路 Download PDF

Info

Publication number
CN115552349A
CN115552349A CN202180034882.1A CN202180034882A CN115552349A CN 115552349 A CN115552349 A CN 115552349A CN 202180034882 A CN202180034882 A CN 202180034882A CN 115552349 A CN115552349 A CN 115552349A
Authority
CN
China
Prior art keywords
circuit
voltage
power supply
terminal
supply terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180034882.1A
Other languages
English (en)
Inventor
尼尔·J·霍华德
达维德·比安奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sensata Technologies Inc
Original Assignee
Sensata Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sensata Technologies Inc filed Critical Sensata Technologies Inc
Publication of CN115552349A publication Critical patent/CN115552349A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/613—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in parallel with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/577—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads
    • G05F1/585—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads providing voltages of opposite polarities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/577—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一种多层电路装置，包括具有负电源端子的第一层电路和具有被连接至负电源端子的正电源端子的第二层电路。单个电源提供跨第一层和第二层的电压。总功耗将小于现有技术中具有常规调节的两层电路的功耗。可以调节将第二层的正电源端子连接至第一层的负电源端子的供电轨道。在一个实施例中，轨道电压可以被控制为优化对于速度和功率的层电路操作，并在与其他电路对接时避免电平移位器。

Description

具有共轨的多层电路
相关申请
本申请要求2020年5月13日提交的美国非临时申请序列号15/930,817的权益。该申请的全部内容通过引用的方式并入本文。
技术领域
一种具有多层(multiple deck)的电路，其中上层的负极端子和下层的电源端子二者均被连接至同一共轨(common rail)。
背景技术
传统的单层电路
图6显示了传统的单层电路装置600。该单层电路装置600包括由电压源604供电的电路602(通过电压源604的正电源端子606连接至电路602的正电源端子608，电压源604的负电源端子610连接至电路602的负电源端子612来供电)。该单层电路装置600还包括连接电源端子的电线或轨道(rail)620、622，从而使得组件悬挂在上轨道620上。根据功能的不同，电路602可以具有各种输入信号和/或输出信号。
该单层电路装置600还包括电压调节器装置630。该电压调节器装置630在输出端子632处产生较低的输出电压(Vreg)。电压Vreg低于电源端子606和轨道620上的正电压(Vpos)。该电压调节器装置630包括电压调节器634，其通过连接至轨道620的第一正电源端子636供电。电压调节器装置630还具有与第二电路640串联连接的传输晶体管638。电压调节器634通过调整控制信号S642来控制有多少电流穿过该晶体管638，以便保持输出端632处的电压Vreg恒定。因此，电压Vreg是第二电路640的正电源端子642上的固定电压。
电池寿命
电池供电的物联网(IoT)传感器(诸如用于胎压监测器的专用集成电路(ASIC))要求低功耗以实现更长的电池寿命。实现这种低功耗的一种方法是使用DC-DC转换器将电池电压(例如3V)逐步降低到较低电压(例如1V)。然而，这种方法要求大的电容器或电感器。将电容器和电感器集成到集成电路中作为外部的离散组件是昂贵和/或复杂的。此外，DC-DC转换器对于低电流效率不高。
泄漏电流和填料电容器
图4显示了CMOS电路400的示例。CMOS电路400包括输入端子402和输出端子404。CMOS电路400还包括两个晶体管，即P沟道MOSFET 406和N沟道MOSFET 408，每个沟道都有四个端子。P沟道MOSFET 406的四个端子是栅极410、源极412、漏极416和主体418。N沟道MOSFET 408的四个端子包括栅极420、源极422、漏极424和主体426。在一个实施例中，主体418连接至轨道440，主体426连接至轨道442。
当电源连接在供电轨道440和接地轨道442之间时，即使当电路400处于静态模式时，电流也会通过晶体管406、408从供电轨道440流向接地轨道442。在静态模式下，这种电流被称为源极-漏极泄漏电流，它会不受欢迎地耗尽电池的寿命。此外，填料单元450可以包括一个或多个去耦电容器，以消除供电电压的波动，并潜在地减少调节器电路的总体消耗。
电压调节
现在参照图7，显示了根据本主题技术提供电压调节的传统电路装置700的框图。电压调节装置700具有诸如3V电池之类的电源702，该电源702具有正电源端子704和负电源端子706。电源702可以直接给电路708供电。然而，第二电路710可能需要经由第二电路710的正电源端子712的不同供电电压。
电压调节器720产生诸如1V之类的所需的不同电压。电压调节器720可以是其中电流输出I720与电流输入I718大致相同的DC线性调节器。电压调节器720的效率可能非常低。例如，由3V供电的1V电压调节器的效率仅为33％,其中67％的功率作为热量在电压调节器内耗散。如果电压调节器是DC-DC转换器，则效率会提高，但是DC-DC转换器比DC线性调节器更复杂，并且难以集成到集成电路中。
仍参照图7，为了使电路708、710相互作用，电平移位器单元730可将第一电路输出端子732的电压电平移位至第二电路输入端子734所需的输入电平。电平移位器单元是这样一种电路，通过该电路，由一个电压源供电的电路可以将信号传输到由第二电压源供电的第二电路。电平移位器将第一电路中分别指示逻辑“0”和逻辑“1”的电压移位至用于第二电路的电平。减轻对电平移位器的需求将是一种改进。
发明内容
鉴于上述情况，存在对增加各种应用中的电池寿命的需求。通过拥有巧妙地共享轨道的多层电路，线性电压调节器可以变得更加高效，并且从而降低功耗。低效的DC-DC转换器和相关组件可以被避免。此外，可以减少和/或减轻泄漏电流。
本公开涉及一种多层电路装置，其包括具有第一负电源端子的第一层和具有连接至第一负电源端子的正电源端子的第二层。单个电源向第一层和第二层提供电压。在一个实施例中，第一层和第二层具有相似的电源阻抗，并且因此使每个层的供电电压均衡。该多层电路装置还可以包括电压调节器电路，以动态地调整第二正电源端子上的电压，以便降低总功耗。
本主题技术还提供组件主体端子连接，以减少诸如源极-漏极泄漏电流之类的泄漏电流。在一个实施例中，一个电路或层中的PMOS晶体管的主体端子被连接至较高层的正电源，以减少泄漏电流。类似地，一层中的NMOS晶体管的主体端子被连接至较低层的负电源，以减少泄漏电流。
本公开还教导了通过以下避免在电路之间使用电平移位：将层布置成使得第一层的第一阈值与具有较高供电电压要求的第二层的第二阈值对齐，从而不需要层之间的电平移位器。
本主题技术还说明了如何使用并联转储电路(dump circuit)提供电压调节。转储电路能够消耗用于层的电压调节的能量，并执行附加的一个或多个有用功能。这种转储电路通过减少对串联的传输晶体管的需求，简化并改进了电路设计。本公开还涉及一种在其中电流通过数字电路被转储的数字调节器。该数字调节器可以与调节电路交错。因此，被用于调节电源的转储电路被集成在其电源被调节的电路中。此外，转储电路可以执行诸如真随机数发生器之类的有用的功能。
本主题技术还可具有电压调节，其中层电压被包含在电压范围内，而不是被操纵到单个目标值。因此，存在在该时段中特定供电轨道的上部电流转储和下部电流转储均未被激活以降低功耗的时段。
本主题公开的另一个实施例是通过调整一个层的供电电压，使电路装置中的其他层受益，从而实现层之间的供电电压的动态平衡。例如，更高的电压可以产生更快的性能和更低的泄漏。较低的电压可以产生较低的动态功率。
此外，层电压电平对齐是通过将层布置成使一个层的阈值与具有不同供电电压要求的另一个层的阈值对齐来提供的。因此，不需要层之间的电平移位器。层电压也可以被动态地调节，以对齐电路之间的电压阈值。
本主题技术还提供均衡自适应电压缩放(AVS)调节器的能力。AVS调节器调整经调节的供电电压，使得两个或多个层的电流均衡，以在最小电流转储的情况下执行最大有用的工作。
本说明书(包括发明内容部分)中描述的任何两个或多个特征可以被组合在一起，形成本说明书中未具体描述的实施方式。
本说明书中描述的电路系统(circuitry)和过程的至少一部分可以使用计算系统来配置或控制，该计算系统由一个或多个处理设备和存储指令的存储器组成，所述指令可由一个或多个处理设备执行，以执行各种控制工作。
一个或多个实施方式的细节在附图和以下说明中阐述。根据说明书和附图以及权利要求，其他特征和优点将变得显而易见。
附图说明
图1是根据本主题技术的提供电压调节器的示例性多层电路装置的框图。
图2是显示了示例性多层电路系统的框图，该电路系统包含布置在三层上的三个电路和跨多层的另一个电路。
图3是显示了多层电路系统的示例实施方式的框图，该电路系统包含布置在三层中显示了电平移位的三个电路、去耦电容器以及跨层但没有电平移位器的电路。
图4是显示了互补金属氧化物半导体(CMOS)电路系统的电路图。
图5是显示了多层电路系统的示例实施方式的框图，该电路系统包含被布置在两层中使用数字电路来转储电流的两个电路。
图6示意性地示出了传统的单层电路装置。
图7示出了用于提供电压调节的传统电路装置的框图。
图8示出了电压调节器电路的框图。
具体实施方式
本文所述为多层电路配置或布置的示例，其中一层的负供电电压被用作另一层的正供电电压。示例多层电路系统包括具有第一正电源端子和第一负电源端子的第一电路，以及具有第二正电源端子和第二负电源端子的第二电路。第一正电源端子电连接至第二负电源端子。在这种连接中，第一电路的负供电电压被用作第二电路的正供电电压。该电路系统由具有被连接至第二正极端子的正极端子和被连接至第一负极端子的负极端子的电压源供电，以给多层电路配置中的所有电路系统供电。
多层电压调节器
参照图1，框图示出了示例性多层电路装置100，用于在不使用如图7所示的电压调节器的情况下提供电压调节。该多层电路装置100通过改善整体电路功耗来改进图7的装置700。电源102给两个电路106、107供电。电路106、107可以是各种电路中的任何一种，以实现用于诸如传感器、IoT设备等之类的任何设备的必要功能。这些组件可以包括任何数字块、专用或通用组件。电压调节器101也连接至正电源端子109。
多层电路装置100通过控制分别与电路106和107并联的传输晶体管105和103，来实现电源111的电压调节。通过使用来自电压调节器101的端子104上的信号来控制通过传输晶体管105的电流I1，从而调节电压。第二传输晶体管103与第三电路107并联，从而使得第二传输晶体管103的电流I3也由电压调节器101的第二端子108上的信号控制。简而言之，对供电轨道111的调节通过控制传输晶体管103、105的电压调节器101来实现。
说明性地将传输晶体管105、103和电路106、107视为具有可变电阻，而不是在电流方面进行分析。例如，如果传输晶体管105具有电阻R1，电路106具有电阻R2，传输晶体管103具有电阻R3，而电路107具有电阻R4，则使用欧姆定律得出：
(Vpos-Vreg)(1/R1+1/R2)＝Vreg(1/R3+1/R4)
电路106、107的激活使R2和R4发生变化。电压调节器101感测端子111上的Vreg，以便调整R1和R3，从而将Vreg保持在区间内。在这种情况下，利用两层或电路306、307，Vreg的目标常数值可能是Vpos/2。
图2显示了根据本主题技术的包括多层电路系统200的示例电路系统。在图2的示例中，有三个单独的层或电路202、204和206，并且其分别被称为上、中和下电路/层。每个层202、204、206分别具有正电源端子216、218、222和负电源端子214、220、224。每个层202、204、206具有正电源端子216、218、222，该正电源端子具有相应的正电源端子电压VDD202、VDD204、VDD206，并且每个层202、204、206在相应的负电源端子214、220、224处具有负电源端子电压VSS202、VSS204、VSS206。
尽管图2中显示了三个层，但在多层电路中，可能少于三个层或多于三个层。该电路可以是由各种组件构建的模拟或数字电路，这些组件包括场效应晶体管、互补金属氧化物半导体(CMOS)、金属氧化物半导体场效应晶体管(MOSFET)、电容器、电阻器等。此处描述的连接可以是直接的，也可以包括诸如电线(例如轨道)或为简单起见未示出的其他组件之类的中间的无源或有源的电子器件。
如图2所示，电压源208包括被连接至上轨道和下轨道229、231的端子210和212。电压源208产生跨端子210、212的电压差，并继而产生跨轨道229、231的电压差。上层202的正电源端子216可以被直接地连接至端子210或上轨道229。下层206的负电源端子214可以被直接地连接至端子212或下轨道231。
电路202的负电源端子224和电路204的正电源端子222均被连接至第一中间轨道233。类似地，电路204的负电源端子220和电路206的正电源端子218被连接至第二中间轨道235。
图2所示示例中电路202、204和206的串联连接可能需要通过多层电压调节器电路230来调节中间轨道233、235上的中间供电电压(例如，电源端子电压VDD204、VDD206和负端子电压VSS202、VSS204)。电压调节器电路230包括诸如电阻器、电容器和电感器之类的电路系统，用于将跨每个层202、204、206的电压保持在指定的限度内。电压调节器电路230连接至轨道229、231、233、235，并使用旁路和转储电路来实现电压调节以确保功能。电压调节器电路230被配置成动态地调整中间电压，以便确保202、204、206的正常功能。
在不同的时间，电压调节器电路230可以将电路202、204、206中的一个或多个去激活，例如以允许增强一些电路的性能。例如，电压调节器电路230可通过使正电源端子218和负电源端子214短路来将电路206去激活。结果，电路206将消耗很少(如果有的话)功率。然而，如果其他两个层被接通，则总体消耗大致相同。
仍然参照图2，每个电路202、204、206还具有连接至各种轨道229、231、233、235的上和下主体偏置连接件240-246，以用于减少泄漏电流。每个上主体偏置连接件240-243具有相应的电压VPBB202、VPBB204、VPBB206，其可以高于提供给相应的电路202、204、206的组件的电压。而每个下主体偏置连接件244-246具有相应的电压VLBB202、VLBB204、VLBB206，其可以低于提供给相应的电路202、204、206的组件的电压。因此，通过在电路202、204、206内与主体偏置连接件240-246进行各种连接，可以消除或减少泄漏电流。
例如，如果P沟道晶体管的主体端子被连接至高于电路供电电压的电压，则泄漏电流被消除或减少。此外，如果N沟道晶体管的主体端子被连接至低于相应电路的负电压的基准电压，则泄漏电流能够被消除或减少。如果同时满足以下两个条件，则泄漏电流也能够被消除或减少：(1)P沟道晶体管的主体端子被连接至高于供电电压的电压；以及(2)N沟道晶体管的主体端子被连接至低于电路负电压的基准电压。
仍然参照图2，电路系统200还可以包括另一个电路240，该电路240在比单层更高的电源下工作。如图所示，电路240是存储器电路，但是许多其他类型的功能可以由电路240形成。存储器电路240具有分别连接至轨道233、231的端子246、247。
图3显示了多层电路系统350的示例实施方式，该多层电路350具有串联连接的三个单独的层或电路351、352、353。在这点上，上电路351、中间电路352和下电路353在本文中也可以分别被称为上层351、中间层352和下层353。多层电路系统350由电源366供电，电源366具有连接至上轨道380和下轨道382的端子354、355。在工作中，电源366产生跨端子354、355的电压。
电路351-353与可选的电压调节器367一样悬挂在轨道380上，该电压调节器367在中间轨道356、357上产生中间电压。提供给中间轨道356、357的电压的大小或电平可以基于电压调节器367中的预定义设置来确定或者可以基于提供给电压调节器的电路351-353的信号活动来确定。信号活动通常来自集成电路内，但是也可能来自诸如计算机或其他处理设备之类的外部源。在所示实施例中，电压调节器367由于电路351-353的电流变化而调整轨道356、357上的电压。在一个实施例中，轨道380、356、357上的电压分别是3v、2V和1V。
电压调节器367还可以使用传输晶体管368、370、372使电路351-353中的一个或多个断电。传输晶体管363连接至轨道356、380和电压调节器367，有效地与上电路351并联。传输晶体管370、372类似地连接至电路352、353。通常，传输晶体管368、370、372由来自电压调节器367的模拟信号控制，以调整穿过其中的电流，如下面更详细描述的。
晶体管368、370、372中的每个也可用作开关。持续“导通”的传输晶体管368、370、372有效地在相应的轨道(例如，传输晶体管368的轨道356、380)之间产生短路。结果，传输晶体管368将使电路351断电。在一些情况下，关闭单个电路351-353可能是有益的。例如，关闭单个电路351可以允许电路352、353在更高的电压下工作，这可以提高它们的工作速度。也就是说，先前已经分配给电路351的电压可以改为在电路352、353之间分配，从而允许这些电路使用更大的电压工作。关闭单个电路351-353也可以降低整体功耗，或者允许在更高的电压下运行以减少泄漏电流。
电压调节器367基于流经电路351-353的电流I1、I2和I3调节电压轨道356、357上的电压。电压调节器367感测356、357上的电压，以平衡或改变电流I1、I2和I3。在这点上，作为调节过程的一部分，传输晶体管368、370和372传递对应于电流I1、I2和I3中的两个之间的差的电流。例如，对于给定的时间间隔，当I1(即，通过电路351的电流)大于I2和I3时，电压调节器367传送通过传输晶体管370的电流(I1-I2)和通过传输晶体管372的电流(I1-I3)。由于这种电流平衡，电路351-353耗散的功率可以基本相同，因此跨每个电路351-333的电压足够稳定。
如前所述，电压调节器367可在电压范围内调整电压，以平衡通过每个电路351-353的电流I1、I2和I3。电压调节器367也可以调整以利用自适应电压缩放(AVS)技术。在这方面，电路能够工作的速度可以取决于其供电电压。AVS技术可以利用这种关系，并且将供电电压控制为等于电路以预定义速度操作所需的最小电压(和功率)。例如，电路供电电压的增加会导致电路操作速度的增加。这些增加对电路的功耗有影响。示例AVS技术包括闭环动态功率最小化过程，该过程调整供应到电路的电压以匹配所述电路在操作期间的最小所需功耗。
电路的操作速度或性能以及电路的功耗也可使用动态频率缩放进行动态控制。动态频率缩放改变电路的输入时钟频率，这可以使用诸如可以与电压调节器367集成的微处理器之类的处理设备来控制。使用AVS，可以相应地调节电路的供电电压；例如，当在较低频率下操作时，可以降低供电电压以减少功耗。AVS技术和动态频率缩放的这种结合可被称为动态电压和频率缩放(DVFS)。
在一些实施方式中，代替传输晶体管368、370、372，电路系统350可包括数字逻辑门或其他调节电压的组件。例如，数字逻辑门可以被控制来转储电流，以便平衡或改变跨多层电路系统350的电压。这样的电路可以被称为“电流转储电路”或简称为“转储电路”。在一些实施方式中，这些数字逻辑门可以被集成到电路351-353中。以这种方式分配数字逻辑门可以增加电路系统中的电容，可以减少调节该电路电压所需的门的数量，并且可以减少电路系统中的泄漏电流。转储电路也可以提供有用的功能。例如，转储电路可以是真随机数发生器(TRNG)。TRNG可以使用物理过程生成随机数，这可以受益于对其的不同输入。
仍参照图3，多层电路系统350包括悬挂在轨道357、380之间的示例电平移位器电路358。电平移位器电路358可以被用于将信号电压电平向上移位，使得来自电路352的信号360可以经由信号359传送到电路351。在不同的实施例中，电平移位器可以被用于将信号电压从电路351向下移位至电路352。
在一些实施方式中，多层电路350还包括诸如与电路351-353通信的电路361、364之类的一个或多个电路。例如，电路361连接至电路352，电路364连接至电路353。电路361悬挂在轨道380上，但是电路364具有以其他方式连接的正电源端子369。这种类型的电路的示例包括存储器(例如，RAM或闪存非易失性存储器)等。在这个示例中，电路364被配置为在端子369处使用比电路353更高的正供电电压。在这个示例中，对于从层352传递到电路361的信号，不需要电平移位器，因为它们的电压阈值是兼容的。
通过动态地改变中间供电轨道356、357的电压，可有利地避免电平移位器。例如，如果电压源366在380上提供3V电源，而电路354由一些1.5V电源369供电，则电路364和层353之间的信号电压电平将不兼容。然而，如果由于传输晶体管368使轨道380和356短路而使层351断电，那么轨道357上的供电电压将是1.5V而不是1V，因此电路364和层353之间的信号电压电平将会对齐。
多层电路系统350中还包括连接在轨道380、356、357、382之间的电容器374-376。电容器374-376或寄生电容器可以如图所示配置，以消除或减少电压瞬变，并保持各种电压轨道之间的电压差。简而言之，电容器374-376是去耦电容，以消除轨道380、356、357上的供电电压的波动。
多层电路系统350的优点包括提高能效和/或降低实施成本。例如，在多层电路系统350中，电压源366可以是电池，以提供最大电压VBAT。三个电路351-353在Vcc＝VBAT/3的电压下操作，从而使电流I1、I2、I3流过电路351-353。总功耗为VBAT*max(I1,I2,I3)，其中电压调节更简单且更容易集成。相反，使用线性调节器来产生Vcc的现有技术电路将消耗VBAT*(I1+I2+I3)的功率。使用DC-DC转换器的现有技术电路将消耗VCC*(I1+I2+I3)/η的功率，其中η<1，并且将要求相当多的额外电路系统，诸如大电感器或电容器，其将难以集成到集成电路中。
图5显示了另一种多层电路系统500，其仅具有连接在轨道520、522之间的上电路503和下电路504。电路503、504由电压源501供电。两个电路503、504都连接至中间轨道521。可选的第一转储电路505与电路503并联连接，而第二可选的转储电路506与电路504并联连接。每个转储电路505、506可以被集成到各自的电路503、504中。
电压调节器502具有连接至转储电路505、506的连接件517、518，以向其提供控制信号，从而调节中间轨道521上的电压。电压调节器502包括低电流电压梯(voltageladder)507-509，以在连接件510、511上为比较器512、513产生电压。电压梯507-509可以使用电阻器或其他合适的有源或无源器件来实施。比较器512、513将中间轨道521上的电压与梯507-509的输出进行比较，以控制连接件517、518上的输出信号。结果，将会有两个转储电路505、506都被禁用的时段，在这种情况下，电压调节器502将暂时接近100％有效，但是可能经由电阻器泄漏。
在一个实施例中，电压调节器502在一范围内调节电压，而不是试图保持精确的目标值。通过调节连接件517、518上的输出信号，保持跨轨道520、521的电压和跨轨道521、522的电压，以控制有多少电流流过转储电路505、506。因为在电路电压和消耗的电路电流之间存在关系，这种调整将平衡每个电路503、504消耗的电流。将电流转储到其他电路中的需求将会减少。将存在电路505和电路506都不转储电流的时段，从而节省功率。跨电路503、504的电压和通过电路503、504的电流之间的关系较弱，但是连接件517、518上的电压可以通过转储电路505、506来控制跨电路503、504的电压。
如果与自适应电压缩放技术相结合，可以非常有利地使用电压调节，在自适应电压缩放技术中，增加电路的供电电压将增加操作频率，并对相应的功耗产生较大影响。
假定执行这种功能的可用能量是可变的，则转储电路505、506可以执行有用的功能。在一个实施例中，第一转储电路505是数字环形振荡器。环形振荡器内可包括附加的组件，以便在环形振荡器被启用时减少耗用电流的变化。在小型环形振荡器中，接通输出信号517可能只会导致少量电流通过电路505，不足以抵消调节轨道521上的电压所需的差异。因此，更多电流消耗组件可以被添加到电路505中，包括寄生电容516。
电路505的一个示例性用途是数字控制电流转储，以调节电源。振荡器输出将不会被使用。可以想象的是，振荡器输出可以被使用，其中一些高变(highly-variable)频率的时钟可以被使用(例如，保持唤醒时钟)。例如，它可以被用作TRNG的源时钟。
在一些实施方式中，转储电路505被集成到上电路503中。第二转储电路506可以是TRNG。电路505、506可以是任何种类的不同功能电路，甚至可以是相同的。电容器516是有意增加电路功耗的寄生电容。
现在参照图8，所示电路900具有线性电压调节器901，该线性电压调节器901感测线路908并调整输出连接件909，以修改到传输晶体管904的电流，从而具有用于电路902的线路908上的恒定电压。在904中耗散的功率被浪费了。原则上，电压调节可以“颠倒”进行：线路910代替输出连接件909；晶体管905代替晶体管904；以及层903代替层902。本主题技术将“正常”和“颠倒”电路放在一起，如图所示，并推广到2个以上的层。
此外，还有许多额外的由电路900产生的可能性。晶体管904中耗散的一些被浪费的功率现在反而被耗散在进行有用工作的层903中。被耗散在晶体管905中的一些功率现在反而被耗散在进行有用工作的层902中。因此，与使用现有技术相比，浪费的总功率更少。在另一个实施例中，电压调节器901可以与晶体管904、905集成在一起。
本文所述技术可用于各种类型的电路。例如，该技术优选地被用于在层之间具有最小连接性的电路中，这可以减少对电平移位器的需求或所需的电平移位器的数量。这些电路的示例包括但不限于三模冗余(TMR)电路、双核锁步(dual-core lock-step，DCLS)电路以及在多个处理设备之间共享处理的集群计算系统。
本主题技术特别适用于功耗非常低的情况，并且人们希望在电压调节效率成为重要因素的情况下使功耗更低。胎压监测传感器系统是这样的示例，其包括一个或多个胎压传感器，这些传感器检测一个或多个轮胎的充气电平，并与中央集线器无线通信。例如，胎压监测系统可以在轮胎充气不足时警告用户。在示例中，胎压监测传感器可以是电池供电的ASIC，因此，为了延长电池寿命，降低胎压监测系统的功耗可能是有利的。本文描述的技术可以被用于降低胎压监测传感器的功耗。例如，胎压监测传感器中的电路系统可以被配置为具有电压调节器的多层电路，以控制本文描述的各个层的功耗。
本文所述的技术还可减小整体电路尺寸，并减小对用于产生额外电压以操作组件的电路系统的需求。例如，电压调节技术可以消除对附加的电压转换器或其他电路的需求。此外，本文描述的电压调节也可以被用于适应此类组件的电压要求。
与配置或控制本文所述电路系统相关联的动作可由一个或多个可编程处理器实施，该可编程处理器执行一个或多个计算机程序，以控制本文所述的全部或部分操作。该电路系统可以由诸如FPGA(现场可编程门阵列)和/或ASIC(专用集成电路)之类的专用逻辑电路系统来配置或控制。
适于执行计算机程序的处理器包括例如通用微处理器和专用微处理器，以及任何类型的数字计算机的任何一个或多个处理器。通常，处理器将从只读存储区或随机存取存储区或两者接收指令和数据。计算机的元件包括一个或多个被用于执行指令的处理器和一个或多个被用于存储指令和数据的存储区域设备。通常，计算机还将包括一个或多个机器可读存储介质(诸如用于存储数据的大容量存储设备(诸如磁盘、磁光盘或光盘))，或者可操作地耦合到一个或多个机器可读存储介质，以从一个或多个机器可读存储介质接收数据，或者向一个或多个机器可读存储介质传送数据，或者两者兼而有之。适用于体现计算机程序指令和数据的非暂时性机器可读存储介质包括所有形式的非易失性存储区域，例如包括半导体存储区域设备，诸如EPROM(可擦除可编程只读存储器)、EEPROM(电可擦除可编程只读存储器)和闪存存储区域设备；磁盘，诸如内部硬盘或可移动磁盘；磁光盘；以及CD-ROM(光盘只读存储器)和DVD-ROM(数字通用磁盘只读存储器)。
本文所用的任何“电气连接”可包括直接物理连接或间接连接，其包括有线或无线的介于中间的组件，但仍允许电信号(包括无线信号)在连接组件之间流动。除非另有说明，否则本文提及的涉及电信号流过的电路系统的任何“连接”为电气连接且不一定是直接的物理连接，而不管词语“电气”是否被用于修饰“连接”。
本文所述不同实施方式的元件可以被可组合以形成上文未具体阐述的其他实施方式。元件可以从本文描述的结构中省去，而不会不利地影响它们的操作。此外，各种单独的元件可以被组合成一个或多个单独的元件来执行本文描述的功能。

Claims (25)

1.一种电路系统，包括：
第一电路，所述第一电路包括第一正电源端子和第一负电源端子；
第二电路，所述第二电路包括第二电压正电源端子和第二负电源端子，其中所述第一负电源端子被电连接至第二正电源端子；以及
电压源，所述电压源包括第一端子和第二端子，所述第一端子与所述第一正电源端子电连接，所述第二端子与所述第二负电源端子电连接，所述电压源被配置为提供跨所述第一端子和所述第二端子的电压。
2.根据权利要求1所述的电路系统，还包括电压调节器，所述电压调节器被配置为控制所述第一电路和所述第二电路之间的中间电压，所述中间电压被电连接至所述第一负电源端子和所述第二正电源端子。
3.根据权利要求2所述的电路系统，其中，所述电压调节器被配置为通过控制流入所述第一电路和所述第二电路的电流来控制所述中间电压。
4.根据权利要求2所述的电路系统，其中，所述电压调节器被配置为通过对一个或多个晶体管进行门控来影响流入所述第一电路和所述第二电路的电流，从而控制所述中间电压。
5.根据权利要求2所述的电路系统，其中，所述电压调节器被配置为通过控制电流转储电路来影响流入所述第一电路和所述第二电路的电流，从而控制所述中间电压。
6.根据权利要求1所述的电路系统，还包括第三电路，所述第三电路包括第三正电源端子和第三负电源端子，其中所述第二负电源端子被连接至所述第三正电源端子，并且其中所述第二端子与所述第二第三负电源端子串联连接。
7.根据权利要求1所述的电路系统，其中，所述第一电路或所述第二电路中的至少一个包括互补金属氧化物半导体(CMOS)电路，任意CMOS电路具有一个或多个主体端子，所述一个或多个主体端子被连接至超过所述电路的正电源端子的电压或者小于所述电路的负电源端子的电压的电压。
8.一种电路系统，包括：
第一电路，所述第一电路包括第一正电源端子和第一负电源端子，所述第一电路被配置为使用第一电压进行操作；
第二电路，所述第二电路包括第二正电源端子和第二负电源端子，其中所述第一负电源端子被连接至所述第二正电源端子，并且所述第二电路被配置为使用第二电压进行操作；
电压调节器，所述电压调节器被配置为通过平衡所述第一电路和所述第二电路之间的电流来调节所述第一电压和所述第二电压；以及
电压源，所述电压源包括第一端子和第二端子，所述第一端子与所述第一正电源端子电连接，所述第二端子与所述第二负电源端子电连接，所述电压源被配置为提供跨所述第一端子和所述第二端子的电压。
9.根据权利要求8所述的电路系统，还包括第三电路，所述第三电路包括第三正电源端子和第三负电源端子，其中所述第二负电源端子被连接至所述第三正电源端子，并且其中所述第二电压源端子与所述第三负电源端子连接，而不是与所述第二负电源端子连接。
10.根据权利要求8所述的电路系统，其中，所述电压调节器被配置为实现自适应电压缩放(AVS)以调节所述第一电压和所述第二电压，其中AVS包括闭环动态功率最小化过程，所述闭环动态功率最小化过程调整所述第一电压或所述第二电压中的至少一个，以匹配最小所需电路功耗。
11.一种多层电路装置，包括：
第一层，所述第一层具有负电源端子；
第二层，所述第二层具有被连接至所述负电源端子的正电源端子；以及
单个电源，所述单个电源用于向所述第一层和所述第二层提供电压，其中所述电压高于所述第一层或所述第二层中的至少一个所需的电压。
12.根据权利要求11所述的多层电路装置，还包括将所述正电源端子连接至所述负电源端子的轨道，其中所述第一层和所述第二层具有相似的面积和激活性，以用于均衡每个层的电源阻抗，从而均衡每个层的电压。
13.根据权利要求11所述的多层电路装置，还包括被连接在所述单个电源和所述层之间的电压调节器电路，以动态地调整所述正电源端子上的中间电压，从而降低总功耗。
14.多个电路，包括：
第一电路的正电源端子，其被电连接至第二电路的负电源端子，并且如此重复直到最后一个电路，其中，功率被施加在所述最后一个电路的正电源端子和所述第一电路的负电源端子上。
15.根据权利要求14所述的电路，其中，所述电路中的至少一个包括互补金属氧化物半导体(CMOS)电路，CMOS电路包括PMOS晶体管，所述PMOS晶体管具有被电连接至第一电压的主体端子，所述第一电压超过所述电路的正电源端子上的第二电压。
16.根据权利要求14所述的电路，其中，所述电路中的至少一个包括互补金属氧化物半导体(CMOS)电路，CMOS电路包括NMOS晶体管，所述NMOS晶体管具有被电连接至第一电压的主体端子，所述第一电压小于所述电路的负电源端子的第二电压。
17.根据权利要求14所述的电路，还包括电压调节器，所述电压调节器被配置为将被电连接至第一电路的正电源端子和所述第二电路的负电源端子二者的中间电源的电压保持在为所述电路中的至少一个的满意操作而定义的限度内。
18.根据权利要求17所述的电路，其中，为满意操作而定义的限度被设置得尽可能宽，以便使在电压调节中浪费的功率最小化。
19.根据权利要求17所述的电路，其中，所述电压调节器被配置为将中间电源的电压调节到特定电压，以便将所述电路中的至少一个的供电电压固定到动态功耗、泄漏功率和操作速度的期望组合的最佳值。
20.根据权利要求17所述的电路，其中，所述电压调节器被配置为控制中间电源的电压，使得电路被关断。
21.根据权利要求17所述的电路，其中，所述电压调节器使用电路而不是传输晶体管来转储电流，以便调节一个或多个供电电压。
22.根据权利要求21所述的电路，其中，所述电路执行除了为了调节电压而转储电流之外的有用功能。
23.根据权利要求17所述的电路，其中，第一中间电源和第二中间电源仅通过转储电路进行电连接，以便能够独立于被电连接至所述第二中间电源的电路的电压而调节被电连接至所述第一中间电源的电路的电压。
24.根据权利要求17所述的电路，其中，所述电压调节器被配置为控制第一电路的正供电电压或第一电路的负供电电压，以便将所述第一电路的逻辑电平与第二电路的逻辑电平对齐，使得针对从所述第一电路传递到所述第二电路的信号，而不需要电平移位器。
25.根据权利要求17所述的电路，其中，所述电压调节器被配置为控制第一电路的正供电电压或第一电路的负供电电压，以便将所述第一电路的逻辑电平与第二电路的逻辑电平对齐，使得针对从所述第二电路传递到所述第一电路的信号，而不需要电平移位器。
CN202180034882.1A 2020-05-13 2021-05-06 具有共轨的多层电路 Pending CN115552349A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/930,817 US11429129B2 (en) 2020-05-13 2020-05-13 Multi-deck circuits with common rails
US15/930,817 2020-05-13
PCT/US2021/031191 WO2021231189A1 (en) 2020-05-13 2021-05-06 Multi-deck circuits with common rails

Publications (1)

Publication Number Publication Date
CN115552349A true CN115552349A (zh) 2022-12-30

Family

ID=78512317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180034882.1A Pending CN115552349A (zh) 2020-05-13 2021-05-06 具有共轨的多层电路

Country Status (4)

Country Link
US (1) US11429129B2 (zh)
EP (1) EP4150429A4 (zh)
CN (1) CN115552349A (zh)
WO (1) WO2021231189A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8305056B2 (en) 2008-12-09 2012-11-06 Qualcomm Incorporated Low drop-out voltage regulator with wide bandwidth power supply rejection ratio
US9117507B2 (en) 2010-08-09 2015-08-25 Freescale Semiconductor, Inc. Multistage voltage regulator circuit
US20140239719A1 (en) 2011-12-09 2014-08-28 Intel Corporation Switched capacitor based multiple output fixed ratio converter
EP2798884A4 (en) 2011-12-27 2015-09-09 Intel Corp MULTIMODAL VOLTAGE CONTROL WITH FEEDBACK
US8878387B1 (en) * 2013-05-16 2014-11-04 Micrel, Inc. Multi-level stack voltage system for integrated circuits
US11095216B2 (en) * 2014-05-30 2021-08-17 Qualcomm Incorporated On-chip dual-supply multi-mode CMOS regulators
US10262985B2 (en) * 2016-05-10 2019-04-16 Perceptia Ip Pty Ltd Circuits and methods for lowering leakage in ultra-low-power MOS integrated circuits
JP6494673B2 (ja) 2017-02-13 2019-04-03 三菱電機株式会社 負荷駆動用の集積回路装置

Also Published As

Publication number Publication date
WO2021231189A1 (en) 2021-11-18
US20210356980A1 (en) 2021-11-18
US11429129B2 (en) 2022-08-30
EP4150429A1 (en) 2023-03-22
EP4150429A4 (en) 2024-05-29

Similar Documents

Publication Publication Date Title
JP5840164B2 (ja) 統合アプリケーション用のｌｄｏレギュレータ
EP3132327B1 (en) Switchable decoupling capacitors
EP2540097B1 (en) Hearing aid with adaptive bulk biasing power management
EP2897271B1 (en) Power converter system and method of operating thereof
US9964986B2 (en) Apparatus for power regulator with multiple inputs and associated methods
US20070132436A1 (en) Mcu with on-chip boost converter controller
US8284581B2 (en) Active rectifier and method for energy harvesting power management circuit
EP3904999A1 (en) Parallel low dropout regulator
US9606558B2 (en) Lower power switching linear regulator
KR20170035310A (ko) 멀티-파워와 게인-부스팅 기술을 이용하는 전압 레귤레이터와 이를 포함하는 모바일 장치들
US5955870A (en) Multi-mode low power voltage regulator
US20120062197A1 (en) Electronic device and method for discrete load adaptive voltage regulation
CN101727957B (zh) 电路、应用以及运行电路的方法
CN115552349A (zh) 具有共轨的多层电路
US6150804A (en) Voltage regulator
US8581560B2 (en) Voltage regulator circuit for generating a supply voltage in different modes
US9025408B2 (en) Semiconductor integrated circuit and information processing apparatus
US6803805B2 (en) Distributed DC voltage generator for system on chip
JP2003330550A (ja) 定電圧電源回路
US9525341B2 (en) Ladder-based high speed switch regulator
Lüders et al. Fully-integrated LDO voltage regulator for digital circuits
JP2021022067A (ja) 集積回路装置
US10153639B2 (en) Power-domain current balance
US7453384B2 (en) Digital to analog converter (DAC) circuit with extended operation range
JP2023148662A (ja) 半導体集積回路、電源管理回路および電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination