CN101110257A - 一种负电压产生器 - Google Patents

一种负电压产生器 Download PDF

Info

Publication number
CN101110257A
CN101110257A CNA2007100868457A CN200710086845A CN101110257A CN 101110257 A CN101110257 A CN 101110257A CN A2007100868457 A CNA2007100868457 A CN A2007100868457A CN 200710086845 A CN200710086845 A CN 200710086845A CN 101110257 A CN101110257 A CN 101110257A
Authority
CN
China
Prior art keywords
negative voltage
output
voltage
negative
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100868457A
Other languages
English (en)
Other versions
CN100565695C (zh
Inventor
许人寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Etron Technology Inc
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Publication of CN101110257A publication Critical patent/CN101110257A/zh
Application granted granted Critical
Publication of CN100565695C publication Critical patent/CN100565695C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073Charge pumps of the Schenkel-type

Abstract

本发明为一种负电压产生器,包含一电流映像单元、一控制单元、一第一电阻、以及一开关单元。电流映像单元接收一第一正电压源的第一正电压与一第二正电压源的第二正电压,且根据一正参考电压与第二正电压来决定如何产生一第一输出电流与一第二输出电流。控制单元接收第二输出电流,并根据一负电压源产生的负电压的电压变动量来产生一控制信号。第一电阻连接在第二正电压源与一第一输出节点之间。开关单元连接在第一输出节点与负电压源之间,且根据控制信号来决定开关单元的导通状态,以固定流过所述的开关单元的电流、并通过所述的第一输出节点产生一具有固定电压位准的第一输出负电压。

Description

一种负电压产生器
技术领域
本发明涉及的是一种负电压产生器,特别涉及的是一种可产生稳定负电压的负电压产生器。
背景技术
在内存的设计中,一般是利用负电压产生器中的电荷泵电路(charge pumpcircuit)来提供各种不同大小的负电压给内存的特定组件,例如提供给内存中的字符线(word line)。
图1A是显示一现有负电压产生器(negative voltage generator)10。所述的负电压产生器10包含一位准侦测器(level detector)11、一环震荡器(ring oscillator)12、一电荷泵(charge pump)13。而所述的位准侦测器11包含一运算放大器OP1、两个电阻R1与R2、一PMOS晶体管MP1、一NMOS晶体管MN1、两个反相器(inverter)Inv1与Inv2。所述的负电压产生器10是利用电荷泵13来产生一负电压VBB。而负电压产生器10还利用位准侦测器11来侦测所述的负电压VBB可能的变动量(variation),并根据侦测结果产生控制信号envbb输出至环震荡器12与电荷泵13、以将负电压VBB准确地维持在预设的电压位准。
以下举例说明负电压产生器10的运作方式。请参考地图1A,在此假设R1=10KΩ、R2=30KΩ、校准电压(regulated voltage)VCC为1.2V、预设负电压VBB为-0.6V、参考电压refvbb为0.75V、以及由于NMOS晶体管MN1的栅极被偏压,因此可将晶体管MN1视为一电流源负载(current source load)。
首先,假设电荷泵13所输出的负电压VBB发生变动由-0.6V变为-0.65V,而由于位准侦测器11的电阻R2等于三倍R1,所以经过分压后节点n1将产生一0.7375v的电压Vn1。接着,运算放大器OP1比较参考电压refvbb与电压Vn1大小,由于参考电压refvbb=0.75V大于Vn1=0.7375V,因此运算放大器OP1输出一具有高电压位准的电压信号。此时PMOS晶体管MP1截止(turnoff),所以节点n2的电压变为一低电压位准,进而产生一低电压位准0的驱动信号envbb。之后,此低电压位准0的驱动信号envbb通过两个反相器Inv1、Inv2传送给环震荡器12与电荷泵13,以将电荷泵13禁能而减少其输出负电压VBB的大小,使负电压VBB由-0.65V回复至原来预设的-0.6V。相反地,假设负电压VBB的大小由-0.6V变动至-0.5V时,位准侦测器11会产生一具有高电压位准1的驱动信号envbb来将电荷泵13致能,以增加电荷泵13的输出负电压VBB的大小,使负电压VBB由-0.5V回复至原来预设的-0.6V。如此平衡机制,则可达成固定负电压VBB位准的功效。
然而,负电压产生器10在运作时常会发生下列问题:
一、位准侦测器11在侦测负电压VBB时,其侦测的敏感度不佳。例如,当负电压VBB由-0.6V变动至-0.65V时,负电压VBB的电压变动量Δvbb=|0.6-(-0.65)|=0.05V,则在节点n1的电压Vn1=0.75V将变化为0.7375V。因此,在节点n1上的变动量即为1/4(Δvbb)=0.0125V。所以,位准侦测器11的感测能力仅能反应出负电压VBB变动量Δvbb的四分之一倍。由此结果可知,一般负电压产生器10的感测能力都不佳。
二、负电压产生器10调整负电压VBB的程序过在复杂,导致响应的时间过长。所述的调整负电压VBB位准的程序至少须经过下列步骤:
1.由节点n1感测负电压VBB、运算放大器OP1比较参考电压refvbb与负电压VBB的大小
2.产生具有高电压位准1或0的驱动信号envbb,且将驱动信号envbb传输至环震荡器12与电荷泵13。
3.电荷泵13根据环震荡器12输出的震荡讯号与驱动信号envbb来调整负电压VBB的位准。
因此,整个信号的传输回路过在复杂,将造成信号响应的延迟。
综上所述,上述现有负电压产生器10设计的缺陷最终将导致电荷泵13输出负电压VBB的位准无法稳定,维持在一预设固定的电压位准上、而在其波形上产生涟波(ripple),如图1 B所示。所述的图中,标记envbb是表示由反相器Inv1与Inv2所产生的驱动信号、Ivbb是电荷泵13根据envbb所产生的驱动电流、VBB是实际上电荷泵13所产生的具有涟波的负电压、以及VBBt是理想的输出目标负电压。电荷泵13在接收到高电压位准1的信号envbb后,其根据驱动电流Ivbb以数字的方式调整负电压VBB的位准。由图中可清楚知晓,涟波的发生将导致负电压VBB的波形无法稳定。一般涟波的振幅大约为几十毫伏(minivolt),对于较早期的内存设计影响不大,因为早期的内存所需要的负电压值大约为-1或-1.5伏特。但是由于内存的精密度、与准确度逐渐提升,因此目前的内存所需的负电压VBB的振幅仅为几百毫伏(mini volt),因此涟波的产生将对负电压VBB的准确性造成相当大的影响。
此外,由于目前的内存常需要各种不同大小的负电压值,例如-0.2V、-0.3V、-0.6V、-1.0V...。而每一个不同电压位准的负电压值即需要不同线路设计的电荷泵来产生。因此,如图1C所示,假若内存需要三种不同位准的负电压值-0.2V、-0.3V、-0.6V,则便需要利用三个电荷泵13、13’、13”来产生所述这些电压。但须注意,一般的设计上每个电荷泵的电路均非常庞大且复杂,若依上述电路制造,将导致整体电路的布局面积增加、并造成生产成本的提高。
发明内容
针对上述问题,本发明的目的之一在于,提供一种负电压产生器,而可提供稳定的输出负电压。
根据本发明的一实施例提供了一种负电压产生器。所述的负电压产生器包含一电阻装置、一恒定电流源(constant current source)、以及一负电压降压转换器。所述的电阻装置设置在一第二电压源与一预设负参考电压之间。恒定电流源是产生一流过电阻装置的恒定电流(constant current),且在电阻装置的一端产生一第一输出负电压;其中,第一输出负电压的电压位准是独立的,不受预设负参考电压变动的影响。而负电压降压转换器接收第一输出负电压,且在一第二输出节点产生一第二输出负电压。
再者,本发明的另一实施例提供了另一负电压产生器。所述的负电压产生器包含一第一电流映像单元(current mirror unit)、一第二电流映像单元、以及一负电压降压转换器。
所述的第一电流映像单元接收一第一正电压源(VDD)的第一正电压与一第二正电压源(VSS)的第二正电压,且根据一正参考电压与第二正电压来决定如何产生一第一输出电流与一第二输出电流,其中第一输出电流与第二输出电流是成一比例。
第二电流映像单元包含一控制单元、一第一电阻、以及一开关单元。所述的控制单元接收第二输出电流,并根据一负电压源产生的负电压的电压变动量来产生一控制信号。第一电阻的一端连接第二正电压源、另一端连接一第一输出节点。而开关单元的一端连接第一输出节点、另一端连接负电压源,且根据所述的控制信号来决定所述的开关单元的导通状态(on/offstate),以固定流过所述的开关单元的电流、并通过第一输出节点产生一具有固定电压位准的第一输出负电压。
而负电压降压转换器接收第一输出负电压,并通过一第二输出节点产生一第二输出负电压,且根据所述的第一输出负电压调整所述的第二输出负电压的大小。如此,可得到一稳定的第二输出负电压。
本发明的负电压产生器是利用上述控制单元产生一控制信号,所述的控制信号是锁定电荷泵的负电压、并追踪所述的负电压涟波的电压位准变动。因此,当负电压的电压位准变动时,开关单元即可根据控制信号来适当调整其电流通道大小,使开关单元电流通路上的电流保持恒定,而产生一电压恒定的输出负电压。再者,本发明的一实施例还另外增加一负电压降压转换器来增强信号对高功率装置的驱动能力,且也可避免不稳定的输出负电压产生。
附图说明
图1A是显示一种现有负电压产生器的示意图;
图1B是显示第1A图的负电压产生器运作时的波形图;
图1C是显示利用三个第1A图的负电压产生器产生三种不同负电压的示意图;
图2A是显示本发明一实施例的负电压产生器的示意图;
图2B是显示本发明一实施例的电压镜电路的示意图;
图2C是显示第2B图的电压镜电路运作时的波形图;
图2D是显示本发明一实施例的负电压降压转换器与反冲单元的示意图;
图3是显示本发明的另一实施例的负电压产生器的示意图;
图4A是显示本发明的负电压产生器产生三种不同负电压的一实施例;
图4B是显示本发明的负电压产生器产生三种不同负电压的另一实施例;
图5A是显示本发明的负电压产生器产生三种不同负电压的另一实施例;
图5B是显示本发明的负电压产生器产生三种不同负电压的另一实施例。
附图标记说明:10、20、20’、20”-负电压产生器;11、11’、11”-位准侦测器;12、12’、12”-环震荡器;13、13’、13”-电荷泵;Inv1、Inv2-反相器;21、21’、21”-电压镜电路;22、22’、22”-负电压降压转换器;23、23’、23”-反冲单元;211、212-电流映像单元;OP1、OP2-运算放大器;212a-控制单元;212b-开关单元;MP1、MP2、MN1、MN2、MN3-晶体管;R1、R2、R3、R4-电阻。
具体实施方式
以下结合附图,对本发明上述的和另外的技术特征和优点作更详细的说明。
图2A是显示本发明一实施例的一种负电压产生器20。所述的负电压产生器20包含一电压镜电路(voltage mirror circuit)21、一负电压降压转换器(negativevo1tage down converter)22、以及一反冲单元23。所述的负电压产生器20是接收一电荷泵13的负电压VENG,并根据一正参考电压(positive reference voltage)ref_p来产生一稳定的输出负电压VBB。
请参考图2B,所述的电压镜电路21是接收电荷泵13的负电压VENG,并根据正参考电压ref_p来产生一稳定且固定大小的第一输出负电压ref_no1、或由图中的电阻R1处设置抽头(tap)以拉出各种不同位准的第二输出负电压ref_no2。
所述的电压镜电路21包含一第一电流映像单元(current mirror unit)211与一第二电流映像单元212。所述的第一电流映像单元211是接收一第一正电压源VDD的第一正电压(高电压位准)、以及接收一第二正电压源VSS的第二正电压(可为接地位准、或任一稳定的正电压位准)。所述的第一电流映像单元211根据正参考电压ref_p与第二正电压Vss的差值来决定如何产生一第一输出电流I1与一第二输出电流I2。其中,若 ( W L ) MP 1 = ( W L ) MP 2 , 则第一输出电流I1将等于第二输出电流I2。
第一电流映像单元211可利用图2B的电流镜电路、或其它具有相同功能的电路来实施。以图2B为例,第一电流映像单元211包含一运算放大器OP1、一第一PMOS晶体管MP1、一电阻R3、以及一第二PMOS晶体管MP2。
所述的运算放大器OP1的反向输入端接收正参考电压ref_p。而第一PMOS晶体管MP1的栅极连接运算放大器OP1的输出端,源极连接第一正电压源VDD,以及其漏极连接运算放大器OP1的非反向输入端、并用以产生第一输出电流I1。而晶体管MP1的漏极与运算放大器OP1的非反向输入端的连结处形成一第一节点n1。
电阻R3的一端连接第一节点n1,另一端连接第二正电压源VSS。再者,第二PMOS晶体管MP2的栅极连接运算放大器OP1的输出端、源极连接第一正电压源VDD。而在晶体管MP2的漏极会有一第二输出电流I2流过。
其中,上述第一、第二输出电流I1、I2可由下列方程式求得:
I 1 = V ref _ p R 3 - - - ( 1.1 )
I 2 = ( W L ) MP 2 ( W L ) MP 1 × I 1 = ( W L ) MP 2 ( W L ) MP 1 × V ref _ p R 3 - - - ( 1.2 )
第二电流映像单元212包含一控制单元212a、一电阻R1、以及一开关单元212b。所述的控制单元212a接收第二输出电流I2,并根据电荷泵13产生的电源负电压VENG的位准变动量来产生一控制信号C。而控制单元212a可利用图2B的电路、或其它具有相同功能的电路来实施。以图2B为例,所述的控制单元212a包含一第一NMOS晶体管MN1。所述的第一NMOS晶体管MN1的漏极与闸极连接以形成一第二节点n2、其源极连接电源负电压VENG、且晶体管MN1通过其漏极接收第二输出电流I2。所述的NMOS晶体管MN1通过第二节点n2产生控制信号C。
电阻R1的一端连接第二正电压源VSS、另一端连接第一输出节点no1。开关单元212b的一端连接第一输出节点no1、另一端连接电源负电压VENG,且根据控制单元212a产生的控制信号C来决定所述的开关单元212b的导通状态(on/offstate)。如此的机制,则可将流过开关单元212b第三输出电流I3保持在一固定值,并通过第一输出节点no1产生一固定位准的第一输出负电压ref_no1。当然,若要得到不同大小的负电压值,只须在电阻R1上设置抽头,即可拉出各种不同大小的负电压ref_no2。
其中,第三输出电流I3与第一输出负电压ref_no1可由下列方程式求得:
I 3 = ( W L ) MN 2 ( W L ) MN 1 × I 2 = ( W L ) MN 2 ( W L ) MN 1 × ( W L ) MP 2 ( W L ) MP 1 × V ref _ p R 3 - - - ( 1.3 )
V ref _ no 1 = - I 3 × R 1 = - ( W L ) MN 2 ( W L ) MN 1 × ( W L ) MP 2 ( W L ) MP 1 × V ref _ p R 3 × R 1 - - - ( 1.4 )
以下举例说明为何本发明一实施例的第一输出负电压ref_no1或ref_no2可达到稳定功效的原因。
请参考图2B、图2C,假设正参考电压ref_p=0.6V是由能带参考电路(band gapreference circuit)中拉出的稳定正电压、第一正电压源VDD=3.0V、第二正电压源(接地电压)VSS=0V、电源负电压VENG=-1.0V、以及电阻R1=R3=1KΩ。再者,第一PMOS晶体管MP1与第二PMOS晶体管MP2的特性相同、且第一NMOS晶体管MN1与第二NMOS晶体管MN2的特性相同。
首先,当第一电流映像单元211的运算放大器OP1的反向输入端接收到正参考电压ref_p时,由于其非反向输入端的电压位准为接地,因此参考电压ref_p(0.6V)大于接地电压VSS(=0V),(0.6V>0V)。结果,运算放大器OP1将输出一具有低电压位准的信号来驱动第一、第二PMOS晶体管MP1、MP2使其导通。此时,由于运算放大器OP1的输入阻抗为无穷大,因此其非反向输入端的电压将等于正参考电压ref_p(=0.6V)。结果,第一节点n1等于ref_p=0.6V、且第一输出电流I1=0.6V/1KΩ=0.6mA。而由于运算放大器OP1、第一与第二PMOS晶体管MP1、MP2、以及电阻R3彼此构成一电流镜电路(current mirror circuit),所以第二输出电流I2将等于第一输出电流I1(I2=I1=0.6mA)。
接着,由图2C可知,电荷泵13产生的电源负电压VENG一般会有涟波产生。所以虽然负电压VENG的大小为-1.0V,但实际上其大小是在-0.95V~1.05V之间摆荡,其电压变动量|ΔV|等于0.05V。另一方面,第二电流映像单元212的第一NMOS晶体管MN1(即控制单元212a)的源极接收电源负电压VENG。由于NMOS晶体管MN1的漏极及其栅极连接,因此NMOS晶体管MN1的栅源电压VGS会因为第二输出电流I2(0.6mA)而保持稳定。结果,第二节点n2产生的控制信号C(即图2C中的电压位准Vn2)将随着电源负电压VENG的变动而进行相对应的变化(-0.35V~-0.45V)。而在图2C可知,控制信号C(Vn2)的电压变动量|ΔV|也等于0.05V。
须注意,第二电流映像单元212的第一NMOS晶体管MN1的漏极接收第二输出电流I2,且由于第二电流映像单元212中的第一、第二NMOS晶体管MN1与MN2、以及电阻R1构成一电流镜电路,因此第三输出电流I3将等于第一与第二输出电流I1与I2(I3=I2=I1=0.6mA)。又第二NMOS晶体管MN2(开关单元212b)的源极与第一NMOS晶体管MN1的源极是是连接相同的电源负电压VENG,且第二NMOS晶体管MN2的栅极是接收控制信号C。因此,当电源负电压VENG产生在-0.95V~1.05V间上下摆荡的涟波时,控制信号C的电压位准也在-0.35V~0.45V之间进行等量的变化,且又因为第二NMOS晶体管MN2的栅源电压VGS为恒定(constant),所以流过所述的第二NMOS晶体管MN2的第三输出电流I3也为恒定。
例如当电源负电压VENG由-1.0V变动至-1.02V(变动量|ΔV|=0.02V)时,控制信号C便会进行相应的变化,由-0.4V变动至-0.42V(变动量|ΔV|=0.02V)。在此状态下,流过第二NMOS晶体管MN2的第三输出电流I3将维持在固定值0.6mA。另外,当电源负电压VENG由-1.0V变动至-0.95V(变动量|ΔV|=0.05V)时,控制信号C也会进行相应的变化,由-0.4V变动至-0.35V(变动量|ΔV|=0.05V)。在此状态下,流过第二NMOS晶体管MN2的第三输出电流I3仍会维持在固定值0.6mA。
因此,第三输出电流I3可以持续地保持稳定恒为0.6mA。由此也可推断出,输出节点no1拉出的第一输出负电压ref_no1也会保持在-0.6V(-0.6mAx1KΩ)。另外,若在电阻R1处设置抽头,则可拉出其它大小的稳定负电压。例如,在R1的中间点作抽头,将得到负电压值ref_no2=-0.3V。
综上所述,本发明一实施例的电压镜电路21只要接收一稳定大小的正参考电压ref_p,即可产生一相同大小的稳定输出负电压ref_no1、或其它各种位准的稳定负电压ref_no2。例如,假设正参考电压ref_p=0.9V,则在上述实施例中,即可得到稳定第一输出负电压ref_no1=-0.9V,并且若在电阻R1上设置多个抽头,即可一次得到例如-0.3V、-0.45V、-0.6V......大小的稳定负电压ref_no2。另外,上述第一与第二PMOS晶体管、第一与第二NMOS晶体管、以及电阻R1与R3的参数设定是可依设计者的需求任意改变。当然,所述的些设定改变时电压镜电路21输出的第一输出负电压ref_no1或ref_no2的大小也会改变,但所述的两电压也为稳定的负电压。
再者,由于电压镜电路21所输出的第一输出负电压ref_no1或ref_no2均为弱信号(weak signal),并无法驱动大功率电路。因此,为了达到驱动大功率电路的功效,本发明的一实施例提供了一种负电压降压转换器22,如图2D所示。
请参考图2D,所述的负电压降压转换器22为一种稳压电路(regulator)。负电压降压转换器22是接收电压镜电路21产生的第一输出负电压ref_no1(或ref_no2),并通过第二输出节点no2产生一第二输出负电压VBB。且负电压降压转换器22根据第一输出负电压ref_no1(或ref no2)的电压位准与第二输出负电压VBB,来调整第二输出负电压VBB的大小。
而负电压降压转换器22可利用图2D的电路、或其它具有相同功能的电路来实施。以图2D为例,所述的负电压降压转换器22包含一电阻R4、一运算放大器OP2、以及一开关单元221。本实施例中,开关单元221在此是以一NMOS晶体管MN3来实施。电阻R4的一端连接第二正电压源VSS,且其另一端连接第二输出节点no2。运算放大器OP2的反向输入端接收由电压镜电路21输出的第一输出负电压ref_no1(或ref_no2),而其非反向输入端连接第二输出节点no2。而NMOS晶体管MN3的栅极连接运算放大器OP2的输出端、并形成一输入节点n3,而其漏极连接第二输出节点no2,其源极连接电荷泵13所产生的电源负电压VNEG。
以下参考图2D,举例说明负电压降压转换器22的运作方式。假设电阻R4=1KΩ、电源负电压VENG=1.0V(其涟波的摆荡区间为-0.95~1.05V)、第二正电压源VSS=0V。由图2D可知,第二输出负电压VBB随着电压镜电路21产生的第一输出负电压ref_no1进行相对应的变动。也即在本实施例中,VBB=ref_no1=-0.6V,电流I4=0.6mA。
当电荷泵13的电源负电压VENG产生涟波在-0.95~1.05V之间摆荡时,运算放大器OP2便比较第一输出负电压ref_no1与第二输出节点no2上的第二输出负电压VBB的大小。当第二输出负电压VBB的电压降低时,例如由-0.6V变动至-0.61V,则第一输出负电压ref_no1大于第二输出负电压VBB。因此,第二运算放大器OP2将ref_no1与VBB的差值放大,以产生一对应所述的差值的模拟驱动信号ndrv来截止(turnoff)NMOS晶体管MN3。在此状态下,受到电源负电压VENG降低影响而升高的第四输出电流I4,将会被降低而回复至0.6mA,并保持在0.6mA。
相反地,当第二输出负电压VBB的电压位准提高时,例如由-0.6V变动至-0.5V,则第一输出负电压ref_no1小于第二输出负电压VBB。因此,第二运算放大器OP2将ref_no1与VBB的差值放大产生一对应所述的差值的模拟驱动信号ndrv来导通(turn on)NMOS晶体管MN3。在此状态下,受到电源负电压VENG升高影响而降低的第四输出电流I4,将会被提升而回复至0.6mA,并保持在0.6mA。因此,第四输出电流I4可以持续地恒为0.6mA。
如此,本发明一实施例的负电压降压转换器22配合电压镜电路21即可产生一可驱动大功率装置的稳定负电压VBB,而可解决现有负电压产生器10因电荷泵13产生涟波导致输出的负电压不稳的问题。
其中,图2D所示的第四输出电流I4与第二输出负电压VBB可由下列方程式求得:
I 4 = V ref _ no 1 ( ref _ no 2 ) R 4 - - - ( 1.5 )
VBB = I 4 × R 4
= V ref _ no 1 ( ref _ no 2 ) R 4 × R 4 = V ref _ no 1 ( ref _ no 2 ) - - - ( 1.6 )
再者,在负电压降压转换器22传输负电压时,在运算放大器OP2的反向输入端与非反向输入端之间的讯号传输一般会有几个奈秒的延迟。对于某些系统而言,此种延迟将可能导致设计上的缺陷。因此,本发明的一实施例提供了一种反冲单元(kick unit)23,并利用所述的反冲单元23解决此延迟的问题。
如图2D所示,所述的反冲单元23是连接第二正电压源VSS,且根据一触发信号kickb来导通(turn on)负电压降压转换器22中的NMOS晶体管MN3,以调整上述第二输出负电压VBB的电压位准。其中,所述的触发信号kickb是根据系统需求在预设的时间点产生。所述的反冲单元23可利用图2D的电路、或其它具有相同功能的电路来实施。以图2D为例,反冲单元23包含一PMOS晶体管MP3,所述的PMOS晶体管MP3的栅极接收触发信号kickb,源极连接第二正电压源VSS,且其漏极连接输入节点n3。举例而言,当运算放大器OP2发生传输讯号延迟而导致第二输出负电压VBB瞬间大量降低时,触发信号kickb将使PMOS晶体管MP3导通,且同时增加NMOS晶体管MN3的栅极偏压至第二正电压源VSS(接地位准)。因此,NMOS晶体管MN3的通道便导通(turn on),而瞬间增加第四输出电流I4的电流量,将原本变小的第四输出电流I4变大、回复至原来预设的电压位准。因此,本发明一实施例的反冲单元23可以解决因运算放大器OP2的延迟造成第二输出负电压VBB不稳定的问题。当然,反冲单元23也可在其它状况下触发负电压降压转换器22中的NMOS晶体管MN3。例如,在电荷泵13的电源负电压VENG发生大量的消耗时。
再者,如图3所示,为了提升电压镜电路21的电流匹配效果,可在控制单元212a与第二PMOS晶体管MP2之间设置一电阻R2。因此,在电路中控制单元212a便可通过电阻R2接收第二输出电流I2,以消除晶体管MP1与MP2和MN1与MN2组件偏压(即漏极与源极压差)的不匹配。
本发明一实施例的负电压产生器20输出的负电压是稳定的,且不会受到电荷泵13的影响,而可解决现有技问题、降低电路面积与生产成本。再者,所述的负电压产生器20在运作时,只需要一个电荷泵13来配合,即可一次产生复数个稳定的负电压,不必如现有技术般需要复数个电荷泵13才能产生复数个负电压。例如图4A所示,所述的图中三个负电压产生器20、20’、20”只须接收同一电荷泵13的电源负电压VENG,即可产生三个不同电压位准的稳定第二输出负电压VBB1、VBB2、VBB3。当然,在实务上也可将图4A中三个反冲单元23、23’、23”省略,如图4B所示,以节省电路的成本与面积。
另外,如图5A所示,为了更节省电路的成本与面积,在产生复数个不同大小的稳定第二输出负电压时,本发明也可只利用单一电压镜电路21来接收一电荷泵13的电源负电压VENG,并由电压镜电路21产生复数个第一输出负电压,例如产生三个不同电压位准的第一输出负电压ref_no1、ref_no2、ref_no2’。接着,再配合三个负电压降压转换器22、22’、22”与三个反冲单元23、23’、23”来产生三个不同位准的第二输出负电压VBB1、VBB2、VBB3。当然,为了节省成本与面积,也可再将三个反冲单元23、23’、23”省略,如图5B所示。
以上所述仅为本发明的较佳实施例,对本发明而言仅仅是说明性的,而非限制性的。本专业技术人员理解,在本发明权利要求所限定的精神和范围内可对其进行许多改变,修改,甚至等效,但都将落入本发明的保护范围内。

Claims (26)

1.一种负电压产生器,其特征在于:其包含:
一电流映像单元,是接收一第一正电压源的第一正电压与一第二正电压源的第二正电压,且根据一正参考电压与所述的第二正电压来决定如何产生一第一输出电流与一第二输出电流,其中所述的第一输出电流与所述的第二输出电流是成一比例;
一控制单元,是接收所述的第二输出电流,并根据一负电压源产生的负电压的电压变动量来产生一控制信号;
一第一电阻,其一端连接所述的第二正电压源、另一端连接一第一输出节点;以及
一开关单元,其一端连接所述的第一输出节点、另一端连接所述的负电压源,且根据所述的控制信号来决定所述的开关单元的导通状态,以固定流过所述的开关单元的电流、并通过所述的第一输出节点产生一具有固定电压位准的第一输出负电压。
2.根据权利要求1所述的负电压产生器,其特征在于:前述电流映像单元包含:
一运算放大器,是由其反向输入端接收所述的正参考电压;
一第一晶体管,其栅极连接所述的运算放大器的输出端,源极连接所述的第一正电压源,以及漏极连接所述的运算放大器的非反向输入端、且所述的漏极与所述的非反向输入端连接形成一第一节点;
一第三电阻,其一端连接所述的第一节点,另一端连接所述的第二正电压源;以及
一第二晶体管,其栅极连接所述的运算放大器的输出端,源极连接所述的第一正电压源,以及其漏极是用以产生所述的第二输出电流。
3.根据权利要求1所述的负电压产生器,其特征在于:还包含一负电压降压转换器,所述的负电压降压转换器是接收所述的第一输出负电压,并通过一第二输出节点产生一第二输出负电压,且根据所述的第一输出负电压调整所述的第二输出负电压的大小。
4.根据权利要求3所述的负电压产生器,其特征在于:所述的负电压降压转换器包含:
一电阻,其一端连接所述的第二正电压源,另一端连接所述的第二输出节点;
一运算放大器,是由其反向输入端是接收所述的第一输出负电压,且其非反向输入端连接所述的第二输出节点;以及
一晶体管,其栅极连接所述的运算放大器的输出端、并形成一输入节点,其漏极连接所述的第二输出节点,且其源极连接所述的负电压源。
5.根据权利要求3所述的负电压产生器,其特征在于:还包含一反冲单元,所述的反冲单元是连接所述的第二正电压源,且根据一触发信号来驱动所述的负电压降压转换器,以调整所述的第二输出负电压的电压位准。
6.根据权利要求1所述的负电压产生器,其特征在于:所述的控制单元包含一第一晶体管,所述的第一晶体管的漏极与栅极连接形成一第二节点、其源极连接所述的负电压源、且其漏极接收所述的第二输出电流,以及所述的第一晶体管通过所述的第二节点产生所述的控制信号。
7.根据权利要求6所述的负电压产生器,其特征在于:所述的开关单元包含一第二晶体管,所述的第二晶体管的栅极连接所述的第二节点,漏极连接所述的第一输出节点,以及其源极连接所述的负电压源。
8.根据权利要求1所述的负电压产生器,其特征在于:所述的负电压源是由一电荷泵产生。
9.根据权利要求1所述的负电压产生器,其特征在于:所述的正参考电压为一稳定正电压。
10.根据权利要求1所述的负电压产生器,其特征在于:所述的控制单元是通过一第二电阻接收所述的第二输出电流。
11.一种负电压产生器,其特征在于:包含:
一电流映像单元,是连接一第一电压源与一第二电压源,且根据一预设正参考电压与所述的第二电压源提供的电压位准来产生一第一输出电流与一第二输出电流,其中所述的第一输出电流与所述的第二输出电流是成一比例;
一控制单元,是接收所述的第二输出电流,并根据一预设负参考电压的电压变动量来产生一控制信号;以及
一开关单元,其一端连接所述的第一输出节点、另一端连接所述的控制单元,且根据所述的控制信号来决定所述的开关单元的导通状态,以保持流过所述的开关单元电流的恒定,并在所述的第一输出节点产生一具有固定电压位准的第一输出负电压。
12.根据权利要求11所述的负电压产生器,其特征在于:前述电流映像单元包含:
一运算放大器,是由其反向输入端接收所述的预设正参考电压;
一第一晶体管,其栅极连接所述的运算放大器的输出端,源极连接所述的第一电压源,以及其漏极与所述的运算放大器的非反向输入端连接形成一第一节点;
一第三电阻,其一端连接所述的第一节点,另一端连接所述的第二电压源;以及
一第二晶体管,其闸极连接所述的运算放大器的输出端,源极连接所述的第一电压源,以及所述的第二输出电流流过所述的第二晶体管的漏极。
13.根据权利要求11所述的负电压产生器,其特征在于:还包含一第一电阻,其一端连接所述的第二电压源、另一端连接所述的第一输出节点。
14.根据权利要求11所述的负电压产生器,其特征在于:还包含一负电压降压转换器,所述的负电压降压转换器是根据所述的第一输出负电压在一第二输出节点产生一第二输出负电压,其中所述的第二输出负电压高于所述的第一输出负电压的驱动能力。
15.根据权利要求14所述的负电压产生器,其特征在于:所述的负电压降压转换器包含:
一电阻,其一端连接所述的第二电压源,另一端连接所述的第二输出节点;
一运算放大器,是由其反向输入端接收所述的第一输出负电压,且其非反向输入端连接所述的第二输出节点;以及
一晶体管,其栅极连接所述的运算放大器的输出端,其漏极连接所述的第二输出节点,且其源极连接所述的预设负参考电压。
16.根据权利要求14所述的负电压产生器,其特征在于:还包含一反冲单元,所述的反冲单元是连接所述的第二电压源,且根据一触发信号来驱动所述的负电压降压转换器,以调整所述的第二输出负电压的电压位准。
17.根据权利要求11所述的负电压产生器,其特征在于:所述的控制单元包含一第一晶体管,所述的第一晶体管的漏极及其栅极连接形成一第二节点,其源极连接所述的预设负参考电压,其漏极是接收所述的第二输出电流,以及所述的晶体管通过所述的第二节点产生所述的控制信号。
18.根据权利要求17所述的负电压产生器,其中前述开关单元包含一第二晶体管,所述的第二晶体管的栅极连接所述的第二节点,漏极连接所述的第一输出节点,以及源极连接所述的预设负参考电压。
19.根据权利要求11所述的负电压产生器,其特征在于:所述的预设负参考电压是由一电荷泵产生。
20.根据权利要求11所述的负电压产生器,其特征在于:所述的控制单元是通过一电阻接收所述的第二输出电流。
21.一种负电压产生器,其特征在于:其包含:
一电阻装置,是设置在一第二电压源与一预设负参考电压之间;以及
一恒定电流源,是产生一流过所述的电阻装置的恒定电流,且在所述的电阻装置的一端产生一第一输出负电压;
其中,所述的第一输出负电压的电压位准是独立的,不受所述的预设负参考电压变动的影响。
22.根据权利要求21所述的负电压产生器,其特征在于:还包含一负电压降压转换器,所述的负电压降压转换器接收所述的第一输出负电压,且在一第二输出节点产生一第二输出负电压,其中所述的第二输出负电压高于所述的第一输出负电压的驱动能力。
23.根据权利要求22所述的负电压产生器,其特征在于:还包含一反冲单元,所述的反冲单元连接所述的第二电压源,且根据一触发信号驱动所述的负电压降压转换器,以调整所述的第二输出负电压的电压位准。
24.根据权利要求21所述的负电压产生器,其特征在于:所述的电阻装置还产生复数个第三输出负电压,且每一第三输出负电压是独立在所述的预设负参考电压,不受所述的预设负参考电压的电压变动影响。
25.根据权利要求24所述的负电压产生器,其特征在于:还包含复数个第二负电压降压转换器,且每一第二负电压降压转换器接收所述的第三输出负电压以产生一对应的第四输出负电压,其中所述的第四输出负电压的驱动能力高于其对应的所述的第三输出负电压的驱动能力。
26.根据权利要求25所述的负电压产生器,其特征在于:每一第二负电压降压转换器连接一反冲单元,所述的反冲单元根据一触发信号驱动其对应的所述的第二负电压降压转换器,以调整所述的第二负电压降压转换器产生的第四输出负电压的电压位准。
CNB2007100868457A 2006-07-18 2007-03-14 一种负电压产生器 Active CN100565695C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/488,139 US7479775B2 (en) 2006-07-18 2006-07-18 Negative voltage generator
US11/488,139 2006-07-18

Publications (2)

Publication Number Publication Date
CN101110257A true CN101110257A (zh) 2008-01-23
CN100565695C CN100565695C (zh) 2009-12-02

Family

ID=38970824

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100868457A Active CN100565695C (zh) 2006-07-18 2007-03-14 一种负电压产生器

Country Status (3)

Country Link
US (1) US7479775B2 (zh)
CN (1) CN100565695C (zh)
TW (1) TWI317133B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105159372A (zh) * 2015-08-24 2015-12-16 锐迪科创微电子(北京)有限公司 一种负电压生成电路
WO2016109988A1 (zh) * 2015-01-09 2016-07-14 中国电子科技集团公司第二十四研究所 一种cmos片上直流负电压产生电路
CN107070202A (zh) * 2017-04-19 2017-08-18 中国电子科技集团公司第二十四研究所 具有电压自动调节功能的负电压产生电路
CN107481759A (zh) * 2016-06-08 2017-12-15 中芯国际集成电路制造(上海)有限公司 一种外部双电压输入选择开关电路及电子装置
CN108594925A (zh) * 2014-12-03 2018-09-28 快捷半导体(苏州)有限公司 为多开关电路提供电压的电路和方法
CN109164863A (zh) * 2018-08-28 2019-01-08 上海华虹宏力半导体制造有限公司 Sonos栅端控制电压产生电路
CN112181042A (zh) * 2020-11-16 2021-01-05 江苏万邦微电子有限公司 一种适用于宽电压范围的负电压基准电路
CN112306142A (zh) * 2020-11-16 2021-02-02 江苏万邦微电子有限公司 一种负电压基准电路

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8222954B1 (en) 2009-01-29 2012-07-17 Xilinx, Inc. Method and apparatus for a process, voltage, and temperature variation tolerant semiconductor device
US8058924B1 (en) * 2009-01-29 2011-11-15 Xilinx, Inc. Method and apparatus for a process, voltage, and temperature variation tolerant semiconductor device
US9395733B2 (en) * 2013-08-23 2016-07-19 Macronix International Co., Ltd. Voltage adjusting circuit applied to reference circuit
JP5882397B2 (ja) 2014-06-05 2016-03-09 力晶科技股▲ふん▼有限公司 負基準電圧発生回路及び負基準電圧発生システム
DE102014013032A1 (de) * 2014-09-02 2016-03-03 Infineon Technologies Ag Erzeugung eines Stroms mit umgekehrter Versorgungsspannungsproportionalität
JP6017593B2 (ja) 2015-01-13 2016-11-02 力晶科技股▲ふん▼有限公司 負基準電圧発生システムとその製造方法
JP5911614B1 (ja) 2015-01-19 2016-04-27 力晶科技股▲ふん▼有限公司 負基準電圧発生回路
CN107369471B (zh) * 2016-05-12 2020-09-08 中芯国际集成电路制造(上海)有限公司 存储器及其参考电路的校准方法
US10860044B1 (en) * 2016-12-13 2020-12-08 Xilinx, Inc. Structure and method for a microelectronic device having high and/or low voltage supply
CN110045778B (zh) * 2018-01-16 2020-07-31 智原科技股份有限公司 电压产生装置及其校准方法
JP2020102291A (ja) 2018-12-25 2020-07-02 キオクシア株式会社 半導体装置
CN111725991B (zh) * 2020-06-22 2023-10-27 西安电子科技大学 一种高精度低纹波的负电压产生电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926109A (en) * 1989-06-21 1990-05-15 National Semiconductor Corporation Low dropout voltage regulator with low common current
US6100754A (en) * 1998-08-03 2000-08-08 Advanced Micro Devices, Inc. VT reference voltage for extremely low power supply
KR100571278B1 (ko) * 2004-04-20 2006-04-13 주식회사 하이닉스반도체 전압 상승 컨버터
TWI293828B (en) * 2005-04-28 2008-02-21 Novatek Microelectronics Corp Charge pump

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108594925A (zh) * 2014-12-03 2018-09-28 快捷半导体(苏州)有限公司 为多开关电路提供电压的电路和方法
WO2016109988A1 (zh) * 2015-01-09 2016-07-14 中国电子科技集团公司第二十四研究所 一种cmos片上直流负电压产生电路
CN105159372A (zh) * 2015-08-24 2015-12-16 锐迪科创微电子(北京)有限公司 一种负电压生成电路
CN105159372B (zh) * 2015-08-24 2017-03-22 锐迪科创微电子(北京)有限公司 一种负电压生成电路
CN107481759A (zh) * 2016-06-08 2017-12-15 中芯国际集成电路制造(上海)有限公司 一种外部双电压输入选择开关电路及电子装置
CN107481759B (zh) * 2016-06-08 2020-06-09 中芯国际集成电路制造(上海)有限公司 一种外部双电压输入选择开关电路及电子装置
CN107070202A (zh) * 2017-04-19 2017-08-18 中国电子科技集团公司第二十四研究所 具有电压自动调节功能的负电压产生电路
CN107070202B (zh) * 2017-04-19 2019-06-04 中国电子科技集团公司第二十四研究所 具有电压自动调节功能的负电压产生电路
CN109164863A (zh) * 2018-08-28 2019-01-08 上海华虹宏力半导体制造有限公司 Sonos栅端控制电压产生电路
CN112181042A (zh) * 2020-11-16 2021-01-05 江苏万邦微电子有限公司 一种适用于宽电压范围的负电压基准电路
CN112306142A (zh) * 2020-11-16 2021-02-02 江苏万邦微电子有限公司 一种负电压基准电路

Also Published As

Publication number Publication date
CN100565695C (zh) 2009-12-02
US20080018318A1 (en) 2008-01-24
TWI317133B (en) 2009-11-11
US7479775B2 (en) 2009-01-20
TW200807429A (en) 2008-02-01

Similar Documents

Publication Publication Date Title
CN100565695C (zh) 一种负电压产生器
CN1848019B (zh) 恒压电源电路和测试恒定电压源的方法
US6989659B2 (en) Low dropout voltage regulator using a depletion pass transistor
US7205682B2 (en) Internal power supply circuit
US6828834B2 (en) Power-on management for voltage down-converter
US9030186B2 (en) Bandgap reference circuit and regulator circuit with common amplifier
US8115559B2 (en) Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator
US7375504B2 (en) Reference current generator
KR100792370B1 (ko) 내부전압 발생 장치
US8294449B2 (en) Bandgap reference circuit and method of starting bandgap reference circuit
CN101304169A (zh) 使用带隙基准电压发生电路的不规则电压检测和切断电路
US6084386A (en) Voltage generation circuit capable of supplying stable power supply voltage to load operating in response to timing signal
KR100818105B1 (ko) 내부 전압 발생 회로
CN109656299B (zh) Ldo电路
EP3462274A1 (en) Semiconductor devices for sensing voltages
US10432155B2 (en) Fast startup bias current generator
US20050030000A1 (en) Reference voltage generator circuit
JP2009060439A (ja) 誤差増幅回路およびスイッチング電源回路
KR100904423B1 (ko) 반도체 메모리 소자
EP2656162A2 (en) Active leakage consuming module for ldo regulator
CN100428613C (zh) 具有稳定快速响应和低待机电流的调压器用器件
US6194935B1 (en) Circuit and method for controlling the slew rate of the output of a driver in a push-pull configuration
US20180041171A1 (en) Selectable current limiter circuit
US10382033B2 (en) Stress tolerant power supply voltage detector circuit operable over a wide range of power supply voltages
CN105785101A (zh) 一种高效电感电流检测电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant