CN110274703A - 一种高灵敏度的cmos感温电路及温度传感器 - Google Patents

一种高灵敏度的cmos感温电路及温度传感器 Download PDF

Info

Publication number
CN110274703A
CN110274703A CN201910631170.2A CN201910631170A CN110274703A CN 110274703 A CN110274703 A CN 110274703A CN 201910631170 A CN201910631170 A CN 201910631170A CN 110274703 A CN110274703 A CN 110274703A
Authority
CN
China
Prior art keywords
pmos tube
electrically connected
resistance
circuit
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910631170.2A
Other languages
English (en)
Inventor
何洪楷
郭擎
丁志春
罗轶洲
其他发明人请求不公开姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Xinshiwu Technology Co Ltd
Original Assignee
Guangzhou Xinshiwu Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Xinshiwu Technology Co Ltd filed Critical Guangzhou Xinshiwu Technology Co Ltd
Priority to CN201910631170.2A priority Critical patent/CN110274703A/zh
Publication of CN110274703A publication Critical patent/CN110274703A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K2215/00—Details concerning sensor power supply

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种高灵敏度的CMOS感温电路及温度传感器及射频识别标签，包括：ICTAT电流产生电路、IPTAT电流产生电路、分段补偿电路、VPTAT及基准电压产生电路和负反馈电路；本发明为了提高集成于RFID标签芯片的温度传感器的温度灵敏度，感温电路采用纵向寄生PNP晶体管作为感温器件，分别得到了IPTAT电流产生电路、ICTAT电流产生电路以及分段补偿电路，最终产生了基准电压和VPTAT电压，为了提高电源抑制比，在电源和核心电路之间采用负反馈结构，同时为了减小不同工艺的误差，提高电路可靠性，采用可编程电阻对VPTAT电压进行片外补偿。

Description

一种高灵敏度的CMOS感温电路及温度传感器
技术领域
本发明属于温度传感器领域，特别涉及一种高灵敏度的CMOS感温电路及温度传感器。
背景技术
射频识别(Radio Frequency Identification,RFID)技术是实现物联网的关键技术之一。随着RFID技术的发展和物联网概念的提出，RFID的识别目标已经不仅是实体对象的身份，而且加入了对象所处的环境信息。在RFID标签芯片中嵌入传感器是RFID技术的一个主流发展趋势，温度是其中最重要的环境信息之一，同时，CMOS温度传感器与RFID标签芯片所使用的半导体工艺完全兼容，所以附加成本不高，但具有极其广泛的应用，例如，冷链物流、医药管理和食品安全等领域。
温度传感器一般由感温电路和量化电路组成，感温电路感知实际环境温度并产生相应的模拟信号，量化电路将该模拟信号转化为数字信号。主流的温度传感器有基于温控延迟线加计数器的结构、基于温控延迟线加时间数字转换器的结构、基于温控振荡器加计数器的结构、基于PTAT(Proportional To Absolute Temperature)电压源加ADC(Analogto Digital Converter)的结构。其中基于PTAT电压源加ADC结构的温度传感器是目前所存在的测温范围最广、分辨率最高和测量误差最小的CMOS温度传感器，为此，提出一种高灵敏度的CMOS感温电路。
感温器件一般是与CMOS工艺兼容的工作在弱反型区的MOS管或者纵向寄生PNP晶体管。
对于弱反型区的MOS管，其栅源电压为：
其中y为常数，只和工艺相关，n为亚阈值斜率因子，C和工作电流有关。VGS的一阶温度系数为负，所以工作在弱反型区的MOS管可以作为一种感温器件。同时工作在弱反型区的MOS管具有较小电流，功耗很低，常被用来做低功耗设计，然而其工作状态不稳定，测温范围小，用于高灵敏度的温度传感器设计是不合适的。
在CMOS工艺中，最常用的感温器件是纵向寄生PNP晶体管，其测温范围大，精度高，而且与CMOS工艺完全兼容，节省了成本，缺点是晶体管的集电极需要接地，限制了使用环境。对于晶体管的发射极-基极电压VEB，有：
其中Eg是硅的带隙能量，m是和工艺相关的常数，VT是热电压，VEB的一阶温度系数为负，而且它的一阶温度特性不是线性的。
发明内容
本发明的目的在于提供一种高灵敏度的CMOS感温电路及温度传感器，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种高灵敏度的CMOS感温电路，包括：
ICTAT电流产生电路、IPTAT电流产生电路、分段补偿电路、VPTAT及基准电压产生电路和负反馈电路；
所述ICTAT电流产生电路与所述IPTAT电流产生电路电性连接，其中所述ICTAT电流产生电路，用于产生电阻的电流负温度系数，所述IPTAT电流产生电路，用于产生电阻的电流正温度系数；
所述IPTAT电流产生电路与分段补偿电路电性连接，所述分段补偿电路，用于通过电流镜分别镜像ICTAT电流和IPTAT电流；
所述分段补偿电路与所述VPTAT及基准电压产生电路电性连接，所述VPTAT及基准电压产生电路，用于组合IPTAT电流、ICTAT电流、IH电流以及电阻，得到二段补偿的基准电压和VPTAT电压；
所述VPTAT及基准电压产生电路与所述负反馈电路电性连接，所述负反馈电路，用于对两级放大器和电流源结构的调整。
作为本技术方案的进一步优选的：所述ICTAT电流产生电路包括第一误差放大器OP,所述第一误差放大器OP的输出端分别与第一PMOS管PM0的栅极和第二PMOS管PM1的栅极电性连接，所述第一PMOS管PM0的源极和第二PMOS管PM1的源极电性连接，所述第一PMOS管PM0的漏极和第二PMOS管PM1的漏极分别与所述第一误差放大器OP的负极输入端和正极输入端电性连接，所述第一PMOS管PM0的漏极与第一三极管QO的发射极电性连接，所述第二PMOS管PM1的漏极与电阻R5的一端电性连接，所述电阻R5的另一端分别与第一三极管QO的基极集电极电性连接且接地。
作为本技术方案的进一步优选的：所述IPTAT电流产生电路包括第二误差放大器OP，所述第二误差放大器OP的输出端分别与第三PMOS管PM2的栅极和第四PMOS管PM3的栅极电性连接，所述第三PMOS管PM2的源极和第四PMOS管PM3的源极电性连接，所述第三PMOS管PM2的漏极和第四PMOS管PM3的漏极分别与所述第二误差放大器OP的负极输入端和正极输入端电性连接，所述第三PMOS管PM2的漏极与第二三极管Q1的发射极电性连接，所述第四PMOS管PM3的漏极与电阻R0的一端电性连接，所述电阻R0的另一端与所述第三三极管Q2的发射极电性连接，所述第二三极管Q1的基极和集电极、所述第三三极管Q2的基极和集电极均相互电性连接且接地。
作为本技术方案的进一步优选的：所述电阻R0包括四个相互串联的电阻R1、电阻R2、电阻R3和电阻R4。
作为本技术方案的进一步优选的：所述分段补偿电路包括第五PMOS管PM4，所述第五PMOS管PM4源极分别与第六PMOS管PM5的源极和第七PMOS管PM6的源极电性连接，所述第五PMOS管PM4的漏极分别与第一NMOS管NM0的漏极、栅极电性连接，所述第七PMOS管PM6的栅极分别与第七PMOS管PM6的漏极、第六PMOS管PM5的漏极和第二NMOS管NM1的漏极电性连接，所述第一NMOS管NM0的源极和第二NMOS管NM1的源极电性连接且接地。
作为本技术方案的进一步优选的：所述VPTAT及基准电压产生电路包括第八PMOS管PM7的源极分别与第九PMOS管PM8的源极、第十PMOS管PM9的源极和第十一PMOS管PM10的源极电性连接，所述第八PMOS管PM7的漏极分别与电容C0的正极、电压VREF和电阻R1的一端电性连接，所述电阻R1的另一端通过电阻R2与电阻R3相互串联，所述第九PMOS管PM8的漏极电性连接于所述电阻R1和电阻R2之间，所述第十PMOS管PM9的漏极电性连接于所述电阻R2和电阻R3之间，所述第十一PMOS管PM10的漏极分别与电压VPTAT、电容C1的正极和电阻R4的一端电性连接，所述电容C0的负极、电容C1的负极、电阻R3的另一端和电阻R4的另一端相互电性连接且接地。
作为本技术方案的进一步优选的：所述负反馈电路包括第十二PMOS管PM11，所述第十二PMOS管PM11的漏极与第十三PMOS管PM12的源极电性连接，所述第十三PMOS管PM12的漏极分别与第四NMOS管NM3的源极和第六NMOS管NM5的栅极电性连接，所述第四NMOS管NM3的源极与第五NMOS管NM4的漏极电性连接，所述第十二PMOS管PM11的源极分别与第十四PMOS管PM13、第六NMOS管NM5的漏极电性连接，所述第十四PMOS管PM13的栅极分别与第十五PMOS管PM14的栅极、漏极和第七NMOS管NM6的漏极电性连接，所述第十四PMOS管PM13的源极和第十五PMOS管PM14的源极电性连接，所述第五NMOS管NM4的源极、第六NMOS管NM5的源极和第七NMOS管NM6的源极相互电性连接且接地。
作为本技术方案的进一步优选的：还包括所述补充电容C，所述补充电容C的正极分别与所述第二NMOS管NM1的栅极、第六PMOS管PM5的漏极和第三NMOS管NM2的漏极电性连接，且补充电容C的负极接地。
本发明还提供一种包括上述高灵敏度的CMOS感温电路的温度传感器。
本发明还提供一种射频识别标签，上述温度传感器，用于温度感应。
本发明的有益效果是：
本发明为了提高集成于RFID标签芯片的温度传感器的温度灵敏度，感温电路采用纵向寄生PNP晶体管作为感温器件，分别得到了IPTAT电流产生电路、ICTAT电流产生电路以及分段补偿电路，最终产生了基准电压和VPTAT电压，为了提高电源抑制比，在电源和核心电路之间采用负反馈结构，同时为了减小不同工艺角的误差，提高电路可靠性，采用可编程电阻对VPTAT电压进行片外补偿。
附图说明
图1为本发明感温电路示意图；
图2为本发明补偿电流产生电路原理曲线图；
图3为本发明分段补偿示意图；
图4为本发明可编程电阻结构示意图；
图5为本发明图4中的A处放大示意图；
图6为本发明误差放大器示意图；
图7为本发明基准电流电路示意图；。
图中：1、ICTAT电流产生电路；2、IPTAT电流产生电路；3、分段补偿电路；4、VPTAT及基准电压产生电路；5、负反馈电路。
符号说明：
RFID：射频标签
MOS：场效应管
PTAT：正比于绝对温度
CTAT：负比于绝对温度
IPTAT：正温度系数电流
ICTAT：负温度系数电流
ADC：模数转换器
PSRR：电源抑制比
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围；
实施例
请参阅图1-7，本发明提供一种技术方案：一种高灵敏度的CMOS感温电路，包括：
ICTAT电流产生电路1、IPTAT电流产生电路2、分段补偿电路3、VPTAT及基准电压产生电路4和负反馈电路5；
所述ICTAT电流产生电路1与所述IPTAT电流产生电路2电性连接，其中所述ICTAT电流产生电路1，用于产生电阻的电流负温度系数，所述IPTAT电流产生电路2，用于产生电阻的电流正温度系数；
所述IPTAT电流产生电路2与分段补偿电路3电性连接，所述分段补偿电路3，用于通过电流镜分别镜像ICTAT电流和IPTAT电流；
所述分段补偿电路3与所述VPTAT及基准电压产生电路4电性连接，所述VPTAT及基准电压产生电路4，用于组合IPTAT电流、ICTAT电流、IH电流以及电阻，得到二段补偿的基准电压和VPTAT电压；
所述VPTAT及基准电压产生电路4与所述负反馈电路5电性连接，所述负反馈电路5，用于对两级放大器和电流源结构的调整。
本发明感温电路是感知部分，感知温度范围为-25℃～75℃。基准电压要有低温漂和高电源抑制比，而普通的基准电压的温漂系数在20ppm以上，本发明感温电路能有效减小基准电压的温漂系数。
本实施例中，具体的：所述ICTAT电流产生电路1包括第一误差放大器OP,所述第一误差放大器OP的输出端分别与第一PMOS管PM0的栅极和第二PMOS管PM1的栅极电性连接，所述第一PMOS管PM0的源极和第二PMOS管PM1的源极电性连接，所述第一PMOS管PM0的漏极和第二PMOS管PM1的漏极分别与所述第一误差放大器OP的负极输入端和正极输入端电性连接，所述第一PMOS管PM0的漏极与第一三极管QO的发射极电性连接，所述第二PMOS管PM1的漏极与电阻R5的一端电性连接，所述电阻R5的另一端分别与第一三极管QO的基极集电极电性连接且接地，由于第一误差放大器OP的作用，第一三极管QO的VEB拥有一阶负温度系数，所以电阻的电流具有负温度系数，即ICTAT电流，该电路中同时具有负反馈和正反馈，为了让电路整体上为负反馈，放大器的同相输入端接较大的电阻R5，为了稳定，可以对环路进行补偿，从而提高相位裕度。环路有三个极点，共有三种补偿方法：第一种，在VP1和VDD之间接入补偿电容，第二种，在VP1和地之间接入补偿电容，第三种，在VP1、a1或者VP1、b1之间接入米勒电容，第一种的瞬态响应和电源抑制性能不错，本发明优选采用第一种方法。
本实施例中，具体的：所述IPTAT电流产生电路2包括第二误差放大器OP，所述第二误差放大器OP的输出端分别与第三PMOS管PM2的栅极和第四PMOS管PM3的栅极电性连接，所述第三PMOS管PM2的源极和第四PMOS管PM3的源极电性连接，所述第三PMOS管PM2的漏极和第四PMOS管PM3的漏极分别与所述第二误差放大器OP的负极输入端和正极输入端电性连接，所述第三PMOS管PM2的漏极与第二三极管Q1的发射极电性连接，所述第四PMOS管PM3的漏极与电阻R0的一端电性连接，所述电阻R0的另一端与所述第三三极管Q2的发射极电性连接，所述第二三极管Q1的基极和集电极、所述第三三极管Q2的基极和集电极均相互电性连接且接地，由于第二误差放大器OP的作用，c1点和d1点电压相等，同时第二三极管Q1的ΔVEB拥有一阶正温度系数，所以电阻的电流具有正温度系数，即IPTAT电流。在本实施例中，VEB被用来设计CTAT(complementary to absolute temperature)电流或者电压源，同时如果想要减小温漂，就需要补偿VEB中的高阶非线性部分。不同电流密度下的VEB之差有：
由式可见△VEB的一阶温度系数为正，并且它的一阶温度特性是线性的。由于△VEB具有良好的温度特性，因此用来设计PTAT电流或者电压源。
第二三极管Q1和第三三极管Q2的比例关系是1：8，如图1所示，第二三极管Q1位于正中心，这种对称结构提高了匹配性，减小了失调，为了稳定，第二误差放大器OP的同相输入端接电阻较大的电阻R0和第三三极管Q2，在VP2和VDD之间接入补偿电容(图中未示出)，可以进一步提高相位裕度。
本实施例中，具体的：所述电阻R0包括四个相互串联的电阻R1、电阻R2、电阻R3和电阻R4；
如图5所示，为了减小温度误差，对VPTAT进行可编程电阻校准。把电阻R0分成4个电阻串联，其中R4阻值较大，电阻R1、R2、R3阻值较小，用来对VPTAT的电压值进行微调，通过CMOS开关控制电阻，由于开关的一端接缓冲器输入管的栅极，所以低频下开关没有电流流过，开关的导通电阻不会影响R1～R4的大小。
本实施例中，具体的：所述分段补偿电路3包括第五PMOS管PM4，所述第五PMOS管PM4源极分别与第六PMOS管PM5的源极和第七PMOS管PM6的源极电性连接，所述第五PMOS管PM4的漏极分别与第一NMOS管NM0的漏极、栅极电性连接，所述第七PMOS管PM6的栅极分别与第七PMOS管PM6的漏极、第六PMOS管PM5的漏极和第二NMOS管NM1的漏极电性连接，所述第一NMOS管NM0的源极和第二NMOS管NM1的源极电性连接且接地，通过电流镜分别镜像ICTAT电流和IPTAT电流，其原理如图2所示，根据基尔霍夫电流定理，在Tb处aIPTAT和bICTAT交叉点，得到IH电流。
本实施例中，具体的：所述VPTAT及基准电压产生电路4包括第八PMOS管PM7的源极分别与第九PMOS管PM8的源极、第十PMOS管PM9的源极和第十一PMOS管PM10的源极电性连接，所述第八PMOS管PM7的漏极分别与电容C0的正极、电压VREF和电阻R1的一端电性连接，所述电阻R1的另一端通过电阻R2与电阻R3相互串联，所述第九PMOS管PM8的漏极电性连接于所述电阻R1和电阻R2之间，所述第十PMOS管PM9的漏极电性连接于所述电阻R2和电阻R3之间，所述第十一PMOS管PM10的漏极分别与电压VPTAT、电容C1的正极和电阻R4的一端电性连接，所述电容C0的负极、电容C1的负极、电阻R3的另一端和电阻R4的另一端相互电性连接且接地，电容C0、电容C1可以在高频滤波降噪，提高了基准电压、VPTAT的高频电源抑制比。如图3所示，通过分段补偿，同时在T1和T2得到零温度系数，减小了基准电压的变化量，提高了温漂系数。
本实施例中，具体的：所述负反馈电路5包括第十二PMOS管PM11，所述第十二PMOS管PM11的漏极与第十三PMOS管PM12的源极电性连接，所述第十三PMOS管PM12的漏极分别与第四NMOS管NM3的源极和第六NMOS管NM5的栅极电性连接，所述第四NMOS管NM3的源极与第五NMOS管NM4的漏极电性连接，所述第十二PMOS管PM11的源极分别与第十四PMOS管PM13、第六NMOS管NM5的漏极电性连接，所述第十四PMOS管PM13的栅极分别与第十五PMOS管PM14的栅极、漏极和第七NMOS管NM6的漏极电性连接，所述第十四PMOS管PM13的源极和第十五PMOS管PM14的源极电性连接，所述第五NMOS管NM4的源极、第六NMOS管NM5的源极和第七NMOS管NM6的源极相互电性连接且接地,电路主要分成两部分，一部分是第十二PMOS管PM11、第十三PMOS管PM12、第四NMOS管NM3、第五NMOS管NM4、第六NMOS管NM5构成的两级放大器，另一部分是第十四PMOS管PM13、第十五PMOS管PM14、第七NMOS管NM6构成的电流源结构，如图1所示，当VDD增大，VRECO随之增大，由于VREF基本不变，第十二PMOS管PM11、第十三PMOS管PM12、第四NMOS管NM3、第五NMOS管NM4构成共栅级放大器，VRECO是输入信号，第十二PMOS管PM11是输入管，当VRECO增大，e点电压增大，而第六NMOS管NM5是共源级放大器的输入管，所以f点电压降低，即VRECO降低，对于ICTAT电流产生电路1、IPTAT电流产生电路2、分段补偿电路3、VPTAT及基准电压产生电路4，电源改变量减小，噪声抑制性能提高，为了环路稳定，可以在e点和f点加上带调零电阻的米勒电容。
本发明采用两级推挽输出共源级放大器，第一级是PMOS做输入管的简单全差分放大器，包括输入管第二PMOS管PM1、第三PMOS管PM2，尾电流源第四PMOS管PM3，以及有源MOS管负载第二NMOS管NM1、第三NMOS管NM2，第二级是推挽输出放大器，为了提高增益，这一级采用了套筒式低压共源共栅结构，包括第四NMOS管NM3、第五NMOS管NM4、第六NMOS管NM5、第七NMOS管NM6、第五PMOS管PM4、第六PMOS管PM5、第七PMOS管PM6、第八PMOS管PM7；由于良好的对称性和大带宽，该结构是应用最普遍的放大器结构之一，在图6中，主要有3个极点，分别是A、B、C点，其中由于B点电阻和电容较大，该点是主极点，而A、C点的电阻和电容较小，极点频率会较高，在GBW之外，综上所示，该结构稳定性良好，而且只有一个低频极点，单位增益带宽较大，如果要进一步提高相位裕度，可以在B点加上补偿电容；
误差放大器的基准电流电路需要具有良好的温度特性和高PSRR；具体结构如图7所示，该结构有三条支路，其中第二PMOS管PM1、第三PMOS管PM2、第四PMOS管PM3是电流镜结构，第五PMOS管PM4、第六PMOS管PM5、第七PMOS管PM6是共源共栅管，第二NMOS管NM1、第三NMOS管NM2和第四NMOS管NM3工作在亚阈值区，电阻R1是N阱电阻，C是补偿电容，在传统的两支路电流源结构中，第三PMOS管PM2和第四PMOS管PM3有一个是二极管连接，而另一个不是，这种差异导致电源电压发生变化时第三PMOS管PM2和第四PMOS管PM3源漏电压变化不一样，基准电流受电源的影响较大，PSRR较低；在三支路回路里，二极管连接转移到了第二PMOS管PM1，而第三PMOS管PM2和第四PMOS管PM3的连接方式完全一样，通过改变第二NMOS管NM1的电流和尺寸大小，可以使得a点和c点电平大小接近，提高了PSRR，但是随着工艺角变化，a和c点电压不能保证相等，为了解决这个问题，可以采用共源共栅结构，该结构也进一步提高了PSRR；另一方面，传统的两条支路电流源是弱的正反馈结构，而三条支路组成了负反馈结构，其过程是：当a点电压升高，b点电压会降低，导致c点电压升高，结果a点电压降低；三条支路带来了多个极点，造成环路不稳定，可以在a点加上补偿电容C。本实施例中，具体的：还包括所述补充电容C，所述补充电容C的正极分别与所述第二NMOS管NM1的栅极、第六PMOS管PM5的漏极和第三NMOS管NM2的漏极电性连接，且补充电容C的负极接地，为了稳定，可以对环路进行补偿，从而提高相位裕度。
本发明还提供一种包括上述高灵敏度的CMOS感温电路的温度传感器及一种射频识别标签，所述包括射频识别标签包括上述温度传感器，用于温度感应。
本发明为了提高集成于RFID标签芯片的温度传感器的温度灵敏度，感温电路采用纵向寄生PNP晶体管作为感温器件，分别得到了IPTAT电流产生电路、ICTAT电流产生电路以及分段补偿电路，最终产生了基准电压和VPTAT电压，为了提高电源抑制比，在电源和核心电路之间采用负反馈结构，同时为了减小不同工艺角的误差，提高电路可靠性，采用可编程电阻对VPTAT电压进行片外补偿。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (10)

1.一种高灵敏度的CMOS感温电路，其特征在于，包括：
ICTAT电流产生电路(1)、IPTAT电流产生电路(2)、分段补偿电路(3)、VPTAT及基准电压产生电路(4)和负反馈电路(5)；
所述ICTAT电流产生电路(1)与所述IPTAT电流产生电路(2)电性连接，其中，所述ICTAT电流产生电路(1)，用于产生电阻的电流负温度系数，所述IPTAT电流产生电路(2)，用于产生电阻的电流正温度系数；
所述IPTAT电流产生电路(2)与分段补偿电路(3)电性连接，所述分段补偿电路(3)，用于通过电流镜分别镜像ICTAT电流和IPTAT电流；
所述分段补偿电路(3)与所述VPTAT及基准电压产生电路(4)电性连接，所述VPTAT及基准电压产生电路(4)，用于组合IPTAT电流、ICTAT电流、IH电流以及电阻，得到二段补偿的基准电压和VPTAT电压；
所述VPTAT及基准电压产生电路(4)与所述负反馈电路(5)电性连接，所述负反馈电路(5)，用于对两级放大器和电流源结构的调整。
2.根据权利要求1所述的一种高灵敏度的CMOS感温电路，其特征在于：所述ICTAT电流产生电路(1)包括第一误差放大器OP,所述第一误差放大器OP的输出端分别与第一PMOS管PM0的栅极和第二PMOS管PM1的栅极电性连接，所述第一PMOS管PM0的源极和第二PMOS管PM1的源极电性连接，所述第一PMOS管PM0的漏极和第二PMOS管PM1的漏极分别与所述第一误差放大器OP的负极输入端和正极输入端电性连接，所述第一PMOS管PM0的漏极与第一三极管QO的发射极电性连接，所述第二PMOS管PM1的漏极与电阻R5的一端电性连接，所述电阻R5的另一端分别与第一三极管QO的基极集电极电性连接且接地。
3.根据权利要求1所述的一种高灵敏度的CMOS感温电路，其特征在于：所述IPTAT电流产生电路(2)包括第二误差放大器OP，所述第二误差放大器OP的输出端分别与第三PMOS管PM2的栅极和第四PMOS管PM3的栅极电性连接，所述第三PMOS管PM2的源极和第四PMOS管PM3的源极电性连接，所述第三PMOS管PM2的漏极和第四PMOS管PM3的漏极分别与所述第二误差放大器OP的负极输入端和正极输入端电性连接，所述第三PMOS管PM2的漏极与第二三极管Q1的发射极电性连接，所述第四PMOS管PM3的漏极与电阻R0的一端电性连接，所述电阻R0的另一端与所述第三三极管Q2的发射极电性连接，所述第二三极管Q1的基极和集电极、所述第三三极管Q2的基极和集电极均相互电性连接且接地。
4.根据权利要求3所述的一种高灵敏度的CMOS感温电路，其特征在于：所述电阻R0包括四个相互串联的电阻R1、电阻R2、电阻R3和电阻R4。
5.根据权利要求1所述的一种高灵敏度的CMOS感温电路，其特征在于：所述分段补偿电路(3)包括第五PMOS管PM4，所述第五PMOS管PM4源极分别与第六PMOS管PM5的源极和第七PMOS管PM6的源极电性连接，所述第五PMOS管PM4的漏极分别与第一NMOS管NM0的漏极、栅极电性连接，所述第七PMOS管PM6的栅极分别与第七PMOS管PM6的漏极、第六PMOS管PM5的漏极和第二NMOS管NM1的漏极电性连接，所述第一NMOS管NM0的源极和第二NMOS管NM1的源极电性连接且接地。
6.根据权利要求1所述的一种高灵敏度的CMOS感温电路，其特征在于：所述VPTAT及基准电压产生电路(4)包括第八PMOS管PM7的源极分别与第九PMOS管PM8的源极、第十PMOS管PM9的源极和第十一PMOS管PM10的源极电性连接，所述第八PMOS管PM7的漏极分别与电容C0的正极、电压VREF和电阻R1的一端电性连接，所述电阻R1的另一端通过电阻R2与电阻R3相互串联，所述第九PMOS管PM8的漏极电性连接于所述电阻R1和电阻R2之间，所述第十PMOS管PM9的漏极电性连接于所述电阻R2和电阻R3之间，所述第十一PMOS管PM10的漏极分别与电压VPTAT、电容C1的正极和电阻R4的一端电性连接，所述电容C0的负极、电容C1的负极、电阻R3的另一端和电阻R4的另一端相互电性连接且接地。
7.根据权利要求1所述的一种高灵敏度的CMOS感温电路，其特征在于：所述负反馈电路(5)包括第十二PMOS管PM11，所述第十二PMOS管PM11的漏极与第十三PMOS管PM12的源极电性连接，所述第十三PMOS管PM12的漏极分别与第四NMOS管NM3的源极和第六NMOS管NM5的栅极电性连接，所述第四NMOS管NM3的源极与第五NMOS管NM4的漏极电性连接，所述第十二PMOS管PM11的源极分别与第十四PMOS管PM13、第六NMOS管NM5的漏极电性连接，所述第十四PMOS管PM13的栅极分别与第十五PMOS管PM14的栅极、漏极和第七NMOS管NM6的漏极电性连接，所述第十四PMOS管PM13的源极和第十五PMOS管PM14的源极电性连接，所述第五NMOS管NM4的源极、第六NMOS管NM5的源极和第七NMOS管NM6的源极相互电性连接且接地。
8.根据权利要求4所述的一种高灵敏度的CMOS感温电路，其特征在于：还包括所述补充电容C，所述补充电容C的正极分别与所述第二NMOS管NM1的栅极、第六PMOS管PM5的漏极和第三NMOS管NM2的漏极电性连接，且补充电容C的负极接地。
9.一种高灵敏度的温度传感器，其特征在于，包括如权利要求1至8任一项所述的高灵敏度的CMOS感温电路。
10.一种射频识别标签，其特征在于，包括如权利要求9所述的高灵敏度的温度传感器，用于温度感应。
CN201910631170.2A 2019-07-12 2019-07-12 一种高灵敏度的cmos感温电路及温度传感器 Pending CN110274703A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910631170.2A CN110274703A (zh) 2019-07-12 2019-07-12 一种高灵敏度的cmos感温电路及温度传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910631170.2A CN110274703A (zh) 2019-07-12 2019-07-12 一种高灵敏度的cmos感温电路及温度传感器

Publications (1)

Publication Number Publication Date
CN110274703A true CN110274703A (zh) 2019-09-24

Family

ID=67964484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910631170.2A Pending CN110274703A (zh) 2019-07-12 2019-07-12 一种高灵敏度的cmos感温电路及温度传感器

Country Status (1)

Country Link
CN (1) CN110274703A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022023571A1 (en) * 2020-07-30 2022-02-03 Université Catholique de Louvain Strain sensor
CN114189212A (zh) * 2022-02-16 2022-03-15 卓捷创芯科技（深圳）有限公司 自动补偿rfid谐振频率统计和温度漂移的方法和电路

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002244A (en) * 1998-11-17 1999-12-14 Impala Linear Corporation Temperature monitoring circuit with thermal hysteresis
CN101101492A (zh) * 2007-07-30 2008-01-09 电子科技大学 一种分段线性补偿的cmos带隙基准电压源
CN101609344A (zh) * 2009-07-07 2009-12-23 东南大学 Cmos亚阈高阶温度补偿带隙基准电路
CN101853040A (zh) * 2010-07-05 2010-10-06 复旦大学 一种带前馈跨导的高电源抑制比低压差线性稳压器
CN102109389A (zh) * 2009-12-24 2011-06-29 上海华虹Nec电子有限公司 温度检测电路
CN102486414A (zh) * 2010-12-01 2012-06-06 上海复旦微电子股份有限公司 温度传感器电路
CN102880219A (zh) * 2012-09-29 2013-01-16 无锡中科微电子工业技术研究院有限责任公司 一种具有动态补偿特性的线性稳压器
CN103218008A (zh) * 2013-04-03 2013-07-24 中国科学院微电子研究所 具有自动调整输出电压的全cmos带隙电压基准电路
CN103729010A (zh) * 2012-10-15 2014-04-16 上海聚纳科电子有限公司 高精度带隙基准源电路
CN105980006A (zh) * 2014-02-07 2016-09-28 波士顿科学神经调制公司 用于植入式医疗装置的温度感测电路
CN106959723A (zh) * 2017-05-18 2017-07-18 东南大学 一种宽输入范围高电源抑制比的带隙基准电压源
CN107066003A (zh) * 2016-12-30 2017-08-18 西南技术物理研究所 低功耗基准电压源

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002244A (en) * 1998-11-17 1999-12-14 Impala Linear Corporation Temperature monitoring circuit with thermal hysteresis
CN101101492A (zh) * 2007-07-30 2008-01-09 电子科技大学 一种分段线性补偿的cmos带隙基准电压源
CN101609344A (zh) * 2009-07-07 2009-12-23 东南大学 Cmos亚阈高阶温度补偿带隙基准电路
CN102109389A (zh) * 2009-12-24 2011-06-29 上海华虹Nec电子有限公司 温度检测电路
CN101853040A (zh) * 2010-07-05 2010-10-06 复旦大学 一种带前馈跨导的高电源抑制比低压差线性稳压器
CN102486414A (zh) * 2010-12-01 2012-06-06 上海复旦微电子股份有限公司 温度传感器电路
CN102880219A (zh) * 2012-09-29 2013-01-16 无锡中科微电子工业技术研究院有限责任公司 一种具有动态补偿特性的线性稳压器
CN103729010A (zh) * 2012-10-15 2014-04-16 上海聚纳科电子有限公司 高精度带隙基准源电路
CN103218008A (zh) * 2013-04-03 2013-07-24 中国科学院微电子研究所 具有自动调整输出电压的全cmos带隙电压基准电路
CN105980006A (zh) * 2014-02-07 2016-09-28 波士顿科学神经调制公司 用于植入式医疗装置的温度感测电路
CN107066003A (zh) * 2016-12-30 2017-08-18 西南技术物理研究所 低功耗基准电压源
CN106959723A (zh) * 2017-05-18 2017-07-18 东南大学 一种宽输入范围高电源抑制比的带隙基准电压源

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022023571A1 (en) * 2020-07-30 2022-02-03 Université Catholique de Louvain Strain sensor
CN114189212A (zh) * 2022-02-16 2022-03-15 卓捷创芯科技（深圳）有限公司 自动补偿rfid谐振频率统计和温度漂移的方法和电路
CN114189212B (zh) * 2022-02-16 2022-05-17 卓捷创芯科技（深圳）有限公司 自动补偿rfid谐振频率统计和温度漂移的方法和电路

Similar Documents

Publication Publication Date Title
CN109917842B (zh) 一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路
WO2017041691A1 (zh) 一种宽输入电压范围和高精度输出的自偏置带隙基准电路
CN107340796B (zh) 一种无电阻式高精度低功耗基准源
WO2018076683A1 (zh) 一种温度检测电路和方法
US9483069B2 (en) Circuit for generating bias current
CN207268657U (zh) 一种带有斜率补偿的片上温度检测电路
WO2019104467A1 (zh) 稳压器以及电源
CN103412610B (zh) 低功耗无电阻全cmos电压基准电路
Parisi et al. Nano-power CMOS voltage reference for RF-powered systems
WO2021248267A1 (zh) 一种高电源纹波抑制的电压基准电路
CN110274703A (zh) 一种高灵敏度的cmos感温电路及温度传感器
CN105955384B (zh) 一种非带隙基准电压源
CN101149628A (zh) 一种基准电压源电路
CN113125920B (zh) 工艺传感器
US20230324941A1 (en) Bandgap current reference
Maddikatla et al. An accurate all cmos temperature sensor for iot applications
Li et al. 1.8 V-0.18-μm CMOS temperature sensor with frequency output
CN104820460B (zh) 一种带隙基准电压源电路
CN113804319B (zh) 温度传感器及集成电路
Ali et al. A 47nw, 0.7-3.6 v wide supply range, resistor based temperature sensor for iot applications
Jayaram et al. A 0.5 V Energy Efficient CMOS Temperature Sensor with 97.64 pJ/Conversion for Portable Applications
TWI484316B (zh) 電壓產生器及能帶隙參考電路
CN112504494A (zh) 一种超低功耗cmos温度感应电路
Arshad et al. Comparison and design of VCOs for ultra-low power CMOS temperature sensors
Nagulapalli et al. A 10.5 ppm/° C Modified Sub-1 V Bandgap in 28 nm CMOS Technology with Only Two Operating Points

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190924

RJ01 Rejection of invention patent application after publication