WO2010038331A1 - 共振器およびオーバーサンプリングａ／ｄ変換器 - Google Patents

共振器およびオーバーサンプリングａ／ｄ変換器 Download PDF

Info

Publication number
WO2010038331A1
WO2010038331A1 PCT/JP2009/001415 JP2009001415W WO2010038331A1 WO 2010038331 A1 WO2010038331 A1 WO 2010038331A1 JP 2009001415 W JP2009001415 W JP 2009001415W WO 2010038331 A1 WO2010038331 A1 WO 2010038331A1
Authority
WO
WIPO (PCT)
Prior art keywords
node
resistance
resonator
elements
parallel
Prior art date
Application number
PCT/JP2009/001415
Other languages
English (en)
French (fr)
Inventor
道正志郎
松川和生
三谷陽介
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2010531707A priority Critical patent/JP5355580B2/ja
Priority to EP09817375A priority patent/EP2346167A1/en
Priority to CN200980138684.9A priority patent/CN102171926A/zh
Publication of WO2010038331A1 publication Critical patent/WO2010038331A1/ja
Priority to US13/073,335 priority patent/US8604956B2/en
Priority to US14/072,743 priority patent/US8981978B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1217—Frequency selective two-port networks using amplifiers with feedback using a plurality of operational amplifiers
    • H03H11/1252—Two integrator-loop-filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402—Arrangements specific to bandpass modulators
    • H03M3/404—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path

Definitions

  • the present invention relates to a resonator, and more particularly to a resonator suitable for a time-continuous oversampling ⁇ converter.
  • the oversampling A / D converter is widely used for the front end of communication equipment and audio signal conversion, and is an essential circuit technology for current communication, video and audio signal processing circuits.
  • One of the oversampling A / D converters is a continuous-time ⁇ A / D converter (CTDS-ADC: Continuous Time Delta-Sigma A / D converter) equipped with a continuous-time filter such as an integrator or resonator. is there.
  • CTDS-ADC In a general CTDS-ADC, an input signal is quantized by a quantizer after passing through n cascaded continuous-time filters, and the digital output of the quantizer is converted by n D / A converters. After being converted into an analog current signal, it is fed back to each of the n time continuous filters. Since the CTDS-ADC does not include a switch in the analog circuit portion, the voltage can be reduced. In addition, a pre-filter that is normally required when a sampling filter is used is not necessary in the CTDS-ADC. From these points, CTDS-ADC is suitable for application to communication systems, and in recent years, application development research has become active.
  • the twin T-type notch filter is constituted by a first T-type filter constituted by the resistance elements 11 and 12 and the capacitance element 23 and a second T-type filter constituted by the capacitance elements 21 and 22 and the resistance element 13.
  • a first T-type filter constituted by the resistance elements 11 and 12 and the capacitance element 23
  • a second T-type filter constituted by the capacitance elements 21 and 22 and the resistance element 13.
  • Patent Document 2 Japanese Patent Laid-Open No. 3-216559 U.S. Pat. No. 4,553,103
  • the capacitance value C 1 and the capacitance value C 2 are included in both the first and zeroth order coefficients of the numerator and the zeroth order coefficient of the denominator. Therefore, changing at least one of the capacitance value C 1 and the capacitance value C 2 in order to change the first-order term of s, also changes simultaneously 0-order term of the pole frequency and s.
  • the coefficients of the transfer function are related to each other in the conventional secondary resonator, a great deal of design effort is required to realize the desired transfer characteristics. It is also difficult to dynamically change the transfer characteristic to a desired value according to various applications.
  • an object of the present invention is to make it possible to easily set and change the transfer characteristic of a secondary resonator configured using one operational amplifier.
  • a resonator includes an operational amplifier having a non-inverting input terminal connected to the ground, and a first resistance element connected between the first node and the inverting input terminal of the operational amplifier.
  • a second resistive element connected between the first node and the output terminal of the operational amplifier, a first capacitive element connected to the second node and the inverting input terminal of the operational amplifier, A second capacitive element connected between the first node and the output terminal of the operational amplifier, a third capacitive element connected between the first node and the ground, and a second node and the ground A third resistance element connected between the first node and a signal input terminal, a fourth resistance element connected between the first node and the signal input terminal, and a second resistance element connected between the second node and the signal input terminal. 4 capacitive element, a fifth capacitive element connected between the first node and the signal input terminal, a second node 6 and a capacitive element connected between the ground and the.
  • the combined admittance when the elements connected to the first node are connected in parallel is made equal to the combined admittance when the elements connected to the second node are connected in parallel. According to this, each coefficient of the transfer function can be changed independently. Therefore, the transfer characteristics of the resonator can be easily set and changed.
  • the resistance values of the second and fourth resistance elements and the capacitance values of the fourth and fifth capacitance elements may be variable.
  • the second and fourth resistance elements have a plurality of parallel resistance elements in which one end is connected to the first node and the other end is selectively connected to either the signal path or the ground. It is connected.
  • the fourth capacitive element is formed by connecting a plurality of capacitive elements having one end connected to the second node and the other end selectively connected to one of the signal path and the ground.
  • the fifth capacitor element is formed by connecting a plurality of capacitor elements having one end connected to the first node and the other end selectively connected to either the signal path or the ground in parallel. According to this, the transfer function can be dynamically changed while satisfying the resonance condition.
  • the resonator is connected between the first node and the second signal input terminal, and has a fifth resistance element having a resistance value 1 / ⁇ times that of the second resistance element, A seventh capacitor element connected between the node and the second signal input terminal and having a capacitance value that is ⁇ times that of the second capacitor element may be provided. According to this, two input signals can be added without providing an adder.
  • the resistance values of the second, fourth, and fifth resistance elements and the capacitance values of the fourth and fifth capacitance elements may be variable.
  • the second, fourth, and fifth resistance elements have one end connected to the first node and the other end selectively connected to either the signal path or the ground. A plurality are connected in parallel.
  • the fourth capacitive element is formed by connecting a plurality of capacitive elements having one end connected to the second node and the other end selectively connected to one of the signal path and the ground.
  • the fifth capacitor element is formed by connecting a plurality of capacitor elements having one end connected to the first node and the other end selectively connected to either the signal path or the ground in parallel. According to this, in addition to adding two input signals, the transfer function can be dynamically changed while satisfying the resonance condition.
  • the resonator includes an operational amplifier having a non-inverting input terminal connected to the ground, and a first resistance element connected between the first node and the inverting input terminal of the operational amplifier.
  • a second resistive element connected between the first node and the output terminal of the operational amplifier, a first capacitive element connected to the second node and the inverting input terminal of the operational amplifier, A second capacitive element connected between the first node and the output terminal of the operational amplifier, a third capacitive element connected between the first node and the ground, and a second node and the ground
  • a third resistance element connected between the first node and a signal input terminal, a fourth resistance element connected between the first node and the signal input terminal, and a second resistance element connected between the second node and the signal input terminal.
  • the combined admittance when the elements connected to the first node are connected in parallel is made equal to the combined admittance when the elements connected to the second node are connected in parallel. According to this, each coefficient of the transfer function can be changed independently. Therefore, the transfer characteristics of the resonator can be easily set and changed.
  • the resistance values of the second, fourth, and fifth resistance elements and the capacitance value of the fourth capacitance element may be variable.
  • the second and fourth resistance elements have a plurality of parallel resistance elements in which one end is connected to the first node and the other end is selectively connected to either the signal path or the ground. It is connected.
  • the fifth resistance element is formed by connecting in parallel a plurality of resistance elements having one end connected to the second node and the other end selectively connected to either the signal path or the ground.
  • the fourth capacitive element is formed by connecting a plurality of capacitive elements having one end connected to the second node and the other end selectively connected to one of the signal path and the ground. According to this, the transfer function can be dynamically changed while satisfying the resonance condition.
  • the resonator is connected between the first node and the second signal input terminal, and has a seventh resistance element having a resistance value 1 / ⁇ times that of the second resistance element, and a second node. And a second signal input terminal, and a fifth capacitor element having a capacitance value that is ⁇ times that of the second capacitor element. According to this, two input signals can be added without providing an adder.
  • the resistance values of the second, fourth, fifth and seventh resistance elements and the capacitance value of the fourth capacitance element may be variable.
  • the second, fourth, and seventh resistance elements have one end connected to the first node and the other end selectively connected to either the signal path or the ground.
  • a plurality are connected in parallel.
  • the fifth resistance element is formed by connecting in parallel a plurality of resistance elements having one end connected to the second node and the other end selectively connected to either the signal path or the ground.
  • the fourth capacitive element is formed by connecting a plurality of capacitive elements having one end connected to the second node and the other end selectively connected to one of the signal path and the ground. According to this, in addition to adding two input signals, the transfer function can be dynamically changed while satisfying the resonance condition.
  • transfer characteristics can be easily set at the time of designing a secondary resonator configured using one operational amplifier.
  • the transfer characteristic can be easily changed during operation.
  • FIG. 1 is a configuration diagram of a resonator according to the first embodiment of the present invention.
  • FIG. 2 is a configuration diagram of the variable resistor.
  • FIG. 3 is a configuration diagram of a variable capacitor.
  • FIG. 4 is a block diagram of an oversampling A / D converter using the resonator of FIG.
  • FIG. 5 is a configuration diagram of a resonator according to the second embodiment of the present invention.
  • FIG. 6 is a configuration diagram of a resonator according to the third embodiment of the present invention.
  • FIG. 7 is a configuration diagram of an oversampling A / D converter using the resonator of FIG.
  • FIG. 8 is a configuration diagram of a resonator according to the fourth embodiment of the present invention.
  • FIG. 9 is a configuration diagram of a conventional resonator.
  • FIG. 1 shows a configuration of a resonator according to the first embodiment.
  • the non-inverting input terminal of the operational amplifier 10 is grounded, and a twin T-type notch filter is inserted between the output terminal and the inverting input terminal.
  • the output of the operational amplifier 10 is the resonator output signal Vout.
  • the first T-type filter is composed of a resistive element 11, a resistive element 12 and a capacitive element 23, and the second T-type filter is composed of a capacitive element 21, a capacitive element 22 and a resistive element 13.
  • the signal Vin is input to the intermediate node 101 in the first T-type filter via the resistance element 14 and the capacitance element 25 connected in parallel, and the capacitance element 24 is input to the intermediate node 102 in the second T-type filter.
  • the signal Vin is input via Further, a capacitive element 26 having one end grounded is connected to the intermediate node 102.
  • the resistance values of the resistance elements 11 to 14 are respectively R 1 , R 2 , R 3 and R 4, and the capacitance values of the capacitance elements 21 to 26 are C 1 , C 2 , C 3 , C 4 , C 5 and
  • the capacitance values of the capacitive element 25 and the capacitive element 26 are equal, the transfer function is expressed by the following equation.
  • the resistance value R 2 is only for the zeroth-order coefficient of the denominator
  • the capacitance value C 4 is only for the second-order coefficient of the numerator
  • the capacitance value C 5 is only for the first-order coefficient of the numerator
  • the resistance value R 4 is included only in the zeroth order coefficient of the numerator.
  • the resistive element 12, the resistive element 14, the capacitive element 24, and the capacitive element 25 may be configured as follows.
  • FIG. 2 shows a configuration example of the resistance element 12 and the resistance element 14 having variable resistance values.
  • One end of the resistance element R is connected to an intermediate node (intermediate node 101 in both the resistance element 12 and the resistance element 14), and the other end is connected to a signal path (in the case of the resistance element 12, the output end of the operational amplifier 10, the resistance element 14 is selectively connected to either the input end of the signal Vin) or the ground.
  • a plurality of such resistance elements R are connected in parallel. By controlling the number of parallel connections of the resistive element R in the control signal CTL, you can change the resistance value R 2 and the resistance value R 4.
  • FIG. 3 shows a configuration example of the capacitive elements 24 and 25 having variable capacitance values.
  • One end of the capacitive element C is connected to an intermediate node (the intermediate node 102 in the case of the capacitive element 24, and the intermediate node 101 in the case of the capacitive element 25), and the other end is a signal path (in either case of the capacitive element 24 or the capacitive element 25). Is also selectively connected to either the input terminal of the signal Vin) or the ground.
  • a plurality of such capacitive elements C are connected in parallel. By controlling the number of parallel connections of the capacitor element C by the control signal CTL, it is possible to change the capacitance value C 4 and the capacitance value C 5.
  • the resistor element R and the capacitor element C regardless of whether the other end of the resistor element R and the capacitor element C is connected to the signal path or the ground, it is connected to the combined admittance and the intermediate node 102 when the elements connected to the intermediate node 101 are connected in parallel.
  • the combined admittance when the elements are connected in parallel is the same. That is, the resonance condition is maintained regardless of changes in the resistance value R 2 , the resistance value R 4 , the capacitance value C 4, and the capacitance value C 5 . Therefore, the transfer function can be dynamically changed while satisfying the resonance condition.
  • a CTDS-ADC having a high-order transfer characteristic can be configured with a small number of operational amplifiers.
  • a time continuous filter having a transfer characteristic F (s) expressed by the following equation is required.
  • Such a time continuous filter can be realized by cascading one primary integrator and two resonators of FIG.
  • FIG. 4 shows a configuration of a CTDS-ADC using the resonator according to the present embodiment.
  • reference numeral 100 denotes a resonator according to the present embodiment
  • reference numeral 110 denotes a primary integrator
  • reference numeral 120 denotes an adder
  • reference numeral 130 denotes a quantizer
  • reference numeral 140 denotes a D / A converter (voltage-current converter).
  • D / A converter voltage-current converter
  • the input signal is fed forward to the input of the quantizer 130. This is required for the time continuous filter so that only the quantization noise passes through the time continuous filter. This is to alleviate the linear characteristics and dynamic range. Details thereof are disclosed in JP-A-63-39216. Note that the input signal may not be fed forward to the input of the quantizer 130.
  • FIG. 5 shows a configuration of a resonator according to the second embodiment.
  • the non-inverting input terminal of the operational amplifier 10 is grounded, and a twin T-type notch filter is inserted between the output terminal and the inverting input terminal.
  • the output of the operational amplifier 10 is the resonator output signal Vout.
  • the first T-type filter is composed of a resistive element 11, a resistive element 12 and a capacitive element 23, and the second T-type filter is composed of a capacitive element 21, a capacitive element 22 and a resistive element 13.
  • the signal Vin is input to the intermediate node 101 in the first T-type filter via the resistance element 14, and the resistance element 15 and the capacitive element 24 connected in parallel are connected to the intermediate node 102 in the second T-type filter.
  • the signal Vin is input via Further, a resistance element 16 having one end grounded is connected to the intermediate node 101.
  • the transfer function is expressed by the following equation.
  • the pole frequency by adjusting the resistance value R 2 can be set arbitrarily. Further, an arbitrary quadratic expression can be created by adjusting the capacitance value C 4 and the resistance values R 5 and R 4 .
  • the resistive element 12, the resistive element 14, the resistive element 15 and the capacitive element 24 are appropriately configured as the variable resistors and the variable capacitors shown in FIGS. Good.
  • a CTDS-ADC similar to that shown in FIG. 4 can be configured using the resonator according to this embodiment.
  • FIG. 6 shows a configuration of a resonator according to the third embodiment.
  • the resonator according to this embodiment is obtained by adding a resistive element 17 and a capacitive element 27 to the resonator according to the first embodiment (see FIG. 1).
  • the resistive element 17 is connected between the intermediate node 101 and the input end of the signal Vin2, and the capacitive element 27 is connected between the intermediate node 102 and the input end of the signal Vin2.
  • the transfer function is expressed by the following equation. From this transfer function, it can be seen that the signal Vin and the signal Vin2 are added.
  • the resistive element 12, the resistive element 14, the resistive element 17, the capacitive element 24, and the capacitive element 25 are changed to the variable resistors and the variable capacitors shown in FIGS. It may be configured as appropriate.
  • FIG. 7 shows a configuration of a CTDS-ADC using the resonator according to the present embodiment.
  • the resonator 100 ′ according to the present embodiment adds the feedforward input signal and the fed-back quantizer 130 output to the integrated output of the resonator 100 and outputs the sum to the quantizer 130. Therefore, an adder is not required before the quantizer 130, and the circuit scale and power consumption can be reduced.
  • FIG. 8 shows a configuration of a resonator according to the fourth embodiment.
  • the resonator according to this embodiment is obtained by adding a resistive element 17 and a capacitive element 27 to the resonator according to the second embodiment (see FIG. 5).
  • the resistive element 17 is connected between the intermediate node 101 and the input end of the signal Vin2, and the capacitive element 27 is connected between the intermediate node 102 and the input end of the signal Vin2.
  • the transfer function is expressed by the following equation. From this transfer function, it can be seen that the signal Vin and the signal Vin2 are added.
  • the resistive element 12, the resistive element 14, the resistive element 15, the resistive element 17 and the capacitive element 24 are changed to the variable resistors and the variable capacitors shown in FIGS. It may be configured as appropriate.
  • a CTDS-ADC similar to that shown in FIG. 7 can be configured using the resonator according to this embodiment.
  • the resonator and the oversampling A / D converter according to the present invention can easily change the transfer characteristics, they are useful for portable communication devices and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)

Abstract

　抵抗素子（１１，１２）および容量素子（２３）はノード（１０１）と演算増幅器（１０）の反転入力端、出力端およびグランドのそれぞれとの間に接続されている。抵抗素子（１４）および容量素子（２５）はノード（１０１）と信号入力端との間に接続されている。容量素子（２１，２２）および抵抗素子（１３）はノード（１０２）と演算増幅器（１０）の反転入力端、出力端およびグランドのそれぞれとの間に接続されている。容量素子（２４，２６）はノード（１０２）と信号入力端およびグランドのそれぞれとの間に接続されている。ここで、ノード（１０１）に接続された素子を並列接続した場合の合成アドミタンスとノード（１０２）に接続された素子を並列接続した場合の合成アドミタンスとを等しくする。

Description

共振器およびオーバーサンプリングＡ／Ｄ変換器
　本発明は、共振器に関し、特に、時間連続型オーバーサンプリングΔΣ変換器に好適な共振器に関する。
　オーバーサンプリングＡ／Ｄ変換器は通信機器のフロントエンドや音声信号の変換などに広く用いられており、現在の通信、映像、音声信号処理回路に必須の回路技術である。オーバーサンプリングＡ／Ｄ変換器の一つに、積分器や共振器などの連続時間型フィルタを備えた連続時間型ΔΣＡ／Ｄ変換器（CTDS-ADC:Continuous Time Delta-Sigma A/D converter）がある。
　一般的なＣＴＤＳ－ＡＤＣでは、入力信号は縦続接続されたｎ個の連続時間型フィルタを通過した後に量子化器によって量子化され、量子化器のデジタル出力はｎ個のＤ／Ａ変換器によってアナログ電流信号に変換されてからｎ個の時間連続型フィルタのそれぞれにフィードバックされる。ＣＴＤＳ－ＡＤＣはアナログ回路部分にスイッチを含まないため低電圧化が可能である。また、サンプリングフィルタを用いた場合に通常必要となる前置フィルタがＣＴＤＳ－ＡＤＣでは不要である。これらの点から、ＣＴＤＳ－ＡＤＣは通信システムへの応用に適しており、近年、応用開発研究が盛んとなっている。
　ＣＴＤＳ－ＡＤＣの分解能およびＳＮ特性を向上させるには量子化ノイズ伝達関数の次数を上げる必要がある。しかし、高次の伝達特性を実現するには多くの演算増幅器が必要となり、回路規模および消費電力の点で不利である。そこで、少ない演算増幅器で高次の伝達特性を実現することが求められる。その一例として、図９に示したような、１個の演算増幅器で２次の伝達特性を実現する共振器がある。この共振器は、演算増幅器１０の出力端と反転入力端との間にツインＴ型ノッチフィルタを挿入した構成となっており、抵抗素子Ｒｉｎを介して演算増幅器１０の反転入力端に信号Ｖｉｎが入力され、演算増幅器１０の出力端から信号Ｖｏｕｔを出力する。ツインＴ型ノッチフィルタは、抵抗素子１１および１２ならびに容量素子２３で構成された第１のＴ型フィルタと容量素子２１および２２ならびに抵抗素子１３で構成された第２のＴ型フィルタとで構成される（例えば、特許文献１参照）。ツインＴ型ノッチフィルタの共振周波数では演算増幅器１０の出力端から非反転入力端に信号がフィードバックされなくなるため、演算増幅器１０のフィードバックループは実質的にオープン状態となり、非常に高い利得を得ることができる。また、共振器ではないが、演算増幅器の反転入力端ではなく、第１および第２のＴ型フィルタの中間ノードに信号を入力するようにした２次フィルタが公知である（例えば、特許文献２参照）。
特開平３－２１６５５９号公報 米国特許第４５５３１０３号明細書
　上記の２次共振器において、抵抗素子１１～１３の抵抗値をそれぞれＲ１，Ｒ２およびＲ３とし、容量素子２１～２３の容量値をＣ１，Ｃ２およびＣ３とすると、共振条件は、
１／Ｒ３＝１／Ｒ１＋１／Ｒ２　かつ　Ｃ３＝Ｃ１＋Ｃ２
である。また、伝達関数は次式で表される。ただし、ｓはラプラス演算子である。
Figure JPOXMLDOC01-appb-M000001
　この伝達関数において、容量値Ｃ１および容量値Ｃ２は分子の１次および０次の係数ならびに分母の０次の係数のいずれにも含まれる。したがって、ｓの１次の項を変更するために容量値Ｃ１および容量値Ｃ２の少なくとも一方を変更すると、極周波数およびｓの０次の項も同時に変化してしまう。このように、従来の２次共振器では伝達関数の各係数が相互に関連しているため、所望の伝達特性を実現するのに多大な設計労力が必要となる。また、各種アプリケーションに応じて動的に伝達特性を所望値に変更することも困難である。
　上記問題に鑑み、本発明は、１個の演算増幅器を用いて構成された２次共振器の伝達特性を容易に設定および変更できるようにすることを課題とする。
　上記課題を解決するために本発明では下記のような手段を講じた。まず、本発明の一態様としての共振器は、非反転入力端がグランドに接続された演算増幅器と、第１のノードと演算増幅器の反転入力端との間に接続された第１の抵抗素子と、第１のノードと演算増幅器の出力端との間に接続された第２の抵抗素子と、第２のノードと演算増幅器の反転入力端に接続された第１の容量素子と、第２のノードと演算増幅器の出力端との間に接続された第２の容量素子と、第１のノードとグランドとの間に接続された第３の容量素子と、第２のノードとグランドとの間に接続された第３の抵抗素子と、第１のノードと信号入力端との間に接続された第４の抵抗素子と、第２のノードと信号入力端との間に接続された第４の容量素子と、第１のノードと信号入力端との間に接続された第５の容量素子と、第２のノードとグランドとの間に接続された第６の容量素子とを備えている。ここで、第１のノードに接続された素子を並列接続した場合の合成アドミタンスと第２のノードに接続された素子を並列接続した場合の合成アドミタンスとが等しくなるようにする。これによると、伝達関数の各係数を独立して変更することができる。したがって、共振器の伝達特性を容易に設定および変更することができる。
　第２および第４の抵抗素子の抵抗値ならびに第４および第５の容量素子の容量値は可変であってもよい。具体的には、第２および第４の抵抗素子は、一端が第１のノードに接続され、他端が信号パスおよびグランドのいずれか一方に選択的に接続される抵抗素子が、複数個並列接続されたものである。第４の容量素子は、一端が第２のノードに接続され、他端が信号パスおよびグランドのいずれか一方に選択的に接続される容量素子が、複数個並列接続されたものである。第５の容量素子は、一端が第１のノードに接続され、他端が信号パスおよびグランドのいずれか一方に選択的に接続される容量素子が、複数個並列接続されたものである。これによると、共振条件を満たしつつ伝達関数を動的に変更することができる。
　また、上記の共振器は、第１のノードと第２の信号入力端との間に接続され、第２の抵抗素子の１／α倍の抵抗値の第５の抵抗素子と、第２のノードと第２の信号入力端との間に接続され、第２の容量素子のα倍の容量値の第７の容量素子とを備えていてもよい。これによると、加算器を設けることなく二つの入力信号を加算することができる。
　第２、第４および第５の抵抗素子の抵抗値ならびに第４および第５の容量素子の容量値は可変であってもよい。具体的には、第２、第４および第５の抵抗素子は、一端が第１のノードに接続され、他端が信号パスおよびグランドのいずれか一方に選択的に接続される抵抗素子が、複数個並列接続されたものである。第４の容量素子は、一端が第２のノードに接続され、他端が信号パスおよびグランドのいずれか一方に選択的に接続される容量素子が、複数個並列接続されたものである。第５の容量素子は、一端が第１のノードに接続され、他端が信号パスおよびグランドのいずれか一方に選択的に接続される容量素子が、複数個並列接続されたものである。これによると、二つの入力信号を加算することに加え、共振条件を満たしつつ伝達関数を動的に変更することができる。
　一方、本発明の別態様としての共振器は、非反転入力端がグランドに接続された演算増幅器と、第１のノードと演算増幅器の反転入力端との間に接続された第１の抵抗素子と、第１のノードと演算増幅器の出力端との間に接続された第２の抵抗素子と、第２のノードと演算増幅器の反転入力端に接続された第１の容量素子と、第２のノードと演算増幅器の出力端との間に接続された第２の容量素子と、第１のノードとグランドとの間に接続された第３の容量素子と、第２のノードとグランドとの間に接続された第３の抵抗素子と、第１のノードと信号入力端との間に接続された第４の抵抗素子と、第２のノードと信号入力端との間に接続された第４の容量素子と、第２のノードと信号入力端との間に接続された第５の抵抗素子と、第１のノードとグランドとの間に接続された第６の抵抗素子とを備えている。ここで、第１のノードに接続された素子を並列接続した場合の合成アドミタンスと第２のノードに接続された素子を並列接続した場合の合成アドミタンスとが等しくなるようにする。これによると、伝達関数の各係数を独立して変更することができる。したがって、共振器の伝達特性を容易に設定および変更することができる。
　第２、第４および第５の抵抗素子の抵抗値ならびに第４の容量素子の容量値は可変であってもよい。具体的には、第２および第４の抵抗素子は、一端が第１のノードに接続され、他端が信号パスおよびグランドのいずれか一方に選択的に接続される抵抗素子が、複数個並列接続されたものである。第５の抵抗素子は、一端が第２のノードに接続され、他端が信号パスおよびグランドのいずれか一方に選択的に接続される抵抗素子が、複数個並列接続されたものである。第４の容量素子は、一端が第２のノードに接続され、他端が信号パスおよびグランドのいずれか一方に選択的に接続される容量素子が、複数個並列接続されたものである。これによると、共振条件を満たしつつ伝達関数を動的に変更することができる。
　また、上記共振器は、第１のノードと第２の信号入力端との間に接続され、第２の抵抗素子の１／α倍の抵抗値の第７の抵抗素子と、第２のノードと第２の信号入力端との間に接続され、第２の容量素子のα倍の容量値の第５の容量素子とを備えていてもよい。これによると、加算器を設けることなく二つの入力信号を加算することができる。
　第２、第４、第５および第７の抵抗素子の抵抗値ならびに第４の容量素子の容量値は可変であってもよい。具体的には、第２、第４および第７の抵抗素子は、一端が第１のノードに接続され、他端が信号パスおよびグランドのいずれか一方に選択的に接続される抵抗素子が、複数個並列接続されたものである。第５の抵抗素子は、一端が第２のノードに接続され、他端が信号パスおよびグランドのいずれか一方に選択的に接続される抵抗素子が、複数個並列接続されたものである。第４の容量素子は、一端が第２のノードに接続され、他端が信号パスおよびグランドのいずれか一方に選択的に接続される容量素子が、複数個並列接続されたものである。これによると、二つの入力信号を加算することに加え、共振条件を満たしつつ伝達関数を動的に変更することができる。
　本発明によると、１個の演算増幅器を用いて構成された２次共振器について、設計時に伝達特性を容易に設定することができる。また、動作時に伝達特性を容易に変更することができる。
図１は、本発明の第１の実施形態に係る共振器の構成図である。 図２は、可変抵抗の構成図である。 図３は、可変容量の構成図である。 図４は、図１の共振器を用いたオーバーサンプリングＡ／Ｄ変換器の構成図である。 図５は、本発明の第２の実施形態に係る共振器の構成図である。 図６は、本発明の第３の実施形態に係る共振器の構成図である。 図７は、図６の共振器を用いたオーバーサンプリングＡ／Ｄ変換器の構成図である。 図８は、本発明の第４の実施形態に係る共振器の構成図である。 図９は、従来の共振器の構成図である。
符号の説明
１０　　演算増幅器
１１　　抵抗素子（第１の抵抗素子）
１２　　抵抗素子（第２の抵抗素子）
１３　　抵抗素子（第３の抵抗素子）
１４　　抵抗素子（第４の抵抗素子）
１５　　抵抗素子（第５の抵抗素子）
１６　　抵抗素子（第６の抵抗素子）
１７　　抵抗素子（第７の抵抗素子、第５の抵抗素子）
２１　　容量素子（第１の容量素子）
２２　　容量素子（第２の容量素子）
２３　　容量素子（第３の容量素子）
２４　　容量素子（第４の容量素子）
２５　　容量素子（第５の容量素子）
２６　　容量素子（第６の容量素子）
２７　　容量素子（第７の容量素子、第５の容量素子）
１００　共振器
１００’共振器
１０１　中間ノード（第１のノード）
１０２　中間ノード（第２のノード）
Ｒ　　　抵抗素子
Ｃ　　　容量素子
　以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
　《第１の実施形態》
　図１は、第１の実施形態に係る共振器の構成を示す。本実施形態に係る共振器において、演算増幅器１０の非反転入力端は接地されており、出力端と反転入力端との間にはツインＴ型ノッチフィルタが挿入されている。演算増幅器１０の出力が共振器の出力信号Ｖｏｕｔである。第１のＴ型フィルタは抵抗素子１１、抵抗素子１２および容量素子２３で構成され、第２のＴ型フィルタは容量素子２１、容量素子２２および抵抗素子１３で構成されている。そして、第１のＴ型フィルタにおける中間ノード１０１には並列接続された抵抗素子１４および容量素子２５を介して信号Ｖｉｎが入力され、第２のＴ型フィルタにおける中間ノード１０２には容量素子２４を介して信号Ｖｉｎが入力される。さらに、中間ノード１０２には一端が接地された容量素子２６が接続されている。
　ここで、抵抗素子１１～１４の抵抗値をそれぞれＲ１，Ｒ２，Ｒ３およびＲ４とし、容量素子２１～２６の容量値をＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５およびＣ６とすると、共振条件は、
１／Ｒ１＋１／Ｒ２＋１／Ｒ４＝１／Ｒ３　かつ　Ｃ３＋Ｃ５＝Ｃ１＋Ｃ２＋Ｃ４＋Ｃ６
である。すなわち、共振条件は、中間ノード１０１に接続された素子を並列接続した場合の合成アドミタンスと中間ノード１０２に接続された素子を並列接続した場合の合成アドミタンスとが等しいことである。また、容量素子２５および容量素子２６の容量値が等しい場合、伝達関数は次式で表される。
Figure JPOXMLDOC01-appb-M000002
　この伝達関数において、抵抗値Ｒ２は分母の０次の係数にのみ、容量値Ｃ４は分子の２次の係数にのみ、容量値Ｃ５は分子の１次の係数にのみ、抵抗値Ｒ４は分子の０次の係数にのみ含まれる。これは、これら素子値を変更することでこれら４つの係数を互いに独立して変更することができることを意味する。すなわち、本実施形態に係る共振器によると、抵抗値Ｒ２を調整することで極周波数を任意に設定することができる。また、容量値Ｃ４、容量値Ｃ５および抵抗値Ｒ４を調整することで任意の２次式を作り出すことができる。
　伝達関数を動的に変更する場合、上記４つの素子値のみを変更すると共振条件が崩れるおそれがある。そこで、共振条件を満たしつつ伝達関数を動的に変更できるようにするためには、抵抗素子１２、抵抗素子１４、容量素子２４および容量素子２５を次のように構成するとよい。
　図２は、抵抗値が可変の抵抗素子１２および抵抗素子１４の構成例を示す。抵抗素子Ｒの一端は中間ノード（抵抗素子１２および抵抗素子１４のいずれの場合も中間ノード１０１）に接続され、他端は信号パス（抵抗素子１２の場合は演算増幅器１０の出力端、抵抗素子１４の場合は信号Ｖｉｎの入力端）およびグランドのいずれか一方に選択的に接続されるようになっている。そして、そのような抵抗素子Ｒが複数個並列接続されている。制御信号ＣＴＬで抵抗素子Ｒの並列接続数を制御することで、抵抗値Ｒ２および抵抗値Ｒ４を変更することができる。
　図３は、容量値が可変の容量素子２４および２５の構成例を示す。容量素子Ｃの一端は中間ノード（容量素子２４の場合は中間ノード１０２、容量素子２５の場合は中間ノード１０１）に接続され、他端は信号パス（容量素子２４および容量素子２５のいずれの場合も信号Ｖｉｎの入力端）およびグランドのいずれか一方に選択的に接続されるようになっている。そして、そのような容量素子Ｃが複数個並列接続されている。制御信号ＣＴＬで容量素子Ｃの並列接続数を制御することで、容量値Ｃ４および容量値Ｃ５を変更することができる。
　ここで、抵抗素子Ｒおよび容量素子Ｃの他端が信号パスおよびグランドのいずれに接続されようとも、中間ノード１０１に接続された素子を並列接続した場合の合成アドミタンスおよび中間ノード１０２に接続された素子を並列接続した場合の合成アドミタンスはいずれも同じである。すなわち、抵抗値Ｒ２、抵抗値Ｒ４、容量値Ｃ４および容量値Ｃ５の変更にかかわらず共振条件は保たれたままである。したがって、共振条件を満たしつつ伝達関数を動的に変更することができる。
　本実施形態に係る共振器を用いることで、少ない個数の演算増幅器で高次の伝達特性を有するＣＴＤＳ－ＡＤＣを構成することができる。例えば、５次の積分特性を有するＣＴＤＳ－ＡＤＣの場合、次式で表される伝達特性Ｆ（ｓ）を持つ時間連続型フィルタが必要となる。このような時間連続型フィルタは、１個の１次積分器と２個の図１の共振器を縦続接続することで実現することができる。
Figure JPOXMLDOC01-appb-M000003
　図４は、本実施形態に係る共振器を用いたＣＴＤＳ－ＡＤＣの構成を示す。図４において、符号１００は本実施形態に係る共振器、符号１１０は１次積分器、符号１２０は加算器、符号１３０は量子化器、符号１４０はＤ／Ａ変換器（電圧電流変換器）をそれぞれ示す。
　なお、図４のＣＴＤＳ－ＡＤＣでは、入力信号を量子化器１３０の入力にフィードフォワードしているが、これは量子化ノイズだけが時間連続型フィルタを通過するようにして時間連続型フィルタに要求される線形特性やダイナミックレンジなどを緩和するためである。その詳細については特開昭６３－３９２１６号公報に開示されている。なお、入力信号を量子化器１３０の入力にフィードフォワードしなくてもよい。
　《第２の実施形態》
　図５は、第２の実施形態に係る共振器の構成を示す。本実施形態に係る共振器において、演算増幅器１０の非反転入力端は接地されており、出力端と反転入力端との間にはツインＴ型ノッチフィルタが挿入されている。演算増幅器１０の出力が共振器の出力信号Ｖｏｕｔである。第１のＴ型フィルタは抵抗素子１１、抵抗素子１２および容量素子２３で構成され、第２のＴ型フィルタは容量素子２１、容量素子２２および抵抗素子１３で構成されている。そして、第１のＴ型フィルタにおける中間ノード１０１には抵抗素子１４を介して信号Ｖｉｎが入力され、第２のＴ型フィルタにおける中間ノード１０２には並列接続された抵抗素子１５および容量素子２４を介して信号Ｖｉｎが入力される。さらに、中間ノード１０１には一端が接地された抵抗素子１６が接続されている。
　ここで、抵抗素子１１～１６の抵抗値をそれぞれＲ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５およびＲ６とし、容量素子２１～２４の容量値をＣ１，Ｃ２，Ｃ３およびＣ４とすると共振条件は、
１／Ｒ１＋１／Ｒ２＋１／Ｒ４＋１／Ｒ６＝１／Ｒ３＋１／Ｒ５　かつ　Ｃ３＝Ｃ１＋Ｃ２＋Ｃ４
である。また、抵抗素子１５および抵抗素子１６の抵抗値が等しい場合、伝達関数は次式で表される。
Figure JPOXMLDOC01-appb-M000004
　したがって、本実施形態に係る共振器についても、抵抗値Ｒ２を調整することで極周波数を任意に設定することができる。また、容量値Ｃ４、抵抗値Ｒ５およびＲ４を調整することで任意の２次式を作り出すことができる。
　なお、共振条件を満たしつつ伝達関数を動的に変更するには、抵抗素子１２、抵抗素子１４、抵抗素子１５および容量素子２４を図２および図３に示した可変抵抗および可変容量として適宜構成するとよい。また、図示は省略するが、本実施形態に係る共振器を用いて、図４と類似のＣＴＤＳ－ＡＤＣを構成することができる。
　《第３の実施形態》
　図６は、第３の実施形態に係る共振器の構成を示す。本実施形態に係る共振器は、第１の実施形態に係る共振器（図１参照）に抵抗素子１７および容量素子２７を追加したものである。抵抗素子１７は中間ノード１０１と信号Ｖｉｎ２の入力端との間に接続され、容量素子２７は中間ノード１０２と信号Ｖｉｎ２の入力端との間に接続されている。
　ここで、抵抗素子１７の抵抗値をＲ２／αとし、容量素子２７の容量値をαＣ２とすると、共振条件は、
１／Ｒ１＋（１＋α）／Ｒ２＋１／Ｒ４＝１／Ｒ３　かつ　Ｃ３＋Ｃ５＝Ｃ１＋（１＋α）Ｃ２＋Ｃ４＋Ｃ６
である。また、容量素子２５および容量素子２６の容量値が等しい場合、伝達関数は次式で表される。この伝達関数から、信号Ｖｉｎと信号Ｖｉｎ２とが加算されることがわかる。
Figure JPOXMLDOC01-appb-M000005
　共振条件を満たしつつ伝達関数を動的に変更するには、抵抗素子１２、抵抗素子１４、抵抗素子１７、容量素子２４および容量素子２５を図２および図３に示した可変抵抗および可変容量として適宜構成するとよい。
　本実施形態に係る共振器は二つの入力信号（場合によっては３つ以上の入力信号）を加算することができるため、本実施形態に係る共振器をＣＴＤＳ－ＡＤＣに用いることで、図４のＣＴＤＳ－ＡＤＣにおける加算器１２０を省略することができる。図７は、本実施形態に係る共振器を用いたＣＴＤＳ－ＡＤＣの構成を示す。本実施形態に係る共振器１００’は、共振器１００の出力を積分したものに、フィードフォワードした入力信号およびフィードバックした量子化器１３０の出力を加算して量子化器１３０に出力する。したがって、量子化器１３０の前段に加算器は不要であり、回路規模および消費電力を低減することができる。
　《第４の実施形態》
　図８は、第４の実施形態に係る共振器の構成を示す。本実施形態に係る共振器は、第２の実施形態に係る共振器（図５参照）に抵抗素子１７および容量素子２７を追加したものである。抵抗素子１７は中間ノード１０１と信号Ｖｉｎ２の入力端との間に接続され、容量素子２７は中間ノード１０２と信号Ｖｉｎ２の入力端との間に接続されている。
　ここで、抵抗素子１７の抵抗値をＲ２／αとし、容量素子２７の容量値をαＣ２とすると、共振条件は、
１／Ｒ１＋（１＋α）／Ｒ２＋１／Ｒ４＋１／Ｒ６＝１／Ｒ３＋１／Ｒ５　かつ　Ｃ３＝Ｃ１＋（１＋α）Ｃ２＋Ｃ４
である。また、抵抗素子１５および抵抗素子１６の抵抗値が等しい場合、伝達関数は次式で表される。この伝達関数から、信号Ｖｉｎと信号Ｖｉｎ２とが加算されることがわかる。
Figure JPOXMLDOC01-appb-M000006
　共振条件を満たしつつ伝達関数を動的に変更するには、抵抗素子１２、抵抗素子１４、抵抗素子１５、抵抗素子１７および容量素子２４を図２および図３に示した可変抵抗および可変容量として適宜構成するとよい。また、図示は省略するが、本実施形態に係る共振器を用いて、図７と類似のＣＴＤＳ－ＡＤＣを構成することができる。
　本発明に係る共振器およびオーバーサンプリングＡ／Ｄ変換器は伝達特性を容易に変更することができるため、携帯通信機器などに有用である。

Claims (13)

  1. 　非反転入力端がグランドに接続された演算増幅器と、
    　第１のノードと前記演算増幅器の反転入力端との間に接続された第１の抵抗素子と、
    　前記第１のノードと前記演算増幅器の出力端との間に接続された第２の抵抗素子と、
    　第２のノードと前記演算増幅器の反転入力端に接続された第１の容量素子と、
    　前記第２のノードと前記演算増幅器の出力端との間に接続された第２の容量素子と、
    　前記第１のノードとグランドとの間に接続された第３の容量素子と、
    　前記第２のノードとグランドとの間に接続された第３の抵抗素子と、
    　前記第１のノードと信号入力端との間に接続された第４の抵抗素子と、
    　前記第２のノードと前記信号入力端との間に接続された第４の容量素子と、
    　前記第１のノードと前記信号入力端との間に接続された第５の容量素子と、
    　前記第２のノードとグランドとの間に接続された第６の容量素子とを備え、
    　前記第１のノードに接続された素子を並列接続した場合の合成アドミタンスと前記第２のノードに接続された素子を並列接続した場合の合成アドミタンスとが等しい
    ことを特徴とする共振器。
  2. 請求項１の共振器において、
    　前記第２および第４の抵抗素子の抵抗値ならびに前記第４および第５の容量素子の容量値は可変である
    ことを特徴とする共振器。
  3. 請求項２の共振器において、
    　前記第２および第４の抵抗素子は、一端が前記第１のノードに接続され、他端が信号パスおよびグランドのいずれか一方に選択的に接続される抵抗素子が、複数個並列接続されたものであり、
    　前記第４の容量素子は、一端が前記第２のノードに接続され、他端が信号パスおよびグランドのいずれか一方に選択的に接続される容量素子が、複数個並列接続されたものであり、
    　前記第５の容量素子は、一端が前記第１のノードに接続され、他端が信号パスおよびグランドのいずれか一方に選択的に接続される容量素子が、複数個並列接続されたものである
    ことを特徴とする共振器。
  4. 請求項１の共振器において、
    　前記第１のノードと第２の信号入力端との間に接続され、前記第２の抵抗素子の１／α倍の抵抗値の第５の抵抗素子と、
    　前記第２のノードと前記第２の信号入力端との間に接続され、前記第２の容量素子のα倍の容量値の第７の容量素子とを備えている
    ことを特徴とする共振器。
  5. 請求項４の共振器において、
    　前記第２、第４および第５の抵抗素子の抵抗値ならびに前記第４および第５の容量素子の容量値は可変である
    ことを特徴とする共振器。
  6. 請求項５の共振器において、
    　前記第２、第４および第５の抵抗素子は、一端が前記第１のノードに接続され、他端が信号パスおよびグランドのいずれか一方に選択的に接続される抵抗素子が、複数個並列接続されたものであり、
    　前記第４の容量素子は、一端が前記第２のノードに接続され、他端が信号パスおよびグランドのいずれか一方に選択的に接続される容量素子が、複数個並列接続されたものであり、
    　前記第５の容量素子は、一端が前記第１のノードに接続され、他端が信号パスおよびグランドのいずれか一方に選択的に接続される容量素子が、複数個並列接続されたものである
    ことを特徴とする共振器。
  7. 　非反転入力端がグランドに接続された演算増幅器と、
    　第１のノードと前記演算増幅器の反転入力端との間に接続された第１の抵抗素子と、
    　前記第１のノードと前記演算増幅器の出力端との間に接続された第２の抵抗素子と、
    　第２のノードと前記演算増幅器の反転入力端に接続された第１の容量素子と、
    　前記第２のノードと前記演算増幅器の出力端との間に接続された第２の容量素子と、
    　前記第１のノードとグランドとの間に接続された第３の容量素子と、
    　前記第２のノードとグランドとの間に接続された第３の抵抗素子と、
    　前記第１のノードと信号入力端との間に接続された第４の抵抗素子と、
    　前記第２のノードと前記信号入力端との間に接続された第４の容量素子と、
    　前記第２のノードと前記信号入力端との間に接続された第５の抵抗素子と、
    　前記第１のノードとグランドとの間に接続された第６の抵抗素子とを備え、
    　前記第１のノードに接続された素子を並列接続した場合の合成アドミタンスと前記第２のノードに接続された素子を並列接続した場合の合成アドミタンスとが等しい
    ことを特徴とする共振器。
  8. 請求項７の共振器において、
    　前記第２、第４および第５の抵抗素子の抵抗値ならびに前記第４の容量素子の容量値は可変である
    ことを特徴とする共振器。
  9. 請求項８の共振器において、
    　前記第２および第４の抵抗素子は、一端が前記第１のノードに接続され、他端が信号パスおよびグランドのいずれか一方に選択的に接続される抵抗素子が、複数個並列接続されたものであり、
    　前記第５の抵抗素子は、一端が前記第２のノードに接続され、他端が信号パスおよびグランドのいずれか一方に選択的に接続される抵抗素子が、複数個並列接続されたものであり、
    　前記第４の容量素子は、一端が前記第２のノードに接続され、他端が信号パスおよびグランドのいずれか一方に選択的に接続される容量素子が、複数個並列接続されたものである
    ことを特徴とする共振器。
  10. 請求項７の共振器において、
    　前記第１のノードと第２の信号入力端との間に接続され、前記第２の抵抗素子の１／α倍の抵抗値の第７の抵抗素子と、
    　前記第２のノードと前記第２の信号入力端との間に接続され、前記第２の容量素子のα倍の容量値の第５の容量素子とを備えている
    ことを特徴とする共振器。
  11. 請求項１０の共振器において、
    　前記第２、第４、第５および第７の抵抗素子の抵抗値ならびに前記第４の容量素子の容量値は可変である
    ことを特徴とする共振器。
  12. 請求項１１の共振器において、
    　前記第２、第４および第７の抵抗素子は、一端が前記第１のノードに接続され、他端が信号パスおよびグランドのいずれか一方に選択的に接続される抵抗素子が、複数個並列接続されたものであり、
    　前記第５の抵抗素子は、一端が前記第２のノードに接続され、他端が信号パスおよびグランドのいずれか一方に選択的に接続される抵抗素子が、複数個並列接続されたものであり、
    　前記第４の容量素子は、一端が前記第２のノードに接続され、他端が信号パスおよびグランドのいずれか一方に選択的に接続される容量素子が、複数個並列接続されたものである
    ことを特徴とする共振器。
  13. 　請求項１および７のいずれか一つの共振器を備えている
    ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
PCT/JP2009/001415 2008-09-30 2009-03-27 共振器およびオーバーサンプリングａ／ｄ変換器 WO2010038331A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010531707A JP5355580B2 (ja) 2008-09-30 2009-03-27 共振器およびオーバーサンプリングａ／ｄ変換器
EP09817375A EP2346167A1 (en) 2008-09-30 2009-03-27 Resonator and oversampling a/d converter
CN200980138684.9A CN102171926A (zh) 2008-09-30 2009-03-27 谐振器以及过采样a/d变换器
US13/073,335 US8604956B2 (en) 2008-09-30 2011-03-28 Resonator and oversampling A/D converter
US14/072,743 US8981978B2 (en) 2008-09-30 2013-11-05 Resonator and oversampling A/D converter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-255272 2008-09-30
JP2008255272 2008-09-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/073,335 Continuation US8604956B2 (en) 2008-09-30 2011-03-28 Resonator and oversampling A/D converter

Publications (1)

Publication Number Publication Date
WO2010038331A1 true WO2010038331A1 (ja) 2010-04-08

Family

ID=42073120

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/001415 WO2010038331A1 (ja) 2008-09-30 2009-03-27 共振器およびオーバーサンプリングａ／ｄ変換器

Country Status (5)

Country Link
US (2) US8604956B2 (ja)
EP (1) EP2346167A1 (ja)
JP (1) JP5355580B2 (ja)
CN (1) CN102171926A (ja)
WO (1) WO2010038331A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011039915A1 (ja) * 2009-09-29 2011-04-07 パナソニック株式会社 積分器およびそれを備えたオーバーサンプリングａ／ｄ変換器
WO2011089661A1 (ja) * 2010-01-20 2011-07-28 パナソニック株式会社 共振器、デルタシグマ変調器、および無線通信装置
WO2012032690A1 (ja) * 2010-09-07 2012-03-15 パナソニック株式会社 デルタシグマ変調器、積分器、および無線通信装置
JP2013511241A (ja) * 2011-01-20 2013-03-28 メディア テック シンガポール ピーティーイー．リミテッド 向上した雑音除去性を有するオーバーサンプリング連続時間型コンバータ

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484877B2 (en) 2014-08-25 2016-11-01 Mediatek Inc. Resonating device with single operational amplifier
US9312879B2 (en) 2014-08-25 2016-04-12 Mediatek Inc. Signal modulating device capable of reducing peaking in signal transfer function
CN106209109A (zh) * 2014-10-28 2016-12-07 联发科技股份有限公司 信号调制装置
KR102324333B1 (ko) * 2015-03-09 2021-11-12 한국전자통신연구원 무선통신 시스템에서의 데이터 변환기를 위한 루프 필터 및 그에 따른 루프 필터 구현 방법
US10461770B2 (en) * 2017-07-13 2019-10-29 Analog Devices Global Unlimited Company Techniques for configurable ADC front-end RC filter
CN108022559B (zh) * 2018-01-03 2020-01-21 上海中航光电子有限公司 一种光敏检测模块、光源模组与电泳显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5388549A (en) * 1977-01-14 1978-08-04 Kokusai Denshin Denwa Co Ltd Active band pass filter
JPS58500926A (ja) * 1981-06-12 1983-06-02 グ−ルド　インコ−ポレイテツド 改善されたデルタ変調エンコ−ダ
US4553103A (en) 1982-06-29 1985-11-12 British Telecommunications RC-Active filters
JPS62183209A (ja) * 1986-02-06 1987-08-11 Iwatsu Electric Co Ltd バンドパス・フイルタ
JPS6339216A (ja) 1986-08-04 1988-02-19 Oki Electric Ind Co Ltd デルタ・シグマ形ａ／ｄ変換器
JPH03216559A (ja) 1990-01-22 1991-09-24 Fujitsu Ltd 電流検出器
JP2001168721A (ja) * 1999-12-03 2001-06-22 Nippon Telegr & Teleph Corp <Ntt> アナログ・デジタル変換装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3979670A (en) * 1973-08-17 1976-09-07 Western Electric Company, Inc. Apparatus for detecting and measuring peak-to-peak values in electrical signals
US4002858A (en) * 1974-12-19 1977-01-11 Giese Edwin G Audio program switching apparatus
US4001710A (en) * 1975-05-27 1977-01-04 Westinghouse Air Brake Company Fail-safe active band-pass filter
US4509037A (en) * 1981-06-12 1985-04-02 Gould Inc. Enhanced delta modulation encoder
JPS58129821A (ja) 1982-01-28 1983-08-03 Hitachi Denshi Ltd 完全積分フイルタ
JPH0194726A (ja) 1987-10-07 1989-04-13 Matsushita Electric Ind Co Ltd オーバーサンプル形アナログ・ディジタル変換器の入力回路
JP3109461B2 (ja) * 1997-09-09 2000-11-13 日本電気株式会社 ローパスフィルタ
JP3962942B2 (ja) 2000-12-13 2007-08-22 横河電機株式会社 Σδａｄ変換器
US7215270B1 (en) * 2006-04-10 2007-05-08 Intrinsix Corp. Sigma-delta modulator having selectable OSR with optimal resonator coefficient
KR100925637B1 (ko) * 2007-12-11 2009-11-06 삼성전기주식회사 스위치드 캐패시터 공진기 및 이를 이용한 시그마-델타변조기
US7928877B1 (en) * 2008-07-23 2011-04-19 Hrl Laboratories, Llc Continuous-time delta-sigma modulator with small distributed resonators

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5388549A (en) * 1977-01-14 1978-08-04 Kokusai Denshin Denwa Co Ltd Active band pass filter
JPS58500926A (ja) * 1981-06-12 1983-06-02 グ−ルド　インコ−ポレイテツド 改善されたデルタ変調エンコ−ダ
US4553103A (en) 1982-06-29 1985-11-12 British Telecommunications RC-Active filters
JPS62183209A (ja) * 1986-02-06 1987-08-11 Iwatsu Electric Co Ltd バンドパス・フイルタ
JPS6339216A (ja) 1986-08-04 1988-02-19 Oki Electric Ind Co Ltd デルタ・シグマ形ａ／ｄ変換器
JPH03216559A (ja) 1990-01-22 1991-09-24 Fujitsu Ltd 電流検出器
JP2001168721A (ja) * 1999-12-03 2001-06-22 Nippon Telegr & Teleph Corp <Ntt> アナログ・デジタル変換装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011039915A1 (ja) * 2009-09-29 2011-04-07 パナソニック株式会社 積分器およびそれを備えたオーバーサンプリングａ／ｄ変換器
JP2011077689A (ja) * 2009-09-29 2011-04-14 Panasonic Corp 積分器およびそれを備えたオーバーサンプリングａ／ｄ変換器
WO2011089661A1 (ja) * 2010-01-20 2011-07-28 パナソニック株式会社 共振器、デルタシグマ変調器、および無線通信装置
JP5462888B2 (ja) * 2010-01-20 2014-04-02 パナソニック株式会社 共振器、デルタシグマ変調器、および無線通信装置
US8823567B2 (en) 2010-01-20 2014-09-02 Panasonic Corporation Resonator, delta-sigma modulator, and wireless communication device
WO2012032690A1 (ja) * 2010-09-07 2012-03-15 パナソニック株式会社 デルタシグマ変調器、積分器、および無線通信装置
CN103081363A (zh) * 2010-09-07 2013-05-01 松下电器产业株式会社 德尔塔西格玛调制器、积分器、及无线通信装置
JP2013511241A (ja) * 2011-01-20 2013-03-28 メディア テック シンガポール ピーティーイー．リミテッド 向上した雑音除去性を有するオーバーサンプリング連続時間型コンバータ

Also Published As

Publication number Publication date
JPWO2010038331A1 (ja) 2012-02-23
JP5355580B2 (ja) 2013-11-27
US8981978B2 (en) 2015-03-17
US20110169677A1 (en) 2011-07-14
CN102171926A (zh) 2011-08-31
US8604956B2 (en) 2013-12-10
EP2346167A1 (en) 2011-07-20
US20140055294A1 (en) 2014-02-27

Similar Documents

Publication Publication Date Title
JP5355580B2 (ja) 共振器およびオーバーサンプリングａ／ｄ変換器
JP4875767B2 (ja) 積分器、共振器及びオーバーサンプリングａ／ｄ変換器
US7460046B2 (en) Sigma-delta modulators
WO2010079539A1 (ja) 積分器回路およびこれを備えたδς変調器
JP5633398B2 (ja) Δς変調器および信号処理システム
WO2012032690A1 (ja) デルタシグマ変調器、積分器、および無線通信装置
US9467163B1 (en) Power reduction in delta sigma modulator
CN102629874A (zh) δ-σ调制器与信号处理系统
JPWO2013005267A1 (ja) デルタシグマ変調器、並びに、これを備えた受信装置および無線通信装置
US20060103560A1 (en) Phase-compensated filter circuit with reduced power consumption
US20050128115A1 (en) Loop filter for a continuous time sigma delta analog to digital converter
JP5462888B2 (ja) 共振器、デルタシグマ変調器、および無線通信装置
KR20170087309A (ko) 3차 루프필터 및 이를 포함하는 델타-시그마 변조기
JP5275196B2 (ja) 積分器およびそれを備えたオーバーサンプリングａ／ｄ変換器
KR101559456B1 (ko) 지연된 피드―포워드 경로를 갖는 저전력·저면적 3차 시그마―델타 변조기
JP5275195B2 (ja) 複素２次積分器およびそれを備えたオーバーサンプリングａ／ｄ変換器
JP2012065266A (ja) デルタシグマ変調器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980138684.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09817375

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010531707

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2009817375

Country of ref document: EP