CN103701463A - 用于快速通道切换系统的输入电流抵消方案 - Google Patents

用于快速通道切换系统的输入电流抵消方案 Download PDF

Info

Publication number
CN103701463A
CN103701463A CN201310371605.7A CN201310371605A CN103701463A CN 103701463 A CN103701463 A CN 103701463A CN 201310371605 A CN201310371605 A CN 201310371605A CN 103701463 A CN103701463 A CN 103701463A
Authority
CN
China
Prior art keywords
input
multiplexer
output
precharge buffer
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310371605.7A
Other languages
English (en)
Other versions
CN103701463B (zh
Inventor
G·莫拉·普绍尔特
B·R·维亚斯
A·W·谢里
A·马达恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Global ULC
Analog Devices International ULC
Original Assignee
Ya De Promise Semiconductor Technology Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ya De Promise Semiconductor Technology Co filed Critical Ya De Promise Semiconductor Technology Co
Publication of CN103701463A publication Critical patent/CN103701463A/zh
Application granted granted Critical
Publication of CN103701463B publication Critical patent/CN103701463B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane
    • H04L49/405—Physical details, e.g. power supply, mechanical construction or backplane of ATM switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及一种快速通道切换系统中的输入电流抵消方案。本发明公开了一种多通道系统，其包括：多路复用器，其具有用于多个输入通道的输入端；和预充电缓冲器，其具有耦合到多路复用器的输入端的多个输入端和耦合到多路复用器输出端的输出端。多通道系统可以是独立系统，或可以耦合到具有耦合到多路复用器的输出端的输入端的接收电路。在某些情况下，接收电路是模数转换器。

Description

用于快速通道切换系统的输入电流抵消方案
相关申请案
本申请要求2012年8月24日提交的美国临时专利申请第61/692,855号和2013年3月15日提交的美国临时专利申请第61/793,932号的权利，这两个申请均是以引用的方式并入本文。
发明背景
本发明涉及快速通道切换系统，且更特别地说涉及一种快速通道切换系统中的输入电流抵消方案。
随着电子系统的复杂性继续增长，诸如通信和医疗设备的许多装置同时接收并处理源于多个数据通道的数据信号。例如，诸如长期演进（LTE）的先进通信协议使用多个天线以对移动装置和基站实施多输入多输出（MIMO）技术以实现数据速率增大。在这些MIMO系统中，可并行接收并处理多个信号。在另一实例中，诸如超声波的医疗装置处理来自多个传感器的数据以生成单个输出，诸如图像。
可以预期，模数转换器（ADC）是这些电子装置的基本组件。参考上述实例，ADC通常从信号源（例如，天线或传感器）接收模拟信号，模拟信号然后被ADC转换为表示数据的数字代码。所以，在多通道接收器中，通常由一个或多个ADC处理每个并行模拟信号以产生输出数字信号。为了将多通道模拟信号转换为数字形式，已开发出多种电路架构。
在相关技术方法中，每个输入通道包括单独ADC。除与每个通道上包括ADC的高组件成本以外，还会显著增加这种配置的功耗。
在另一相关技术方法中，采用前端多路复用器使得每个输入通道耦合到前端多路复用器，且多路复用器的输出中继到ADC和链路中的剩余电路。这种方案的缺点在于其从输入驱动器汲取相当多的输入电流，这会随着切换速度增大而成为关注问题。此外，多路复用器的输出上的电容可在切换通道时产生输入电流。
为了增大ADC的切换速度，可使用输入缓冲器以对ADC输入电容器进行充电以减小残余输入电流。残余输入电流具有不良效应，诸如非希望的增益、偏移和非线性问题。输入缓冲器可以具有可通过使用斩波机构抵消的偏移。然而，这些技术减小了ADC输出的精确度。
在另一相关技术方法中，解除多路复用器输出端与ADC输入端的耦合，且在ADC前端处布置外置缓冲器。此时，多路复用器的输出侧上的电容可能特别高（即，与内部负载相比），这导致以快速通道切换速率产生高输入电流。
由于相关技术具有高功耗或低切换速率，发明人认为需要一种克服现有系统的上述缺点的多通道系统。
附图简述
图1示出了根据本发明的示例性实施方案的多通道转换系统。
图2示出了根据本发明的示例性实施方案的多通道转换方法。
图3示出了根据本发明的另一示例性实施方案的多通道转换系统。
图4是根据本发明的示例性实施方案的预充电缓冲器的电路图。
图5示出了根据本发明的另一示例性实施方案的多通道转换系统。
图6是根据本发明的另一示例性实施方案的预充电缓冲器的电路图。
图7示出了根据本发明的示例性实施方案的多路复用器晶胞的电路图。
图8示出了根据本发明的示例性实施方案的预充电电路800。
图9(a)和图9(b)是根据本发明的实施方案的其它预充电缓冲器900A和900B的电路图。
图10示出了根据本发明的另一示例性实施方案的多通道转换系统。
图11示出了根据本发明的示例性实施方案的示例性多路复用器单元1100。
发明详述
本发明的实施方案提供了一种用于包括多通道系统的快速通道切换系统的输入电流抵消方案，多通道系统包括：多路复用器，其具有用于多个输入通道的输入端；接收电路，其具有耦合到多路复用器的输出端的输入端；和预充电缓冲器，其具有每个耦合到多路复用器的输入端的输入端和耦合到多路复用器输出端的输出端。
图1示出了根据本发明的实施方案的多通道转换系统100。转换系统100可以包括ADC110、多路复用器120、预充电缓冲器130和控制器140。转换系统100可以耦合到本文中称作“通道”的多个信号源AIN0至AINn。虽然未示出，但是ADC110可以在其输出处耦合到额外的电路系统，诸如数字信号处理器。
如图1(a)所示，多路复用器120可以具有每个耦合到各自输入通道AIN0至AINn的多个输入端。多路复用器120可以具有耦合到ADC110的输入端的输出端。预充电缓冲器130还可以具有耦合到各自输入通道AIN0至AINn的多个输入端和耦合到多路复用器120的输出端的输出端。预充电缓冲器130可以作为单位增益放大器。多路复用器120和预充电缓冲器130可以具有耦合到控制器140的控制输入端。控制器140可以根据例如由驱动时钟（未示出）提供的协议和时序方案控制多路复用器120和预充电缓冲器130的操作。
在操作期间，转换器系统100可以基于循环将输入信号从通道AIN0至AINn传播到ADC110。在每次循环时，转换器系统100可以在预充电阶段和信号驱动阶段操作。在预充电阶段期间，预充电缓冲器130可以基于存在于相关输入通道（例如，通道AIN1）处的电压而将电压输出到ADC110的输入端。在信号驱动阶段期间，可以禁用预充电缓冲器130且多路复用器120可以将信号从输入通道AIN0传播到ADC110。此后，转换器系统100可以前进到另一通道（例如，AIN2）以进行另一操作循环。
虽然图1(a)示出了具有ADC110的多通道转换系统100，但是可以在除ADC110以外的电路前面应用包括多路复用器120、预充电缓冲器130和控制器140的预充电组件。例如，图8(A)示出了根据本发明的示例性实施方案的预充电电路800。图8(B)示出了可由预充电电路800驱动的某些（非详尽）示例性电路，其包括追踪或采样电路、可编程增益放大器（PGA）和各种类型的ADC或DAC。此外，图1(a)中的配置是一个实例且其它配置也是可行的。
图1(b)表示根据本发明的实施方案的转换器系统100的操作。特别地说，图1(b)示出了可以从控制器140输出到图1(a)的多路复用器120和预充电缓冲器130的示例性控制信号。在时间t0，图1(b)示出了从控制器140输出到多路复用器120以将信号从通道i传播到ADC110的控制信号。在时间t1，控制器140可以禁用多路复用器120以免将任何输入信号传播到ADC110且可以启用预充电缓冲器130。具体来说，控制器140可以使预充电缓冲器130输出表示存在于通道i+1处的输入信号的信号。在时间t2，图1(b)示出了禁用预充电缓冲器130且启用多路复用器120以将输入信号从通道i+1传播到ADC110。多路复用器120可以保持启用直到时间t3为止，此时在另一通道（例如，通道i+2）处控制器140可以禁用多路复用器120并启用预充电缓冲器130。
预充电缓冲器130的使用可以对转换器系统100提供输入电流抵消方案。预充电缓冲器130可以具有高阻抗输入，其减小了需要由输入通道AIN0至AINn供应以将ADC110的输入节点充电到所希望电压的电流量。相反地，预充电缓冲器130的电压供应可以驱动ADC110的输入端。虽然预充电缓冲器130通常可能由于偏移或其它非理想电流行为而引入某种电压误差，但是这些影响可以通过在转换之前经由多路复用器120将输入通道AIN0至AINn连接到ADC输入端而减小。因此，实际上，预充电缓冲器130可以大略精确地将ADC输入端预充电到所希望电压，且此后输入通道本身（例如，AIN1）可以凭借通过多路复用器120进行直接连接而改善预充电电压。此外，多路复用器120和到接收ADC110的互连可能具有可以经预充电以防通道切换期间产生电流的电容负载。
如指示，预充电缓冲器130可以作为单位增益放大器。例如，其可以是运算放大器或运算跨导放大器（“OTA”）。根据这个示例性实施方案，由于OTA仅驱动电容负载，所以OTA可选定为预充电缓冲器130。因此，可减小缓冲器的输出级的电流消耗。
可循序地或按其它所希望次序对输入通道AIN0至AINn中的每个进行多路复用。控制器140可指示多路复用器120选择一个或多个输入通道AIN0至AINn。或者，可由可编程寄存器（未示出）确定到ADC110的输入的次序。在实施方案中，控制器140可以包括由外部时钟（也未示出）驱动的状态机。
现将描述多通道转换器系统100的示例性实施方案。在这个实例中，转换器系统100可达到50kHz的通道扫描速率。输入电压可以在从0V到5.5V的范围中。此外，如果ADC110具有约8pF数量级的输入电容且被配置来在两个通道之间每20μs切换一次，那么起因于AINn与AINn+1之间的最大差值的平均输入电流可是：
IIn_SingleChannel=C*V*F/NChannels=8pF*5.5V*50KHz/2=1.1μA
图1的配置提供了在区域高效配置中对转换系统100进行快速预充电。所有输入通道AIN0至AINn之间可以共享预充电缓冲器130，从而可以在将系统100制造为集成电路时有助于电路大小减小和电源效率。在预充电缓冲器130内，缓冲器130可以包括输入开关（图1未示出）以支配到输入通道AIN0至AINn的连接性，但输入通道AIN0至AINn可以以其它方式共享预充电缓冲器130的其它组件。然而，其它实施方案可以具有预充电缓冲器的不同架构。
图2示出了根据本发明的示例性实施方案的多通道转换方法200。在描述图2的方法时，还将参考图2的示例性多通道转换系统的元件，但所述方法也可以应用于其它多通道转换系统。
在201，多路复用器120选择多个模拟输入通道AIN0至AINn之一（例如，AINX）。如由控制器140所确定，可循序地或按预定次序对模拟输入通道AIN0至AINn进行多路复用。如上所述，多个输入通道AIN0至AINn可以对应于从通信、医疗或其它电子装置接收的输入信号。
在202，预充电缓冲器130将ADC110的输入节点充电到对应于选定输入AINX的预充电电压VINX。预充电缓冲器130在前一个通道的模数转换完成之后且在切换到下一个通道之前将输入节点充电到下一个通道输入电压。
在203，ADC110将选定输入AINX转换为至少一个数字信号。例如，ADC110可以直接耦合到多路复用器120。在这种示例性配置中，ADC110的输入节点与多路复用器120的输出节点相同。转换方法200可以按需要通过多个模拟输入通道AIN0至AINn进行迭代。
图3示出了根据本发明的另一实施方案的多通道转换系统300。转换系统300可以包括ADC310、多路复用器320、预充电缓冲器330和控制器340。转换系统300可以耦合到多个输入通道。虽然未示出，但是ADC310可以在其输出处耦合到额外电路系统，诸如数字信号处理器。
如图3所示，多路复用器320可以具有每个耦合到各自输入通道AIN0至AINn的多个输入端。多路复用器320可以具有耦合到ADC310的输入端的输出端。预充电缓冲器330还可以具有每个耦合到各自输入通道AIN0至AINn的多个输入端和用于反馈信号的输入端。预充电缓冲器330的输出端可耦合到多路复用器320的输出端。多路复用器320和预充电缓冲器330可以具有耦合到控制器340的控制输入端。控制器340可以根据例如由驱动时钟（未示出）提供的协议和时序方案控制多路复用器320和预充电缓冲器330的操作。
在操作期间，转换器系统300可以基于循环将输入信号从通道AIN0至AINn传播到ADC310。在每次循环时，转换器系统300可以在预充电阶段和信号驱动阶段操作。在预充电阶段期间，预充电缓冲器330可以基于存在于相关输入通道（例如，通道AIN1）处的电压而将电压输出到ADC310的输入端。在信号驱动阶段期间，可以禁用预充电缓冲器330且多路复用器320可以将信号从输入通道AIN1传播到ADC310。此后，转换器系统300可以前进到另一通道（例如，AIN2）以进行另一操作循环。
如图3所示，转换系统300的预充电缓冲器330可以包括反馈回路。放大器反馈可用来改善包括增益稳定性、频率响应和线性度的放大器性能。此外，可减小因制造变动和操作条件造成的偏差。在图3的实施方案中，预充电缓冲器330可以具有用于反馈信号的单个输入。
图4是根据本发明的实施方案的预充电缓冲器400的电路图。缓冲器400的第一级可以包括多个电流源410、420和430、控制开关440.0至440.n+1和输入对晶体管450.0至450.n+1。输入对晶体管450.0至450.n可以具有分别耦合到输入通道AIN0至AINn的栅极。最后一个输入对晶体管450.n+1的栅极可以耦合到缓冲器输出VOUT。控制开关440.0至440.n+1的输入端可以耦合到控制器（图4未示出）。
可以按成对方式提供输入对晶体管450.0至450.n和控制开关440.0至440.n，其串联连接在预充电缓冲器400内的一对共同节点（分别示为N1和N2）之间。电流源之一410可以耦合到节点N1且另一电流源420可以耦合到节点N2。
预充电缓冲器400的第一级可以包括与VOUT信号相关的输入对晶体管450.n+1和控制开关440.n+1。晶体管450.n+1和控制开关440.n+1可以耦合在第二节点N2与预充电缓冲器的另一节点N3之间。第三电流源430还可以耦合到节点N3。
在预充电阶段的操作期间，仅将选定输入通道之一（例如，AIN0）活动。与其它输入通道AIN0至AINn相关的控制开关440.0至440.n可以断开，因此禁用晶体管450.0至450.n作用于预充电缓冲器的输出。
电流源410、430可以分别将量为Ib的电流供应给节点N1和N3。第二电流源420可以从节点N1和N3汲取总量为Ib的电流。当预充电缓冲器平衡时，第二电流源420应从节点N1和N3汲取相等量的电流（1/2Ib），从而忽略非理想的电路行为。然而，晶体管450.0和450.n+1的电导可以支配通过每个晶体管450.0、450.n+1汲取的电流的量，电流量基于分别存在于晶体管的栅极处的电压-AIN0和VOUT而改变。剩余电流可以从预充电缓冲器第一级400输出。
图5示出了根据本发明的另一实施方案的多通道转换系统500。转换系统500可以包括ADC510、多路复用器520、预充电缓冲器530和控制器540。转换系统500可以耦合到多个输入通道。虽然未示出，但是ADC510可以在其输出处耦合到额外的电路，诸如数字信号处理器。
如图5所示，多路复用器520可以具有每个耦合到各自输入通道AIN0至AINn的多个输入端。多路复用器520可以具有通过第二缓冲器550耦合到ADC510的输入端的输出端。预充电缓冲器530还可以具有每个耦合到各自输入通道AIN0至AINn的多个输入端和耦合到多路复用器520的输出端的输出端。多路复用器520和预充电缓冲器530可以具有耦合到控制器540的控制输入端。控制器540可以根据例如由驱动时钟（未示出）提供的协议和时序方案控制多路复用器520和预充电缓冲器530的操作。
在操作期间，转换器系统500可以基于循环将输入信号从通道AIN0至AINn传播到ADC510。在每次循环时，转换器系统500可以在预充电阶段和信号驱动阶段操作。在预充电阶段期间，预充电缓冲器530可以基于存在于相关输入通道（例如，通道AIN1）处的电压而将电压输出到ADC510的输入端。在信号驱动阶段期间，可以禁用预充电缓冲器530且多路复用器520可以将信号从输入通道AIN1传播到ADC510。此后，转换器系统500可以前进到另一通道（例如，AIN2）以进行另一操作循环。
如图5所示，多通道转换系统500可以包括第二放大器550。在一个实例中，第二放大器550可以是单位增益缓冲器。单位增益缓冲器可以用来协调较高阻抗多路复用器520与较低阻抗ADC510。插入的单位增益缓冲器防止ADC510不必要地增加多路复用器520的负载。在另一实例中，第二放大器550可是可编程增益放大器（PGA）。在PGA实例中，放大器通常是增益可受控于外部源（诸如控制器540）的运算放大器。虽然未示出，但是单位增益缓冲器或PGA还可以包括反馈信号。
图6是根据本发明的实施方案的预充电缓冲器600的电路图。如图6(a)所示，在某些情况下，将反馈信号供应给每个输入对装置使得可以选择连接到下一个通道的输入对晶体管。
如图6(b)所示，示例性预充电缓冲器600可以包括多个PMOS传输栅极621和/或NMOS传输栅极622以及多个电流源623和624。
特定地说，图6(b)示出了一组输入级ST0到STn，每个输入级具有多个晶体管621和622（或625和626），晶体管621和622中的每个是由多个电流源623和624之一供应。还可使用对应的P型输入级且P型输入级是N型输入级的相反版本。
为了实现轨对轨输入操作，预充电缓冲器600可以具有N型输入对与P型输入对的组合。对于大部分输入电压范围，N型输入对和P型输入对均是活动的。但是当输入电压接近轨道时，输入对之一将断开（即，当输入电压接近VDD时断开PMOS且当输入电压接近VSS时断开NMOS），且输入对中的另一个将保持活动使得预充电缓冲器600可在全输入范围中操作。
示例性预充电缓冲器600具有用于每个输入通道的不同输入级。当预充电缓冲器600活动时，仅选定输入通道的输入级是活动的。一组开关SW1和SW3仅将偏置电流提供到活动的输入级。另一组开关SW0和SW2将未选定的输入对装置的源极连接到低阻抗节点以避免产生浮动节点。
图7是根据本发明的实施方案的多路复用器的晶胞700的电路图。晶胞700可以包括一对PMOS晶体管721和/或NMOS晶体管722。晶体管721、722的漏极可以连接到各自输入通道AINX，且晶体管721、722的源极可以连接到多路复用器的输出端VOUT。晶体管721、722可以从可能使晶体管721、722变成彼此同步导电和非导电的控制器（未示出）接收差分控制信号Vp、Vn。
在操作期间，晶体管721、722可以在晶胞700将输入通道AINX的信号传递到ADC时接收控制信号Vp和Vn以使晶胞700导电且使晶胞在所有其它时间不导电。
在实施方案中，晶胞700可以包括连接到晶体管721、722的背栅的多个开关p1、p1b、n1和n1b。具体来说，NMOS晶体管721可以经由第一开关p1耦合到输出端VOUT且经由第二开关p1b耦合到VDD电源电压。类似地，PMOS晶体管722可以经由第三开关n1耦合到输出端VOUT且经由第四开关n1b耦合到VSS电源电压。
这种示例性配置在泄漏电阻与导通电阻之间提供良好的平衡。为了获得相同的导通电阻，开关大小可能较小。
晶胞700的操作是使用图7(b)的时序图加以呈现。在其中晶胞700将输入通道AINX输出到ADC的操作循环期间可以启动晶胞700。在时间t0，可能发生从前一个晶胞（AINX-1，未示出）到新晶胞的通道变化。当存在通道变化时，控制器可以通过将NMOS的栅极驱动为VSS且将PMOS的栅极驱动为VDD而断开前一个通道AINX-1的开关。还可以经由开关p1b、n1b将前一个通道的晶体管的背栅驱动到各自轨道。且当控制器选择新晶胞700（AINX）的输入开关时，可以启动相关预充电缓冲器（未示出）以将ADC输入节点预充电到下一个选定的通道输入电压。在一段时间（说明为t1）之后，下一个选定的通道晶体管721、722（晶胞AINX）的背栅可以连接到其源极，使得预充电缓冲器还经由VOUT和开关p1、n1将晶体管721、722的背栅充电到输入通道AINX的电压。当预充电阶段完成时（示为t2），可以撤销启动预充电缓冲器且其输出变为三态。最后，可以通过分别将NMOS和PMOS装置的栅极驱动为VDD和VSS而闭合晶胞AINX的晶体管721、722。
当存在通道变化时，第一步骤是通过将NMOS的栅极驱动为VSS和将PMOS的栅极驱动为VDD断开前一个通道的开关。其次，还将前一个通道的背栅驱动到其各自轨道。然后，当通道选择总线选定下一个通道的输入开关时，启动预充电缓冲器以将ADC的输入节点预充电到下一个选定的通道输入电压。在一段时间之后，将下一个选定的通道开关的背栅连接到其源极使得预充电缓冲器还将背栅充电到适当电压。当预充电阶段完成时，撤销启动预充电缓冲器且其输出变为三态。最后，通过分别将NMOS和PMOS装置的栅极驱动为VDD和VSS而闭合下一个通道开关。
图9(a)和图9(b)是根据本发明的实施方案的预充电缓冲器900A和900B的电路图。图9(a)和图9(b)描绘了可驱动下一级并重组NMOS与PMOS输入对电流以实现轨对轨操作的NMOS输入对方案。虽然图9(a)和图9(b)描绘了不同实施方案，但均实现相同轨对轨操作。
如图9(a)所示，示例性预充电缓冲器900A可以包括多个PMOS传输栅极921和/或NMOS传输栅极922以及多个电流源923和924。
特别地说，图9(a)示出了一组输入级ST0到STn，每个输入级具有多个晶体管921和922（或925和926），晶体管921和922中的每个是由多个电流源923和924之一供应。还可使用对应的P型输入级，且P型输入级是N型输入级的相反版本。
为了实现轨对轨输入操作，预充电缓冲器900（A或B）可以具有N型输入对与P型输入对的组合。对于大部分输入电压范围，N型输入对和P型输入对均是活动的。但是当输入电压接近轨道时，输入对之一将断开（即，当输入电压接近VDD时断开PMOS且当输入电压接近VSS时断开NMOS），且输入对中的另一个将保持活动使得预充电缓冲器900（A或B）可在全输入范围中操作。
示例性预充电缓冲器900A和900B具有用于每个输入通道的不同输入级。当预充电缓冲器900（A或B）活动时，仅选定输入通道的输入级是活动的。一组开关SW1和SW3仅将偏置电流提供到活动的输入级。另一组开关SW0和SW2将未选定的输入对装置的源极连接到低阻抗节点以避免产生浮动节点。
图10示出了根据本发明的另一实施方案的多通道转换系统1000。转换系统1000可以包括ADC1010、第一多路复用器1020、第二多路复用器1025、预充电缓冲器1030和控制器1040。转换系统1000可以耦合到多个输入通道。虽然未示出，但ADC1010可以在其输出处耦合到额外电路系统，诸如数字信号处理器。
如图10所示，第一多路复用器1020和第二多路复用器1025可以具有每个耦合到各自输入通道AIN0至AINn的多个输入端。第一多路复用器1020可以具有耦合到ADC1010的输入端的输出端。第二多路复用器1025可以具有耦合到预充电缓冲器1030的输入端的输出端，使得预充电缓冲器1030耦合到各自输入通道AIN0至AINn。此外，预充电缓冲器1030还可以包括用于反馈信号的输入端。预充电缓冲器1030的输出端可以耦合到多路复用器1020的输出端。第一多路复用器1020和第二多路复用器1025可以具有耦合到控制器1040的控制输入端。控制器1040可以根据例如由驱动时钟（未示出）提供的协议和时序方案控制第一多路复用器1020和第二多路复用器1025的操作。
在操作期间，转换器系统1000可以基于循环将输入信号从通道AIN0至AINn传播到ADC1010。在每次循环时，转换器系统1000可以在预充电阶段和信号驱动阶段操作。在预充电阶段期间，预充电缓冲器1030可以基于存在于相关输入通道（例如，通道AIN1）处的电压而将电压输出到ADC1010的输入端。在信号驱动阶段期间，可以禁用预充电缓冲器1030且第一多路复用器1020可以将信号从输入通道AIN1传播到ADC1010。此后，转换器系统1000可以前进到另一通道（例如，AIN2）以进行另一操作循环。
如图10所示，转换系统1000的预充电缓冲器1030可以包括反馈回路。放大器反馈可用来改善包括增益稳定性、频率响应和线性度的放大器性能。此外，可减小因制造变动和操作条件产生的偏差。在图10的实施方案中，预充电缓冲器1030可以具有用于反馈信号的单个输入。
虽然第二多路复用器1025被描述成与预充电缓冲器1030分离，但是在一些情况下第二多路复用器1025可以并入预充电缓冲器1030中。与第一多路复用器1020相比，第二多路复用器1025可能较小且电容较小。此外，第二多路复用器1025的输出上的负载可能小于第一多路复用器1020的输出。
图11示出了包括多个串联开关使得预充电缓冲器在第一串联开关（即，连接到输入通道的开关）闭合之前对每个节点进行预充电的示例性多路复用器1100。此时，开关B是在开关A之前开启使得由预充电缓冲器对节点X进行预充电。
使用本发明的实施方案，可大幅减小残余输入电流。某些实施方案展示了输入电流从1.1uA下降到55nA。
虽然已说明多通道切换系统的特定实施方案和硬件/软件配置，但应注意其它实施方案和硬件/软件配置也是可行的且无需任何特定实施方案和硬件/软件配置。所以，实施本文中公开的方法的装置可能不一定需要所有已说明的组件。
所属技术领域一般人员将明白，在不背离本发明的精神或范围的情况下可对用于本发明的快速通道切换系统的输入电流抵消方案作出各种修改和变动。所以，希望本发明涵盖本发明的修改和变动，前提是本发明的修改和变动是在随附权利要求书和其等效物的范围内。

Claims (30)

1.一种多通道系统，其包括：
多路复用器，其具有用于多个输入通道的输入端；和
预充电缓冲器，其具有耦合到所述多路复用器的输入端的多个输入端和耦合到多路复用器输出端的输出端。
2.根据权利要求1所述的多通道系统，其中所述预充电缓冲器在连续多路复用器连接之间的间隙阶段期间将所述多路复用器输出端充电到下一个通道输入电压。
3.根据权利要求2所述的多通道系统，其中所述多路复用器输出端是在所述多路复用器切换到所述下一个通道之前进行充电。
4.根据权利要求1所述的多通道系统，其中多个模拟输入通道中的每个是循序地加以多路复用。
5.根据权利要求1所述的多通道系统，其中多个模拟输入通道中的每个是按预定次序加以多路复用。
6.根据权利要求1所述的多通道系统，其中所述预充电缓冲器是运算放大器。
7.根据权利要求1所述的多通道系统，其中所述预充电缓冲器是运算跨导放大器。
8.根据权利要求1所述的多通道系统，其中所述预充电缓冲器的一个输入端基于反馈信号。
9.根据权利要求1所述的多通道系统，其还包括具有耦合到所述多路复用器输出端的输入端的接收电路。
10.根据权利要求9所述的多通道系统，其中所述接收电路是模数转换器。
11.根据权利要求9所述的多通道系统，其还包括布置在所述多路复用器输出端与所述接收电路的输入端之间的放大器。
12.根据权利要求11所述的多通道系统，其中所述放大器是单位增益放大器。
13.根据权利要求11所述的多通道系统，其中所述放大器是可编程增益放大器。
14.根据权利要求1所述的多通道系统，其还包括布置在所述多个输入通道与所述预充电缓冲器之间的第二多路复用器。
15.根据权利要求14所述的多通道系统，其中所述第二多路复用器集成在所述预充电缓冲器中。
16.一种用于操作多通道系统的方法，其包括：
在多路复用器处从多个输入通道接收多个模拟输入；和
由预充电缓冲器对所述多路复用器的输出端进行预充电，所述预充电缓冲器具有耦合到所述多路复用器的输入端的输入端和耦合到所述多路复用器的所述输出端的输出端。
17.根据权利要求16所述的方法，其中所述预充电缓冲器在连续多路复用器连接之间的间隙阶段期间将所述多路复用器输出端充电到下一个通道输入电压。
18.根据权利要求17所述的方法，其中所述多路复用器输出端是在所述多路复用器切换到所述下一个通道之前进行充电。
19.根据权利要求16所述的方法，其中多个模拟输入通道中的每个是循序地加以多路复用。
20.根据权利要求16所述的方法，其中多个模拟输入通道中的每个是按预定次序加以多路复用。
21.根据权利要求16所述的方法，其中所述预充电缓冲器是运算放大器。
22.根据权利要求16所述的方法，其中所述预充电缓冲器是运算跨导放大器。
23.根据权利要求16所述的方法，其中所述预充电缓冲器的一个输入端基于反馈信号。
24.根据权利要求16所述的方法，其中所述多路复用器的所述输出端耦合到接收电路。
25.根据权利要求24所述的方法，其中所述接收电路是模数转换器。
26.根据权利要求24所述的方法，其中放大器布置在所述多路复用器的所述输出端与所述接收电路的输入端之间。
27.根据权利要求26所述的方法，其中所述放大器是单位增益放大器。
28.根据权利要求26所述的方法，其中所述放大器是可编程增益放大器。
29.根据权利要求16所述的方法，其中第二多路复用器布置在所述多个输入通道与所述预充电缓冲器之间。
30.根据权利要求29所述的方法，其中所述第二多路复用器集成在所述预充电缓冲器中。
CN201310371605.7A 2012-08-24 2013-08-23 用于快速通道切换系统的输入电流抵消方案 Active CN103701463B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201261692855P 2012-08-24 2012-08-24
US61/692,855 2012-08-24
US201361793932P 2013-03-15 2013-03-15
US61/793,932 2013-03-15
US13/963,260 2013-08-09
US13/963,260 US9548948B2 (en) 2012-08-24 2013-08-09 Input current cancellation scheme for fast channel switching systems

Publications (2)

Publication Number Publication Date
CN103701463A true CN103701463A (zh) 2014-04-02
CN103701463B CN103701463B (zh) 2017-04-19

Family

ID=50274412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310371605.7A Active CN103701463B (zh) 2012-08-24 2013-08-23 用于快速通道切换系统的输入电流抵消方案

Country Status (3)

Country Link
US (1) US9548948B2 (zh)
CN (1) CN103701463B (zh)
DE (1) DE102013109072A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548948B2 (en) 2012-08-24 2017-01-17 Analog Devices Global Input current cancellation scheme for fast channel switching systems
CN108182754A (zh) * 2016-12-08 2018-06-19 株式会社村田制作所 磁检测装置
CN108233907A (zh) * 2016-12-12 2018-06-29 亚德诺半导体集团 多路复用器的预充电电路
CN112349316A (zh) * 2019-08-06 2021-02-09 北京知存科技有限公司 用于存储单元阵列的读出单元以及包括其的存算一体芯片

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9432035B2 (en) 2015-01-09 2016-08-30 Analog Devices, Inc. Multichannel analog-to-digital converter
JP2016171493A (ja) * 2015-03-13 2016-09-23 セイコーエプソン株式会社 回路装置、電子機器及び移動体
CN107534440B (zh) 2015-04-02 2018-12-25 美高森美半导体无限责任公司 通用输入缓冲器
US9571118B1 (en) * 2016-06-27 2017-02-14 Freescale Semiconductor, Inc. Pre-charge buffer for analog-to-digital converter
US10312929B1 (en) * 2018-06-04 2019-06-04 Nxp Usa, Inc. Analog-to-digital conversion with sampling capacitor pre-charging
US11658655B2 (en) 2021-06-29 2023-05-23 Analog Devices International Unlimited Company Precharge buffer stage circuit and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297439A (ja) * 2003-03-27 2004-10-21 Fuji Photo Film Co Ltd 画像補正装置、方法及びプログラム
CN1954497A (zh) * 2003-10-10 2007-04-25 爱特梅尔股份有限公司 降压预充电多路复用器
CN101010750A (zh) * 2004-09-17 2007-08-01 飞思卡尔半导体公司 具有预充电电路的mram读出放大器及用于读出的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6600355B1 (en) * 2002-06-10 2003-07-29 Xilinx, Inc. Clock generator circuit providing an output clock signal from phased input clock signals
US6975145B1 (en) * 2003-06-02 2005-12-13 Xilinx, Inc. Glitchless dynamic multiplexer with synchronous and asynchronous controls
US6774700B1 (en) * 2003-08-29 2004-08-10 Agilent Technologies, Inc. Current-mode logic differential signal generation circuit employing squelch
KR101025760B1 (ko) * 2004-01-28 2011-04-04 삼성전자주식회사 단일 선택 신호를 갖는 고속 먹스 회로
US7362134B2 (en) * 2006-03-24 2008-04-22 Freescale Semiconductor, Inc. Circuit and method for latch bypass
US9548948B2 (en) 2012-08-24 2017-01-17 Analog Devices Global Input current cancellation scheme for fast channel switching systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297439A (ja) * 2003-03-27 2004-10-21 Fuji Photo Film Co Ltd 画像補正装置、方法及びプログラム
CN1954497A (zh) * 2003-10-10 2007-04-25 爱特梅尔股份有限公司 降压预充电多路复用器
CN101010750A (zh) * 2004-09-17 2007-08-01 飞思卡尔半导体公司 具有预充电电路的mram读出放大器及用于读出的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ANALOG DEVICES: "《800MHz、4:1模拟多路复用器ADV3221/ADV3222》", 31 March 2010 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548948B2 (en) 2012-08-24 2017-01-17 Analog Devices Global Input current cancellation scheme for fast channel switching systems
CN108182754A (zh) * 2016-12-08 2018-06-19 株式会社村田制作所 磁检测装置
CN108233907A (zh) * 2016-12-12 2018-06-29 亚德诺半导体集团 多路复用器的预充电电路
CN108233907B (zh) * 2016-12-12 2021-12-03 亚德诺半导体集团 多路复用器的预充电电路
CN112349316A (zh) * 2019-08-06 2021-02-09 北京知存科技有限公司 用于存储单元阵列的读出单元以及包括其的存算一体芯片

Also Published As

Publication number Publication date
CN103701463B (zh) 2017-04-19
US9548948B2 (en) 2017-01-17
DE102013109072A1 (de) 2014-05-15
US20140079079A1 (en) 2014-03-20

Similar Documents

Publication Publication Date Title
CN103701463A (zh) 用于快速通道切换系统的输入电流抵消方案
US11152931B2 (en) Input buffer
US8947277B2 (en) Multi-channel sample-and-hold circuit and analog-to-digital converter using the same
US9425797B2 (en) High performance reconfigurable voltage buffers
US7746260B1 (en) Multiplying digital-to-analog converter for high speed and low supply voltage
US20120313685A1 (en) Level shifter and method of using the same
CN102208898B (zh) 差动放大电路
US20140347203A1 (en) Capacitive digital to analog converter
US11863165B2 (en) Input buffer
CN104205641A (zh) 用于时钟转换器电路的系统
KR102661956B1 (ko) 아날로그 디지털 변환기
CN101378252B (zh) 延迟电路、半导体控制电路、显示设备和电子装置
US8643520B1 (en) Digital-to-analog converter (DAC) current cell with shadow differential transistors for output impedance compensation
US8471755B1 (en) Dynamic biasing in switched capacitor stages using frame capacitors
Zhu et al. A 38-GS/s 7-bit pipelined-SAR ADC with speed-enhanced bootstrapped switch and output level shifting technique in 22-nm FinFET
CN117595856A (zh) 一种模拟多路复用器及电子设备
CN103023508A (zh) 一种电流舵型数模转换器电流源单元电路
CN104184476A (zh) 数字式传送器与用来补偿该数字式传送器的不匹配的方法
CN102215032A (zh) 差动偏移校正电路
US8384579B2 (en) Systems and methods for data conversion
WO2019242396A1 (zh) 采用负电压和栅压自举的低电压电荷传输电路
CN104410421A (zh) 采样电路电容补偿装置和方法
CN104052437B (zh) 精细时序调整方法
CN217522826U (zh) 基于多通道高速sar adc的采样电路
CN103714782B (zh) 负载驱动装置及灰阶电压产生电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: ANALOG DEVICES, INC.

Free format text: FORMER OWNER: ANALOG DEVICES TECHNOLOGY COMPANY

Effective date: 20141231

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20141231

Address after: Bermuda (UK) Hamilton

Applicant after: ANALOG DEVICES GLOBAL

Address before: Bermuda (UK) Hamilton

Applicant before: Analog Devices Global

GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Limerick

Patentee after: Analog Devices Global Unlimited Co.

Address before: Bermuda (UK) Hamilton

Patentee before: Analog Devices Global

TR01 Transfer of patent right

Effective date of registration: 20210728

Address after: Limerick

Patentee after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Limerick

Patentee before: Analog Devices Global Unlimited Co.

TR01 Transfer of patent right