CN107925387A - 用于减轻偏移电压的效应的自动校准运算放大器(op‑amp)系统 - Google Patents

用于减轻偏移电压的效应的自动校准运算放大器(op‑amp)系统 Download PDF

Info

Publication number
CN107925387A
CN107925387A CN201680046124.0A CN201680046124A CN107925387A CN 107925387 A CN107925387 A CN 107925387A CN 201680046124 A CN201680046124 A CN 201680046124A CN 107925387 A CN107925387 A CN 107925387A
Authority
CN
China
Prior art keywords
signal
calibration
voltage
operational amplifier
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680046124.0A
Other languages
English (en)
Other versions
CN107925387B (zh
Inventor
B·L·普赖斯
Y·N·科拉
D·R·沙阿
A·贾纳达南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107925387A publication Critical patent/CN107925387A/zh
Application granted granted Critical
Publication of CN107925387B publication Critical patent/CN107925387B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/153—Feedback used to stabilise the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45048—Calibrating and standardising a dif amp

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明揭示用于减轻偏移电压的效应的自动校准运算放大器(运算放大器)系统。在一个方面，提供一种自动校准运算放大器系统，其使用对应于校准模式的模拟校准信号来补偿对应于放大模式的运算放大器的输出电压信号。包含自动校准电路，其使用逐次近似寄存器SAR控制器，其经配置以响应于模式信号指示所述校准模式，基于所述运算放大器的所述输出电压信号而连续地产生数字值。所述自动校准电路包含数/模转换器DAC，其经配置以响应于所述模式信号指示所述校准模式而将每一连续数字值转换成所述模拟校准信号。将所述模拟校准信号提供到所述运算放大器的辅助差分输入，以在所述放大模式下补偿所述复合偏移电压。

Description

用于减轻偏移电压的效应的自动校准运算放大器(OP-AMP) 系统
优先权要求
本申请案主张2015年8月14日申请且标题为“用于偏移电压减轻的经自动校准的运算放大器系统(AUTOMATICALLY CALIBRATED OPERATIONAL AMPLIFIER SYSTEMS FOROFFSET VOLTAGE MITIGATION)”第62/205,510号美国临时专利申请的优先权，其内容以全文引用的方式并入本文中。
本申请案还主张2016年3月30日申请且标题为“用于减轻偏移电压的效应的自动校准运算放大器(OP-AMP)系统(AUTOMATICALLY CALIBRATING OPERATIONAL AMPLIFIER(OP-AMP)SYSTEMS FOR MITIGATING EFFECTS OF OFFSET VOLTAGES)”的第15/085,122号美国专利申请案的优先权，其内容以全文引用的方式并入本文中。
技术领域
本发明的技术大体上涉及运算放大器，且明确地说，涉及根据偏移电压来校准运算放大器。
背景技术
运算放大器(也称为“op-amp”)是接收差分输入信号并且基于运算放大器的增益产生输出电压的装置。可使用运算放大器来实现各种各样的电路功能，且因此在大电子装置阵列中使用运算放大器。然而，运算放大器的内部组件的制造中的工艺变化可产生改变输出电压的非既定内部偏移电压。以此方式，通过使运算放大器的增益乘以差分输入信号的电压差与存在的任何此类偏移电压的总和相乘来计算运算放大器的输出电压。举例来说，接收第一差分输入V1和第二差分输入V2并且具有偏移电压VOFFSET的运算放大器产生等于A*(V1-V2+VOFFSET)的输出电压VOUT，其中‘A’表示运算放大器的增益。因此，偏移电压VOFFSET可增加或减小运算放大器的输出电压VOUT。
可归于运算放大器的偏移电压VOFFSET的运算放大器的输出电压VOUT中的变化可延迟或导致使用运算放大器的电路的其它元件中的误差。以此方式，运算放大器的偏移电压VOFFSET可导致被设计成对运算放大器的输出电压VOUT中的变化具有较低容差的电路的降低的性能。因此，使用运算放大器使得偏移电压VOFFSET对运算放大器的输出电压VOUT的效应得以减少或避免。
发明内容
详细描述中所揭示的方面包含用于减轻偏移电压的效应的自动校准运算放大器(op-amp)系统。在一个方面，提供一种自动校准运算放大器系统，其使用对应于校准模式的模拟校准信号来补偿对应于放大模式的运算放大器的输出电压信号。在这点上，所述自动校准运算放大器系统包含自动校准电路，其实用逐次近似寄存器(SAR)控制器，其经配置以响应于模式信号指示校准模式，基于运算放大器的输出电压信号连续地产生数字值。所述自动校准电路还包含数/模转换器(DAC)，其经配置以响应于模式信号指示校准模式，将来自SAR控制器的每一连续数字值转换成模拟校准信号。所述自动校准电路经配置以使得当转换所述连续数字值中的最后一个时，模拟校准信号具有大约等于运算放大器的复合偏移电压的电压。将所述模拟校准信号提供到运算放大器的辅助差分输入，使得模拟校准信号响应于模式信号指示放大模式而补偿运算放大器的复合偏移电压。以此方式，因为产生具有大约等于复合偏移电压的电压的模拟校准信号，所以用模拟校准信号来补偿运算放大器减少或避免复合偏移电压对电压输出信号的效应。
在这点上，在一个方面，提供一种自动校准运算放大器系统。所述自动校准运算放大器系统包括运算放大器。所述运算放大器包括主要差分输入对、辅助差分输入对和输出。所述运算放大器经配置以基于所述主要差分输入对的电压差分和所述辅助差分输入对的电压差分，在输出上产生运算放大器输出电压信号。所述自动校准运算放大器系统进一步包括自动校准电路，其经配置以响应于模式信号指示校准模式而电耦合所述主要差分输入对，且响应于模式信号指示放大模式而电去耦所述主要差分输入对。所述自动校准电路包括逐次近似寄存器(SAR)控制器。所述SAR控制器经配置以响应于模式信号指示校准模式而连续产生多个位信号，其中每一连续多个位信号的值是基于运算放大器输出电压信号。所述自动校准电路进一步包括数/模转换器(DAC)。所述DAC经配置以响应于模式信号指示校准模式，基于参考电压将每一连续多个位信号转换成模拟校准信号。所述DAC进一步经配置以将模拟校准信号提供到辅助差分输入对的一个辅助输入，其中所述辅助差分输入对的另一输入经配置以由基于参考电压的电压驱动，使得所述模拟校准信号响应于模式信号指示放大模式而补偿运算放大器的复合偏移电压。
另一方面，提供一种自动校准运算放大器系统。所述自动校准运算放大器系统包括用于基于主要差分输入对的电压差分和辅助差分输入对的电压差分而产生运算放大器输出电压信号的装置。所述自动校准运算放大器系统进一步包括用于响应于模式信号指示校准模式而电耦合所述主要差分输入对的装置。所述自动校准运算放大器系统进一步包括用于响应于模式信号指示放大模式而电去耦所述主要差分输入对的装置。所述自动校准运算放大器系统进一步包括用于响应于模式信号指示校准模式而连续产生多个位信号的装置，其中每一连续多个位信号的值是基于运算放大器输出电压信号。所述自动校准运算放大器系统进一步包括用于响应于模式信号指示校准模式，基于参考电压将每一连续多个位信号转换为模拟校准信号的装置。所述自动校准运算放大器系统进一步包括用于将模拟校准信号提供到辅助差分输入对的一个辅助输入的装置，其中所述辅助差分输入对的另一输入经配置以由基于参考电压的电压驱动，使得所述模拟校准信号响应于模式信号指示放大模式而补偿所述用于产生运算放大器输出电压信号的装置的复合偏移电压。
另一方面，提供一种自动校准运算放大器的方法。所述方法包括基于主要差分输入对的电压差分和辅助差分输入对的电压差分产生运算放大器的运算放大器输出电压信号。所述方法进一步包括响应于模式信号指示校准模式而电耦合主要差分输入对。所述方法进一步包括响应于模式信号指示放大模式而电去耦主要差分输入对。所述方法进一步包括响应于模式信号指示校准模式连续产生多个位信号，其中每一连续多个位信号的值是基于所述运算放大器输出电压信号。所述方法进一步包括响应于模式信号指示校准模式，基于参考电压而将每一连续多个位信号转换成模拟校准信号。所述方法进一步包括将模拟校准信号提供到辅助差分输入对的一个辅助输入以由基于参考电压的电压驱动，使得模拟校准信号响应于模式信号指示放大模式而补偿运算放大器的复合偏移电压。
在另一方面，提供一种裸片上电流测量系统。所述裸片上电流测量系统包括电压源。所述电压源经配置以将电压提供到磁头开关晶体管的源极。所述电压源进一步经配置以将电压提供到镜晶体管的源极。所述裸片上电流测量系统进一步包括磁头开关晶体管，其经配置以将电压提供到负载电路。所述裸片上电流测量系统进一步包括镜晶体管，其经配置以将电压提供到共源共栅晶体管的源极。所述裸片上电流测量系统进一步包括级联晶体管的漏极，其经配置以将电压提供到感测电阻器。所述裸片上电流测量系统进一步包括感测电阻器，其经配置以将电压提供到模/数转换器(ADC)。所述裸片上电流测量系统进一步包括ADC，其经配置以将来自感测电阻器的电压转换成表示负载电路的电力供应电流的数字数据流。所述裸片上电流测量系统进一步包括自动校准运算放大器系统。所述自动校准运算放大器系统包括运算放大器。所述运算放大器包括主要差分输入对、辅助差分输入对和输出。所述运算放大器经配置以基于所述主要差分输入对的电压差分和所述辅助差分输入对的电压差分，在输出上产生运算放大器输出电压信号。所述自动校准运算放大器系统进一步包括自动校准电路，其经配置以响应于模式信号指示校准模式而电耦合所述主要差分输入对，且响应于模式信号指示放大模式而电去耦所述主要差分输入对。所述自动校准电路包括SAR控制器。所述SAR控制器经配置以响应于模式信号指示校准模式而连续产生多个位信号，其中每一连续多个位信号的值是基于运算放大器输出电压信号。所述自动校准电路进一步包括DAC。所述DAC经配置以响应于模式信号指示校准模式，基于参考电压将每一连续多个位信号转换成模拟校准信号。所述DAC进一步经配置以将模拟校准信号提供到辅助差分输入对的一个辅助输入，其中所述辅助差分输入对的另一输入经配置以由基于参考电压的电压驱动，使得所述模拟校准信号响应于模式信号指示放大模式而补偿运算放大器的复合偏移电压。所述运算放大器进一步经配置以响应于模式信号指示放大模式，从镜晶体管的漏极接收第一输入电压，且从负载电路接收第二输入电压。所述运算放大器进一步经配置以将运算放大器输出电压信号提供到共源共栅晶体管的栅极。
附图说明
图1是用于减轻偏移电压的效应的示范性自动校准运算放大器(op-amp)系统的图；
图2是用于自动校准图1中用于减轻偏移电压的效应的自动校准运算放大器系统中的运算放大器的示范性过程的流程图；
图3是响应于模式信号指示校准模式，由图1中的自动校准运算放大器系统中的逐次近似寄存器(SAR)控制器连续产生的位信号和数/模转换器(DAC)产生的模拟校准信号的示范性集合；
图4是用于减轻偏移电压的效应的另一示范性自动校准运算放大器系统的图，其将模拟校准信号提供到运算放大器的负辅助输入而不是正辅助输入；
图5是用于减轻包含自动归零运算放大器的电路设计中所使用的偏移电压的效应的另一示范性自动校准运算放大器系统的图；
图6是用以测量负载电路的电力供应电流的示范性裸片上电流测量系统(ODCM)的图，其中所述ODCM使用图1中的自动校准运算放大器系统来减少偏移电压对测得的电力供应电流的效应；以及
图7是可包含本文所揭示的用于减轻偏移电压的效应的示范性自动校准运算放大器系统的示范性基于处理器的系统的框图，所述自动校准运算放大器系统包含(不限于)图1、4和5中的自动校准运算放大器系统。
具体实施方式
现参考各图，描述本发明的数个示范性方面。此外，词“示范性”在本文中用以表示“充当实例、例子或说明”。本文中描述为“示范性”的任何方面不必解释为比其它方面优选或有利。
图1是说明示范性自动校准运算放大器(op-amp)系统100。如下文更详细地论述，自动校准运算放大器系统100经配置以补偿运算放大器102所产生的运算放大器输出电压信号(VOUT)，以减轻对应于运算放大器102的复合偏移电压(VOFFSET)的效应。如本文中所使用，复合偏移电压(VOFFSET)是用以参考运算放大器102的所有偏移电压的效应的值，其中偏移电压可归于运算放大器102的缺陷。在一个方面，自动校准运算放大器系统100使用对应于校准模式的模拟校准信号(CAL)，以补偿对应于放大模式的运算放大器输出电压信号(VOUT)。在这点上，自动校准电路104包含逐次近似寄存器(SAR)控制器106，其经配置以接收运算放大器输出电压信号(VOUT)。SAR控制器106还经配置以响应于模式信号(MODE)指示校准模式，基于运算放大器输出电压信号(VOUT)连续产生位信号108(7)到108(0)。。
继续参看图1，自动校准电路104还包含数/模转换器(DAC)110，其经配置以响应于模式信号(MODE)指示校准模式，将来自SAR控制器106的位信号108(7)到108(0)的每一连续集合转换成模拟校准信号(CAL)。自动校准电路104经配置以使得当转换连续位信号108(7)到108(0)的最后一个集合，模拟校准信号(CAL)具有大约等于运算放大器102的复合偏移电压(VOFFSET)的电压。将模拟校准信号(CAL)提供到运算放大器102的辅助差分输入对112中的一者，使得模拟校准信号(CAL)响应于模式信号(MODE)指示放大模式而补偿运算放大器102的复合偏移电压(VOFFSET)。以此方式，因为产生具有大约等于复合偏移电压(VOFFSET)的模拟校准信号(CAL)，用模拟校准信号(CAL)补偿运算放大器102减少或避免复合偏移电压(VOFFSET)对运算放大器输出电压信号(VOUT)的效应。
继续参看图1，现在描述自动校准运算放大器系统100的细节。自动校准运算放大器系统100经配置使得运算放大器102产生运算放大器输出电压信号(VOUT)。运算放大器输出电压信号(VOUT)是基于运算放大器102的主要差分输入对114(在本文中也被称作第一主要输入114(0)和第二主要输入114(1))的电压差分，以及辅助差分输入对112(在本文中也被称作第一辅助输入112(0)和第二辅助输入112(1))的电压差分。明确地说，可分别将第一和第二输入电压(VIP)和(VIN)提供到第一和第二主要输入114(0)、114(1)，而可将其它电压提供到第一和第二辅助输入112(0)、112(1)。
继续参看图1，自动校准电路104经配置以响应于模式信号(MODE)指示放大模式，电去耦第一和第二主要输入114(0)、114(1)。以此方式，自动校准电路104包含响应于模式信号(MODE)指示放大模式而激活(即，闭合)的第一开关116(0)以及去活(即，断开)的第二开关116(1)。响应于第一开关116(0)的激活和第二开关116(1)的去活，将第一输入电压(VIP)提供到第一主要输入114(0)，且将第二电压输入(VIN)提供到第二主要输入114(1)。另外，将模拟校准信号(CAL)提供到第二辅助输入112(1)。以此方式，运算放大器102经配置以在输出117上产生等于A*(VIP-VIN+VOSAM)+B*(VOSBM-CAL)的运算放大器输出电压信号(VOUT)。在此等式中，A是与第一和第二主要输入114(0)、114(1)相关联的增益，且B是与第一和第二辅助输入112(0)、112(1)相关联的增益。另外，VOSAM表示与第一和第二主要输入114(0)、114(1)相关联的主要偏移电压，且VOSBM表示与第一和第二辅助输入112(0)、112(1)相关联的辅助偏移电压。
继续参看图1，本文出于论述的目的，将主要偏移电压(VOSAM)和辅助偏移电压(VOSBM)各自说明为离散电压源。然而，所属领域的一般技术人员将了解，主要和辅助偏移电压(VOSAM、VOSBM)分别与主要差分输入对114和辅助差分输入对112相关联，而不是作为离散电压源存在。另外，如上所述，运算放大器102的复合偏移电压(VOFFSET)可归于运算放大器102的缺陷。描述复合偏移电压(VOFFSET)的一种方法是参考辅助差分输入对112，其中复合偏移电压(VOFFSET)等于A*VOSAM/B+VOSBM。通过参考辅助差分输入对112描述复合偏移电压(VOFFSET)，可在图1中将复合偏移电压(VOFFSET)说明为存在于与对应于第一辅助输入112(0)的辅助偏移电压(VOSBM)相同的位置处。
为了减轻复合偏移电压(VOFFSET)的效应，自动校准电路104还经配置以在校准模式下操作。在这点上，所述第一和第二主要输入114(0)、114(1)响应于模式信号(MODE)指示校准模式而电连接。举例来说，在此方面，响应于模式信号(MODE)指示校准模式而去活(即，断开)第一开关116(0)，且激活(即，闭合)第二开关116(1)。因此，在校准模式下，归因于第一开关116(0)的去活和第二开关116(1)的激活，在第一主要输入114(0)与第二主要输入114(1)之间有差异地施加主要偏移电压(VOSAM)。因此，运算放大器102产生运算放大器输出电压信号(VOUT)，其表示第一辅助输入112(0)上的电压与第二辅助输入112(1)上的电压的比较。因此，如果复合偏移电压(VOFFSET)大于第二辅助输入112(1)上的模拟校准信号(CAL)，那么运算放大器输出电压信号(VOUT)等效于逻辑高‘1’状态。相反，如果复合偏移电压(VOFFSET)小于第二辅助输入112(1)上的模拟校准信号(CAL)，那么运算放大器输出电压信号(VOUT)等效于逻辑低‘0’状态。
继续参看图1，将运算放大器输出电压信号(VOUT)提供到经配置以接收运算放大器输出电压信号(VOUT)的SAR控制器106的电压比较输入(VCMP)。响应于开始输入(START_IN)上的开始信号(START)，SAR控制器106经配置以响应于模式信号(MODE)指示校准模式而在位信号输出D7到D0上产生位信号108(7)到108(0)。位信号输出D7到D0经配置以将连续位信号108(7)到108(0)提供到DAC 110。另外，SAR控制器106包含时钟输入(CLOCK_IN)，其经配置以接收时钟信号(CLOCK)，其中所述校准模式具有所述时钟信号(CLOCK)的N+1个循环的持续时间。在此实例中，N等于SAR控制器106的位数目。SAR控制器106具有对应于位信号108(7)到108(0)的八(8)个位(例如位7到0)。因此，自动校准运算放大器系统100的校准模式具有九(9)个时钟循环的持续时间。如下文所论述，SAR控制器106经配置以在校准模式的前八(8)个循环期间产生位信号108(7)到108(0)，而是用校准模式的最终循环来产生完成信号(DONE)。在其它方面，位数目“N”可以是任何整数。具有参考电压的二分之一(VREF/2)的电压的电压源118驱动第一辅助输入112(0)。
继续参看图1，位信号108(7)到108(0)中的每一者对应于校准模式的循环。从所述循环的一开始，对应于校准模式的电流循环的位信号108(7)到108(0)就设定成逻辑高‘1’。举例来说，在校准模式的第一循环期间，位信号108(7)到108(0)的最高有效位(即，位信号108(7))设定成逻辑高‘1’状态，致使位信号108(7)到108(0)等于1000000。将位信号108(7)到108(0)提供到DAC 110的位信号输入S7到S0。响应于接收到位信号108(7)到108(0)，DAC110经配置以将位信号108(7)到108(0)转换成模拟校准信号(CAL)。DAC110包含校准输出(CALOUT)，其经配置以将模拟校准信号(CAL)提供到第二辅助输入112(1)。
如先前描述，如果与第一辅助输入112(0)相关联的复合偏移电压(VOFFSET)大于第二辅助输入112(1)上的模拟校准信号(CAL)，那么运算放大器输出电压信号(VOUT)等效于逻辑高‘1’状态。响应于运算放大器输出电压信号(VOUT)具有逻辑高‘1’状态，对应位信号108(7)到108(0)保持在逻辑高‘1’状态。相反，如果与第一辅助输入112(0)相关联的复合偏移电压(VOFFSET)小于第二辅助输入112(1)上的模拟校准信号(CAL)，那么运算放大器输出电压信号(VOUT)等效于逻辑低‘0’状态。响应于运算放大器输出电压信号(VOUT)具有逻辑低‘0’状态，将对应位信号108(7)到108(0)设定成逻辑低‘0’状态。举例来说，如果运算放大器输出电压信号(VOUT)具有逻辑高‘1’状态，那么最高有效位信号108(7)保持在逻辑高‘1’状态。在其它方面中，运算放大器102所执行的比较可在亚稳定区中产生运算放大器输出电压信号(VOUT)。在此些方面中，可使用额外增益级来将运算放大器输出电压信号(VOUT)驱动到稳定逻辑高‘1’状态或逻辑低‘0’状态。作为非限制性实例，在SAR控制器106中使用额外增益级，使得运算放大器输出电压信号(VOUT)可触发SAR控制器106中的对应元件。
另外，将运算放大器输出电压信号(VOUT)提供到SAR控制器106，使得基于运算放大器输出电压信号(VOUT)产生下一连续位信号108(7)到108(0)，并将其提供到DAC 110。举例来说，将下一位信号108(7)到108(0)设定成逻辑高‘1’状态(例如将位信号108(6)设定成逻辑高‘1’，其中如果所述第一和第二辅助输入112(0)、112(1)上所提供的电压的比较将位信号108(7)设定成逻辑高‘1’状态，那么将位信号108(7)到108(0)设定成11000000)。为校准模式的下一循环完成上文所述的转换和比较功能。因此，在校准模式的N+1个循环之后，模拟校准信号(CAL)具有大约等于复合偏移电压(VOFFSET)的电压。换句话说，复合偏移电压(VOFFSET)等于(A*VOSAM/B+VOSBM)。通过针对SAR控制器106的每次重复，将模拟校准信号(CAL)与复合偏移电压(VOFFSET)进行比较，在校准模式的最终循环之后的模拟校准信号(CAL)大约等于(A*VOSAM/B+VOSBM)(例如，复合偏移电压(VOFFSET))。
以此方式，如先前描述，响应于模式信号(MODE)指示放大模式，运算放大器输出电压信号(VOUT)等于A*(VIP-VIN+VOSAM)+B*(VOSBM-CAL)。通过在先前等式中用(A*VOSAM/B+VOSBM)取代模拟校准信号(CAL)，等式减少为运算放大器输出电压信号(VOUT)＝A(VIP-VIN)。因此，响应于模式信号(MODE)指示放大模式，提供到第二辅助输入112(1)的模拟校准信号(CAL)补偿复合偏移电压(VOFFSET)。换句话说，复合偏移电压(VOFFSET)(即，运算放大器102的所有偏移电压)对运算放大器输出电压信号(VOUT)的效应得以减轻。因此，自动校准运算放大器系统100减少或避免复合偏移电压(VOFFSET)对运算放大器102所产生的运算放大器输出电压信号(VOUT)的效应。
在这点上，图2说明图1中的自动校准运算放大器系统100用来补偿运算放大器102的复合偏移电压(VOFFSET)的示范性过程200。过程200包含基于主要差分输入对114(0)、114(1)的电压差分和辅助差分输入对112(0)、112(1)的电压差分，产生运算放大器102的运算放大器输出电压信号(VOUT)(框202)。过程200进一步包含响应于模式信号(MODE)指示校准模式而电耦合主要差分输入对114(0)、114(1)(框204)。过程200还包含响应于模式信号(MODE)指示放大模式而电去耦主要差分输入对114(0)、114(1)(框206)。模拟校准信号(CAL)具有对应于参考电压(VREF)的一部分的电压。另外，过程200包含响应于模式信号(MODE)指示校准模式而连续地产生位信号108(7)到108(0)(框208)。以此方式，每一连续位信号108(7)到108(0)的值是基于运算放大器输出电压信号(VOUT)。
继续参看图2，过程200还包含响应于模式信号(MODE)指示校准模式，基于参考电压(VREF)将每一连续位信号108(7)到108(0)转换成模拟校准信号(CAL)(框210)。另外，过程200包含将模拟校准信号(CAL)提供到辅助差分输入对112(0)、112(1)的一个辅助输入112(1)(框212)。另外，辅助差分输入对112(0)、112(1)的另一辅助输入112(0)由基于参考电压(VREF)的电压驱动，使得模拟校准信号(CAL)响应于模式信号(MODE)指示放大模式而补偿运算放大器102的复合偏移电压(VOFFSET)。通过使用过程200，图1中的自动校准运算放大器系统100能够产生运算放大器输出电压信号(VOUT)，使得复合偏移电压(VOFFSET)对运算放大器输出电压信号(VOUT)的效应得以减小或避免。
在这点上，作为更完全地说明参考图1和2描述的操作的非限制性实例，图3说明当使用图2中的过程200时，图1中所产生的位信号108(7)到108(0)和模拟校准信号(CAL)的示范性集合300。在此实例中，参考电压(VREF)等于一百毫伏(100mV)，且复合偏移电压(VOFFSET)等于四十毫伏(40mV)。参考图1到3，在校准模式的第一循环(循环1)期间，SAR控制器106经配置以将位信号108(7)(例如最高有效位)设定成逻辑高‘1’状态，且允许位信号108(6)到108(0)保持在逻辑低‘0’状态，因此将位信号108(7)到108(0)设定成二进制数10000000(即，阿拉伯数128)。DAC 110经配置以使用等式CAL＝((位信号108(7)到108(0))/2N)*(VREF)来产生模拟校准信号(CAL)。在此实例中，N＝8，且因此，模拟校准信号(CAL)＝((位信号108(7)到108(0))/28)*(VREF)或((位信号108(7)到108(0))/256)*(VREF)。
继续参看图1到3，在校准模式的第一循环(循环1)期间，DAC 110产生具有等于(128/256)*VREF或1/2*VREF的电压的模拟校准信号(CAL)。以此方式，对应于校准模式的第一循环(循环1)的模拟校准信号(CAL)等于1/2*(100mV)，或50mV。将模拟校准信号(CAL)提供到运算放大器102的第二辅助输入112(1)，且运算放大器102经配置以将模拟校准信号(CAL)与复合偏移电压(VOFFSET)进行比较。如果复合偏移电压(VOFFSET)大于模拟校准信号(CAL)，那么运算放大器输出电压信号(VOUT)具有逻辑高‘1’状态。然而，如果复合偏移电压(VOFFSET)小于模拟校准信号(CAL)，那么运算放大器输出电压信号(VOUT)具有逻辑低‘0’状态。复合偏移电压(VOFFSET)为40mV，其小于模拟校准信号(CAL)的50mV。因此，SAR控制器106内对应于第一循环(循环1)的位信号108(7)设定成运算放大器输出电压信号(VOUT)的逻辑低‘0’状态。
继续参考图1到3，在校准模式的第二循环(循环2)期间，SAR控制器106经配置以将位信号108(6)设定成逻辑高‘1’状态，且允许位信号108(5)到108(0)保持在逻辑低‘0’状态，因此将位信号108(7)到108(0)设定成二进制数01000000(即，阿拉伯数64)。在校准模式的第二循环(循环2)期间，DAC 110产生具有等于(64/256)*VREF或1/4*VREF的电压的模拟校准信号(CAL)。因此，对应于校准模式的第二循环(循环2)的模拟校准信号(CAL)等于1/4*(100mV)或25mV。将模拟校准信号(CAL)提供到运算放大器102的第二辅助输入112(1)，且运算放大器102经配置以再次将模拟校准信号(CAL)与复合偏移电压(VOFFSET)进行比较。在此实例中，因为40mV的复合偏移电压(VOFFSET)大于模拟校准信号(CAL)的25mV，所以运算放大器输出电压信号(VOUT)具有逻辑高‘1’状态。因此，SAR控制器106内对应于第二循环(循环2)的位信号108(6)设定成运算放大器输出电压信号(VOUT)的逻辑高‘1’状态。
继续参考图1到3，在校准模式的第三循环(循环3)期间，SAR控制器106经配置以将位信号108(5)设定成逻辑高‘1’状态，且允许位信号108(4)到108(0)保持在逻辑低‘0’状态，因此将位信号108(7)到108(0)设定成二进制数01100000(即，阿拉伯数96)。在校准模式的第三循环(循环3)期间，DAC 110产生具有等于(96/256)*VREF或3/8*VREF的电压的模拟校准信号(CAL)。因此，对应于校准模式的第三循环(循环3)的模拟校准信号(CAL)等于3/8*(100mV)，或37.5mV。将模拟校准信号(CAL)提供到运算放大器102的第二辅助输入112(1)，且运算放大器102经配置以再次将模拟校准信号(CAL)与复合偏移电压(VOFFSET)进行比较。在此实例中，因为40mV的复合偏移电压(VOFFSET)大于模拟校准信号(CAL)的37.5mV，所以运算放大器输出电压信号(VOUT)具有逻辑高‘1’状态。因此，SAR控制器106内对应于第三循环(循环3)的位信号108(5)设定成运算放大器输出电压信号(VOUT)的逻辑高‘1’状态。
继续参考图1到3，在校准模式的第四循环(循环4)期间，SAR控制器106经配置以将位信号108(4)设定成逻辑高‘1’状态，且允许位信号108(3)到108(0)保持在逻辑低‘0’状态，因此将位信号108(7)到108(0)设定成二进制数01110000(即，阿拉伯数112)。在校准模式的第四循环(循环4)期间，DAC 110产生具有等于(112/256)*VREF或7/16*VREF的电压的模拟校准信号(CAL)。因此，对应于校准模式的第四循环(循环4)的模拟校准信号(CAL)等于7/16*(100mV)，或43.75mV。将模拟校准信号(CAL)提供到运算放大器102的第二辅助输入112(1)，且运算放大器102经配置以再次将模拟校准信号(CAL)与复合偏移电压(VOFFSET)进行比较。在此实例中，因为40mV的复合偏移电压(VOFFSET)小于模拟校准信号(CAL)的43.75mV，所以运算放大器输出电压信号(VOUT)具有逻辑低‘0’状态，致使SAR控制器106内的位信号108(4)设定成运算放大器输出电压信号(VOUT)的逻辑低‘0’状态。
继续参考图1到3，在校准模式的第五循环(循环5)期间，SAR控制器106经配置以将位信号108(3)设定成逻辑高‘1’状态，且允许位信号108(2)到108(0)保持在逻辑低‘0’状态，因此将位信号108(7)到108(0)设定成二进制数01101000(即，阿拉伯数104)。在校准模式的第五循环(循环5)期间，DAC 110产生具有等于(104/256)*VREF或13/32*VREF的电压的模拟校准信号(CAL)。因此，对应于校准模式的第五循环(循环5)的模拟校准信号(CAL)等于13/32*(100mV)，或40.63mV。将模拟校准信号(CAL)提供到运算放大器102的第二辅助输入112(1)，且运算放大器102经配置以再次将模拟校准信号(CAL)与复合偏移电压(VOFFSET)进行比较。在此实例中，因为40mV的复合偏移电压(VOFFSET)小于模拟校准信号(CAL)的40.63mV，所以运算放大器输出电压信号(VOUT)具有逻辑低‘0’状态，致使SAR控制器106内的位信号108(3)设定成运算放大器输出电压信号(VOUT)的逻辑低‘0’状态。
继续参考图1到3，在校准模式的第六循环(循环6)期间，SAR控制器106经配置以将位信号108(2)设定成逻辑高‘1’状态，且允许位信号108(1)到108(0)保持在逻辑低‘0’状态，因此将位信号108(7)到108(0)设定成二进制数01100100(即，阿拉伯数100)。在校准模式的第六循环(循环6)期间，DAC 110产生具有等于(100/256)*VREF或25/64*VREF的电压的模拟校准信号(CAL)。因此，对应于校准模式的第六循环(循环6)的模拟校准信号(CAL)等于25/64*(100mV)，或39.06mV。将模拟校准信号(CAL)提供到运算放大器102的第二辅助输入112(1)，且运算放大器102经配置以再次将模拟校准信号(CAL)与复合偏移电压(VOFFSET)进行比较。在此实例中，因为40mV的复合偏移电压(VOFFSET)大于模拟校准信号(CAL)的39.06mV，所以运算放大器输出电压信号(VOUT)具有逻辑高‘1’状态，致使SAR控制器106内的位信号108(2)设定成运算放大器输出电压信号(VOUT)的逻辑高‘1’状态。
继续参考图1到3，在校准模式的第七循环(循环7)期间，SAR控制器106经配置以将位信号108(1)设定成逻辑高‘1’状态，且允许位信号108(0)保持在逻辑低‘0’状态，因此将位信号108(7)到108(0)设定成二进制数01100110(即，阿拉伯数102)。在校准模式的第七循环(循环7)期间，DAC 110产生具有等于(102/256)*VREF或51/128*VREF的电压的模拟校准信号(CAL)。因此，对应于校准模式的第七循环(循环7)的模拟校准信号(CAL)等于51/128*(100mV)，或39.84mV。将模拟校准信号(CAL)提供到运算放大器102的第二辅助输入112(1)，且运算放大器102经配置以再次将模拟校准信号(CAL)与复合偏移电压(VOFFSET)进行比较。在此实例中，因为40mV的复合偏移电压(VOFFSET)大于模拟校准信号(CAL)的39.84mV，所以运算放大器输出电压信号(VOUT)具有逻辑高‘1’状态，致使SAR控制器106内的位信号108(1)设定成运算放大器输出电压信号(VOUT)的逻辑高‘1’状态。
继续参看图1到3，在校准模式的第八循环(循环8)期间，SAR控制器106经配置以将位信号108(0)设定成逻辑高‘1’状态，因此将位信号108(7)到108(0)设定成二进制数01100111(即，阿拉伯数103)。在校准模式的第八循环(循环8)期间，DAC 110产生具有等于(103/256)*VREF的电压的模拟校准信号(CAL)。因此，对应于校准模式的第八循环(循环8)的模拟校准信号(CAL)等于103/256*(100mV)，或40.23mV。将模拟校准信号(CAL)提供到运算放大器102的第二辅助输入112(1)，且运算放大器102经配置以再次将模拟校准信号(CAL)与复合偏移电压(VOFFSET)进行比较。在此实例中，因为40mV的复合偏移电压(VOFFSET)小于模拟校准信号(CAL)的40.23mV，所以运算放大器输出电压信号(VOUT)具有逻辑低‘0’状态，致使SAR控制器106内的位信号108(0)设定成运算放大器输出电压信号(VOUT)的逻辑低‘0’状态。因此，校准模式的第八循环(循环8)之后的位信号108(7)到108(0)为二进制数01100110(即，阿拉伯数102)。
在这点上，图3中的实例说明图1中的DAC 110响应于模式信号(MODE)指示校准模式而产生的模拟校准信号(CAL)(例如39.84mV)大约等于复合偏移电压(VOFFSET)。因此，可将模拟校准信号(CAL)提供到第二辅助输入112(1)，使得复合偏移电压(VOFFSET)对运算放大器输出电压信号(VOUT)的效应响应于模式信号(MODE)指示放大模式而减少或避免。另外，在此实例中，在校准模式的第九循环(循环9)(未图示)期间，SAR控制器106经配置以产生完成信号(DONE)，其可通知其它组件校准模式完成。
虽然将图1中的自动校准运算放大器系统100中的模拟校准信号(CAL)提供到运算放大器102中的第二辅助输入112(1)(例如负输入)，当将模拟校准信号提供到第一辅助输入112(0)(例如正输入)时，其它方面可实现类似的补偿。在这点上，图4说明使用运算放大器102的自动校准运算放大器系统400。然而，如在下文详细描述，并非像自动校准运算放大器系统100中那样将模拟校准信号(CAL)提供到第二辅助输入112(1)，在此方面中，将校准信号(CAL-4)提供到第一辅助输入112(0)。
继续参看图4，类似于上文关于图1到3提供的描述，自动校准运算放大器系统400使用运算放大器102和自动校准电路402，其中可参考辅助差分输入对112来描述复合偏移电压(VOFFSET)(例如复合偏移电压(VOFFSET)等于A*VOSAM/B+VOSBM)。运算放大器102经配置以响应于模式信号(MODE)指示校准模式，基于运算放大器102的复合偏移电压(VOFFSET)和模拟校准信号(CAL-4)而产生运算放大器输出电压信号(VOUT)。然而，因为将模拟校准信号(CAL-4)提供到第一辅助输入112(0)(例如正输入)，所以自动校准运算放大器系统400还包含增益电路404，其经配置以产生具有运算放大器输出电压信号(VOUT)的逆极性的反相运算放大器输出电压信号(VOUT-BAR)。通过使运算放大器输出电压信号(VOUT)的极性反相，增益电路404允许模拟校准信号(CAL-4)在提供到第一辅助输入112(0)(例如正输入)时补偿复合偏移电压(VOFFSET)的效应。增益电路404还将增益提供到反相运算放大器输出电压信号(VOUT-BAR)，使得SAR控制器406可使用在输入VCMP-4上接收到的反相运算放大器输出电压信号(VOUT-BAR)，以产生提供到DAC 410的位信号408(6)到408(0)。在此方面，增益电路404包含反相器412(0)、412(1)，以及基于“与”的门414(例如“与非”门414)。
继续参看图4，SAR控制器406是七位SAR控制器，其经配置以基于反相运算放大器输出电压信号(VOUT-BAR)产生位信号408(6)到408(0)。DAC 410经配置以响应于每一位信号408(6)到408(0)产生模拟校准信号(CAL-4)。然而，DAC 410的结构不同于图1中的DAC 110，因为DAC 410经配置以接收顶部参考电压(VTOP)和底部参考电压(VBOTTOM)，使得DAC 410所产生的模拟校准信号(CAL-4)具有介于(VTOP)与(VBOTTOM)之间的电压。因此，DAC 410经配置以使用等式CAL-4＝[((VTOP-VBOTTOM)/2N)*(位信号408(6)到408(0))]+VBOTTOM产生模拟校准信号(CAL-4)。另外，使用由正电压(VPOS)驱动的分压器416，且其包含电阻器R1、R2、R3和R4。分压器416经配置以接收顶部参考电压(VTOP)和底部参考电压(VBOTTOM)，且产生参考电压(VREF-4)，其为顶部参考电压(VTOP)和底部参考电压(VBOTTOM)的加权平均。以此方式，使用等式(R3*VTOP+R2*VBOTTOM)/(R2+R3)来计算参考电压(VREF-4)。如果R2等于R3，那么参考电压(VREF-4)等于顶部参考电压(VTOP)和底部参考电压(VBOTTOM)的平均值(即，(VTOP+VBOTTOM)/2)。参考电压(VREF-4)驱动运算放大器102的第二辅助输入112(1)。以此方式，模拟校准信号(CAL-4)和参考电压(VREF-4)的电压差分可补偿正和负面电压的范围之间的复合偏移电压(VOFFSET)。
继续参看图4，运算放大器102经配置以响应于模式信号(MODE)指示放大模式，使用模拟校准信号(CAL-4)来补偿运算放大器102所产生的运算放大器输出电压信号(VOUT)。类似于图1，补偿运算放大器输出电压信号(VOUT)，以减轻复合偏移电压(VOFFSET)的效应。
继续参看图4，自动校准运算放大器系统400的操作类似于图1中描述的操作。以此方式，在开始输入(START-4_IN)上接收到的开始信号(START-4)通知SAR控制器406校准模式，其由时钟输入(CLOCK-4_IN)上接收到的时钟信号(CLOCK-4)控制，类似于图1中描述的校准模式。另外，SAR控制器406经配置以产生完成信号(DONE)，其可通知其它组件校准模式完成。使用反相完成信号(DONE-BAR)来控制开关418，其经配置以响应于模式信号(MODE)指示校准模式，将第一电压输入(VIP)耦合到第一和第二主要输入114(0)、114(1)。反相完成信号(DONE-BAR)还用作向增益电路404中的基于“与”的门414到输入。另外，当反相完成信号(DONE-BAR)去活开关418时，自动校准运算放大器系统400在放大模式下操作，且运算放大器102以其中模拟校准信号(CAL-4)补偿运算放大器102的复合偏移电压(VOFFSET)的效应的方式产生运算放大器输出电压信号(VOUT)。还包含开关420，其可经控制以选择性地将模拟校准信号(CAL-4)提供到图3中的运算放大器102。
另外，图5说明类似于图4中的自动校准运算放大器系统400的自动校准运算放大器系统500。尽管在包含调零运算放大器504的自动归零运算放大器502内使用运算放大器102，但自动校准运算放大器系统500与自动归零运算放大器502的自动归零机制不同时使用。换句话说，自动校准运算放大器系统500补偿运算放大器102所产生的运算放大器输出电压信号(VOUT)，以减轻复合偏移电压(VOFFSET)的效应，且因此，不使用调零运算放大器504来像常规自动归零运算放大器中那样提供电压补偿。实情为，开关506(0)到506(3)保持去活，使得调零运算放大器504并不将任何电压提供到第一辅助输入112(0)。以此方式，图5说明在停用调零运算放大器504时，可使用自动归零运算放大器502中的运算放大器102形成自动校准运算放大器系统500。因此，可将自动校准运算放大器系统500的元件，例如SAR控制器406和DAC 410，添加到包含自动归零运算放大器502的电路设计，而不是仅添加到包含运算放大器102的电路。当期望避免改变运算放大器设计的内部组件时，此策略可用于实现自动归零运算放大器502中的运算放大器102的自动校准。
另外，可使用分别在图1、4或5中的自动校准运算放大器系统100、400或500的一个电路是图6中说明的裸片上电流测量(ODCM)系统600。为了清楚起见，当描述此方面时，将参考与图1中的自动校准运算放大器系统100有关的元件。ODCM系统600用以测量负载电路602的电力供应电流(未图示)。为了测量此电流，ODCM系统600包含电压源(Vdd)604，其将输入电压提供到磁头开关晶体管606的源极。磁头开关晶体管606通过允许电压信号(V)到达负载电路602来提供对负载电路602的电力控制。电压源604还将输入电压提供到镜晶体管608的源极，其为磁头开关晶体管606的宽度的一部分。磁头开关晶体管606和镜晶体管608都在场效应晶体管(FET)三极管区中深入偏置，从而实际上使其充当低值电阻器。另外，共源共栅晶体管610控制镜晶体管608上的电压，致使电流流经共源共栅晶体管610到感测电阻器612。在感测电阻器612上产生电压，使得模/数转换器(ADC)614可产生数字数据流616，其表示负载电路602的电力供应电流。
继续参看图6，为了使ODCM系统600恰当地运转，磁头开关晶体管606和镜晶体管608需要具有精确相等的漏极-源极电压。以此方式，图1中的自动校准运算放大器系统100连同共源共栅晶体管610，迫使镜晶体管608的漏极-源极电压等于磁头开关晶体管606的漏极-源极电压。值得注意的是，自动校准运算放大器系统100中的运算放大器102经配置以从镜晶体管608接收第一主要输入114(0)上的第一输入电压(未图示)，且从负载电路602接收第二主要输入114(1)上的第二输入电压(未图示)。更具体地说，自动校准运算放大器系统100控制共源共栅晶体管610，以便使镜晶体管608上的电压保持等于磁头开关晶体管606上的电压。因此，镜面晶体管608和磁头开关晶体管606的漏极-源极电压保持彼此相等。然而，在此实例中，磁头开关晶体管606与镜面晶体管608相比相对较大，且因此，磁头开关晶体管606的漏极-源极电压相对较小。因此，如果与运算放大器102相关联的复合偏移电压(VOFFSET)的效应可忽略，那么自动校准运算放大器系统100将不干扰镜晶体管608的漏极-源极电压。以此方式，镜晶体管608的漏极-源极电压将精确地等于磁头开关晶体管606，因为自动校准运算放大器系统100经配置以补偿(即，抵消)复合偏移电压(VOFFSET)的效应。
另外，本文所述的元件有时被称作用于执行特定功能的装置。在这点上，运算放大器102在本文中有时被称作用于基于主要差分输入对114(0)、114(1)的电压差分和辅助差分输入对112(0)、112(1)的电压差分来产生运算放大器输出电压信号(VOUT)的装置。自动校准电路104在本文中有时被称作用于响应于模式信号(MODE)指示校准模式而电耦合主要差分输入对114(0)、114(1)的装置。自动校准电路104在本文中有时还被称作用于响应于模式信号(MODE)指示放大准模式而电去耦主要差分输入对114(0)、114(1)的装置。SAR控制器106在本文中有时被称作用于响应于模式信号(MODE)指示校准模式而连续地产生多个位信号108(7)到108(0)的装置。DAC 110在本文中有时被称作用于响应于模式信号(MODE)指示校准模式，基于参考电压(VREF)将每一连续多个位信号108(7)到108(0)转换成模拟校准信号(CAL)的装置。另外，DAC 110在本文中有时还被称作用于将模拟校准信号(CAL)提供到辅助差分输入对112(0)、112(1)的一个辅助输入112(1)的装置。
根据本文所揭示的各方面的用于减轻偏移电压的效应的自动校准运算放大器(op-amp)系统可提供于任何基于处理器的装置中或集成到任何基于处理器的装置中。实例包含但不限于机顶盒、娱乐单元、导航装置、通信装置、固定位置数据单元、移动位置数据单元、移动电话、蜂窝式电话、智能电话、平板计算机、平板手机、服务器、计算机、便携式计算机、桌上型计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘(DVD)播放器、便携式数字视频播放器和机动车。
在这点上，图7说明基于处理器的系统700的实例，其包含可使用分别在图1、4和5中说明的自动校准运算放大器系统100、400或500的元件。在此实例中，基于处理器的系统700包括一或多个中央处理单元(CPU)702，其各自包括一或多个处理器704。CPU 702可具有耦合到处理器704以用于快速存取临时存储的数据的高速缓冲存储器706。CPU 702耦合到系统总线708，且可将基于处理器的系统700中所包含的主装置与从属装置互相耦合。众所周知，CPU 702通过经由系统总线708交换地址、控制和数据信息而与这些其它装置通信。举例来说，作为从属装置的实例，CPU 702可将总线事务请求传送到存储器控制器710。尽管图7中未说明，但可提供多个系统总线708，其中每一系统总线708构成不同构造。
其它主装置和从属装置可连接到系统总线708。如图7中所说明，作为实例，这些装置可包含存储器系统712、一或多个输入装置714、一或多个输出装置716、一或多个网络接口装置718以及一或多个显示器控制器720。输入装置714可包含任何类型的输入装置，包含但不限于输入按键、开关、话音处理器等。输出装置716可包含任何类型的输出装置，包含(但不限于)音频、视频、其它视觉指示物等。网络接口装置718可为经配置以允许将数据交换到网络722并交换来自所述网络的数据的任何装置。网络722可为任何类型的网络，包含但不限于有线或无线网络、私用或公用网络、局域网(LAN)、无线局域网(WLAN)、广域网(WAN)、BLUETOOTHTM网络和因特网。网络接口装置718可经配置以支持所要的任何类型的通信协议。存储器系统712可包含一或多个存储器单元724(0)到724(M)。
CPU 702还可经配置以经由系统总线708存取显示器控制器720，以控制发送到一或多个显示器726的信息。显示器控制器720将信息发送到显示器726，以经由一或多个视频处理器728显示，所述视频处理器处理将显示成适合于显示器726的格式的信息。显示器726可包含任何类型的显示器，包含(但不限于)阴极射线管(CRT)、液晶显示器(LCD)、等离子显示器、发光二极管(LED)显示器等。
所属领域的技术人员将进一步了解，结合本文中所揭示的各方面所描述的各种说明性逻辑块、模块、电路和算法可被实施为电子硬件、存储在存储器或另一计算机可读媒体中且由处理器或其它处理装置执行的指令，或此两者的组合。作为实例，本文中所描述的主装置和从属装置可用于任何电路、硬件组件、集成电路(IC)或IC芯片中。本文所揭示的存储器可为任何类型和大小的存储器，并且可经配置以存储期望的任何类型的信息。为清楚地说明这种可互换性，上文已大体上关于其功能性而描述了各种说明性组件、块、模块、电路和步骤。如何实施此功能性取决于特定应用、设计选项和/或强加于整个系统的设计约束。本领域的技术人员可针对每一具体应用以不同方式来实施所描述的功能性，但这样的实施决策不应被解释为会引起脱离本发明的范围。
结合本文中所揭示的各方面所描述的各种说明性逻辑块、模块和电路可用以下各项来实施或执行：处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其经设计以执行本文中所描述的功能的任何组合。处理器可以是微处理器，但在替代方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如DSP和微处理器的组合、多个微处理器的组合、与DSP核心结合的一或多个微处理器，或任何其它此类配置)。
本文中所揭示的方面可以硬件和存储于硬件中的指令来体现，且可驻存在(例如)随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可装卸式磁盘、CD-ROM或此领域中已知的任何其它形式的计算机可读媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息并且将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体式。处理器和存储媒体可驻存在ASIC中。ASIC可驻存在远程站中。在替代方案中，处理器和存储媒体可作为离散组件驻存在远端台、基站或服务器中。
还应注意，描述本文中的示范性方面中的任一者中所描述的操作步骤是为了提供实例和论述。可用除了所说明的序列之外的大量不同序列执行所描述的操作。另外，在单个操作步骤中描述的操作实际上可在数个不同步骤中执行。另外，可组合在示范性方面中论述的一或多个操作步骤。应理解，如所属领域的技术人员将显而易见，流程图中所说明的操作步骤可经受大量不同修改。所属领域的技术人员还将了解，可使用多种不同技术和技法中的任一来表示信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
提供本发明的先前描述以使本领域的技术人员能够制造或使用本发明。所属领域的技术人员将容易明白对本发明的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本发明的精神或范围。因此，本发明并不希望限于本文中所描述的实例和设计，而应被赋予与本文中所揭示的原理和新颖特征相一致的最广范围。

Claims (30)

1.一种自动校准运算放大器(运算放大器)系统，其包括：
运算放大器，其包括：
主要差分输入对、辅助差分输入对和输出；
所述运算放大器经配置以基于所述主要差分输入对的电压差分和所述辅助差分输入对的电压差分，在所述输出上产生运算放大器输出电压信号；以及
自动校准电路，其经配置以：
响应于模式信号指示校准模式而电耦合所述主要差分输入对；以及
响应于所述模式信号指示放大模式而电去耦所述主要差分输入对；
所述自动校准电路包括：
逐次近似寄存器SAR控制器，其经配置以响应于所述模式信号指示所述校准模式而连续地产生多个位信号，其中每一连续多个位信号的值是基于所述运算放大器输出电压信号；以及
数/模转换器DAC，其经配置以：
响应于所述模式信号指示所述校准模式，基于参考电压将每一连续多个位信号转换成模拟校准信号；以及
将所述模拟校准信号提供到所述辅助差分输入对的一个辅助输入，其中所述辅助差分输入对的另一输入经配置以由基于所述参考电压的电压驱动，使得所述模拟校准信号响应于所述模式信号指示所述放大模式而补偿所述运算放大器的复合偏移电压。
2.根据权利要求1所述的自动校准运算放大器系统，其中所述SAR控制器包括：
电压比较输入，其经配置以接收所述运算放大器输出电压信号；以及
多个位信号输出，其经配置以将所述连续多个位信号提供到所述DAC。
3.根据权利要求2所述的自动校准运算放大器系统，其中所述DAC包括：
多个位信号输入，其经配置以接收所述连续多个位信号；以及
校准输出，其经配置以将所述模拟校准信号提供到所述辅助差分输入对的一个辅助输入。
4.根据权利要求3所述的自动校准运算放大器系统，其中：
所述主要差分输入对包括第一主要输入和第二主要输入，其中主要偏移电压与所述第一和第二主要输入相关联；以及
所述辅助差分输入对包括第一辅助输入和第二辅助输入，其中辅助偏移电压与所述第一和第二辅助输入相关联；
所述复合偏移电压是基于所述主要和辅助偏移电压。
5.根据权利要求4所述的自动校准运算放大器系统，其中所述DAC经配置以通过经配置以将所述模拟校准信号提供到所述运算放大器的所述第二辅助输入而提供所述模拟校准信号。
6.根据权利要求5所述的自动校准运算放大器系统，其中所述自动校准电路进一步包括：
第一开关，其经配置以响应于所述模式信号指示所述放大模式而激活，其中：
响应于所述第一开关的激活，将第一输入电压提供到所述第一主要输入，其中所述自动校准运算放大器系统处于所述放大模式；以及
响应于所述第一开关的去活，将所述主要偏移电压提供到所述第一主要输入，其中所述自动校准运算放大器系统处于所述校准模式；以及
第二开关，其经配置以响应于所述模式信号指示所述校准模式而激活，其中：
响应于所述第二开关的激活而将所述主要偏移电压提供到所述第二主要输入，其中所述自动校准运算放大器系统处于所述校准模式；以及
响应于所述第二开关的去活而将第二输入电压提供到所述第二主要输入，其中所述自动校准运算放大器系统处于所述放大模式。
7.根据权利要求6所述的自动校准运算放大器系统，其中所述SAR控制器进一步包括：
开始输入，其经配置以接收开始信号；以及
时钟输入，其经配置以接收时钟信号；
所述SAR控制器进一步经配置以通过经配置以进行以下操作来连续地产生所述多个位信号：
响应于所述开始信号而产生所述多个位信号；以及
产生所述多个位信号，使得在所述时钟信号的一循环中产生一个位信号。
8.根据权利要求7所述的自动校准运算放大器系统，其中所述SAR控制器包括八位SAR控制器。
9.根据权利要求4所述的自动校准运算放大器系统，其进一步包括增益电路，其经配置以产生反相运算放大器输出电压信号，其中将所述反相运算放大器输出电压信号提供到所述电压比较输入。
10.根据权利要求9所述的自动校准运算放大器系统，其中所述DAC进一步经配置以：
接收顶部参考电压；
接收底部参考电压；以及
通过经配置以产生具有介于所述顶部参考电压与所述底部参考电压之间的电压的所述模拟校准信号来产生所述模拟校准信号。
11.根据权利要求10所述的自动校准运算放大器系统，其中所述DAC经配置以通过经配置以将所述模拟校准信号提供到所述运算放大器的所述第一辅助输入来提供所述模拟校准信号。
12.根据权利要求11所述的自动校准运算放大器系统，其中所述SAR控制器包括七位SAR控制器。
13.根据权利要求1所述的自动校准运算放大器系统，其集成到集成电路IC中。
14.根据权利要求1所述的自动校准运算放大器系统，其集成到选自由以下组成的群组的装置中：机顶盒；娱乐单元；导航装置；通信装置；固定位置数据单元；移动位置数据单元；移动电话；蜂窝式电话；智能电话；平板计算机；平板手机；服务器；计算机；便携式计算机；桌上型计算机；个人数字助理PDA；监视器；计算机监视器；电视机；调谐器；无线电；卫星无线电；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频光盘DVD播放器；便携式数字视频播放器；以及机动车。
15.一种自动校准运算放大器(运算放大器)系统，其包括：
用于基于主要差分输入对的电压差分和辅助差分输入对的电压差分产生运算放大器输出电压信号的装置；
用于响应于模式信号指示校准模式而电耦合所述主要差分输入对的装置；
用于响应于所述模式信号指示放大模式而电去耦所述主要差分输入对的装置；
用于响应于所述模式信号指示所述校准模式而连续地产生多个位信号的装置，其中每一连续多个位信号的值是基于所述运算放大器输出电压信号；
用于响应于所述模式信号指示所述校准模式，基于参考电压将每一连续多个位信号转换成模拟校准信号的装置；以及
用于将所述模拟校准信号提供到所述辅助差分输入对的一个辅助输入的装置，其中所述辅助差分输入对的另一输入经配置以由基于所述参考电压的电压驱动，使得所述模拟校准信号响应于所述模式信号指示所述放大模式而补偿所述用于产生所述运算放大器输出电压信号的装置的复合偏移电压。
16.一种用于自动校准运算放大器(运算放大器)的方法，其包括：
基于主要差分输入对的电压差分和辅助差分输入对的电压差分，产生运算放大器的运算放大器输出电压信号；
响应于模式信号指示校准模式而电耦合所述主要差分输入对；
响应于所述模式信号指示放大模式而电去耦所述主要差分输入对；
响应于所述模式信号指示所述校准模式而连续地产生多个位信号，其中每一连续多个位信号的值是基于所述运算放大器输出电压信号；
响应于所述模式信号指示所述校准模式，基于参考电压来将每一连续多个位信号转换成模拟校准信号；以及
将所述模拟校准信号提供到所述辅助差分输入对的一个辅助输入以由基于所述参考电压的电压驱动，使得所述模拟校准信号响应于所述模式信号指示所述放大模式而补偿所述运算放大器的复合偏移电压。
17.根据权利要求16所述的方法，其中连续地产生所述多个位信号进一步包括：
响应于开始信号而产生所述多个位信号；以及
产生所述多个位信号，使得在时钟信号的一循环中产生一个位信号。
18.根据权利要求16所述的方法，其中将每一连续多个位信号转换成所述模拟校准信号包括：
接收顶部参考电压；
接收底部参考电压；以及
产生具有介于所述顶部参考电压与所述底部参考电压之间的电压的所述模拟校准信号。
19.一种裸片上电流测量系统，其包括：
电压源，其经配置以：
向磁头开关晶体管的源极提供电压；以及
向镜晶体管的源极提供电压；
所述磁头开关晶体管经配置以向负载电路提供电压；
所述镜晶体管经配置以向共源共栅晶体管的源极提供电压；
所述共源共栅晶体管的漏极经配置以向感测电阻器提供电压；
所述感测电阻器经配置以向模/数转换器ADC提供电压；
所述ADC经配置以将来自所述感测电阻器的所述电压转换成表示所述负载电路的电力供应电流的数字数据流；以及
自动校准运算放大器(运算放大器)系统，其包括：
运算放大器，其包括：
主要差分输入对、辅助差分输入对和输出；
所述运算放大器经配置以基于所述主要差分输入对的电压差分和所述辅助差分输入对的电压差分，在所述输出上产生运算放大器输出电压信号；以及
自动校准电路，其经配置以：
响应于模式信号指示校准模式而电耦合所述主要差分输入对；以及
响应于所述模式信号指示放大模式而电去耦所述主要差分输入对；
所述自动校准电路包括：
逐次近似寄存器SAR控制器，其经配置以响应于所述模式信号指示所述校准模式而连续地产生多个位信号，其中每一连续多个位信号的值是基于所述运算放大器输出电压信号；以及
数/模转换器DAC，其经配置以：
响应于所述模式信号指示所述校准模式，基于参考电压将每一连续多个位信号转换成模拟校准信号；以及
将所述模拟校准信号提供到所述辅助差分输入对的一个辅助输入，其中所述辅助差分输入对的另一输入经配置以由基于所述参考电压的电压驱动，使得所述模拟校准信号响应于所述模式信号指示所述放大模式而补偿所述运算放大器的复合偏移电压；
所述运算放大器进一步经配置以：
响应于所述模式信号指示所述放大模式，从所述镜晶体管的漏极接收第一输入电压，且从所述负载电路接收第二输入电压，并将所述运算放大器输出电压信号提供到所述共源共栅晶体管的栅极。
20.根据权利要求19所述的裸片上电流测量系统，其中所述SAR控制器包括：
电压比较输入，其经配置以接收所述运算放大器输出电压信号；以及
多个位信号输出，其经配置以将所述连续多个位信号提供到所述DAC。
21.根据权利要求20所述的裸片上电流测量系统，其中所述DAC包括：
多个位信号输入，其经配置以接收所述连续多个位信号；以及
校准输出，其经配置以将所述模拟校准信号提供到所述辅助差分输入对的一个辅助输入。
22.根据权利要求21所述的裸片上电流测量系统，其中：
所述主要差分输入对包括第一主要输入和第二主要输入，其中主要偏移电压与所述第一和第二主要输入相关联；以及
所述辅助差分输入对包括第一辅助输入和第二辅助输入，其中辅助偏移电压与所述第一和第二辅助输入相关联；
所述复合偏移电压是基于所述主要和辅助偏移电压。
23.根据权利要求22所述的裸片上电流测量系统，其中所述DAC经配置以通过经配置以将所述模拟校准信号提供到所述运算放大器的所述第二辅助输入来提供所述模拟校准信号。
24.根据权利要求23所述的裸片上电流测量系统，其中所述自动校准电路进一步包括：
第一开关，其经配置以响应于所述模式信号指示所述放大模式而激活，其中：
响应于所述第一开关的激活，将所述第一输入电压提供到所述第一主要输入，其中所述自动校准运算放大器系统处于所述放大模式；以及
响应于所述第一开关的去活，将所述主要偏移电压提供到所述第一主要输入，其中所述自动校准运算放大器系统处于所述校准模式；以及
第二开关，其经配置以响应于所述模式信号指示所述校准模式而激活，其中：
响应于所述第二开关的激活而将所述主要偏移电压提供到所述第二主要输入，其中所述自动校准运算放大器系统处于所述校准模式；以及
响应于所述第二开关的去活而将所述第二输入电压提供到所述第二主要输入，其中所述自动校准运算放大器系统处于所述放大模式。
25.根据权利要求24所述的裸片上电流测量系统，其中所述SAR控制器进一步包括：
开始输入，其经配置以接收开始信号；以及
时钟输入，其经配置以接收时钟信号；
所述SAR控制器进一步经配置以通过经配置以进行以下操作来连续地产生所述多个位信号：
响应于所述开始信号而产生所述多个位信号；以及
产生所述多个位信号，使得在所述时钟信号的一循环中产生一个位信号。
26.根据权利要求25所述的裸片上电流测量系统，其中所述SAR控制器包括八位SAR控制器。
27.根据权利要求22所述的裸片上电流测量系统，其进一步包括增益电路，其经配置以产生反相运算放大器输出电压信号，其中将所述反相运算放大器输出电压信号提供到所述电压比较输入。
28.根据权利要求27所述的裸片上电流测量系统，其中所述DAC进一步经配置以：
接收顶部参考电压；
接收底部参考电压；以及
通过经配置以产生具有介于所述顶部参考电压与所述底部参考电压之间的电压的所述模拟校准信号来产生所述模拟校准信号。
29.根据权利要求28所述的裸片上电流测量系统，其中所述DAC经配置以通过经配置以将所述模拟校准信号提供到所述运算放大器的所述第一辅助输入来提供所述模拟校准信号。
30.根据权利要求29所述的裸片上电流测量系统，其中所述SAR控制器包括七位SAR控制器。
CN201680046124.0A 2015-08-14 2016-07-13 用于减轻偏移电压的效应的自动校准运算放大器(op-amp)系统 Expired - Fee Related CN107925387B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562205510P 2015-08-14 2015-08-14
US62/205,510 2015-08-14
US15/085,122 US9712126B2 (en) 2015-08-14 2016-03-30 Automatically calibrating operational amplifier (op-amp) systems for mitigating effects of offset voltages
US15/085,122 2016-03-30
PCT/US2016/042006 WO2017030686A1 (en) 2015-08-14 2016-07-13 Automatically calibrating operational amplifier (op-amp) systems for mitigating effects of offset voltages

Publications (2)

Publication Number Publication Date
CN107925387A true CN107925387A (zh) 2018-04-17
CN107925387B CN107925387B (zh) 2021-06-01

Family

ID=57996148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680046124.0A Expired - Fee Related CN107925387B (zh) 2015-08-14 2016-07-13 用于减轻偏移电压的效应的自动校准运算放大器(op-amp)系统

Country Status (6)

Country Link
US (1) US9712126B2 (zh)
EP (1) EP3335315B1 (zh)
JP (1) JP2018523411A (zh)
KR (1) KR20180039079A (zh)
CN (1) CN107925387B (zh)
WO (1) WO2017030686A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293699A (zh) * 2018-12-06 2020-06-16 厦门雅迅网络股份有限公司 一种实现线损电压完全补偿的方法与智能供电电路
CN112114609A (zh) * 2019-06-21 2020-12-22 美光科技公司 具有偏移电压消除的调节器
CN113129816A (zh) * 2019-12-30 2021-07-16 联咏科技股份有限公司 电流积分器及其信号处理系统
CN114152797A (zh) * 2020-09-08 2022-03-08 思凯斯科技有限公司 自动调节偏移电压的电流传感器
CN117896200A (zh) * 2022-10-14 2024-04-16 艾尔默斯半导体欧洲股份公司 数据处理装置和运行数据处理装置的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI535193B (zh) * 2014-07-10 2016-05-21 晶致半導體股份有限公司 具有校正功能之驅動裝置及其應用之無線充電驅動系統
US10418954B1 (en) 2018-04-20 2019-09-17 Qualcomm Incorporated Single controller automatic calibrating circuits for reducing or canceling offset voltages in operational amplifiers in an instrumentation amplifier
CN109285295B (zh) * 2018-09-10 2019-12-06 河南元祖信息技术有限公司 不动产缴费发证一体设备智慧终端系统
CN111766435A (zh) * 2019-04-02 2020-10-13 全球能源互联网研究院有限公司 一种主动校准高电压测量装置及方法
US11239807B1 (en) * 2020-12-01 2022-02-01 Microsoft Technology Licensing, Llc Offset compensated differential amplifier and calibration circuit providing increased linear range and granularity of offset compensation and related method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009070001A2 (en) * 2007-11-30 2009-06-04 Mimos Berhad A successive approximationregistrer (sar)analog-to-digital converter (adc) with programmable voltage reference
CN101662283A (zh) * 2008-12-30 2010-03-03 香港应用科技研究院有限公司 用作逐次逼近模数转换器和数模转换器的两用比较器/运算放大器
US20110001560A1 (en) * 2009-02-23 2011-01-06 Number 14 B.V. Amplifiers with Input Offset Trim and Methods

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191715B1 (en) 1998-10-29 2001-02-20 Burr-Brown Corporation System for calibration of a digital-to-analog converter
AU2002252696A1 (en) 2001-04-24 2002-11-05 Tripath Technology Inc. An improved dc offset self-calibration system for a digital switching amplifier
KR20050101201A (ko) 2003-02-11 2005-10-20 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 연속 애플리케이션용 장치, 집적 회로 및 셀프 제로잉 처리수행 방법
US7321259B1 (en) * 2005-10-06 2008-01-22 Altera Corporation Programmable logic enabled dynamic offset cancellation
US7573334B2 (en) * 2007-09-19 2009-08-11 Aptina Imaging Corporation Bias control circuitry for amplifiers and related systems and methods of operation
US8854134B2 (en) * 2012-08-30 2014-10-07 Infineon Technologies Ag Chip card

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009070001A2 (en) * 2007-11-30 2009-06-04 Mimos Berhad A successive approximationregistrer (sar)analog-to-digital converter (adc) with programmable voltage reference
CN101662283A (zh) * 2008-12-30 2010-03-03 香港应用科技研究院有限公司 用作逐次逼近模数转换器和数模转换器的两用比较器/运算放大器
US20110001560A1 (en) * 2009-02-23 2011-01-06 Number 14 B.V. Amplifiers with Input Offset Trim and Methods

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293699A (zh) * 2018-12-06 2020-06-16 厦门雅迅网络股份有限公司 一种实现线损电压完全补偿的方法与智能供电电路
CN112114609A (zh) * 2019-06-21 2020-12-22 美光科技公司 具有偏移电压消除的调节器
CN112114609B (zh) * 2019-06-21 2022-07-01 美光科技公司 具有偏移电压消除的调节器
CN113129816A (zh) * 2019-12-30 2021-07-16 联咏科技股份有限公司 电流积分器及其信号处理系统
CN113129816B (zh) * 2019-12-30 2022-11-08 联咏科技股份有限公司 电流积分器及其信号处理系统
CN114152797A (zh) * 2020-09-08 2022-03-08 思凯斯科技有限公司 自动调节偏移电压的电流传感器
CN114152797B (zh) * 2020-09-08 2024-04-09 思凯斯科技有限公司 自动调节偏移电压的电流传感器
CN117896200A (zh) * 2022-10-14 2024-04-16 艾尔默斯半导体欧洲股份公司 数据处理装置和运行数据处理装置的方法

Also Published As

Publication number Publication date
US20170047903A1 (en) 2017-02-16
CN107925387B (zh) 2021-06-01
WO2017030686A1 (en) 2017-02-23
EP3335315A1 (en) 2018-06-20
KR20180039079A (ko) 2018-04-17
US9712126B2 (en) 2017-07-18
EP3335315B1 (en) 2020-10-28
JP2018523411A (ja) 2018-08-16

Similar Documents

Publication Publication Date Title
CN107925387A (zh) 用于减轻偏移电压的效应的自动校准运算放大器(op‑amp)系统
TWI222052B (en) Circuit and method for driving a liquid crystal display device using low power
CN106330168A (zh) 输出缓冲器电路、源极驱动器和生成源极驱动信号的方法
TWI288390B (en) Reference voltage generation circuit for generating gamma voltages
US8179295B2 (en) Self-calibrated current source and DAC using the same and operation method thereof
US8552960B2 (en) Output amplifier circuit and data driver of display device using the circuit
US10803942B1 (en) Transistor noise tolerant, non-volatile (NV) resistance element-based static random access memory (SRAM) physically unclonable function (PUF) circuits, and related systems and methods
JP2005157321A (ja) 半導体装置および半導体装置の試験方法
TW202217602A (zh) 特別用於乘法累加（ｍａｃ）操作的採用低功率記憶體內運算（ｃｉｍ）電路採用靜態隨機存取記憶體（ｓｒａｍ）位元單元的ｃｉｍ
CN109716654B (zh) 电压电平移位器电路、电压电平移位方法和存储器系统
US20060028274A1 (en) Differential amplifier, and data driver of display device using the same
US10410714B2 (en) Multi-level cell (MLC) static random access memory (SRAM) (MLC SRAM) cells configured to perform multiplication operations
CN108011635A (zh) 一种动态比较器及其失调校准的方法
CN106664066B (zh) 相位相依性运算放大器以及相关系统和方法
US20190088310A1 (en) Static random access memory (sram) bit cells employing current mirror-gated read ports for reduced power consumption
CN107636966A (zh) 使用预处理电路的电压电平移位器与相关系统和方法
Lu et al. A 10-bit 1026-channel column driver IC with partially segmented piecewise linear digital-to-analog converters for UHD TFT-LCDs with one billion color display
TWI233496B (en) Reference voltage generating device, semiconductor integrated circuit including the same, and testing device and method for semiconductor integrated circuit
US8115756B2 (en) Display driver integrated circuit using ping-pong type sample and hold circuit
TW202232882A (zh) 提供增加的偏移補償的線性範圍和粒度的偏移補償差動放大器和校準電路及相關方法
JP2024532188A (ja) キャリブレーションなどの被測定回路からの入力信号の反復測定をサポートするプログラム可能なアナログキャリブレーション回路及び関連する方法
CN107210061A (zh) 基于模仿电阻式存储器写入操作来调节电阻式存储器写入驱动器强度
TWI278647B (en) Semiconductor device and testing method thereof
US7460138B2 (en) PWM signal generation circuit and display driver
WO2006109409A1 (ja) 液晶駆動装置および液晶表示装置，液晶駆動方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210601