CN112114609B - 具有偏移电压消除的调节器 - Google Patents

具有偏移电压消除的调节器 Download PDF

Info

Publication number
CN112114609B
CN112114609B CN202010517055.5A CN202010517055A CN112114609B CN 112114609 B CN112114609 B CN 112114609B CN 202010517055 A CN202010517055 A CN 202010517055A CN 112114609 B CN112114609 B CN 112114609B
Authority
CN
China
Prior art keywords
voltage
regulator
offset
inverting input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010517055.5A
Other languages
English (en)
Other versions
CN112114609A (zh
Inventor
南基俊
J·D·波特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112114609A publication Critical patent/CN112114609A/zh
Application granted granted Critical
Publication of CN112114609B publication Critical patent/CN112114609B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
    • G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
    • G05F1/44—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45766—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means
    • H03F3/45771—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means using switching means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45048—Calibrating and standardising a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45991—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means
    • H03F3/45995—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means using switching means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Abstract

本申请涉及具有偏移电压消除的调节器。一种调节器包含运算放大器、可编程偏移电压及电路。所述运算放大器包含非反相输入、反相输入及输出。所述可编程偏移电压经配置以基于代码消除所述调节器的内建偏移电压。所述电路经配置以响应于偏移消除校准模式启用信号基于感测到的所述调节器的内建偏移电压设置所述代码。

Description

具有偏移电压消除的调节器
技术领域
本发明大体上涉及电压调节器，且特定来说，在一或多个实施例中，本发明涉及用于消除电压调节器中的随机内建偏移电压的设备及方法。
背景技术
存储器装置通常是提供为计算机或其它电子装置中的内部半导体集成电路装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。
快闪存储器装置已发展成广泛用于各种电子应用的非易失性存储器的来源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低功耗的单晶体管存储器单元。存储器单元的阈值电压中的变化，通过电荷存储结构(例如，浮动栅极或电荷陷阱)的编程(其通常被称为写入)，或其它物理现象(例如，相变或极化)，确定每一单元的数据值。快闪存储器的常见用途包含个人计算机、平板计算机、数码相机、数字媒体播放器、蜂窝电话、固态驱动及可卸除式存储器模块，且用途在不断增长。
存储器装置可具有内部电压源，其由于参考电压的随机变化及过程变化而变化。此裸片到裸片变化可通过参考电压的熔丝微调来补偿。调节器中的随机局部阈值电压(Vt)变化还可导致内部电源电压变化，且也可通过使用微调来补偿。通常，调节器微调在探针测试期间用专用测试及熔丝位执行。微调可在CPP(冷温探针)或FPP(热温探针)期间执行。探针测试期间的微调可补偿调节器的裸片到裸片参考电压变化及随机局部Vt变化。然而，由于探针测试是在特定温度下执行的，所以经微调内部电源在那个特定温度下可为最准确的。如果微调在CPP下执行，那么内部电压源在针对CPP使用的特定冷温下可为最准确的。如果微调在FPP下执行，那么内部电压源在针对CPP使用的特定热温下可为最准确的。此微调方法不能补偿局部温度相依的Vt变化。局部Vt变化是系统性的，但具有取决于温度的较小随机分量，且可基于所述温度以不可预知的方式改变。冷温下的随机局部变化可大于热温下的随机局部变化。因此，微调之后在第一温度下的均匀电压分布可发散成在不同于所述第一温度的第二温度下的正常电压分布。此发散成正常电压分布可损害对内部电压源的变化敏感的装置的性能。
出于上文所述的原因，且出于下文所述的所属领域的技术人员在阅读及理解本说明书之后将变得明白的其它原因，所属领域需要用于消除电压调节器中的随机内建偏移电压的替代方法。
发明内容
在一个方面中，本申请涉及一种调节器，所述调节器包括：运算放大器，其包括非反相输入、反相输入及输出；可编程偏移电压，其经配置以基于代码消除所述调节器的内建偏移电压；及电路，其经配置以响应于偏移消除校准模式启用信号基于感测到的所述调节器的内建偏移电压设置所述代码。
在另一方面中，本申请涉及一种调节器，所述调节器包括：运算放大器，其包括非反相输入、反相输入及第一输出；参考电压节点，其向所述运算放大器的所述非反相输入提供参考电压；经调节电压节点，其基于所述参考电压向负载供应经调节电压；及可编程偏移电压，其经控制以消除所述参考电压与所述经调节电压之间的内建偏移电压。
在另一方面中，本申请涉及一种用于调节器中的偏移电压消除的方法，所述方法包括：在所述调节器的偏移消除校准模式期间感测调节器的内建偏移电压；基于所述感测到的内建偏移电压生成代码；及将所述代码应用到所述调节器的可编程偏移电压以消除所述调节器的所述内建偏移电压。
附图说明
图1A是说明在操作模式期间电压调节器的一个实例的示意图。
图1B是说明在偏移消除校准模式期间电压调节器及检测器的一个实例的示意图。
图2是说明用于消除调节器的随机内建偏移电压的电压调节器及检测器的一个实例的示意图。
图3A到3B是说明用于消除调节器的随机内建偏移电压的电压调节器及检测器的另一实例的示意图。
图4是描绘检测调节器的随机内建偏移电压的一个实例的图表。
图5是说明用于消除调节器的随机内建偏移电压的系统的一个实例的示意图。
图6是说明用于生成用于图5的系统的时钟信号的电路的一个实例的框图。
图7是说明在偏移消除校准模式期间设置可编程偏移电压的代码的一个实例的时序图。
图8A到8B是说明在偏移消除校准模式序列期间设置可编程偏移电压的代码的实例的时序图。
图9是图5的状态机的状态图的一个实例。
图10A到10E是说明用于调节器中的偏移电压消除的方法的一个实例的流程图。
图11是说明存储器系统的一个实例的框图。
具体实施方式
在以下详细描述中，参考形成其部分且其中通过说明展示特定实施例的一部分的附图。在图中，相似的参考数字描述贯穿若干视图的基本上类似组件。可利用其它实施例，且可在不背离本发明的范围的情况下做出结构、逻辑及电变化。因此，以下详细描述不应以限制性意义理解。
如本文中使用，“逻辑高”信号是逻辑“1”或“接通”信号或具有约等于半导体裸片的逻辑电源的电压的信号。如本文中使用，“逻辑低”信号是逻辑“0”或“断开”信号或具有约等于半导体裸片的共同逻辑电源或接地的电压(例如，约0V)的信号。
本文中揭示用于消除电压调节器中的内建偏移电压的设备及方法。内建偏移电压的极性及/或量值可为随机的。内建偏移电压可取决于温度，且可在裸片间变化。因此，揭示用于调节器中的自动偏移电压消除的设备及方法以补偿温度相依的偏移电压漂移。自动偏移电压消除通过周期性地检测内建偏移电压及调整可编程偏移电压来实施以消除内建偏移电压。
图1A是说明在操作模式期间电压调节器100a的一个实例的示意图。电压调节器100a可包含运算放大器102、可编程偏移电压106、第一晶体管(例如pFET)108、第一偏压电流(例如第一电流源)110、电阻112及电容114。调节器100a具有在104处指示的内建偏移电压(VOS)。虽然为简单起见将内建偏移电压104说明为电压源，但内建偏移电压104可为由于运算放大器102及/或第一晶体管108内的温度相依的Vt变化。另外，虽然为简单起见将可编程偏移电压106说明为可编程电压源，但可编程偏移电压106可在运算放大器102内部(例如，运算放大器102的主差分放大器的可调整输入对)。
在操作模式期间，运算放大器102的非反相输入电耦合到参考电压(VREF)节点101及可编程偏移电压106的正端子。运算放大器102的反相输入通过信号路径105电耦合到内建偏移电压104的正端子。内建偏移电压104的负端子通过经调节电压(VINT)节点109电耦合到可编程偏移电压106的负端子。可编程偏移电压106的控制输入电耦合到代码信号节点107。运算放大器102的输出通过信号路径103电耦合到第一晶体管108的栅极。第一晶体管108的源极到漏极路径电耦合于电源电压(VDD)节点116与经调节电压节点109之间。第一电流源110电耦合于经调节电压节点109与共同或接地节点118之间。电阻112电耦合于经调节电压节点109与电容114的一侧之间。电容114的另一侧电耦合到共同或接地节点118。
电阻112及电容114可表示负载(例如存储器装置)。第一晶体管108基于偏压电流(IR)及参考电压(VREF)向负载供应电流及经调节电压(VINT)。第一晶体管108、第一电流源110、电阻112及电容114可被称为主驱动器120。内建偏移电压104是由于调节器100a的系统性偏移与随机偏移的组合。系统性偏移可用适当设计减少，例如共同质心结构。然而，仍可能发生不可预知的随机偏移。到运算放大器102的反相输入的反馈调整在操作模式期间运算放大器102施加于第一晶体管108的栅极的输出以最小化运算放大器102的非反相与反相输入之间的差值。因此，调节器100a的内建偏移电压104被传送到经调节电压节点109。可编程偏移电压106经配置以基于代码信号节点107上的代码消除调节器100a的内建偏移电压104(例如，参考电压(VREF)与经调节电压(VINT)之间的偏移电压)。
图1B是说明在偏移消除校准模式期间电压调节器100b及检测器124的一个实例的示意图。电压调节器100b可包含运算放大器102、内建偏移电压104、可编程偏移电压106、第二晶体管(例如pFET)122及第二偏压电流(例如第二电流源)126。在偏移消除校准模式期间，运算放大器102的非反相输入电耦合到参考电压(VREF)节点101及可编程偏移电压106的正端子。运算放大器102的反相输入通过信号路径105电耦合到内建偏移电压104的正端子。内建偏移电压104的负端子电耦合到可编程偏移电压106的负端子。可编程偏移电压106的控制输入电耦合到代码信号节点107。运算放大器102的输出通过信号路径103电耦合到第二晶体管122的栅极。第二晶体管122的源极到漏极路径电耦合于电源电压(VDD)节点116与偏移电压感测(VOTAOUT)节点123之间。检测器124电耦合于偏移电压感测节点123与检测器输出(DET_OUT)信号节点125之间。第二电流源126电耦合于偏移电压感测节点123与共同或接地节点118之间。
第二晶体管122及第二电流源126可被称为复制路径130。在偏移消除校准模式期间，内建偏移电压104可经由复制路径130感测。基于感测到的内建偏移电压，代码可经生成且经应用于可编程偏移电压106以消除感测到的内建偏移电压。复制路径130是主驱动器120(图1A)的按比例缩小的副本。为了感测内建偏移电压，在断开反馈路径且将调节器转换到开环配置中之后，共同电压(例如VREF)经施加于运算放大器102的非反相输入及反相输入。复制路径130与主驱动器120隔离且看不到负载。在偏移消除校准模式中，复制路径130在操作模式期间具有与主驱动器120相同的电流密度以模拟调节器100a的输出。然而，复制路径130按比例缩放到主驱动器120的较小电流(例如，1/N)以节省面积且减少电容负载。
在一个实例中，复制路径通过设置图1A的第一晶体管108及电流源110的大小及图1B的第二晶体管122及第二电流源126的大小来按比例缩放。第一晶体管108可具有第一宽度(W)，且第一电流源110可具有第一电流IR。第二晶体管122可具有第二宽度(W/N)，且第二电流源126可具有第二电流(IR/N)。“N”可为任何合适的值(例如5)，使得第二晶体管122的宽度是第一晶体管108的宽度的一小部分，且第二电流源126的电流是第一电流源110的电流的一小部分。在一个实例中，第二晶体管122具有小于第一晶体管108的第一宽度的20％的第二宽度。
复制路径130的输出电压(VOTAOUT)经施加于检测器124的输入。检测器124将VOTAOUT转换成数字值且在DET_OUT信号节点125上输出所述数字值。检测器124比较由第二晶体管122供应的VOTAOUT的电压电平与目标电压以提供DET_OUT信号。检测器124可经配置以输出指示偏移电压感测节点123上的VATAOUT信号的电压是高于目标电压还是低于目标电压的位。
图2是说明用于消除调节器的随机内建偏移电压的电压调节器100及检测器124的一个实例的示意图。电压调节器100可包含先前参考图1A及1B所描述及说明的运算放大器102、第一晶体管108、第一电流源110、电阻112、电容114、第二晶体管122及第二电流源126。另外，电压调节器100可包含第一开关140、第二开关142、第三开关144及第四开关146。在此实例中，内建偏移电压未展示且可编程偏移电压在运算放大器102内部。
第一开关140电耦合于运算放大器102的非反相输入与反相输入之间。第一开关140的控制输入电耦合到偏移消除校准模式启用(OCEN)信号节点148a。第二开关142电耦合于运算放大器102的反相输入与经调节电压(VINT)节点109之间。第二开关142的控制输入电耦合到互补偏移消除校准模式启用(OCENF)信号节点148b，使得OCENF信号是OCEN信号的经反相版本。第三开关144电耦合于电源电压节点116与第一晶体管108的栅极之间。第三开关144的控制输入电耦合到OCEN信号节点148a。第四开关146电耦合于运算放大器102的输出与第一晶体管108的栅极之间。第四开关146的控制输入电耦合到OCENF信号节点148b。
检测器124可包含晶体管(例如pFET)160、晶体管(例如nFET)162、164及166及反相器168及170。每一晶体管160、162、164及166的栅极都电耦合到偏移电压感测节点123。晶体管160的源极到漏极路径电耦合于电压源节点116与反相器168的输入之间。晶体管162的源极到漏极路径电耦合于反相器168的输入与晶体管164的源极到漏极路径的一侧之间。晶体管164的源极到漏极路径的另一侧电耦合到晶体管166的源极到漏极路径的一侧。晶体管166的源极到漏极路径的另一侧电耦合到共同或接地节点118。反相器168的输出电耦合到反相器170的输入。反相器170的输出电耦合到检测器输出信号节点125。
响应于OCEN信号节点148a上的OCEN信号的第一逻辑电平(例如逻辑高)，第一开关140接通以将运算放大器102的非反相输入电连接到其反相输入，且第三开关144接通以将电源电压节点116电连接到第一晶体管108的栅极。响应于OCEN信号的第二逻辑电平(例如逻辑低)，第一开关140断开以使运算放大器102的非反相输入从其反相输入电断开，且第三开关144断开以使电源电压节点116从第一晶体管108的栅极电断开。
响应于OCENF信号节点148b上的OCENF信号的第一逻辑电平(例如逻辑高)，第二开关142接通以将运算放大器102的反相输入电连接到经调节电压节点109，且第四开关146接通以将运算放大器102的输出电连接到第一晶体管108的栅极。响应于OCENF信号的第二逻辑电平(例如逻辑低)，第二开关142断开以使运算放大器102的反相输入从经调节电压节点109电断开，且第四开关146断开以使运算放大器102的输出从第一晶体管108的栅极电断开。
因此，在调节器100的偏移消除校准模式期间，开关140及144接通且开关142及146断开，且在调节器100的操作模式期间，开关140及144断开且开关142及146接通。箭头180a指示当偏移消除校准模式启用时的电流路径，且箭头180b指示当操作模式启用时的电流路径。
检测器124可经配置为共模监测器。在偏移消除校准模式期间，检测器124将VOTAOUT信号转换成数字值。响应于VOTAOUT的电压电平超过目标电压，检测器124在检测器输出信号节点125上输出具有第一逻辑电平(例如逻辑低)的DET_OUT信号。响应于VOTAOUT的电压电平低于目标电压，检测器124在检测器输出信号节点125上输出具有第二逻辑电平(例如逻辑高)的DET_OUT信号。下文参考图4进一步描述检测器124。
图3A到3B是说明用于消除调节器的随机内建偏移电压的电压调节器190及检测器124的另一实例的示意图。电压调节器190类似于先前参考图2描述及说明的电压调节器100，除了以下外：在电压调节器190中，以运算放大器192代替运算放大器102，且排除了开关144及146。在此实例中，运算放大器192的第一输出通过电压(VOUTSE)信号路径194电耦合到第一晶体管108的栅极。运算放大器192的第二输出通过电压(VOUTOC)信号路径196电耦合到第二晶体管122的栅极。
为简单起见，在图3B中未展示可编程偏移电压106。如图3B中展示，运算放大器192可包含晶体管(例如pFET)202、208、212、218及224；晶体管(例如nFET)204、206、210、214、220、222、226及228；及电流源216。晶体管202的源极到漏极路径的一侧电耦合到电源电压节点116。晶体管202的源极到漏极路径的另一侧电耦合到晶体管204的源极到漏极路径的一侧及晶体管204、220及226的栅极。晶体管204的源极到漏极路径的另一侧电耦合到晶体管206的源极到漏极路径的一侧。晶体管206的源极到漏极路径的另一侧电耦合到共同或接地节点118。晶体管206的栅极电耦合到电源电压节点116。
晶体管202的栅极电耦合到晶体管208的栅极及晶体管208及210的源极到漏极路径的一侧。晶体管208的源极到漏极路径的另一侧电耦合到电源电压节点116。晶体管210的栅极是运算放大器192的反相输入(VI-)且电耦合到信号路径105。晶体管212的栅极电耦合到晶体管218及224的栅极及晶体管212及214的源极到漏极路径的一侧。晶体管212的源极到漏极路径的另一侧电耦合到电源电压节点116。晶体管214的栅极是运算放大器192的非反相输入(VI+)且电耦合到参考电压节点101。晶体管210及214的源极到漏极路径的另一侧电耦合到电流源216的一侧。电流源216的另一侧电耦合到共同或接地节点118。
晶体管218的源极到漏极路径的一侧电耦合到电源电压节点116。晶体管218的源极到漏极路径的另一侧通过VOUTSE信号路径194电耦合到晶体管220的源极到漏极路径的一侧。晶体管220的源极到漏极路径的另一侧电耦合到晶体管222的源极到漏极路径的一侧。晶体管222的栅极电耦合到OCENF信号节点148b。晶体管222的源极到漏极路径的另一侧电耦合到共同或接地节点118。
晶体管224的源极到漏极路径的一侧电耦合到电源电压节点116。晶体管224的源极到漏极路径的另一侧通过VOUTOC信号路径196电耦合到晶体管226的源极到漏极路径的一侧。晶体管226的源极到漏极路径的另一侧电耦合到晶体管228的源极到漏极路径的一侧。晶体管228的栅极电耦合到OCEN信号节点148a。晶体管228的源极到漏极路径的另一侧电耦合到共同或接地节点118。晶体管218、220及222可分别匹配到晶体管224、226及228(例如，分别具有相同宽度)。
响应于OCEN信号的第一逻辑电平(例如逻辑高)及OCENF信号的第二逻辑电平(例如逻辑低)，晶体管228接通且晶体管222断开以通过在VOUTOC信号路径196上输出用于控制第二晶体管122供应用于感测调节器190的内建偏移电压的VOTAOUT信号的电压来启用偏移消除校准模式。响应于OCEN信号的第二逻辑电平(例如逻辑低)及OCENF信号的第一逻辑电平(例如逻辑高)，晶体管228断开且晶体管222接通以通过在VOUTSE信号路径194上输出用于控制第一晶体管108在经调节电压节点109上供应经调节电压(VINT)的电压来启用操作模式。箭头180a指示当偏移消除校准模式启用时的电流路径，且箭头180b指示当操作模式启用时的电流路径。
图4是描绘检测调节器的随机内建偏移电压的一个实例的图表300。图表300包含在302处所指示的x轴上的图2的调节器100的信号路径103上或图3A到3B的调节器190的信号路径194上的电压(VOUTSE)。图表300还包含在304处所指示的经调节电压节点109上的经调节电压(VINT)及在306处所指示的检测器输出信号节点125上的DET_OUT信号。
复制路径130及检测器124的跳脱电压的特性描述经配置以改进检测的准确度且保证与操作模式的对准。在310处指示的电压不确定性被定义为导致检测器124的输出在偏移消除校准模式期间转变的VOUTSE与在操作模式期间达到在308处指示的VINT目标的VOUTSE之间的差值。所述不确定性应被最小化。VINT 304与DET_OUT 306的交点对应于VOUTSE 302导致检测器124的输出在偏移消除校准模式期间转变的值，而VINT 304与VINT目标308的交点对应于VOUTSE在操作模式期间产生VINT目标电压的值。
图5是说明用于消除调节器的随机内建偏移电压的系统400的一个实例的示意图。系统400包含经配置以响应于偏移消除校准模式启用信号基于感测到的调节器的内建偏移电压设置代码信号节点107上的代码值的电路。系统400可包含调节器及检测器402、第一寄存器(例如正反器)404、第二寄存器(例如正反器)406及状态机408。调节器及检测器402可包含图2的调节器100及检测器124或图3A到3B的调节器190及检测器124。调节器及检测器402的第一输入电耦合到参考电压节点101。调节器及检测器402的第二输入电耦合到偏移消除校准模式启用(OCM_EN)信号节点403。OCM_EN信号可用于生成图2到3B的OCEN信号(例如直接生成)及OCENF信号(例如，通过将OCM_EN信号反相来生成)。
调节器及检测器402的输出通过DET_OUT信号节点125电耦合到第一寄存器404的数据输入及第二寄存器406的数据输入。第一寄存器404的时钟输入电耦合到第一比较时钟(CLKC)信号节点410。第一寄存器404的复位输入电耦合到复位(RST)信号节点416。第一寄存器404的数据输出通过第一比较(1ST_COMPARE)信号路径405电耦合到状态机408的第一比较输入。第二寄存器406的时钟输入电耦合到第二比较时钟(CLKN)信号节点412。第二寄存器406的复位输入电耦合到复位(RST)信号节点416。第二寄存器406的数据输出通过第二比较(2ND_COMPARE)信号路径407电耦合到状态机408的第二比较输入。状态机408的启用输入电耦合到OCM_EN信号节点403。状态机408的中止输入电耦合到中止信号节点418。状态机408的时钟输入电耦合到偏移消除模式时钟(CLK)信号节点414。状态机408的复位输入电耦合到复位(RST)信号节点416。状态机408的输出通过代码信号节点107电耦合到调节器及检测器402。
调节器及检测器402如先前在上文参考图2或图3A到3B描述般操作。第一寄存器404响应于CLKC信号存储(例如，锁存)DET_OUT信号的逻辑电平(例如，位值)且在1ST_COMPARE信号路径405上输出经存储值。第一寄存器404可响应于RST信号复位。第二寄存器406响应于CLKN信号存储(例如，锁存)DET_OUT信号的逻辑电平(例如，位值)且在2ND_COMPARE信号路径407上输出经存储值。第二寄存器406可响应于RST信号复位。状态机408响应于OCM_EN信号、1ST_COMPARE信号、2ND_COMPARE信号及CLK信号生成代码信号。响应于中止信号，状态机408退出偏移消除校准模式而无需改变状态。状态机408可响应于RST信号复位到默认状态。状态机408可经配置以生成代码以基于由检测器124输出且在第一比较期间存储于寄存器404中且在第二比较期间存储于寄存器406中的位控制可编程偏移电压106。
图6是说明用于生成用于图5的系统的时钟信号的电路430的一个实例的框图。电路430可包含控制器432及振荡器434。控制器432的输出通过OCM_EN信号节点403电耦合到振荡器434的输入。振荡器434的输出电耦合到CLKC信号节点410、CLKN信号节点412及CLK信号节点414。控制器432可周期性地生成OCM_EN信号。振荡器434响应于OCM_EN信号生成CLKC信号、CLKN信号及CLK信号，如图7中展示及下文描述。因此，控制器432可经配置(例如，通过生成OCM_EN信号)以在调节器100或190的操作模式期间将经调节电压节点109连接到运算放大器102或192的反相输入，且在调节器100或190的偏移消除校准模式期间使经调节电压节点109从运算放大器102或109的反相输入断开。另外，控制器432可经配置(例如，通过生成OCM_EN信号)以在调节器100或190的操作模式期间使运算放大器102或192的非反相输入从其反相输入断开，且在调节器100或190的偏移消除校准模式期间将运算放大器102或192的非反相输入连接到其反相输入。
图7是说明图5的系统400的偏移消除校准模式的操作的一个实例的时序图450。时序图450包含OCM_EN信号节点403上的OCM_EN信号、CLKC信号节点410上的CLKC信号、CLKN信号节点412上的CLKN信号、CLK信号节点414上的CLK信号、1ST_COMPARE信号路径405上的1ST_COMPARE信号、2ND_COMPARE信号路径407上的2ND_COMPARE信号及CODE信号节点107上的CODE信号。
偏移消除校准模式响应于在452处所指示的OCM_EN信号转变(例如，从逻辑低到逻辑高)而启用。在偏移消除模式启用的情况下，复制路径130的输出产生取决于内建偏移电压的极性及量值的VOTAOUT信号。如果VOTAOUT信号的电压低于检测器124的跳脱电压，那么检测器124的输出转变。在由OCM_EN信号定义的每一偏移消除校准循环中，CLKC信号及CLKN信号由振荡器434生成且依次切换，如分别在454及456处指示。CLKC信号用于通过将从检测器124输出的第一位存储(例如，锁存)于第一寄存器404中而执行第一比较，如在458处指示。检测器124的输出可为基于当前代码，如在460处指示，这是由于所述代码可修改VOTAOUT信号的电压(例如，通过调整可编程偏移电压106)。在462处所指示的第一决策点，响应于464处的CLK信号，状态机408基于第一比较的结果(例如，存储于第一寄存器404中的第一位)生成中间代码，如在466处指示。状态机408可包含基于第一比较的结果递增或递减计数以生成中间代码的递增及递减计数器。所述代码可改变调节器内部的偏移电压，且因此VOTAOUT信号的电压可经修改以为第二比较做准备。
CLKN信号用于通过将从检测器124输出的第二位存储(例如，锁存)于第二寄存器406中而执行第二比较，如在468处指示。检测器124的输出可为基于中间代码，如在466处指示，这是由于所述代码可修改VOTAOUT信号的电压。在470处所指示的第二决策点，响应于472处的CLK信号，状态机408基于第二比较的结果(例如，存储于第二寄存器406中的第二位)生成下一代码(如在474处指示)以在停用偏移消除校准模式之前完成代码，如在476处指示。
状态机408基于第一比较结果及第二比较结果递增、递减或维持递增及递减计数器的计数。如果偏移消除校准模式在偏移消除校准模式期间经由中止信号中止，那么474处的下一状态可被设置为460处的当前状态，无论第一及第二比较结果为何。
下方表1说明代码(例如，CODE<3:0>)、经调节电压(VINT)与检测器输出(DET_OUT)之间的关系。使VINT达到目标电压的代码(例如，四个位)可在裸片间变化且随局部Vt变化及温度而变化。在表1中，CODE＝8是此实例中的默认目标(T)，使得CODE＝8处的VINT最接近目标电压。VINT的电压电平随着代码的增加而移动至更低且随着代码的减少而移动至更高。如果在使用当前代码的第一比较中观测到的检测器输出是高(例如，“1”)，那么所述代码应减少以增加VINT的电压电平。如果在第一比较中观测到的检测器输出是低(例如，“0”)，那么所述代码应增加以降低VINT的电压电平。这是由状态机408做出的第一决策，其生成中间代码。
表1：CODE、VINT与DET_OUT之间的关系
Figure GDA0003468645760000111
第二决策是基于来自第一决策的中间代码。因此，第二决策是基于第一比较及第二比较。第一比较及第二比较对结果的影响在下方表2及3中展示。第一决策是基于第一比较结果。第二决策是基于第一比较结果与第二比较结果的组合。如表2及3中展示，计数器响应于偏移消除校准模式的每一循环(例如，OCM_EN信号的每一循环)递增1、递减1或保留在其当前值。
表2：第一决策
Figure GDA0003468645760000112
表3：第二决策
Figure GDA0003468645760000113
图8A是对应于下文表4的时序图500，其说明在VINT的电压电平相对于目标电压过高的情况下的偏移消除校准模式序列的一个实例。时序图500包含OCM_EN信号节点403上的OCM_EN信号、CLKC信号节点410上的CLKC信号、CLKN信号节点412上的CLKN信号、CLK信号节点414上的CLK信号、1ST_COMPARE信号路径405上的1ST_COMPARE信号、2ND_COMPARE信号路径407上的2ND_COMPARE信号、CODE信号节点107上的CODE信号及指示第二决策点的箭头。
表4：在VINT的电压电平相对于目标电压过高的情况下偏移消除校准模式序列中的计数器状态
Figure GDA0003468645760000121
图8B是对应于下文表5的时序图510，其说明在VINT的电压电平相对于目标电压过低的情况下偏移消除校准模式序列中的计数器状态的一个实例。时序图510包含OCM_EN信号节点403上的OCM_EN信号、CLKC信号节点410上的CLKC信号、CLKN信号节点412上的CLKN信号、CLK信号节点414上的CLK信号、1ST_COMPARE信号路径405上的1ST_COMPARE信号、2ND_COMPARE信号路径407上的2ND_COMPARE信号、CODE信号节点107上的CODE信号及指示第二决策点的箭头。
表5：在VINT的电压电平相对于目标电压过低的情况下偏移消除校准模式序列中的计数器状态
Figure GDA0003468645760000122
一旦装置电源接通，就可(例如，通过控制器432)生成多个OCM_EN信号循环以初始校准调节器至少直到循环的第二决策导致计数器保留在其当前值为止。举例来说，针对具有设置为8的默认代码的四位代码信号，可生成高达8个OCM_EN信号循环以考虑最差情况的校准。在初始偏移消除校准之后，可周期性地生成一或多个额外OCM_EN信号循环以保证VINT的电压电平被维持在目标电压。
图9是图5的状态机408的状态图600的一个实例。状态602是指示8(“1000”)的计数器值(例如，代码值)的默认或复位状态。状态图600展示下一状态关于当前状态的决策。每一两位值“1x”、“10”、“00”的第一位指示第一比较结果，且第二位指示第二比较结果。中间状态在图9中未展示。如果第一比较是“1”，那么计数器递减。如果第一比较是“0”且第二比较是“1”或通过中断中止，那么计数器保留在其当前值。如果第一比较是“0”且第二比较是“0”，那么计数器递增。
图10A到10E是说明用于调节器中的偏移电压消除的方法700的一个实例的流程图。在一个实例中，方法700可由图5的系统400实施。如图10A中说明，在702处，方法700包含在调节器的偏移消除校准模式期间感测调节器的内建偏移电压。在一个实例中，感测内建偏移电压包含感测调节器的输出电压在偏移消除校准模式期间是高于目标电压还是低于目标电压。在704处，方法700包含基于感测到的内建偏移电压生成代码。在一个实例中，生成所述代码包含响应于所述输出电压低于所述目标电压递增计数器且响应于所述输出电压高于所述目标电压递减所述计数器。在706处，方法700包含将所述代码应用到所述调节器的可编程偏移电压以消除所述调节器的所述内建偏移电压。
在另一实例中，感测内建偏移电压可包含感测调节器的输出电压在偏移消除校准模式的第一部分期间是高于目标电压还是低于目标电压。在此情况中，生成所述代码包含在所述偏移消除校准模式的所述第一部分期间响应于所述输出电压低于所述目标电压递增计数器且响应于所述输出电压高于所述目标电压递减所述计数器。感测所述偏移电压进一步包含感测所述调节器的所述输出电压在所述偏移消除校准模式的第二部分期间是高于所述目标电压还是低于所述目标电压。生成所述代码进一步包含响应于在所述偏移消除校准模式的所述第二部分期间所述输出电压低于所述目标电压维持所述计数器、响应于在所述偏移消除校准模式的所述第二部分期间所述输出电压高于所述目标电压及在所述偏移消除校准模式的所述第一部分期间低于所述目标电压两者递减所述计数器、及响应于在所述偏移消除校准模式的所述第二部分期间所述输出电压高于所述目标电压及在所述偏移消除校准模式的所述第一部分期间所述输出电压高于所述目标电压两者维持所述计数器。
如图10B中说明，在708处，方法700可进一步包含在调节器的操作模式期间经由调节器的主驱动器生成经调节电压。在此情况中，感测所述内建偏移电压可包含在调节器的偏移消除校准模式期间经由调节器的复制路径感测内建偏移电压。复制路径及主驱动器具有相同电流密度，且复制路径按比例缩放到比主驱动器更小的电流。
如图10C中说明，在710处，方法700可进一步包含周期性地生成偏移消除校准模式启用信号以启用偏移消除校准模式。如图10D中说明，在712处，方法700可进一步包含生成偏移消除校准模式启用信号以在接收由所述调节器供应的经调节电压的存储器装置的维护模式期间启用所述偏移消除校准模式。如图10E中说明，在714处，方法700可进一步包含生成偏移消除校准模式启用信号以在接收由所述调节器供应的经调节电压的存储器装置的刷新模式期间启用所述偏移消除校准模式。
图11是说明存储器系统800的一个实例的框图。存储器系统800包含调节器802及存储器装置806。调节器802通过信号路径804电耦合到存储器装置806。在一个实例中，调节器802包含图5的系统400以向存储器装置806提供具有偏移消除校准的经调节电压。存储器装置806可为随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、快闪存储器(例如，NAND、NOR等)或铁电随机存取存储器(FeRAM)。调节器802的偏移消除校准模式可在存储器装置806的维护模式期间(例如，针对快闪存储器装置)、存储器装置806的刷新模式期间(例如，针对DRAM存储器装置)或在其期间未针对读取及/或写入操作存取存储器装置806的另一合适的周期期间启用。
结论
尽管本文中已说明且描述了特定实施例，但所属领域的一般技术人员应了解，经计算以实现相同目的的任何布置可替代展示的特定实施例。所属领域的一般技术人员应明白实施例的许多调适。因此，此申请案希望涵盖实施例的任何调适或变化。

Claims (22)

1.一种调节器，其包括：
运算放大器，其包括非反相输入、反相输入及输出；
可编程偏移电压，其经配置以基于代码消除所述调节器的内建偏移电压；及
电路，其经配置以响应于偏移消除校准模式启用信号基于感测到的所述调节器的内建偏移电压设置所述代码，其中在所述调节器的操作模式和偏移消除校准模式期间，所述可编程偏移电压均耦合在所述非反相输入和所述反相输入之间。
2.根据权利要求1所述的调节器，其中所述代码包括四位。
3.根据权利要求1所述的调节器，其中所述内建偏移电压的极性及量值是随机的。
4.一种调节器，其包括：
运算放大器，其包括非反相输入、反相输入及输出；
可编程偏移电压，其经配置以基于代码消除所述调节器的内建偏移电压；
电路，其经配置以响应于偏移消除校准模式启用信号基于感测到的所述调节器的内建偏移电压设置所述代码；
第一开关，其响应于所述偏移消除校准模式启用信号将所述非反相输入直接连接到所述运算放大器的所述反相输入；及
第二开关，其响应于所述偏移消除校准模式启用信号使所述运算放大器的所述反相输入从所述调节器的反馈路径断开。
5.根据权利要求4所述的调节器，其进一步包括：
第一晶体管，其向负载供应经调节电压；
第三开关，其响应于所述偏移消除校准模式启用信号将电压源连接到所述第一晶体管的栅极；及
第四开关，其响应于所述偏移消除校准模式启用信号使所述运算放大器的所述输出从所述第一晶体管的所述栅极断开。
6.根据权利要求4所述的调节器，其进一步包括：
第一晶体管，其具有电耦合到所述运算放大器的所述输出的栅极，所述第一晶体管向负载供应经调节电压；
第二晶体管，其具有电耦合到所述运算放大器的所述输出的栅极，所述第二晶体管向所述电路供应电压；
第三开关，其响应于所述偏移消除校准模式启用信号停用所述第一晶体管；及
第四开关，其响应于所述偏移消除校准模式启用信号启用所述第二晶体管。
7.根据权利要求4所述的调节器，其进一步包括：
第一晶体管，其电耦合到所述运算放大器的所述输出以向负载供应经调节电压，所述第一晶体管具有第一宽度；及
第二晶体管，其电耦合到所述运算放大器的所述输出以向所述电路供应电压，所述第二晶体管具有小于所述第一宽度的20％的第二宽度。
8.根据权利要求7所述的调节器，其中所述电路包括：
检测器，其电耦合到所述第二晶体管以比较由所述第二晶体管供应的所述电压与目标电压；及
状态机，其基于所述比较设置所述代码。
9.一种调节器，其包括：
运算放大器，其包括非反相输入、反相输入及第一输出；
参考电压节点，其向所述运算放大器的所述非反相输入提供参考电压；
经调节电压节点，其基于所述参考电压向负载供应经调节电压；及
可编程偏移电压，其经控制以消除所述参考电压与所述经调节电压之间的内建偏移电压，其中在所述调节器的操作模式和偏移消除校准模式期间，所述可编程偏移电压均耦合在所述非反相输入和所述反相输入之间。
10.一种调节器，其包括：
运算放大器，其包括非反相输入、反相输入及第一输出；
参考电压节点，其向所述运算放大器的所述非反相输入提供参考电压；
经调节电压节点，其基于所述参考电压向负载供应经调节电压；
可编程偏移电压，其经控制以消除所述参考电压与所述经调节电压之间的内建偏移电压；
第一晶体管，其电耦合到所述运算放大器的所述第一输出及所述经调节电压节点；
第一电流源，其电耦合到所述经调节电压节点；及
控制器，其经配置以在所述调节器的操作模式期间将所述经调节电压节点连接到所述运算放大器的所述反相输入，且在所述调节器的偏移消除校准模式期间使所述经调节电压节点从所述运算放大器的所述反相输入断开。
11.一种调节器，其包括：
运算放大器，其包括非反相输入、反相输入及第一输出；
参考电压节点，其向所述运算放大器的所述非反相输入提供参考电压；
经调节电压节点，其基于所述参考电压向负载供应经调节电压；
可编程偏移电压，其经控制以消除所述参考电压与所述经调节电压之间的内建偏移电压；
第一晶体管，其电耦合到所述运算放大器的所述第一输出及所述经调节电压节点；
第一电流源，其电耦合到所述经调节电压节点；
控制器，其经配置以在所述调节器的操作模式期间将所述经调节电压节点连接到所述运算放大器的所述反相输入，且在所述调节器的偏移消除校准模式期间使所述经调节电压节点从所述运算放大器的所述反相输入断开；
偏移电压感测节点；
第二晶体管，其电耦合到所述运算放大器的所述第一输出及所述偏移电压感测节点；及
第二电流源，其电耦合到所述偏移电压感测节点，
其中所述控制器经配置以在所述调节器的所述操作模式期间使所述运算放大器的所述非反相输入从其所述反相输入断开，且在所述调节器的所述偏移消除校准模式期间将所述运算放大器的所述非反相输入连接到其所述反相输入。
12.根据权利要求11所述的调节器，其进一步包括：
检测器，其电耦合到所述偏移电压感测节点，所述检测器经配置以输出指示所述偏移电压感测节点上的电压是高于目标电压还是低于目标电压的位。
13.根据权利要求12所述的调节器，其进一步包括：
状态机，其电耦合到所述检测器，所述状态机经配置以生成基于由所述检测器输出的所述位控制所述可编程偏移电压的代码。
14.根据权利要求13所述的调节器，其进一步包括：
振荡器，其响应于偏移消除校准模式启用信号生成第一比较时钟信号、第二比较时钟信号及偏移消除模式时钟信号；
第一寄存器，其响应于所述第一比较时钟信号存储从所述检测器输出的第一位；及
第二寄存器，其响应于所述第二比较时钟信号存储从所述检测器输出的第二位，其中，响应于所述偏移消除模式时钟信号，所述状态机的计数器递增、递减或被维持在其当前值以基于存储于所述第一寄存器中的所述第一位及存储于所述第二寄存器中的所述第二位生成所述代码。
15.一种调节器，其包括：
运算放大器，其包括非反相输入、反相输入及第一输出；
参考电压节点，其向所述运算放大器的所述非反相输入提供参考电压；
经调节电压节点，其基于所述参考电压向负载供应经调节电压；
可编程偏移电压，其经控制以消除所述参考电压与所述经调节电压之间的内建偏移电压；及
偏移电压感测节点；
其中所述运算放大器进一步包括第二输出，所述第一输出电耦合到第一晶体管以供应所述经调节电压节点上的所述经调节电压，且所述第二输出电耦合到第二晶体管以供应所述偏移电压感测节点上的电压以用于感测所述参考电压与所述经调节电压之间的所述内建偏移电压。
16.一种用于调节器中的偏移电压消除的方法，所述方法包括：
在所述调节器的偏移消除校准模式期间感测所述调节器的内建偏移电压；
基于感测到的内建偏移电压生成代码；及
在所述调节器的操作模式期间，将所述代码应用到耦合在所述调节器的运算放大器的非反相输入和反相输入之间的可编程偏移电压以消除所述调节器的所述内建偏移电压。
17.根据权利要求16所述的方法，其进一步包括：
在所述调节器的操作模式期间经由所述调节器的主驱动器生成经调节电压，
其中感测所述内建偏移电压包括在所述调节器的所述偏移消除校准模式期间经由所述调节器的复制路径感测所述内建偏移电压，所述复制路径及所述主驱动器包括相同电流密度，且所述复制路径按比例缩放到比所述主驱动器更小的电流。
18.根据权利要求16所述的方法，其中感测所述内建偏移电压包括感测所述调节器的输出电压在所述偏移消除校准模式期间是高于目标电压还是低于目标电压，且
其中生成所述代码包括响应于所述输出电压低于所述目标电压递增计数器且响应于所述输出电压高于所述目标电压递减所述计数器。
19.根据权利要求16所述的方法，其进一步包括：
周期性地生成偏移消除校准模式启用信号以启用所述偏移消除校准模式。
20.根据权利要求16所述的方法，其进一步包括：
生成偏移消除校准模式启用信号以在接收由所述调节器供应的经调节电压的存储器装置的维护模式期间启用所述偏移消除校准模式。
21.根据权利要求16所述的方法，其进一步包括：
生成偏移消除校准模式启用信号以在接收由所述调节器供应的经调节电压的存储器装置的刷新模式期间启用所述偏移消除校准模式。
22.一种用于调节器中的偏移电压消除的方法，所述方法包括：
在所述调节器的偏移消除校准模式期间感测所述调节器的内建偏移电压；
基于感测到的内建偏移电压生成代码；及
将所述代码应用到所述调节器的可编程偏移电压以消除所述调节器的所述内建偏移电压，
其中感测所述内建偏移电压包括感测所述调节器的输出电压在所述偏移消除校准模式的第一部分期间是高于目标电压还是低于目标电压，
其中生成所述代码包括在所述偏移消除校准模式的所述第一部分期间响应于所述输出电压低于所述目标电压递增计数器且响应于所述输出电压高于所述目标电压递减所述计数器，
其中感测所述偏移电压进一步包括感测所述调节器的所述输出电压在所述偏移消除校准模式的第二部分期间是高于所述目标电压还是低于所述目标电压，且
其中生成所述代码进一步包括响应于在所述偏移消除校准模式的所述第二部分期间所述输出电压低于所述目标电压维持所述计数器、响应于在所述偏移消除校准模式的所述第二部分期间所述输出电压高于所述目标电压及在所述偏移消除校准模式的所述第一部分期间低于所述目标电压两者递减所述计数器、及响应于在所述偏移消除校准模式的所述第二部分期间所述输出电压高于所述目标电压及在所述偏移消除校准模式的所述第一部分期间所述输出电压高于所述目标电压两者维持所述计数器。
CN202010517055.5A 2019-06-21 2020-06-09 具有偏移电压消除的调节器 Active CN112114609B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/448,162 US10996694B2 (en) 2019-06-21 2019-06-21 Regulators with offset voltage cancellation
US16/448,162 2019-06-21

Publications (2)

Publication Number Publication Date
CN112114609A CN112114609A (zh) 2020-12-22
CN112114609B true CN112114609B (zh) 2022-07-01

Family

ID=73798883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010517055.5A Active CN112114609B (zh) 2019-06-21 2020-06-09 具有偏移电压消除的调节器

Country Status (2)

Country Link
US (1) US10996694B2 (zh)
CN (1) CN112114609B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200114788A (ko) * 2019-03-29 2020-10-07 에스케이하이닉스 주식회사 반도체 메모리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789974A (en) * 1996-07-17 1998-08-04 Analog Devices, Inc. Calibrating the DC-offset of amplifiers
CN107925387A (zh) * 2015-08-14 2018-04-17 高通股份有限公司 用于减轻偏移电压的效应的自动校准运算放大器(op‑amp)系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100608111B1 (ko) 2005-02-07 2006-08-02 삼성전자주식회사 센싱온도를 조절할 수 있는 온도센서
US7863876B2 (en) * 2008-03-26 2011-01-04 Freescale Semiconductor, Inc. Built-in self-calibration (BISC) technique for regulation circuits used in non-volatile memory
US8949520B2 (en) * 2009-01-22 2015-02-03 Rambus Inc. Maintenance operations in a DRAM
CN102243505B (zh) * 2011-07-07 2013-08-14 矽力杰半导体技术(杭州)有限公司 一种低失调、快速响应的电压控制电流源、控制方法以及应用其的电源电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789974A (en) * 1996-07-17 1998-08-04 Analog Devices, Inc. Calibrating the DC-offset of amplifiers
CN107925387A (zh) * 2015-08-14 2018-04-17 高通股份有限公司 用于减轻偏移电压的效应的自动校准运算放大器(op‑amp)系统

Also Published As

Publication number Publication date
CN112114609A (zh) 2020-12-22
US10996694B2 (en) 2021-05-04
US20200401166A1 (en) 2020-12-24

Similar Documents

Publication Publication Date Title
US8545095B2 (en) Temperature sensing circuit and semiconductor memory device using the same
US20060126387A1 (en) Multi-level cell memory device and associated read method
US9740220B2 (en) Device having internal voltage generating circuit
US7539072B2 (en) Semiconductor memory device
US7120549B2 (en) Temperature compensated self-refresh (TCSR) circuit having a temperature sensor limiter
US9267980B2 (en) Capacitance evaluation apparatuses and methods
US7920439B2 (en) Semiconductor memory device using a bandgap reference circuit and a reference voltage generator for operating under a low power supply voltage
US9922699B1 (en) Adaptive diode sizing techniques for reducing memory power leakage
US6992534B2 (en) Circuits and methods of temperature compensation for refresh oscillator
US10297292B2 (en) Sense structure based on multiple sense amplifiers with local regulation of a biasing voltage
CN112114609B (zh) 具有偏移电压消除的调节器
US20220404852A1 (en) Voltage regulator and semiconductor memory device having the same
US8553487B2 (en) Internal power supply circuit, semiconductor device, and manufacturing method of semiconductor device
US7602168B2 (en) Voltage regulator for integrated circuits
US6970393B1 (en) Pulse generating circuit for self-refresh
KR20170011289A (ko) 반도체 메모리 장치 및 그 동작 방법
US10998893B2 (en) Semiconductor device, delay circuit, and related method
CN108615541B (zh) 一种位线预充电和放电电路以及存储器
US9503019B2 (en) Apparatuses and methods for providing oscillation signals
KR100457160B1 (ko) 반도체 메모리 테스트 장치
KR100641913B1 (ko) 모바일 메모리 장치의 리프레쉬 제어회로
US10658052B2 (en) Semiconductor device
US7583114B2 (en) Supply voltage sensing circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant