CN107210061A - 基于模仿电阻式存储器写入操作来调节电阻式存储器写入驱动器强度 - Google Patents

基于模仿电阻式存储器写入操作来调节电阻式存储器写入驱动器强度 Download PDF

Info

Publication number
CN107210061A
CN107210061A CN201680009759.3A CN201680009759A CN107210061A CN 107210061 A CN107210061 A CN 107210061A CN 201680009759 A CN201680009759 A CN 201680009759A CN 107210061 A CN107210061 A CN 107210061A
Authority
CN
China
Prior art keywords
resistance
voltage
imitation
write driver
type memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680009759.3A
Other languages
English (en)
Inventor
金泰芸
金俊培
金晟烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107210061A publication Critical patent/CN107210061A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1677—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

公开了基于模仿电阻式存储器写入操作来调节电阻式存储器写入驱动器强度的各方面。在一方面，提供了一种写入驱动器调节电路以调节由写入驱动器向电阻式存储器提供的写入电流以用于写入操作。写入驱动器调节电路包括被配置为提供对提供给电阻式存储器的写入电流模仿的模仿写入电流的模仿写入驱动器。模仿写入电流被施加到包含对电阻式存储器的电阻分布模仿的模仿电阻式存储器元件的模仿电阻式存储器。当施加模仿写入电流时，模仿电压跨模仿电阻式存储器元件而生成。写入驱动器调节电路被配置为基于模仿电压来调节写入电流，使得写入电流对于写入操作是足够的，但是足够低以减少击穿。

Description

基于模仿电阻式存储器写入操作来调节电阻式存储器写入驱 动器强度
优先权申请
本申请要求2015年2月12日提交的题为“ADJUSTING RESISTIVE MEMORY WRITEDRIVER STRENGTH BASED ON A MIMIC RESISTIVE MEMORY WRITE OPERATION”的美国专利申请序列号14/620,487的优先权，其全部内容通过引用并入本文。
背景技术
I.技术领域
本公开的技术总体上涉及电阻式存储器，并且特别地涉及用于向电阻式存储器提供写入电流以执行写入操作的电阻式存储器写入驱动器电路。
II.背景技术
基于处理器的计算机系统包括用于数据存储的存储器。存储器系统由能够存储数据的存储器位单元组成，其中存储的数据的形式取决于采用的存储器的类型。特别地，磁性随机存取存储器(MRAM)是通过对MRAM位单元的磁性隧道结(MTJ)编程来存储数据的非易失性存储器的示例。数据作为磁性状态存储在MTJ中，其中不需要电流来保存存储的数据值。因此，即使在没有向MTJ供电时，MTJ也可以存储数据。相反，以电荷形式存储数据的存储器(诸如静态随机存取存储器(SRAM))需要电力来保存存储的数据值。因此，由于即使在关闭电源时MTJ也可以存储信息，特定的电路和系统可以受益于采用MRAM。
在这方面，图1示出了示例性MRAM位单元100，其包括与用于存储非易失性数据的MTJ 104集成的金属氧化物半导体(通常为n型MOS，即NMOS)存取晶体管102。作为示例，MRAM位单元100可以被设置在用作用于需要电子存储器的任何类型的系统(诸如中央处理单元(CPU)或基于处理器的系统)的存储器存储装置的MRAM存储器中。MTJ 104包括布置在由薄的非磁性电介质层形成的隧道势垒110的任一侧的钉扎层106和自由层108。当钉扎层106和自由层108的磁取向彼此反平行(AP)时，存在第一存储器状态(例如，逻辑“1”)。当钉扎层106和自由层108的磁取向彼此平行(P)时，存在第二存储器状态(例如，逻辑“0”)。此外，存取晶体管102控制向MTJ 104读取和写入数据。存取晶体管102的漏极(D)耦合到MTJ 104的底部电极112，MTJ 104的底部电极112耦合到钉扎层106。字线114耦合到存取晶体管102的栅极(G)。存取晶体管102的源极(S)耦合到源极线116，源极线116耦合到写入驱动器118。位线120耦合到写入驱动器118和MTJ 104的顶部电极122，MTJ 104的顶部电极122耦合到自由层108。
继续参考图1，当向MTJ 104写入数据时，存取晶体管102的栅极G通过激活字线114被激活，字线114将来自源极线116上的写入驱动器118的写入电流(IW)耦合到底部电极112。由写入驱动器118提供给MTJ 104的写入电流(IW)必须足够强以改变自由层108的磁取向。如果磁取向要从AP改变为P，则从顶部电极122流到底部电极112的电流在自由层108处引起自旋转移扭矩(STT)，其可以相对于钉扎层106将自由层108的磁取向改变为P。如果磁取向要从P改变为AP，则从底部电极112流到顶部电极122的电流在自由层108处引起STT，其相对于钉扎层106将自由层108的磁取向改变为AP。
由于MTJ 104是具有给定电阻(R(mtj))的电阻式存储器元件，在写入操作期间将写入电流(IW)施加到MTJ 104将根据V(mtj)＝IW*R(mtj)来在MTJ 104两端生成电压(V(mtj))。然而，写入电流(IW)不应当超过MTJ 104的限定的电流水平，因为如果在MTJ 104两端生成的V(mtj)超过一定的击穿电压(V(bd))，则MTJ 104将遭受电击穿。MTJ 104在击穿状态下不能用作电阻式存储器元件。当MTJ 104的隧道势垒110变薄时，MTJ 104的击穿在较低的击穿电压(V(bd))下发生。由于在MTJ制造期间可能发生的工艺、电压和温度(PVT)变化，相同的设计和制造工艺的多个MTJ可能具有变化的电阻水平R(mtj)。因此，将给定的写入电流(IW)施加到MRAM中的MTJ可能会引起由于工艺变化而导致的具有较高电阻的某些MTJ由于生成击穿电压(V(bd))而击穿，而具有较低电阻的相同设计的其他MTJ不会击穿。
在这方面，图2是曲线图200，其示出了MRAM中的MTJ制造中的工艺变化如何引起可能导致某些MTJ在给定的写入电流(IW)下发生击穿的电压分布。在这方面，图2中的曲线图200包括接收写入电流(IW)并且作为MTJ制造工艺的结果而具有较低电阻(R(mtj_low))的MRAM中的MTJ的较低电压分布(V(mtj_low))(即，V(mtj_low)＝IW*R(mtj_low))。曲线图200还包括接收写入电流(IW)并且作为MTJ制造工艺的结果而具有较高电阻(R(mtj_high))的MRAM中的MTJ的较高电压分布(V(mtj_high))(即，V(mtj_high)＝IW*R(mtj_high))。击穿电压分布(V(bd))也在图2中的曲线图200中被示出为其中可以在MTJ中发生击穿的电压分布。值得注意的是，图2中的较高电压分布(V(mtj_high))被示出为在击穿交叠区域202中与击穿电压分布(V(bd))交叠。击穿交叠区域202示出了高电压分布(V(mtj_high))内的某些MTJ具有由制造工艺引起的足够高的电阻(R(mtj_high))，以由于接收到写入电流(IW)而在MTJ两端生成电压V(mtj)，以超过击穿电压V(bd)，从而导致写入操作失败。因此，有利的是，向MRAM中的MTJ提供写入电流以避免或减少电击穿以避免或减少写入故障。
发明内容
在具体实施例中公开的各方面包括基于模仿(mimic)电阻式存储器写入操作来调节电阻式存储器写入驱动器强度。还公开了相关方法和系统。在一方面，提供了一种写入驱动器调节电路以调节由写入驱动器向电阻式存储器提供的写入电流用于写入操作。写入驱动器调节电路包括模仿写入驱动器。模仿写入驱动器被配置为提供对由写入驱动器提供给电阻式存储器的写入电流模仿的模仿写入电流的模仿写入驱动器。模仿写入电流被施加到包含对电阻式存储器中的电阻式存储器元件的电阻分布模仿的模仿电阻式存储器元件的模仿电阻式存储器。因此，当模仿写入电流被施加到模仿电阻式存储器时，模仿电压跨模仿电阻式存储器元件生成。模仿电压模仿了在相同的模仿写入电流被施加到电阻式存储器的情况下在电阻式存储器中的电阻式存储器元件两端生成的电压。写入驱动器控制电路被包括，其被配置为基于模仿电压来调节由写入驱动器施加到电阻式存储器的写入电流。以这种方式，写入驱动器调节电路被配置为将施加到电阻式存储器的写入电流调节到足以适当地改变电阻式存储器的电阻式存储器元件中的磁化以用于写入操作但是足够低以减少或避免电阻式存储器元件中的击穿的水平。
在这方面，在一方面，公开了一种用于调节电阻式存储器的写入电流的写入驱动器调节电路。写入驱动器调节电路包括被配置为提供模仿了由写入驱动器提供给电阻式存储器的写入电流的模仿写入电流的模仿写入驱动器电路。写入驱动器调节电路还包括具有与电阻式存储器的电阻相对应的模仿电阻的模仿电阻式存储器。写入驱动器调节电路还包括写入驱动器控制电路。写入驱动器控制电路被配置为确定当模仿写入电流被提供给模仿电阻式存储器时跨模仿电阻式存储器生成的模仿电压。写入驱动器控制电路还被配置为将确定的模仿电压与阈值电压相比较，并且基于模仿电压与阈值电压的比较来调节由写入驱动器向电阻式存储器提供的写入电流。
在另一方面，公开了一种用于调节电阻式存储器的写入电流的写入驱动器调节电路。写入驱动器调节电路包括用于向模仿电阻式存储器提供模仿了由写入驱动器向电阻式存储器提供的写入电流的模仿写入电流以执行模仿写入操作的装置。写入驱动器调节电路还包括用于响应于模仿电阻式存储器接收到模仿写入电流来确定跨模仿电阻式存储器生成的模仿电压的装置。写入驱动器调节电路还包括用于将模仿电压与阈值电压相比较的装置。写入驱动器调节电路还包括用于基于模仿电压与阈值电压的比较来调节由写入驱动器提供的写入电流的装置。
在另一方面，公开了一种调节写入驱动器电流以减小相应的电阻式存储器系统的击穿故障率的方法。该方法包括向模仿电阻式存储器提供模仿了由写入驱动器向电阻式存储器提供的写入电流的模仿写入电流。该方法还包括响应于模仿电阻式存储器接收到模仿写入电流来确定跨模仿电阻式存储器生成的模仿电压。该方法还包括将模仿电压与阈值电压相比较。该方法还包括基于模仿电压与阈值电压的比较来调节由写入驱动器提供的写入电流。
在另一方面，公开了一种磁性随机存取存储器(MRAM)系统。MRAM系统包括MRAM存储器。MRAM系统还包括被配置为向MRAM存储器提供写入电流的写入驱动器。MRAM系统还包括写入驱动器调节电路。写入驱动器调节电路包括被配置为提供模仿写入电流的模仿写入电流的模仿写入驱动器电路。写入驱动器调节电路还包括具有与MRAM存储器的电阻相对应的模仿电阻的模仿电阻式存储器。写入驱动器调节电路还包括写入驱动器控制电路。写入驱动器控制电路被配置为确定当模仿写入电流被提供给模仿电阻式存储器时跨模仿电阻式存储器生成的模仿电压。写入驱动器控制电路还被配置为将模仿电压与阈值电压相比较，并且基于模仿电压与阈值电压的比较来调节由写入驱动器向MRAM存储器提供的写入电流。
附图说明
图1是采用磁性隧道结(MTJ)的示例性磁性随机存取存储器(MRAM)位单元以及被配置为将数据写入MRAM位单元的写入驱动器的图；
图2是示出与MTJ的击穿电压分布(V(bd))相比的由于制造工艺变化而导致的MRAM中的示例性MTJ的高电压分布(V(mtj_high))和低电压分布(V(mtj_low))；
图3是示例性写入驱动器调节电路的框图，该示例性写入驱动器调节电路被配置为基于在模仿电阻式存储器中执行的模仿写入操作来调节由写入驱动器向电阻式存储器提供的写入电流(IW)以写入数据，从而减少由于击穿而导致的电阻式存储器中的写入故障；
图4是图3的写入驱动器调节电路采用的示例性过程的流程图，其基于在模仿电阻式存储器中执行的模仿写入操作来调节由写入驱动器提供的写入电流(IW)，从而减少由于击穿而导致的电阻式存储器中的写入故障；
图5是示出与电阻式存储器元件的调节后的电压分布(V(adjust))和击穿电压(V(bd))相比的由于制造工艺变化而导致的图3的电阻式存储器中的示例性电阻式存储器元件的高电压分布(V(high))和低电压分布(V(low))的曲线图；
图6是另一示例性写入驱动器调节电路的电路图，该示例性写入驱动器调节电路被配置为基于在模仿MRAM中执行的模仿写入操作来调节由写入驱动器向MRAM提供的写入电流(IW)以写入数据，从而减少由于击穿而导致MRAM的写入故障；
图7是示例性写入驱动器控制电路的图，该示例性写入驱动器控制电路可以被图6的写入驱动器调节电路采用以基于模仿写入操作来调节由写入驱动器向MRAM提供的写入电流(IW)以写入数据；
图8是另一示例性写入驱动器控制电路的图，该示例性写入驱动器控制电路可以被图6的写入驱动器调节电路采用以基于模仿写入操作来调节由写入驱动器向MRAM提供的写入电流(IW)以写入数据；
图9是另一示例性写入驱动器调节电路的图，该示例性写入驱动器调节电路被配置为基于在两个模仿MRAM中执行的两个模仿写入操作来调节由写入驱动器向MRAM提供的写入电流(IW)以写入数据，从而减少由于击穿而导致的相应的MRAM存储器的写入故障；
图10是由图9的写入驱动器调节电路采用的示例性写入驱动器控制电路的图；以及
图11是可以包括图3、图6和图9的写入驱动器调节电路的示例性的基于处理器的系统的框图。
具体实施方式
现在参考附图，描述了本公开的若干示例性方面。词语“示例性”在本文中用于表示“用作示例、实例或说明”。本文中描述为“示例性”的任何方面不一定被解释为相对于其他方面优选或有利。
在具体实施方式中公开的各方面包括基于模仿电阻式存储器写入操作来调节电阻式存储器写入驱动器强度。还公开了相关方法和系统。在一个方面，提供了一种写入驱动器调节电路，以调节由写入驱动器向电阻式存储器提供的写入电流以用于写入操作。写入驱动器调节电路包括模仿写入驱动器。模仿写入驱动器被配置为提供模仿写入电流，模仿写入电流模仿了由写入驱动器提供给电阻式存储器的写入电流。模仿写入电流被施加到包含模仿电阻式存储器元件的模仿电阻式存储器，模仿电阻式存储器元件模仿了电阻式存储器中的电阻式存储器元件的电阻分布。因此，当模仿写入电流被施加到模仿电阻式存储器时，模仿电压跨模仿电阻式存储器元件生成。模仿电压模仿了在相同的模仿写入电流被施加到电阻式存储器的情况下在电阻式存储器中的电阻式存储器元件两端生成的电压。写入驱动器控制电路被包括，其被配置为基于模仿电压来调节由写入驱动器施加到电阻式存储器的写入电流。以这种方式，写入驱动器调节电路被配置为将施加到电阻式存储器的写入电流调节到足以适当地改变电阻式存储器的电阻式存储器元件中的磁化以用于写入操作但是足够低以减少或避免电阻式存储器元件中的击穿的水平。
在这方面，图3示出了示例性写入驱动器调节电路300，其被配置为基于模仿写入操作来调节由写入驱动器302向电阻式存储器304提供的写入电流(IW)。调节写入电流(IW)可以减少由于击穿而导致的电阻式存储器304的写入故障。更具体地，写入驱动器调节电路300包括模仿写入驱动器306。模仿写入驱动器306被配置为向模仿电阻式存储器308提供模仿写入电流(IW_mimic)，其中模仿写入电流(IW_mimic)模仿了由写入驱动器302提供的写入电流(IW)。模仿电阻式存储器308包含一个或多个模仿电阻式存储器元件310(1)至310(N)，每个模仿电阻式存储器元件具有模仿电阻(Rmimic)(未示出)，其模仿了电阻式存储器304中的电阻式存储器元件的电阻(R)或电阻分布(未示出)。因此，当模仿写入电流(IW_mimic)被施加到模仿电阻式存储器308时，模仿电压(Vmimic)跨模仿电阻式存储器308而生成。模仿电压(Vmimic)模仿了在相同的模仿写入电流(IW_mimic)被施加到电阻式存储器304的情况下将在电阻式存储器304中的电阻式存储器元件两端生成的电压(V)。写入驱动器控制电路312被配置为基于模仿电压(Vmimic)来调节被施加到电阻式存储器304的写入电流(IW)。以这种方式，写入驱动器调节电路300被配置为将施加到电阻式存储器304的写入电流(IW)调节到足够低以减少或避免电阻式存储器元件中的击穿的电流水平。
继续参考图3，作为被施加到模仿位线314和模仿源极线316的电压的结果，模仿写入电流(IW_mimic)被提供给模仿电阻式存储器308，以在模仿电阻式存储器308两端生成模仿电压(Vmimic)。注意，模仿电压(Vmimic)模仿了在模仿写入电流(IW_mimic)被施加到电阻式存储器304的情况下将在电阻式存储器304中的相应的电阻式存储器元件两端生成的电压(V)。写入驱动器控制电路312被配置为确定当模仿写入电流(IW_mimic)被提供给模仿电阻式存储器308时生成的模仿电压(Vmimic)。写入驱动器控制电路312还被配置为比较模仿电压(Vmimic)与阈值电压(Vthreshold)。基于该比较，写入驱动器控制电路312被配置为调节写入电流(IW)。为了确保由模仿写入驱动器306提供的模仿写入电流(IW_mimic)继续精确地模仿写入电流(IW)，写入驱动器控制电路312被配置为在调节写入电流(IW)时相应地调节模仿写入电流(IW_mimic)。此外，在这方面，写入驱动器控制电路312被配置为通过分别向写入驱动器302和模仿写入驱动器306提供写入驱动器强度控制信号(WDS)和模仿写入驱动器强度控制信号(WDSmimic)来调节写入电流(IW)和模仿写入电流(IW_mimic)。以这种方式，写入驱动器调节电路300被配置为将施加到电阻式存储器304的写入电流(IW)调节到足够低以减少或避免电阻式存储器元件中的击穿的电流水平。
值得注意的是，图3中描述的方面被配置为调节写入电流(IW)以减少或避免电阻式存储器元件中的击穿。然而，其他方面可以被配置为调节写入电流(IW)以提供足以在电阻式存储器元件中执行写入操作并且足够低以减少或避免击穿的电流水平。在这些方面，模仿电压(Vmimic)等于第一节点318处的第一电压(Vp)与第二节点320处的第二电压(Vn)的差值(即，模仿电压(Vmimic)＝第一电压(Vp)-第二电压(Vn))。在这些方面，写入驱动器控制电路312被配置为将模仿电压(Vmimic)与阈值电压(Vthreshold)相比较，其中阈值电压(Vthreshold)等于电压范围。具体地，阈值电压(Vthreshold)等于一个值，该值小于或等于最大阈值电压(Vmax_threshold)，并且该值大于或等于最小阈值电压(Vmin_threshold)。基于该比较，写入驱动器控制电路312被配置为调节写入电流(IW)。具体地，在这些方面，写入驱动器控制电路312被配置为在模仿电压(Vmimic)大于最大阈值电压(Vmax_threshold)的情况下减小写入电流(IW)，并且在模仿电压(Vmimic)小于最小阈值电压(Vmin_threshold)的情况下增加写入电流(IW)。此外，如下面更详细地描述，在一些方面，写入驱动器控制电路312被配置为仅在电阻式存储器304处于空闲状态时利用调节后的值来更新写入驱动器302的写入电流(IW)，以免干扰有效的写入操作。
在这方面，图4示出了可以由图3的写入驱动器调节电路300采用以基于模仿写入操作来调节由写入驱动器302向电阻式存储器304提供的写入电流(IW)的示例性过程400。参考图4，写入驱动器调节电路300确定是否已经发生超时(框402)。更具体地，写入驱动器调节电路300周期性地确定是否应当调节写入电流(IW)。如果在框402处没有发生超时，则写入驱动器调节电路300继续检查何时发生超时。在发生超时时，图3中的模仿写入驱动器306向模仿电阻式存储器308提供模仿写入电流(IW_mimic)以执行模仿写入操作(框404)。写入驱动器控制电路312响应于模仿电阻式存储器308接收模仿写入电流(IW_mimic)来确定在模仿电阻式存储器308两端生成的模仿电压(Vmimic)(即，模仿电压(Vmimic)＝第一电压(Vp)-第二电压(Vn))(框406)。
继续参考图4，写入驱动器控制电路312将模仿电压(Vmimic)与阈值电压(Vthreshold)相比较(框408)。特别地，在本示例中，写入驱动器控制电路312确定模仿电压(Vmimic)是否小于最大阈值电压(Vmax_threshold)并且大于最小阈值电压(Vmin_threshold)(即，Vmin_threshold≤Vmimic≤Vmax_threshold)(框410)。如果模仿电压(Vmimic)不满足框410中的条件，则写入驱动器控制电路312调节写入电流(IW)和模仿写入电流(IW_mimic)，使得写入电流(IW)和模仿写入电流(IW_mimic)处于足以执行写入操作的水平，而不会分别在电阻式存储器304和模仿电阻式存储器308中导致击穿(框412)。更具体地，如果模仿电压(Vmimic)大于最大阈值电压(Vmax_threshold)，则写入驱动器控制电路312在框412中减小写入电流(IW)和模仿写入电流(IW_mimic)。相反，如果模仿电压(Vmimic)小于最小阈值电压(Vmin_threshold)，则写入驱动器控制电路312在框412中增加写入电流(IW)和模仿写入电流(IW_mimic)。以这种方式，将写入电流(IW)和模仿写入电流(IW_mimic)分别调节到足以在电阻式存储器304和模仿电阻式存储器308中执行写入操作但是足够低以减少或避免击穿的水平。
继续参考图4，在写入电流(IW)和模仿写入电流(IW_mimic)的调节之后，写入驱动器控制电路312再次确定利用调节后的模仿写入电流(IW_mimic)在框406处生成的更新后的模仿电压(Vmimic)。以这种方式，写入驱动器控制电路312迭代地确定并且调节写入电流(IW)和模仿写入电流(IW_mimic)，直到模仿电压(Vmimic)满足框410中的条件。
继续参考图4，在这方面，当模仿电压(Vmimic)满足框410中的条件时，写入驱动器控制电路312确定电阻式存储器304是否处于空闲状态(框414)。如果电阻式存储器304不处于空闲状态(即，如果它正在执行读取或写入操作)，则写入驱动器调节电路300继续检查电阻式存储器304的状态，直到电阻式存储器304进入空闲状态。在电阻式存储器304进入空闲状态时，写入驱动器控制电路312更新由写入驱动器302提供的写入电流(IW)，以便反映在框412中执行的调节(框416)。换言之，写入驱动器调节电路300计算当电阻式存储器304有效时的调节后的写入电流(IW)，但是在更新写入电流(IW)之前等待电阻式存储器304完成正在进行的任何操作。因此，写入驱动器调节电路300自适应地将写入电流(IW)调节到足以执行写入操作但是足够低以减小或避免电阻式存储器元件中的击穿的电流水平，而不干扰电阻式存储器304的操作。
在这方面，图5是示出了写入驱动器调节电路300如何通过采用图4的过程400来调节电阻式存储器304中的电阻式存储器元件两端的最大电压从而减少由于电击穿而导致的写入失败的曲线图500。特别地，曲线图500包括作为制造工艺的结果而具有较低电阻(R(low))的电阻式存储器304中的电阻式存储器元件的较低电压分布(V(low))(即，V(low)＝IW*R(low))。曲线图500还包括作为制造工艺的结果而具有较高电阻(R(high))的电阻式存储器304中的电阻式存储器元件的较高电压分布(V(high))。击穿电压分布(V(bd))也在曲线图500中示出为其中由于写入电流(IW)与电阻式存储器304中的某个电阻式存储器元件的电阻(R)组合的结果而可能发生击穿的电压分布。
继续参考图5，当写入驱动器调节电路300采用图4中的过程400时，对应于较高电压分布(V(high))的电阻式存储器元件响应于接收到调节后的写入电流(IW)而生成调节后的电压分布(V(adjust))。更具体地，因为写入电流(IW)在模仿电压(Vmimic)大于最大阈值电压(Vmax_threshold)的情况下被减小，由相应的电阻式存储器元件生成的调节后的电压分布(V(adjust))与较高电压分布(V(high))相比被减小(即，V(adjust)＝调节后的IW*R(high)，其小于V(high)＝IW*R(high))。由于写入电流(IW)被调节使得模仿电压(Vmimic)小于最大阈值电压(Vmax_threshold)并且大于最小阈值电压(Vmin_threshold)，电阻式存储器304中的电阻式存储器元件将生成在较低的电压分布(V(low))和调节后的电压分布(V(adjust))中的电压，从而避免了击穿电压分布(V(bd))。因此，曲线图500示出了图3中的写入驱动器调节电路300可以将写入电流(IW)调节到足以适当地改变电阻式存储器304的电阻式存储器元件中的磁化以用于写入操作但是足够低以减少或避免故障的水平。
尽管图3中的写入驱动器调节电路300提供了本文中公开的一个方面的细节，但是现在描述其他方面。在这方面，图6示出了采用类似于图3的写入驱动器调节电路300的写入驱动器调节电路300'的电阻式存储器系统600。写入驱动器调节电路300'被配置为基于模仿写入操作来调节由写入驱动器302'向电阻式存储器304'提供的写入电流(IW)，以适当地改变电阻式存储器304'的电阻式存储器元件中的磁化以用于写入操作，但是足够低以减少或避免击穿。通过以这种方式调节写入电流(IW)，可以减小在写入操作期间由电阻式存储器304'中的多个电阻式存储器元件602(1)至602(N)中的一个电阻式存储器元件两端存在击穿电压(V(bd))而引起的写入故障。在这方面，电阻式存储器304'是磁性随机存取存储器(MRAM)存储器，其中电阻式存储器元件602(1)至602(N)是磁性隧道结(MTJ)。然而，其他方面可以采用其他类型的电阻式存储器和电阻式存储器元件来实现类似的功能。
继续参考图6，写入驱动器调节电路300'包括采用模仿电阻式存储器元件310'(1)至310'(4)(即，模仿MTJ)的模仿电阻式存储器308'(即，模仿MRAM)。模仿电阻式存储器元件310'(1)至310'(4)被配置为使得模仿电阻式存储器308'的总模仿电阻(Rtotal_mimic)近似等于所有模仿电阻式存储器元件310'(1)至310'(4)的平均电阻。具体地，在这方面，模仿电阻式存储器元件310'(1)、310'(2)与模仿电阻式存储器元件310'(3)、310'(4)一样并联连接。并联的一对模仿电阻式存储器元件310'(1)、310'(2)与并联的一对模仿电阻式存储器元件310'(3)、310'(4)串联连接。这样的连接方案是其中模仿电阻式存储器元件310'(1)至310'(4)可以连接以便产生等于模仿电阻式存储器元件310'(1)至310'(4)的平均电阻的总模仿电阻(Rtotal_mimic)的一种方法。此外，虽然该方面包括四(4)个模仿电阻式存储器元件310'(1)至310'(4)，但是其他方面可以包括N个模仿电阻式存储器元件310'(1)至310'(N)以实现类似的功能。随着模仿电阻式存储器元件310'(1)至310'(N)的数目增加，模仿电阻式存储器308'对电阻式存储器304'的电阻(R)模仿的精度也增加。此外，在这方面，总模仿电阻(Rtotal_mimic)是反平行(AP)状态的模仿电阻式存储器元件310'(1)至310'(N)的平均电阻，因为这样的电阻通常是比平行(P)状态的电阻更高的值。通过针对总模仿电阻(Rtotal_mimic)采用较高的AP电阻，生成的模仿电压(Vmimic)具有模仿了电阻式存储器304'的较高电压条件的更高的值(即，生成更有可能接近击穿电压(V(bd))的电压(V))。
继续参考图6，为了执行模仿写入操作，作为被施加到模仿位线314'和模仿源极线316'的电压的结果，模仿写入电流(IW_mimic)被施加到模仿电阻式存储器308'。在写入操作期间，模仿字线604经由相应的存取晶体管606(1)至606(4)来选择执行模仿写入操作的模仿电阻式存储器元件310'(1)至310'(4)中的一个。然而，由于模仿电阻式存储器元件310'(1)至310'(4)如前所述地连接，在模仿电阻式存储器308'的第一节点318'处生成第一电压(Vp)，而在第二节点320'处生成第二电压(Vn)。第一电压(Vp)和第二电压(Vn)被提供给写入驱动器控制电路312'。写入驱动器控制电路312'被配置为确定模仿电压(Vmimic)(即，模仿电压(Vmimic)＝第一电压(Vp)-第二电压(Vn))，并且将模仿电压(Vmimic)与由最大阈值电压(Vmax_threshold)和最小阈值电压(Vmin_threshold)界定的阈值电压(Vthreshold)相比较。基于该比较，写入驱动器控制电路312'被配置为调节写入电流(IW)和模仿写入电流(IW_mimic)。具体地，在这方面，写入驱动器控制电路312'被配置为通过分别向写入驱动器302'和模仿写入驱动器306'提供写入驱动器强度控制信号(WDS[2:0])和模仿写入驱动器强度控制信号(WDSmimic[2:0])来调节写入电流(IW)和模仿写入电流(IW_mimic)。如下面更详细地描述，写入驱动器控制电路312'还被配置为接收强度评估(str_eval)、参考电压(Vref)、时钟(clk)和空闲存储器指示符(mem_idle)以帮助执行上述功能。
继续参考图6，写入驱动器强度控制信号(WDS[2:0])的每个状态对应于给定的写入电流(IW)水平。特别地，写入驱动器302'包括位线反相器608(1)至608(4)和源极线反相器610(1)至610(4)。每个位线反相器608(1)至608(4)和每个源极线反相器610(1)至610(4)也对应于给定的写入电流(IW)水平。因此，在从写入驱动器控制电路312'接收到写入驱动器强度控制信号(WDS[2:0])时，给定的位线反相器608(1)至608(4)和给定的源极线反相器610(1)至610(4)被配置为根据写入驱动器强度控制信号(WDS[2:0])的相应的状态来激活。作为非限制性示例，在这方面，如果写入驱动器强度控制信号(WDS[2:0])激活位线反相器608(1)和源极线反相器610(1)，则写入电流(IW)将具有默认写入电流(IW)水平。如果写入驱动器强度控制信号(WDS[2:0])激活位线反相器608(2)和源极线反相器610(2)，则写入电流(IW)将具有增加因子一(1)的写入电流(IW)水平。如果写入驱动器强度控制信号(WDS[2:0])激活位线反相器608(3)和源极线反相器610(3)、或位线反相器608(4)和源极线反相器610(4)，则写入电流(IW)将具有分别增加因子二(2)或四(4)的写入电流(IW)水平。此外，写入驱动器302'中包括的多路复用器612选择写入电流(IW)将被施加到电阻式存储器304'的哪一列。
继续参考图6，类似于写入驱动器强度控制信号(WDS[2:0])，模仿写入驱动器强度控制信号(WDSmimic[2:0])的每个状态对应于给定的写入电流(IW)水平。以这种方式，模仿写入驱动器306'包括类似于写入驱动器302'中的位线反相器608(1)至608(4)和源极线反相器610(1)至610(4)的模仿位线反相器614(1)至614(4)和模仿源极线反相器616(1)至616(4)。因此，在接收到模仿写入驱动器强度控制信号(WDSmimic[2:0])时，给定的模仿位线反相器614(1)至614(4)和给定的模仿源极线反相器616(1)至616(4)被配置为根据模仿写入驱动器强度控制信号(WDSmimic[2:0])的相应的状态来激活。与每个模仿位线反相器614(1)至614(4)和每个模仿源极线反相器616(1)至616(4)相关联的写入电流(IW)水平分别等于与每个相应的位线反相器608(0)至608(4)和源极线反相器610(0)至610(4)相关联的写入电流(IW)水平。此外，虽然模仿写入驱动器306'仅采用一(1)列模仿电阻式存储器元件310'(1)至310'(4)，但是模仿写入驱动器306'包括多路复用器618，以便完全地模仿写入驱动器302'的电压和定时特性。以这种方式，写入驱动器调节电路300'被配置为将写入电流(IW)调节到足以执行写入操作但是足够低以减小或避免电阻式存储器元件602(1)至602(N)中的击穿的电流水平。
在这方面，图7示出了图6的写入驱动器调节电路300'中的写入驱动器控制电路312'的示例性方面。如前所述，写入驱动器控制电路312'被配置为通过分别向图6的写入驱动器302'和模仿写入驱动器306'提供写入驱动器强度控制信号(WDS[2:0])和模仿写入驱动器强度控制信号(WDSmimic[2:0])来调节写入电流(IW)和模仿写入电流(IW_mimic)。为了提供这样的信号，写入驱动器控制电路312'被配置为将模仿电压(Vmimic)(即，模仿电压(Vmimic)＝第一电压(Vp)-第二电压(Vn))与最大阈值电压(Vmax_threshold)和最小阈值电压(Vmin_threshold)相比较。通过进行这样的比较，写入驱动器控制电路312'可以将写入电流(IW)调节到足以写入电阻式存储器304但是足够低以减小或避免电阻式存储器304中的击穿的水平。
继续参考图7，为了实现该比较，写入驱动器控制电路312'被配置为将第一电压(Vp)与最大允许电压(max_allowed)和最小允许电压(min_allowed)相比较。最大允许电压(max_allowed)等于最大阈值电压(Vmax_threshold)和第二电压(Vn)之和(即，最大允许电压(max_allowed)＝最大阈值电压(Vmax_threshold)+第二电压(Vn))。最小允许电压(min_allowed)等于最小阈值电压(Vmin_threshold)和第二电压(Vn)之和(即，最小允许电压(min_allowed)＝最小阈值电压(Vmin_threshold)+第二电压(Vn))。因此，将第一电压(Vp)与最大允许电压(max_allowed)和最小允许电压(min_allowed)相比较等效于将模仿电压(Vmimic)与最大阈值电压(Vmax_threshold)和最小阈值电压(Vmin_threshold)相比较。
继续参考图7，写入驱动器控制电路312'包括高电压比较器700，其被配置为接收第一电压(Vp)和图6的电阻式存储器304'的电阻式存储器元件602(1)至602(N)两端的最大允许电压(max_allowed)。如果第一电压(Vp)高于最大允许电压(max_allowed)，则高指示符(vmtj_high)被激活。相反，如果第一电压(Vp)低于最大允许电压(max_allowed)，则高指示符(vmtj_high)不被激活。写入驱动器控制电路312'还包括低电压比较器702，其被配置为接收第一电压(Vp)和图6的电阻式存储器304'的电阻式存储器元件602(1)至602(N)两端的最小允许电压(min_allowed)。如果第一电压(Vp)低于最小允许电压(min_allowed)，则低指示符(vmtj_low)被激活。如果第一电压(Vp)高于最小允许电压(min_allowed)，则低指示符(vmtj_low)不被激活。以这种方式，因为在两个比较中都使用第一电压(Vp)，高指示符(vmtj_high)和低指示符(vmtj_low)将不被同时激活。
继续参考图7，高指示符(vmtj_high)和低指示符(vmtj_low)被提供给升/降计数器704。如果高指示符(vmtj_high)被激活，则升/降计数器704被配置为减小写入驱动器强度控制信号(WDS[2:0])和模仿写入驱动器强度控制信号(WDSmimic[2:0])，因为这表明模仿电压(Vmimic)太高。相反，如果低指示符(vmtj_low)被激活，则升/降计数器704被配置为增大写入驱动器强度控制信号(WDS[2:0])和模仿写入驱动器强度控制信号(WDSmimic[2:0])，因为这表明模仿电压(Vmimic)太低。值得注意的是，升/降计数器704被配置为在每次模仿写入操作时接收高指示符(vmtj_high)和低指示符(vmtj_low)，并且因此可以逐渐地仅增加或减小写入驱动器强度控制信号(WDS[2:0])和模仿写入驱动器强度控制信号(WDSmimic[2:0])。这样的增量调节防止写入驱动器强度控制信号(WDS[2:0])和模仿写入驱动器强度控制信号(WDSmimic[2:0])在例如模仿写入操作产生异常高或低的模仿电压(Vmimic)的情况下被相对较大量地调节。
继续参考图7，写入驱动器控制电路312'还包括有限状态机(FSM)706，其被配置为控制升/降计数器704的操作。FSM 706被配置为接收强度评估(str_eval)和时钟(clk)。以这种方式，每当强度评估(str_eval)被激活时，FSM 706启用升/降计数器704，并且因此实现模仿电压(Vmimic)的评估。作为非限制性示例，强度评估(str_eval)可以根据写入驱动器调节电路300'的设计调节写入电流(IW)的频率来每一(1)、五(5)或十(10)秒被激活。写入驱动器控制电路312'中的锁存器708也由FSM 706控制。特别地，在这方面，写入驱动器强度控制信号(WDS[2:0])仅在电阻式存储器304'处于空闲状态时被调节。由FSM 706接收的存储器空闲(mem_idle)指示电阻式存储器304'何时处于空闲状态，从而允许FSM 706根据电阻式存储器304'的状态来激活和去激活锁存器708。以这种方式，写入驱动器强度控制信号(WDS[2:0])仅在锁存器708被激活时(即，当电阻式存储器304'有效时)被更新，以便不干扰电阻式存储器304'的操作。
继续参考图7，现在描述用于生成最大阈值电压(Vmax_threshold)和最小阈值电压(Vmin_threshold)的电路元件。特别地，最大阈值电压(Vmax_threshold)和最小阈值电压(Vmin_threshold)基于参考电压(Vref)来生成。参考比较器710被配置为在第一输入712上接收参考电压(Vref)，并且在第二输入714上接收分压的反馈电压(Vfeedback)。参考比较器710被配置为将其输出提供给晶体管716的栅极(G)和晶体管718的栅极(G)。晶体管716的漏极(D)耦合到电阻器720，电阻器720串联连接到电阻器722，电阻器722将分压的反馈电压(Vfeedback)提供给参考比较器710的第二输入714。电阻器720的电阻(R(720))与电阻器722的电阻(R(722))的比率基于等式(参考电压(Vref)＝最大阈值电压(Vmax_threshold)*R(722)/(R(720)+R(722)))来确定。以这种方式，在晶体管716的漏极(D)处生成最大阈值电压(Vmax_threshold)。另外，晶体管718的漏极(D)耦合到电阻器724，电阻器724串联连接到电阻器726。在该方面，电阻器724的电阻(R(724))与电阻器726的电阻(R(726))之和等于电阻(R(720))与(R(722))之和。电阻(R(724))由等式(电阻(R(724))＝(最大阈值电压(Vmax_threshold)-最小阈值电压(Vmin_threshold))/参考电流(Iref))来确定，其中参考电流(Iref)通过向电阻器728提供第二电压(Vn)来生成。以这种方式，电阻(R(724))和电阻(R(726))的比率被配置为使得最小允许电压(min_allowed)等于最小阈值电压(Vmin_threshold)与第二电压(Vn)之和，如前所述。值得注意的是，电阻器728连同第二电压(Vn)耦合到缓冲器730，缓冲器730被配置为向电阻器726提供缓冲的第一电压(Vn)。
可以在图6中的写入驱动器调节电路300'中设置其他写入驱动器控制电路，以将写入电流(IW)调节到足以在电阻式存储器304'中执行写入操作但是足够低以减少或避免击穿的水平。在这方面，图8示出了另一示例性写入驱动器控制电路312”，其设计与图7的写入驱动器控制电路312'不同。值得注意的是，写入驱动器控制电路312”包括与图7的写入驱动器控制电路312'共同的某些部件，这些部件在本文中不再描述。被包括在写入驱动器控制电路312”中的在图7的写入驱动器控制电路312'中没有找到的电路元件包括晶体管732、电阻器734、电阻器736和晶体管738。特别地，缓冲器730的输出耦合到晶体管732的栅极(G)以及耦合到晶体管738的栅极(G)。晶体管732的漏极(D)耦合到电阻器734，电阻器734串联连接到电阻器736。值得注意的是，电阻器734的电阻(R(734))等于电阻器720的电阻(R(720))，而电阻器736的电阻(R(736))等于电阻器722的电阻(R(722))。第二电压(Vn)耦合到缓冲器730的第一输入740，而晶体管732的漏极(D)耦合到缓冲器730的第二输入742。此外，晶体管738的漏极(D)耦合到晶体管718的漏极(D)。写入驱动器控制电路312”被配置为分别向高电压比较器700和低电压比较器702生成并且提供最大允许电压(max_allowed)和最小允许电压(min_allowed)。由于写入驱动器控制电路312”中的替代电路元件，与写入驱动器控制电路312'相比，不同地生成这样的电压。然而，图7的写入驱动器控制电路312'和图8的写入驱动器控制电路312”二者的设计针对写入驱动器调节电路300'提供必要的功能，以便根据本文中描述的各方面来适当地调节写入驱动器强度控制信号(WDS[2:0])和模仿写入驱动器强度控制信号(WDSmimic[2:0])。
除了被配置为分别生成如图7和图8的写入驱动器控制电路312'、312”中所描述的最小阈值电压(Vmin_threshold)的图6的写入驱动器调节电路300'之外，其他方面可以被配置为以替代方式生成最小阈值电压(Vmin_threshold)。在这方面，图9示出了写入驱动器调节电路900。写入驱动器调节电路900包括与图6的写入驱动器调节电路300'共同的某些部件，这些部件在本文中不再描述。以这种方式，除了图6的模仿写入驱动器306'之外，写入驱动器调节电路900还包括最小模仿写入驱动器902。最小模仿写入驱动器902被配置为提供在类似于图6的模仿电阻式存储器308'的最小模仿电阻式存储器904中执行写入操作所需的最小写入电流(IWmin)(即，开关电流)。最小模仿写入驱动器902包括与图6的源极线反相器616(1)至616(4)类似的被配置为接收模仿写入驱动器强度控制信号(WDSmimic[2:0])的源极线反相器616'(1)至616'(4)。电流发生器906采用电流源908和两个晶体管910(1)、910(2)以生成最小写入电流(IWmin)。最小写入电流(IWmin)通过与图6的模仿写入驱动器306'中的多路复用器618类似的多路复用器912，以便完全模仿图6的写入驱动器302'的电压和定时特性。以这种方式，最小写入电流(IWmin)被提供给最小模仿电阻式存储器904。类似于图6的模仿电阻式存储器308'，最小模仿电阻式存储器904被配置为在最终节点914处生成第二电压(Vn)。然而，最小模仿电阻式存储器904被配置为在初始节点916处生成表示模仿电阻式存储器元件918(1)至918(4)两端的电压(V)的最小第一电压(Vp_r)，而不是生成第一电压(Vp)，模仿电阻式存储器元件918(1)至918(4)中的每一个耦合到类似于图6的存取晶体管606(1)至606(4)的存取晶体管606'(1)至606'(4)。以这种方式，写入驱动器控制电路312”'可以在确定写入驱动器强度控制信号(WDS[2:0])和模仿写入驱动器强度控制信号(WDSmimic[2:0])是否需要增加时使用最小第一电压(Vp_r)，而不是依赖于分别使用图7和图8的写入驱动器控制电路312'、312”中的电路元件生成的最小允许电压(min_allowed)。
在这方面，图10示出了图9的写入驱动器调节电路900中的写入驱动器控制电路312”'的示例性方面。值得注意的是，写入驱动器控制电路312”'包括与图7的写入驱动器控制电路312'共同的某些部件，这些部件在本文中不再描述。由于写入驱动器控制电路312”'采用最小第一电压(Vp_r)而不是依赖于最小允许电压(min_allowed)，写入驱动器控制电路312”'不采用电阻器724、726用于分压。特别地，如前所述，电阻器724、726用于在图7的写入驱动器控制电路312'中生成最小允许电压(min_allowed)。然而，相对于最小允许电压(min_allowed)，最小第一电压(Vp_r)被提供给低电压比较器702。因为电阻器724、726不用于分压，写入驱动器控制电路312”'可以采用类似于电阻器720、722的电阻器720'、722'。以这种方式，通过采用最小第一电压(Vp_r)，而不是生成最小允许电压(min_allowed)，写入驱动器控制电路312”'可以基于实际最小所需电流(IW_min)来调节写入电流(IW)，而不是基于计算的最小允许电压(min_allowed)来进行这样的调节。
根据本文中公开的各方面的基于模仿电阻式存储器写入操作来调节电阻式存储器写入驱动器强度可以被提供或集成到任何基于处理器的设备中。示例包括但不限于机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、计算机、便携式计算机、台式计算机、个人数字助理(PDA)、显示器、计算机显示器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频盘(DVD)播放器、和便携式数字视频播放器。
在这方面，图11示出了可以分别采用图3、图6和图9所示的写入驱动器调节电路300、300'和900的基于处理器的系统1100的示例。在该示例中，基于处理器的系统1100包括一个或多个中央处理单元(CPU)1102，每个CPU 1102包括一个或多个处理器1104。CPU 1102可以具有耦合到处理器1104用于快速访问临时存储的数据的高速缓存存储器1106。高速缓存存储器1106可以分别采用图3、图6和图9所示的写入驱动器调节电路300、300'和900。CPU1102耦合到系统总线1108，并且可以将被包括在基于处理器的系统1100中的主设备和从设备相互耦合。众所周知，CPU 1102通过经由系统总线1108交换地址、控制和数据信息来与这些其他设备通信。例如，CPU 1102可以将总线事务请求传送到作为从设备的示例的存储器控制器1110。尽管图11中未示出，但是可以提供多个系统总线1108，其中每个系统总线1108构成不同的结构。
其他主设备和从设备可以连接到系统总线1108。如图11所示，作为示例，这些设备可以包括存储器系统1112、一个或多个输入设备1114、一个或多个输出设备1116、一个或多个网络接口设备1118、以及一个或多个显示控制器1120。输入设备1114可以包括任何类型的输入设备，包括但不限于输入键、开关、语音处理器等。输出设备1116可以包括任何类型的输出设备，包括但不限于音频、视频、其他可视指示符等。网络接口设备1118可以是被配置为允许去往和来自网络1122的数据交换的任何设备。网络1122可以是任何类型的网络，包括但不限于有线或无线网络、专用或公共网络、局域网(LAN)、宽局域网(WLAN)和因特网。网络接口设备1118可以被配置为支持所需的任何类型的通信协议。存储器系统1112可以包括可以分别采用图3、图6和图9所示的写入驱动器调节电路300、300'和900的一个或多个存储器单元1124(0)至1124(N)。
CPU 1102也可以被配置为通过系统总线1108访问显示控制器1120以控制发送到一个或多个显示器1126的信息。显示控制器1120将信息发送到显示器1126以经由一个或多个视频处理器1128来显示，视频处理器1128将要显示的信息处理成适合于显示器1126的格式。显示器1126可以包括任何类型的显示器，包括但不包括限于阴极射线管(CRT)、液晶显示器(LCD)、等离子体显示器等
本领域技术人员将进一步了解，结合本文中公开的各方面描述的各种说明性逻辑块、模块、电路和算法可以实现为电子硬件、存储在存储器或另一计算机可读介质中并且由处理器或其他处理设备执行的指令、或二者的组合。作为示例，本文中描述的主设备和从设备可以在任何电路、硬件部件、集成电路(IC)或IC芯片中使用。本文中公开的存储器可以是任何类型和大小的存储器，并且可以被配置为存储期望的任何类型的信息。为了清楚地说明这种可互换性，上面已经在其功能方面大体上描述了各种说明性部件、块、模块、电路和步骤。这样的功能如何实现取决于施加在整个系统上的特定应用、设计选择和/或设计约束。技术人员可以针对每个特定应用以不同的方式来实现所描述的功能，但是这样的实现决定不应当被解释为导致偏离本公开的范围。
结合本文中公开的各方面描述的各种说明性逻辑块、模块和电路可以利用被设计用于执行本文中描述的功能的处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、离散门或晶体管逻辑、离散硬件部件或其任何组合来实现或执行。处理器可以是微处理器，但是替代地，处理器可以是任何传统的处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合，例如DSP和微处理器的组合、多个微处理器、结合DSP内核的一个或多个微处理器、或任何其他这样的配置。
本文中公开的各方面可以以硬件和指令来实现，指令存储在硬件中并且可以驻留在例如随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可移除磁盘、CD-ROM、或本领域已知的任何其他形式的计算机可读介质中。示例性存储介质耦合到处理器，使得处理器可以从存储介质读取信息并且将信息写入存储介质。在替代方案中，存储介质可以与处理器成一体。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在远程站中。在替代方案中，处理器和存储介质可以作为离散部件驻留在远程站、基站或服务器中。
还应当注意，在本文中描述的任何示例性方面中描述的操作步骤被描述以提供示例和讨论。所描述的操作可以以除了所示顺序之外的很多不同顺序来执行。此外，在单个操作步骤中描述的操作实际上可以在多个不同的步骤中执行。另外，在示例性方面中讨论的一个或多个操作步骤可以组合。应当理解，流程图中所示的操作步骤可以经受很多不同的修改，这对本领域技术人员将是显而易见的。本领域技术人员还将理解，信息和信号可以使用各种不同的技术和方法中的任何一种来表示。例如，可以在以上描述中被引用的数据、指令、命令、信息、信号、比特、符号和码片可以用电压、电流、电磁波、磁场或粒子、光场或粒子、或者任何其组合来表示。
提供本公开的先前描述以使得本领域技术人员能够制作或使用本公开。对本公开的各种修改对于本领域技术人员将是显而易见的，并且在不脱离本公开的精神或范围的情况下，本文中定义的一般原理可以应用于其他变型。因此，本公开并不旨在限于本文中描述的示例和设计，而是符合与本文中公开的原理和新颖特征相一致的最广范围。

Claims (26)

1.一种用于调节电阻式存储器的写入电流的写入驱动器调节电路，包括：
模仿写入驱动器电路，被配置为提供模仿由写入驱动器向电阻式存储器提供的写入电流的模仿写入电流；
模仿电阻式存储器，具有与所述电阻式存储器的电阻相对应的模仿电阻；以及
写入驱动器控制电路，被配置为：
确定当所述模仿写入电流被提供到所述模仿电阻式存储器时跨所述模仿电阻式存储器生成的模仿电压；
将确定的模仿电压与阈值电压相比较；以及
基于所述模仿电压与所述阈值电压的比较来调节由所述写入驱动器向所述电阻式存储器提供的所述写入电流。
2.根据权利要求1所述的写入驱动器调节电路，其中所述阈值电压等于击穿电压，当所述击穿电压跨所述电阻式存储器中的电阻式存储器元件存在时阻止所述电阻式存储器元件存储数据值。
3.根据权利要求1所述的写入驱动器调节电路，其中所述阈值电压在最大阈值电压与最小阈值电压的范围内，其中大于所述最大阈值电压的电压和小于所述最小阈值电压的电压引起所述写入驱动器提供在所述电阻式存储器中引起写入故障的写入电流。
4.根据权利要求3所述的写入驱动器调节电路，其中所述写入驱动器控制电路被配置为通过被配置为在所述模仿电压大于基于参考电压的所述最大阈值电压的情况下减小所述写入电流来调节所述写入电流。
5.根据权利要求3所述的写入驱动器调节电路，其中所述写入驱动器控制电路被配置为通过被配置为在所述模仿电压小于基于参考电压的所述最小阈值电压的情况下增加所述写入电流来调节所述写入电流。
6.根据权利要求1所述的写入驱动器调节电路，其中所述写入驱动器控制电路进一步被配置为基于所述模仿电压与所述阈值电压的比较来调节由模仿写入驱动器向所述模仿电阻式存储器提供的所述模仿写入电流。
7.根据权利要求2所述的写入驱动器调节电路，其中所述写入驱动器控制电路被配置为通过被配置为向所述模仿写入驱动器提供模仿写入驱动器强度控制信号来调节所述模仿写入电流。
8.根据权利要求1所述的写入驱动器调节电路，其中所述写入驱动器控制电路被配置为通过被配置为向所述写入驱动器提供写入驱动器强度控制信号来调节所述写入电流。
9.根据权利要求1所述的写入驱动器调节电路，其中所述模仿电阻式存储器包括多个模仿电阻式存储器元件。
10.根据权利要求9所述的写入驱动器调节电路，其中所述多个模仿电阻式存储器元件被配置为使得所述多个模仿电阻式存储器元件的模仿电阻近似等于所述多个模仿电阻式存储器元件的平均电阻。
11.根据权利要求1所述的写入驱动器调节电路，其中所述写入驱动器控制电路进一步被配置为在所述电阻式存储器处于空闲状态的情况下更新所述写入电流。
12.根据权利要求1所述的写入驱动器调节电路，其中所述写入驱动器控制电路被配置为通过被配置为确定所述模仿电阻式存储器的第一节点处的第一电压与所述模仿电阻式存储器的第二节点处的第二电压之间的差值来确定所述模仿电压。
13.根据权利要求12所述的写入驱动器调节电路，其中所述写入驱动器控制电路进一步被配置为：
从所述模仿电阻式存储器的所述第一节点接收所述第一电压；以及
从所述模仿电阻式存储器的所述第二节点接收所述第二电压。
14.根据权利要求13所述的写入驱动器调节电路，其中：
所述写入驱动器控制电路进一步被配置为：
基于参考电压来生成最大阈值电压和最小阈值电压；
基于高指示符和低指示符来向所述电阻式存储器提供写入驱动器强度控制信号；以及
基于所述高指示符和所述低指示符来向所述模仿电阻式存储器提供模仿写入驱动器强度控制信号；并且
所述写入驱动器控制电路包括；
缓冲器，被配置为提供从所述模仿电阻式存储器的所述第二节点接收的所述第二电压；
高电压比较器，被配置为：
将所述第一电压与等于所述最大阈值电压与所述第二电压之和的最大允许电压相比较；以及
提供指示所述第一电压是否超过所述最大允许电压的所述高指示符；和
低电压比较器，被配置为：
将所述第一电压与等于所述最小阈值电压与所述第二电压之和的最小允许电压相比较；以及
提供指示所述第一电压是否超过所述最小允许电压的所述低指示符。
15.根据权利要求14所述的写入驱动器调节电路，还包括：
最小模仿写入驱动器电路，被配置为提供最小写入电流以在最小模仿电阻式存储器中执行写入操作；以及
所述最小模仿电阻式存储器，被配置为提供来自所述最小模仿电阻式存储器的第一节点的最小第一电压。
16.根据权利要求15所述的写入驱动器调节电路，其中所述低电压比较器被配置为：
将所述第一电压与所述最小第一电压相比较；以及
提供指示所述第一电压是否超过所述最小第一电压的所述低指示符。
17.根据权利要求1所述的写入驱动器调节电路，其中所述模仿电阻式存储器包括多个模仿电阻式存储器元件，其中所述多个模仿电阻式存储器元件中的每个模仿电阻式存储器元件包括磁性隧道结(MTJ)。
18.根据权利要求1所述的写入驱动器调节电路，被集成到集成电路(IC)中。
19.根据权利要求1所述的写入驱动器调节电路，被集成到选自由以下各项构成的组的设备：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、计算机、便携式计算机、台式计算机、个人数字助理(PDA)、显示器、计算机显示器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频盘(DVD)播放器、和便携式数字视频播放器。
20.一种用于调节电阻式存储器的写入电流的写入驱动器调节电路，包括：
用于向模仿电阻式存储器提供模仿由写入驱动器向电阻式存储器提供的写入电流的模仿写入电流以执行模仿写入操作的装置；
用于响应于所述模仿电阻式存储器接收到所述模仿写入电流来确定跨所述模仿电阻式存储器生成的模仿电压的装置；
用于将所述模仿电压与阈值电压相比较的装置；以及
用于基于所述模仿电压与所述阈值电压的比较来调节由所述写入驱动器提供的所述写入电流的装置。
21.一种调节写入驱动器电流以减小相应的电阻式存储器系统的击穿故障率的方法，包括：
向模仿电阻式存储器提供模仿由写入驱动器向电阻式存储器提供的写入电流的模仿写入电流；
响应于所述模仿电阻式存储器接收到所述模仿写入电流来确定跨所述模仿电阻式存储器生成的模仿电压；
将所述模仿电压与阈值电压相比较；以及
基于所述模仿电压与所述阈值电压的比较来调节由所述写入驱动器提供的所述写入电流。
22.根据权利要求21所述的方法，还包括基于所述模仿电压与所述阈值电压的比较来调节由模仿写入驱动器提供的所述模仿写入电流。
23.根据权利要求21所述的方法，其中调节由所述写入驱动器提供的所述写入电流包括在所述模仿电压大于基于参考电压的最大阈值电压的情况下减小所述写入电流。
24.根据权利要求21所述的方法，其中调节由所述写入驱动器提供的所述写入电流包括在所述模仿电压小于基于参考电压的最小阈值电压的情况下增加所述写入电流。
25.根据权利要求21所述的方法，还包括当所述电阻式存储器处于空闲状态时更新所述写入电流。
26.一种磁性随机存取存储器(MRAM)系统，包括：
MRAM存储器；
写入驱动器，被配置为向所述MRAM存储器提供写入电流；以及
写入驱动器调节电路，包括：
模仿写入驱动器电路，被配置为提供模仿所述写入电流的模仿写入电流；
模仿电阻式存储器，具有与所述MRAM存储器的电阻相对应的模仿电阻；以及
写入驱动器控制电路，被配置为：
确定当所述模仿写入电流被提供到所述模仿电阻式存储器时跨所述模仿电阻式存储器生成的模仿电压；
将所述模仿电压与阈值电压相比较；以及
基于所述模仿电压与所述阈值电压的比较来调节由所述写入驱动器向所述MRAM存储器提供的所述写入电流。
CN201680009759.3A 2015-02-12 2016-01-25 基于模仿电阻式存储器写入操作来调节电阻式存储器写入驱动器强度 Pending CN107210061A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/620,487 2015-02-12
US14/620,487 US9583170B2 (en) 2015-02-12 2015-02-12 Adjusting resistive memory write driver strength based on a mimic resistive memory write operation
PCT/US2016/014689 WO2016130305A1 (en) 2015-02-12 2016-01-25 Adjusting resistive memory write driver strength based on a mimic resistive memory write operation

Publications (1)

Publication Number Publication Date
CN107210061A true CN107210061A (zh) 2017-09-26

Family

ID=55305091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680009759.3A Pending CN107210061A (zh) 2015-02-12 2016-01-25 基于模仿电阻式存储器写入操作来调节电阻式存储器写入驱动器强度

Country Status (4)

Country Link
US (1) US9583170B2 (zh)
EP (1) EP3257046A1 (zh)
CN (1) CN107210061A (zh)
WO (1) WO2016130305A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109872750A (zh) * 2017-12-04 2019-06-11 华邦电子股份有限公司 电阻式随机存取存储器装置及其写入与反向写入验证方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102360213B1 (ko) * 2017-09-06 2022-02-08 삼성전자주식회사 칩 사이즈를 감소한 저항성 메모리 장치 및 그 동작방법
TWI662547B (zh) * 2017-10-24 2019-06-11 塔普思科技股份有限公司 電阻性記憶元準定壓降自我中止寫入方法及其電路
KR102523714B1 (ko) 2019-01-21 2023-04-20 삼성전자주식회사 메모리 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6850430B1 (en) * 2003-12-02 2005-02-01 Hewlett-Packard Development Company, L.P. Regulating a magnetic memory cell write current
US6879513B2 (en) * 2002-09-19 2005-04-12 Renesas Technology Corp. Current drive circuit avoiding effect of voltage drop caused by load and semiconductor memory device equipped therewith
US8077493B2 (en) * 2008-12-10 2011-12-13 Kabushiki Kaisha Toshiba Semiconductor memory device
CN103238185A (zh) * 2011-12-01 2013-08-07 松下电器产业株式会社 非易失性半导体存储装置及其写入方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3808799B2 (ja) * 2002-05-15 2006-08-16 株式会社東芝 磁気ランダムアクセスメモリ
US7333360B2 (en) 2003-12-23 2008-02-19 Freescale Semiconductor, Inc. Apparatus for pulse testing a MRAM device and method therefore
US8116117B2 (en) 2006-11-29 2012-02-14 Samsung Electronics Co., Ltd. Method of driving multi-level variable resistive memory device and multi-level variable resistive memory device
JP2009230798A (ja) * 2008-03-21 2009-10-08 Toshiba Corp 磁気記憶装置
US8184476B2 (en) 2008-12-26 2012-05-22 Everspin Technologies, Inc. Random access memory architecture including midpoint reference
US8344433B2 (en) 2009-04-14 2013-01-01 Qualcomm Incorporated Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same
KR101083302B1 (ko) * 2009-05-13 2011-11-15 주식회사 하이닉스반도체 반도체 메모리 장치
US8582353B2 (en) 2009-12-30 2013-11-12 Hynix Semiconductor Inc. Nonvolatile memory device
US8693273B2 (en) 2012-01-06 2014-04-08 Headway Technologies, Inc. Reference averaging for MRAM sense amplifiers
SG195499A1 (en) 2012-05-22 2013-12-30 Agency Science Tech & Res Stimulator and method for processing a stimulation signal
JP2014078302A (ja) * 2012-10-11 2014-05-01 Panasonic Corp クロスポイント型抵抗変化不揮発性記憶装置及びクロスポイント型抵抗変化不揮発性記憶装置の読み出し方法
KR102005226B1 (ko) * 2012-10-29 2019-07-30 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR20140067254A (ko) 2012-11-26 2014-06-05 삼성전자주식회사 메모리 시스템과 이의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6879513B2 (en) * 2002-09-19 2005-04-12 Renesas Technology Corp. Current drive circuit avoiding effect of voltage drop caused by load and semiconductor memory device equipped therewith
US6850430B1 (en) * 2003-12-02 2005-02-01 Hewlett-Packard Development Company, L.P. Regulating a magnetic memory cell write current
US8077493B2 (en) * 2008-12-10 2011-12-13 Kabushiki Kaisha Toshiba Semiconductor memory device
CN103238185A (zh) * 2011-12-01 2013-08-07 松下电器产业株式会社 非易失性半导体存储装置及其写入方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109872750A (zh) * 2017-12-04 2019-06-11 华邦电子股份有限公司 电阻式随机存取存储器装置及其写入与反向写入验证方法
CN109872750B (zh) * 2017-12-04 2021-02-26 华邦电子股份有限公司 电阻式随机存取存储器装置及其写入与反向写入验证方法

Also Published As

Publication number Publication date
US20160240237A1 (en) 2016-08-18
WO2016130305A1 (en) 2016-08-18
US9583170B2 (en) 2017-02-28
EP3257046A1 (en) 2017-12-20

Similar Documents

Publication Publication Date Title
US10224368B2 (en) Voltage-switched magneto-resistive random access memory (MRAM) employing separate read operation circuit paths from a shared spin torque write operation circuit path
US20240152297A1 (en) APPARATUSES AND METHODS FOR CONFIGURING I/Os OF MEMORY FOR HYBRID MEMORY MODULES
US9343135B2 (en) Physically unclonable function based on programming voltage of magnetoresistive random-access memory
CN107210061A (zh) 基于模仿电阻式存储器写入操作来调节电阻式存储器写入驱动器强度
CN107251144B (zh) 用于采用p型场效应晶体管(pfet)写入端口的存储器位胞元的字线负升压写入辅助电路和相关系统及方法
US9455014B1 (en) Adjusting resistive memory write driver strength based on write error rate (WER) to improve WER yield, and related methods and systems
US9583171B2 (en) Write driver circuits for resistive random access memory (RAM) arrays
TW201514988A (zh) 在靜態隨機存取記憶體重置操作期間用於電壓或電流偏壓靜態隨機存取記憶體位元格之電路及相關系統及方法
US20150194209A1 (en) Sense amplifiers employing control circuitry for decoupling resistive memory sense inputs during state sensing to prevent current back injection, and related methods and systems
JP2012133829A (ja) 記憶装置、書込制御方法
JP6517221B2 (ja) ダイナミックランダムアクセスメモリ（ｄｒａｍ）システムの、ポート間ループバックを用いたメモリトレーニングの実施、ならびに関連する方法、システム、および装置
CN107004439A (zh) 具有在不同金属层上的第一和第二读字线及写字线以及跨每个sram位单元的边界边缘拆分的相关联着陆焊盘的三端口sram位单元
CN107430422A (zh) 在基于处理器的系统中将功率轨选择性耦合到存储器域
CN104204992A (zh) 具有内置电平移位器及可编程上升边缘和脉冲宽度的脉冲时钟产生逻辑
US9135975B2 (en) Write pulse width scheme in a resistive memory
TWI718139B (zh) 在非揮發性隨機存取記憶體中供應保持電流之技術
CN105378843A (zh) 具有位单元和逻辑单元划分的单片式三维(3d)随机存取存储器(ram)阵列架构
CN109964213A (zh) 在基于处理器的系统中提供经扩展动态随机存取存储器突发长度
CN105493190A (zh) 基于磁阻式随机存取存储器的随机逻辑状态的物理不可仿制功能
CN105765661A (zh) 用于减少在存储器读存取期间的电力假信号的静态随机存取存储器(sram)全局位线电路及其相关方法和系统
US9837015B2 (en) Display device and method of driving the same
US9806083B2 (en) Static random access memory (SRAM) bit cells with wordlines on separate metal layers for increased performance, and related methods
CN106796561A (zh) 将强有序写入事务桥接到弱有序域中的装置和相关设备、方法和计算机可读媒体
CN104575605B (zh) 存储器装置及使用非易失性存储器对系统进行开机的方法
TW201710906A (zh) 在非揮發性隨機存取記憶體中重置電流遞送之技術

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170926