TWI662547B - 電阻性記憶元準定壓降自我中止寫入方法及其電路 - Google Patents

Abstract

一種電阻性記憶體單元的準定壓降自我中止寫入方法。該方法包含下列步驟：建立寫入電壓及流過電阻性記憶體單元的寫入電流；複製該寫入電流，以產生複製寫入電流；使該複製寫入電流流過仿真電路，以產生仿真寫入電壓；將仿真寫入電壓以一隨寫入時間依比例微幅增加與參考電壓相加，以產生寫入參考電壓；及根據寫入參考電壓來調整寫入電壓及寫入電流，致使電阻性記憶體單元的兩端跨壓在寫入期間保持固定或微幅增加。當該複製寫入電流到達預定的目標電流值時，發出中止信號；及該中止信號將相關寫入電路關閉，以使該電阻性記憶體單元的寫入期間最佳化。

Description

電阻性記憶元準定壓降自我中止寫入方法及其電路

於此所揭露之內容係有關電阻性記憶體的寫入技術，尤其有關電阻性記憶體的準定壓降自我中止寫入方法及其電路。

在電子電路系統中，隨機存取記憶體（RAM，random access memory）係不可或缺的元件之一。習知的隨機存取記憶體包括：靜態隨機存取記憶體（SRAM，static random access memory）及動態隨機存取記憶體（DRAM，dynamic random access memory）。然而， SRAM或DRAM所儲存的資料會隨系統電源關閉而消失，無法持續保存。因此，在系統電源關閉後仍需要持續保存資料的應用中，必須使用一種能在停止供應電力後仍能繼續保持所儲存之資料的記憶體裝置。非揮發性記憶體（NVM，nonvolatile memory）即是能滿足此種應用的記憶體裝置。

目前，已發展的非揮發性記憶體大致包括：快閃記憶體（flash memory）、電子式熔絲（eFuse）、磁阻式隨機存取記憶體（MRAM，magnetoresistive random access memory）、鐵電隨機存取記憶體（ferroelectric random access memory）、相變化記憶體（PCM，phase change memory）、及電阻性隨機存取記憶體（RRAM，resistive random access memory）等等。這類記憶體裝置能在系統電力關閉後持續保持所儲存之資料。尤其，電阻性隨機存取記憶體（以下亦稱為「電阻性記憶體」）是業界近來積極發展的一項非揮發性記憶體，其具有低操作電壓、短寫入時間、長資料保存期間、結構簡單、及電路面積較小等等優點，也是將來極具應用潛力的記體體裝置之一。

雖然電阻性記憶體具有上述各種優點，但在進行資料寫入時仍有一些問題尚待克服。首先，在習知的寫入方式中，電阻性記憶體單元（memory cell）的兩端跨壓會隨著寫入過程而變化，這可能使記憶體單元的兩端跨壓過大而導致過度施壓（overstress），並造成記憶體單元損壞或可靠度降低。

其次，由於製程或其他因素，有些電阻性記憶體單元係快速寫入記憶體單元（fast cell），這些快速寫入記憶體單元相較於其他記憶體單元更容易寫入；亦即，在相同的寫入條件下，快速寫入記憶體單元比一般的記憶體單元更快完成寫入的狀態。換言之，快速寫入記憶體單元僅需較短的寫入時間即可完成寫入。然而，在習知的寫入方式中，並未針對這些快速寫入記憶體單元另行處理，而使快速寫入記憶體單元進行與一般記憶體單元相同的寫入時間。這會使快速寫入記憶體單元受到過長的施壓狀況；亦即，在完成寫入狀態後，快速寫入記憶體單元仍受到多餘時間的寫入條件，因而導致多餘施壓（extra stress）。這也可能造成記憶體單元的損壞。尤其，隨著半導體記憶體製作技術的發展，這些問題也變得越來越嚴重，故亟需一種優異的電阻性記憶體寫入方法來克服上述問題。

鑑於上述之記憶體單元的過度施壓及快速寫入記憶體單元的多餘施壓時間問題，故提出一種電阻性記憶體的準定壓降自我中止寫入方法及其電路，以解決上述有關電阻性記憶體的寫入問題。本發明的詳細內容及優點將在以下發明內容及實施方式章節之中進一步敘述。惟應瞭解到，以下敘述僅作為易於瞭解本發明之說明目的，而非限制本發明之範圍。

本發明即是在以上所述之背景下所產生，其涉及一種電阻性記憶體的準定壓降自我中止寫入方法及其電路，以克服上述問題。

在本發明之一實施態樣中，提供一種電阻性記憶體單元的定壓降寫入方法。該方法可包含：建立寫入電壓及流過電阻性記憶體單元的寫入電流；複製寫入電流，以產生複製寫入電流；使該複製寫入電流流過仿真電路，以產生仿真寫入電壓；將仿真寫入電壓以一比例與參考電壓相加，以產生寫入參考電壓；及根據寫入參考電壓來調整寫入電壓及寫入電流，致使電阻性記憶體單元的兩端跨壓在寫入期間保持固定或微幅增加。

在本發明之一實施方式中，仿真電路中的元件尺寸係可調整，以對電阻性記憶體單元的兩端跨壓進行調整。此外，參考電壓係根據電阻性記憶體單元的特性而預先設定。

在本發明之另一實施態樣中，提供一種電阻性記憶體單元的自我中止寫入方法。該方法包含：建立寫入電壓及流過電阻性記憶體單元的寫入電流；偵測寫入電流；當寫入電流到達預定的目標電流值時，發出中止信號；及中止信號將相關寫入電路關閉，以使電阻性記憶體單元的寫入期間最佳化。

在本發明之一實施方式中，目標電流值係根據電阻性記憶體單元的特性而預先設定。

在本發明之另一實施態樣中，提供一種電阻性記憶體單元的準定壓降自我中止寫入方法。該方法包含：根據預定的寫入參考電壓來建立流過電阻性記憶體單元的寫入電流，並產生寫入電壓；根據電阻性記憶體單元的特性，預先設定寫入參考電壓相對於寫入電壓的位準之充電或放電速率；基於寫入電壓的位準，進行寫入參考電壓之充電或放電；基於寫入參考電壓來調整寫入電壓及寫入電流，藉此使電阻性記憶體單元的兩端跨壓在寫入期間保持固定或微幅增加；及偵測寫入電壓，當寫入電壓到達預設的目標電壓值時，將相關寫入電路關閉，以使電阻性記憶體單元的寫入期間最佳化。

在本發明之一實施方式中，目標電壓值係根據電阻性記憶體單元的特性而預先設定。

在本發明之一實施態樣中，提供一種電阻性記憶體單元的準定壓降寫入電路。準定壓降寫入電路包含：電阻性記憶體單元，用以儲存欲寫入之資料，且其為兩端元件；源極線電晶體，其汲極與電阻性記憶體單元之一端連接，其源極與負電源端連接，且其閘極係連接至源極線驅動電壓；字元線電晶體，其源極與電阻性記憶體單元之另一端連接，且其閘極係連接至字元線驅動電壓；位元線電晶體，其源極與字元線電晶體的汲極連接，且其閘極係連接至位元線驅動電壓；及寫入電流驅動電晶體，用以提供寫入電流，其汲極與正電源端連接，其源極與位元線電晶體的汲極連接，且其閘極接收寫入電壓。寫入電流通過由位元線電晶體、字元線電晶體、電阻性記憶體單元、及源極線電晶體所形成之串聯電路。準定壓降寫入電路更包含：寫入緩衝器，具有正輸入端、負輸入端、及輸出端，並用以在輸出端提供寫入電壓，負輸入端係與輸出端連接以形成負回授，且正輸入端接收寫入參考電壓；仿真源極線電晶體，其源極與負電源端連接，且其閘極係連接至源極線驅動電壓；仿真字元線電晶體，其源極與仿真源極線電晶體的汲極連接，且其閘極係連接至字元線驅動電壓；仿真位元線電晶體，其源極與仿真字元線電晶體的汲極連接，且其閘極係連接至位元線驅動電壓；及電流鏡電路，具有輸入端及輸出端，並用以產生與寫入電流相同之仿真寫入電流，輸入端接收寫入電壓，且輸出端係連接至仿真位元線電晶體的汲極。仿真寫入電流通過由仿真位元線電晶體、仿真字元線電晶體、及仿真源極線電晶體所形成之仿真串聯電路，並且在仿真位元線電晶體的汲極產生仿真寫入電壓。準定壓降寫入電路更包含：參考電壓產生器，用以產生預定之參考電壓；及電壓相加器，用以接收並處理仿真寫入電壓及參考電壓，並且輸出寫入參考電壓至寫入緩衝器的正輸入端。

在本發明之一實施方式中，仿真位元線電晶體及仿真源極線電晶體的尺寸係可調整，以對電阻性記憶體單元的兩端跨壓進行調整。此外，電流鏡電路係與寫入電流驅動電晶體匹配之電晶體。此外，參考電壓係根據電阻性記憶體單元的特性而預先設定。

在本發明之另一實施態樣中，提供一種電阻性記憶體單元的自我中止寫入電路。自我中止寫入電路包含：電阻性記憶體單元，用以儲存欲寫入之資料，且其為兩端元件；源極線電晶體，其汲極與電阻性記憶體單元之一端連接，其源極與負電源端連接，且其閘極係連接至源極線驅動電壓；字元線電晶體，其源極與電阻性記憶體單元之另一端連接，且其閘極係連接至字元線驅動電壓；位元線電晶體，其源極與字元線電晶體的汲極連接，其閘極係連接至位元線驅動電壓，且其汲極接收寫入電壓；寫入緩衝器，具有正輸入端、負輸入端、輸出端、及致能端，並用以在輸出端提供寫入電壓，負輸入端係與輸出端連接以形成負回授，正輸入端接收寫入參考電壓，且致能端接收中止信號；寫入參考電壓產生器，用以產生寫入參考電壓；中止電壓產生器，用以產生預定之中止電壓；及電壓比較器，具有正輸入端、負輸入端、及輸出端，並用以在輸出端提供中止信號，正輸入端接收由寫入緩衝器所輸出之寫入電壓，負輸入端接收由中止電壓產生器所輸出之中止電壓，並且比較寫入電壓與中止電壓，若寫入電壓高於中止電壓，則啟動中止信號，以關閉寫入緩衝器。

在本發明之一實施方式中，中止電壓係根據電阻性記憶體單元的特性而預先設定。

在本發明之另一實施態樣中，提供一種電阻性記憶體單元的定壓降自我中止寫入電路。準定壓降自我中止寫入電路包含：電阻性記憶體單元，用以儲存欲寫入之資料，且其為兩端元件；源極線電晶體，其汲極與電阻性記憶體單元之一端連接，其源極與負電源端連接，且其閘極係連接至源極線驅動電壓；字元線電晶體，其源極與電阻性記憶體單元之另一端連接，且其閘極係連接至字元線驅動電壓；位元線電晶體，其源極與字元線電晶體的汲極連接，且其閘極係連接至位元線驅動電壓；寫入電流驅動電晶體，用以提供寫入電流，其汲極與正電源端連接，其源極與位元線電晶體的汲極連接，且其閘極接收寫入電壓，其中寫入電流通過由位元線電晶體、字元線電晶體、電阻性記憶體單元、及源極線電晶體所形成之串聯電路；及寫入緩衝器，具有正輸入端、負輸入端、輸出端、及致能端，並用以在輸出端提供寫入電壓，負輸入端係與輸出端連接以形成負回授，正輸入端接收寫入參考電壓，且致能端接收中止信號。準定壓降自我中止寫入電路更包含：仿真源極線電晶體，其源極與負電源端連接，且其閘極係連接至源極線驅動電壓；仿真字元線電晶體，其源極與仿真源極線電晶體的汲極連接，且其閘極係連接至字元線驅動電壓；仿真位元線電晶體，其源極與仿真字元線電晶體的汲極連接，且其閘極係連接至位元線驅動電壓；及電流鏡電路，具有輸入端及輸出端，並用以產生與寫入電流相同之仿真寫入電流，輸入端接收寫入電壓，且輸出端係連接至仿真位元線電晶體的汲極，其中仿真寫入電流通過由仿真位元線電晶體、仿真字元線電晶體、及仿真源極線電晶體所形成之仿真串聯電路，並且在仿真位元線電晶體的汲極產生仿真寫入電壓。準定壓降自我中止寫入電路更包含：參考電壓產生器，用以產生預定之參考電壓；電壓相加器，用以接收並處理仿真寫入電壓及參考電壓，並且輸出寫入參考電壓至寫入緩衝器的正輸入端；中止電壓產生器，用以產生預定之中止電壓；及電壓比較器，具有正輸入端、負輸入端、及輸出端，並用以在輸出端提供中止信號，正輸入端接收由寫入緩衝器所輸出之寫入電壓，負輸入端接收由中止電壓產生器所輸出之中止電壓，並且比較寫入電壓與中止電壓，若寫入電壓高於中止電壓，則啟動中止信號，以關閉寫入緩衝器。

在本發明之另一實施態樣中，提供阻性記憶體單元的準定壓降自我中止寫入電路。準定壓降自我中止寫入電路包含：電阻性記憶體單元，用以儲存欲寫入之資料，且其為兩端元件；源極線電晶體，其汲極與電阻性記憶體單元之一端連接，其源極與負電源端連接，且其閘極係連接至源極線驅動電壓；字元線電晶體，其源極與電阻性記憶體單元之另一端連接，且其閘極係連接至字元線驅動電壓；位元線電晶體，其源極與字元線電晶體的汲極連接，且其閘極係連接至位元線驅動電壓；寫入電流驅動電晶體，用以提供寫入電流，其汲極與高壓端連接，其源極與位元線電晶體的汲極連接，且其閘極接收寫入參考電壓，其中寫入電流通過由位元線電晶體、字元線電晶體、電阻性記憶體單元、及源極線電晶體所形成之串聯電路，並且在位元線電晶體的汲極產生寫入電壓；寫入參考電壓產生器，用以產生寫入參考電壓；寫入參考電壓電容，其一端連接至負電源端，另一端連接至寫入參考電壓；及電荷處理電路，具有輸入端及輸出端，並用以調節寫入參考電壓，輸入端接收寫入電壓，且輸出端係連接至寫入參考電壓。

在本發明之一實施方式中，電荷處理電路的尺寸係根據電阻性記憶體單元的特性而預先設定。

在本發明之一實施方式中，電荷處理電路係放電電路，且寫入電流驅動電晶體係N通道金屬氧化物半導體場效電晶體。

在本發明之一實施方式中，電荷處理電路係充電電路，且寫入電流驅動電晶體係P通道金屬氧化物半導體場效電晶體。

由上述內容可知，本發明之技術特徵具有相當顯著的優點，因此能達到保持記憶體單元的固定壓降以避免記憶體單元於寫入期間受到過度施壓，及實現自我中止的寫入機制以避免快速寫入記憶體單元的寫入時間過長，進而達到避免電阻性記憶體單元損壞、提高電阻性記憶體單元的耐用性（endurance）、縮短記憶體裝置的寫入操作時間、及降低成本等等功效。

參考圖1A，其顯示習知電阻性記憶體寫入電路之部分電路示意圖。習知電阻性記憶體寫入電路10包含：寫入緩衝器19、電晶體11、電晶體12、電晶體14、及電阻性記憶體單元13（memory cell）。電阻性記憶體單元13的兩端分別與電晶體14的汲極及電晶體12的源極連接。電晶體14的源極係連接至負電源端（VSS），其閘極係連接至電壓VG_S。電晶體12的汲極與電晶體11的源極連接，其閘極係連接至電壓VWL。電晶體11的汲極與寫入緩衝器19的輸出端連接，其閘極係連接至電壓VG_B。電阻性記憶體單元13與電晶體14連接之處為局部源極線16（local source line）。電晶體12與電晶體11連接之處為局部位元線15（local bit line）。此外，將寫入緩衝器19的輸出端回授連接至其負輸入端，並且將寫入參考電壓Vref_write輸入至寫入緩衝器19的正輸入端，從而在其輸出端產生寫入電壓V_write。寫入參考電壓Vref_write可由參考電壓產生器（未顯示）提供。

在圖1A中，寫入電流I_write通過由電晶體11、電晶體12、電阻性記憶體單元13、及電晶體14所組成的串聯電路。此外，橫跨電阻性記憶體單元13兩端之電壓係標示為ΔVR，橫跨電晶體14兩端之電壓係標示為ΔVts，及橫跨電晶體11與電晶體12串聯電路兩端之電壓係標示為ΔVtb。

參考圖1B及1C，其分別顯示習知電阻性記憶體寫入方式之寫入電流/電阻與寫入電壓對時間的示意圖。由圖1B可見，在寫入過程中，電阻性記憶體單元13的電阻值Rcell會隨時間而變大，導致寫入電流I_write隨時間而變小。另一方面，由圖1C可見，在寫入過程中，由於寫入電壓V_write保持大致固定（約等於寫入參考電壓Vref_write），故隨著電阻性記憶體單元13的電阻值Rcell變大，跨壓ΔVR亦跟著變大，而跨壓ΔVtb及跨壓ΔVts逐漸變小。這可能使跨壓ΔVR超過電阻性記憶體單元13的耐受電壓。然而，如此之過度施壓可能導致電阻性記憶體單元13的損壞。

再者，參考圖1D，其顯示習知電阻性記憶體寫入方式之寫入電流/電阻對時間的示意圖。在習知的電阻性記憶體寫入過程中，所有的電阻性記憶體單元13都受到相同的寫入條件（例如：相同的寫入電壓及電流），直到預定的寫入時間結束為止。然而，對於快速寫入記憶體單元而言，由於其相對於其他的一般記憶體單元能較快達到目標電阻值，因此快速寫入記憶體單元會受到多餘時間的施壓，如圖中所示之到達目標電阻值後的多餘施壓時間。同樣地，太長時間的施壓亦可能導致電阻性記憶體單元13的損壞。

鑑於以上所述之習知電阻性記憶體寫入方法的問題，本發明提出以下概念方法來解決這些問題。首先，為解決跨壓ΔVR在寫入期間變大的問題，故提出偵測寫入電流，藉此調整寫入電壓，從而使電阻性記憶體單元上的跨壓ΔVR保持大致固定。其次，為解決多餘施壓時間的問題，故提出偵測寫入電流或寫入電壓，藉此判斷電阻性記憶體單元是否已達到目標電阻值，從而終止寫入程序。在以下敘述中，將詳細說明本發明所提供之電阻性記憶體寫入方法及電路的具體實施方式。應注意到，以下所述之實施方式僅作為說明之範例，並非限制本發明之申請專利範圍。

參考圖2，其顯示根據本發明之一實施態樣的電阻性記憶體單元的準定壓降寫入方法示意圖。在電阻性記憶體單元的準定壓降寫入方法200中，先建立寫入電壓V_write及流過記憶體單元的寫入電流I_write（步驟202）。然後，複製寫入電流I_write（步驟204），並且使複製的寫入電流I_write流過仿真電路，以產生仿真寫入電壓Vsub（步驟206）。例如，可利用電流鏡電路複製寫入電流I_write，並使該複製電流通過類似記憶體陣列的仿真電路結構，而產生仿真寫入電壓Vsub。接著，將仿真寫入電壓Vsub與參考電壓Vref相加，以產生寫入參考電壓Vref_write（步驟208）。再根據寫入參考電壓Vref_write來調整寫入電壓V_write及寫入電流I_write ，致使電阻性記憶體單元的兩端跨壓∆VR在寫入期間保持固定或微幅增加（步驟210）。此外，在上述方法中，亦可根據電阻性記憶體單元的特性，預先設定參考電壓Vref的位準。藉此，可使寫入參考電壓Vref_write與電阻性記憶體單元的兩端跨壓∆VR相關（例如可使Vref_write=∆VR+Vsub）。

另一方面，在半導體製造過程中，可能因製程條件的變化而造成各個晶圓上之電阻性記憶體單元的特性差異。因此，在根據本發明之一實施方式中，可預先調整仿真電路的的尺寸，以針對電阻性記憶體單元的特性差異而使寫入過程最佳化。參考圖3，其顯示根據本發明之另一實施態樣的電阻性記憶體單元的微調壓降寫入方法示意圖。在電阻性記憶體單元的準定壓降寫入方法300中，可先根據電阻性記憶體單元的特性，預先設定仿真電路的尺寸（步驟301），以在後續的寫入過程中，能對電阻性記憶體單元的兩端跨壓∆VR進行微調。然後，接續如上述圖2之準定壓降寫入方法200中的步驟202～210。在此方法中，經由預先設定仿真電路的尺寸，來反應電阻性記憶體單元的不同特性（各個晶圓上的電阻性記憶體單元的特性可能由於製程因素而有所不同）。藉由如此方式，可根據電阻性記憶體單元的特性，預先設定仿真電路的尺寸，以調整仿真寫入電壓Vsub，進而對電阻性記憶體單元的兩端跨壓∆VR進行微調，致使寫入過程最佳化。

參考圖4，其顯示根據本發明之另一實施態樣的電阻性記憶體單元的自我中止寫入方法示意圖。在電阻性記憶體單元的自我中止寫入方法400中，先建立寫入電壓V_write及流過記憶體單元的寫入電流I_write（步驟402）。然後，偵測寫入電流I_write（步驟404）。當寫入電流I_write到達預定的目標值時，發出中止信號（步驟406）。之後，中止信號將相關寫入電路關閉，以使記憶體單元的寫入期間最佳化（步驟408）。在此方法中，藉由偵測寫入電流I_write來判斷電阻性記憶體單元是否已經到達預期的寫入狀態。當寫入電流I_write到達目標值時，表示電阻性記憶體單元已經到達預期的寫入狀態，因此發出中止信號，以停止寫入程序。藉由如此方式，可達成電阻性記憶體單元的自我中止寫入，避免電阻性記憶體單元受到多餘施壓。

在替代性的實施方式中，亦可偵測寫入電壓V_write，以代替偵測寫入電流I_write。此外，可根據電阻性記憶體單元的特性來預先設定目標電流值（或電壓值），藉此使寫入過程最佳化。

此外，根據本發明之另一實施態樣，亦可將上述之準定壓降寫入方法及自我中止寫入方法適當結合，而同時達到電阻性記憶體單元的兩端跨壓∆VR在寫入期間保持固定或微幅增加及避免電阻性記憶體單元受到多餘施壓之目的。

參考圖5，其顯示根據本發明之另一實施態樣的電阻性記憶體單元的準定壓降自我中止寫入方法示意圖。在電阻性記憶體單元的準定壓降自我中止寫入方法500中，可根據預定的寫入參考電壓Vref_write來建立流過電阻性記憶體單元的寫入電流I_write，並產生寫入電壓V_write（步驟502）。可根據電阻性記憶體單元的特性，預先設定寫入參考電壓Vref_write相對於寫入電壓V_write位準的充電或放電速率（步驟504）。然後，基於寫入電壓V_write的位準，進行寫入參考電壓Vref_write的充電或放電（步驟506）。接著，根據寫入參考電壓Vref_write來調整寫入電壓V_write，藉此使電阻性記憶體單元的兩端跨壓∆VR在寫入期間保持固定或微幅增加（步驟508）。接著，偵測寫入電壓V_write，當寫入電壓V_write到達預設的目標值時，將相關寫入電路關閉，以使電阻性記憶體單元的寫入期間最佳化（步驟510）。上述方法提供可同時達到準定壓降及自我中止的寫入方法，由於此方法不需使用仿真電路，故其成本相對較低。

以下，將敘述對應於上述各種寫入方法的電路結構。雖然以下所述之電路結構可用以實現上述各種寫入方法，但應瞭解上述寫入方法仍可利用其他方式來實現。

現在參考圖6，其顯示根據本發明之一實施態樣的電阻性記憶體單元的準定壓降寫入電路示意圖（對應於圖2之方法）。電阻性記憶體單元的準定壓降寫入電路20可包含：電阻性記憶體單元23、源極線電晶體24、字元線電晶體22、位元線電晶體21、及寫入電流驅動電晶體27。電阻性記憶體單元23係用以儲存欲寫入之資料，並且為兩端元件。源極線電晶體24的汲極與電阻性記憶體單元23之一端連接（此處稱為局部源極線26），源極與負電源端（VSS）連接，且閘極係連接至源極線驅動電壓VG_S。字元線電晶體22的源極與電阻性記憶體單元23之另一端連接，且閘極係連接至字元線驅動電壓VWL。位元線電晶體21的源極與字元線電晶體22的汲極連接（此處稱為局部位元線25），且閘極係連接至位元線驅動電壓VG_B。寫入電流驅動電晶體27可用以提供寫入電流I_write，其汲極與正電源端（VDD）連接，源極與位元線電晶體21的汲極連接，且閘極接收寫入電壓V_write。寫入電流I_write通過由位元線電晶體21、字元線電晶體22、電阻性記憶體單元23、及源極線電晶體24所形成之串聯電路。

此外，電阻性記憶體單元的準定壓降寫入電路20亦可包含：電流鏡電路28、仿真源極線電晶體24A、仿真字元線電晶體22A、及仿真位元線電晶體21A。仿真源極線電晶體24A的源極與負電源端連接，且閘極係連接至源極線驅動電壓VG_S。仿真字元線電晶體22A的源極與仿真源極線電晶體24A的汲極連接，且閘極係連接至字元線驅動電壓VWL。仿真位元線電晶體21A的源極與仿真字元線電晶體22A的汲極連接，且閘極係連接至位元線驅動電壓VG_B。電流鏡電路28具有輸入端及輸出端，並可用以產生與寫入電流I_write相同之仿真寫入電流。電流鏡電路28的輸入端接收寫入電壓V_write，且其輸出端係連接至仿真位元線電晶體21A的汲極。此外，仿真寫入電流通過由仿真位元線電晶體21A、仿真字元線電晶體22A、及仿真源極線電晶體24A所形成之仿真串聯電路30，並且在仿真位元線電晶體21A的汲極產生仿真寫入電壓Vsub。

此外，電阻性記憶體單元的準定壓降寫入電路20亦可包含：寫入緩衝器29、參考電壓產生器33、及電壓相加器38。寫入緩衝器29具有正輸入端、負輸入端、及輸出端，並可用以在其輸出端提供寫入電壓V_write。寫入緩衝器29的負輸入端係與其輸出端連接以形成負回授，且其正輸入端接收寫入參考電壓Vref_write。參考電壓產生器33可用以產生預定之參考電壓Vref。電壓相加器38可用以接收並處理仿真寫入電壓Vsub及參考電壓Vref，並且輸出寫入參考電壓Vref_write至寫入緩衝器29的正輸入端。

在電阻性記憶體單元的準定壓降寫入電路20之中，寫入電流驅動電晶體27提供寫入電流I_write。寫入電流I_write通過由位元線電晶體21、字元線電晶體22、電阻性記憶體單元23、及源極線電晶體24所形成之串聯電路，並且在電阻性記憶體單元23的兩端產生跨壓ΔVR，在源極線電晶體24的汲極與源極兩端產生跨壓ΔVts，以及在位元線電晶體21的汲極與字元線電晶體22的源極兩端產生跨壓ΔVtb。另一方面，藉由電流鏡電路28複製與寫入電流I_write相同之仿真寫入電流。仿真寫入電流通過由仿真位元線電晶體21A、仿真字元線電晶體22A、及仿真源極線電晶體24A所形成之仿真串聯電路30，並且同樣在仿真源極線電晶體24A的汲極與源極兩端產生跨壓ΔVts，在仿真位元線電晶體21A的汲極與仿真字元線電晶體22A的源極兩端產生跨壓ΔVtb，以及在仿真位元線電晶體21A的汲極產生仿真寫入電壓Vsub。同時，仿真寫入電壓Vsub等於跨壓ΔVtb與跨壓ΔVts兩者相加（Vsub=ΔVtb+ΔVts）。

接著，利用電壓相加器38將仿真串聯電路30所產生之仿真寫入電壓Vsub與電壓產生器33所產生之參考電壓Vref進行處理，以產生寫入參考電壓Vref_write（Vref_write=ΔVR+Vsub）。然後，寫入緩衝器29的正輸入端接收寫入參考電壓Vref_write，其負輸入端與其輸出端相連接以形成負回授，並且在其輸出端提供寫入電壓V_write至寫入電流驅動電晶體27及電流鏡電路28。藉由如此配置，在寫入過程中，可隨著電阻性記憶體單元23的電阻值Rcell變化來調整寫入參考電壓Vref_write，且因而調整寫入電壓V_write（V_write= Vref_write）。然後，隨著寫入電壓V_write的調整，使得跨壓ΔVtb與跨壓ΔVts降低，進而使電阻性記憶體單元23之兩端跨壓ΔVR保持固定或微幅增加。

舉例而言，如圖7所示，藉由上述方法可使寫入電壓V_write在寫入過程中，隨著電阻性記憶體單元23的電阻值Rcell變大而下降，使得跨壓ΔVtb與跨壓ΔVts降低，進而達到使電阻性記憶體單元23之兩端跨壓ΔVR保持固定或微幅增加的目的。

另一方面，在半導體製造過程中，可能因製程條件的變化而造成各個晶圓上之電阻性記憶體單元的特性差異。為針對電阻性記憶體單元的特性差異達到最佳化，因此在根據本發明之一實施方式中，仿真位元線電晶體及仿真源極線電晶體的尺寸係配置成可調整。舉例而言，參考圖8，其顯示根據本發明之另一實施方式之電阻性記憶體單元的準定壓降寫入電路示意圖（對應於圖3之方法）。電阻性記憶體單元的準定壓降寫入電路40與圖6所示之準定壓降寫入電路20大致相同。兩者差別在於，電阻性記憶體單元的準定壓降寫入電路40中之仿真位元線電晶體21B及仿真源極線電晶體24B的尺寸為可調整的，以利後續的寫入過程中，能對電阻性記憶體單元的兩端跨壓∆VR進行微調。電流鏡電路28複製與寫入電流I_write相同之仿真寫入電流。仿真寫入電流通過由仿真位元線電晶體21B、仿真字元線電晶體22A、及仿真源極線電晶體24B所形成之仿真串聯電路30，並且在仿真源極線電晶體24B的汲極與源極兩端產生跨壓ΔVts’，在仿真位元線電晶體21B的汲極與仿真字元線電晶體22A的源極兩端產生跨壓ΔVtb’，以及在仿真位元線電晶體21B的汲極產生仿真寫入電壓Vsub。同時，仿真寫入電壓Vsub等於跨壓ΔVtb’與跨壓ΔVts’兩者相加（Vsub=ΔVtb’+ΔVts’）。藉由上述配置，根據各個晶圓上之電阻性記憶體單元的特性來預先調整仿真位元線電晶體21B及仿真源極線電晶體24B的尺寸，以調整寫入過程中的跨壓ΔVR。如此，可針對電阻性記憶體單元的特性來對寫入過程中的跨壓ΔVR進行微調，以達到寫入的最佳化及避免電阻性記憶體單元受到過度施壓。

在根據本發明之一實施方式中，電流鏡電路28可為與寫入電流驅動電晶體27匹配之電晶體。此外，亦可根據各個晶圓上之電阻性記憶體單元23的特性來預先設定參考電壓Vref。

由上述可知，根據本發明之實施方式的電阻性記憶體單元的定壓降寫入電路可達以下之效果：使電阻性記憶體單元之兩端跨壓在寫入過程中保持固定或微幅增加，以避免電阻性記憶體單元受到過度施壓。

現在參考圖9，其顯示根據本發明之另一實施態樣的電阻性記憶體單元的自我中止寫入電路示意圖（對應於圖4之方法）。電阻性記憶體單元的自我中止寫入電路50可包含：電阻性記憶體單元23、源極線電晶體24、字元線電晶體22、及位元線電晶體21。位元線電晶體21、字元線電晶體22、電阻性記憶體單元23、及源極線電晶體24所形成之串聯電路結構係與圖6所示之實施方式相同，故於此不再重複敘述。

此外，電阻性記憶體單元的自我中止寫入電路50亦可包含：寫入參考電壓產生器53、中止電壓產生器55、寫入緩衝器29、及電壓比較器51。寫入參考電壓產生器53可用以產生寫入參考電壓Vref_write。中止電壓產生器55可用以產生預定之中止電壓V_done。寫入緩衝器29具有正輸入端、負輸入端、輸出端、及致能端，並可用以在輸出端提供寫入電壓V_write。寫入緩衝器29的正輸入端接收寫入參考電壓Vref_write，其負輸入端係與其輸出端連接以形成負回授，且其致能端接收中止信號Disable。寫入緩衝器29亦可用以提供寫入電流I_write。寫入電流I_write通過由位元線電晶體21、字元線電晶體22、電阻性記憶體單元23、及源極線電晶體24所形成之串聯電路。電壓比較器51具有正輸入端、負輸入端、及輸出端，並可用以在其輸出端提供中止信號Disable至寫入緩衝器29的致能端。電壓比較器51的正輸入端接收由寫入緩衝器29所輸出之寫入電壓V_write，其負輸入端接收由中止電壓產生器55所產生之中止電壓V_done。此外，電壓比較器51可用來比較寫入電壓V_write與中止電壓V_done。若寫入電壓V_write高於中止電壓V_done，則啟動中止信號Disable，以關閉寫入緩衝器29。藉由上述配置，可在電阻性記憶體單元23的電阻值Rcell達到目標值後，自我中止寫入程序。

在根據本發明之一實施方式中，可根據各個晶圓上之電阻性記憶體單元23的特性來預先設定寫入參考電壓Vref_write及中止電壓V_done。

由上述可知，根據本發明之實施方式的電阻性記憶體單元的自我中止寫入電路可達以下之效果：當電阻性記憶體單元的電阻值在寫入過程中達到目標值後，能自我中止寫入程序，以避免電阻性記憶體單元受到多餘時間的施壓。

再者，根據本發明之另一實施態樣，亦可將上述之準定壓降寫入電路20（或準定壓降寫入電路40）與自我中止寫入電路50進行適當組合，而形成電阻性記憶體單元的準定壓降自我中止寫入電路。如此之組合電路可同時達到避免電阻性記憶體單元受到過度施壓及受到多餘施壓時間的功效。

現在參考圖10A，其顯示根據本發明之另一實施態樣的電阻性記憶體單元的準定壓降自我中止寫入電路示意圖（對應於圖5之方法）。電阻性記憶體單元的準定壓降自我中止寫入電路60可包含：電阻性記憶體單元23、源極線電晶體24、字元線電晶體22、位元線電晶體21、及寫入電流驅動電晶體67。位元線電晶體21、字元線電晶體22、電阻性記憶體單元23、及源極線電晶體24所形成之串聯電路結構係與圖6所示之實施方式相同，故於此不再重複敘述。寫入電流驅動電晶體67可用以提供寫入電流I_write，其汲極與高壓端（VHV）連接，源極與位元線電晶體21的汲極連接，且閘極接收寫入參考電壓Vref_write。寫入電流I_write通過由位元線電晶體21、字元線電晶體22、電阻性記憶體單元23、及源極線電晶體24所形成之串聯電路，並且在位元線電晶體21的汲極產生寫入電壓V_write。

此外，電阻性記憶體單元的準定壓降自我中止寫入電路60亦可包含：寫入參考電壓產生器63、寫入參考電壓電容C_ref、及電荷處理電路62。寫入參考電壓產生器63可用以產生寫入參考電壓Vref_write。寫入參考電壓電容C_ref的一端連接至負電源端，而另一端連接至寫入參考電壓Vref_write。寫入參考電壓電容C_ref係用以儲存參考電壓Vref_write。電荷處理電路62具有輸入端及輸出端，並可用以調節儲存在寫入參考電壓電容C_ref上的寫入參考電壓Vref_write。電荷處理電路62的輸入端接收寫入電壓V_write，且其輸出端係連接至寫入參考電壓Vref_write，以在寫入過程中適當調節此電壓。

舉例而言，如圖10B所示，其顯示上述電阻性記憶體單元的定壓降自我中止寫入電路之一範例實施方式（對應於圖5之方法）。在電阻性記憶體單元的準定壓降自我中止寫入電路70之中，電荷處理電路可例如為放電電晶體72。在寫入過程中，由於電阻性記憶體單元23的電阻值Rcell變大，使得寫入電壓V_write升高。當寫入電壓V_write升高時，放電電晶體72更為導通，因此可使寫入參考電壓Vref_write降低。接著，當參考電壓Vref_write降低時，寫入電流驅動電晶體67變成較不導通，因此可使寫入電壓V_write下降，進而使電阻性記憶體單元23的兩端跨壓ΔVR大致保持固定或微幅增加。

此外，亦可根據各個晶圓上之電阻性記憶體單元23的特性來預先調整放電電晶體72的尺寸，使得當寫入電壓V_write到達目標值時，藉由放電電晶體72將寫入電流驅動電晶體67關閉，以達到自我中止寫入程序的目的。

根據本發明之另一實施態樣，電荷處理電路62亦可為充電電路，而寫入電流驅動電晶體67可為P通道金屬氧化物半導體場效電晶體。

以上所述之電阻性記憶體單元的準定壓降自我中止寫入電路60不需仿真串聯電路，仍可達到避免電阻性記憶體單元受到過度施壓及受到多餘時間的施壓之功效。由於其電路較為簡單且面積較小，故可使用在低成本的應用中。

經由以上詳細說明後，應可瞭解到本發明的各種特徵及優點。可透過上述各種實施態樣來完成電阻性記憶體單元的準定壓降寫入方法、自我中止寫入方法、或兩者。利用這些方式，可使電阻性記憶體單元兩端的跨壓在寫入過程中保持固定或微幅增加，藉此避免電阻性記憶體單元受到過度施壓。另一方面，亦可透過偵測寫入電流或寫入電壓來判斷電阻性記憶體單元的電阻值是否已達到目標值，進而自我中止寫入程序，以避免電阻性記憶體單元受到多餘時間的施壓。此外，本發明的另一實施態樣提供一種低成本的電阻性記憶體單元的準定壓降寫入手段，其亦可達到上述之功效。

雖然已就數個實施方式來敘述本發明，惟相關領域中具有通常技術者應可瞭解基於以上教示內容而能對本發明做許多修改及變化。相關領域中具有通常技術者亦應瞭解本發明涵蓋所有如此之修改、變化、添加、置換、及其均等者。因此，本發明並不限於這些實施方式，而是包括隨附之申請專利範圍的真正範圍及精神所包含之內容。

10 電阻性記憶體寫入電路 11 電晶體 12 電晶體 13 電阻性記憶體單元 14 電晶體 15 局部位元線 16 局部源極線 19 寫入緩衝器 20 準定壓降寫入電路 21 位元線電晶體 21A 仿真位元線電晶體 21B 仿真位元線電晶體 22 字元線電晶體 22A 仿真字元線電晶體 23 電阻性記憶體單元 24 源極線電晶體 24A 仿真源極線電晶體 24B 仿真源極線電晶體 25 局部位元線 26 局部源極線 27 寫入電流驅動電晶體 28 電流鏡電路 29 寫入緩衝器 30 仿真串聯電路 33 參考電壓產生器 38 電壓相加器 40 準定壓降寫入電路 50 自我中止寫入電路 51 電壓比較器 53 寫入參考電壓產生器 55 中止電壓產生器 60 準定壓降自我中止寫入電路 62 電荷處理電路 63 寫入參考電壓產生器 67 寫入電流驅動電晶體 70 準定壓降自我中止寫入電路 72 放電電晶體 200 準定壓降寫入方法 202、204、206、208、210 步驟 300 準定壓降寫入方法 301 步驟 400 自我中止寫入方法 402、404、406、408 步驟 500 準定壓降自我中止寫入方法 501、502、504、506、508 步驟 ΔVR 電阻性記憶體單元之兩端跨壓 ΔVtb 位元線電晶體的汲極與字元線電晶體的源極之兩端跨壓 ΔVtb’ 位元線電晶體的汲極與字元線電晶體的源極之兩端跨壓 ΔVts 源極線電晶體的汲極與源極之兩端跨壓 ΔVts’ 源極線電晶體的汲極與源極之兩端跨壓 C_ref 寫入參考電壓電容 Disable 中止信號 Rcell 電阻值 VG_B 位元線驅動電壓 VG_S 源極線驅動電壓 VWL 字元線驅動電壓 V_done 中止電壓 I_write 寫入電流 V_write 寫入電壓 Vref 參考電壓 Vref_write 寫入參考電壓 Vsub 仿真寫入電壓

現在將參考附圖並以舉例且非限制性的方式來詳細敘述本發明之實施方式。在閱讀以下詳細實施方式及圖式後，應更能理解本發明的特徵及優點，其中：

圖1A顯示習知電阻性記憶體寫入電路之部分電路示意圖。

圖1B顯示習知電阻性記憶體寫入方式之寫入電流/電阻對時間的示意圖。

圖1C顯示習知電阻性記憶體寫入方式之寫入電壓對時間的示意圖。

圖1D顯示習知電阻性記憶體寫入方式之寫入電流/電阻對時間的示意圖。

圖2顯示根據本發明之一實施態樣的電阻性記憶體單元的準定壓降寫入方法示意圖。

圖3顯示根據本發明之另一實施態樣的電阻性記憶體單元的微調壓降寫入方法示意圖。

圖4顯示根據本發明之另一實施態樣的電阻性記憶體單元的自我中止寫入方法示意圖。

圖5顯示根據本發明之另一實施態樣的電阻性記憶體單元的準定壓降自我中止寫入方法示意圖。

圖6顯示根據本發明之一實施態樣的電阻性記憶體單元的準定壓降寫入電路示意圖。

圖7顯示根據本發明之一實施態樣的電阻性記憶體單元的準定壓降寫入方式之寫入電壓對時間的示意圖。

圖8顯示根據本發明之另一實施態樣的電阻性記憶體單元的準定壓降寫入電路示意圖。

圖9顯示根據本發明之另一實施態樣的電阻性記憶體單元的自我中止寫入電路示意圖。

圖10A顯示根據本發明之另一實施態樣的電阻性記憶體單元的準定壓降自我中止寫入電路示意圖。

圖10B顯示根據本發明之另一實施態樣的電阻性記憶體單元的準定壓降自我中止寫入電路示意圖。

Claims (15)

1. 一種電阻性記憶體單元的準定壓降寫入方法，包含：建立寫入電壓及流過電阻性記憶體單元的寫入電流；複製該寫入電流，以產生一定比例的複製寫入電流；使該複製寫入電流流過仿真電路，以產生仿真寫入電壓；將該仿真寫入電壓以一隨寫入時間依比例微幅增加與參考電壓相加，以產生寫入參考電壓；及根據該寫入參考電壓來調整該寫入電壓及該寫入電流，致使該電阻性記憶體單元的兩端跨壓在寫入期間保持固定或微幅增加。
2. 如申請專利範圍第1項之電阻性記憶體單元的準定壓降寫入方法，其中該仿真電路中的元件尺寸係可調整，以對該電阻性記憶體單元的兩端跨壓進行調整。
3. 如申請專利範圍第1或2項之電阻性記憶體單元的準定壓降寫入方法，其中該參考電壓係根據該電阻性記憶體單元的特性而預先設定。
4. 一種電阻性記憶體單元的準定壓降自我中止寫入方法，包含：建立寫入電壓及流過電阻性記憶體單元的寫入電流；複製該寫入電流，以產生一定比例的複製寫入電流；使該複製寫入電流流過仿真電路，以產生仿真寫入電壓；將該仿真寫入電壓以一隨寫入時間依比例微幅增加與參考電壓相加，以產生寫入參考電壓；根據該寫入參考電壓來調整該寫入電壓及該寫入電流，致使該電阻性記憶體單元的兩端跨壓在寫入期間保持固定或微幅增加；當該複製寫入電流到達預定的目標電流值時，發出中止信號；及該中止信號將相關寫入電路關閉，以使該電阻性記憶體單元的寫入期間最佳化。
5. 一種電阻性記憶體單元的準定壓降自我中止寫入方法，包含：根據預定的寫入參考電壓來建立流過電阻性記憶體單元的寫入電流，並產生寫入電壓；根據該電阻性記憶體單元的特性，預先設定該寫入參考電壓相對於該寫入電壓的位準之充電或放電速率；基於該寫入電壓的位準，進行該寫入參考電壓之充電或放電；基於該寫入參考電壓來調整該寫入電壓及該寫入電流，藉此使該電阻性記憶體單元的兩端跨壓在寫入期間保持固定或微幅增加；及偵測該寫入電壓，當該寫入電壓到達預設的目標電壓值時，將相關寫入電路關閉，以使該電阻性記憶體單元的寫入期間最佳化。
6. 如申請專利範圍第5項之準定壓降自我中止寫入方法，其中該目標電壓值係根據該電阻性記憶體單元的特性而預先設定。
7. 一種電阻性記憶體單元的準定壓降寫入電路，包含：電阻性記憶體單元，用以儲存欲寫入之資料，且其為兩端元件；源極線電晶體，其汲極與該電阻性記憶體單元之一端連接，其源極與負電源端連接，且其閘極係連接至源極線驅動電壓；字元線電晶體，其源極與該電阻性記憶體單元之另一端連接，且其閘極係連接至字元線驅動電壓；位元線電晶體，其源極與該字元線電晶體的汲極連接，且其閘極係連接至位元線驅動電壓；寫入電流驅動電晶體，用以提供寫入電流，其汲極與正電源端連接，其源極與該位元線電晶體的汲極連接，且其閘極接收寫入電壓，其中該寫入電流通過由該位元線電晶體、該字元線電晶體、該電阻性記憶體單元、及該源極線電晶體所形成之串聯電路；寫入緩衝器，具有正輸入端、負輸入端、及輸出端，並用以在該輸出端提供該寫入電壓，該負輸入端係與該輸出端連接以形成負回授，且該正輸入端接收寫入參考電壓；仿真源極線電晶體，其源極與該負電源端連接，且其閘極係連接至該源極線驅動電壓；仿真字元線電晶體，其源極與該仿真源極線電晶體的汲極連接，且其閘極係連接至該字元線驅動電壓；仿真位元線電晶體，其源極與該仿真字元線電晶體的汲極連接，且其閘極係連接至該位元線驅動電壓；電流鏡電路，具有輸入端及輸出端，並用以產生與該寫入電流相同之仿真寫入電流，該輸入端接收該寫入電壓，且該輸出端係連接至該仿真位元線電晶體的汲極，其中該仿真寫入電流通過由該仿真位元線電晶體、該仿真字元線電晶體、及該仿真源極線電晶體所形成之仿真串聯電路，並且在該仿真位元線電晶體的汲極產生仿真寫入電壓；參考電壓產生器，用以產生預定之參考電壓；及電壓相加器，用以接收並相加該仿真寫入電壓及該參考電壓，並且輸出該寫入參考電壓至該寫入緩衝器的該正輸入端。
8. 如申請專利範圍第7項之電阻性記憶體單元的準定壓降寫入電路，其中該仿真位元線電晶體及該仿真源極線電晶體的尺寸係可調整，以對該電阻性記憶體單元的兩端跨壓進行調整。
9. 如申請專利範圍第7或8項之電阻性記憶體單元的準定壓降寫入電路，其中該電流鏡電路係與該寫入電流驅動電晶體匹配之電晶體。
10. 如申請專利範圍第7或8項之電阻性記憶體單元的準定壓降寫入電路，其中該參考電壓係根據該電阻性記憶體單元的特性而預先設定。
11. 一種電阻性記憶體單元的準定壓降自我中止寫入電路，包含：電阻性記憶體單元，用以儲存欲寫入之資料，且其為兩端元件；源極線電晶體，其汲極與該電阻性記憶體單元之一端連接，其源極與負電源端連接，且其閘極係連接至源極線驅動電壓；字元線電晶體，其源極與該電阻性記憶體單元之另一端連接，且其閘極係連接至字元線驅動電壓；位元線電晶體，其源極與該字元線電晶體的汲極連接，且其閘極係連接至位元線驅動電壓；寫入電流驅動電晶體，用以提供寫入電流，其汲極與正電源端連接，其源極與該位元線電晶體的汲極連接，且其閘極接收寫入電壓，其中該寫入電流通過由該位元線電晶體、該字元線電晶體、該電阻性記憶體單元、及該源極線電晶體所形成之串聯電路；寫入緩衝器，具有正輸入端、負輸入端、輸出端、及致能端，並用以在該輸出端提供該寫入電壓，該負輸入端係與該輸出端連接以形成負回授，該正輸入端接收寫入參考電壓，且該致能端接收中止信號；仿真源極線電晶體，其源極與該負電源端連接，且其閘極係連接至該源極線驅動電壓；仿真字元線電晶體，其源極與該仿真源極線電晶體的汲極連接，且其閘極係連接至該字元線驅動電壓；仿真位元線電晶體，其源極與該仿真字元線電晶體的汲極連接，且其閘極係連接至該位元線驅動電壓；電流鏡電路，具有輸入端及輸出端，並用以產生與該寫入電流相同之仿真寫入電流，該輸入端接收該寫入電壓，且該輸出端係連接至該仿真位元線電晶體的汲極，其中該仿真寫入電流通過由該仿真位元線電晶體、該仿真字元線電晶體、及該仿真源極線電晶體所形成之仿真串聯電路，並且在該仿真位元線電晶體的汲極產生仿真寫入電壓；參考電壓產生器，用以產生預定之參考電壓；電壓相加器，用以接收並相加該仿真寫入電壓及該參考電壓，並且輸出該寫入參考電壓至該寫入緩衝器的該正輸入端；中止電壓產生器，用以產生預定之中止電壓；及電壓比較器，具有正輸入端、負輸入端、及輸出端，並用以在該輸出端提供該中止信號，該正輸入端接收由該寫入緩衝器所輸出之該寫入電壓，該負輸入端接收由該中止電壓產生器所輸出之該中止電壓，並且比較該寫入電壓與該中止電壓，若該寫入電壓高於該中止電壓，則啟動該中止信號，以關閉該寫入緩衝器。
12. 如申請專利範圍第11項之電阻性記憶體單元的準定壓降自我中止寫入電路，其中該仿真位元線電晶體及該仿真源極線電晶體的尺寸係可調整，以對該電阻性記憶體單元的兩端跨壓進行調整。
13. 如申請專利範圍第11或12項之電阻性記憶體單元的準定壓降自我中止寫入電路，其中該電流鏡電路係與該寫入電流驅動電晶體匹配之電晶體。
14. 如申請專利範圍第11或12項之電阻性記憶體單元的準定壓降自我中止寫入電路，其中該參考電壓係根據該電阻性記憶體單元的特性而預先設定。
15. 如申請專利範圍第11或12項之電阻性記憶體單元的準定壓降自我中止寫入電路，其中該中止電壓係根據該電阻性記憶體單元的特性而預先設定。