TW201710906A - 在非揮發性隨機存取記憶體中重置電流遞送之技術 - Google Patents

在非揮發性隨機存取記憶體中重置電流遞送之技術 Download PDF

Info

Publication number
TW201710906A
TW201710906A TW105111071A TW105111071A TW201710906A TW 201710906 A TW201710906 A TW 201710906A TW 105111071 A TW105111071 A TW 105111071A TW 105111071 A TW105111071 A TW 105111071A TW 201710906 A TW201710906 A TW 201710906A
Authority
TW
Taiwan
Prior art keywords
voltage
reset
mirror
memory cell
nvram
Prior art date
Application number
TW105111071A
Other languages
English (en)
Other versions
TWI695265B (zh
Inventor
山迪普Ｋ 古利安尼
維德 裴雷格延
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201710906A publication Critical patent/TW201710906A/zh
Application granted granted Critical
Publication of TWI695265B publication Critical patent/TWI695265B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

本揭示內容之實施例敘述將一重置電流提供至一非揮發性隨機存取記憶體(NVRAM)，諸如一相變記憶體(PCM)裝置之技術與組態。於一實施例中，該裝置可包含一NVRAM裝置；與該NVRAM裝置耦合之一選擇鏡電路，其將一選擇鏡像電壓施用至該NVRAM裝置以選擇該NVRAM裝置之一記憶體胞元；以及與該NVRAM裝置耦合之一重置鏡電路，在施用該選擇鏡像電壓之後，其將一重置鏡像電壓施用至該NVRAM裝置之記憶體胞元來將該記憶體胞元重置。該重置鏡像電壓可低於該選擇鏡像電壓，以促使高於一電流臨限之一重置電流遞送至該記憶體胞元。本案亦敘述其他實施例及/或加以請求專利。

Description

在非揮發性隨機存取記憶體中重置電流遞送之技術 發明領域
本揭示內容之實施例一般係有關積體電路的領域，而更特定於，在非揮發性隨機存取記憶體(NVRAM)，諸如相變記憶體裝置中的設置與重置操作。
發明背景
相變記憶體(PCM)技術，諸如多堆疊交叉點PCM為其他非依電性(NV)記憶體技術，共同著名的非揮發性隨機存取記憶體(NVRAM)之一最佳替代方案。目前由於高胞元電流的需求以及高字線與位元線路徑阻抗，重置電流遞送在PCM記憶體技術中已是個挑戰。因為該重置電流鏡之負向電源供應典型可設為該交叉點陣列之禁止電壓，故用於重置電流遞送之電流鏡架構已限制了重置電流遞送的能力，以避免該交叉點陣列中之記憶體胞元的錯誤選擇。
依據本發明之一實施例，係特地提出一種裝置，包含：一非揮發性隨機存取記憶體(NVRAM)裝置；一與該NVRAM裝置耦合之選擇鏡電路，其將一選擇鏡像電壓施用 至該NVRAM裝置以選擇該NVRAM裝置之一記憶體胞元；以及一與該NVRAM裝置耦合之重置鏡電路，在施用該選擇鏡像電壓之後，其將一重置鏡像電壓施用至該NVRAM裝置之記憶體胞元來將該記憶體胞元重置，其中該重置鏡像電壓低於該選擇鏡像電壓，以促使高於一電流臨限之一重置電流遞送至該記憶體胞元。
100‧‧‧裝置
102‧‧‧記憶體胞元
104‧‧‧位元線
106‧‧‧字線
108‧‧‧位元線電極
110‧‧‧字線電極
112‧‧‧感測電路
116‧‧‧寫入電路
120‧‧‧選擇鏡電路
124‧‧‧磚疊/磚瓦
126‧‧‧字線驅動器
128‧‧‧位元線驅動器
132‧‧‧位元線供應器
134‧‧‧電壓供應器
136‧‧‧重置電壓供應器
140‧‧‧重置鏡電路
202、204‧‧‧波形
210、212、214、216、218、220、222、224、226、228、230‧‧‧數字
300‧‧‧方法
302、304‧‧‧方塊
400‧‧‧計算裝置
402‧‧‧母板
404‧‧‧處理器
406‧‧‧通信晶片
408‧‧‧NVRAM裝置
500‧‧‧方法
藉由下列詳細說明並結合該等附圖將更易於了解本案實施例。為了促進該說明，相同參考數字指定相同結構元件。本案實施例藉由該等附圖之圖形中的範例而非藉由限制來繪示。
圖1為一根據某些實施例之一NVRAM裝置，諸如一PCM裝置的示範電路。
圖2為一繪示根據某些實施例，一NVRAM(例如，PCM)裝置之一重置操作的示範圖。
圖3為一根據某些實施例，用以執行一NVRAM(例如，PCM)裝置之一重置操作的一方法300之示範程序流程圖。
圖4為一根據本文所述之各種不同實施例，包括一NVRAM(例如，PCM)裝置之示範系統。
較佳實施例之詳細說明
下列詳細說明中，可參照形成其一部分的附圖，其中所有圖形中相同數字指定相同元件，而其中藉由可加 以實作的圖解實施例來顯示。應了解在不違背本揭示內容之範疇的情況下，亦可使用其他實施例以及作結構或邏輯上的改變。因此，下列詳細說明並不以一有限觀點來視之，而該等實施例之範疇可由後附請求項及其等效元件來加以定義。
本文說明將一重置電流提供至一NVRAM裝置，諸如一PCM之技術。於一實例中，該裝置可包含一NVRAM(例如，PCM)裝置；一與該NVRAM裝置耦合之選擇鏡電路，其將一選擇鏡像電壓施用至該NVRAM裝置以選擇該NVRAM裝置之一記憶體胞元；以及一與該NVRAM裝置耦合之重置鏡電路，在施用該選擇鏡像電壓之後，其將一重置鏡像電壓施用至該NVRAM裝置之記憶體胞元來將該記憶體胞元重置。該重置鏡像電壓可低於該選擇鏡像電壓，以促使高於一電流臨限之一重置電流遞送至該記憶體胞元。
各種不同的操作可以最有助於了解該請求標的之方法來說明為多個依次分開的操作。然而，該說明順序不應視為暗示該等操作必須是順序相依。特別是，該等操作可不以該呈現順序來執行。所述之操作可以與該說明實施例不同的順序來執行。各種不同的額外操作可加以執行以及/或者所述之操作可在額外實施例中加以省略。
針對本揭示內容，該片語“A及/或B”表示(A)、(B)、或(A與B)。針對本揭示內容，該片語“A、B、及/或C”表示(A)、(B)、(C)、(A與B)、(A與C)、(B與C)、或(A、B 與C)。
本說明可使用該等片語“於一實施例中”或“於實施例中”，其每個可參照為一或多個相同或不同的實施例。此外，如有關本揭示內容之實施例使用的術語“包含”、“包括”、“具有”、等等為同義字。該術語“耦合”可參照為一直接連接、一間接連接、或一間接通訊。
如本文所使用，該術語“模組”可參照為、可為其一部分、或包括可執行一或多個軟體或韌體程式之一特殊應用積體電路(ASIC)、一電子電路、一處理器(共享、專屬、或群組)及/或記憶體(共享、專屬、或群組)、一組合邏輯電路、狀態機器、及/或可提供上述功能之其他適當構件。
圖1示意性繪示根據某些實施例之一NVRAM裝置，諸如一PCM裝置的示範裝置100。根據各種不同實施例，該裝置100可包括一或多個記憶體胞元(下文中“記憶體胞元102”)，其可在如圖所示之一陣列中組配。該等記憶體胞元102可包括，例如，諸如以施用一電流產生之熱能在結晶與非晶質狀態間切換的一硫屬玻璃之一相變材料。該相變材料之狀態(例如，結晶/非晶質)可與該等記憶體胞元102之一邏輯值(例如，1或0)一致。該裝置100可為一相變記憶體與開關(PCMS)裝置的一部分。該等記憶體胞元102可包括一開關，諸如，例如，組配來用於該等記憶體胞元102之選擇/規劃操作的一雙向臨限開關(OTS)。其他實施例中，該裝置100可為其他適當類型記憶體裝置的一部分。無論如 何，如下文更詳細說明，該裝置100可與本揭示內容之重置電流遞送技術合併以促使高於一電流臨限之一重置電流遞送至該等記憶體胞元。
如圖所示，該電路100可進一步包括耦合至該等記憶體胞元102之一或多個位元線(下文中“位元線104”)與一或多個字線(下文中“字線106”)。該等位元線104與字線106可組配來使得該等記憶體胞元102的每一個可配置在每一個別位元線與字線之交叉處。一電壓或偏壓可使用該等字線106與位元線104來施用至該等記憶體胞元102的一目標記憶體胞元，以針對一讀取或寫入操作來選擇該目標胞元。如圖所示，位元線驅動器128可耦合至該等位元線104而字線驅動器126可耦合至該等字線106以促使該一或多個記憶體胞元102之解碼/選擇。
某些實施例中，該等胞元102、字線106與位元線104可組織來形成一交叉點記憶體陣列。例如，該裝置100可包括一或多個磚瓦124。該一或多個磚瓦124可包含一或多個字線106、位元線104、與記憶體胞元102之陣列的一部分，其於一目標記憶體胞元之一選擇操作期間視為一分開單元。亦即，某些實施例中，該一或多個磚瓦124之每一個為該陣列的一單元，其偏壓來選擇該陣列中之目標記憶體胞元(例如，一位元)。該描繪實施例中，該一或多個磚瓦124包含四條字線與四條位元線(4 WL X 4 BL)之一陣列；然而，其他實施例中亦可使用其他磚疊尺寸，包括，例如，一千條字線乘上一千條位元線(1000 WL X 1000 BL)的一磚疊尺 寸。某些實施例中，該一或多個磚疊124可為一堆疊記憶體組態之任何記憶體層的一部分。例如，某些實施例中，該一或多個磚瓦124可為於另一記憶體層上形成之一記憶體層的一部分。
該等位元線104可耦合至一位元線電極(球形位元線)108，其更可耦合至組配來提供該等位元線104一電氣供應器之一位元線供應器132。該等字線106可耦合至一字線電極(球形字線)110，其更可耦合至組配來提供該等字線106一電氣供應(電壓HNVNN)之一字線電壓供應器134。該位元線電極108與該字線電極110之每一個可為至該等記憶體胞元102的一電流路徑。根據各種不同實施例，該字線驅動器126與該位元線驅動器128之每一個的每個電極包含單一或多個電晶體。
於一實施例中，該裝置100可包括耦合至該位元線電極108之感測電路112。該感測電路112可使用該位元線電極108來作為一電氣節點以執行該等記憶體胞元102之一讀取操作，諸如一感測操作。該裝置100更可包括耦合至該位元線電極108之寫入電路116。該寫入電路116可使用該位元線電極108來作為一電氣節點以執行該等記憶體胞元102之一寫入操作，諸如一設定或重置操作。該裝置100更可包括耦合至該字線電極110之一選擇模組的構件，以使用該字線電極110來促進該等記憶體胞元102之一選擇操作。某些實施例中，該選擇模組可包含由電壓供應器134(HNVNN)饋送之一選擇鏡電路120。某些實施例中，該HNVNN電壓 可為負值且可約為-3.5伏特，其可近似包含該裝置100之PCM裝置的交叉點記憶體陣列之禁止電壓。
該選擇操作可優於一讀取/寫入操作並將該目標記憶體胞元置於一狀態來接收一讀取/寫入操作。選擇期間，藉由將一電壓/偏壓施用於一目標記憶體胞元，該目標記憶體胞元可從一次臨限操作區移至高於一臨限操作區之一操作區。為達到該目標胞元選擇之電壓偏壓可由包括該個別的目標字線之選擇鏡電路120的字線與位元線驅動器電路來提供。
該目標字線偏壓與該目標位元線偏壓可被組合性設計或選擇，使得足以使該目標胞元高於一臨限電壓之一完整偏壓可施用於該目標胞元。從次臨限區變遷至該臨限區或高於臨限區可包含該目標胞元針對通過該胞元之一給定電流所維持的電壓會突然降低之一“突返”事件(例如，參見圖2)。該選擇鏡電路120可提供該電流之一所需準位來流過該等記憶體胞元102之選擇胞元。
該選擇鏡電路120可包含組配來將該字線電極110之一電流限制在一所需電流準位的一電晶體閘極。例如，該電晶體可為具有受控制達一類比準位之一閘極的一n型電晶體，使得該電晶體可遞送高達一所需電流。該選擇鏡電路120可藉由施用一閘電壓(由HNVNN 134供應)至電晶體而被賦能。該選擇鏡電路120可包括額外控制電路來促成該一或多個記憶體胞元102之一目標記憶體胞元的解碼，使得該目標記憶體胞元可從一次臨限操作區移至高於一臨限 操作區之一操作區，以選擇該目標記憶體胞元。
該裝置100更可包括一重置模組，例如，包含一重置鏡電路140，來於施用該選擇鏡像電壓之後，其將一重置鏡像電壓施用至該裝置100之記憶體胞元102的目標記憶體胞元，來將該選擇的目標記憶體胞元重置。該重置鏡電路140可類似該選擇鏡電路來組配，例如，可包括一電晶體式開關來控制重置電流。該重置鏡電路140可包括一重置電壓供應器136(HNVNN_RESET)。某些實施例中，該重置鏡電路140之電壓供應HNVNN_RESET可低於(例如，具有一較高負值)HNVNN(如上所述，其可設定為該裝置100之一禁止電壓值)。例如，HNVNN_RESET可約為-4.25伏特。該選擇鏡電路120之電壓供應可不比該陣列之禁止電壓更負向，因為該字線上之其他反選擇胞元(例如，低臨限A型胞元)會取得錯誤選擇以及造成一位元錯誤。
操作上，記憶體胞元102之一目標記憶體胞元的選擇期間，該選擇鏡電路120可用來將電壓施用至一字線以選擇該目標記憶體胞元。該選擇鏡電路120可使用足以使該目標記憶體胞元導通之一電流。目標記憶體胞元選擇後，該選擇鏡電路120可切換為關閉而該重置鏡電路140可切換為導通來遞送重置電流。如上指出，該重置鏡電路140使用比該選擇鏡電路120還負向的一電壓供應HNVNN_RESET。該重置鏡電路140可使用一更負向的電壓供應，因為該重置脈衝期間，從HNVNN_RESET供應至一選擇字線有足夠的IR壓降。該壓降可確保該選擇字線滿足該禁止電壓的需求 (例如，>-3.5伏特)。
根據各種不同實施例，該感測電路112、該寫入電路116、該選擇鏡電路120、以及該重置鏡電路140可包括其他適當的電路或模組或者為其一部分。例如，某些實施例中，該等特徵112、116、120及140可適當組合在一或多個模組中、或可與該位元線電極108及/或字線電極110以外圖中未描繪之其他元件耦合。根據各種不同實施例，該裝置100可組配來執行本文所述之方法的動作。例如，根據本文所述之實施例，該裝置100可與組配來執行一記憶體胞元之選擇及/或重置操作的一或多個控制模組耦合。
圖2為一繪示根據某些實施例，一NVRAM(例如，PCM)裝置之一重置操作的示範圖。更特別是，用以響應該NVRAM裝置，諸如圖1之裝置100的記憶體胞元102之一目標記憶體胞元的選擇與重置，該波形202繪示一選定(本地)位元線上之一電壓改變，而波形204繪示一選定(本地)字線上之一電壓改變。
一記憶體胞元選擇操作開始時，一選擇鏡電路(例如，120)可將選擇電壓施用至該字線，以便選擇該字線。如該波形204上之數字210指出，該字線電壓可下降(例如，可採用負數)，例如，至一禁止電壓值的準位。之後，該位元線取得充電時，該位元線上之電壓可斜波向上(該波形202上之數字212指出)。該胞元之電壓超過該臨限電壓時，該目標記憶體胞元可突返(導通)，如該波形202與204上之數字214與216所個別指出。於是，該字線上之電壓可向上(如 218指出)而該位元線上之電壓可向下(如220指出)，且最後安定在足以將記憶體胞元選擇電流供應至該胞元之電壓(個別由數字222與224指出)。
有關位元線與字線上之電壓安定的時間(222、224)，該電流鏡電路可切換為關閉而該重置鏡電路可切換為導通，如該波形204與202上之數字226與228所個別指出。一重置操作中，一電流量(例如，一重置電流)可施用一時間量(例如，一重置時間)來將該記憶體胞元之相變材料從一結晶狀態轉變為一非晶質狀態。雖然該重置鏡電路提供之電壓供應比該電流鏡電路提供之電壓供應更負向，但由於脈衝期間從該字線至該負向供應之高IR壓降，故如數字230所指出，該字線可保持在該禁止電壓中。相較於習知技術，由於較低的HNVNN_RESET供應器，故更多重置電流可遞送至該目標記憶體胞元。
圖3為一根據某些實施例，用以執行一NVRAM(例如，PCM)裝置之一重置操作的一方法300之示範程序流程圖。該方法300可與連接圖1至圖2說明之實施例一致，反之亦然。
方塊302中，該方法300可包括將一選擇鏡像電壓施用至一NVRAM裝置(例如，圖1之裝置100)，以選擇一記憶體胞元(例如，圖1之記憶體胞元102的其中之一)。該施用電壓可為大於該記憶體胞元之一臨限電壓的一電壓，使該記憶體胞元從一關閉狀態變遷至一導通狀態。某些實施例中，該施用電壓可幾乎等於與該NVRAM裝置相關聯之一禁 止電壓。該選擇鏡像電壓可由與該NVRAM裝置耦合之選擇鏡電路來提供。
方塊304中，該方法300可包括，在施用該選擇鏡像電壓之後，將一重置鏡像電壓施用至該NVRAM裝置之記憶體胞元，來將該記憶體胞元重置，例如，將該記憶體胞元之相變材料從一結晶狀態轉換為一非晶質狀態。該重置鏡像電壓可低於(例如，更加負向)該選擇鏡像電壓，以促使高於一電流臨限之一重置電流遞送至該記憶體胞元。該重置鏡像電壓可由與該NVRAM裝置耦合之一重置鏡電路來提供。
該方法300之動作或本文所述之其他技術可由任何適當的模組來執行。例如，一或多個控制模組可耦合來控制圖1之裝置100以執行本文所述之動作。因此，本案亦揭示一製造物品。某些實施例中，該製造物品可包括一非過渡電腦可讀儲存媒體。該製造物品可具有儲存的指令，其用以響應一處理器執行時，可使本文所述之動作被執行。包括，例如，一PCM裝置之任何適當的裝置可配備組配來執行本文所述之動作的任何適當裝置(例如，圖1之該一或多個控制模組及/或裝置100)。
本揭示內容之實施例可使用如需求組配之任何適當的硬體及/或軟體來執行成為一系統。圖4示意性繪示一根據本文所述之各種不同實施例，包括具有組配來執行動作之電路(例如，圖1或圖2之電路100或200)的一NVRAM(例如，PCM)裝置408之示範系統(例如，一計算裝 置400)。該計算裝置400可容裝諸如母板402之一面板。該母板402可包括若干構件，包括但不侷限於一處理器404與至少一個通訊晶片406。該處理器404實體上與電氣上可耦合至該母板402。某些實施態樣中，該至少一通訊晶片406亦可實體上與電氣上耦合至該母板402。其他實施態樣中，該通訊晶片406可為該處理器404的一部分。
依照其應用，計算裝置400可包括實體上與電氣上可或可不耦合至該母板402之其他構件。該等其他構件可包括，但不侷限於，依電性記憶體(例如，DRAM)、先前所述之非依電性記憶體(例如，相變記憶體(PCM)408或ROM)、快取記憶體、一圖形處理器、一數位信號處理器、一隱處理器、一晶片組、一天線、一顯示器、一觸控螢幕顯示器、一觸控螢幕控制器、一電池、一聲頻編解碼器、一視訊編解碼器、一功率放大器、一全球定位系統(GPS)裝置、一羅盤、一蓋格計數器、一加速計、一迴轉儀、一揚聲器、一相機、以及一大量儲存裝置(諸如硬碟機、光碟(CD)、多樣化數位光碟(DVD)、等等)。
根據各種不同實施例，PCM 408可包括組配來執行本文所述之動作(例如，圖4或圖5之方法400或500)的電路(例如，圖1或圖2之電路100或200)。例如，該PCM 408可組配來使用寄生效應以執行寫入操作(例如，設定或重置操作)。
該通信晶片406可針對往返該計算裝置400之資料轉移來賦能無線通訊。該術語“無線”與其衍生詞可用 來說明透過使用調變電磁輻射透過一非固態媒體來傳達資料之電路、裝置、系統、方法、技術、通訊通道、等等。該術語並不暗指該等相關聯裝置不包含任何線路，但某些實施例中其可不包含。該通訊晶片406可執行若干無線標準或協定之任一種，包括但不侷限於美國電機電子工程師協會(IEEE)標準，包括WiFi(IEEE 802.11系列)、IEEE 802.16標準(例如，IEEE 802.16-2005修訂文件)、長期演進技術(LTE)計畫以及任何修訂文件、更新、及/或修正(例如，進階LTE計畫、超級行動寬頻(UMB)計畫(亦參照為“3GPP2”)、等等)。IEEE 802.16相容寬頻無線接取(BWA)網路一般參照為WiMAX網路，代表全球互通微波存取之一縮寫字，其為通過該IEEE 802.16標準之符合性與互通測試的產品之一驗證標示。該通訊晶片406可根據一全球行動通信系統(GSM)、通用封包無線服務(GPRS)、通用行動通訊服務(UMTS)、高速封包接取(HSPA)、演進式HSPA(E-HSPA)、或LTE網路來操作。該通訊晶片406可根據增強資料GSM演進(EDGE)、GSM EDGE無線電接取網路(GERAN)、通用地面無線電接取網路(UTRAN)、或演進式UTRAN(E-UTRAN)來操作。該通訊晶片406可根據碼分多重存取(CDMA)、時分多重存取(TDMA)、數位增強無線電信(DECT)、最佳化演進資料(EV-DO)、其衍生協定、以及指定為3G、4G、5G以及之上的任何其他無線協定來操作。其他實施例中，該通訊晶片406可根據其他無線協定來操作。
該計算裝置400可包括多個通訊晶片406。例如， 一第一通訊晶片406可專屬於較短範圍無線通訊，諸如Wi-Fi與藍芽，而一第二通訊晶片406可專屬於較長範圍無線通訊，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、等等。
各種不同實施態樣中，該計算裝置400可為行動計算裝置、一膝上型電腦、一輕省筆電、一筆記型電腦、一超筆電、一智慧型手機、一平板電腦、一個人數位助理(PDA)、一超級行動PC、一行動電話、一桌上型電腦、一伺服器、一印表機、一掃描器、一監視器、一轉頻器、一娛樂控制單元、一數位相機、一可攜式音樂播放器、或一數位錄影機。其他實施態樣中，該計算裝置400可為處理資料之任何其他電子裝置。
以下段落說明各種不同實施例之範例。
範例1為一種裝置，包含：一非揮發性隨機存取記憶體(NVRAM)裝置；一與該NVRAM裝置耦合之選擇鏡電路，其將一選擇鏡像電壓施用至該NVRAM裝置，以選擇該NVRAM裝置之一記憶體胞元；以及一與該NVRAM裝置耦合之重置鏡電路，在施用該選擇鏡像電壓之後，其將一重置鏡像電壓施用至該NVRAM裝置之記憶體胞元來將該記憶體胞元重置，其中該重置鏡像電壓低於該選擇鏡像電壓，以促使高於一電流臨限之一重置電流遞送至該記憶體胞元。
範例2可包括範例1之標的，其中該選擇鏡電路施用一選擇鏡像電壓包括施用約等於與該NVRAM裝置相關 聯之一禁止電壓的一電壓值。
範例3可包括範例1之標的，其中該NVRAM裝置為一PCM裝置，而其中該記憶體胞元包括與一雙向臨限開關(OTS)耦合之一相變材料，而其中施用至該記憶體胞元之重置鏡像電壓係用來將該相變材料從一結晶狀態轉換至一非晶質狀態。
範例4可包括範例1之標的，其中該選擇鏡像電壓約為-3.5伏特，其中該重置鏡像電壓約為-4.25伏特。
範例5可包括範例1之標的，其中該重置鏡電路在施用該選擇鏡像電壓之後，施用一重置鏡像電壓至該NVRAM裝置之記憶體胞元，包括該記憶體胞元之一突返事件後施用該重置鏡像電壓，其中該突返事件用以響應將該選擇鏡像電壓施用至該NVRAM裝置而發生。
範例6可包括範例5之標的，其中該記憶體胞元與該NVRAM裝置之一字線耦合，而其中該等選擇鏡電路與重置鏡電路與該字線選擇性連接，以便將該等選擇鏡像電壓與重置鏡像電壓施用至該記憶體胞元。
範例7可包括範例6之標的，其中該記憶體胞元之一電壓超過一臨限電壓時，該突返事件響應將該選擇鏡像電壓施用至該字線而發生。
範例8可包括範例1之標的，其中該NVRAM裝置包含一交叉點記憶體陣列。
範例9可包括範例1至8之任一項的標的，其中該裝置配置在一積體電路上。
範例10為一種方法，包含下列步驟：將一選擇鏡像電壓施用至一非依電性隨機存取記憶體(NVRAM)裝置，以選擇該NVRAM裝置之一記憶體胞元；以及施用該選擇鏡像電壓之後，將一重置鏡像電壓施用至該NVRAM裝置之記憶體胞元，來將該記憶體胞元重置，其中該重置鏡像電壓低於該選擇鏡像電壓，以促使高於一電流臨限之一重置電流遞送至該記憶體胞元。
範例11可包括範例10之標的，其中施用一選擇鏡像電壓包括施用約等於與該NVRAM裝置相關聯之一禁止電壓的電壓。
範例12可包括範例10之標的，其中將一選擇鏡像電壓施用至一NVRAM裝置，包括下列步驟：將一選擇鏡電路與該NVRAM裝置耦合；以及以該選擇鏡電路來將該選擇鏡像電壓提供至該NVRAM裝置。
範例13可包括範例10之標的，其中將一重置鏡像電壓施用至該NVRAM裝置之記憶體胞元，包括下列步驟：將一重置鏡電路與該NVRAM裝置耦合；以及以該重置鏡電路來將該重置鏡像電壓提供至該記憶體胞元。
範例14可包括範例12之標的，其中將一選擇鏡電路與該NVRAM裝置耦合包括將該選擇鏡電路與該NVRAM裝置之一字線連接，其中該記憶體胞元與該字線耦合。
範例15可包括範例14之標的，其中將一重置鏡電路與該NVRAM裝置耦合包括將該重置鏡電路與該NVRAM裝置之該字線連接。
範例16可包括範例10至15之任一項的標的，其中施用一重置鏡像電壓包括該記憶體胞元之一突返事件後施用該重置鏡像電壓，其中該突返事件響應於將該選擇鏡像電壓施用至該NVRAM裝置而發生，其中該NVRAM裝置為一相變記憶體(PCM)裝置。
範例17為一種行動裝置，包含：一處理器；以及一與該處理器耦合之記憶體，其中該記憶體包括：一相變記憶體(PCM)裝置；一與該PCM裝置耦合之選擇鏡電路，其將一選擇鏡像電壓施用至該PCM裝置，以選擇該PCM裝置之一記憶體胞元；以及一與該PCM裝置耦合之重置鏡電路，在施用該選擇鏡像電壓之後，其將一重置鏡像電壓施用至該PCM裝置之記憶體胞元，來將該記憶體胞元重置，其中該重置鏡像電壓低於該選擇鏡像電壓，以促使高於一電流臨限之一重置電流遞送至該記憶體胞元。
範例18可包括範例17之標的，其中該重置鏡電路在施用該選擇鏡像電壓之後，施用一重置鏡像電壓至該PCM裝置之記憶體胞元，包括該記憶體胞元之一突返事件後施用該重置鏡像電壓，其中該突返事件用以響應將該選擇鏡像電壓施用至該PCM裝置而發生。
範例19可包括範例18之標的，其中該記憶體胞元與該PCM記憶體裝置之一字線耦合，而其中該等選擇鏡電路與重置鏡電路與該字線選擇性連接，以便將該等選擇鏡像電壓與重置鏡像電壓施用至該記憶體胞元。
範例20可包括範例19之標的，其中該記憶體胞元 之一電壓超過一臨限電壓時，該突返事件響應將該選擇鏡像電壓施用至該字線而發生。
範例21可包括範例17至19之任一項的標的，其中該選擇鏡電路施用一選擇鏡像電壓包括施用約等於與該PCM記憶體裝置相關聯之一禁止電壓的一電壓值。
用於執行上述技術之電腦可讀媒體(包括非暫態電腦可讀媒體)、方法、裝置、系統、與裝置為本文揭示之實施例的舉例解說範例。此外，上述互動中之其他裝置可組配來執行各種不同的揭示技術。
雖然某些實施例為了描述已在本文中繪示與說明，但在不違背本揭示內容之範疇下，計算來達成相同目的之各種不同替代及/或等效實施例或實施態樣，可替代所示與說明之實施例。本申請案意欲涵蓋本文討論之實施例的任何調適或變化型態。因此，很明顯地本文說明之實施例意欲僅由該等請求項來加以限制。
100‧‧‧裝置
102‧‧‧記憶體胞元
104‧‧‧位元線
106‧‧‧字線
108‧‧‧位元線電極
110‧‧‧字線電極
112‧‧‧感測電路
116‧‧‧寫入電路
120‧‧‧選擇鏡電路
124‧‧‧磚疊/磚瓦
126‧‧‧字線驅動器
128‧‧‧位元線驅動器
132‧‧‧位元線供應器
134‧‧‧電壓供應器
136‧‧‧重置電壓供應器
140‧‧‧重置鏡電路

Claims (21)

  1. 一種裝置，包含：一非揮發性隨機存取記憶體(NVRAM)裝置；一與該NVRAM裝置耦合之選擇鏡電路，其將一選擇鏡像電壓施用至該NVRAM裝置以選擇該NVRAM裝置之一記憶體胞元；以及一與該NVRAM裝置耦合之重置鏡電路，在施用該選擇鏡像電壓之後，其將一重置鏡像電壓施用至該NVRAM裝置之記憶體胞元來將該記憶體胞元重置，其中該重置鏡像電壓低於該選擇鏡像電壓，以促使高於一電流臨限之一重置電流遞送至該記憶體胞元。
  2. 如請求項1之裝置，其中該選擇鏡電路施用一選擇鏡像電壓包括施用約等於與該NVRAM裝置相關聯之一禁止電壓的一電壓值。
  3. 如請求項1之裝置，其中該NVRAM裝置為一PCM裝置，而其中該記憶體胞元包括與一雙向臨限開關(OTS)耦合之一相變材料，而其中施用至該記憶體胞元之該重置鏡像電壓係用來將該相變材料從一結晶狀態轉換至一非晶質狀態。
  4. 如請求項1之裝置，其中該選擇鏡像電壓約為-3.5伏特，其中該重置鏡像電壓約為-4.25伏特。
  5. 如請求項1之裝置，其中該重置鏡電路在施用該選擇鏡像電壓之後，施用一重置鏡像電壓至該NVRAM裝置之 該記憶體胞元，包括在該記憶體胞元之一突返事件後施用該重置鏡像電壓，其中該突返事件響應於將該選擇鏡像電壓施用至該NVRAM裝置而發生。
  6. 如請求項5之裝置，其中該記憶體胞元與該NVRAM裝置之一字線耦合，而其中該等選擇鏡電路及重置鏡電路與該字線選擇性連接，以便將該等選擇鏡像電壓與重置鏡像電壓施用至該記憶體胞元。
  7. 如請求項6之裝置，其中該記憶體胞元之一電壓超過一臨限電壓時，該突返事件響應於將該選擇鏡像電壓施用至該字線而發生。
  8. 如請求項1之裝置，其中該NVRAM裝置包含一交叉點記憶體陣列。
  9. 如請求項1之裝置，其中該裝置配置在一積體電路上。
  10. 一種方法，包含：將一選擇鏡像電壓施用至一非依電性隨機存取記憶體(NVRAM)裝置，以選擇該NVRAM裝置之一記憶體胞元；以及在施用該選擇鏡像電壓之後，將一重置鏡像電壓施用至該NVRAM裝置之記憶體胞元，來將該記憶體胞元重置，其中該重置鏡像電壓低於該選擇鏡像電壓，以促使高於一電流臨限之一重置電流遞送至該記憶體胞元。
  11. 如請求項10之方法，其中施用一選擇鏡像電壓包括施用約等於與該NVRAM裝置相關聯之一禁止電壓的電壓。
  12. 如請求項10之方法，其中將一選擇鏡像電壓施用至一NVRAM裝置包括：將一選擇鏡電路與該NVRAM裝置耦合；以及以該選擇鏡電路來將該選擇鏡像電壓提供至該NVRAM裝置。
  13. 如請求項10之方法，其中將一重置鏡像電壓施用至該NVRAM裝置之記憶體胞元包括：將一重置鏡電路與該NVRAM裝置耦合；以及以該重置鏡電路來將該重置鏡像電壓提供至該記憶體胞元。
  14. 如請求項12之方法，其中將一選擇鏡電路與該NVRAM裝置耦合包括將該選擇鏡電路與該NVRAM裝置之一字線連接，其中該記憶體胞元與該字線耦合。
  15. 如請求項14之方法，其中將一重置鏡電路與該NVRAM裝置耦合包括將該重置鏡電路與該NVRAM裝置之該字線連接。
  16. 如請求項10之方法，其中施用一重置鏡像電壓包括在該記憶體胞元之一突返事件後施用該重置鏡像電壓，其中該突返事件響應於將該選擇鏡像電壓施用至該NVRAM裝置而發生，其中該NVRAM裝置為一相變記憶體(PCM)裝置。
  17. 一種行動裝置，包含：一處理器；以及一與該處理器耦合之記憶體，其中該記憶體包括： 一相變記憶體(PCM)裝置；一與該PCM裝置耦合之選擇鏡電路，其將一選擇鏡像電壓施用至該PCM裝置，以選擇該PCM裝置之一記憶體胞元；以及一與該PCM裝置耦合之重置鏡電路，在施用該選擇鏡像電壓之後，其將一重置鏡像電壓施用至該PCM裝置之記憶體胞元，來將該記憶體胞元重置，其中該重置鏡像電壓低於該選擇鏡像電壓，以促使高於一電流臨限之一重置電流遞送至該記憶體胞元。
  18. 如請求項17之行動裝置，其中在施用該選擇鏡像電壓之後，該重置鏡電路施用一重置鏡像電壓至該PCM裝置之記憶體胞元，包括在該記憶體胞元之一突返事件後施用該重置鏡像電壓，其中該突返事件響應於將該選擇鏡像電壓施用至該PCM裝置而發生。
  19. 如請求項18之行動裝置，其中該記憶體胞元與該PCM記憶體裝置之一字線耦合，而其中該等選擇鏡電路與重置鏡電路可與該字線連接，以便將該等選擇鏡像電壓與重置鏡像電壓施用至該記憶體胞元。
  20. 如請求項19之行動裝置，其中該記憶體胞元之一電壓超過一臨限電壓時，該突返事件響應於將該選擇鏡像電壓施用至該字線而發生。
  21. 如請求項17之行動裝置，其中該選擇鏡電路施用一選擇鏡像電壓包括施用約等於與該PCM記憶體裝置相關聯之一禁止電壓的一電壓值。
TW105111071A 2015-06-04 2016-04-08 行動裝置、電子裝置及用以操作非揮發性隨機存取記憶體之方法 TWI695265B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/731,212 US9715930B2 (en) 2015-06-04 2015-06-04 Reset current delivery in non-volatile random access memory
US14/731,212 2015-06-04

Publications (2)

Publication Number Publication Date
TW201710906A true TW201710906A (zh) 2017-03-16
TWI695265B TWI695265B (zh) 2020-06-01

Family

ID=57441399

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105111071A TWI695265B (zh) 2015-06-04 2016-04-08 行動裝置、電子裝置及用以操作非揮發性隨機存取記憶體之方法

Country Status (6)

Country Link
US (1) US9715930B2 (zh)
EP (1) EP3304559B1 (zh)
CN (1) CN107667404B (zh)
DE (1) DE102016108225A1 (zh)
TW (1) TWI695265B (zh)
WO (1) WO2016195843A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9792986B2 (en) * 2015-05-29 2017-10-17 Intel Corporation Phase change memory current
US9715930B2 (en) * 2015-06-04 2017-07-25 Intel Corporation Reset current delivery in non-volatile random access memory
KR20200104603A (ko) * 2019-02-27 2020-09-04 에스케이하이닉스 주식회사 효율적인 리드 동작을 수행하는 비휘발성 메모리 장치 및 이를 이용하는 시스템

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4567963B2 (ja) * 2003-12-05 2010-10-27 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7359231B2 (en) 2004-06-30 2008-04-15 Intel Corporation Providing current for phase change memories
JP4524455B2 (ja) 2004-11-26 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
US8116159B2 (en) 2005-03-30 2012-02-14 Ovonyx, Inc. Using a bit specific reference level to read a resistive memory
US20070171705A1 (en) 2005-12-15 2007-07-26 Parkinson Ward D Writing phase change memories
KR100719383B1 (ko) * 2006-04-12 2007-05-18 삼성전자주식회사 멀티 프로그램 방법을 사용하는 상 변화 메모리 장치
KR100809339B1 (ko) * 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR100882119B1 (ko) 2007-07-24 2009-02-05 주식회사 하이닉스반도체 상 변화 메모리 장치의 구동 방법
JP4846813B2 (ja) 2009-03-12 2011-12-28 株式会社東芝 不揮発性半導体記憶装置
US7944740B2 (en) * 2009-09-22 2011-05-17 International Business Machines Corporation Multi-level cell programming of PCM by varying the reset amplitude
JP5521850B2 (ja) * 2010-07-21 2014-06-18 ソニー株式会社 抵抗変化型メモリデバイスおよびその駆動方法
WO2013036244A1 (en) * 2011-09-09 2013-03-14 Intel Corporation Path isolation in a memory device
US9312005B2 (en) * 2013-09-10 2016-04-12 Micron Technology, Inc. Accessing memory cells in parallel in a cross-point array
US9715930B2 (en) * 2015-06-04 2017-07-25 Intel Corporation Reset current delivery in non-volatile random access memory

Also Published As

Publication number Publication date
EP3304559B1 (en) 2020-04-22
CN107667404A (zh) 2018-02-06
US20160358652A1 (en) 2016-12-08
EP3304559A1 (en) 2018-04-11
CN107667404B (zh) 2021-11-19
WO2016195843A1 (en) 2016-12-08
US9715930B2 (en) 2017-07-25
EP3304559A4 (en) 2019-01-16
DE102016108225A1 (de) 2017-04-27
TWI695265B (zh) 2020-06-01

Similar Documents

Publication Publication Date Title
TWI605468B (zh) 具有減少突發干擾的整合後置讀取之技術
TWI559307B (zh) 在相變記憶體中的設置與重置操作及相關技術與組態
US10497434B2 (en) Cross-point memory single-selection write technique
US9021227B2 (en) Drift management in a phase change memory and switch (PCMS) memory device
TWI718139B (zh) 在非揮發性隨機存取記憶體中供應保持電流之技術
JP6106903B2 (ja) クロスポイント不揮発性メモリに格納されたデータのリフレッシュ
JP2017512354A (ja) クロスポイントメモリにおける読み出しディスターブの軽減
US9190141B2 (en) Circuits for voltage or current biasing static random access memory (SRAM) bitcells during SRAM reset operations, and related systems and methods
TW201643877A (zh) 自行儲存及自行回復之非揮發性靜態隨機存取記憶體
TW201710906A (zh) 在非揮發性隨機存取記憶體中重置電流遞送之技術
TW201312566A (zh) 於交叉點陣列中透過耦合電容器之地磚層級突返檢測技術
CN115004300A (zh) 存储器装置及其控制方法
US11942143B2 (en) Semiconductor memory devices