CN116349131A - 用于使用互补补偿的放大器线性化的外围设备 - Google Patents
用于使用互补补偿的放大器线性化的外围设备 Download PDFInfo
- Publication number
- CN116349131A CN116349131A CN202180069457.6A CN202180069457A CN116349131A CN 116349131 A CN116349131 A CN 116349131A CN 202180069457 A CN202180069457 A CN 202180069457A CN 116349131 A CN116349131 A CN 116349131A
- Authority
- CN
- China
- Prior art keywords
- coupled
- power amplifier
- cgs
- input
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45264—Complementary cross coupled types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45481—Indexing scheme relating to differential amplifiers the CSC comprising only a direct connection to the supply voltage, no other components being present
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
提出了一种具有更宽线性化功率范围的功率放大器(PA)线性化技术。提出了两种具有交叉耦合PMOS和NMOS配置的线性化器。想法是与PA核心器件相比,使用互补器件,并且线性化器的Cgs行为也与PA本身互补。换句话说,具有线性化器的PA的总Cgs将是恒定的,而不会导致非线性波形。两种线性化器不仅可以有效地补偿AMAM,还可以有效地补偿AMPM。第一种线性化器可以与PA核心集成,并且第二种线性化器可用于IMN中。两种线性化器在不同的角落都有有效的IM3减少。
Description
相关申请的交叉引用
本申请要求于2020年8月19日提交的题为“Peripheral for AmplifierLinearization with Compl imentary Compensation”的美国临时申请号63/067,519的优先权,其主题内容通过引用合并于此。
技术领域
所公开的实施例总体上涉及功率放大器,并且,更具体地涉及用于使用互补补偿的射频(RF)放大器线性化的外围设备设计。
背景技术
移动通信系统的基本组件是功率放大器(PA)。功率放大器是移动通信系统中不可或缺的组件,并且功率放大器固有地是非线性的。为了减少非线性,功率放大器可以回退到其工作曲线的线性部分内运行。为了在不损害其线性的情况下提高功率放大器的效率,功率放大器线性是必不可少的。在移动通信系统中,各种功率放大器线性化技术用于改进线性度和功率效率。
图1(现有技术)示出了被偏置在较低偏置条件的NMOS功率放大器PA 100。为了实现良好的效率和高功率,功率放大器通常被偏置在较低的偏置条件,即所谓的AB类功率放大器或B类功率放大器。然而,这种偏置条件引入了非线性电容变化,特别是在更高的输出功率下。Cgs的非线性电容主要限制了AB类功率放大器的性能。为了高效率,AB类通常被偏置在接近于B类的深度AB类。然而,如图1所描绘的,Cgs变化在高功率下有很大的摆幅。Cgs的非线性电容使输入的大信号失真。
图2(现有技术)示出了NMOS功率放大器200与PMOS晶体管组合以实现PA 200的线性化。概念是使用PMOS晶体管MP来补偿Cgs变化,如图1所示。总Cgs是NMOS PA晶体管电容Cgs,n和PMOS晶体管电容Cgs,p之和(例如,Cgs=Cgs,n+Cgs,p)。在理想情况下,所得Cgs是恒定的,例如,实现完美的线性度。PMOS线性化器只能补偿NMOS的Cgs的变化,并且额外的寄生电容导致增益损失。PA的AM-PM失真可以通过Cgs变化的变化减少来减少,但线性化功率范围低。
需要具有更宽线性化功率范围的功率放大器线性化技术。
发明内容
提出了一种具有更宽线性化功率范围的功率放大器(PA)线性化技术。提出了两种具有交叉耦合PMOS和NMOS配置的线性化器。想法是与PA核心器件相比,使用互补器件,并且线性化器的Cgs行为也与PA本身互补。换句话说,具有线性化器的PA的总体Cgs将是恒定的,而不会导致非线性波形。两种线性化器不仅可以有效地补偿AMAM,还可以有效地补偿AMPM。第一种线性化器可以与PA核心集成,并且第二种线性化器可用于IMN中。两种线性化器在不同的角落(corner)都有有效的IM3减少。
在一个实施例中,PA从功率放大器的输入节点接收输入信号。PA通过互补差分NMOS晶体管对MN1和MN2放大输入信号,MN1栅极和MN2栅极耦合到输入节点,且MN1漏极和MN2漏极耦合到输出节点。差分晶体管对具有电容Cgs,n。PA使用交叉耦合PMOS晶体管对MP1和MP2补偿非线性,MP1的栅极耦合到MN1的栅极和MP2的漏极,且MP2的栅极耦合到MN2的栅极和MP1的漏极。PMOS晶体管对具有电容Cgs,p,以改进功率放大器的线性度。PA生成输出信号到功率放大器的输出节点上。在一个实施例中,选择PMOS晶体管对的尺寸以补偿Cgs,n的电容变化并改进功率放大器的线性度。
在另一实施例中,线性化PA从输入节点接收输入射频(RF)信号。线性化PA通过一个或多个功率放大器将输入RF信号放大到输出节点上。线性化PA使用交叉耦合NMOS晶体管对MN1和MN2补偿一个或多个功率放大器的非线性,MN1的栅极耦合到MN2的漏极,且MN2的栅极耦合到MN1的漏极。NMOS晶体管对与变压器组合,变压器串联地耦合到输入节点和一个或多个功率放大器,以改进线性化PA的线性度。最后,线性化PA生成输出RF信号到线性化PA的输出节点上。在一个实施例中,通过减少线性化PA的输入阻抗变化来改进线性化PA的线性度。
在下面的详细描述中描述了其他实施例和优点。发明内容并非旨在定义本发明。本发明由权利要求限定。
附图说明
图1(现有技术)示出了被偏置在较低偏置条件的NMOS功率放大器PA。
图2(现有技术)示出了使用PMOS线性化器以补偿NMOS功率放大器PA的Cgs变化的NMOS PA。
图3示出了根据一个新颖方面的具有跨导Gm线性化器和交叉耦合配置的CMOS差分功率放大器的第一实施例。
图4A示出了没有PMOS线性化器的NMOS功率放大器本身的输入阻抗和相位变化。
图4B示出了交叉耦合的PMOS晶体管对的输入阻抗和相位变化。
图5示出了根据一个新颖方面的具有PMOS线性化器的CMOS功率放大器的输入阻抗和相位变化对Vg和Pin。
图6示出了根据一个新颖方面的具有与变压器组合并且串联置于信号路径中的交叉耦合NMOS晶体管对的线性化功率放大器的第二实施例。
图7示出了根据一个新颖方面的与变压器组合的交叉耦合NMOS晶体管对的输入阻抗变化。
图8是根据新颖方面的具有更宽线性化功率范围的功率放大器线性化的方法的流程图。
图9是根据新颖方面的具有更宽线性化功率范围的功率放大器线性化的另一方法的流程图。
具体实施方式
现将详细参考本发明的一些实施例,其示例在附图中示出。
图3示出了根据一个新颖方面的具有跨导Gm线性化器和交叉耦合配置的CMOS差分功率放大器PA 300的第一实施例。NMOS是n型金属氧化物半导体场效应晶体管(MOSFET)。NMOS晶体管由n型源极和漏极以及p型衬底组成。当在栅极施加电压时,主体(p型衬底)中的空穴被驱离栅极。这允许在源极和漏极之间n型沟道的形成,且电流是从电子通过感应的n型沟道从源极到漏极进行的。PMOS是p型MOSFET。PMOS晶体管由p型源极和漏极以及n型衬底组成。当在源极和栅极之间施加正电压(栅极和源极之间为负电压)时,在源极和漏极之间形成具有相反极性的p型沟道。电流是通过空穴通过p型感应沟道从源极到漏极传递的。CMOS技术是NMOS和PMOS的结合。
功率放大器PA 300包括互补差分NMOS晶体管对MN1和MN2。由于CMOS晶体管的非线性电流-电压(IV)特性曲线,功率放大器固有地是非线性的。非线性导致不期望的输入到输出失真。AM-AM失真是电源电压与RF输出电压包络之间的差异。AM-PM失真是由于电源电压的调制而导致的RF输出载波的不需要的相位调制。为了在不损害其线性的情况下提高功率放大器的效率,功率放大器线性是必不可少的。
根据一个新颖方面,提出了一种宽带放大器线性化技术,该技术采用新颖的跨导Gm线性化器,该线性化器实现线性化以扩展线性输出功率范围,而不会消耗更多功率。由图3描绘的第一实施例中,PA 300包括互补差分NMOS晶体管对MN1和MN2、以及交叉耦合PMOS晶体管对MP1和MP2。MP1的栅极耦合到MN1的栅极和MP2的漏极,并且MP2的栅极耦合到MN2的栅极和MP1的漏极。差分NMOS晶体管对MN1和MN2具有寄生电容Cgs,n,交叉耦合PMOS晶体管对MP1和MP2具有寄生电容Cgs,p,寄生电容Cgs,p可以用于改进CMOS差分PA 300的总体Cgs线性度。
图3还示出了使用PMOS线性化器补偿CMOS PA 300的Cgs变化的CMOS功率放大器PA300的Cgs-Vgs曲线。一般而言,PMOS晶体管具有互补非线性电容变化,其可用于补偿NMOS晶体管的Cgs的电容变化。如图3所描绘的,差分NMOS晶体管对(MN1和MN2)的寄生电容Cgs,n的电容随Vgs增加,而交叉耦合PMOS晶体管对(MP1和MP2)的寄生电容Cgs,p的电容随Vgs减少。在一个示例中,MP1和MP2的PMOS尺寸可以被适当地选择,以具有互补电容变化。在另一示例中,Vpp可以由Vth、n-Vth、p、PMOS和NMOS的尺寸比确定。结果,CMOS PA 300的总体电容Cgs是NMOS PA晶体管电容Cgs,n和PMOS晶体管电容Cgs,p之和(例如,Cgs=Cgs,n+Cgs,p)。在理想的情况下,所得Cgs是恒定的,例如,为CMOS PA 300实现完美的线性度。
图4A示出了没有PMOS线性化器的NMOS功率放大器410本身的输入阻抗和相位变化。图4A描绘了输入阻抗Zin和相位变化对偏置电压Vg和28.5GHz射频下的输入功率Pin:1)扫描Vg以模拟由Pin驱动的动态偏置;2)用RF信号驱动PA,以实现AM/PM。相位变化对28.5GHz Pin从-35dB到10dB。
图4B示出了交叉耦合PMOS晶体管对420的输入阻抗和相位变化。图4B描绘了输入阻抗Zin和相位变化对偏置电压Vg和28.5GHz射频下的输入功率Pin:1)扫描Vg以模拟由Pin驱动的动态偏置;2)用RF信号驱动PA,以实现AM/PM。相位变化对28.5GHz Pin从-35dB到10dB。
图5示出了根据一个新颖方面的具有PMOS线性化器的CMOS功率放大器500的输入阻抗和相位变化对Vg和Pin。该想法是与PA核心器件(差分NMOS晶体管对)相比,使用互补器件(交叉耦合PMOS晶体管对作为线性化器),并且线性化器的行为也与CMOS PA本身互补。换句话说,具有线性化器的CMOS PA的总体Cgs将是恒定的,而不会导致非线性波形。图5描绘了输入阻抗Zin和相位变化对偏置电压Vg和28.5GHz射频下的输入功率Pin:1)扫描Vg以模拟由Pin驱动的动态偏置;2)用RF信号驱动PA,以实现AM/PM。如图5中所描绘的,在从-35dB到10dB的宽功率范围上的输入阻抗变化大幅减少,并且AM-PM失真也从5+度缓解到<1度。
图6示出了根据一个新颖方面的具有与变压器耦合器620组合并且串联置于功率放大器630的信号路径中的交叉耦合NMOS晶体管对610的线性化功率放大器600的第二实施例。图6示出了交叉耦合NMOS晶体管对610随着Pin低而具有高阻抗,且交叉耦合NMOS晶体管对610的输入阻抗随着Pin随着更大的摆幅增加而变小。在与信号路径串联的变压器耦合器的初级线圈中观察到的阻抗变化和相位变化示出了补偿PA 630的AM-AM和AM-PM失真现象的潜力。结果,PA 600的总体阻抗和相位变化减少了。在一个实施例中,通过适当地选择NMOS晶体管和变压器耦合器尺寸,PA 600的线性化可以被实现。在一个实施例中,交叉耦合NMOS晶体管对和变压器耦合器属于输入匹配网络(IMN)的一部分,以实现输入阻抗匹配。另外,PA 630的输出耦合到输出匹配网络(OMN),以实现输出阻抗匹配。
图7示出了根据一个新颖方面的与变压器720组合的交叉耦合NMOS 710的输入阻抗变化。
在适度高的Pin中,第二线圈L2未打开。
总而言之,提出了两种具有交叉耦合NMOS和PMOS晶体管对的PA线性化器。两种线性化器不仅可以有效地补偿AMAM,还可以有效地补偿AMPM。如图3所示的实施例一(使用交叉耦合PMOS晶体管对的线性化器)可以与PA核心集成。如图6所示的实施例二(使用与变压器组合的交叉耦合NMOS晶体管对的线性化器)可用于输入匹配网络(IMN)中。两种线性化器在不同的角落(corner)都有有效的IM3减少。使用线性化器的相同控制偏置,线性化器仍然提供最佳点——对温度不敏感。
图8是根据新颖方面的具有更宽线性化功率范围的功率放大器线性化的方法的流程图。在步骤801中,PA从功率放大器的输入节点接收输入信号。在步骤802中,PA通过互补差分NMOS晶体管对MN1和MN2放大输入信号,MN1栅极和MN2栅极耦合到输入节点,且MN1漏极和MN2漏极耦合到输出节点。差分晶体管对具有电容Cgs,n。在步骤803中,PA使用交叉耦合PMOS晶体管对MP1和MP2补偿非线性,MP1的栅极耦合到MN1的栅极和MP2的漏极,且MP2的栅极耦合到MN2的栅极和MN1的漏极。PMOS晶体管对具有电容Cgs,p,以改进功率放大器的线性度。在步骤804中,PA生成输出信号到功率放大器的输出节点上。在一个实施例中,选择PMOS晶体管对的尺寸以补偿Cgs,n的电容变化并改进线性度。
图9是根据新颖方面的具有更宽线性化功率范围的功率放大器线性化的另一方法的流程图。在步骤901中,线性化PA从输入节点接收输入射频(RF)信号。在步骤902中,PA通过一个或多个功率放大器将输入RF信号放大到输出节点上。在步骤903中,PA使用交叉耦合NMOS晶体管对MN1和MN2补偿一个或多个功率放大器的非线性,MN1的栅极耦合到MN2的漏极,且MN2的栅极耦合到MN1的漏极。NMOS晶体管对与变压器组合,变压器串联地耦合到输入节点和一个或多个功率放大器,以改进线性化PA的线性度。在步骤904中,PA生成输出RF信号到线性化PA的输出节点上。在一个实施例中,通过减少输入阻抗变化来改进线性化PA的线性度。
尽管为了指导的目的结合某些具体实施例描述了本发明,但是本发明不限于此。因此,在不脱离如权利要求中所阐述的本发明的范围的情况下,可以实践所描述的实施例的各种特征的各种修改、变型和组合。
Claims (20)
1.一种功率放大器PA,包括:
输入节点,所述输入节点接收输入信号;
输出节点,所述输出节点生成经放大的输出信号;
互补差分NMOS晶体管对MN1和MN2,其中,MN1栅极和MN2栅极耦合到所述输入节点,并且MN1漏极和MN2漏极耦合到所述输出节点,其中,所述差分晶体管对具有电容Cgs,n;以及
交叉耦合PMOS晶体管对MP1和MP2,其中,MP1的栅极耦合到MN1的栅极和MP2的漏极,并且MP2的栅极耦合到MN2的栅极和MP1的漏极,其中,所述PMOS晶体管对具有电容Cgs,p,以改进所述功率放大器的线性度。
2.根据权利要求1所述的PA,其中,所述功率放大器的线性度是通过减少所述功率放大器的电容变化来改进的。
3.根据权利要求2所述的PA,其中,所述功率放大器具有等效电容为Cgs=Cgs,n+Cgs,p的电容,并且其中,与Cgs,n相比,Cgs的电容变化减少。
4.根据权利要求1所述的PA,其中,所述功率放大器的线性度是通过减少作为所述功率放大器的信号摆幅的结果的输入阻抗变化来改进的。
5.根据权利要求1所述的PA,其中,所述PMOS晶体管对的尺寸被选择以补偿Cgs,n的电容变化。
6.一种由功率放大器PA执行的方法,包括:
从所述功率放大器的输入节点接收输入信号;
通过互补差分NMOS晶体管对MN1和MN2放大所述输入信号,其中,MN1栅极和MN2栅极耦合到所述输入节点,并且MN1漏极和MN2漏极耦合到输出节点,其中,所述差分晶体管对具有电容Cgs,n;
使用交叉耦合PMOS晶体管对MP1和MP2补偿所述PA的非线性,其中,MP1的栅极耦合到MN1的栅极和MP2的漏极,并且MP2的栅极耦合到MN2的栅极和MP1的漏极,其中,所述PMOS晶体管对具有电容Cgs,p,以改进所述功率放大器的线性度;以及
生成输出信号到所述功率放大器的所述输出节点上。
7.根据权利要求6所述的方法,其中,所述功率放大器的线性度是通过减少所述功率放大器的电容变化来改进的。
8.根据权利要求7所述的方法,其中,所述功率放大器具有等效电容为Cgs=Cgs,n+Cgs,p的电容,并且其中,与Cgs,n相比,Cgs的电容变化减少。
9.根据权利要求6所述的方法,其中,所述功率放大器的线性度是通过减少作为所述功率放大器的信号摆幅的结果的输入阻抗变化来改进的。
10.根据权利要求6所述的方法,其中,所述PMOS晶体管对的尺寸被选择以补偿Cgs,n的电容变化。
11.一种线性化功率放大器PA,包括:
输入节点,所述输入节点接收输入射频信号;
输出节点,所述输出节点生成经放大的输出射频信号;
一个或多个功率放大器,所述一个或多个功率放大器耦合到所述输入节点和所述输出节点;
变压器耦合器,串联地耦合到所述输入节点和所述一个或多个功率放大器;以及
交叉耦合NMOS晶体管对MN1和MN2,其中,MN1的栅极耦合到MN2的漏极,并且MN2的栅极耦合到MN1的漏极,并且其中,所述NMOS晶体管对与所述变压器耦合器组合以改进所述线性化PA的线性度。
12.根据权利要求11所述的线性化PA,其中,所述线性化PA的线性度是通过减少所述线性化PA的输入阻抗变化来改进的。
13.根据权利要求12所述的线性化PA,其中,所述交叉耦合NMOS晶体管对具有在输入信号摆幅改变时变化的阻抗。
14.根据权利要求12所述的线性化PA,其中,所述变压器具有在所述输入信号摆幅改变时以互补的方式变化的阻抗。
15.根据权利要求11所述的线性化PA,其中,与所述变压器组合的所述交叉耦合NMOS晶体管对MN1和MN2属于所述线性化PA的输入匹配网络。
16.一种由线性化功率放大器PA执行的方法,包括:
从输入节点接收输入射频RF信号;
通过一个或多个功率放大器将所述输入RF信号放大到输出节点上;
使用交叉耦合NMOS晶体管对MN1和MN2补偿所述一个或多个功率放大器的非线性,其中,MN1的栅极耦合到MN2的漏极,且MN2的栅极耦合到MN1的漏极,并且其中,所述NMOS晶体管对与变压器耦合器组合,其中,所述变压器耦合器串联地耦合到所述输入节点和所述一个或多个功率放大器,以改进所述线性化PA的线性度;以及
生成输出RF信号到所述线性化PA的所述输出节点上。
17.根据权利要求16所述的方法,其中,所述线性化PA的线性度是通过减少所述线性化PA的输入阻抗变化来改进的。
18.根据权利要求17所述的方法,其中,所述交叉耦合NMOS晶体管对具有在输入信号摆幅改变时变化的阻抗。
19.根据权利要求17所述的方法,其中,所述变压器具有在所述输入信号摆幅改变时以互补的方式变化的阻抗。
20.根据权利要求16所述的方法,其中,与所述变压器组合的所述交叉耦合NMOS晶体管对MN1和MN2属于所述线性化PA的输入匹配网络。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202063067519P | 2020-08-19 | 2020-08-19 | |
PCT/US2021/046784 WO2022040478A1 (en) | 2020-08-19 | 2021-08-19 | Peripheral for amplifier linearization with complementary compensation |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116349131A true CN116349131A (zh) | 2023-06-27 |
Family
ID=80269947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180069457.6A Pending CN116349131A (zh) | 2020-08-19 | 2021-08-19 | 用于使用互补补偿的放大器线性化的外围设备 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20220060153A1 (zh) |
EP (1) | EP4200977A1 (zh) |
JP (1) | JP2023538621A (zh) |
CN (1) | CN116349131A (zh) |
WO (1) | WO2022040478A1 (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100499855B1 (ko) * | 2002-12-12 | 2005-07-07 | 한국전자통신연구원 | 가변 이득 증폭기 |
US7944298B2 (en) * | 2007-12-18 | 2011-05-17 | Qualcomm, Incorporated | Low noise and low input capacitance differential MDS LNA |
US7741981B1 (en) * | 2008-12-30 | 2010-06-22 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Dual-use comparator/op amp for use as both a successive-approximation ADC and DAC |
TWI454061B (zh) * | 2011-02-08 | 2014-09-21 | Raydium Semiconductor Corp | 比較器 |
CN105991127B (zh) * | 2015-01-27 | 2018-11-13 | 意瑞半导体(上海)有限公司 | 功率因数校正电路及乘法器 |
-
2021
- 2021-08-19 WO PCT/US2021/046784 patent/WO2022040478A1/en unknown
- 2021-08-19 EP EP21859170.9A patent/EP4200977A1/en active Pending
- 2021-08-19 US US17/406,630 patent/US20220060153A1/en active Pending
- 2021-08-19 CN CN202180069457.6A patent/CN116349131A/zh active Pending
- 2021-08-19 JP JP2023512238A patent/JP2023538621A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP4200977A1 (en) | 2023-06-28 |
WO2022040478A1 (en) | 2022-02-24 |
US20220060153A1 (en) | 2022-02-24 |
JP2023538621A (ja) | 2023-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Kim et al. | A new linearization technique for MOSFET RF amplifier using multiple gated transistors | |
CN112543005B (zh) | 幅度调制对相位调制的补偿电路、射频功率放大器及设备 | |
US20150188500A1 (en) | Power amplifier | |
TWI383581B (zh) | 功率放大器和其功率放大方法 | |
KR100955822B1 (ko) | 선형성이 향상된 차동 증폭 회로 | |
Kim et al. | A 28–34-GHz stacked-FET power amplifier in 28-nm FD-SOI with adaptive back-gate control for improving linearity | |
US20240128938A1 (en) | Wideband amplifier linearization techniques | |
KR100281647B1 (ko) | 능동소자 발룬을 이용한 소신호 선형성 향상을 위한 알에프 집적회로 | |
WO2002019518A1 (fr) | Amplificateur a plusieurs etages | |
CN116349131A (zh) | 用于使用互补补偿的放大器线性化的外围设备 | |
Kim et al. | A high-efficiency SOI CMOS stacked-FET power amplifier using phase-based linearization | |
JP3393514B2 (ja) | モノリシック集積化低位相歪電力増幅器 | |
KR101891619B1 (ko) | 질화갈륨 집적회로 증폭기의 선형화 바이어스 회로 기술 | |
KR102449479B1 (ko) | 전력 증폭기 | |
Bhardwaj et al. | A linearity enhancement technique for envelope tracked cascode power amplifiers | |
Lee et al. | A linearization method with optimizing impedance of envelope signal to suppress IMD3 of RF CMOS power amplifier | |
Kao et al. | A 20 GHz power amplifier with IM3 distortion cancellation by load-split derivative superposition | |
US20230336128A1 (en) | Amplitude modulation-phase modulation (am-pm) linearization in a power amplifier using bias circuitry | |
US20230318537A1 (en) | Power amplifier system | |
CN114759886B (zh) | 一种射频放大电路 | |
Gajadharsing | Low distortion RF-LDMOS power transistor for wireless communications base station applications | |
Nasri et al. | Linearity Improvement of the CMOS Power Amplifier with Auxiliary Path | |
Choupan et al. | Millimeter-wave Power Amplifier with Linearization Technique in $0.18-\mu\mathrm {m} $ CMOS Process | |
Zhai et al. | Linearity enhancement in CMOS power amplifier design by using varactor-embedded output matching network | |
KR100394275B1 (ko) | 소신호 선형성 향상을 위한 알에프용 차동증폭단 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |