CN105119602B - 一种模数转换器中开关电容比较器电路 - Google Patents

Abstract

本发明公开一种模数转换器中开关电容比较器电路，其特征在于：包括开关电容电路、预放大电路、锁存输出电路、失调校准电路；所述开关电容电路连接所述预放大电路的输入端，所述锁存输出电路连接所述预放大电路的输出端，所述失调校准电路与预放大连路相连接。本发明此校准技术不会在比较器的信号节点上引入任何寄生参数，可以提高比较器的响应速度，适合于高速ADC的应用场合。

Description

一种模数转换器中开关电容比较器电路

技术领域

本发明涉及半导体集成电路技术领域，特别涉及一种模数转换器中开关电容比较器电路。

背景技术

比较器是模拟数字转换器(ADC)的核心模块之一。在全并型、流水线型、逐次逼近型、过采样型等各类ADC中，比较器的响应速度直接决定了ADC的转换速度，而比较器的失调情况则会影响了ADC的信噪比(SNR)、无杂散动态范围(SFDR)、非线性误差等特性。因此在高速高精度ADC中，高性能的比较器始终是整个ADC系统的设计难点之一。

由于绝大部分的ADC都是在固定频率时钟驱动下工作的采样系统，因此其中的比较器大部分也都是时钟驱动的开关电容比较器。ADC中最常用的开关电容比较器结构如图1(a)所示，其主要由开关电容电路、预放大电路Preamp、锁存电路Latch三部分组成，其时钟时序如图1(b)所示。在和为高电平阶段，电容C₁和C₂分别对输入信号V_IN+和V_IN-采样，电容C₃和C₄分别对参考信号V_REF-和V_REF+采样；在和为高电平阶段，电容通过电荷再分配实现电压相减，并将结果通过预放大电路Preamp放大后由锁存电路Latch锁存并输出。

然而在集成电路中，由器件失配造成的失调电压是普遍存在的现象。在图1(a)的比较器中，预放大电路Preamp和锁存电路Latch都存在这个问题，在图中以V_OS1和V_OS2分别表示。失调电压的存在可以等效为比较器的参考电压偏离了实际值，从而导致ADC产生误码。一般的做法是通过精心版图设计来降低器件的失配，但是这种方式的效果是有限的。更常用的是通过增加器件的尺寸来降低失配，但是这种方式同时也会增加电路的寄生电容，从而降低比较器的速度。

更为有效的思路是仍然采用小尺寸器件，但是通过校准的方式抵消比较器的失调，常见的结构如图2所示，在这里将图1(a)中的V_OS1和V_OS2统一等效到预放大电路Preamp的输入端，看为一个失调电压V_OS。基本的思路是：在和为高电平阶段，预放大电路Preamp的正负输入短都接到了共模电压V_CM上，这时如果没有失调电压V_OS存在，那么比较器将会在内部随机噪声的影响下输出概率相等的0和1数字信号；但如果比较器输入端存在失调电压V_OS，那么比较器输出0和1的概率将不等。利用这个特征，可以通过控制电路CTRL来控制特意加入的可调失配电流I_B1～I_B4，从而达到抵消原有失调电压V_OS的目的，当系统稳定后比较器将再次输出概率相等的0和1数字信号。其中控制电路CTRL的形式有很多种，可以是数字控制，也可以是模拟控制。

采用图2的方法后，预放大电路Preamp和锁存电路Latch都可以采用小尺寸器件，从而保证了比较器的转换速度，同时校准也消除了失调的影响。但是这种校准仍然要在预放大电路Preamp输出节点这个关键信号路径上加入偏置电流器件，其引入的寄生电容仍然会对预放大器的建立速度带来很大影响。在特别高速的ADC系统中，这种限制带来的影响是非常大的。

发明内容

为解决上述现有的缺点，本发明的主要目的在于提供一种模数转换器中开关电容比较器电路，此校准技术不会在比较器的信号节点上引入任何寄生参数，可以提高比较器的响应速度，适合于高速ADC的应用场合。

为达成以上所述的目的，本发明的一种模数转换器中开关电容比较器电路采取如下技术方案：

一种模数转换器中开关电容比较器电路，其特征在于：包括开关电容电路、预放大电路、锁存输出电路、失调校准电路；所述开关电容电路连接所述预放大电路的输入端，所述锁存输出电路连接所述预放大电路的输出端，所述失调校准电路与预放大连路相连接。

包括双相非交叠时钟/双相非交叠时钟/双相非交叠时钟/双相非交叠时钟校准时钟校准采样时钟双相非交叠时钟和双相非交叠时钟为双相非交叠时钟，双相非交叠时钟的下降沿略微领先于双相非交叠时钟的下降沿，双相非交叠时钟整体略微落后于双相非交叠时钟校准时钟为双相非交叠时钟的反相时钟、并在双相非交叠时钟的低电平期间有一段时间被拉到低电平用于校准，校准采样时钟为双相非交叠时钟的同频时钟、其上升沿采样校准时钟的校准输出。

在开关电容电路对输入信号进行采样的期间，插入一段失调校准时间，在校准时间段里，锁存输出电路将预放大电路的输入失调电压放大产生校准控制方波信号，并通过失调校准电路反馈调整预放大电路负载管的阈值电压，从而实现输入失调电压的抵消，整个电路中除了负载管M₅和负载管M₄的衬底以外，其余所有NMOS管的衬底都连接到地、所有PMOS管的衬底都连接到电源电压。

所述预放大电路，包括尾电流偏置电流管M₁、尾电流偏置电压V_B1、输入差分管M₂、输入差分管M₃、二极管连接的负载管M₄、二极管连接的负载管M₅，在开关电容电路对输入信号进行采样的期间，差分输入V_X+和V_X-均接到共模电平V_CM，相当于等效输入预放大电路的输入失调电压，负载管M₄、负载管M₅的阈值电压可根据输入失调电压的情况实时调整，以抵消输入失调电压的影响，实现失调电压校准。

所述锁存输出电路，包括输入放大管M₆、输入放大管M₇、开关管M₈、正反馈连接的负载管M₉、正反馈连接的负载管M₁₀、与门G₁、与门G₂、D触发器G₃、D触发器G₄，在开关电容电路对输入信号进行采样即双相非交叠时钟和双相非交叠时钟为高电平的期间，校准时钟提供一段校准输出时间，负载管M₈在其控制下将输入失调电压放大为数字信号，并由校准采样时钟采样输出为校准控制信号V_C+和V_C-，当双相非交叠时钟为高电平时，对输入信号的正常比较结果通过与门G₁、与门G₂后产生为比较器输出信号V_O+和输出信号V_O-。

所述失调校准电路，包括尾电流偏置管M_C1、尾电流偏置电压V_B3、输入差分管M_C2、输入差分管M_C3、校准参考电压V_B2、负载电阻R_C1、负载电阻R_C2、电荷泵偏置电流管M_C4和电荷泵偏置电流管M_C7、电荷泵偏置电压V_B4和电荷泵偏置电压V_B5、电荷泵开关管M_C5、电荷泵开关管M_C6、电荷泵电容C_C，偏置管M_C4和偏置管M_C7提供相等的偏置电流，开关管M_C5和开关管M_C6在校准控制信号V_C+和校准控制信号V_C-的控制下交替打开，让上下偏置电流分别对电容C_C充放电产生电荷泵输出电压V_PUMP，电荷泵输出电压V_PUMP和校准参考电压V_B2经过比较放大后产生校准输出信号V_A+和校准输出信号V_A-并分别反馈到预放大电路负载管M₅和负载管M₄的衬底，实现输入失调电压校准。

采用如上技术方案的发明，具有如下有益效果：

本发明其在开关电容电路对输入信号进行采样的期间，插入了一段失调校准时间。在这段校准时间段里，比较器将预放大电路的输入失调电压放大产生为校准控制方波信号，并控制失调校准电路反馈调整预放大电路负载管的阈值电压，从而实现输入失调电压的抵消，之后比较器正常对输入信号进行比较放大。此校准技术不会在比较器的信号节点上引入任何寄生参数，可以提高比较器的响应速度，适合于高速ADC的应用场合。

附图说明

图1a为传统开关电容比较器。

图1b为传统工作时序波形。

图2为传统开关电容比较器的失调校准方式。

图3a为本发明后台实时失调校准开关电容比较器电路结构。

图3b为本发明电路的时序波形。

图4a为本发明+10mV输入失调时的主要节点波形。

图4b为本发明-10mV输入失调时的主要节点波形

具体实施方式

为了进一步说明发明，下面结合附图进一步进行说明：

如图3a和3b所示，本发明的一种模数转换器中开关电容比较器电路，本发明提出的比较器后台校准方案如图3(a)所示，主要由开关电容电路、预放大电路、锁存输出电路、失调校准电路四部分组成，图3(b)为其时序波形图。开关电容电路部分由开关S₁、开关S₂、开关S₃、开关S₄、开关S₅、开关S₆、开关S₇、开关S₈、开关S₉、开关S₁₀和电容C₁、电容C₂、电容C₃、电容C₄组成，主要完成输入信号V_IN+和输入信号V_IN-与参考信号V_REF+和参考信号V_REF-的减法运算。预放大电路由NMOS管M₁、NMOS管M₂、NMOS管M₃和PMOS管M₄、PMOS管M₅组成，其中NMOS管M₁为尾电流偏置电流管、V_B1为尾电流偏置电压、NMOS管M₂、NMOS管M₃为输入差分管、PMOS管M₄、PMOS管M₅为二极管连接的负载管。锁存输出电路由PMOS管M₆、PMOS管M₇、NMOS管M₈、NMOS管M₉、NMOS管M₁₀、与门G₁、与门G₂和D触发器G₃、D触发器G₄组成，其中PMOS管M₆、PMOS管M₇为输入放大管、NMOS管M₈为开关管、NMOS管M₉、NMOS管M₁₀为正反馈连接的负载管、门G₁、门G₂用来产生比较器输出信号V_O+和输出信号V_O-、门G₃、门G₄用来产生校准控制信号V_C+和校准控制信号V_C-。失调校准电路由NMOS管M_C1、NMOS管M_C2、NMOS管M_C3、NMOS管M_C4、NMOS管M_C5、NMOS管M_C6、PMOS管M_C7、电阻R_C1、电阻R_C2与电容C_C组成，其中NMOS管M_C1为偏置电流管、V_B3为尾电流偏置电压、NMOS管M_C2、NMOS管M_C3为输入差分管、V_B2为校准参考电压、电阻R_C1、电阻R_C2为负载电阻、NMOS管M_C4和NMOS管M_C7为电荷泵偏置电流、V_B4和V_B5为电荷泵偏置电压、NMOS管M_C5、NMOS管M_C6为校准控制信号V_C+和校准控制信号V_C-控制的电荷泵开关管、C_C为电荷泵电容，失调校准电路的输出信号V_A+和输出信号V_A-分别反馈到预放大电路负载管M₅和负载管M₄的衬底。整个电路中除了负载管M₅和负载管M₄的衬底以外，其余所有NMOS管的衬底都连接到地、所有PMOS管的衬底都连接到电源电压。双相非交叠时钟和双相非交叠时钟为双相非交叠时钟；双相非交叠时钟的下降沿领先于双相非交叠时钟的下降沿；双相非交叠时钟略微落后于双相非交叠时钟校准时钟为双相非交叠时钟的反相时钟，并在双相非交叠时钟的低电平期间有一段时间被拉到低电平用于校准；校准采样时钟为双相非交叠时钟的同频时钟，其上升沿采样校准时钟的校准输出。整个电路的工作情况如下。

当双相非交叠时钟和双相非交叠时钟为高电平时，开关S₁、开关S₂、开关S₃、开关S₄、开关S₅、开关S₆闭合、开关S₇、开关S₈、开关S₉、开关S₁₀断开，这时输入信号V_IN+和信号V_IN-分别对电容C₁和电容C₂充电、参考信号V_REF+和参考信号V_REF-分别对电容C₄和电容C₃充电。双相非交叠时钟比双相非交叠时钟提前跳变为低电平，让开关S₅、开关S₆领先与开关S₁、开关S₂、开关S₃、开关S₄断开，从而让电容C₁、电容C₂、电容C₃、电容C₄的右极板悬空，实现电荷锁定。当双相非交叠时钟跳变为低电平后，电容C₁、电容C₂、电容C₃、C₄上存储的电荷分别为(假设电容的容值都为C)：

当双相非交叠时钟跳变为高电平后，电容C₁、电容C₂、电容C₃、电容C₄的电荷进行重新分配，此时电容C₁、电容C₂、电容C₃、电容C₄上存储的电荷分别为：

由于电容C₁、电容C₂、电容C₃、电容C₄的右极板悬空，根据电荷守恒原理可知：

由此可得到预放大电路的差分输入电压为：

这个差分电压经过预放大电路放大后，交由锁存输出电路。

锁存输出电路的工作分为两个过程：锁存输出过程和校准过程。

1)双相非交叠时钟和双相非交叠时钟为高电平的期间为锁存输出过程，此时校准时钟为低电平，开关管M₈关断。锁存电路输入管M₆、锁存电路输入管M₇和正反馈负载M₉、负载M₁₀将预放大电路的输出迅速放大为锁存输出数字信号V_O1+和数字信号V_O1-。由于双相非交叠时钟为高电平，与门G₁、与门G₂开启，并将锁存输出信号V_O1+和锁存输出信号V_O1-输出为比较器输出信号V_O+和输出信号V_O-。

2)双相非交叠时钟和双相非交叠时钟为低电平的期间为校准过程，此时预放大电路的正负输入V_X+和正负输入V_X-都接到共模电平V_CM，预放大电路的输入信号即输入失调电压。校准时钟先为高电平，开关管M₈导通，PMOS管M₁、PMOS管M₂、PMOS管M₃、PMOS管M₄、PMOS管M₅、PMOS管M₆、PMOS管M₇、NMOS管M₈、NMOS管M₉、NMOS管M₁₀形成两级放大电路对输入失调电压进行放大。然后校准时钟变为低电平，开关管M₈关断，输入失调电压被迅速放大为数字信号V_O1+和数字信号V_O1-，并通过触发器G₃、触发器G₄被校准采样时钟采样得到校准控制信号V_C+和校准控制信号V_C-。随后校准时钟再次变为高电平，为后面比较器对正常的输入信号放大做准备。

失调校准电路的偏置管M_C4和失调校准电路的偏置管M_C7提供相等的偏置电流，开关管M_C5和开关管M_C6在校准控制信号V_C+和信号V_C-的控制下交替打开，让上下偏置电流分别对电容C_C充放电产生电荷泵输出电压V_PUMP。此电压与参考电压V_B2通过差分放大电路放大后产生调整电压V_A+和电压V_A-，用来调整预放大电路负载管M₄和负载管M₅的衬底电压，从而形成比较器失调校准的负反馈回路。

当比较器产生正的输入失调电压，即V_X+高于V_X-时，在校准阶段比较器会产生高电平V_C+和低电平V_C-。这时电荷泵对电容C_C充电让电荷泵输出电压V_PUMP升高，进而让校准电压V_A-升高、校准电压V_A+降低。通过这种对负载管M₄和负载管M₅衬底电压的调整，会影响他们的阈值电压，从而导致预放大电路负载反方向的失配，从而抵消输入失调电压。当环路稳定后，校准控制信号V_C+和校准控制信号V_C-会输出交替的高低电平，电荷泵输出电压V_PUMP趋于稳定。当比较器产生负的输入失调电压时，环路仍然按照上述过程向反方向调整。

图4a和4b给出了比较器工作在100MHz时的仿真波形。其中图4(a)为存在+10mV输入失调电压的情况，由于输入失调的影响，起初V_C+始终输出高电平，电荷泵输出电压V_PUMP不断升高，失调调整电压V_A-升高、失调调整电压V_A+降低。当失调校准完成后，V_PUMP在一个稳定电压附近小幅波动，而失调调整电压V_A-与失调调整电压V_A+也在一个稳定的压差附近小幅波动，V_C+交替输出高低电平。图4(b)为存在-10mV输入失调电压的情况，可以看到在经历了相似的调整过程后，环路实现稳定。

Claims (6)

1.一种模数转换器中开关电容比较器电路，其特征在于：包括开关电容电路、预放大电路、锁存输出电路、失调校准电路；所述开关电容电路部分由开关S₁、开关S₂、开关S₃、开关S₄、开关S₅、开关S₆、开关S₇、开关S₈、开关S₉、开关S₁₀和电容C₁、电容C₂、电容C₃、电容C₄组成；所述预放大电路包括尾电流偏置电流管M₁、尾电流偏置电压V_B1、输入差分管M₂、输入差分管M₃、二极管连接的负载管M₄、二极管连接的负载管M₅；所述锁存输出电路包括输入放大管M₆、输入放大管M₇、开关管M₈、正反馈连接的负载管M₉、正反馈连接的负载管M₁₀、与门G₁、与门G₂、D触发器G₃、D触发器G₄；所述失调校准电路包括尾电流偏置管M_C1、尾电流偏置电压V_B3、输入差分管M_C2、输入差分管M_C3、校准参考电压V_B2、负载电阻R_C1、负载电阻R_C2、电荷泵偏置电流管M_C4和电荷泵偏置电流管M_C7、电荷泵偏置电压V_B4和电荷泵偏置电压V_B5、电荷泵开关管M_C5、电荷泵开关管M_C6、电荷泵电容C_C；所述开关电容电路连接所述预放大电路的输入端，所述锁存输出电路连接所述预放大电路的输出端，所述失调校准电路与预放大电路相连接。

2.根据权利要求1所述的一种模数转换器中开关电容比较器电路，其特征在于：包括双相非交叠时钟双相非交叠时钟双相非交叠时钟双相非交叠时钟校准时钟校准采样时钟双相非交叠时钟和双相非交叠时钟为双相非交叠时钟，双相非交叠时钟的下降沿领先于双相非交叠时钟的下降沿，双相非交叠时钟整体落后于双相非交叠时钟校准时钟为双相非交叠时钟的反相时钟、并在双相非交叠时钟的低电平期间有一段时间被拉到低电平用于校准，校准采样时钟为双相非交叠时钟的同频时钟、其上升沿采样校准时钟的校准输出。

3.根据权利要求1或2所述的一种模数转换器中开关电容比较器电路，其特征在于：在开关电容电路对输入信号进行采样的期间，插入一段失调校准时间，在校准时间段里，锁存输出电路将预放大电路的输入失调电压放大产生校准控制方波信号，并通过失调校准电路反馈调整预放大电路负载管的阈值电压，从而实现输入失调电压的抵消，整个电路中除了负载管M₅和负载管M₄的衬底以外，尾电流偏置电流管M₁、输入差分管M₂、输入差分管M₃、开关管M₈、正反馈连接的负载管M₉、正反馈连接的负载管M₁₀、尾电流偏置管M_C1、输入差分管M_C2、输入差分管M_C3、电荷泵偏置电流管M_C4、电荷泵开关管M_C5和电荷泵开关管M_C6的衬底都连接到地，输入放大管M₆、输入放大管M₇和电荷泵偏置电流管M_C7的衬底都连接到电源电压。

4.根据权利要求1所述的一种模数转换器中开关电容比较器电路，其特征在于：所述预放大电路，在开关电容电路对输入信号进行采样的期间，差分输入V_X+和V_X-均接到共模电平V_CM，相当于等效输入预放大电路的输入失调电压，负载管M₄、负载管M₅的阈值电压可根据输入失调电压的情况实时调整，以抵消输入失调电压的影响，实现失调电压校准。

5.根据权利要求1所述的一种模数转换器中开关电容比较器电路，其特征在于：所述锁存输出电路，在开关电容电路对输入信号进行采样即双相非交叠时钟和双相非交叠时钟为高电平的期间，校准时钟提供一段校准输出时间，负载管M₈在其控制下将输入失调电压放大为数字信号，并由校准采样时钟采样输出为校准控制信号V_C+和V_C-，当双相非交叠时钟为高电平时，对输入信号的正常比较结果通过与门G₁、与门G₂后产生为比较器输出信号V_O+和输出信号V_O-。

6.根据权利要求1所述的一种模数转换器中开关电容比较器电路，其特征在于：所述失调校准电路，偏置管M_C4和偏置管M_C7提供相等的偏置电流，开关管M_C5和开关管M_C6在校准控制信号V_C+和校准控制信号V_C-的控制下交替打开，让上下偏置电流分别对电容C_C充放电产生电荷泵输出电压V_PUMP，电荷泵输出电压V_PUMP和校准参考电压V_B2经过比较放大后产生校准输出信号V_A+和校准输出信号V_A-并分别反馈到预放大电路负载管M₅和负载管M₄的衬底，实现输入失调电压校准。