KR101195704B1 - 기준 전압 생성 회로 및 방법 - Google Patents

기준 전압 생성 회로 및 방법 Download PDF

Info

Publication number
KR101195704B1
KR101195704B1 KR1020100096119A KR20100096119A KR101195704B1 KR 101195704 B1 KR101195704 B1 KR 101195704B1 KR 1020100096119 A KR1020100096119 A KR 1020100096119A KR 20100096119 A KR20100096119 A KR 20100096119A KR 101195704 B1 KR101195704 B1 KR 101195704B1
Authority
KR
South Korea
Prior art keywords
transistor
reference voltage
voltage
diode devices
current
Prior art date
Application number
KR1020100096119A
Other languages
English (en)
Other versions
KR20110036689A (ko
Inventor
앙드레 쥐 메츠거
애니스 엠 아지자드
알레크세이 리야린
피터 푸 트란
Original Assignee
스카이워크스 솔루션즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈 인코포레이티드 filed Critical 스카이워크스 솔루션즈 인코포레이티드
Publication of KR20110036689A publication Critical patent/KR20110036689A/ko
Application granted granted Critical
Publication of KR101195704B1 publication Critical patent/KR101195704B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

기준 전압 생성 회로는 기준 시스템 전압을 수신하고, 전류원으로서 구성되고 시스템 전압과 독립적으로 전류를 제공하도록 구성된 제1 트랜지스터, 제1 트랜지스터에 의해 제공된 전류를 수신하도록 구성된 복수의 다이오드 장치들, 및 복수의 다이오드 장치들과 연관된 제2 트랜지스터를 포함하고, 제2 트랜지스터는 상기 제1 트랜지스터에서의 프로세스 변동을 보상하도록 구성되어, 복수의 다이오드 장치들이 상기 프로세스 변동에 대하여 적어도 부분적으로 보상되는 기준 전압을 제공한다.

Description

기준 전압 생성 회로 및 방법{CIRCUIT AND METHOD FOR GENERATING A REFERENCE VOLTAGE}
셀룰라 전화기와 같은 휴대용 통신 장치들은 하나 이상의 전력 증폭기를 이용하여 정보 신호를 전송하기 전에 증폭한다. 몇몇 애플리케이션에 있어서, 외부 전압원(voltage source)을 전력 증폭기에 공급하여 전력 증폭기용 전원 전압과 분리된 기준 전압을 전력 증폭기에 공급하게 된다. 그러나, 많은 애플리케이션에서는 전력 증폭기가 외부 기준 전압을 제공하지 않는 시스템에서 실현될 수도 있다. 이러한 시스템에서는, 기준 전압은 전력 증폭기 다이(die) 또는 칩(chip) 상에서 생성되어야만 한다.
불운하게도, 전력 증폭기 칩 상에서 정밀하고 안정된 기준 전압을 생성하는 것은 프로세스, 전압, 및 온도(PVT) 변동 및 그 밖의 요인들로 인해 문제가 있을 수 있다. 이는 특히 갈륨 비소(GaAs) 헤테로 접합 바이폴라 트랜지스터(HBT) 기술과 같은 III-V족 반도체 제조 프로세스에서 문제가 되며, 이러한 제조 프로세스는 현재 핸드셋 전력 증폭기 시장에 보급되어 있다.
또한, 전력 증폭기 회로에 공급되는 전원 전압(전형적으로는 배터리에 의해 공급됨)은 충전 및 드레인 사이클로 인하여 사용하는 출력 전압에서 변동하게 되기 때문에, 배터리 전압의 변동과는 독립적인 공급 기준 전압이 또한 문제시된다.
그러므로, 전력 증폭기 칩 상에서 안정된 기준 전압을 생성하는 방안을 갖는 것이 요망된다.
본 발명의 실시예에 있어서, 기준 전압 생성 회로는 기준 시스템 전압을 수신하고, 전류원으로서 구성되고 시스템 전압과 독립적으로 전류를 제공하도록 구성된 제1 트랜지스터, 제1 트랜지스터에 의해 제공된 전류를 수신하도록 구성된 복수의 다이오드 장치들, 및 복수의 다이오드 장치들과 연관된 제2 트랜지스터를 포함하고, 제2 트랜지스터는 제1 트랜지스터에서의 프로세스 변동을 보상하도록 구성되어, 복수의 다이오드 장치들은 프로세스 변동에 대하여 적어도 부분적으로 보상된 기준 전압을 제공한다.
그 밖의 실시예들이 또한 제공된다. 본 발명의 다른 시스템, 방법, 특징, 및 이점들이 다음의 도면 및 상세한 설명의 검토를 통하여 당업자들에 의해 이루어질 수 있으며 명백하게 될 것이다. 이러한 모든 시스템, 방법, 특징, 및 이점들이 본 설명에 포함되며 본 발명의 범위에 속하고, 첨부하는 청구 범위에 의해 보호되는 것을 의도하는 바이다.
도 1은 단순화된 휴대 통신 장치를 도시하는 블록도.
도 2a는 기본 전압 기준 생성기 회로를 도시하는 개략도.
도 2b는 기본 전압 기준 생성기 회로의 다른 실시예를 도시하는 개략도.
도 3은 기준 전압 생성 회로의 실시예를 포함하는 전력 증폭기 시스템을 도시하는 개략도.
도 4는 도 3의 기준 전압 생성 회로의 다른 실시예를 포함하는 전력 증폭기 시스템을 도시하는 개략도.
도 5는 부정형 고전자 이동도 트랜지스터(pseudomorphic high electron mobility transistor, PHEMT) 기술과 같은 증가형 nFET(n-type field-effect transistor) 기술을 이용하여 실시된 기준 전압 생성 회로의 실시예를 포함하는 전력 증폭기 시스템을 도시하는 개략도.
도 6은 도 3 및 도 4의 바이어스 전압을 생성하는 회로의 실시예의 동작을 설명하는 플로차트.
본 발명은 다음의 도면을 참조하여 보다 잘 이해될 수 있다. 도면 내에서의 컴포넌트들은 스케일에 반드시 맞춰지지는 않았지만, 본 발명의 원리를 도시하고 있다. 더욱이, 도면에서, 다른 도면들에 걸쳐서 동일한 참조 번호들은 해당 부분들을 도시하고 있다.
기준 전압 생성 회로 및 방법은 일반적으로 하드웨어에 의해 실시된다. 그러나, 기준 전압 생성 회로 및 방법을 제어하는 하나 이상의 신호는 소프트웨어, 또는 하드웨어(예를 들어, 하드웨어 센서의 이용)와 소프트웨어의 조합에 의해 실시될 수 있다. 하드웨어로 실시되는 경우, 기준 전압 생성 회로 및 방법은 특정의 하드웨어 장치들을 이용하여 실시될 수 있다. 기준 전압 생성 회로 및 방법에 대한 하나 이상의 제어 신호들이 적어도 부분적으로 소프트웨어로 생성되는 경우, 기준 전압 회로에서의 다양한 컴포넌트와 장치와 연관된 바이어스 회로들의 동작 면에서 정확하게 제어하기 위해 소프트웨어 부분을 이용할 수 있다. 소프트웨어는 메모리에 저장되어 적절한 인스트럭션 실행 시스템(마이크로 프로세서)에 의해 실행될 수 있다. 기준 전압 생성 회로 및 방법의 하드웨어 실시는 다음의 기술들의 임의의 것 또는 이들의 조합을 포함할 수도 있으며, 이들은 모든 종래 기술에 있어서 이미 알려진 것이다. 분산형 전자 컴포넌트(discrete electronic components), 데이터 신호에 대한 논리 함수를 실시하기 위한 논리 게이트들을 가지고 있는 분산형 논리 회로(discrete logic circuits), 적합한 논리 게이트들을 가지고 있는 주문형 반도체(application specific integrated circuit), 프로그래머블 게이트 어레이(PGA), 필드 프로그래머블 게이트 어레이(FPGA), 바이어싱(biasing)을 목적으로 특별하게 설계된 독립형 집적 회로 등.
특정의 휴대용 송수신기에 관하여 설명하지만, 기준 전압 생성 회로 및 방법은 기준 전압을 제공하기에 바람직한 임의의 전자 장치로 실시될 수 있다. 기준 전압 생성 회로 및 방법은 특히 컴플리멘터리 장치를 이용할 수 없는 기술에 적용가능하다. 예를 들어, 기준 전압 생성 회로의 실시예는 아래에 설명되는 병합된 GaAs HBT-Field Effect Transistor(FET) 기술에 적용된다. 도시된 예에서, FET는 공핍형(depletion-mode; d-모드) 금속 반도체 전계 효과 트랜지스터(MESFET)와 유사한 특성들을 갖는 HBT로 집적된 특정 장치이다. 이 집적 회로 제조 기술은 일반적으로 BiFET라고 하지만, HBT와 FET를 결합하기 위한 다른 명칭 및 집적 기술이 존재한다. 또한, d-모드 FET를 바이폴라 단독 프로세스(bipoly-only process)로 집적시키는데 이점이 있는 반면, 증가형(e-모드) FET만이 이용가능한 프로세스들은 설명하는 회로 및 방법으로 기준 전압을 생성하는데 이용될 수 있다.
또한, 기준 전압 생성 회로 및 방법은 실리콘 바이폴라 프로세스에 적용가능할 수도 있지만, 기본적으로는 삼원자 및 사원자 반도체 조합을 포함하여, 갈륨 비소(GaAs), 인듐-포스파이드(InP), 갈륨 니트라이드(GaN) 및 III-V족 금속의 그 밖의 조합과 같은 III-V족 금속 시스템에서 반도체 기술에 적용가능하다.
도 1은 단순화된 휴대용 통신 장치(100)를 도시하는 블록도이다. 실시예에서, 휴대용 통신 장치(100)는 휴대용 셀룰러 전화기가 될 수도 있다. 기준 전압 생성 회로 및 방법의 실시예들은 RF 전송기를 갖는 임의의 장치로 실시될 수 있으며, 이 예에서는 휴대용 통신 장치(100)로 실시된다. 도 1에 도시된 휴대용 통신 장치(100)는 셀룰러 전화기의 단순화된 예로 의도되었으며 기준 전압 생성 회로 및 방법을 실시할 수 있는 많은 가능한 애플리케이션 중 하나를 도시하는 것으로 의도되었다. 당업자는 휴대용 셀룰러 전화기의 동작을 이해할 것이며 그러므로 이러한 실시의 상세 내용은 생략하기로 한다. 휴대용 통신 장치(100)는 기저대역(baseband) 서브시스템(110), 송수신기(120), 및 프런트-엔드 모듈(FEM)(130)을 포함한다. 도시를 명확하게 하기 위하여 나타내지는 않았지만, 송수신기(120)는 증폭 및 전송을 위해 기저대역 정보 신호를 준비하는 변조 및 업컨버전(upconversion) 회로를 일반적으로 포함하고, 데이터를 복구하기 위하여 RF 신호를 수신하고 기저대역 정보 신호로 다운컨버팅(downconverting)하는 필터링 및 다운컨버전 회로를 포함한다. 송수신기(120)의 상세한 동작은 당업자에게는 공지의 사항이다.
기저대역 서브시스템은 일반적으로 범용 또는 특정 목적의 마이크로 프로세서가 될 수 있는 프로세서(102), 메모리(114), 애플리케이션 소프트웨어(104), 아날로그 회로 소자들(106), 디지털 회로 소자들(108), 전류/전압(I/V) 센서(117), 및 전력 증폭기 소프트웨어(155)를 포함하며, 이들은 시스템 버스(112)를 통하여 결합되어 있다. 시스템 버스(112)는 상술한 소자들을 함께 결합하고 이들의 상호 동작성을 활성화시키기 위하여 물리적 및 논리적인 접속을 포함할 수 있다.
입출력(I/O) 소자(116)는 접속(124)을 통하여 기저대역 서브시스템(110)에 접속되고, 메모리 소자(118)는 접속(126)을 통하여 기저대역 서브시스템(110)에 결합되고, 전원(122)은 접속(128)을 통하여 기저대역 서브시스템(110)에 접속된다. I/O 소자(116)는, 예를 들어, 마이크로폰, 키패드, 스피커, 포인팅 장치, 사용자 인터페이스 제어 소자, 및 사용자로 하여금 커맨드를 입력하고 휴대용 통신 장치(100)로부터의 출력을 수신하도록 하는 그 밖의 임의의 장치 또는 시스템을 포함할 수 있다.
메모리(118)는 휘발성 또는 비휘발성 메모리의 임의의 타입이 될 수 있으며, 실시예에서는, 플래시 메모리를 포함할 수 있다. 메모리 소자(118)는 휴대용 통신 장치(100)에 영구적으로 장착되어 있을 수 있거나, 제거가능한 메모리 카드와 같은 제거할 수 있는 메모리 소자를 사용할 수 있다.
전원(122)은, 예를 들어, 배터리, 또는 그 밖의 재충전가능한 전원이 될 수 있으며, 또는 교류 전력을 휴대용 통신 장치(100)에 의해 사용되는 정확한 전압으로 변환하여 어댑터가 될 수 있다. 실시예에서, 전원은 대략 3.6 볼트(V)의 공칭 전압 출력을 제공하는 배터리가 될 수 있다. 그러나, 전원의 출력 전압 범위는 대략 3.0 내지 6.0 V의 범위가 될 수 있다.
프로세서(102)는 휴대용 통신 장치(100)의 동작 및 기능성을 제어하기 위하여 애플리케이션 소프트웨어(104)를 실행시키는 임의의 프로세서가 될 수 있다. 메모리(114)는 휘발성 또는 비휘발성 메모리가 될 수 있으며, 실시예에서는 애플리케이션 소프트웨어(104)를 저장하는 비휘발성 메모리가 될 수 있다. 기준 전압 생성 회로 및 방법의 제어 로직 부분들이 소프트웨어로 실시될 경우, 기저대역 서브시스템(110)은 전력 증폭기 소프트웨어(155)를 더 포함하며, 이는 기준 전압 생성 회로 및 방법의 적어도 몇몇 동작 및/또는 이하에 설명하는 전력 증폭기(200)를 제어하기 위하여 마이크로 프로세서(102) 또는 다른 프로세서에 의해 실행될 수 있는 제어 로직과 상호 작동할 수도 있다. 실시예에서, I/V 센서(117)는 전력 증폭기(200)로부터 성능 정보를 수신하고 전력 증폭기 소프트웨어(155)에 입력을 제공하여, 전력 증폭기(200)의 다양한 면들을 제어할 수 있게 된다.
아날로그 회로(106) 및 디지털 회로(108)는 신호 프로세싱, 신호 변환, 및 I/O 소자(116)에 의해 제공된 입력 신호를 전송될 정보 신호로 변환하는 로직을 포함한다. 마찬가지로, 아날로그 회로(106) 및 디지털 회로(108)는 신호 프로세싱, 신호 변환, 및 송수신기(120)에 의해 제공된 수신 신호를 복구된 정보를 포함하는 정보 신호로 변환하는 로직을 포함한다. 디지털 회로(108)는, 예를 들어, 디지털 신호 프로세서(DSP), FPGA, 또는 그 밖의 임의의 프로세싱 장치를 포함할 수 있다. 기저대역 서브시스템(110)이 아날로그 및 디지털 소자들을 모두 포함하고 있기 때문에, 종종 혼합 신호 회로(mixed signal circuit)라고도 한다.
실시예에서, FEM(130)은 송신/수신(T/R) 스위치(142) 및 전력 증폭기(200)를 포함한다. T/R 스위치(142)는 듀플렉서(duplexer), 다이플렉서(diplexer), 또는 전송 신호와 수신 신호를 분리하는 그 밖의 임의의 물리 또는 논리 장치나 회로가 될 수 있다. 휴대용 통신 장치(100)의 실시에 따라서, T/R 스위치(142)는 하프-듀플렉스 또는 풀-듀플렉스 기능을 제공하도록 실시될 수도 있다. 송수신기(120)에 의해 접속(136)을 통하여 제공된 전송 신호는 전력 증폭기(200)로 향하게 된다. 이하에 상세하게 설명하는 바와 같이, 전력 증폭기(200)는 배터리 전압과는 관계없이 기준 전압을 전력 증폭 장치에 효율적으로 제공하는 기준 전압 생성 회로를 포함하도록 실시될 수 있으며, 전력 증폭기(200) 내에서의 프로세스 및 전압 변동을 보상하는 방식으로 실시될 수 있다. 전력 증폭기(200)의 출력은 접속(138)을 통하여 T/R 스위치(142)에 제공되고, 그런 다음 접속(144)을 통하여 안테나(146)에 제공된다.
안테나(146)에 의해 수신된 신호는 접속(144)을 통하여 T/R 스위치(142)에 제공되고, 이 스위치는 수신된 신호를 접속(134)을 통하여 송수신기(120)에 제공한다.
실시예에서, 기저대역 서브시스템(110)은 접속(152)을 통하여 하나 이상의 제어 신호들을 전력 증폭기(200)에 제공한다. 접속(152)은 분산 접속 또는 다중 신호를 갖는 버스와 같이 실시될 수 있다. 실시예에서, 전력 또는 모드 선택, 신호, 전력 증폭기 활성 신호, 하나 이상의 기준 전압 레벨, 및 하나 이상의 스위치 소자에 대한 그 밖의 제어 신호들이 접속(152)을 통하여 전력 증폭기(200)에 제공된다.
도 2a는 기본 전압 기준 생성기 회로(150)를 도시하는 개략도이다. 회로(150)는 전류원(151)과 다이오드 클램프 회로(164)를 포함한다.
실시예에서, 전류원(151)은 일반적으로 III-V족 반도체라고 하는 III족 및 V족의 반도체 금속을 이용하여 제조된 공핍형(d-모드) FET(156), 및 저항(154)을 포함한다. 그러나, d-모드 FET는 실리콘, 또는 그 밖의 금속이나 금속 시스템을 이용하여 제작하는 것이 또한 가능하며 이러한 장치는 본 개시의 범위에 포함된다.
도 2a에 나타낸 실시예에서, FET(156)와 저항(154)에 의해 형성된 전류원(151)은 노드(162) 상에서 시스템 전원 전압(Vcc)을 기준 전압(Vref, 종종 Vclamp라고 함)으로부터 분리한다. FET(156)의 소스에서의 저항(154)에 의해 제공되는 피드백은 시스템 전원 전압(Vcc)에서의 변동에 대한 전류원(151)의 응답을 둔감하게 하는데 도움이 될 수 있다. 그러나, FET(156)는 저항(154)의 유무와 상관없이 전류원으로서 기능한다. 저항(154)은 FET(156)의 게이트와 FET(156)의 소스를 노드(162)에서 간단하게 접속함으로써 생략될 수 있다. 그러나, 두 개의 전류원 토폴로지(저항(154)의 유무)는 장치 파라미터 감도를 도입하게 된다. FET의 턴온 임계 전압(Vt)과 같은 결정적인 FET 프로세스 파라미터 및 게이트-소스 전압(Vge=0, 예를 들어 FET(156)의 게이트가 노드(162)에 접속됨)에서의 드레인 전류를 나타내는 파라미터(IDSS)에 대해서는 잘 알려져 있다.
FET 포워드 활성 드레이-소스 전류를 모델링하는 아래의 기본 식으로부터 명백한 바와 같이, 도 2a의 전류원(151)은 파라미터(Vt)에 대하여 민감하다.
Figure 112010063744458-pat00001
여기서, K는 커브 피팅(curve fitting)을 위해 이용되는 모델링 파라미터를 나타낸다.
이 식은 전류(Ids)가 Vdc>Vgs-Vt를 만족하는 한 유효한 대략값을 갖는다. 저항(154)을 생략한 상태에서, FET(156)의 게이트-소스 전압(Vgs)은 Vgs=0으로 설정되고 전류(Ids)는 피팅 파라미터(K)와 프로세스 파라미터(Vt)로부터 유일하게 결정된다. 이 바이어스 조건(Vgs=0)은 또한 d-모드 FET를 특징짓기 위해 이용되는 모델링 파라미터(IDSS)를 정의하게 된다. Vds>Vgs-Vt를 만족하는 한, 전류원은 전원 변동과 같이, 드레인 단자(terminal) 상에서 전압 변동에 상대적으로 민감하게 반응하지 않는다. 저항(154)이 포함되는 경우, 도 2a에 나타낸 바와 같이, FET(156)와 저항(154)의 조합은 전류원으로서 계속 동작하지만, 저항(154)은 네가티브 피드백을 추가하게 된다. Ids에 대한 이차방정식은 Vgs=Ids?R와 같이 설정함으로써 풀이될 수 있으며, 여기서 R은 저항(154)의 값을 나타낸다.
다이오드 클램프 회로(164)는 하나 이상의 다이오드를 포함하고, 이 실시예에서는 PN-접합 다이오드 소자를 이용하여 도시하였으며, 세 개의 다이오드 소자(166, 168, 및 172)를 이용하여 도 2a에 나타낸다. 다이오드(166, 168, 및 172)의 비선형 포워드-온(nonlinear forward-ON) 특성은 전류(Ids)에서의 변동이 적어도 부분적으로 보상되는 노드(162)에서 상대적으로 일정한 기준 전압(Vref 또는 Vclamp)을 생성하기 위하여 이용된다. 이상적인 다이오드는 포워드-액티브(forward-active) 모드에 있을 경우 일정 전압 강하에 의해 나타낼 수 있다. 실제 다이오드는 아래와 같이 표현되는 지수 곡선을 따르는 약간 이상적이지 않은 응답을 갖는다.
Figure 112010063744458-pat00002
여기서, VTH는 단자 전압을 나타내며, VTH는 상온에서 대략 26 mV가 되고, n은 임의의 주어진 프로세스에 대하여 1과 2 사이의 범위인 이상적 요소를 나타낸다. 이 방정식에 의해, 노드(162)에서 전압(Vref)의 변동은 Iref의 제한적 범위에 대하여 최소가 되며, 여기서 Iref는 전류원(151)의 Ids가 된다. Vref에 대한 해법은 이전의 방정식에서 Ids를 다이오드 클램프 회로(164)의 전류(Id)로 설정함으로 획득될 수 있다.
도 2b는 단일 저항 전류원(171) 및 다이오드 클램프 회로(164)를 포함하고 있는 기본 전압 기준 생성기 회로의 다른 실시예를 도시하는 개략도이다. 전류원(171)은 단일 저항(154)을 이용하여 실시되며, 여기서 I=V/R이 된다. 전압에서의 미소한 변화(ΔV)에 대하여, 전류에서의 변화(ΔI)는 ΔI=ΔV/R에 의해 주어지게 된다. ΔV<<V일 경우, ΔI<<I가 되고, 함수는 전류원과 근사하게 된다. 도 2b에 나타낸 구조는 Vcc에서의 미소한 변동만이 시스템에 나타나거나 또는 d-모드 FET가 이용가능하지 않을 경우에 효과적이 될 수 있다.
도 3 은 기준 전압 생성 회로의 실시예를 포함하는 전력 증폭기 시스템(200)을 도시하는 개략도이다. 기준 전압 생성 회로의 실시예는 도 2A의 FET(156)과 동일한 기능을 갖는 FET(208)의 Vt 및 IDSS에서의 변동을 보상하기 위하여 이용될 수 있다. FET(208)에 제공된 기준 시스템 전압을 시스템 전원 전압(Vcc)과 구별하기 위하여 "Vccref"라고 한다. 기준 시스템 전압(Vccref)은, 예를 들어, 제어기(도시 생략)에 의해 회로(200)로부터 외부에서 제공될 수도 있으며, 또는 회로(200)와 연관된 회로에서 생성될 수 있다. 이와 달리, 몇몇 실시예에서, 기준 시스템 전압(Vccref)은 시스템 전원 전압(Vcc)과 동등하거나 동일할 수 있다. 또한, 기준 시스템 전압(Vccref)은 시스템 전원 전압(Vcc)과는 다른 정도로 변화할 수도 있다. 또한, Vccref 및 Vcc는 서로 독립적으로 변동할 수도 있다.
전력 증폭기 시스템(200)은 기준 전압 회로(210), 바이어스 회로(250), 및 트랜지스터 증폭기(270)를 포함한다. 무선 주파수(RF) 입력 신호는 "DC-차단" 커패시터(276)를 통하여 트랜지스터 증폭기(270)의 베이스 단자(271)에 결합된다. 인덕터(274)는 RF 에너지가 바이어스 회로(250)로 진입하는 것을 방지 위하여 RF 쵸크(chock)로서 이용된다. 단일의 트랜지스터 증폭기(270)로 도시하였지만, 트랜지스터 증폭기(270)는 많은 병렬 RF 트랜지스터 증폭기 장치들로 나타낼 수도 있다. 도 3에 도시된 실시예에서, 바이어스 회로(250)는 기준 전압 회로(210)의 많은 가능한 이용 및 애플리케이션들 중에서 하나를 도시하는 것이다. 기준 전압 회로(210)의 그 밖의 변형 및 다른 애플리케이션들이 가능하다. 또한, 도 3에 나타낸 바이어스 회로(250)의 구성은 기준 전압 회로(210)에 의해 제공되는 기준 전압(Vref)을 이용하여 트랜지스터 증폭기(270)를 위한 바이어스 조건을 설정할 수 있는 바이어스 회로의 일례이다.
바이어스 회로(250)는 전류원으로서 동작하는 저항(256)을 포함한다. 저항(256)은 기준 전압 노드(216), 트랜지스터(262)의 게이트 단자(263) 및 트랜지스터(266)의 컬렉터 단자(265)에 결합되어 있다. 트랜지스터(262)는 접속(261) 상에서 시스템 전원 전압을 수신하게 된다. 트랜지스터(262)의 소스 단자(264)는 트랜지스터(266)의 베이스 단자(267)에 결합되어 있고 인덕터(274)를 통하여 트랜지스터(270)의 베이스 단자(271)에 결합되어 있다. 트랜지스터 증폭기(270)는 전력 증폭기 출력 스테이지이며 트랜지스터(266)는 트랜지스터 증폭기(270)와 전류 미러(current mirror)를 형성하게 된다. 전류 미러는 문서화가 잘 되어 있으며 당업자들을 잘 이해할 것이다. 트랜지스터(273)는 트랜지스터(270)에 대한 "베타 헬퍼"(beta helper)라고 하는 것이다. 트랜지스터 증폭기(270)의 컬렉터 단자(273)는 증폭기(270)의 RF 출력을 형성하고 인덕터(277)를 통하여 접속 (272) 상에서 시스템 전원 전압(Vcc)에 접속되어 있다. RF 출력은 커패시터(278)를 통하여 노드(273)로부터 결합되어 있다. 전류(Icc)는 트랜지스터 증폭기(270)에 대한 컬렉터 전류가 된다. 또한, 전압 기준 회로(210)는 RF 증폭기 스테이지의 바이어싱을 포함하는 애플리케이션으로 한정되지 않는다. 이하에 보다 상세하게 설명하는 바와 같이, 저항(256)를 통고하는 전류는 증폭기 트랜지스터(270)로의 바이어스 전류를 제어한다.
기준 전압 회로(210)는 FET 기반의 전류원(251)과 바이어스 회로(250)의 장치 파라미터에 프로세스 포함의 변동에 대한 보상을 제공하는 컴포넌트들을 포함한다. 상기의 도 2a에서 설명한 전류원(151)을 도 3에 전류원(251)으로서 나타내며, 이 전류원은 FET(208) 및 저항(214)을 포함한다. 이와 달리, 다른 실시예에서, 저항(214)은 제거될 수 있으며(FET(208)의 게이트와 소스가 서로 접속됨), 또 다른 실시예에서는, 전류원은 도 2b에 나타낸 바와 같이 생략된 FET(208)에 저항(214)을 제공할 수 있다. 이러한 실시예에서, FET(228)은 이하에 설명하는 바와 같이, 비례적으로 스케일링될 수도 있다.
도 3에 도시된 실시예에서, 다이오드 클램프 회로(220)는 세 개의 다이오드를 포함한다. 그러나, 세 개의 다이오드에 대한 특정 요구 사항은 없으며, 다이오드의 개수는 턴온 전압(Vccref)과 다른 요구 사항의 기능으로서 선택된다. 제1 다이오드(222)는 쇼트키 다이오드로서 도시되어 있지만, 주어진 프로세스에서 이용가능한 다이오드 종류에 따라서 임의의 다이오드가 가능하다. 트랜지스터(224)는 베이트-에미터 다이오드로서, 다이오드 접속 HBT로서 도시되어 있으며 이것의 베이스와 컬렉터 단자는 접속되어 있다. 트랜지스터(224)는 또한 턴온 전압(Vccref)과 다른 요구 사항에 따라서 동일한 기능을 갖는 임의의 다른 타입의 다이오드로 대체될 수도 있다. 트랜지스터(226)는 추가의 베이스-에미터 온(ON) 전압을 다이오드 클램프 회로(220)에 더하게 된다. 트랜지스터(226)는 이것의 베이스가 FET(228)의 소스에 접속되어 있으며, 이것의 컬렉터는 FET(228)의 게이트에 접속되고 트랜지스터(224)의 에미터에 접속되어 있다.
상술한 바와 같이, 바이어스 회로(250)는 트랜지스터 증폭기(270)에서 바이어스 전류를 제어하기 위하여 기준 전압(Vref)을 이용하는 전류 미러를 형성한다. 트랜지스터 증폭기(270)의 컬렉터 단자(273)는 인덕터(277)를 통하여 접속(272) 상에서 시스템 전원 전압(Vcc)에 접속되어 있다. FET로 나타내었지만, "베타 헬퍼" 트랜지스터(262)가 다른 프로세스를 이용하여 제조될 수도 있다. 그러나, 본 실시예에서 트랜지스터(262)가 FET로서 제조되어 있기 때문에, HBT(266 및 270)에서 변동을 처리하기에 보다 더 민감하게 된다. 트랜지스터(266)에서의 전류는 트랜지스터(266 및 270)의 베이스-에미터 전압(Vbe)을 동일하게 되도록 강제함으로써 미러되어 트랜지스터 증폭기(270)(전형적으로 트랜지스터(266)보다 더 큼)로 스케일링 된다. 베타 헬퍼 트랜지스터(262)는 트랜지스터 증폭기(270)에 의해 소비된 베이스 전류가 충분히 커져서 미러에서의 전류가 적절하게 스케일링되지 않게 될 경우 이용된다. 트랜지스터 증폭기(270)는 많은 애플리케이션에서 RF 증폭기로서 이용되고, 트랜지스터 증폭기(270)를 통하여 흐르는 바이어스 전류를 시스템 전원 전압(Vcc)(배터리 전압)으로서 실질적으로 일정하게 유지하게 되며, 기준 시스템 전압(Vccref)은 기준 전압 회로(210) 및 바이어스 회로(250)의 주요 대상이 된다.
바이어스 회로(250)가 증폭기 트랜지스터(270)에 실질적으로 일정한 바이어스 전류를 공급하는 것을 지원하기 위하여, 기준 전압 회로(210)는 보상 트랜지스터(228)를 포함한다. 트랜지스터(228)는 트랜지스터(208 및 262)에 대해 상대적으로 스케일링되고, 그런 다음 트랜지스터(208 및 262)에서의 프로세스 변동에 대한 보상을 제공하도록 최적화된다.
예를 들어, FET(228)의 스케일링 파라미터의 변경 또는 다이오드 클램프 회로(220)를 통하여 흐르는 전류를 변경하는 것을 포함하여, FET(228)가 FET(208) 및 FET(262)에서의 프로세스 변동을 보장하는 방식을 실시하기 위한 많은 방법들이 존재하게 된다. 미국 특허 제5,250,826 및 미국 특허 제6,906,359에 나타낸 FET 장치와 같이, 백-게이트(back-gate) 및 프런트-게이트(front-gate) 모두를 갖는 FET를 초래하는 프로세싱 기술을 이용하는 실시예에 있어서, 보상 FET(228)를 자신의 백-게이트를 자신의 소스 단자에 단락시키도록 접속하고, FET(208 및 262) FMF 각각의 장치도 각자의 백-게이트가 각자의 게이트 단자에 단락되도록 접속하는 것이 가능하게 된다. 이러한 실시예에서, FET(228)는 FET(208 및 262)의 Vt보다 더 네가티브한 Vt를 갖게 될 것이다. 그러나, FET(228)의 Vt는 주어진 프로세스 기술에서 FET(208) 및 FET(262)의 Vt를 계속해서 추적하게 될 것이다. 이 방식에서, 단일의 장치 FET(228)에 의해 FET(208) 및 FET(262)에서의 프로세스 변동에 대한 보상은 개선된다.
도 3에 나타낸 모든 장치들은 동일한 다이(die) 상에서 제조되고, 그러므로 프로세스, 동작 전압, 및 동작 온도에서의 변화에 동일하게 반응하게 된다. 이들 조건에 따라서, 동일 다이 상에서 제조되는 동일 종류, 동일 스케일링, 동일 배향의 장치들 및 동일 프로세싱 기술을 이용하여 제조되는 장치들 즉, 동일 종류의 트랜지스터들은 동일 장치로 정의될 수 있다. 프로세스 및 온도에 있어서 동일한 변동의 결과로서, 트랜지스터(228)이 기준 전압 회로(210)의 출력(216)에서 전류원(251)의 Ids 변동에 의해 전압(Vref)을 Vref에서의 변화 방향에 반대로 변경하기 때문에 보상이 획득된다.
보다 구체적으로는, 다이오드 클램프 회로(220)를 통하여 흐르는 전류(Id)와 전류원(251)의 전류(Ids)는 Vref = 2Vbe + Vgs + Vd에 따라서 출력 신호(Vref)를 생성하게 되며, 여기서 Vbe는 트랜지스터(224 및 226)의 베이스-에미터 다이오드 양단의 전압 강하이고(여기서 트랜지스터(224 및 226)는 "동일" 트랜지스터인 것으로 가정), Vd는 다이오드(222) 양단의 전압 강하이고, Vgs는 보상 FET(228)의 게이트로부터 소스로의 전압 강하를 나타낸다. 다이오드들은 이상적인 것이 아니며, 다이오드 양단의 전압 강하는 Ids의 함수와 같이 일정하기 않지만, 상술한 다이오드 방정식에 따라서 Ids가 증가하면 증가하게 된다.
Figure 112010063744458-pat00003
FET 장치들의 제조 결과로서, Vt가 IDSS와는 반비례로 변화하는 것을 잘 알고 있으며, 즉, 예를 들어, 만일 IDSS가 공칭보다 크게 될 경우, Vt는 공칭보다 더 네가티브가 될 것이다. 보다 일반적인 용어로 말하면, 채널이 더 도통하게 되면, 더 네가티브 전압이 FET를 "OFF"(실질적으로는 비도통)하기 위해 필요하게 될 것이다. IDSS(또는 저항(214)가 포함될 경우 간단히 전류원의 IDS라고 함)와 Vt 사이의 반비례 관계를 당업자들은 잘 이해할 것이다. 포워드 액티브 모드일 경우, FET(208 및 228)는 상술한 방정식을 따르게 된다.
Figure 112010063744458-pat00004
여기서, Vds>(Vgs-Vt)의 관계를 만족한다. 명확하게는, Vgs가 증가하거나 Vt가 감소하게 되면 Ids는 증가하게 될 것이다. 마찬가지로, 만일 Vgs가 떨어지게 되면 Ids는 감소하게 된다. 이 방식에서, Vt가 집적 회로에서의 모든 FET에서 떨어지게 되면, 반도체 프로세스가 변화할 때 기대되는 바와 같이, 전류원(251)에 의해 생성되는 전류(Ids)는 증가하게 된다. 차례로, 트랜지스터(224 및 226) 양단의 베이스-에미터 전압 강하(Vbe)와 다이오드(222) 양단의 전압 강하(Vd)의 합은 약간 증가하여 다이오드와 트랜지스터들이 다량의 전류에 의해 구동되게 된다. 그러나, 적절하게 균형잡혔을 때 Vref를 거의 일정하게 유지하는 보상 트랜지스터(228)의 게이트-소스 전압(Vgs)에서의 큰 감소에 의해 이 변화는 거스르게 된다. 보상 회로와 다이오드 클램프(220)를 적절하게 균형시키는 것은 트랜지스터(228)의 적합한 물리적 크기를 결정하는 것과 다이오드 클램프 회로(220)를 통하여 흐르는 최적의 전류를 결정하는 것을 일반적으로 포함하게 된다.
만일 회로(200)가 보상 트랜지스터(228)에서의 게이트-소스 전압(Vgs)의 변화가 트랜지스터(208 및 262) 모두에서 프로세스 변동을 보상할 수 있도록 설계될 경우, 트랜지스터 증폭기(270)에 전류를 공급하는 바이어스 회로에 동일한 장치들에 대하여 전압, 프로세스, 및 몇몇 실시예에서의 온도 보상이 또한 가능하게 된다. 동일한 파라미터를 조건으로 할 경우, 동일 장치들은 전압과 프로세스 변동에 대하여 여기에 설명된 기술을 이용하여 효과적으로 보상될 수 있다. 그러나, 전체 회로(200)에 있어서, 온도에서의 변화는 효과적으로 보상되는 것이 덜하며, FET의 Vt보다는 Vd와 Vbe는 더 강한 온도의 함수이다.
전류원(251)으로서 이용되는 단일의 저항(214)은 공급 전압(Vcc) 및/또는 기준 공급 전압(Vccref)이 고정되어 있는 실시예에 매우 유용할 수 있다. 이러한 실시예의 일례로는 무선 LAN(WLAN) 애플리케이션을 들 수 있으며, Vccref와 Vcc 모두는 3.3 또는 5 V와 같은 고정된 전원에 접속될 수 있다. 그 밖의 WLAN 애플리케이션과 셀 폰(cell phone)이 아닌 애플리케이션은 컴퓨터용 무선 전송기를 포함할 수도 있다. 이러한 실시에서, Vccref는 고정될 수도 있고 Vcc는 가변할 수도 있다. 이러한 실시에서, FET(208)은 생략되기 때문에, 보상되는 FET 소자만이 트랜지스터(262)가 될 것이고, 이것은 트랜지스터(228)에 의해 보다 정확하게 보상될 수 있다.
또 다른 실시가 가변 Vccref를 이용하는 시스템에 잘 적합하게 이루어지며, 여기서 Vccref는 RF 트랜지스터 기술의 턴온 전압, 예를 들어, Vbe _ ON=1.4V인 기술에서 3.5V<Vccref<6V의 Vccref 값과 비교하여 상대적으로 높은 최소값을 갖게 된다. 이러한 실시에서, 트랜지스터(262)를 바이폴라 장치로서 실시하는 것이 유리할 수도 있다. 이러한 실시에서, 트랜지스터(262)는 프로세스 변동을 덜 받게 되고 보상 트랜지스터(228)는 전류원 트랜지스터(208) 만을 보상하게 될 것이다.
도 4는 도 3의 기준 전압 생성 회로의 다른 실시예를 포함하는 전력 증폭기 시스템을 도시하는 개략도이다.
도 4의 전력 증폭기 시스템(300)은 도 3의 전력 증폭기 시스템(200)과 동일하며, 동일 소자들은 참조 번호 명명을 3XX로 지정되고, 도 4에서 "XX"는 도 3에서의 동일 소자를 나타내는 것이다. 바이어스 회로(350)는 FET 트랜지스터(352)를 포함한다. 트랜지스터(352)는 바이어스 회로(320)에서의 바이어스 전류를 기준 생성기 회로(310)에서의 전류로부터 분리한다. 또한, 다이오드 클램프 회로(320)는 트랜지스터(352)에서의 프로세스 변화를 보상하기 위한 컴포넌트를 포함한다.
기준 전압 회로(310)는 다이오드 클램프 회로(320)와 연관된 추가적인 보상 트랜지스터(380)를 포함한다. 트랜지스터(380)는 도 3의 트랜지스터(228)와 기능면에서 동일하다. 트랜지스터(380)의 게이트 단자(382)는 트랜지스터(324)의 컬렉터 단자에 접속되어 있다. 트랜지스터(380)의 드레인 단자(384)는 접속(316) 상에서 기준 전압(Vref)에 접속되어 있으며, 트랜지스터(380)의 소스 단자(386)는 트랜지스터(328)의 드레인 단자(329)와 트랜지스터(324)의 베이스에 결합된다.
트랜지스터(328)와 트랜지스터(380)의 조합은 트랜지스터(308), 트랜지스터(352), 및 트랜지스터(324)에서의 프로세스와 전압 변동을 보상한다.
트랜지스터 증폭기(270)의 경우에서와 같이(도 3), 무선 애플리케이션에서, 트랜지스터 증폭기(370)는 RF 트랜지스터 증폭기 스테이지이고, 전류(Icc)는 트랜지스터 증폭기(370)에 대한 컬렉터 전류이다. 바람직한 RF 특성을 갖는 포화, 또는 선형 증폭기를 획득하기 위해서는 컬렉터 전류(Icc)가 상대적으로 일정하게 유지되는 것이 중요하다.
트랜지스터 증폭기(370)의 베이스 단자(371)에서 나타나는 전압은 인덕터(374)로부터 공급되고 RF 입력은 DC-차단 커패시터(376)를 통하여 제공된다. 트랜지스터 증폭기(370)의 컬렉터 단자(373)는 증폭기(370)의 RF 출력을 형성하고 인덕터(377)를 통하여 접속(372) 상에서 시스템 전압(Vcc)에 접속된다. RF 출력은 커패시터(378)을 통하여 노드(373)로부터 결합된다. 또한, 전압 기준 회로(310)는 RF 증폭기 스테이지의 바이어싱을 포함하는 애플리케이션으로 한정되는 것은 아니다.
도 5는 nFET(n-타입 전계 효과 트랜지스터) 기술을 이용하여 실시된 기준 전압 생성 회로의 실시예를 포함하는 전력 증폭기 시스템을 도시하는 개략도이다. 도 5에 나타낸 실시예는 증가형(e-모드)의 부정형 고전자 이동도 트랜지스터(pseudomorphic high electron mobility transistor, PHEMT) 기술을 도시한다.
기준 시스템 전압(Vccref)은 저항(414)을 통하여 기준 전압 회로(410)에 제공된다. 기준 전압 회로(410)는 다이오드 클램프 회로(420) 및 트랜지스터 장치(428 및 480)를 포함하며, 이들은 상술한 바와 같이, 증가형 PHEMT 장치들로 실시된다. 다이오드 클램프 회로(420)는 다이오드(422 및 424)를 포함하고, 이들은 PN 접합 다이오드로서 도시되지만, 다른 기술들을 이용하여 실시될 수 있다. FET 트랜지스터(480)의 드레인은 노드(416)에 접속된 것으로 나타내지만, 노드(423)에 접속될 수도 있다.
기준 전압(Vref)은 접속(416) 상에서 옵션 트랜지스터(452)의 게이트 단자에 제공된다. 도 4에 나타낸 트랜지스터(352)와 마찬가지로, 옵션 트랜지스터(452)는 바이어스 회로(450)에서의 바이어스 전류를 기준 생성기 회로(410)에서의 전류로부터 분리하는 기능을 한다. 트랜지스터(410)의 소스 단자는 저항(456)에 접속된다. 저항(456)은 트랜지스터(466)의 드레인 단자(465)에 접속되고 옵션 트랜지스터(462)의 게이트 단자(463)에 접속된다. 트랜지스터(462)는 도 4의 트랜지스터(362)와 마찬가지로 게이트 전류(Ig) 버퍼로서 기능을 한다. 대부분의 e-모드 PHEMT RF 증폭기 회로가 명목상으로 무시할 정도의 게이트 전류(Ig)를 가지고 있지만, 게이트 전류 누설을 방지하거나 RF 스테이지가 지나치게 구동되어 Ig가 제로가 아닌 경우에 게이트 전류 버퍼 트랜지스터(462)를 이용하는 것이 때로는 바람직하다.
무선 애플리케이션에서, 트랜지스터 증폭기(470)는 RF 트랜지스터 증폭기 스테이지이고, 전류(Icc)는 트랜지스터 증폭기(470)에 대한 컬렉터 전류가 된다. 상술한 바와 같이, 바람직한 RF 특성을 갖는 포화 또는 선형 증폭기를 획득하기 위해서는, 전류(Icc)를 일정하게 유지하는 것이 중요하다. 노드(416)에서의 전압(Vref)에 의해 설정된 전류(Icc)는, 설명하는 바와 같이, 다이오드 클램프 회로(420)에 의해 변동을 처리하기 위하여 감도를 줄이게 된다. 다이오드 클램프 회로(420)는 트랜지스터(462 및 452)에서 프로세스와 전압 변동(즉, Vt 및 IDSS 변이)을 보상하는 것을 돕게 된다. 또한, 도 5에 나타낸 실시예에서는 트랜지스터(466) 및 트랜지스터 증폭기(470)가 e-모드 PHEMT 장치이기 때문에, 이들은 또한 바이폴라 장치들 보다도 프로세스 변동에 취약하다. 그러므로, 트랜지스터(466)와 트랜지스터 증폭기(470)에서의 프로세스 변동은 다이오드 클램프 회로(420)에 의해 또한 보상될 수 있다.
트랜지스터 장치(470)의 게이트 단자(471)에서 나타나는 전압은 인덕터(474)로부터 공급되고 RF 입력은 DC-차단 커패시터(476)를 통하여 제공된다. 트랜지스터 증폭기(470)의 드레인 단자(473)는 증폭기(470)의 RF 출력을 형성하고 인덕터(477)를 통하여 접속(472) 상에서 시스템 전압(Vcc)에 접속된다. RF 출력은 커패시터(478)를 통하여 노드(473)로부터 결합된다. 전류(Icc)는 트랜지스터 증폭기(470)에 대한 드레인 전류가 된다.
도 6은 도 3의 바이어스 전압을 생성하는 회로의 실시예의 동작을 설명하는 플로차트이다. 블록 602에서, 전류원이 제공된다. 실시예에서, 전류원은 트랜지스터(208, 도 3)와 같은 트랜지스터가 될 수 있으며, 도 2B(소자 154) 및 도 5(소자 414)와 같은 저항이 될 수 있다. 블록 604에서, 트랜지스터(208)는 시스템 전원울 수신하고, 예를 들어, 다이오드 클램프 회로(220)와 같이 배열된 복수의 다이오드에 전류를 제공한다. 다이오드 클램프 회로(220) 양단의 전압 강하는 기준 전압(Vref)을 제공하도록 동작한다. 기준 전압(Vref)은 트랜지스터(208)에 제공되는 시스템 전원에 의존하지 않는다.
블록 606에서, 추가적인 트랜지스터(228, 도 3)는 다이오드 클램프 회로(220) 양단의 다이오드 전압을 변경함으로써, 그 밖의 능동 장치들에서의 변동을 보상하게 된다. 도 3의 예에서, 전류원을 형성하는 트랜지스터(208)가 트랜지스터(228)에 대한 전기적 응답에서 유사하기 때문에, 트랜지스터(228)는 트랜지스터(208)가 기준 전압(Vref)을 접속(216, 도 3) 상에서 변경하는 방법과 동일한 정도의 방식으로 다이오드 클램프 회로(220) 양단의 전압을 변경할 수 있으며, 그러므로 기준 전압(Vref)은 프로세스 및 전압 변동에 있어서 실질적으로 안정하게 유지된다.
본 발명의 다양한 실시예를 설명하였으나, 본 발명의 범위 내에 포함되는 더 많은 실시예 및 실시하는 것이 가능함을 당업자는 명확히 알 것이다.
100: 휴대용 통신 장치 102: 프로세서
104: 애플리케이션 소프트웨어 106: 아날로그 회로 소자들
108: 디지털 회로 소자들 110: 기저대역 서브시스템
114: 메모리 112: 시스템 버스
116: 입출력(I/O) 소자 117: 전류/전압(I/V) 센서
118: 메모리 소자 120: 송수신기
122: 전원 130: 프런트-엔드 모듈(FEM)
142: 송신/수신(T/R) 스위치 155: 전력 증폭기 소프트웨어
200: 전력 증폭기 146: 안테나

Claims (19)

  1. 기준 전압 생성 회로로서,
    기준 시스템 전압을 수신하고, 전류원으로서 구성되며, 상기 시스템 전압과 독립적으로 전류를 제공하도록 구성된 제1 트랜지스터,
    상기 제1 트랜지스터에 의해 제공된 상기 전류를 수신하도록 구성된 복수의 다이오드 장치들, 및
    상기 복수의 다이오드 장치들과 연관된 제2 트랜지스터
    를 구비하며,
    상기 제2 트랜지스터는 상기 복수의 다이오드 장치들의 양단에 걸친 전압을 변경함으로써 상기 제1 트랜지스터에서의 프로세스 변동을 보상하여 상기 복수의 다이오드 장치들이 상기 프로세스 변동에 대하여 적어도 부분적으로 보상된 기준 전압을 제공하도록 구성되는 것을 특징으로 하는 기준 전압 생성 회로.
  2. 제1항에 있어서, 상기 제2 트랜지스터는 상기 프로세스 변동의 결과로서 상기 제1 트랜지스터에서의 전류 변동에 의해 야기된 상기 기준 전압에서의 변화 방향과 반대로 상기 기준 전압을 변경하는 것을 특징으로 하는 기준 전압 생성 회로.
  3. 제2항에 있어서, 상기 기준 전압을 수신하도록 구성된 바이어스 회로를 더 구비하고, 상기 바이어스 회로는 베타 헬퍼 트랜지스터(beta helper transistor)를 포함하고, 상기 제2 트랜지스터는 상기 베타 헬퍼 트랜지스터에서의 프로세서 변동을 보상하도록 구성되는 것을 특징으로 하는 기준 전압 생성 회로.
  4. 제2항에 있어서,
    분리 트랜지스터를 포함하고, 상기 기준 전압을 수신하도록 구성된 바이어스 회로, 및
    상기 분리 트랜지스터에서의 프로세스 변동을 보상하도록 구성되고, 상기 복수의 다이오드 장치들과 연관된 제3 트랜지스터
    를 더 구비하는 것을 특징으로 하는 기준 전압 생성 회로.
  5. 삭제
  6. 제2항에 있어서, 상기 복수의 다이오드 장치들 중 적어도 하나는 트랜지스터인 것을 특징으로 하는 기준 전압 생성 회로.
  7. 기준 전압 생성 회로를 갖는 휴대용 송수신기로서,
    수신기에 동작가능하게 결합된 송신기와;
    기준 시스템 전압을 수신하고, 전류원으로서 구성되고 상기 시스템 전압과 독립적으로 전류를 제공하도록 구성된 제1 트랜지스터; 상기 제1 트랜지스터에 의해 제공된 상기 전류를 수신하도록 구성된 복수의 다이오드 장치들; 및 상기 복수의 다이오드 장치들과 연관되고, 상기 복수의 다이오드 장치들의 양단에 걸친 전압을 변경함으로써 상기 제1 트랜지스터에서의 프로세스 변동을 보상하여 상기 복수의 다이오드 장치들이 상기 프로세스 변동에 대하여 적어도 부분적으로 보상된 기준 전압을 제공하도록, 구성된 제2 트랜지스터를 구비하는 전력 증폭기 소자
    를 포함하는 것을 특징으로 하는 휴대용 송수신기.
  8. 제7항에 있어서, 상기 제2 트랜지스터는 상기 프로세스 변동의 결과로서 상기 제1 트랜지스터에서의 전류 변동에 의해 야기되는 상기 기준 전압에서의 변화 방향과 반대로 상기 기준 전압을 변경하는 것을 특징으로 하는 휴대용 송수신기.
  9. 제8항에 있어서, 상기 기준 전압을 수신하도록 구성된 바이어스 회로를 더 구비하고, 상기 바이어스 회로는 베타 헬퍼 트랜지스터를 포함하며, 상기 제2 트랜지스터는 상기 베타 헬퍼 트랜지스터에서의 프로세스 변동을 보상하도록 구성되는 것을 특징으로 하는 휴대용 송수신기.
  10. 제8항에 있어서,
    상기 기준 전압을 수신하도록 구성되고, 분리 트랜지스터를 포함하는 바이어스 회로, 및
    상기 복수의 다이오드 장치들과 연관되고, 상기 분리 트랜지스터에서의 프로세스 변동을 보상하도록 구성된 제3 트랜지스터
    를 더 구비하는 것을 특징으로 하는 휴대용 송수신기.
  11. 삭제
  12. 제8항에 있어서, 상기 복수의 다이오드 장치들 중 적어도 하나는 트랜지스터인 것을 특징으로 하는 휴대용 송수신기.
  13. 기준 전압을 생성하는 방법으로서,
    전류원으로서 구성되고, 전류를 제공하도록 구성된 제1 트랜지스터에 기준 시스템 전압을 제공하는 단계,
    복수의 다이오드 장치들에 상기 전류를 제공하는 단계, 및
    상기 복수의 다이오드 장치들과 연관된 제2 트랜지스터를 이용하여 상기 복수의 다이오드 장치들의 양단에 걸친 전압을 변경함으로써 상기 제1 트랜지스터에서의 프로세스 변동을 보상하여 상기 복수의 다이오드 장치들이 상기 프로세스 변동에 대하여 적어도 부분적으로 보상된 기준 전압을 제공하도록 하는 단계
    를 포함하는 것을 특징으로 하는 기준 전압 생성 방법.
  14. 제13항에 있어서, 상기 프로세스 변동의 결과로서 상기 제1 트랜지스터에서의 전류 변동에 의해 야기된 상기 기준 전압에서의 변화 방향과 반대로 상기 기준 전압을 변경하는 단계를 더 포함하는 것을 특징으로 하는 기준 전압 생성 방법.
  15. 제14항에 있어서,
    베타 헬퍼 트랜지스터를 포함하는 바이어스 회로에 상기 기준 전압을 제공하는 단계, 및
    상기 제2 트랜지스터를 이용하여 상기 베타 헬퍼 트랜지스터에서의 프로세스 변동을 보상하는 단계
    를 더 포함하는 것을 특징으로 하는 기준 전압 생성 방법.
  16. 제14항에 있어서,
    분리 트랜지스터를 포함하는 바이어스 회로에 상기 기준 전압을 제공하는 단계, 및
    상기 복수의 다이오드 장치들과 연관된 제3 트랜지스터를 이용하여 상기 분리 트랜지스터에서의 프로세스 변동을 보상하는 단계
    를 더 포함하는 것을 특징으로 하는 기준 전압 생성 방법.
  17. 삭제
  18. 제14항에 있어서, 상기 복수의 다이오드 장치들 중 적어도 하나는 트랜지스터인 것을 특징으로 하는 기준 전압 생성 방법.
  19. 기준 전압을 생성하는 회로로서,
    기준 시스템 전압을 수신하도록 구성되고 전류를 제공하도록 구성된 전류원, 및
    상기 전류원에 의해 제공된 상기 전류를 수신하도록 구성된 복수의 다이오드 장치들
    을 구비하고,
    상기 복수의 다이오드 장치들은 상기 기준 시스템 전압에서의 변동을 보상하도록 구성되고, 상기 복수의 다이오드 장치들의 양단에 걸친 전압이 변경되어 상기 복수의 다이오드 장치들이 상기 기준 시스템 전압에서의 변동에 대하여 적어도 부분적으로 보상된 기준 전압을 제공하는 것을 특징으로 하는 기준 전압 생성 회로.
KR1020100096119A 2009-10-02 2010-10-01 기준 전압 생성 회로 및 방법 KR101195704B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/572,337 US8350418B2 (en) 2009-10-02 2009-10-02 Circuit and method for generating a reference voltage
US12/572,337 2009-10-02

Publications (2)

Publication Number Publication Date
KR20110036689A KR20110036689A (ko) 2011-04-08
KR101195704B1 true KR101195704B1 (ko) 2012-10-29

Family

ID=43822702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100096119A KR101195704B1 (ko) 2009-10-02 2010-10-01 기준 전압 생성 회로 및 방법

Country Status (5)

Country Link
US (1) US8350418B2 (ko)
KR (1) KR101195704B1 (ko)
CN (1) CN102129266B (ko)
HK (1) HK1160239A1 (ko)
TW (1) TWI424303B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9460840B2 (en) 2011-03-03 2016-10-04 Skyworks Solutions, Inc. Seal ring inductor and method of forming the same
US20130027117A1 (en) * 2011-07-28 2013-01-31 Anadyne, Inc. Precision voltage clamp with very low temperature drift
CN102981548B (zh) * 2011-09-06 2014-10-08 上海华虹宏力半导体制造有限公司 一种带电流补偿的高压稳压电路
TWI459173B (zh) * 2012-01-31 2014-11-01 Fsp Technology Inc 參考電壓產生電路及參考電壓產生方法
JP6222426B2 (ja) * 2013-04-24 2017-11-01 セイコーエプソン株式会社 物理量検出回路、物理量検出装置、電子機器及び移動体
JP6222425B2 (ja) * 2013-04-24 2017-11-01 セイコーエプソン株式会社 物理量検出回路、物理量検出装置、電子機器及び移動体
TWI516021B (zh) 2013-05-03 2016-01-01 日月光半導體製造股份有限公司 射頻功率放大器與電子系統
US10120405B2 (en) * 2014-04-04 2018-11-06 National Instruments Corporation Single-junction voltage reference
WO2019103899A1 (en) 2017-11-27 2019-05-31 Skyworks Solutions, Inc. Wideband power combiner and splitter
US10554177B2 (en) 2017-11-27 2020-02-04 Skyworks Solutions, Inc. Quadrature combined doherty amplifiers
KR102618526B1 (ko) * 2019-06-21 2023-12-28 에스케이하이닉스 주식회사 수신기, 이를 포함하는 수신 회로, 반도체 장치 및 반도체 시스템
US11128264B1 (en) 2020-04-19 2021-09-21 Win Semiconductors Corp. Bias compensation circuit and amplifying module
CN115037150A (zh) * 2022-06-10 2022-09-09 西安博瑞集信电子科技有限公司 一种用于砷化镓电路的稳压电路和采用其的射频电路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3956661A (en) * 1973-11-20 1976-05-11 Tokyo Sanyo Electric Co., Ltd. D.C. power source with temperature compensation
DE3006598C2 (de) * 1980-02-22 1985-03-28 Robert Bosch Gmbh, 7000 Stuttgart Spannungsquelle
US4313082A (en) * 1980-06-30 1982-01-26 Motorola, Inc. Positive temperature coefficient current source and applications
US5198701A (en) * 1990-12-24 1993-03-30 Davies Robert B Current source with adjustable temperature variation
US5250826A (en) 1992-09-23 1993-10-05 Rockwell International Corporation Planar HBT-FET Device
US6040737A (en) * 1998-01-09 2000-03-21 S3 Incorporated Output buffer circuit and method that compensate for operating conditions and manufacturing processes
US6329868B1 (en) * 2000-05-11 2001-12-11 Maxim Integrated Products, Inc. Circuit for compensating curvature and temperature function of a bipolar transistor
JP3904817B2 (ja) * 2000-08-31 2007-04-11 株式会社ルネサステクノロジ 電力増幅器モジュール
US6414553B1 (en) 2001-08-30 2002-07-02 Koninklijke Philips Electronics N.V. Power amplifier having a cascode current-mirror self-bias boosting circuit
US6724176B1 (en) * 2002-10-29 2004-04-20 National Semiconductor Corporation Low power, low noise band-gap circuit using second order curvature correction
CN1235334C (zh) * 2002-12-25 2006-01-04 台达电子工业股份有限公司 射频功率放大器的偏压电路
KR100547236B1 (ko) * 2003-03-25 2006-01-31 학교법인 한국정보통신학원 전력증폭기에서의 바이어스 안정화 회로
US6891357B2 (en) * 2003-04-17 2005-05-10 International Business Machines Corporation Reference current generation system and method
US6906359B2 (en) 2003-10-22 2005-06-14 Skyworks Solutions, Inc. BiFET including a FET having increased linearity and manufacturability
JP2007524944A (ja) * 2004-01-23 2007-08-30 ズモス・テクノロジー・インコーポレーテッド Ｃｍｏｓ定電圧発生器
US7358795B2 (en) * 2005-03-11 2008-04-15 Rfstream Corporation MOSFET temperature compensation current source
US7145824B2 (en) * 2005-03-22 2006-12-05 Spansion Llc Temperature compensation of thin film diode voltage threshold in memory sensing circuit
US7869775B2 (en) * 2006-10-30 2011-01-11 Skyworks Solutions, Inc. Circuit and method for biasing a gallium arsenide (GaAs) power amplifier
US20080150614A1 (en) * 2006-12-20 2008-06-26 Peter Vancorenland Method and system for dynamic supply voltage biasing of integrated circuit blocks
US7782695B2 (en) * 2007-01-12 2010-08-24 Atmel Corporation Compensated current offset in a sensing circuit

Also Published As

Publication number Publication date
US8350418B2 (en) 2013-01-08
TW201137557A (en) 2011-11-01
CN102129266B (zh) 2013-12-18
HK1160239A1 (en) 2012-08-10
CN102129266A (zh) 2011-07-20
US20110080153A1 (en) 2011-04-07
KR20110036689A (ko) 2011-04-08
TWI424303B (zh) 2014-01-21

Similar Documents

Publication Publication Date Title
KR101195704B1 (ko) 기준 전압 생성 회로 및 방법
US10153737B2 (en) Power amplifier module
KR101803602B1 (ko) 전압 변환기들에 대한 장치 및 방법
US6756850B2 (en) High frequency power amplifier circuit
US8554161B2 (en) Circuit and method for biasing a gallium arsenide (GaAs) power amplifier
US20110032037A1 (en) Power amplifier bias circuit having controllable current profile
TWI567521B (zh) 電壓調節器電路及相關的操作方法
US7629784B2 (en) Voltage supply arrangement and method for production of electrical power
US9148052B2 (en) Switching regulator with reduced EMI
JP2005229268A (ja) 高周波電力増幅回路および無線通信システム
US11614760B2 (en) Biasing scheme for power amplifiers
US11619958B2 (en) Biasing scheme for power amplifiers
CN110463035B (zh) 电流再利用型场效应晶体管放大器
US11526187B2 (en) Method and system for boosting output current
US6429685B1 (en) Integrated circuit and method of controlling output impedance
JP2005027130A (ja) 高周波電力増幅回路のバイアス制御回路および高周波電力増幅用電子部品
US6809593B1 (en) Power amplifier device and method thereof
US6535059B2 (en) Amplifier circuit
US10651796B2 (en) Resistorless power amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151007

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161013

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181012

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191010

Year of fee payment: 8