TWI594101B - 具自我電壓箝制之電壓穩壓器 - Google Patents

Description

具自我電壓箝制之電壓穩壓器

本發明係關於電壓穩壓器之技術領域，尤指一種具自我電壓箝制之電壓穩壓器。

圖1係一習知電壓穩壓器之電路圖。如圖所示，當負載5從重負載變為無負載時，輸出電流Io會變為零，由於暫態反應，輸出電壓Vo會上昇。由於輸出電壓Vo連接至運算放大器1的反相輸入端(-)，因此當輸出電壓Vo上昇時，會使運算放大器1輸出端的電壓(Vg)的快速下降，甚至降至一低電位。此時功率電晶體3被關閉。而當負載5從無負載變為重負載時，運算放大器1輸出端的電壓(Vg)需從低電位上昇，以使功率電晶體3導通。然而，由於運算放大器1輸出端的電壓(Vg)需從低電位上昇至一工作電壓，反應時間會相對變長。

為解決上述問題，圖1之電路使用PNP電晶體Tr1及NPN電晶體Tr2將運算放大器1輸出端的電壓(Vg)箝制在(Vo+Vbep-Vben)，其中，Vo為輸出電壓Vo，Vbep為PNP電晶體Tr1的基極-射極電壓，Vben為NPN電晶體Tr2的基極-射極電壓。然而，PNP電晶體Tr1及NPN電晶體Tr2兩種電晶體的基極-射極電壓不匹配，且會隨製程而改變，因此無法精準地將運算放大器1輸出端的電壓 (Vg)箝制在一固定電位。同時，當負載5變為無負載時，仍會消耗電流源CI1的電流。

圖2係另一習知電壓穩壓器之電路圖。其係利用二極體124及PMOS電晶體110以達到箝制NMOS功率電晶體108的閘極電位的效果。NMOS功率電晶體108的閘極電位被箝制約在(Vout-Vdiode+Vgsp)，其中，Vout為輸出電壓，Vdiode為二極體124電壓，Vgsp為PMOS電晶體110的閘極-源極電壓。然而，(Vout-Vdiode+Vgsp)也非為精準電壓，故圖2之電路仍無法精準地將NMOS功率電晶體108的閘極電位箝制在一固定電位。因此，習知電壓穩壓器實仍有改善的空間。

本發明之目的主要係在提供一具自我電壓箝制之電壓穩壓器，其可將功率電晶體之控制端的電壓準確地箝制在一預設電壓，而可減少該功率電晶體的反應時間，同時亦可將運算放大器消耗電流減少一半，而能較習知技術更加省電。

依據本發明之一特色，本發明提出一種具自我電壓箝制之電壓穩壓器，其包括一功率電晶體、一運算放大器、一具有電壓箝制之電流源、及一電流鏡。該功率電晶體具有一控制端及一輸出端，該輸出端用以推動一負載。該運算放大器具有一輸出端連接至該控制端，以控制該功率電晶體的導通或關閉。該具有電壓箝制之電流源連接至該控制端。該電流鏡連接至該運算放大器及該具有電壓箝制之電流源。當該功率電晶體之輸出端的電壓大於一預定值時，該運算放大器之輸出端使該 控制端電壓下降，以讓該功率電晶體之輸出端的電壓下降，當該控制端電壓下降至一預設電壓時，該具有電壓箝制之電流源將該控制端之電壓箝制於該預設電壓。

5‧‧‧負載

1‧‧‧運算放大器

3‧‧‧功率電晶體

Tr1‧‧‧PNP電晶體

Tr2‧‧‧NPN電晶體

124‧‧‧二極體

110‧‧‧PMOS電晶體

108‧‧‧NMOS功率電晶體

300‧‧‧具自我電壓箝制之電壓穩壓器

350‧‧‧功率電晶體

360‧‧‧運算放大器

310‧‧‧具有電壓箝制之電流源

320‧‧‧電流鏡

330‧‧‧迴授電路

G‧‧‧控制端

Out‧‧‧輸出端

311‧‧‧電流源單元

Mc1‧‧‧第一PMOS電晶體

Mc2‧‧‧第二PMOS電晶體

(s)‧‧‧源極

(g)‧‧‧閘極

(d)‧‧‧汲極

390‧‧‧負載

Mb3‧‧‧第一NMOS電晶體

Mb4‧‧‧第二NMOS電晶體

331‧‧‧第一迴授電阻

332‧‧‧第二迴授電阻

Vdd‧‧‧高電位

Vss‧‧‧低電位

圖1係一習知電壓穩壓器之電路圖。

圖2係另一習知電壓穩壓器之電路圖。

圖3係本發明之具自我電壓箝制之電壓穩壓器之電路方塊圖。

圖4係本發明之具自我電壓箝制之電壓穩壓器之詳細電路圖。

為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，並不用於限定本發明。

圖3係本發明之具自我電壓箝制之電壓穩壓器300之電路方塊圖。該具自我電壓箝制之電壓穩壓器300包括一功率電晶體350、一運算放大器(OP)360、一具有電壓箝制之電流源310、一電流鏡320、及一迴授電路330。其中，該功率電晶體350連接至該運算放大器360、該具有電壓箝制之電流源310、及該迴授電路330，該電流鏡320連接至該運算放大器360及該具有電壓箝制之電流源310，此外，外部之負載390係連接至該功率電晶體350，以使電壓穩壓器300推動該負載390。

圖4係本發明之具自我電壓箝制之電壓穩壓器300之詳細電路圖。其中，該具有電壓箝制之電流源310包含一電流源單元311、一第一PMOS電晶體Mc1、及一第二PMOS電晶體Mc2，該電流源單元311的一端連接至高電位Vdd，另一端連接至該第一PMOS電晶體Mc1的源極(s)及該第二PMOS電晶體Mc2的源極(s)，該第二PMOS電晶體Mc2的閘極(g)連接至預設電壓Vclamp。

該電流鏡320包含一第一NMOS電晶體Mb3及一第二NMOS電晶體Mb4，其中，該第一NMOS電晶體Mb3的汲極(d)連接至其自身的閘極(g)及該第二NMOS電晶體Mb4的閘極(g)，其源極(s)連接至低電位Vss。該第二NMOS電晶體Mb4的源極(s)連接至低電位Vss。

該迴授電路330包含一第一迴授電阻331及一第二迴授電阻332，該第一迴授電阻331的一端連接至該功率電晶體350之輸出端Out，其另一端連接至一迴授節點FB及該運算放大器360的反相輸入端(-)。該第二迴授電阻332的一端連接至該迴授節點(FB)，其另一端連接至低電位Vss。而該運算放大器360的非反相輸入端(+)係連接至一參考電位Vref。

如圖4所示，該功率電晶體350具有一控制端G及一輸出端Out。該輸出端Out用以推動負載390，如圖3所示。該運算放大器360具有一輸出端連接至該控制端G，以控制該功率電晶體350的導通或關閉。

該具有電壓箝制之電流源310的第一PMOS電晶體Mc1之閘極(g)與汲極(d)係相接而連接至該控制端G。該電流鏡320的第二NMOS電晶體Mb4之汲極(d)連接至該運算放大器360的電源端，該電 流鏡320的第一NMOS電晶體Mb3的閘極(g)與汲極(d)相接而連接至該具有電壓箝制之電流源310的第二PMOS電晶體Mc2之汲極(d)。

其中，當該功率電晶體350之輸出端Out的電壓Vout過激(overshooting)而大於一預定值時，該運算放大器360之輸出端使該控制端G電壓下降，以讓該功率電晶體350之輸出端Out的電壓Vout下降，當該控制端G電壓Vg下降至一預設電壓Vclamp時，該具有電壓箝制之電流源310將該控制端G之電壓Vg箝制於該預設電壓Vclamp。

該功率電晶體350為一NMOS電晶體，其汲極(d)連接至一高電位Vdd，其閘極(g)係作為該控制端G，其源極(s)係作為輸出端Out。

當前述之具自我電壓箝制之電壓穩壓器於正常工作時，該功率電晶體350經由其輸出端Out推動負載390，該功率電晶體350之輸出端Out的電壓為Vref×(Rf1+Rf2)/Rf2，當中，Vref為該參考電位的電壓值，Rf1為第一迴授電阻331的電阻值，Rf2為第二迴授電阻332的電阻值。

當移除該負載或由重負載變為無負載時，該功率電晶體350之輸出端Out的電壓變大，該迴授節點FB的電壓變大，該運算放大器360之輸出端的電壓變小，該控制端G的電壓變小。當該控制端G的電壓下降至該預設電壓Vclamp時，該第一PMOS電晶體Mc1導通，該具有電壓箝制之電流源310將該控制端G的電壓箝制於該預設電壓Vclamp。

當該具有電壓箝制之電流源310將該控制端G的電壓箝制於該預設電壓Vclamp時，該電流鏡320的電流為0.5×Ibias，當中，Ibias為該電流源單元311的電流值。

下列以節點的電壓、電流來說明本發明具自我電壓箝制之電壓穩壓器的工作原理。但其非作為本發明權利範圍之限制，本發明權利範圍則應參考發明申請專利範圍之內容。參考圖4，當本發明具自我電壓箝制之電壓穩壓器300於正常上作時，該功率電晶體350之輸出端Out的電壓為Vref×(Rf1+Rf2)/Rf2。此時，該預設電壓Vclamp為2伏特(2V)，控制端G的電壓為2.5V。由於該第一PMOS電晶體Mc1及該第二PMOS電晶體Mc2對稱，且控制端G電壓大於該預設電壓Vclamp(2V)，故該第一PMOS電晶體Mc1於正常工作時是關閉的。

由於該第一PMOS電晶體Mc1是關閉的，故流經該第一NMOS電晶體Mb3的電流I1等於電流源單元311的電流。因為電流鏡架構之故，所以流經該第二NMOS電晶體Mb4的電流I2等於電流I1，也等於電流源單元311的電流。故此時，該運算放大器OP消耗電流大小為電流源單元311的電流。

當移除該負載或由重負載變為無負載時，該功率電晶體350之輸出端Out的電壓瞬間會變大，故該迴授節點FB的電壓Vout×Rf2/(Rf1+Rf2)亦跟著變大。運算放大器360的反相輸入端(-)的輸入電壓變大，而使運算放大器360的輸出端的電壓開始變小，而將控制端G的電壓往下拉，以關閉該功率電晶體350。

當控制端G的電壓被下拉至該預設電壓Vclamp(2V)時，由於該第一PMOS電晶體Mc1及該第二PMOS電晶體Mc2對稱，且控制端G電壓等於該預設電壓Vclam(2V)，故該第一PMOS電晶體Mc1導通。此時流過該第一PMOS電晶體Mc1的電流Ic及流過該第二PMOS電晶體Mc2的電流I1大小相等，亦即電流I1等於電流Ic，且電流I1與電流Ic之和等於該電流源單元311的電流。因此電流I1 等於0.5×Ibias，當中，Ibias為該電流源單元311的電流值。而由於電流鏡架構之故，所以流經該第二NMOS電晶體Mb4的電流I2等於0.5×Ibias，此時該運算放大器360消耗電流大小為0.5×Ibias。該運算放大器360消耗電流較正常上作時少掉一半，表示該運算放大器360的輸出能力變弱。亦即，該運算放大器360難再將該控制端G的電壓往下拉，因此該控制端G的電壓會準確地被箝制在該預設電壓Vclamp(=2V)。同時，當該控制端G的電壓會準確地被箝制在該預設電壓Vclamp時，該運算放大器360消耗電流會減少一半，而能較習知技術更加省電。

當加入該負載或由無負載變為重負載時，該功率電晶體350之輸出端Out的電壓瞬間會變小，故該迴授節點FB的電壓Vout×Rf2/(Rf1+Rf2)亦跟著變小。運算放大器360的反相輸入端(-)的輸入電壓變小，而使運算放大器360的輸出端的電壓開始變大，而將控制端G的電壓往上拉，以開啟該功率電晶體350。由於該控制端G的電壓會準確地被箝制在該預設電壓Vclamp(=2V)，故其可迅速地被拉到2.5V，而可減少該功率電晶體350的反應時間。當該控制端G的電壓被拉到2.5V時，該第一PMOS電晶體Mc1則被關閉。

由前述說明可知，相較於習知技術，本發明具自我電壓箝制之電壓穩壓器300不僅可將功率電晶體控制端的電壓準確地箝制在一預設電壓，以減少功率電晶體的反應時間，同時亦可將運算放大器消耗電流減少一半，而能較習知技術更加省電。

上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。

300‧‧‧具自我電壓箝制之電壓穩壓器

350‧‧‧功率電晶體

360‧‧‧運算放大器

310‧‧‧具有電壓箝制之電流源

320‧‧‧電流鏡

330‧‧‧迴授電路

G‧‧‧控制端

Out‧‧‧輸出端

311‧‧‧電流源單元

Mc1‧‧‧第一PMOS電晶體

Mc2‧‧‧第二PMOS電晶體

(s)‧‧‧源極

(g)‧‧‧閘極

(d)‧‧‧汲極

Mb3‧‧‧第一NMOS電晶體

Mb4‧‧‧第二NMOS電晶體

331‧‧‧第一迴授電阻

332‧‧‧第二迴授電阻

Vdd‧‧‧高電位

Vss‧‧‧低電位

Claims (9)

1. 一種具自我電壓箝制之電壓穩壓器，包括：一功率電晶體，具有一控制端及一輸出端，該輸出端用以推動一負載；一運算放大器，具有一輸出端連接至該控制端，以控制該功率電晶體的導通或關閉；一具有電壓箝制之電流源，連接至該控制端，該具有電壓箝制之電流源包含一電流源單元、一第一PMOS電晶體、及一第二PMOS電晶體，該電流源單元的一端連接至該高電位，另一端連接至該第一PMOS電晶體的源極及該第二PMOS電晶體的源極，該第一PMOS電晶體的閘極及汲極連接至該控制端；以及一電流鏡，連接至該運算放大器及該具有電壓箝制之電流源；其中，當該功率電晶體之輸出端的電壓大於一預定值時，該運算放大器之輸出端使該控制端電壓下降，以讓該功率電晶體之輸出端的電壓下降，當該控制端電壓下降至一預設電壓時，該具有電壓箝制之電流源將該控制端之電壓箝制於該預設電壓。
2. 如申請專利範圍第1項所述之具自我電壓箝制之電壓穩壓器，其更包含：一迴授電路，其連接於該電晶體之輸出端及該運算放大器，以將該功率電晶體之輸出端的電壓迴授至該運算放大器。
3. 如申請專利範圍第2項所述之具自我電壓箝制之電壓穩壓器，其中，該功率電晶體為一NMOS電晶體。
4. 如申請專利範圍第3項所述之具自我電壓箝制之電壓穩壓器，其中，該電流鏡包含一第一NMOS電晶體及一第二NMOS電晶體，該迴授電路包含一第一迴授電阻及一第二迴授電阻，該第二PMOS電晶體的閘極連接至該預設電壓，該第一NMOS電晶體的汲極連接至該第二PMOS電晶體的汲極、該第一NMOS電晶體的閘極、及該第二NMOS電晶體的閘極，其源極連接至一低電位，該第二NMOS電晶體的源極連接至該低電位，其汲極連接至該運算放大器的一電源端。
5. 如申請專利範圍第4項所述之具自我電壓箝制之電壓穩壓器，其中，功率電晶體的汲極連接至一高電位，其閘極連接至該控制端，其源極連接至該功率電晶體之輸出端。
6. 如申請專利範圍第4項所述之具自我電壓箝制之電壓穩壓器，其中，該第一迴授電阻的一端連接至該功率電晶體之輸出端，其另一端連接至一迴授節點及該運算放大器的反相輸入端，該第二迴授電阻的一端連接至該迴授節點，其另一端連接至該低電位，該運算放大器的非反相輸入端連接至一參考電位。
7. 如申請專利範圍第6項所述之具自我電壓箝制之電壓穩壓器，其中，於正常工作時，該功率電晶體經由其輸出端推動該負載，該功率電晶體之輸出端的電壓為Vref×(Rf1+Rf2)/Rf2，當中，Vref為該參考電位的電壓值，Rf1為第一迴授電阻的電阻值，Rf2為第二迴授電阻的電阻值。
8. 如申請專利範圍第7項所述之具自我電壓箝制之電壓穩壓器，其中，當移除該負載時，該功率電晶體之輸出端的電壓變大，該迴授節點的電壓變大，該運算放大器之輸出端的電壓變小，該控制端的電壓變小，當該控制端的電壓下降至該預設電壓時，該第一PMOS電晶 體導通，該具有電壓箝制之電流源將該控制端的電壓箝制於該預設電壓。
9. 如申請專利範圍第8項所述之具自我電壓箝制之電壓穩壓器，當該具有電壓箝制之電流源將該控制端的電壓箝制於該預設電壓時，該電流鏡的電流為0.5×Ibias，其中，Ibias為該電流源單元的電流值。