KR20170072811A - 소프트 스타트 회로 및 이것을 구비한 전원 장치 - Google Patents

Abstract

고정밀도의 소프트 스타트 시간을 얻는 것이 가능한 소프트 스타트 회로를 제공한다.
정전류원과, 소프트 스타트 전압을 출력하는 출력 단자와, 접지 단자와, 정전류원과 접지 단자의 사이에 접속되고, 게이트와 드레인이 단락된 제1 트랜지스터와, 정전류원과 출력 단자의 사이에 접속되고, 게이트에 클록 신호를 받는 제2 트랜지스터와, 제2 트랜지스터와 접지 단자의 사이에 접속된 콘덴서를 구비한다.

Description

소프트 스타트 회로 및 이것을 구비한 전원 장치{SOFT START CIRCUIT AND POWER SUPPLY DEVICE EQUIPPED THEREWITH}

본 발명은, 소프트 스타트 회로 및 이것을 구비한 전원 장치에 관한 것이다.

DCDC 컨버터 등의 전원 장치에 있어서는, 일반적으로, 전원 투입 시의 돌입 전류를 방지하기 위한 소프트 스타트 회로가 설치되어 있다.

종래의 소프트 스타트 회로에서는, 수 msec의 시간 만에 상승하는 소프트 스타트 전압을 얻기 위해, 용량치가 높은 콘덴서가 필요해지며, IC 칩 내에서 큰 면적을 차지해 버린다는 문제가 있었다.

이러한 문제에 대해, 특허문헌 1에서는, 클록 신호를 이용하여 스위치를 온/오프시켜, 콘덴서를 정전류로 간헐적으로 충전하는 구성으로 함으로써, 콘덴서를 작게 하여, 회로 규모를 억제하는 방법이 제안되어 있다.

일본국 특허 제4853003호 공보

그러나, 클록 신호를 이용하여 간헐적으로 콘덴서를 충전하는 방법에서는, 스위치 온 시와 스위치 오프 시에서, 스위치를 구성하는 트랜지스터의 동작점이 상이하므로, 스위치의 전환 직후에 원하는 전류치와는 다른 전류가 콘덴서에 흐른다. 그 때문에, 소프트 스타트 시간이 용량과 전류치로부터 이론적으로 산출되는 값에서 벗어나, 원하는 소프트 스타트 시간을 얻는 것이 곤란하다는 과제가 있었다.

본 발명은, 상기 과제를 감안하여 이루어진 것이며, 고정밀도의 소프트 스타트 시간을 얻는 것이 가능한 소프트 스타트 회로를 제공하는 것을 목적으로 하고 있다.

상기 과제를 해결하기 위해, 본 발명의 소프트 스타트 회로는, 정전류원과, 소프트 스타트 전압을 출력하는 출력 단자와, 접지 단자와, 상기 정전류원과 상기 접지 단자의 사이에 접속되고, 게이트와 드레인이 단락된 제1 트랜지스터와, 상기 정전류원과 상기 출력 단자의 사이에 접속되고, 게이트에 클록 신호를 받는 제2 트랜지스터와, 상기 제2 트랜지스터와 상기 접지 단자의 사이에 접속된 콘덴서를 구비하는 것을 특징으로 한다.

본 발명의 소프트 스타트 회로에서는, 제2 트랜지스터가 온 상태일 때에는 정전류원으로부터 흐르는 전류의 일부가 제2 트랜지스터를 통해 콘덴서에 공급됨으로써 콘덴서가 충전되고, 제2 트랜지스터가 오프 상태일 때에는, 정전류원으로부터 흐르는 전류 모두가 제1 트랜지스터를 통해 접지 단자에 흐른다. 즉, 제2 트랜지스터가 온, 오프의 어느 상태일 때에도 소프트 스타트 회로에는 전류가 계속 흐른다.

따라서, 특허문헌 1과 같이, 스위치인 트랜지스터를 오프하여 전류를 중단하는 방법에 비해, 제2 트랜지스터가 온한 직후로부터 동작점이 정해져, 원하는 전류를 흐르게 할 수 있으므로, 소프트 스타트 전압(Vref＿ss)은 안정적으로 상승한다. 따라서, 본 발명에 의하면, 고정밀도의 소프트 스타트 시간을 얻는 것이 가능해진다.

도 1은, 본 발명의 실시 형태의 소프트 스타트 회로의 회로도이다.
도 2는, 도 1의 클록 신호의 일례를 도시하는 파형도이다.
도 3은, 도 1의 소프트 스타트 회로를 구비한 스위칭 레귤레이터의 회로도이다

이하, 본 발명의 실시 형태에 대해, 도면을 참조하여 설명한다.

도 1은, 본 실시 형태의 소프트 스타트 회로(100)의 회로도이다.

본 실시 형태의 소프트 스타트 회로(100)는, 정전류원(10)과, PMOS 트랜지스터(11 및 12)와, 콘덴서(13)를 구비하고 있다.

정전류원(10)은, 일단이 전원 입력 단자(Vin)에 접속되어 있다.

PMOS 트랜지스터(11)는, 정전류원(10)과 접지 단자(Vss)의 사이에 접속되고, 게이트와 드레인이 단락되어 있다.

PMOS 트랜지스터(12)는, 정전류원(10)과 출력 단자(SSout)의 사이에 접속되고, 게이트에 클록 신호(CLK)를 받는다.

콘덴서(13)는, PMOS 트랜지스터(12)와 접지 단자(Vss)의 사이에 접속되어 있다.

전원 입력 단자(Vin)에는 입력 전압이 공급되고, 접지 단자(Vss)에는 접지 전압이 공급되며, 출력 단자(SSout)로부터는 소프트 스타트 전압(Vref＿ss)이 출력된다.

상기와 같이 구성된 소프트 스타트 회로(100)는, 이하와 같이 동작한다.

전원 투입 후, 클록 신호(CLK)가 로우레벨이 되면, 트랜지스터(12)가 온이 되고, 트랜지스터(11)는 항상 온하고 있으므로, 트랜지스터(11과 12)의 사이즈비에 따른 전류가 트랜지스터(11 및 12) 각각에 흐른다.

그리고, 트랜지스터(12)를 통해 정전류원(10)로부터의 전류의 일부가 콘덴서(13)에 흘러들어가, 콘덴서(13)가 충전된다.

한편, 클록 신호(CLK)가 하이레벨이 되면, 트랜지스터(12)가 오프가 되고, 항상 온하고 있는 트랜지스터(11)를 통해 정전류원(10)으로부터의 전류 모두가 접지 단자(Vss)에 흐른다.

이와 같이, 본 실시 형태에 의하면, 트랜지스터(12)가 온, 오프의 어느 상태일 때에도 소프트 스타트 회로(100)에는 항상 전류가 흐르고 있으므로, 정전류원(10)과 트랜지스터(11 및 12)의 접속점의 전압을 거의 일정하게 유지할 수 있다. 즉, 트랜지스터(12)는, 온일 때와 오프일 때에서 소스 전압이 거의 변화하지 않고, 온한 직후로부터 안정될 때까지, 그 동작점은 거의 변화하지 않는다. 따라서, 소프트 스타트 전압(Vref＿ss)은 안정적으로 상승하여, 고정밀도의 소프트 스타트 시간을 얻을 수 있다.

여기에서, 트랜지스터(11)의 사이즈를 트랜지스터(12)보다 충분히 크게 한다. 예를 들면, 트랜지스터(11)와 트랜지스터(12)의 사이즈비를 9 : 1 정도로 크게 한다.

이것은, 콘덴서에 흐르는 전류는 2개의 트랜지스터(11 및 12)의 사이즈비에 의해 정해지기 때문이다. 즉, 사이즈비를 크게 함으로써, 콘덴서(13)에 흐르는 전류를 작게 할 수 있고, 이에 의해, 작은 콘덴서로 소프트 스타트 시간을 길게 하는 것이 가능해진다.

또, 트랜지스터(12)에 입력되는 클록 신호(CLK)의 DUTY는 작을수록 좋고, 예를 들면, 도 2에 나타내는 바와 같이, DUTY를 10% 정도로 한다.

이에 의해, 트랜지스터(12)의 온 시간이 짧아져, 트랜지스터(12)에 전류가 흐르는 시간을 짧게 할 수 있으므로, 콘덴서(13)에 대한 충전 시간도 짧아지고, 작은 콘덴서로 소프트 스타트 시간을 더욱 길게 할 수 있다는 효과가 발생한다. 또, 트랜지스터(11)를 통해 접지 단자(Vss)에 흐르게 하는 전류량이 많을수록, 또 시간이 길수록, 이 효과는 커진다.

또한, 클록 신호(CLK)의 DUTY를 작게 하는 것은, 정전류원의 정밀도, 즉, 소프트 스타트 시간의 정밀도를 높게 하는 것으로 이어진다. 이 이유를 이하에 설명한다.

종래의 소프트 스타트 회로에서는, 정전류원에 의해 100nA 정도의 미소 전류를 생성하고, 이 미소 전류로 콘덴서를 충전함으로써, 소프트 스타트 시간을 길게 하고 있다.

한편, 본 실시 형태에서는, 클록 신호(CLK)의 DUTY를 10%로 하면, 정전류원(10)의 전류를 1μA로 크게 한 경우여도, 트랜지스터(12)에 전류가 흐르는 기간이 1/10이 되므로, 종래의 소프트 스타트 회로에 있어서, 정전류원의 전류를 100nA로 한 경우와 동등한 소프트 스타트 시간을 얻는 것이 가능해진다.

정전류원의 전류를 작게 하는 경우, 예를 들면, 전류를 커런트 미러에서 꺾어 작은 전류를 형성하려고 하면 오차가 커져 버리고, 또, 전류가 작아지면 리크 전류의 영향이나 노이즈의 영향도 받기 쉬워진다. 이 때문에, 작은 전류보다 큰 전류의 정전류원 쪽이 정밀도 좋게 형성할 수 있으므로, 100nA의 정전류원보다 1μA의 정전류원 쪽이 정밀도가 높다.

본 실시 형태에 의하면, 정밀도가 높은 정전류원(10)을 이용할 수 있으며, 결과적으로 소프트 스타트 시간의 정밀도를 보다 높게 할 수 있다.

다음에, 본 발명의 소프트 스타트 회로를 전원 장치에 이용한 예를 설명한다.

도 3은, 도 1의 소프트 스타트 회로(100)를 구비한 DCDC 컨버터(200)의 회로도이다.

DCDC 컨버터(200)의 구성은 일반적인 것이므로, 여기에서는 상세한 설명은 생략하고, 소프트 스타트 회로(100)의 출력인 소프트 스타트 전압(Vref＿ss)이 어떻게 사용되는지에 대해 설명한다.

오차 증폭 회로(20)는, 2개의 비반전 입력 단자에 기준 전압 회로(21)의 기준 전압(Vref)과 소프트 스타트 전압(Vref＿ss)이 각각 입력되고, 반전 입력 단자에는 DCDC 컨버터(200)의 출력 전압(Vout)이 분압된 귀환 전압(Vfb)이 입력된다.

오차 증폭 회로(20)는, 기준 전압(Vref) 및 소프트 스타트 전압(Vref＿ss) 중 전압이 낮은 쪽과 귀환 전압(Vfb)을 비교하여, 오차 전압(Verr)을 PWM 콤퍼레이터(22)에 출력한다.

전원 투입 후, 소프트 스타트 전압(Vref＿ss)이 서서히 상승해 가지만, 소프트 스타트 전압(Vref＿ss)이 기준 전압(Vref)보다 낮은 동안은, 오차 증폭 회로(20)에서는, 귀환 전압(Vfb)과 소프트 스타트 전압(Vref＿ss)이 비교되고, 기준 전압(Vref)은 출력인 오차 전압(Verr)에 영향을 주지 않는다.

그리고, 소정의 소프트 스타트 시간이 경과하면, 소프트 스타트 전압(Vref＿ss)이 기준 전압(Vref)보다 높아진다. 따라서, 그 후는, 오차 증폭 회로(20)에서는, 귀환 전압(Vfb)과 기준 전압(Vref)이 비교되고, 소프트 스타트 전압(Vref＿ss)은 출력인 오차 전압(Verr)에 영향을 주지 않게 된다.

이와 같이 하여, 소프트 스타트 회로(100)는, DCDC 컨버터(200)에 있어서 소프트 스타트 기능을 할 수 있다.

이상 설명한 바와 같이, 본 실시 형태의 소프트 스타트 회로(100)에 의하면, 고정밀도의 소프트 스타트 시간을 얻을 수 있고, DCDC 컨버터(200)에 있어서, 소프트 스타트 회로(100)를 이용함으로써, 고정밀도의 소프트 스타트가 가능해진다.

이상, 본 발명의 실시 형태에 대해 설명하였지만, 본 발명은 상기 실시 형태에 한정되지 않으며, 본 발명의 취지를 일탈하지 않는 범위에서 여러 가지의 변경이 가능한 것은 말할 필요도 없다.

예를 들면, 상기 실시 형태에서는, 트랜지스터(11 및 12)로서 PMOS 트랜지스터를 이용하는 예를 나타내었지만, 트랜지스터(11 및 12)의 양쪽, 혹은 어느 한 쪽에 NMOS 트랜지스터를 이용해도 상관없다.

또, 상기 실시 형태에서는, 본 발명의 소프트 스타트 회로를 DCDC 컨버터에 이용한 예를 나타내었지만, 이것에 한정되지 않으며, 소프트 스타트가 필요한 전원 장치에 적절히 이용하는 것이 가능하다.

100: 소프트 스타트 회로 200: DCDC 컨버터
10: 정전류원 11, 12: PMOS 트랜지스터
13: 콘덴서 20: 오차 증폭 회로
21: 기준 전압 회로 22: PWM 컨버터

Claims (3)

1. 정전류원과,
   소프트 스타트 전압을 출력하는 출력 단자와,
   접지 단자와,
   상기 정전류원과 상기 접지 단자의 사이에 접속되고, 게이트와 드레인이 단락된 제1 트랜지스터와,
   상기 정전류원과 상기 출력 단자의 사이에 접속되고, 게이트에 클록 신호를 받는 제2 트랜지스터와,
   상기 제2 트랜지스터와 상기 접지 단자의 사이에 접속된 콘덴서를 구비하는 것을 특징으로 하는 소프트 스타트 회로.
2. 청구항 1에 있어서,
   상기 제1 트랜지스터의 사이즈는, 상기 제2 트랜지스터 사이즈보다 큰 것을 특징으로 하는 소프트 스타트 회로.
3. 청구항 1 또는 청구항 2에 기재된 소프트 스타트 회로를 구비하고,
   상기 소프트 스타트 회로가 출력하는 소프트 스타트 전압을 이용하여, 전원 투입 시에 소프트 스타트를 실행하는 것을 특징으로 하는 전원 장치.

Images