TWI492016B - 低壓降線性穩壓器 - Google Patents

Description

低壓降線性穩壓器

本發明乃是關於一種低壓降線性穩壓器，特別是指一種具有過衝抑制電路的低壓降線性穩壓器。

在許多電路應用上來說，穩定的輸出電壓是電路必須的設計，而習知的低壓降線性穩壓器在動態操作時會產生過衝(overshoot)現象，其中過衝現象是指電路於轉換狀態時，暫態的瞬間電壓無法及時穩定而大幅超過穩態電壓，此過衝現象會造成電壓的不穩定，以使後方接收電壓的電路或負載因而導致動作錯誤或甚者燒毀。

輸入電源啟動瞬間上升的過衝現象應該被抑制在容許範圍之內，且低壓降線性穩壓器在動態操作時不會額外消耗靜態電流，因此，如何設計抑制過衝現象的電路，以降低低壓降線性穩壓器在動態操作時產生過衝現象的機會；或是降低低壓降線性穩壓器的電路複雜度；或是降低低壓降線性穩壓器的額外消耗靜態電流的機會。

緣是，本發明人有感上述問題之可改善，乃潛心研究並配合學理之運用，而提出一種設計合理且有效改善上述問題之本發明。

本發明在於提供一種具有過衝抑制電路的低壓降線性穩壓器，以解決上述之問題。

本發明提出一種低壓降線性穩壓器，包括一開關元件、一運 算放大器與一過衝抑制電路。開關元件具有一源極、一汲極與一閘極，源極耦接一輸入電壓，汲極用以輸出一輸出電壓給一負載。運算放大器具有一第一輸入端與一第二輸入端與一輸出端，輸出端耦接開關元件的閘極，第一輸入端耦接一參考電壓，第二輸入端耦接一回授電壓。過衝抑制電路，耦接輸入電壓、開關元件的閘極與運算放大器的輸出端之間。其中，當輸入電壓啟動的暫態期間，過衝抑制電路導通以輸出抑制電壓給開關元件的閘極，以使開關元件截止輸出輸出電壓給負載。當輸入電壓達到運作穩態期間，過衝抑制電路截止，由運算放大器控制開關元件的閘極電壓，以使開關元件導通或截止輸出電壓給負載。

在本發明一實施例中，上述過衝抑制電路包括一電流源、一蓄電電容與一切換開關。蓄電電容具有一第一端，第一端耦接電流源。切換開關具有一源極、一汲極與一閘極，切換開關的閘極耦接蓄電電容的第一端，切換開關的源極耦接輸入電壓，切換開關的汲極耦接開關元件的閘極與運算放大器的輸出端之間。

在本發明一實施例中，上述當輸入電壓啟動的暫態期間，電流源對蓄電電容充電，而蓄電電容充電電壓上升的速度慢於輸入電壓Vin啟動上升的速度，以使切換開關的閘極電壓小於輸入電壓。

在本發明一實施例中，上述當輸入電壓達到初始穩態期間，切換開關的閘極電壓小於切換開關的源極電壓，以使電流源對蓄電電容充電，當輸入電壓達到運作穩態期間，蓄電電容的充電飽和電壓大致相同於輸入電壓。

在本發明一實施例中，上述低壓降線性穩壓器，更包括一第一電阻與一第二電阻，第一電阻耦接開關元件的汲極與運算放大器的第二輸入端之間，第二電阻耦接第一電阻、運算放大器的第二輸入端與接地之間。

在本發明一實施例中，上述切換開關的閘極與源極間的電壓 小於一切換臨限值時，切換開關導通，且切換開關的閘極與源極間的電壓大於或等於切換臨限值時，切換開關截止。

在本發明一實施例中，上述開關元件的閘極與源極間的電壓小於一開關臨限值時，開關元件導通，且開關元件的閘極與源極間的電壓大於或等於開關臨限值時，開關元件截止。

在本發明一實施例中，上述電流源為一電流鏡或一結型場效應電晶體(JFET)。

在本發明一實施例中，上述當輸入電壓啟動的暫態期間，開關元件的閘極電壓大致相同於開關元件的源極電壓。

基於上述，本發明實施例之低壓降線性穩壓器利用過衝抑制電路導通以輸出一抑制電壓，以使開關元件截止，藉此降低輸出較大的輸出電壓與產生過衝現象的機會，且當輸入電壓達到運作穩態期間，過衝抑制電路截止，以使過衝抑制電路之靜態電流約為零，如此一來，本發明可提升低壓降線性穩壓器的使用方便性。

為了能更進一步瞭解本發明為達成既定目的所採取之技術、方法及功效，請參閱以下有關本發明之詳細說明、圖式，相信本發明之目的、特徵與特點，當可由此得以深入且具體之瞭解，然而所附圖式與附件僅提供參考與說明用，並非用來對本發明加以限制者。

1、1a、1b、1c、1d‧‧‧低壓降線性穩壓器

9‧‧‧負載

10‧‧‧開關元件

12‧‧‧運算放大器

121‧‧‧第一輸入端

122‧‧‧第二輸入端

124‧‧‧輸出端

14、14a、14b、14c、14d‧‧‧過衝抑制電路

140a‧‧‧電流源

142a、142b、142c、142d‧‧‧蓄電電容

1421a、1421b、1421c、1421d‧‧‧第一端

1422a、1422b、1422c、1422d‧‧‧第二端

140b‧‧‧電流鏡

140c‧‧‧結型場效應電晶體

140d‧‧‧空乏型N通道金屬氧化半導體場效電晶體

144a、144b、144c、144d‧‧‧切換開關

R1‧‧‧第一電阻

R2‧‧‧第二電阻

Vin‧‧‧輸入電壓

Vg1‧‧‧切換開關的閘極電壓

Vg2‧‧‧開關元件的閘極電壓

G‧‧‧閘極

S‧‧‧源極

D‧‧‧汲極

Vo‧‧‧輸出電壓

Vref‧‧‧參考電壓

t1、t2、t3、t4、t5‧‧‧時段區

s1、s2、s3、s4‧‧‧時間點

圖1為本發明一實施例之低壓降線性穩壓器示意圖。

圖2為本發明另一實施例之低壓降線性穩壓器電路圖。

圖3為本發明另一實施例之低壓降線性穩壓器之電壓波形圖。

圖4為本發明另一實施例之低壓降線性穩壓器電路圖。

圖5為本發明另一實施例之低壓降線性穩壓器電路圖。

圖6為本發明另一實施例之低壓降線性穩壓器電路圖。

圖1為本發明一實施例之低壓降線性穩壓器示意圖。請參閱圖1，一種低壓降線性穩壓器1，包括一開關元件10、一運算放大器12、一過衝抑制電路14、一第一電阻R1與一第二電阻R2。在實務上，過衝抑制電路14耦接於開關元件10與運算放大器12之間，而運算放大器12耦接於開關元件10、過衝抑制電路14以及第一與第二電阻R1、R2之間，藉此本發明之低壓降線性穩壓器1透過過衝抑制電路14，以抑制電源啟動時的過衝現象。

一般來說，輸入電源啟動的暫態期間，假設開關元件10的閘極電壓略低於輸入電壓Vin，將使開關元件10呈現部分導通狀態，藉此開關元件10的汲極D可能會輸出較大的輸出電壓Vo，藉此產生過衝現象而造成負載9損壞，而本發明透過過衝抑制電路14以使開關元件10的閘極電壓Vg2大致相同於輸入電壓Vin，藉此開關元件10截止，所以於輸入電源啟動的暫態期間，本發明可降低輸出較大的輸出電壓Vo與產生過衝現象的機會。

詳細來說，開關元件10具有一源極S、一汲極D與一閘極G，源極S耦接一輸入電壓Vin，汲極D用以輸出一輸出電壓Vo給一負載9，閘極G耦接過衝抑制電路14與運算放大器12。在實務上，本實施例之開關元件10係以P通道金屬氧化半導體場效電晶體來實現，本實施例不限制開關元件10的態樣。當開關元件10的閘極G與源極S間電壓小於開關臨限值(Threshold)，開關元件10導通，電流自源極S流向汲極D。當開關元件10的閘極G與源極S間電壓大於或等於開關臨限值，則開關元件10截止，開關臨限值可以為負值，例如-2伏特、-4伏特、-6伏特或-8伏特等，本實施例不限制開關臨限值，於所屬技術領域具有通常知識者可視需要自由設計。

本發明可透過開關元件10的閘極G接收抑制電壓，以使開關元件10於輸入電源啟動瞬間可以截止提供輸出電壓Vo，在實務 上，開關元件10的閘極G與源極S分別接收到抑制電壓與輸入電壓Vin，其中開關元件10的閘極電壓Vg2大致相同於開關元件10的源極S電壓，因此開關元件10截止，所以本發明透過過衝抑制電路14以抑制電源啟動時的過衝現象。

接下來，輸入電壓Vin耦接過衝抑制電路14與開關元件10的源極S，其中輸入電壓Vin可透過輸入電源來實現，輸入電源例如為電池、蓄電池或整流電源，本實施例不限制輸入電源的態樣。

運算放大器12具有一第一輸入端121與一第二輸入端122與一輸出端124，輸出端124耦接於開關元件10的閘極G與過衝抑制電路14之間，第一輸入端121耦接一參考電壓Vref，第二輸入端122耦接一回授電壓。為了方便說明，本發明之第一輸入端121係為反相輸入端(inverting input terminal)，而第二輸入端122係為非反相輸入端(non-inverting input terminal)，在其他實施例中，第一輸入端121也可以為非反相輸入端(non-inverting input terminal)，而第二輸入端122也可以為反相輸入端(inverting input terminal)，本發明不限制第一及第二輸入端121、122的態樣。

具體來說，於輸入電壓Vin達到穩壓期間，運算放大器12用以比較參考電壓Vref與回授電壓的差異，而回授電壓可透過耦接負載9側的第一及第二電阻R1、R2的分壓而得知，藉此運算放大器12產生控制電壓給開關元件10的閘極G，以使開關元件10導通或截止，因此，於輸入電源啟動瞬間產生的電壓上升的過衝現象將會被過衝抑制電路14抑制，而於輸入電壓Vin達到穩壓期間，過衝抑制電路14截止，使低壓降線性穩壓器1可正常操作輸出穩定電壓給負載9。

過衝抑制電路14耦接輸入電壓Vin、開關元件10的閘極G與運算放大器12的輸出端124之間。在實務上，過衝抑制電路14用以抑制輸入電源啟動時的過衝現象，當輸入電壓Vin啟動的暫態期間，過衝抑制電路14導通以輸出抑制電壓給開關元件10的 閘極G，其中抑制電壓大致相同於輸入電壓Vin，而開關元件10的源極S也會接收到輸入電壓Vin，其中開關元件10的閘極電壓Vg2大致相同於開關元件10的源極S電壓，因此，開關元件10的閘極G與源極S間電壓大於開關臨限值，所以開關元件10截止輸出輸出電壓Vo給負載9。

當輸入電壓Vin達到運作穩態期間，過衝抑制電路14截止，由運算放大器12控制開關元件10的閘極電壓Vg2，以使開關元件10導通或截止輸出電壓Vo給負載9。在實務上，當輸入電壓Vin達到運作穩態期間，過衝抑制電路14截止，所以由運算放大器12控制開關元件10導通或截止，其中開關元件10的輸出電壓Vo等於第一及第二電阻R1、R2之和與參考電壓Vref的乘積，並除上第二電阻R2後之電壓值(Vo=Vref*(R1+R2)/R2)。

接下來，進一步說明低壓降線性穩壓器的電路架構與運作。

圖2為本發明另一實施例之低壓降線性穩壓器電路圖。請參閱圖2。圖2與圖1中的低壓降線性穩壓器1a、1二者電路架構相似，而以下將對二者所包括的相同元件以相同標號表示，低壓降線性穩壓器1a二者的差異在於：過衝抑制電路14a包括一電流源140a、一蓄電電容142a與一切換開關144a。在實務上，切換開關144a耦接電流源140a與蓄電電容142a之間，而過衝抑制電路14透過切換開關144a導通或截止，以輸出一抑制電壓給開關元件10，而抑制電壓大致相同於輸入電壓Vin。

詳細來說，電流源140a用以對蓄電電容142a充電，以使蓄電電容142a的電壓可逐漸上升，而電流源140a可透過空乏型N通道金屬氧化半導體場效電晶體、電流鏡(current mirror)或結型場效應電晶體(JFET)來實現。本實施例不限制電流源140a的態樣。

接著，切換開關144a具有一源極S、一汲極D與一閘極G，切換開關144a的閘極G耦接蓄電電容142a的第一端1421a，切換 開關144a的源極S耦接輸入電壓Vin，切換開關144a的汲極D耦接開關元件10的閘極G與運算放大器12的輸出端124之間。在實務上，本實施例之切換開關144a係以P通道金屬氧化半導體場效電晶體來實現，本實施例不限制切換開關144a的態樣。

當切換開關144a的閘極G與源極S間電壓小於切換臨限值(Threshold)，切換開關144a導通，電流自源極S流向汲極D，以使開關元件10的閘極G接收到抑制電壓，藉此過衝抑制電路14可於輸入電源啟動時抑制過衝現象。當切換開關144a的閘極G與源極S電壓大於切換臨限值，切換開關144a截止，其中切換開關144a的閘極電壓Vg1會達到輸入電壓Vin，以使過衝抑制電路14之靜態電流約為零，所以由運算放大器12控制開關元件10導通或截止，藉此開關元件10可操作於穩壓裝態。

另外，切換臨限值例如為-2伏特、-4伏特、-6伏特或-8伏特等，而切換臨限值可相同於開關臨限值，或是切換臨限值與開關臨限值可以不相同，本實施例不限制切換臨限值及開關臨限值，於所屬技術領域具有通常知識者可視需要自由設計。

蓄電電容142a具有一第一端1421a與一第二端1422a，第一端1421a耦接電流源140a，第二端1422a接地，在實務上，蓄電電容142a用以儲存電能。例如於輸入電源未啟動時，蓄電電容142a儲存的電荷量為零庫侖，於輸入電源啟動瞬間的暫態期間，蓄電電容142a儲存的電荷量開始增加，例如蓄電電容142a為1法拉的電容器，在正常操作範圍內，每增加1伏特的電勢差可以多儲存1庫侖的電荷量。

值得注意的是，當輸入電壓Vin啟動的暫態期間，電流源140a對蓄電電容142a充電，而蓄電電容142a所儲存充電電壓的速度慢於輸入電壓Vin啟動上升的速度，以使切換開關144a的閘極電壓Vg1小於輸入電壓Vin。例如輸入電源啟動的瞬間，在0至15個微秒(micro second)內，切換開關144a的源極S接收到輸入電壓 Vin，以使切換開關144a的源極S自零電壓上升到輸入電壓Vin，於所述時間內，蓄電電容142a接收到電流源140a的充電電流，以使切換開關144a的閘極G自零電壓上升到輸入電壓Vin，其中蓄電電容142a所儲存充電電壓的速度慢於輸入電壓Vin啟動上升的速度，所以於所述時間內，切換開關144a的源極S電壓會大於切換開關144a的閘極電壓Vg1。因此切換開關144a的閘極G與源極S間電壓小於切換臨限值，切換開關144a將導通，輸入電流將自切換開關144a的源極S流向汲極D，以使切換開關144a的汲極D輸出抑制電壓給開關元件10。

換句話說，輸入電源啟動瞬間的暫態期間，切換開關144a處於導通狀態，切換開關144a的汲極D輸出抑制電壓給開關元件10的閘極G，其中抑制電壓大致相同於輸入電壓Vin，藉此開關元件10的閘極電壓Vg2大致相同於開關元件10的源極S電壓，因此開關元件10截止，所以開關元件10的汲極D輸出的輸出電壓Vo大致等於零電壓。

當輸入電壓Vin達到運作穩態期間，蓄電電容142a的充電飽和電壓大致相同於輸入電壓Vin，以使切換開關144a的閘極電壓Vg1大致相同於輸入電壓Vin。在實務上，所述運作穩態期間例如為輸入電源啟動的15個微秒之後，蓄電電容142a接收到電流源140a的充電電流，以使蓄電電容142a達到充電飽和電壓，蓄電電容142a的充電飽和電壓大致相同於輸入電壓Vin，藉此切換開關144a的閘極電壓Vg1大致相同於輸入電壓Vin，其中切換開關144a的源極S電壓為輸入電壓Vin，所以切換開關144a的閘極G與源極S間電壓大於切換臨限值時，例如切換開關144a的閘極G與源極S間電壓大致等於零，切換開關144a截止，因此切換開關144a的汲極D截止輸出抑制電壓給開關元件10的閘極G，由運算放大器12輸出一控制電壓給開關元件10的閘極G，所以由運算放大器12比較參考電壓Vref與回授電壓的差異，並輸出控制電壓以控制 開關元件10的導通或截止。

值得一提的是，當輸入電壓Vin達到運作穩態期間，蓄電電容142a也達到充電飽和電壓，以使電流源140a不再對蓄電電容142a充電，切換開關144a截止，由運算放大器12控制開關元件10的導通或截止，因此本發明之低壓降線性穩壓器1操作於運作穩態期間，將不消耗靜態電流。

圖3為根據圖2之本發明另一實施例之低壓降線性穩壓器1之電壓波形圖。請參閱圖3與圖2。圖3中Vin、Vg1、Vg2與Vo分別為電壓波形訊號，其中Vin為輸入電壓Vin，藉此開關元件10的源極S電壓與切換開關144a的源極S電壓分別會相同於輸入電壓Vin，Vg1為切換開關144a的閘極電壓Vg1，Vg2為開關元件10的閘極電壓Vg2，而Vo為輸出電壓Vo，藉此開關元件10的汲極D電壓會相同於輸出電壓Vo。當輸入電源啟動時，各電壓波形變化說明如下：為了方便說明，本實施例之切換臨限值及開關臨限值係以-2伏特來做說明，本實施例不限制切換臨限值及開關臨限值，於所屬技術領域具有通常知識者可視需要自由設計。另時段區t1、t2係為輸入電壓Vin啟動的暫態期間，而時段區t3係為輸入電壓Vin的初始穩態期間，時段區t4、t5係為輸入電壓Vin的運作穩態期間，本實施例不限制時段區t1、t2、t3、t4、t5的態樣。

於時段區t1中，切換開關144a處於導通狀態，輸入電壓Vin上升的電壓波形的上升斜率大於切換開關144a的閘極電壓Vg1上升的電壓波形的上升斜率，其中輸入電壓Vin於時間點s1時，開關元件10的閘極電壓Vg2具有一脈衝電壓，例如脈衝電壓自0伏特垂直上升至10伏特，本實施例不限制脈衝電壓的數值大小。

於時段區t2中，切換開關144a處於導通狀態，輸入電壓Vin上升的電壓波形的上升斜率也大於切換開關144a的閘極電壓Vg1 上升的電壓波形的上升斜率，其中輸入電壓Vin於時間點s2時，輸入電壓Vin達到穩定電壓狀態，例如輸入電壓Vin約為30伏特，而切換開關144a的閘極電壓Vg1於時間點s2時，切換開關144a的閘極電壓Vg1仍處於電壓上升的階段，並於時間點s3時，切換開關144a的閘極電壓Vg1即將達到穩定電壓狀態，以使切換開關144a的閘極與源極間的電壓大於切換臨限值，例如切換開關144a的閘極電壓Vg1約為28~30伏特，另於時間點s4時，切換開關144a的閘極電壓Vg1達到穩定電壓狀態，例如切換開關144a的閘極電壓Vg1約為30伏特。

此外，於時段區t2中，切換開關144a的閘極電壓Vg1小於輸入電壓Vin，而切換開關144a的閘極G與源極S間電壓會小於切換臨限值，所以切換開關144a處於導通狀態，且開關元件10的閘極電壓Vg2上升的電壓波形大致相同於輸入電壓Vin上升的電壓波形，因此開關元件10的閘極電壓Vg2也會於時間點s2達到穩定電壓狀態，所以開關元件10的閘極電壓Vg2會大致相同於開關元件10源極S電壓，例如於時間點s2時，開關元件10的閘極電壓Vg2約為30伏特，因此開關元件10的閘極G與源極S間電壓大致等於零，所以開關元件10的閘極G與源極S間電壓大於開關臨限值，藉此開關元件10處於截止狀態。

於時段區t3中，切換開關144a仍處於導通狀態，且開關元件10處於截止狀態。在實務上，蓄電電容142a仍接受電流源140a的充電電流，因此切換開關144a的閘極電壓Vg1的電壓波形仍處於上升階段，而輸入電壓Vin仍維持穩定電壓狀態，所以切換開關144a的閘極G與源極S間電壓會小於切換臨限值，藉此切換開關144a仍處於導通狀態，且開關元件10處於截止狀態。

於時段區t4中，切換開關144a處於截止狀態，且由運算放大器12控制開關元件10的導通或截止。在實務上，於時段區t4中，切換開關144a的閘極與源極間的電壓會大於切換臨限值，例如切 換開關144a的閘極電壓Vg1約為28~30伏特，所以切換開關144a處於截止狀態，另於時間點s4時，蓄電電容142a已達到充電飽和電壓，而充電飽和電壓大致相同於輸入電壓Vin，例如充電飽和電壓約為30伏特，所以切換開關144a的閘極G與源極S間電壓例如為大於切換臨限值，藉此切換開關144a處於截止狀態，所以於時段區t4中係由運算放大器12控制開關元件10的運作。

舉例來說，於時段區t4中，運算放大器12輸出約28伏特的控制電壓給開關元件10的閘極G，以使開關元件10的閘極G與源極S電壓大致等於-2伏特的開關臨限值，藉此開關元件10導通以提供輸出電壓Vo給負載9，如圖3之時段區t4中的電壓波形所示，在其他實施例中，運算放大器12例如輸出約30伏特的控制電壓給開關元件10的閘極G，以使開關元件10的閘極G與源極S電壓大於-2伏特的開關臨限值，藉此開關元件10截止。本實施例不限制運算放大器12控制開關元件10的運作方式。

為了更完整揭露本發明之過衝抑制電路的電路架構。再舉例來說，圖4為本發明另一實施例之低壓降線性穩壓器電路圖。請參閱圖4。本實施例與前述實施例的低壓降線性穩壓器1b、1a相似，例如過衝抑制電路14b也能輸出抑制電壓給開關元件10，以抑制輸入電源啟動時的過衝現象。

然而，圖4與圖2中的過衝抑制電路14b、14a二者的差異在於：本實施例之電流源係透過電流鏡140b的電路架構來實現，當然，電流鏡140b可以透過兩個金屬氧化半導體場效電晶體的閘極相互耦接，或是兩個雙載子接面電晶體的基極相互耦接來實現，藉此產生鏡射電流。本實施例不限制電流鏡140b的態樣。

除上述差異之外，所屬技術領域具有通常知識者應當知道，本實施例的操作部分與前述實施例實質上等效，所屬技術領域具有通常知識者參考前述實施例以及上述差異後，應當可以輕易推知，故在此不予贅述。

圖5為本發明另一實施例之低壓降線性穩壓器電路圖。請參閱圖5。本實施例與前述實施例的低壓降線性穩壓器1c、1a相似，例如過衝抑制電路14c也能輸出抑制電壓給開關元件10，以抑制輸入電源啟動時的過衝現象。

然而，圖5與圖2中的過衝抑制電路14c、14a二者的差異在於：本實施例之電流源係透過結型場效應電晶體140c(JFET)來實現，本實施例不限制結型場效應電晶體140c的態樣。除上述差異之外，所屬技術領域具有通常知識者應當知道，本實施例的操作部分與前述實施例實質上等效，所屬技術領域具有通常知識者參考前述實施例以及上述差異後，應當可以輕易推知，故在此不予贅述。

圖6為本發明另一實施例之低壓降線性穩壓器電路圖。請參閱圖6。本實施例與前述實施例的低壓降線性穩壓器1d、1a相似，例如過衝抑制電路14d也能輸出抑制電壓給開關元件10，以抑制輸入電源啟動時的過衝現象。

然而，圖6與圖2中的過衝抑制電路14d、14a二者的差異在於：本實施例之電流源係透過空乏型N通道金屬氧化半導體場效電晶體140d來實現，本實施例不限制空乏型N通道金屬氧化半導體場效電晶體140d的態樣。除上述差異之外，所屬技術領域具有通常知識者應當知道，本實施例的操作部分與前述實施例實質上等效，所屬技術領域具有通常知識者參考前述實施例以及上述差異後，應當可以輕易推知，故在此不予贅述。

綜上所述，本發明利用一種具有過衝抑制電路之低壓降線性穩壓器，以抑制輸入電源啟動時的過衝現象，而過衝抑制電路透過電流源對蓄電電容充電，以使切換開關的閘極電壓上升的速度慢於輸入電壓上升的速度，切換開關導通以輸出一抑制電壓給開 關元件，藉此開關元件截止輸出較大的輸出電壓與產生過衝現象的機會，且當輸入電壓達到運作穩態期間，蓄電電容達到充電飽和電壓，以使切換開關截止，而過衝抑制電路之靜態電流約為零，且由運算放大器控制開關元件的導通或截止，如此一來，本發明可提升低壓降線性穩壓器的操作方便性。

以上所述僅為本發明之較佳可行實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

1‧‧‧壓降線性穩壓器

9‧‧‧負載

10‧‧‧開關元件

12‧‧‧運算放大器

121‧‧‧第一輸入端

122‧‧‧第二輸入端

124‧‧‧輸出端

14‧‧‧過衝抑制電路

Vin‧‧‧輸入電壓

C1‧‧‧負載側電容

R1‧‧‧第一電阻

R2‧‧‧第二電阻

G‧‧‧閘極

S‧‧‧源極

D‧‧‧汲極

Vo‧‧‧輸出電壓

Vref‧‧‧參考電壓

Claims (10)

1. 一種低壓降線性穩壓器，包括：一開關元件，具有一源極、一汲極與一閘極，該源極耦接一輸入電壓，該汲極用以輸出一輸出電壓給一負載；一運算放大器，具有一第一輸入端與一第二輸入端與一輸出端，該輸出端耦接該開關元件的閘極，該第一輸入端耦接一參考電壓，該第二輸入端耦接一回授電壓；以及一過衝抑制電路，耦接該輸入電壓、該開關元件的閘極與該運算放大器的輸出端之間；其中，當該輸入電壓啟動的暫態期間，該過衝抑制電路導通以輸出一抑制電壓給該開關元件的閘極，以使該開關元件截止輸出該輸出電壓給該負載；其中，當該輸入電壓達到運作穩態期間，該過衝抑制電路截止，由該運算放大器控制該開關元件的閘極電壓，以使該開關元件導通或截止該輸出電壓給該負載。
2. 如申請專利範圍第1項所述之低壓降線性穩壓器，其中該過衝抑制電路包括：一電流源；一蓄電電容，具有一第一端，該第一端耦接該電流源；以及一切換開關，具有一源極、一汲極與一閘極，該切換開關的閘極耦接該蓄電電容的第一端，該切換開關的源極耦接該輸入電壓，該切換開關的汲極耦接該開關元件的閘極與該運算放大器的輸出端之間。
3. 如申請專利範圍第2項所述之低壓降線性穩壓器，其中當該輸入電壓啟動的暫態期間，該電流源對該蓄電電容充電，而該蓄電電容充電電壓上升的速度慢於該輸入電壓啟動上升的速度，以使該切換開關的閘極電壓小於該輸入電壓。
4. 如申請專利範圍第2項所述之低壓降線性穩壓器，其中當該輸入 電壓達到初始穩態期間，該切換開關的閘極電壓小於該切換開關的源極電壓，以使該電流源對該蓄電電容充電，當該輸入電壓達到運作穩態期間，該蓄電電容的充電飽和電壓大致相同於該輸入電壓。
5. 如申請專利範圍第2項所述之低壓降線性穩壓器，更包括一第一電阻與一第二電阻，該第一電阻耦接該開關元件的汲極與該運算放大器的第二輸入端之間，該第二電阻耦接該第一電阻、該運算放大器的第二輸入端與接地之間。
6. 如申請專利範圍第2項所述之低壓降線性穩壓器，其中該切換開關的閘極與源極間的電壓小於一切換臨限值時，該切換開關導通，且該切換開關的閘極與源極間的電壓大於或等於該切換臨限值時，該切換開關截止。
7. 如申請專利範圍第2或6項所述之低壓降線性穩壓器，其中該開關元件的閘極與源極間的電壓小於一開關臨限值時，該開關元件導通，且該開關元件的閘極與源極間的電壓大於或等於該開關臨限值時，該開關元件截止。
8. 如申請專利範圍第2項所述之低壓降線性穩壓器，其中該電流源為一空乏型N通道金屬氧化半導體場效電晶體、一電流鏡或一結型場效應電晶體(JFET)。
9. 如申請專利範圍第2項所述之低壓降線性穩壓器，其中該切換開關為金屬氧化半導體場效電晶體，而該開關元件為金屬氧化半導體場效電晶體。
10. 如申請專利範圍第1項所述之低壓降線性穩壓器，其中當該輸入電壓啟動的暫態期間，該開關元件的閘極電壓大致相同於該開關元件的源極電壓。