JP2008192083A - 低飽和レギュレータ回路 - Google Patents
低飽和レギュレータ回路 Download PDFInfo
- Publication number
- JP2008192083A JP2008192083A JP2007028487A JP2007028487A JP2008192083A JP 2008192083 A JP2008192083 A JP 2008192083A JP 2007028487 A JP2007028487 A JP 2007028487A JP 2007028487 A JP2007028487 A JP 2007028487A JP 2008192083 A JP2008192083 A JP 2008192083A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- regulator circuit
- low
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【課題】 小さな入出力電圧差で動作するとともに寄生発振を起こしにくく、さらにスタンバイモード(低消費電力モード)に対応でき、またスタンバイモード(低消費電力モード)時のリーク電流を小さくする。
【解決手段】 入力電圧に対して所定の出力電圧を発生する出力トランジスタと、出力トランジスタの出力電圧を分圧した分圧電圧と所定の基準電圧とを比較し、その分圧電圧が所定の基準電圧になるように出力トランジスタのゲート電圧を制御し、所定の出力電圧を設定する出力電圧制御手段とを備えた低飽和レギュレータ回路において、出力トランジスタとして、閾値電圧が負電圧であるドレイン接地のデプレッション型nMOSトランジスタを用いる。
【選択図】 図1
【解決手段】 入力電圧に対して所定の出力電圧を発生する出力トランジスタと、出力トランジスタの出力電圧を分圧した分圧電圧と所定の基準電圧とを比較し、その分圧電圧が所定の基準電圧になるように出力トランジスタのゲート電圧を制御し、所定の出力電圧を設定する出力電圧制御手段とを備えた低飽和レギュレータ回路において、出力トランジスタとして、閾値電圧が負電圧であるドレイン接地のデプレッション型nMOSトランジスタを用いる。
【選択図】 図1
Description
本発明は、直流安定化電源を供給するレギュレータ回路に関する。特に、入出力電圧差が小さく、電池を電源とする場合に有効な低飽和レギュレータ回路に関する。
電子機器では、電池や商用電源などにより供給される1種類の電源電圧から、電子機器の内部で使用される多種類の電源電圧を発生するために、いろいろな種類の電源用回路が使用されている。そのうち、主に低雑音性が要求される部分にはリニア・レギュレータが使用される。
リニア・レギュレータは、入力電圧よりも低い電圧を出力する回路で、入力電圧の変動や雑音を抑圧する機能をもっている。その中で、低飽和レギュレータ回路は入出力電圧差が小さいときに効率が比較的よく、また入出力電圧差が小さいほど電池からの入力電圧が低下しても使用できる。そのため、電池を用いる機器では、低飽和レギュレータ回路が電池を長く使用することができ、機器の長寿命化に有効である。
図5は、CMOSプロセスによる従来の低飽和レギュレータ回路の第1の構成例を示す(非特許文献1)。
図において、pMOSトランジスタ41のドレインDおよびソースSに、それぞれ入力端子INおよび出力端子OUTを接続する。出力端子OUTと接地端子GNDとの間に抵抗R1,R2を直列に接続し、抵抗R1,R2間と比較器42の一方の入力端子を接続する。比較器42の他方の端子には、バンドギャップレファレンス回路やツェナーダイオードなどを用いた基準電圧回路43を接続する。比較器42の出力端子には、pMOSトランジスタ41のゲートGを接続する。これにより、pMOSトランジスタ41には、出力電圧を抵抗R1,R2で分割した電圧が基準電圧Vref に等しくなるように帰還がかかり、出力電圧が所定値になるように制御される。なお、低飽和レギュレータ回路の出力トランジスタとして、pMOSトランジスタを用いることにより入出力電圧差が小さくても動作させることができる。
図6は、スタンバイモードに対応する従来の低飽和レギュレータ回路の第2の構成例を示す。ここでは、図4に示す低飽和レギュレータ回路に適用した例を示す。
図において、スタンバイ制御回路44は、スタンバイ端子STからの指示により、基準電圧回路43を制御してその出力電圧を0Vにするか、比較器42を制御してその出力電圧(pMOSトランジスタ41のゲート電圧)を入力電圧に上げる処理を行う。これにより、低飽和レギュレータ回路の出力電圧が0に制御されるかpMOSトランジスタ41がオフとなり、低飽和レギュレータ回路からの電源供給が停止し、電源供給を受ける回路を含めてスタンバイモード(低消費電力モード)になる。
トランジスタ技術 2005 年3月、pp.132-140
トランジスタ技術 2005 年3月、pp.132-140
図5に示す従来の低飽和レギュレータ回路は、出力トランジスタにソース接地のpMOSトランジスタを使用しているため、その出力は等価的に高インピーダンスな電流源となる。この電流源出力には、電圧安定化のためにバイパスコンデンサとしての容量と、レギュレータ回路から電源供給を受ける回路による負荷により、等価的にローパスフィルタが形成されることになる。その出力電圧が低飽和レギュレータ回路の比較器42に入力されることになるため、寄生発振が起こりやすいことが知られている(非特許文献1)。そのため、このような低飽和レギュレータ回路を使用する場合には、出力側のバイパスコンデンサの容量や品種に指定のものを使用しなければ発振してしまうなど、実装上の制約があった。
ところで、従来の低飽和レギュレータ回路において寄生発振が起こりやすい原因は、出力トランジスタとしてソース接地のpMOSトランジスタを使用しているため出力インピーダンスが高くなることによる。したがって、これを回避するには、図7に示す第3の構成例のように、出力トランジスタをドレイン接地のnMOSトランジスタ45に代えることが有効である。ドレイン接地回路の出力インピーダンスはソース接地回路に比べて小さく、図5,6の低飽和レギュレータ回路(ソース接地回路)の出力トランジスタが電流源として動作するのに対して、図7の低飽和レギュレータ回路(ドレイン接地回路)の出力トランジスタが電圧源として動作し、寄生発振が起こりにくくなる。
しかし、低飽和レギュレータ回路の出力トランジスタとしてドレイン接地のnMOSトランジスタ45を用いた場合、出力電圧をVout 、出力トランジスタの閾値電圧をVthとすると、ゲート電圧はVout+Vth 以上が必要になる。さらに、出力電流の変動が大きくなる場合には、より高いゲート電圧が必要になるため、入力電圧自体も高くする必要がある。そのため、入出力電圧差も大きくなり、その分だけpMOSトランジスタを用いた低飽和レギュレータ回路に比べて効率が悪くなる問題があった。
なお、図7に示す低飽和レギュレータ回路をスタンバイモードに対応させるには、図6に示す低飽和レギュレータ回路のスタンバイ制御回路44と同様に、基準電圧回路43を制御してその出力電圧を0Vにするか、比較器42を制御してその出力電圧(nMOSトランジスタ45のゲート電圧)を接地電位に下げる処理を行う。
本発明は、小さな入出力電圧差で動作するとともに寄生発振を起こしにくく、さらにスタンバイモード(低消費電力モード)に対応でき、またスタンバイモード(低消費電力モード)時のリーク電流を小さくすることができる低飽和レギュレータ回路を提供することを目的とする。
本発明は、入力電圧に対して所定の出力電圧を発生する出力トランジスタと、出力トランジスタの出力電圧を分圧した分圧電圧と所定の基準電圧とを比較し、その分圧電圧が所定の基準電圧になるように出力トランジスタのゲート電圧を制御し、所定の出力電圧を設定する出力電圧制御手段とを備えた低飽和レギュレータ回路において、出力トランジスタとして、閾値電圧が負電圧であるドレイン接地のデプレッション型nMOSトランジスタを用いる。
また、本発明の低飽和レギュレータ回路の出力電圧制御手段は、基準電圧を0Vに制御して出力電圧をオフに設定するスタンバイ制御手段を含む。また、本発明の低飽和レギュレータ回路は、正電源電圧入力端子または負電源電圧入力端子にスイッチを接続し、出力電圧制御手段は、スイッチをオフに制御してデプレッション型nMOSトランジスタをオフとし、出力電圧をオフに設定するスタンバイ制御手段を含む。このスイッチは、高閾値電圧のトランジスタとしてもよい。
本発明の低飽和レギュレータ回路は、出力トランジスタとしてドレイン接地のデプレッション型nMOSトランジスタを用いることにより、小さな入出力電圧差で動作するとともに寄生発振が起こりにくくなる。
本発明の低飽和レギュレータ回路は、スタンバイ制御手段と組み合わせることにより、容易に出力電圧がオフとなるスタンバイモード(低消費電力モード)に設定することができる。特に、スタンバイモードで正電源電圧入力端子または負電源電圧入力端子に接続したスイッチをオフにすることにより、低飽和レギュレータ回路自体の消費電力を低減することができる。さらに、スイッチとして高閾値電圧のトランジスタを用いることにより、低飽和レギュレータ回路におけるスタンバイモード(低消費電力モード)時のリーク電流を小さくすることができる。
(第1の実施形態)
図1は、本発明の低飽和レギュレータ回路の第1の実施形態を示す。本実施形態の特徴は、図7に示す低飽和レギュレータ回路において、出力トランジスタとして用いたドレイン接地のnMOSトランジスタ45に代えて、閾値電圧が負電圧(−Vth)のデプレッション型nMOSトランジスタを用いたところにある。なお、従来回路に用いるnMOSトランジスタ45は、一般的に閾値電圧が正の電圧であるエンハンスメント型である。
図1は、本発明の低飽和レギュレータ回路の第1の実施形態を示す。本実施形態の特徴は、図7に示す低飽和レギュレータ回路において、出力トランジスタとして用いたドレイン接地のnMOSトランジスタ45に代えて、閾値電圧が負電圧(−Vth)のデプレッション型nMOSトランジスタを用いたところにある。なお、従来回路に用いるnMOSトランジスタ45は、一般的に閾値電圧が正の電圧であるエンハンスメント型である。
図において、デプレッション型nMOSトランジスタ11のソースSおよびドレインDに、それぞれ入力端子INおよび出力端子OUTを接続する。出力端子OUTと接地端子GNDとの間に抵抗R1,R2を直列に接続し、抵抗R1,R2間と比較器12の一方の入力端子を接続する。比較器12の他方の端子には、バンドギャップレファレンス回路やツェナーダイオードなどを用いた基準電圧回路13を接続する。比較器12の出力端子には、デプレッション型nMOSトランジスタ11のゲートGを接続する。これにより、デプレッション型nMOSトランジスタ11には、出力電圧を抵抗R1,R2で分割した電圧が基準電圧Vref に等しくなるように帰還がかかり、出力電圧が所定値になるように制御される。
本実施形態では、閾値電圧が正の値であるエンハンスメント型のnMOSトランジスタに代えて、出力トランジスタとして閾値電圧が−Vthのデプレッション型nMOSトランジスタ11を用いることにより、ゲート電圧はVout−Vth 以上となり、出力電圧以下にすることができる。これにより、入力電圧は出力電圧と同じ電圧に近いところまで低下させることが可能となり、入出力電圧差を小さくして効率を高めることができる。
(第2の実施形態)
図2は、スタンバイモードに対応する本発明の低飽和レギュレータ回路の第2の実施形態を示す。ここでは、図1に示す第1の実施形態に適用した例を示す。
図2は、スタンバイモードに対応する本発明の低飽和レギュレータ回路の第2の実施形態を示す。ここでは、図1に示す第1の実施形態に適用した例を示す。
図において、スタンバイ制御回路14は、スタンバイ端子STからの指示により、基準電圧回路13を制御してその出力電圧を0Vにする。これにより、低飽和レギュレータ回路の出力電圧が0に制御され、低飽和レギュレータ回路からの電源供給が停止し、電源供給を受ける回路を含めてスタンバイモード(低消費電力モード)になる。
一方、図7に示すnMOSトランジスタ45を用いた構成と異なり、本実施形態の出力トランジスタがデプレッション型であるため、ゲート電圧を接地電位に下げても出力トランジスタがオフにならず、スタンバイモードに設定することができない。
(第3の実施形態)
図3は、スタンバイモードに対応する本発明の低飽和レギュレータ回路の第3の実施形態を示す。ここでは、図1に示す第1の実施形態に適用した例を示す。
図3は、スタンバイモードに対応する本発明の低飽和レギュレータ回路の第3の実施形態を示す。ここでは、図1に示す第1の実施形態に適用した例を示す。
図において、低飽和レギュレータ回路の入力端子(正電源電圧入力端子)INに、エンハンスメント型のpMOSトランジスタ15を挿入し、スタンバイ制御回路16がこのゲート電圧を制御してスイッチとして機能させ、出力トランジスタ(デプレッション型のnMOSトランジスタ11)をオンオフする。
(第4の実施形態)
図4は、スタンバイモードに対応する本発明の低飽和レギュレータ回路の第4の実施形態を示す。ここでは、図1に示す第1の実施形態に適用した例を示す。
図4は、スタンバイモードに対応する本発明の低飽和レギュレータ回路の第4の実施形態を示す。ここでは、図1に示す第1の実施形態に適用した例を示す。
図において、低飽和レギュレータ回路の接地端子(負電源電圧入力端子)GNDに、エンハンスメント型のnMOSトランジスタ17を挿入し、スタンバイ制御回路18がこのゲート電圧を制御してスイッチとして機能させ、出力トランジスタ(デプレッション型のnMOSトランジスタ11)をオンオフする。
ここで、第3の実施形態および第4の実施形態において、比較器12や基準電圧回路13の電源には低飽和レギュレータ回路の入力電圧が使用される(接続関係は図示せず)。したがって、低飽和レギュレータ回路の入力端子INに接続したpMOSトランジスタ15あるいは接地端子GNDに接続したnMOSトランジスタ17をスイッチとして機能させることにより、比較器12や基準電圧回路13も同時に電源オフにすることができ、スタンバイモードにおける低飽和レギュレータ回路の消費電力の低減を図ることができる。なお、図2の第2の実施形態の構成は、低飽和レギュレータ回路からの電源供給は停止するものの、比較器12や基準電圧回路13には電源が供給され、対応する電力が消費されることになる。
また、スタンバイモードにおけるスタンバイ電流は、pMOSトランジスタ15あるいはnMOSトランジスタ17のオフリーク電流により決定されるため、それらのスイッチング素子として閾値電圧の高いトランジスタを用いることにより、スタンバイモード(低消費電力モード)時のリーク電流を小さくすることができ、さらに消費電力低減に寄与することができる。
11 デプレッション型nMOSトランジスタ
12,42 比較器
13,43 基準電圧回路
14,16,18,44 スタンバイ制御回路
15,41 pMOSトランジスタ
17,45 nMOSトランジスタ
12,42 比較器
13,43 基準電圧回路
14,16,18,44 スタンバイ制御回路
15,41 pMOSトランジスタ
17,45 nMOSトランジスタ
Claims (4)
- 入力電圧に対して所定の出力電圧を発生する出力トランジスタと、
前記出力トランジスタの出力電圧を分圧した分圧電圧と所定の基準電圧とを比較し、その分圧電圧が所定の基準電圧になるように前記出力トランジスタのゲート電圧を制御し、前記所定の出力電圧を設定する出力電圧制御手段と
を備えた低飽和レギュレータ回路において、
前記出力トランジスタとして、閾値電圧が負電圧であるドレイン接地のデプレッション型nMOSトランジスタを用いる
ことを特徴とする低飽和レギュレータ回路。 - 請求項1に記載の低飽和レギュレータ回路において、
前記出力電圧制御手段は、前記基準電圧を0Vに制御して前記出力電圧をオフに設定するスタンバイ制御手段を含む
ことを特徴とする低飽和レギュレータ回路。 - 請求項1に記載の低飽和レギュレータ回路において、
正電源電圧入力端子または負電源電圧入力端子にスイッチを接続し、
前記出力電圧制御手段は、前記スイッチをオフに制御して前記デプレッション型nMOSトランジスタをオフとし、前記出力電圧をオフに設定するスタンバイ制御手段を含む
ことを特徴とする低飽和レギュレータ回路。 - 請求項3に記載の低飽和レギュレータ回路において、
前記スイッチは、高閾値電圧のトランジスタである
ことを特徴とする低飽和レギュレータ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007028487A JP2008192083A (ja) | 2007-02-07 | 2007-02-07 | 低飽和レギュレータ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007028487A JP2008192083A (ja) | 2007-02-07 | 2007-02-07 | 低飽和レギュレータ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008192083A true JP2008192083A (ja) | 2008-08-21 |
Family
ID=39752102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007028487A Pending JP2008192083A (ja) | 2007-02-07 | 2007-02-07 | 低飽和レギュレータ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008192083A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012003678A (ja) * | 2010-06-21 | 2012-01-05 | Renesas Electronics Corp | レギュレータ回路 |
JP2012226648A (ja) * | 2011-04-21 | 2012-11-15 | Lapis Semiconductor Co Ltd | 半導体集積回路装置 |
JP2015028817A (ja) * | 2014-11-11 | 2015-02-12 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US9235196B2 (en) | 2013-01-23 | 2016-01-12 | Seiko Instruments Inc. | Constant voltage circuit and analog electronic clock |
JP2017010433A (ja) * | 2015-06-25 | 2017-01-12 | 株式会社デンソー | 電源回路 |
CN106602844A (zh) * | 2016-08-31 | 2017-04-26 | 杭州奥能电源设备有限公司 | 一种低待机功耗电路架构 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5655915A (en) * | 1979-10-12 | 1981-05-16 | Asahi Optical Co Ltd | Zoom lens |
JPH08234851A (ja) * | 1995-02-23 | 1996-09-13 | Hitachi Ltd | 半導体集積回路装置 |
JPH09191571A (ja) * | 1996-01-05 | 1997-07-22 | Hitachi Ltd | 電源回路装置 |
JP2001166837A (ja) * | 1999-12-09 | 2001-06-22 | Sharp Corp | 直流安定化電源 |
JP2004259879A (ja) * | 2003-02-25 | 2004-09-16 | Ricoh Co Ltd | レギュレータ内蔵型半導体装置 |
JP2005157604A (ja) * | 2003-11-25 | 2005-06-16 | Seiko Instruments Inc | 過電流保護回路 |
JP2005190381A (ja) * | 2003-12-26 | 2005-07-14 | Ricoh Co Ltd | 定電圧電源 |
-
2007
- 2007-02-07 JP JP2007028487A patent/JP2008192083A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5655915A (en) * | 1979-10-12 | 1981-05-16 | Asahi Optical Co Ltd | Zoom lens |
JPH08234851A (ja) * | 1995-02-23 | 1996-09-13 | Hitachi Ltd | 半導体集積回路装置 |
JPH09191571A (ja) * | 1996-01-05 | 1997-07-22 | Hitachi Ltd | 電源回路装置 |
JP2001166837A (ja) * | 1999-12-09 | 2001-06-22 | Sharp Corp | 直流安定化電源 |
JP2004259879A (ja) * | 2003-02-25 | 2004-09-16 | Ricoh Co Ltd | レギュレータ内蔵型半導体装置 |
JP2005157604A (ja) * | 2003-11-25 | 2005-06-16 | Seiko Instruments Inc | 過電流保護回路 |
JP2005190381A (ja) * | 2003-12-26 | 2005-07-14 | Ricoh Co Ltd | 定電圧電源 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012003678A (ja) * | 2010-06-21 | 2012-01-05 | Renesas Electronics Corp | レギュレータ回路 |
US8432144B2 (en) | 2010-06-21 | 2013-04-30 | Renesas Electronics Corporation | Regulator circuit |
US8917071B2 (en) | 2010-06-21 | 2014-12-23 | Renesas Electronics Corporation | Regulator circuit |
US9274537B2 (en) | 2010-06-21 | 2016-03-01 | Renesas Electronics Corporation | Regulator circuit |
JP2012226648A (ja) * | 2011-04-21 | 2012-11-15 | Lapis Semiconductor Co Ltd | 半導体集積回路装置 |
US9235196B2 (en) | 2013-01-23 | 2016-01-12 | Seiko Instruments Inc. | Constant voltage circuit and analog electronic clock |
JP2015028817A (ja) * | 2014-11-11 | 2015-02-12 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
JP2017010433A (ja) * | 2015-06-25 | 2017-01-12 | 株式会社デンソー | 電源回路 |
CN106602844A (zh) * | 2016-08-31 | 2017-04-26 | 杭州奥能电源设备有限公司 | 一种低待机功耗电路架构 |
CN106602844B (zh) * | 2016-08-31 | 2019-07-12 | 杭州奥能电源设备有限公司 | 一种低待机功耗电路架构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4774247B2 (ja) | 電圧レギュレータ | |
JP5649857B2 (ja) | レギュレータ回路 | |
US8148960B2 (en) | Voltage regulator circuit | |
JP5120111B2 (ja) | シリーズレギュレータ回路、電圧レギュレータ回路、及び半導体集積回路 | |
US7932707B2 (en) | Voltage regulator with improved transient response | |
US7948284B2 (en) | Power-on reset circuit | |
US7928708B2 (en) | Constant-voltage power circuit | |
JP5279544B2 (ja) | ボルテージレギュレータ | |
JP2004062331A (ja) | 直流電源装置 | |
JP2007014176A (ja) | 多電源供給回路および多電源供給方法 | |
JP2006146421A (ja) | レギュレータ回路 | |
JP2008192083A (ja) | 低飽和レギュレータ回路 | |
JP2006133936A (ja) | 電源装置、及び携帯機器 | |
KR20120026032A (ko) | 데이터 유지용 이차 전압 조정기 | |
JP2017126259A (ja) | 電源装置 | |
JP4673350B2 (ja) | 直流電源装置 | |
JP2008211707A (ja) | 入力回路 | |
JP6054755B2 (ja) | 定電圧回路及びアナログ電子時計 | |
US8432140B1 (en) | Dual mode boost regulator | |
JP7173915B2 (ja) | 電源回路 | |
CN110574273B (zh) | 控制电路以及理想二极管电路 | |
JP6038100B2 (ja) | 半導体集積回路 | |
US8872490B2 (en) | Voltage regulator | |
US9099923B1 (en) | Hybrid power supply architecture | |
JP2008072113A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110610 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110621 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111108 |